JP2523973B2

JP2523973B2 - 速度制御装置

Info

Publication number: JP2523973B2
Application number: JP2242124A
Authority: JP
Inventors: 泰明遠山
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1990-09-11
Filing date: 1990-09-11
Publication date: 1996-08-14
Anticipated expiration: 2011-08-14
Also published as: JPH04120609A

Description

【発明の詳細な説明】産業上の利用分野本発明は、回転体の速度検出信号の周期計測により得
られる速度検出値に基づいて、回転体を駆動する速度制
御装置に関するものである。

従来の技術従来より、回転体のディジタル式速度制御装置は磁気
記録再生装置において多用されている。

第８図は、従来の磁気記録再生装置におけるキャプス
タンモータの回転速度制御系の一般的なブロック図を示
したものである。

第８図において、モータ１に取り付けられた周波数発
電機２から第９図ａに示すような正弦波信号が出力され
る。この信号はモータ１の回転速度に依存した周期を有
しており、さらにFG信号増幅器３により増幅および波形
整形され、第９図ｂに示す方形波信号となる。FG信号増
幅器３の出力は速度誤差検出器19に入力され、入力信号
の周期がカウンタ４により量子化される。減算器６で
は、その量子化されたカウント値から基準値発生器５よ
り出力される基準周期データが減算され、速度誤差が出
力される。検出された速度誤差はディジタルフィルタ14
により速度制御領域でのゲイン補償が行われた後にD/A
変換器15に出力され、D/A変換器15の出力はモータ駆動
回路16に供給され、回転体の速度制御が行われる。

発明が解決しようとする課題ところで、上記の構成における各部の伝達関数を含め
たブロック図を第10図に示し、これをもとに回転体の速
度制御系における制御限界周波数について説明する。

第10図において、モータの伝達関数はトルク定数Kt
（ｇ−cm/A）と、慣性モーメントＪ（ｇ−cm・sec・sec
/rad）、およびラプラス演算子ｓにより表さる。モータ
１の回転速度は一回転あたりｚ個の歯数を有する周波数
発電機２（第10図においてはFGと略称されている。）に
より速度検出信号に変換され、入出力サンプラ、カウン
タ４および移動平均要素により入力信号の周期が計測さ
れる。

カウンタ４に供給される基準クロックの周波数をFck
（Hz）、サンプリング周期をＴ（sec）とすると、カウ
ンタ４の伝達関数Gcは次式で表される。

ただし、カウンタ４により量子化された速度検出信号の周期測
定値から基準値が減算され、速度誤差が算出される。算
出された速度誤差は伝達関数Gfを有するディジタルフィ
ルタ14に入力され速度制御領域でのゲイン補償が行わ
れ、D/A変換器15の入力バッファにより構成される０次
ホルダに供給される。

０次ホルダの伝達関数Ghは次式で表される。

０次ホルダの出力は、変換ゲインKxを有するD/A変換
器15によりアナログ電圧に変換され、その出力は伝達コ
ンダクタンスgm（A/V）を有するモータ駆動回路16に供
給され、その出力電流によりモータの速度制御が行われ
る。

なお、D/A変換器15の変換ゲインKxは変換ビット数を
ｎ、供給電圧をVccすると、次式で表される。

上述の各部の伝達関数の中で、位相特性がサンプリン
グ周期Ｔに依存するのは、カウンタ部とホルダであり、
任意の周波数ｆでの両者の位相特性θc,θｈは（１），
（３）式により次のように表される。

θｃ＝−π・ｆ・Ｔ …（５） θｈ＝−π・ｆ・Ｔ …（６）さて、一般的に制御系が安定に動作するためには、開
ループゲインがOdBとなる周波数において40〜60度の位
相余裕が必要であるが、その周波数において第10図に示
される慣性ブロック内の慣性項が支配的となり、この周
波数において90度の位相遅れが生じる。したがって、こ
の周波数において60度の位相余裕を得るための必要条件
は次式で表される。

この条件によりモータを安定に制御可能な制御限界周波
数F_limは、FG周波数Ffgを用いて次式で表される。

上述のごとく、モータを安定に制御可能な制御限界周波
数は、FG周波数により規制されてしまう。

このため、速度誤差検出器に速度検出信号を入力する
前に逓倍回路を設け、サンプリング周期Ｔを２分の１に
することにより、制限限界周波数をFG周波数の６分の１
まで広げることが可能である。

しかしながら、速度検出信号の一周期の時間が、速度
誤差検出からD/A変換器への出力までに要する時間の倍
以上でなければ逓倍法を用いることはできない。すなわ
ち、FG周波数が比較的高い場合には制御限界周波数は
（８）式で示されるようにFG周波数の12分の１が論理上
の限界値であった。

本発明は、上記従来の問題点を解決するもので、逓倍
法を用いることができないときにも、安定に速度制御が
可能な速度制御装置を提供することを目的とする。

課題を解決するための手段この目的を達成するために第１の発明の速度制御装置
は、回転体の速度に応じた速度検出信号の周期を計測す
る計測手段と、前記計測手段の出力と前記回転体の基準
周期データから平均速度誤差を算出する速度誤差算出手
段と、各計測区間に対する平均速度誤差と、それ以前の
平均速度誤差とから瞬時速度誤差を予測する予測手段
と、前記予測手段の出力に基づいて前記回転体を駆動す
る駆動手段とを備えている。

また、第２の発明の速度制御装置は、第１の発明に加
え、前記予測手段の出力を補償する補償手段を設け、駆
動手段は、前記補償手段の出力に基づいて前記回転体を
駆動する構成としている。

作用本発明は上記した構成により、従来例に比べて位相余
裕を大きくとることができ、速度制御領域を拡大するこ
とができる速度制御装置を提供できる。

実施例以下、本発明の実施例について、図面を参照しながら
説明する。

第１図は第１の発明の一実施例における速度制御装置
のブロック図を示したものであり、第８図と同一機能の
部位には同じ符号を用いている。

第１図において、FG信号増幅器３の出力信号はカウン
タ４に供給され、基準クロックにより量子化される。カ
ウンタ４のカウントデータおよび基準値発生器５の基準
データは減算器６に提供され、カウンタ４のカウントデ
ータから基準値データが減算されて、その演算結果デー
タが第１のメモリ７に供給される。

第１の予測器９には、第１メモリ７および第２メモリ
８のデータが供給され、予測演算が行われた後に、第１
のメモリ７のデータが第２のメモリ８に供給される。

第２の予測器12には、第４のメモリ11および第１のメ
モリ７のデータが供給され、予測演算が行われた後に、
第３のメモリ10のデータが第４のメモリ11に供給され
る。

第３の予測器13には、第２の予測器12および第１の予
測器９の出力データが供給され、予測演算が行われる。
予測演算結果は、ディジタルフィルタ14に供給される。

なお、速度誤差予測ブロック17は、第２メモリ８〜第
３の予測器13により構成されており、FG信号増幅器３か
らの出力信号が制御信号として入力されている。

また、ディジタルフィルタ６にもサンプリング信号と
してFG信号増幅器３の出力信号が入力されている。

さらに、第３図のフローチャートはマイクロプロセッ
サに搭載するソフトウェアによる実現を想定したもので
あり、第１図の減算器６、速度誤差予測ブロック17での
演算、およびディジタルフィルタ14は、マイクロプロセ
ッサの有する算術論理演算ユニット（ALU）により容易
に実現可能である。

以上のように構成された速度制御装置について、第１
図〜第４図をもとに動作説明を行う。

第４図は、FG信号ｂとモータ１の速度誤差ｃとの関係
を表したものであり、モータ１の回転速度が遅くなって
きている状態を表している。

まず、第４図ｂのリーディングエッジが到来すると、
第１のメモリ７の内容は第２メモリ８に転送され、第３
のメモリ10の内容は第４のメモリ11に転送される。すな
わち、第２のメモリ８、第４のメモリ11には常に第１の
メモリ７、第３のメモリ10に入力された１回前のデータ
が格納される。これは、第１の予測器９および第２の予
測器12の予測動作に備えたものである。

つぎに、第１の予測器９において、第１のメモリ７の
内容の３倍のデータから第２のメモリ８の内容が減算さ
れた後、２で除算される。この演算結果は第３のメモリ
10に格納される。第２の予測器12では、第１のメモリ７
の２倍のデータから第４のメモリ11の内容が減算され
る。

最後に第３の予測器13において、第２の予測器12の出
力データおよび第１の予測器９の出力データとの加重平
均値が算出され、出力される。

以上の一連の処理について第４図をもとに説明する。

時刻t₇において、第４図ｂのリーディングエッジが到
来し、速度検出器19での処理が終了しているものとす
る。この時点において、第１のメモリ７には時刻t₅から
時刻t₇までの区間におけるモータ１の平均速度に依存し
た速度誤差データが格納されている。同様に第２のメモ
リ８には、時刻t₃から時刻t₅までの区間におけるモータ
１の平均速度に依存した速度誤差データが格納されてい
る。ここで、時刻t₃〜t₇までのモータ１の速度検出信号
の２サイクル間の瞬時速度が直線近似できるものとする
と、第１のメモリ７に格納されている内容は時刻t₆、つ
まり、時刻t₅〜t₇の中間点での瞬時速度誤差e₂を表し、
第２のメモリ８の内容は時刻t₄、つまり時刻t₃〜t₅の中
間点での瞬時速度誤差e₁を表すことになる。

したがって、時刻t₇での瞬時速度誤差予測値R0は以下
の式で示される。

すなわち、第１の予測器９からは（９）式で表される瞬
時速度誤差予測値R₀が出力される。ところで、第４のメ
モリ11には時刻t₅における瞬時速度誤差予測値R₁が格納
されている。

第２の予測器12では時刻t₅における瞬時速度誤差予測
値R₁、時刻t₆での瞬時速度誤差e₂より以下の式で表され
る瞬時速度誤差予測値R₂を出力する。

R₂＝e₂＋（e₂−R₁） …（10）すなわち、（９）式により、前回（時刻t₅）算出した瞬
時速度誤差予測値R₁が今回の計算に反映されることにな
る。

第３の予測器13では、上述の如く算出された瞬時速度
誤差予測値R₀および、R₂を加重平均し、最終的な瞬時速
度誤差予測値Ｒを出力する。

以上より、第１の予測器９の伝達関数Pr1をＺ演算子
を用いて表すと、同様に第２の予測器12の伝達関数Pr2は、よって、第３の予測器の伝達関数Pr3は、となる。

つまり、（13）式で示される処理を行うことにより、
第１図の速度誤差予測ブロック17の処理を行うことがで
きる。よって、第１図の速度誤差予測ブロック17は簡素
化され第２図で示される。

第２図のブロック図での処理を実現するフローチャー
トを第３図に示し、処理の説明を行う。

ここで、用いられているカウント値は第１図のカウン
タ４の出力、基準値は第１図の基準値発生器５の出力で
あり、メモリ１〜メモリ４は第２図のメモリ１〜メモリ
４に対応している。

なお、演算の簡素化を図って、（13）式を変形して
（14）式の形で実現するものとする。

まず、処理ブランチ30において、第１図のFG信号増幅
器３の出力信号のリーディングエッジが到来しているか
どうかを判断する。このとき到来していれば、処理ブロ
ック31においてカウント値から基準値が減算され、その
減算結果はメモリ１に転送される。到来していなければ
処理を終了する。処理ブロック32ではメモリ１からメモ
リ２の内容が減算され、その減算結果はメモリ４に転送
される。さらに、処理ブロック33ではメモリ１の内容の
３倍のデータがレジスタに転送される。この処理では、
一度メモリ１の内容をレジスタに転送し、レジスタにメ
モリ１の内容を２回加算することにより、乗算命令を用
いずにメモリ１の内容の３倍のデータをレジスタに転送
することができる。

処理ブロック34では、レジスタの値にメモリ３の内容
が加算され再びレジスタに転送される。処理ブロック35
ではレジスタの値が２回右にシフトされ、再びレジスタ
に転送される。処理ブロック36ではレジスタの値にメモ
リ４の内容が加算され、再びレジスタに格納される。

処理ブロック37ではレジスタの値、すなわち、瞬時速
度誤差予測値Ｒを第１図のディジタルフィルタ14に出力
する。

処理ブロック38では次回の計算に備えてメモリ２の内
容をメモリ３へ、メモリ１の内容をメモリ２へ転送す
る。

なお、一連の演算処理において乗算命令を用いずに加
減算およびシフト演算により処理を行っているため、処
理時間は非常に短く、むだ時間要素はほとんど生じな
い。

以上の一連の簡単な算術演算により第１図の速度誤差
予測ブロック17の処理を実行可能である。

第11図は、従来例のカウンタ４＋ホルダ，第１の発明
の速度誤差予測ブロック17＋ホルダの位相特性をシミュ
レーションした結果であり、サンプリング周期Ｔを1ms
としている。ここで、第１の発明での位相遅れ量は、従
来例の２分の１となっている。

したがって、本実施例によれば、（14）式で示される
予測演算をソフトウェア演算により実行することによ
り、（５）式で示されるカウンタ部の位相遅れ量を理論
上ゼロにすることができる。

第１の発明での位相特性は次式で表される。

θｃ＝０ …（５）’ よって、（５）',（６），（７）式より、モータを安定
に制御可能な制御限界周波数F_limはFG周波数Ffgを用い
て次式で表される。

したがって、理論上モータを安定に制御可能な制御限
界周波数を逓倍法を用いずにFGの周波数の６分の１まで
延ばすことが可能である。

第５図は第２の発明の一実施例における速度制御装置
のブロック図を示したものであり、第１図と同一機能の
部位には同じ符号を用い、説明を省略する。

第５図において、第３のメモリ10には第３の予測器13
の出力データが入力されている。第２の予測器12には第
４のメモリ11および第１メモリ７の出力データが供給さ
れ、予測演算が行われた後に、第３のメモリ10の出力デ
ータが第４のメモリ11に入力される。第３の予測器13の
出力データは、第３のメモリ10および補償器18に供給さ
れる。補償器18の出力はディジタルフィルタ14に入力さ
れる。

なお、速度誤差予測ブロック17は第２メモリ８〜第３
の予測器13により構成されており、FG信号増幅器３から
の出力信号が制御信号として入力されている。

また、ディジタルフィルタ14および補償器18にもサン
プリング信号としてFG信号増幅器３の出力信号が入力さ
れている。

さらに、第７図のフローチャートはマイクロプロセッ
サに搭載するソフトウェアによる実現を想定したもので
あり、第５図の減算器６、速度誤差予測ブロック17での
演算、補償器18およびディジタルフィルタ14は、マイク
ロプロセッサの有する算術論理演算ユニット（ALU）に
より容易に実現可能である。

以上のように構成された速度制御装置について、第５
図のブロック図、第４図のタイムチャートをもとに動作
説明を行う。

第４図ｂは第５図のFG信号増幅器３の出力信号波形図
である。まず、第４図ｂのリーディングエッジが到来す
ると、第１のメモリ７の内容は第２のメモリ８に転送さ
れ、第３のメモリ10の内容は第４のメモリ11に転送され
る。すなわち、第２のメモリ8,第４のメモリ11には常に
第１のメモリ7,第３のメモリ10に入力された一回前のデ
ータが格納される。これは、第１の予測器９および第２
の予測器12の予測動作に備えたものである。

つぎに、第１の予測器９において、第１のメモリ７の
内容の３倍のデータから第２のメモリ８の内容が減算さ
れた後、２で除算される。この演算結果は第３の予測器
13に入力される。第２の予測器12では、第１のメモリ７
の２倍のデータから第４のメモリ11の内容、すなわち第
３のメモリ10に入力された１回前のデータが減算され
る。最後に第３の予測器13において、第２の予測器12の
出力データおよび第１の予測器９の出力データの加重平
均値が算出され、出力される。

以上の一連の処理の意味を第４図をもとに説明する。
時刻t₇において、第４図ｂのリーディングエッジが到来
し、速度検出器19での処理が終了しているものとする。
この時点において、第１のメモリ７には時刻t₅から時刻
t₇までの区間におけるモータ１の平均速度に依存した速
度誤差データが格納されている。同様に第２のメモリ８
には、時刻t₃から時刻t₅までの区間におけるモータ１の
平均速度に依存した速度誤差データが格納されている。

ここで、時刻t₃〜t₇までのモータ１の速度検出信号２
サイクル間の瞬時速度誤差が直線近似できるものとする
と、第１メモリ７に格納されている内容は時刻t₆、つま
り、時刻t₅〜t₇の中間点での瞬時速度誤差e₂を表し、第
２のメモリ８の内容は時刻t₄、つまり時刻t₃〜t₅の中間
点での瞬時速度誤差e₁を表すことになる。したがって、
時刻t₇での瞬時速度誤差予測値R₀は（９）式で表され
る。すなわち、第１の予測器９からは第１の実施例と同
様、（９）式で表される瞬時速度誤差予測値R₀が出力さ
れる。

ところで、第４のメモリ11には時刻t₅において、第３
の予測器13から出力された瞬時速度誤差予測値R₁が格納
されている。第２の予測器12では、時刻t₅における瞬時
速度誤差予測値R₁、すなわち第４のメモリ11の内容と、
時刻t₆での瞬時速度誤差e₂より（10）式で表される瞬時
速度誤差予測値R₂を出力する。すなわち、（10）式によ
り、前回（時刻t₅）で実際に第３の予測器13から出力さ
れた瞬時速度誤差予測値R₁が今回の計算に反映されるこ
とになる。第３の予測器13では、上述の如く算出された
瞬時速度誤差予測値R₀および、R₂を加重平均し、最終的
な瞬時速度誤差予測値Ｒを出力する。以上より、第３の
予測器13の伝達関数Pr3をＺ演算子を用いて表すと、となる。

つまり、（15）式を実現する処理を行うことにより、
第５図の速度誤差予測ブロックは簡素化され、第６図で
示される。なお、第６図には補償器18でのフィルタリン
グの処理も示されている。

第６図のブロック図での処理を実現するフローチャー
トを第７図に示し、処理の説明を行う。

ここで用いられているカウント値は第５図のカウンタ
４の出力、基準値は第５図の基準値発生器５の出力であ
り、メモリ１〜メモリ４は第６図のメモリ１〜メモリ４
に対応している。

処理ブランチ70〜処理ブロック77の処理により第５図
の速度誤差予測ブロック17の処理が実行される。

まず、処理ブランチ70において、第５図のFG信号増幅
器３の出力信号のリーディングエッジが到来しているか
どうかを判断する。このとき到来していれば、処理ブロ
ック71において、カウント値から基準値が減算され、そ
の減算結果はメモリ１に転送される。到来していなけれ
ば処理を終了する。処理ブロック72ではメモリ２の内容
がメモリ３に転送される。処理ブロック73では、メモリ
２の内容の２分の１の値がレジスタに転送される。さら
に、処理ブロック74ではメモリ１の内容からレジスタの
値が減算され、その結果はメモリ２に転送される。処理
ブロック75ではメモリ２の内容の７倍の値がレジスタに
転送される。処理ブロック76では、レジスタの値からメ
モリ３の内容が減算され、その結果はレジスタに転送さ
れる。処理ブロック77では、レジスタの値の４分の１の
値がレジスタに転送される。

この時点でのレジスタの値が、瞬時速度誤差予測値Ｒ
を表している。

以上の処理ブランチ70〜処理ブロック77により、速度
誤差予測ブロック17での処理が実行される。

次に、処理ブロック78〜処理ブロック80により、第５
図の補償器18の処理を実現する。

この補償器18は最も簡単な１次のローパスフィルタに
より構成されており、その伝達関数H_Fは次式で示され
る。

処理ブロック78ではレジスタの値にメモリ４の内容が
加算され、その結果はレジスタに転送される。処理ブロ
ック79ではレジスタの値に予め計算しておいた定数ａを
かけた後、結果をメモリ４に転送する。処理ブロック80
ではメモリ４に予め計算しておいた定数（b/a）をかけ
た後、その値をレジスタに転送する。

ここで、定数a,（b/a）は処理ブロック79〜処理ブロ
ック80の処理をシフト演算により実行可能なように任意
の値を選択するものとする。

処理ブロック81においてレジスタの値は第５図のディ
ジタルフィルタ14に出力される。

なお、一連の演算処理において、乗算命令を用いずに
加減算およびシフト演算により処理を行っているため、
処理時間は非常に短く、むだ時間要素はほとんど生じな
い。

以上の一連の簡単な算術演算により第５図の速度誤差
予測ブロック17および補償器18の処理を実現可能であ
る。

第12図は、従来例のカウンタ＋ホルダ，第２の発明の
速度誤差予測ブロック17＋ホルダの位相特性をシミュレ
ーションした結果であり、サンプリング周期を1msとし
ている。ここで、第２の発明の位相遅れ量は、従来例の
２分の１となっている。

したがって、本実施例によれば、補償器18の位相遅れ
量が無視できるものとすると、（14）式で示される予測
演算をソフトウェア演算により実行することにより、理
論上（５）式で示されるカウンタ部の位相遅れ量をゼロ
にすることができる。

本発明での位相特性は次式で表される。

θｃ＝０ …（５）” よって、（５）",（６），（７）式より、モータを安定
に制御可能な制御限界周波数F_limはFGの周波数Ffgを用
いて次式で表される。

したがって、理論上モータを安定に制御可能な制御限
界周波数を、逓倍法を用いずにFGの周波数の６分の１ま
で延ばすことが可能である。

上述のごとく本実施例によれば（15），（16）式で示
される予測演算および補償演算をソフトウェアにより実
行することにより、（７）式で示される従来のカウンタ
部の位相遅れ量をゼロにすることができる。

発明の効果以上のように第１の発明は、回転体の速度に応じた速
度検出信号の周期を計測する計測手段（カウンタ４）
と、前記計測手段の出力と前記回転体の基準周期データ
から平均速度誤差を算出する速度誤差算出手段（基準値
発生器５と減算器６）と、各計測区間に対する平均速度
誤差と、それ以前の平均速度誤差から瞬時速度誤差を予
測する予測手段（速度誤差予測ブロック17）と、前記予
測手段の出力に基づいて前記回転体を駆動する駆動手段
（モータ駆動回路16）とを備えており、カウンタ部によ
る位相遅れを取り除くことができるため、従来の２倍の
周波数まで安定性を維持しつつ制御帯域を広げることが
可能である。

さらに、予測演算処理をソフトウェア演算により行っ
ているため、ハードウェアの追加が必要なく、その実用
効果は極めて大きい。

また、第２の発明は回転体の速度に応じた速度検出信
号の周期を計測する計測手段（カウンタ４）と、前記計
測手段の出力と前記回転体の基準周期データから平均速
度誤差を算出する速度誤差算出手段（基準値発生器５と
減算器６）と、各計測区間に対する平均速度誤差と、そ
れ以前の平均速度誤差から瞬時速度誤差を予測する予測
手段（速度誤差予測ブロック17）と、前記予測手段の出
力を補償する補償手段（補償器18）と、前記補償手段の
出力に基づいて前記回転体を駆動する駆動手段（モータ
駆動回路16）とを備えており、カウンタ部による位相遅
れを取り除くことができるため、従来の２倍の周波数ま
で安定性を維持しつつ制御帯域を広げることが可能であ
る。

さらに、予測演算処理および予測出力の高域ゲイン特
性の補償をソフトウェア演算により行っているため、ハ
ードウェアの追加が必要なく、その実用効果は極めて大
きい。

【図面の簡単な説明】

第１図は第１の発明の一実施例における速度制御装置の
ブロック図、第２図は同実施例の速度誤差予測ブロック
17のブロック図、第３図は同実施例のフローチャート、
第４図は同実施例、および第２の発明の一実施例の動作
説明のためのタイムチャート、第５図は第２の発明の一
実施例における速度制御装置のブロック図、第６図は同
実施例の速度誤差予測ブロック17のブロック図、第７図
は同実施例のフローチャート、第８図は従来例における
速度制御装置のブロック図、第９図は同従来例のタイム
チャート、第10図は同従来例の速度制御系の各部の伝達
関数を表すブロック図、第11図は第１の発明と従来例と
の位相特性の比較を示す特性図、第12図は第２の発明と
従来例との位相特性の比較を示す特性図である。１……モータ、２……周波数発電機、14……ディジタル
フィルタ、15……D/A変換器、16……モータ駆動回路、1
7……速度誤差予測ブロック、18……補償器、19……速
度誤差検出器。

Claims

(57)【特許請求の範囲】

【請求項１】回転体の速度に応じた速度検出信号の周期
を計測する計測手段と、前記計測手段の出力と前記回転体の基準データとから平
均速度誤差を算出する速度誤差算出手段と、特定の計測区間に対する平均速度誤差と、それ以前の平
均速度誤差とから瞬時速度誤差を予測する予測手段と、前記予測手段の出力に基づいて前記回転体を駆動する駆
動手段とを備えた速度制御装置。
【請求項２】予測手段は連続した２つの各計測区間の平
均速度誤差から瞬時速度誤差を予測する請求項１記載の
速度制御装置。
【請求項３】請求項１記載の速度制御装置に予測手段の
出力を補償する補償手段を設け、駆動手段は前記補償手
段の出力に基づいて回転体を駆動する速度制御装置。
【請求項４】予測手段は連続した２つの各計測区間の平
均速度誤差から瞬時速度誤差を予測する請求項３記載の
速度制御装置。
【請求項５】補償手段はローパスフィルタにより構成し
た請求項３記載の速度制御装置。