JPH043225Y2 - - Google Patents

Description

【考案の詳細な説明】 考案の技術分野 本考案は、ロータリエンコーダの回転位置を検
出するための電気的な装置に関する。

従来技術 二相出力式ロータリエンコーダの位置検出手段
として、可逆カウンタが多用されている。この可
逆カウンタは、コンピユータ制御のためのインタ
ーフエース回路ともなつている。

まず、第１図の位置検出装置１０では、ロータ
リエンコーダ１からの位相差90度の２つのパルス
Ａ，Ｂが位相検出回路２に送り込まれ、そこで、
位相の進みが判別され、正転（＋）、または逆転
（−）のパルスＡまたはパルスＢとなつて可逆カ
ウンタ３に入力される。この可逆カウンタ３の計
数値は、コンピユータ４に読み込まれ、そこでロ
ータリエンコーダ１の回転位置として検出され
る。

この位置検出装置１０では、ロータリエンコー
ダ１の回転数が多く、またその分解能が高くなる
と、大きな容量の可逆カウンタ３が必要となる。

また、第２図の位置検出装置１０では、可逆カ
ウンタ３のビツト数を減らすため、同期回路５、
コンピユータ４の内部の加算器６およびメモリ７
が用いられている。コンピユータ４は、一定の時
間毎つまりサンプリング周期毎に、可逆カウンタ
３の計数値を読出し、その直後にクリヤパルスＣ
によつて可逆カウンタ３を初期状態に戻してい
る。そしてコンピユータ４の内部では、加算器６
が読み込んだ可逆カウンタ３の計数値と前回まで
のメモリ７の累積値とを加算し、その加算値をロ
ータリエンコーダ１の位置データとしている。

この第２図の装置でも、可逆カウンタ３が不可
欠であり、また読出し後にクリヤパルスＣが必要
となる。このクリヤパルスＣは、ロータリエンコ
ーダ１からの入力と同時に入つてはならず、また
読出し後、クリヤパルスＣをかけるまでに入つた
パルスＡ，Ｂは保存しなければならない。そのた
め、その回路が大型化する傾向となる。

考案の目的およびその解決手段 したがつて、本考案の目的は、可逆カウンタを
用いないで、汎用型で、容量の小さなカウンタを
用い、しかもクリヤ操作に必要な同期回路を省略
し、もつてロータリエンコーダの位置検出手段を
単純化することである。

そこで、本考案は、ロータリエンコーダの回転
方向毎に容量の小さなアツプまたはダウン型のカ
ウンタを設け、このカウンタの値を一定の時間毎
に読出し、前回の計数値との間で差を取り、さら
に回転方向に応じてそれらの間で偏差を取り、そ
の偏差の累積値によつてロータリエンコーダの絶
対的な回転位置を検知するようにしている。

実施例 以下、本考案の一実施例を第３図に基づいて具
体的に説明する。

本考案の位置検出装置２０は、ロータリエンコ
ーダ１の回転方向を判別し、回転方向別に２つの
パルスＡおよびパルスＢを出力する位相検出回路
２、パルスＡを計数するための回転方向別のカウ
ンタ１１，１２、カウンタ１１，１２の計数値を
記憶するメモリ１５，１６、メモリ１５，１６の
前回の計数値から現在の計数値を減算する第１の
減算器１３，１４、各方向の減算値を減算する第
２の減算器１７、およびこの第２の減算器１７の
出力としての偏差に前回の偏差をメモリ１９から
読出して加算する加算器１８とを備えている。そ
して、位相検出回路２およびカウンタ１１，１２
以外の部分は、位置検出のための制御下におか
れ、一定の周期毎に、演算および記憶（更新）動
作をする。

次に、上記位置検出装置２０の作用を説明す
る。

ロータリエンコーダ１が正転（＋）または逆転
（−）方向に回転したとき、パルスＡ，Ｂが90度
の位相差で、しかもその回転量に比例するパルス
数として位相検出回路２に送り込まれる。ここ
で、位相検出回路２は、パルスＡ，Ｂの進相また
は遅相関係から、ロータリエンコーダ１の回転方
向を判別し、その回転方向に応じて正転方向のカ
ウンタ１１または逆転方向のカウンタ１２を選択
しながら、パルスＡおよびパルスＢを出力する。
したがつて、カウンタ１１は、ロータリエンコー
ダ１の正転時にパルスＡおよびパルスＢを計数
し、またカウンタ１２は、ロータリエンコーダ１
の逆転時にパルスＡおよびパルスＢを計数する。

位置検出のための制御は、タイマー割り込みに
よつて、一定のサンプリング周期で行われ、その
周期内でのロータリエンコーダ１の移動量を検出
し、これを検出期間にわたつて累積することによ
つてロータリエンコーダ１の位置を求める。

ここで、ロータリエンコーダ１の位置Ｅは、あ
る１周期内での移動量ΔE，測定回数Ｋ＝０〜ｎ
として、次式により求められる。

Ｅ＝_o 〓^K=0 ΔE １周期内での移動量ΔEは、１周期内でのプラ
ス方向への移動量ΔPと１周期内でのマイナス方
向への移動量ΔMの差であるから次式で求められ
る。

ΔE＝ΔP−ΔM １周期内での移動量ΔP，ΔMは、それぞれに
ついて今回の測定時点ｎの計数値P_oと前回の測
定時点ｎ−１の計数値P_o-1との差であるから、下
記の式から計算できる。

ΔP＝（P_o−P_o-1） ΔM＝（M_o−M_o-1） 結局、ロータリエンコーダ１の位置Ｅは、下記
の式によつて求められる。

Ｅ＝Σ〔（P_o−P_o-1）−（M_o−M_o-1）〕 そこで、位置検出のための制御は、サンプリン
グ周期ごとのタイマーの割り込みによつて、以下
の順序によつて行われていく。

まず、測定時点ｎで、減算器１３，１４は、そ
れぞれ対応のカウンタ１１，１２の出力としての
計数値を読み込むとともに、対応のメモリ１５，
１６から前回の測定時点ｎ−１でのカウンタ１
１，１２の出力を対応のメモリ１５，１６から読
み出し、移動量ΔP，ΔMをそれぞれ求め、次の
減算器１７に送り込む。ここで、減算器１７は、
下記の式から、１周期内での移動量ΔEを求める。

ΔE＝（P_o−P_o-1）−（M_o−M_o-1） 次に、加算器１８は、今回求めた移動量ΔEと、
メモリ１９からの前回までの累積移動量E_o-1とを
用い、下記の式から、現時点でのロータリエンコ
ーダ１の位置E_oを求める。

E_o＝E_o-1＋ΔE この位置E_oは、最初の測定時点Ｋ＝０からそ
の後の測定時点Ｋ＝ｎまでのロータリエンコーダ
１の絶対位置を示している。

この後、メモリ１９は、P_o-1＝P_o，M_o-1＝
M_o，E_o-1＝E_oとすることで、求められたデータ
をそれぞれ置き換えて、更新していく。このよう
にして、測定時点ｎでの位置検出が行われ、次の
サンプリング時期での処理に備える。

なお、タイマー割り込みが制御などの目的に対
して充分に高速であれば、移動量E_oでも移動量
E_o-1でも大きな差はなく、したがつて、演算過程
でどちらを用いてもよい。

この演算過程で、カウンタ１１，１２は、リセ
ツトしないで用いられる。カウンタ１１，１２の
計数値は、ともに有限であるため、オーバーフロ
ーを起こすこともある。しかし、通常の減算を行
い、繰り下がりを無視することで、移動量ΔP，
ΔMがカウンタ１１，１２の計数値（最大計数値
−１）を越さない限り、正常な移動量ΔP，ΔM
を得ることができる。

例えば、カウント値がFE〔16進法表示〕であつ
て、移動量が10〔16進法表示〕であつたとすると、
測定時点ｎ−１の値は、FE〔16進法表示〕、測定
時点ｎでの値は、OE〔16進法表示〕となる。ここ
で、（OE−FE）の減算を行うと、10〔16進法表
示〕でボローが１となる。このボローを計数値の
読み過程で無視すれば、正しい移動量10〔16進法
表示〕が得られる。

このため、カウンタ１１，１２に必要な最小計
数値Ｃは、サンプリング周期Ｔとロータリエンコ
ーダ１の発生するパルスＡ，Ｂの周波数Efとに
よつて、下記の式で与えられる。

１／Ef×Ｔ＜Ｃ 上記の動作に必要な一連の演算機能は、コンピ
ユータの演算機能を利用し、またデータの記憶
は、コンピユータ内のメモリを利用することによ
つても得られる。したがつて、必要な演算機能
は、コンピユータのプログラミングの分野で実現
できる。第３図で想像線で示す部分は、その内部
をコンピユータで置き換えられることを示してい
る。

考案の効果 本考案では、下記の特有の効果が得られる。

従来、不可欠とされていた可逆カウンタ（アツ
プダウンカウンタ）が必要とされず、もつとも単
純なアツプカウンタまたはダウンカウンタで置き
換えられ、しかもそのカウント容量（ビツト長）
も小さくて良く、回路構成が簡単化する。カウン
タについてのクリヤ操作が必要とされず、したが
つて同期回路などが不必要となるため、構成が簡
単化できる。

コンピユータ（CPU）と直接接続可能なカウ
ンタが利用できるため、インターフエース回路が
必要とされず、コンピユータ制御が容易となる。

ロータリエンコーダの正転または逆転方向がそ
れぞれのカウンタによつて別々に検出されるた
め、サンプリング時間内のいずれの方向の速い振
動も検出が可能となる。

演算過程で単位時間内の偏差すなわち速度デー
タが求められるため、サーボ系のダンピング制御
に必要なタコジエネレータやＦ／Ｖ変換器などが
省略できる。

【図面の簡単な説明】

第１図および第２図は従来のロータリエンコー
ダの位置検出装置のブロツク線図、第３図は本考
案のロータリエンコーダの位置検出装置のブロツ
ク線図である。 １……ロータリエンコーダ、２……位相検出回
路、１０……従来の位置検出装置、１１，１２…
…カウンタ、１３，１４……第１の減算器、１
５，１６……メモリ、１７……第２の減算器、１
８……加算器、１９……メモリ、２０……本考案
の位置検出装置。

Claims (1)

【実用新案登録請求の範囲】
1. ロータリエンコーダの回転方向を判別し、回転
   方向別に出力を出す手段と、各出力を計数する回
   転方向別のカウンタと、これらの各カウンタの出
   力を記憶するメモリと、各カウンタの出力から各
   メモリに記憶されている前回の出力を減算する第
   １の減算手段と、各方向減算出力を減算する第２
   の減算手段と、第２の減算手段の出力と前回の加
   算値とを加算する加算手段とを有することを特徴
   とするロータリエンコーダの位置検出装置。