JPH01120816A - 化合物半導体へのＳｉ拡散方法 - Google Patents
化合物半導体へのＳｉ拡散方法Info
- Publication number
- JPH01120816A JPH01120816A JP62278530A JP27853087A JPH01120816A JP H01120816 A JPH01120816 A JP H01120816A JP 62278530 A JP62278530 A JP 62278530A JP 27853087 A JP27853087 A JP 27853087A JP H01120816 A JPH01120816 A JP H01120816A
- Authority
- JP
- Japan
- Prior art keywords
- diffusion
- compound semiconductor
- layer
- depth
- stopper layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000009792 diffusion process Methods 0.000 title claims abstract description 104
- 150000001875 compounds Chemical class 0.000 title claims abstract description 33
- 239000004065 semiconductor Substances 0.000 title claims abstract description 33
- 238000000034 method Methods 0.000 claims abstract description 17
- 239000000203 mixture Substances 0.000 claims abstract description 8
- 229910052785 arsenic Inorganic materials 0.000 abstract description 11
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 abstract description 11
- 230000000694 effects Effects 0.000 abstract description 6
- 239000013078 crystal Substances 0.000 abstract description 4
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 41
- 239000011241 protective layer Substances 0.000 description 10
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 5
- 239000003708 ampul Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000005253 cladding Methods 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- LULLIKNODDLMDQ-UHFFFAOYSA-N arsenic(3+) Chemical compound [As+3] LULLIKNODDLMDQ-UHFFFAOYSA-N 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- RBFQJDQYXXHULB-UHFFFAOYSA-N arsane Chemical compound [AsH3] RBFQJDQYXXHULB-UHFFFAOYSA-N 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
- 230000002747 voluntary effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
- H01L21/2258—Diffusion into or out of AIIIBV compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/2054—Methods of obtaining the confinement
- H01S5/2059—Methods of obtaining the confinement by means of particular conductivity zones, e.g. obtained by particle bombardment or diffusion
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/034—Diffusion of boron or silicon
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/965—Shaped junction formation
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Inorganic Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Geometry (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Semiconductor Lasers (AREA)
- Junction Field-Effect Transistors (AREA)
- Led Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野〕
この発明は、化合物半導体へのＳｉ拡散方法に関するも
のである。
のである。
第７図は従来のＳｉ拡散方法を説明するための図である
。この図において、１は例えばＩＩＩ −Ｖ族化合物半
導体であるＡｎ、Ｇａ、−ｘＡｓ層（０≦ｘ＜１）、２
はＳｉ膜である。このＳｉ膜２は、真空蒸着法、ＣＶＤ
法（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉ−ｔ
ｉｏｎ） 、スパッタ法等によってＡＩＬ、Ｇａ、−。
。この図において、１は例えばＩＩＩ −Ｖ族化合物半
導体であるＡｎ、Ｇａ、−ｘＡｓ層（０≦ｘ＜１）、２
はＳｉ膜である。このＳｉ膜２は、真空蒸着法、ＣＶＤ
法（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉ−ｔ
ｉｏｎ） 、スパッタ法等によってＡＩＬ、Ｇａ、−。
Ａｓ層１表面に形成される。３は前記Ｓｉ膜２゜および
ＡｊＺ、Ｇａｐ−、Ａｓ層１表面の保護層で、通常５ｉ
ｎ２またはＳｉ３Ｎ４が用いられる。また、保護層３な
しで拡散することもある。
ＡｊＺ、Ｇａｐ−、Ａｓ層１表面の保護層で、通常５ｉ
ｎ２またはＳｉ３Ｎ４が用いられる。また、保護層３な
しで拡散することもある。
次に、拡散プロセスについて説明する。第７図に示した
Ｓｉ膜２の付いたＡ１１ｙＸＧａ、−、Ａｓ層１を、砒
素分圧０．３気圧程度の雰囲気で８００〜９５０℃程度
の温度に加熱する。表面に形成されたｓｉ膜２は、砒素
雰囲気下の加熱により、ＡＪ２．Ｇａ、□ＡｓＡｓ的へ
拡散していく。
Ｓｉ膜２の付いたＡ１１ｙＸＧａ、−、Ａｓ層１を、砒
素分圧０．３気圧程度の雰囲気で８００〜９５０℃程度
の温度に加熱する。表面に形成されたｓｉ膜２は、砒素
雰囲気下の加熱により、ＡＪ２．Ｇａ、□ＡｓＡｓ的へ
拡散していく。
上記拡散方法では、拡散速度あるいは拡散深さに影響す
るパラメータとして、■拡散時間、■拡散温度、■砒素
分圧、■Ｓｔ膜厚、■保護層膜厚、■保護層種類が挙げ
られる。例えば、拡散速度は、拡散温度が低い程、砒素
分圧が小さい程。
るパラメータとして、■拡散時間、■拡散温度、■砒素
分圧、■Ｓｔ膜厚、■保護層膜厚、■保護層種類が挙げ
られる。例えば、拡散速度は、拡散温度が低い程、砒素
分圧が小さい程。
Ｓｉ膜厚が厚い程、保護層厚が厚い程遅くなる。
また、保護層３としてＳｉ３Ｎ４を用いた方が、５ｉ０
２を用いた場合より拡散速度が遅くなるという報告もあ
る。Ｓｔ拡散プロセスをデバイスに適用する場合には拡
散深さを精密に制御する必要があるが、従来の拡散方法
では、上記のように拡散速度に影響するパラメータが多
く、すべてのパラメータの変動を押さえなければ、再現
性良く精密な拡散深さの制御を行うことができなかった
。
２を用いた場合より拡散速度が遅くなるという報告もあ
る。Ｓｔ拡散プロセスをデバイスに適用する場合には拡
散深さを精密に制御する必要があるが、従来の拡散方法
では、上記のように拡散速度に影響するパラメータが多
く、すべてのパラメータの変動を押さえなければ、再現
性良く精密な拡散深さの制御を行うことができなかった
。
この発明は、上記のような問題点を解消するためになさ
れたもので、化合物半導体中へのＳＬの拡散深さを再現
性良く精密に制御できる拡散方法を得ることを目的とす
る。
れたもので、化合物半導体中へのＳＬの拡散深さを再現
性良く精密に制御できる拡散方法を得ることを目的とす
る。
この発明に係る化合物半導体へのＳｉ拡散方法は、設定
拡散深さ位置に化合物半導体よりもＳｉの拡散速度が遅
い組成の拡散ストッパ層を設けて拡散を行うようにした
ものである。
拡散深さ位置に化合物半導体よりもＳｉの拡散速度が遅
い組成の拡散ストッパ層を設けて拡散を行うようにした
ものである。
この発明においては、設定拡散深さ位置に設けた拡散ス
トッパ層はＳｉの拡散速度が遅いので、拡散時間をやや
長めにしても拡散深さはあまり変わらない。拡散時間を
やや長めに設定することにより、拡散温度、砒素分圧、
Ｓｉ膜厚、保護層厚の変動により変化した拡散速度の影
響を緩和できて拡散深さを再現性良く精密に制御できる
。
トッパ層はＳｉの拡散速度が遅いので、拡散時間をやや
長めにしても拡散深さはあまり変わらない。拡散時間を
やや長めに設定することにより、拡散温度、砒素分圧、
Ｓｉ膜厚、保護層厚の変動により変化した拡散速度の影
響を緩和できて拡散深さを再現性良く精密に制御できる
。
（実施例）
以下、この発明の一実施例を図面について説明する。
第１図、第２図はこの発明のＳｉ拡散方法の一実施例を
説明するための模式断面図で、第１図は拡散前のウェハ
の断面図、第２図は拡散後のつ工への断面図である。
説明するための模式断面図で、第１図は拡散前のウェハ
の断面図、第２図は拡散後のつ工への断面図である。
これらの図において、１は化合物半導体層、例えばＩＩ
Ｉ −Ｖ族化合物半導体からなるＡＪ２８Ｇａ＋−ＸＡ
Ｓ層、２はこのＡＪ２ＸＧａ、−ｘＡｓＡｓ上に形成し
たＳＬ膜、３はこれらＡｊ！ＸＧａ１−、ｌＡｓ層１お
よびＳｉ膜２表面を保護する保護層、４は設定拡散深さ
位置に設けられたＳｔ拡散速度がＡＪＺ、Ｇａ、−、Ａ
ｓ層１よりも遅いＡＪＺｙＧ８１−ｙ Ａｓ （ｘ＜ｙ
）からなる拡散ストッパ層である。また、第２図の５は
ＳＬ拡散部を示す。
Ｉ −Ｖ族化合物半導体からなるＡＪ２８Ｇａ＋−ＸＡ
Ｓ層、２はこのＡＪ２ＸＧａ、−ｘＡｓＡｓ上に形成し
たＳＬ膜、３はこれらＡｊ！ＸＧａ１−、ｌＡｓ層１お
よびＳｉ膜２表面を保護する保護層、４は設定拡散深さ
位置に設けられたＳｔ拡散速度がＡＪＺ、Ｇａ、−、Ａ
ｓ層１よりも遅いＡＪＺｙＧ８１−ｙ Ａｓ （ｘ＜ｙ
）からなる拡散ストッパ層である。また、第２図の５は
ＳＬ拡散部を示す。
次に、第１図に示したクエへを用いた拡散プロセスにつ
いて説明する。拡散プロセスとしては金属砒素を用いて
砒素圧をかける閉管法（アンプル封じ法）と、アルシン
（ＡｓＨ３）を流して砒素圧をかける開管法とがあるが
、ここではアンプル封じ法について述べる。なお、試料
としてはＧａＡｓを用い、保護層３は用いない場合を考
える。
いて説明する。拡散プロセスとしては金属砒素を用いて
砒素圧をかける閉管法（アンプル封じ法）と、アルシン
（ＡｓＨ３）を流して砒素圧をかける開管法とがあるが
、ここではアンプル封じ法について述べる。なお、試料
としてはＧａＡｓを用い、保護層３は用いない場合を考
える。
Ｓｉ膜２は真空蒸着法により３００人厚に形成する。
クエへを石英アンプル中に金属砒素とともにセットし、
真空に引いた後に封じ切って閉管にする。金属砒素の重
量は、アンプル容積４０ｃｃに対して約４０ｍｇである
。このアンプルを拡散炉に入れて８５０℃で拡散を行う
。
真空に引いた後に封じ切って閉管にする。金属砒素の重
量は、アンプル容積４０ｃｃに対して約４０ｍｇである
。このアンプルを拡散炉に入れて８５０℃で拡散を行う
。
先に述べたように拡散深さはＳｉ膜厚、砒素圧、温度に
依存するが、上記条件では４時間の拡散で深さ２．３μ
ｍ拡散する。一方、Ａ Ｉｔｏ、 。
依存するが、上記条件では４時間の拡散で深さ２．３μ
ｍ拡散する。一方、Ａ Ｉｔｏ、 。
Ｇａｏ、ｓＡｓ中へ拡散を同様の条件で行うと、１．５
μｍしか拡散しない。第３図に、拡散深さとＡ Ｊ２
ｉａ度の関係を示すが、この図かられかるように、Ａβ
濃度が増すほど拡散深さは浅くなる。すなわち、拡散速
度が遅くなる。
μｍしか拡散しない。第３図に、拡散深さとＡ Ｊ２
ｉａ度の関係を示すが、この図かられかるように、Ａβ
濃度が増すほど拡散深さは浅くなる。すなわち、拡散速
度が遅くなる。
いま、拡散深さを２．３μｍに設定したとすれば、拡散
ストッパ層４を２．３μｍよりやや浅めに、例えば２．
０μｍ深さの位置に０．３μｍ厚に設けることにより、
容易に拡散ストッパ層４付近で拡散をとめることができ
る。すなわち、Ｓｉ膜２の厚さ、砒素圧、拡散温度がわ
ずかに変動しても、拡散時間を通常よりやや長めにすれ
ば、小さい誤差の範囲で設定深さの拡散が可能となる。
ストッパ層４を２．３μｍよりやや浅めに、例えば２．
０μｍ深さの位置に０．３μｍ厚に設けることにより、
容易に拡散ストッパ層４付近で拡散をとめることができ
る。すなわち、Ｓｉ膜２の厚さ、砒素圧、拡散温度がわ
ずかに変動しても、拡散時間を通常よりやや長めにすれ
ば、小さい誤差の範囲で設定深さの拡散が可能となる。
なお、上記実施例ではＧａＡｓ層へＳｔを拡散する場合
を示したが、ＡｊＺ、Ｇａ１−ｘＡｓ層１へＳｉ拡散を
行う場合も同様である。すなわち、拡散ストッパ層４と
してＡ１１．Ｇａ、−、Ａｓ （ｙ＞Ｘ）を用いれば拡
散深さの制御は容易になる。
を示したが、ＡｊＺ、Ｇａ１−ｘＡｓ層１へＳｉ拡散を
行う場合も同様である。すなわち、拡散ストッパ層４と
してＡ１１．Ｇａ、−、Ａｓ （ｙ＞Ｘ）を用いれば拡
散深さの制御は容易になる。
次に、この発明をレーザダイオードの製作に応用した例
について説明する。
について説明する。
第４図はレーザダイオードの断面構造図であり、この図
において、６ａはｐ型ＧａＡｓ基板、７ａはｐ型Ａｆ１
．Ｇａ１−、Ａｓ下側クラッド層、８はｐ型Ａ Ｊｌ
ｗ Ｇ ａ Ｈ−ｗ Ａ ｓ活性層、９ａはｎ型Ａ１１
．ｚＧａ、−、Ａｓ上クラッド層、１０ａはｎ型ＧａＡ
ｓコンタクト層であり、４はｐ型Ａ１ｙＧａ＋−ｙ Ａ
ｓ （ｙ＞ｚ）からなる拡散ストッパ層であり、２はＳ
ｉ膜、５はＳｔ拡散部である。
において、６ａはｐ型ＧａＡｓ基板、７ａはｐ型Ａｆ１
．Ｇａ１−、Ａｓ下側クラッド層、８はｐ型Ａ Ｊｌ
ｗ Ｇ ａ Ｈ−ｗ Ａ ｓ活性層、９ａはｎ型Ａ１１
．ｚＧａ、−、Ａｓ上クラッド層、１０ａはｎ型ＧａＡ
ｓコンタクト層であり、４はｐ型Ａ１ｙＧａ＋−ｙ Ａ
ｓ （ｙ＞ｚ）からなる拡散ストッパ層であり、２はＳ
ｉ膜、５はＳｔ拡散部である。
このレーザダイオードでは活性層８中でＳｉ拡散部５と
拡散されてない部分で屈折率に差がつくために光導波機
構が形成される。この構造では拡散深さは活性層８より
深くする。
拡散されてない部分で屈折率に差がつくために光導波機
構が形成される。この構造では拡散深さは活性層８より
深くする。
第５図はこの発明を他のレーザダイオードの製作に応用
した例を示す。この図において、４ｂは拡散ストッパ層
、６ｂはｎ型ＧａＡｓ基板、７ｂはｎ型ＡＩＬｚ Ｇａ
１−ｚ Ａｓ下側クラッド層、８はＰ型Ａ １１ ｗ
Ｇ ａ １−ｖ Ａ ｓ活性層、９ｂはｐ型Ａｊ２．Ｇ
ａ１−ｚ Ａｓ上側クラッド層、１０ｂはｐ型ＧａＡｓ
コンタクト層である。このレーザダイオードでは拡散深
さは活性層８より浅くする。そして、拡散フロントと活
性層８の距離がレーザダイオード特性に著しく影響を及
ぼすので拡散深さの制御が重要となり、この発明の効果
が現れる。
した例を示す。この図において、４ｂは拡散ストッパ層
、６ｂはｎ型ＧａＡｓ基板、７ｂはｎ型ＡＩＬｚ Ｇａ
１−ｚ Ａｓ下側クラッド層、８はＰ型Ａ １１ ｗ
Ｇ ａ １−ｖ Ａ ｓ活性層、９ｂはｐ型Ａｊ２．Ｇ
ａ１−ｚ Ａｓ上側クラッド層、１０ｂはｐ型ＧａＡｓ
コンタクト層である。このレーザダイオードでは拡散深
さは活性層８より浅くする。そして、拡散フロントと活
性層８の距離がレーザダイオード特性に著しく影響を及
ぼすので拡散深さの制御が重要となり、この発明の効果
が現れる。
第６図は、第５図に示した構造に光ガイド層１１をつけ
加えたレーザダイオードである。この構造においては、
光ガイド層１１はＡＬＧａＡｓ系超格子よりなる。そし
て、Ｓｉ拡散部５では超格子が無秩序化されて−様な組
成の混晶となる。
加えたレーザダイオードである。この構造においては、
光ガイド層１１はＡＬＧａＡｓ系超格子よりなる。そし
て、Ｓｉ拡散部５では超格子が無秩序化されて−様な組
成の混晶となる。
混晶となった部分と、超格子のまま残った部分とでは屈
折率が違うために光導波機構を形成できる。この構造に
おいては、Ｓｉは光ガイド層１１の下の拡散ストッパ層
４ｂで、精度良く止まらなければ、レーザダイオードの
特性がバラついてしまうが、この発明の効果により、Ｓ
ｉは拡散ストッパ層４ｂ内で止まるので、特性のそろっ
たレーザダイオードを再現性良く製作できる。
折率が違うために光導波機構を形成できる。この構造に
おいては、Ｓｉは光ガイド層１１の下の拡散ストッパ層
４ｂで、精度良く止まらなければ、レーザダイオードの
特性がバラついてしまうが、この発明の効果により、Ｓ
ｉは拡散ストッパ層４ｂ内で止まるので、特性のそろっ
たレーザダイオードを再現性良く製作できる。
なお、上記実施例ではＡｋＧａＡｓ系について説明した
が、Ｉ ｎＧａＡｓ系、ＡｊＺＧａＩｎＰ系においても
、混晶組成を変化させた拡散速度の遅い層を拡散ストッ
パ層として用いることにより、同様の効果が得られる。
が、Ｉ ｎＧａＡｓ系、ＡｊＺＧａＩｎＰ系においても
、混晶組成を変化させた拡散速度の遅い層を拡散ストッ
パ層として用いることにより、同様の効果が得られる。
（発明の効果〕
以上説明したように、この発明は、設定拡散深さ位置に
、化合物半導体よりもＳｉの拡散速度が遅い組成の拡散
ストッパ層を設けて拡散を行うようにしたので、拡散深
さの制御が再現性良く精密に行われるという効果がある
。
、化合物半導体よりもＳｉの拡散速度が遅い組成の拡散
ストッパ層を設けて拡散を行うようにしたので、拡散深
さの制御が再現性良く精密に行われるという効果がある
。
第１図、第２図はこの発明の一実施例のＳｉ拡散方法を
説明するウェハの断面図、第３図はＡＩ濃度と拡散深さ
の関係を示す図、第４図、第５図、第６図はこの発明を
応用したレーザダイオードの断面構造図、第７図は従来
のＳｉ拡散方法を説明するウェハの断面図である。 図において、１はＡｌ１ｘＧａ、−ｘＡｓ層、２はＳｉ
膜、３は保護層、４は拡散ストッパ層、５はＳｔ拡散部
である。 なお、各図中の同一符号は同一または相当部分を示す。 代理人 大 岩 増 雄 （外２名）第１図 第２図 ５Ｓ１拡歓部 第３図 Ａ１濃度 第４図 第５図 第６図 第７図 手続補正書（自発） １、事件の表示 特願昭６２−２７８５３０弓２、
発明の名称 化合物半導体への８１拡散方法３、補正
をする者 代表者志岐守哉 ４６代理人 住 所 東京都千代田区丸の内二丁目２番３号三
菱電機株式会社内 氏名 （７３７５）弁理士大岩増雄 （連絡先０３（２１３）３４２１持許部）５、補正の対
重 明細書の特許請求の範囲の欄 ６、補正の内容 明細書の特許請求の範囲を別紙のように補正する。 以 上 ２、特許請求の範囲 （１）化合物半導体の表面に形成したＳｉ膜から、前記
化合物半導体内へＳｉを拡散する方法において、設定拡
散深さ位置に、前記化合物半導体よりもＳｌの拡散速度
が遅い組成の拡散ストッパ層を設けて拡散を行うことを
特徴とする化合物半導体への８１拡散方法。 （２）化合物半導体は、Ａ ｌ ＊ Ｇ ａ 、−ｘ
Ａ ｓ テあり、拡散スト９パ層は、Ａｌｙ Ｇａ、−
、Ａｓ （ｙ＞ ｘ ）であることを特徴とする特許
請求の範囲第（１）項記載の化合物半導体への８１拡散
方法。 （３）化合物半導体は、Ｉ ｎ １− ＸＧ ａ Ｘ
Ａ ｓ ｙＰ を−ｙであることを特徴とする特許請求
の範囲第（１）項記載の化合物半導体へのＳｉ拡散方法
。 （４）化合物半導体は、（Ａ ｅ ｘＧ ａ ｒ−ｘ）
ｙＩｎＩ−ｙＰであることを特徴とする特許請求の範
囲第（１）項記載の化合物半導体への８１拡散方法。
説明するウェハの断面図、第３図はＡＩ濃度と拡散深さ
の関係を示す図、第４図、第５図、第６図はこの発明を
応用したレーザダイオードの断面構造図、第７図は従来
のＳｉ拡散方法を説明するウェハの断面図である。 図において、１はＡｌ１ｘＧａ、−ｘＡｓ層、２はＳｉ
膜、３は保護層、４は拡散ストッパ層、５はＳｔ拡散部
である。 なお、各図中の同一符号は同一または相当部分を示す。 代理人 大 岩 増 雄 （外２名）第１図 第２図 ５Ｓ１拡歓部 第３図 Ａ１濃度 第４図 第５図 第６図 第７図 手続補正書（自発） １、事件の表示 特願昭６２−２７８５３０弓２、
発明の名称 化合物半導体への８１拡散方法３、補正
をする者 代表者志岐守哉 ４６代理人 住 所 東京都千代田区丸の内二丁目２番３号三
菱電機株式会社内 氏名 （７３７５）弁理士大岩増雄 （連絡先０３（２１３）３４２１持許部）５、補正の対
重 明細書の特許請求の範囲の欄 ６、補正の内容 明細書の特許請求の範囲を別紙のように補正する。 以 上 ２、特許請求の範囲 （１）化合物半導体の表面に形成したＳｉ膜から、前記
化合物半導体内へＳｉを拡散する方法において、設定拡
散深さ位置に、前記化合物半導体よりもＳｌの拡散速度
が遅い組成の拡散ストッパ層を設けて拡散を行うことを
特徴とする化合物半導体への８１拡散方法。 （２）化合物半導体は、Ａ ｌ ＊ Ｇ ａ 、−ｘ
Ａ ｓ テあり、拡散スト９パ層は、Ａｌｙ Ｇａ、−
、Ａｓ （ｙ＞ ｘ ）であることを特徴とする特許
請求の範囲第（１）項記載の化合物半導体への８１拡散
方法。 （３）化合物半導体は、Ｉ ｎ １− ＸＧ ａ Ｘ
Ａ ｓ ｙＰ を−ｙであることを特徴とする特許請求
の範囲第（１）項記載の化合物半導体へのＳｉ拡散方法
。 （４）化合物半導体は、（Ａ ｅ ｘＧ ａ ｒ−ｘ）
ｙＩｎＩ−ｙＰであることを特徴とする特許請求の範
囲第（１）項記載の化合物半導体への８１拡散方法。
Claims (4)
- （１）化合物半導体の表面に形成したＳｉ膜から、前記
化合物半導体内へＳｉを拡散する方法において、設定拡
散深さ位置に、前記化合物半導体よりもＳｉの拡散速度
が遅い組成の拡散ストッパ層を設けて拡散を行うことを
特徴とする化合物半導体へのＳｉ拡散方法。 - （２）化合物半導体は、Ａｌ＿ｘＧａ＿１＿−＿ｘＡｓ
であり、拡散スパッタ層は、Ａｌ＿ｘＧａ＿１＿−＿ｙ
Ａｓ（ｙ＞ｘ）であることを特徴とする特許請求の範囲
第（１）項記載の化合物半導体へのＳｉ拡散方法。 - （３）化合物半導体は、Ｉｎ＿１＿−＿ｘＧａ＿ｘＡｓ
＿ｙＰ＿１＿−＿ｙであることを特徴とする特許請求の
範囲第（１）項記載の化合物半導体へのＳｉ拡散方法。 - （４）化合物半導体は、（Ａｌ＿ｘＧａ＿１＿−＿ｘ）
＿ｙＩｎ＿１＿−＿ｙＰであることを特徴とする特許請
求の範囲第（１）項記載の化合物半導体へのＳｉ拡散方
法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62278530A JPH0727873B2 (ja) | 1987-11-04 | 1987-11-04 | 化合物半導体へのＳｉ拡散方法 |
| US07/264,142 US5047366A (en) | 1987-11-04 | 1988-10-28 | Method of diffusing silicon into compound semiconductors and compound semiconductor devices |
| EP88310200A EP0315387B1 (en) | 1987-11-04 | 1988-10-31 | Method of diffusing Si into compound semiconductor and compound semiconductor device |
| DE3855095T DE3855095T2 (de) | 1987-11-04 | 1988-10-31 | Verfahren zur Diffusion von Si in einen zusammengesetzten Halbleiter und Verbund-Halbleitervorrichtung |
| US07/664,301 US5119150A (en) | 1987-11-04 | 1991-03-04 | Compound semiconductor structure including layer limiting silicon diffusion |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62278530A JPH0727873B2 (ja) | 1987-11-04 | 1987-11-04 | 化合物半導体へのＳｉ拡散方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01120816A true JPH01120816A (ja) | 1989-05-12 |
| JPH0727873B2 JPH0727873B2 (ja) | 1995-03-29 |
Family
ID=17598556
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62278530A Expired - Lifetime JPH0727873B2 (ja) | 1987-11-04 | 1987-11-04 | 化合物半導体へのＳｉ拡散方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US5047366A (ja) |
| EP (1) | EP0315387B1 (ja) |
| JP (1) | JPH0727873B2 (ja) |
| DE (1) | DE3855095T2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5126281A (en) * | 1990-09-11 | 1992-06-30 | Hewlett-Packard Company | Diffusion using a solid state source |
| JPH04199589A (ja) * | 1990-11-28 | 1992-07-20 | Mitsubishi Electric Corp | 可視光面発光レーザ装置 |
| FR2671238B1 (fr) * | 1990-12-28 | 1993-03-12 | Thomson Csf | Procede de realisation de lasers semiconducteurs a emission de surface, et lasers obtenus par le procede. |
| DE69324630T2 (de) * | 1992-06-13 | 1999-10-21 | Sanyo Electric Co | Dotierungsverfahren, Halbleiterbauelement und Verfahren zu seiner Herstellung |
| FR2718576B1 (fr) * | 1994-04-06 | 1996-04-26 | Alcatel Nv | Procédé de décalage de longueur d'onde dans une structure semiconductrice à puits quantique. |
| JPH0878776A (ja) * | 1994-09-06 | 1996-03-22 | Fuji Xerox Co Ltd | 半導体レーザ装置 |
| US5821567A (en) * | 1995-12-13 | 1998-10-13 | Oki Electric Industry Co., Ltd. | High-resolution light-sensing and light-emitting diode array |
| JP3181262B2 (ja) * | 1998-06-04 | 2001-07-03 | スタンレー電気株式会社 | 平面実装型ｌｅｄ素子およびその製造方法 |
| JP3797151B2 (ja) * | 2001-07-05 | 2006-07-12 | ソニー株式会社 | レーザダイオード、光学ピックアップ装置、光ディスク装置および光通信装置 |
| US9368677B2 (en) * | 2011-08-01 | 2016-06-14 | Sandia Corporation | Selective layer disordering in III-nitrides with a capping layer |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58197786A (ja) * | 1982-03-10 | 1983-11-17 | Hitachi Ltd | 半導体装置の製造方法 |
| JPS596586A (ja) * | 1982-07-02 | 1984-01-13 | Nec Corp | 半導体レ−ザ |
| JPS59123288A (ja) * | 1982-12-28 | 1984-07-17 | Nec Corp | ３−５族化合物半導体素子 |
| JPS6129189A (ja) * | 1984-07-19 | 1986-02-10 | Sanyo Electric Co Ltd | 半導体レ−ザ |
| US4731789A (en) * | 1985-05-13 | 1988-03-15 | Xerox Corporation | Clad superlattice semiconductor laser |
| JPS62130581A (ja) * | 1985-11-30 | 1987-06-12 | Fujitsu Ltd | 半導体レーザの製造方法 |
| US4727556A (en) * | 1985-12-30 | 1988-02-23 | Xerox Corporation | Semiconductor lasers fabricated from impurity induced disordering |
| JPH0719757B2 (ja) * | 1987-08-05 | 1995-03-06 | 三菱電機株式会社 | 半導体素子の製造方法 |
| US4830983A (en) * | 1987-11-05 | 1989-05-16 | Xerox Corporation | Method of enhanced introduction of impurity species into a semiconductor structure from a deposited source and application thereof |
-
1987
- 1987-11-04 JP JP62278530A patent/JPH0727873B2/ja not_active Expired - Lifetime
-
1988
- 1988-10-28 US US07/264,142 patent/US5047366A/en not_active Expired - Fee Related
- 1988-10-31 EP EP88310200A patent/EP0315387B1/en not_active Expired - Lifetime
- 1988-10-31 DE DE3855095T patent/DE3855095T2/de not_active Expired - Fee Related
-
1991
- 1991-03-04 US US07/664,301 patent/US5119150A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0315387A3 (en) | 1989-08-30 |
| EP0315387A2 (en) | 1989-05-10 |
| US5119150A (en) | 1992-06-02 |
| JPH0727873B2 (ja) | 1995-03-29 |
| DE3855095D1 (de) | 1996-04-18 |
| DE3855095T2 (de) | 1996-08-22 |
| US5047366A (en) | 1991-09-10 |
| EP0315387B1 (en) | 1996-03-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01120816A (ja) | 化合物半導体へのＳｉ拡散方法 | |
| US4215319A (en) | Single filament semiconductor laser | |
| IE35940B1 (en) | Semiconductor bodies for semiconductor injection lasers | |
| JPH02260629A (ja) | 化合物半導体へのＺｎ拡散方法 | |
| JPH01143285A (ja) | 半導体超格子の無秩序化方法及び半導体レーザ装置 | |
| GB2062949A (en) | Single filament semiconductor laser with large emitting area | |
| JPH05259577A (ja) | 半導体多層構造 | |
| JPS6377186A (ja) | 半導体レ−ザの製造方法 | |
| JPH04103186A (ja) | 半導体レーザ及びその製造方法 | |
| JP2957227B2 (ja) | 光学素子と光ファイバとの結合構造 | |
| JPS6422072A (en) | Manufacture of pin type semiconductor photodetector | |
| JPH0513870A (ja) | 分布帰還型半導体レーザ装置およびその製造方法 | |
| JPS58191428A (ja) | 光半導体装置の製造方法 | |
| JPS5674983A (en) | Semiconductor laser | |
| JPH03151682A (ja) | 半導体装置の製造方法 | |
| JPS5853876A (ja) | 半導体レ−ザの製造方法 | |
| JPH0334485A (ja) | 半導体レーザおよびその製造方法 | |
| EP0342983A3 (en) | A semiconductor laser device | |
| JPS6127895B2 (ja) | ||
| JPS6399587A (ja) | 半導体レ−ザの製造方法 | |
| JPH0384985A (ja) | 波長可変半導体レーザ | |
| MITSUNORI et al. | Manufacture of multiplex quantum well structure semiconductor laser | |
| JPS6181679A (ja) | 半導体発光素子の製造方法 | |
| JPS6373583A (ja) | 半導体レ−ザの製造方法 | |
| JPS63179513A (ja) | 非混和性化合物半導体四元混晶の製造方法 |