JPH01117450A - 有効領域判定信号検出回路 - Google Patents
有効領域判定信号検出回路Info
- Publication number
- JPH01117450A JPH01117450A JP62274938A JP27493887A JPH01117450A JP H01117450 A JPH01117450 A JP H01117450A JP 62274938 A JP62274938 A JP 62274938A JP 27493887 A JP27493887 A JP 27493887A JP H01117450 A JPH01117450 A JP H01117450A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- channel
- identification
- effective area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 claims description 31
- 238000001514 detection method Methods 0.000 claims description 22
- 238000012545 processing Methods 0.000 claims description 7
- 238000004891 communication Methods 0.000 claims description 4
- 230000006641 stabilisation Effects 0.000 abstract description 2
- 238000011105 stabilization Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 10
- 238000006243 chemical reaction Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005562 fading Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 238000013519 translation Methods 0.000 description 1
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は有効領域判定信号検出回路に係り、特に、位相
平面上の信号点配置が階段状となるようにする高多値直
交振幅変調方式を採用するディジタル無線通信システム
における復調装置において用いられる有効領域判定信号
検出回路に関する。
平面上の信号点配置が階段状となるようにする高多値直
交振幅変調方式を採用するディジタル無線通信システム
における復調装置において用いられる有効領域判定信号
検出回路に関する。
（従来の技術）
周知のように、ディジタル無線通信においては、周波数
有効利用の観点から高多値の直交振幅変調（ＱＡＭ）方
式が採用されている。これには、６４ＱＡＭ方式や２５
６ ＱＡＭ方式等の各種のものがある。しかし、このＱ
ＡＭ方式は、例えば第５図に示す如く、位相平面上の信
号点配置態様が正方形となるので、高多値になるに従い
変調波のピーク電力対平均電力比が大きくなり、送信電
力増幅器等の非線形歪を受は易くなる。
有効利用の観点から高多値の直交振幅変調（ＱＡＭ）方
式が採用されている。これには、６４ＱＡＭ方式や２５
６ ＱＡＭ方式等の各種のものがある。しかし、このＱ
ＡＭ方式は、例えば第５図に示す如く、位相平面上の信
号点配置態様が正方形となるので、高多値になるに従い
変調波のピーク電力対平均電力比が大きくなり、送信電
力増幅器等の非線形歪を受は易くなる。
そこで、例えば第６図に示す如く、位相平面上の信号点
配置が階段状となるようにし、以てピーク電力の低減を
図るようにした直交振幅変調方式（５ＴＩｉＰＰＥＤ−
ＳＱＵＡＲＥ ＱＡＭ方式二以下、単にｒｓｓ−ＱＡＭ
Ｊ方式という）が提案されている（特開昭６１−７７４
５２号公報）、第６図は２５６ＳＳ−ＱＡＭ方式の信号
点配置を示し、最外殻信号点を結ぶ外形状は正８角形と
なっており、通常のＱＡＭ方式の正方形番頂点付近の信
号点を削除した形状となっている。
配置が階段状となるようにし、以てピーク電力の低減を
図るようにした直交振幅変調方式（５ＴＩｉＰＰＥＤ−
ＳＱＵＡＲＥ ＱＡＭ方式二以下、単にｒｓｓ−ＱＡＭ
Ｊ方式という）が提案されている（特開昭６１−７７４
５２号公報）、第６図は２５６ＳＳ−ＱＡＭ方式の信号
点配置を示し、最外殻信号点を結ぶ外形状は正８角形と
なっており、通常のＱＡＭ方式の正方形番頂点付近の信
号点を削除した形状となっている。
ところで、ＱＡＭ変調波を正しく復調するためには自動
振幅制御信号（ＡＧＣ）、搬送波再生信号（ＡＰＣ）、
ＤＣオフセット制御信号および伝搬路でのフェージング
歪等を等化するトランスバーサル形等化器のタップ制御
信号等を生成するために、理想値からの信号点のずれを
表す誤差信号が必要となるが、復調装置の制御ループが
正しく引き込まない間は、信号レベルの最も大きい信号
点位置の外側のみを用いる最大レベル誤差法（ＭＬＥ）
によって有効な誤差信号を得るようにしている。即ち、
第７図は第５図と同様の６４ ＱＡＭ方式の信号点配置
を示すが、最外殻の信号点位置を結ぶ正方形領域の外側
部分（図中斜線部分）を有効領域とし、この有効領域に
信号が入った時に得られた誤差信号のみを有効なものと
して各種制御に用い、他は放棄する方法である。
振幅制御信号（ＡＧＣ）、搬送波再生信号（ＡＰＣ）、
ＤＣオフセット制御信号および伝搬路でのフェージング
歪等を等化するトランスバーサル形等化器のタップ制御
信号等を生成するために、理想値からの信号点のずれを
表す誤差信号が必要となるが、復調装置の制御ループが
正しく引き込まない間は、信号レベルの最も大きい信号
点位置の外側のみを用いる最大レベル誤差法（ＭＬＥ）
によって有効な誤差信号を得るようにしている。即ち、
第７図は第５図と同様の６４ ＱＡＭ方式の信号点配置
を示すが、最外殻の信号点位置を結ぶ正方形領域の外側
部分（図中斜線部分）を有効領域とし、この有効領域に
信号が入った時に得られた誤差信号のみを有効なものと
して各種制御に用い、他は放棄する方法である。
要するに、ＱＡＭ方式では、信号が有効領域に入ったこ
とを示す信号、即ち有効領域判定信号を如何に検出する
かが問題となるが、２５６ＳＳ−ＱＡＭ方式における従
来の有効領域判定方式は次の如くして行われている。第
８図は従来の有効領域判定信号検出回路を示す、第８図
において、２１．２２はＡ／Ｄ変換器、２３は信号変換
回路である。
とを示す信号、即ち有効領域判定信号を如何に検出する
かが問題となるが、２５６ＳＳ−ＱＡＭ方式における従
来の有効領域判定方式は次の如くして行われている。第
８図は従来の有効領域判定信号検出回路を示す、第８図
において、２１．２２はＡ／Ｄ変換器、２３は信号変換
回路である。
図外の復調装置で取得された互いに直交関係にあるＰチ
ャネルとＱチャネルのベースバンド信号はそれぞれ入力
端子５１．同５２を介してＡ／Ｄ変換器２１．同２２へ
入力する。また、入力端子５３に印加されるクロック信
号はＡ／Ｄ変換器２１、同２２および信号変換回路２３
へ識別タイミングを決定する動作クロックとして与えら
れる。
ャネルとＱチャネルのベースバンド信号はそれぞれ入力
端子５１．同５２を介してＡ／Ｄ変換器２１．同２２へ
入力する。また、入力端子５３に印加されるクロック信
号はＡ／Ｄ変換器２１、同２２および信号変換回路２３
へ識別タイミングを決定する動作クロックとして与えら
れる。
Ａ／Ｄ変換器２１．同２２は、入力したベースバンド信
号を５ビツトのデータ信号と１ビツトの誤差信号へ変換
し、それを信号変換回路２３へ与える。第６図から明ら
かなように、２５６ＳＳ−ＱＡＭ方式では、Ｐチャネル
、Ｑチャネルともに１８値のレベルを持っているので、
データ信号は５ビツト必要なのである。
号を５ビツトのデータ信号と１ビツトの誤差信号へ変換
し、それを信号変換回路２３へ与える。第６図から明ら
かなように、２５６ＳＳ−ＱＡＭ方式では、Ｐチャネル
、Ｑチャネルともに１８値のレベルを持っているので、
データ信号は５ビツト必要なのである。
信号変換回路２３は、論理ゲートを複数用いた個別論理
回路ないしはＲＯＭ等で構成され、ＰチャネルとＱチャ
ネルの合計１０ビツトのデータ信号を用いて最外殻信号
点位置（第９図中黒丸（＠）です）の２４個の信号ａ〜
同Ｘの受信を検出し、それを第９図中３角形印（Δ）で
示す２４個の信号点位置の信号ａ′〜同Ｘ′に変換する
。即ち、等価的に第５図に示した如き正方形信号点配置
において信号を受信したとみなし、通常のＱＡＭ方式（
第７図）と同様に、１０ビツトのデータ信号と２ビツト
の誤差信号とから有効領域に信号が入ったことを検出し
、出力端子５４を“１“にして有効領域判定信号を出力
するようになっている。
回路ないしはＲＯＭ等で構成され、ＰチャネルとＱチャ
ネルの合計１０ビツトのデータ信号を用いて最外殻信号
点位置（第９図中黒丸（＠）です）の２４個の信号ａ〜
同Ｘの受信を検出し、それを第９図中３角形印（Δ）で
示す２４個の信号点位置の信号ａ′〜同Ｘ′に変換する
。即ち、等価的に第５図に示した如き正方形信号点配置
において信号を受信したとみなし、通常のＱＡＭ方式（
第７図）と同様に、１０ビツトのデータ信号と２ビツト
の誤差信号とから有効領域に信号が入ったことを検出し
、出力端子５４を“１“にして有効領域判定信号を出力
するようになっている。
（発明が解決しようとする問題点）
しかしながら、ＳＳ−ＱＡＭ方式における従来の有効領
域判定信号検出方式にあっては、前述した通り一度通常
のＱＡＭ方式の信号点配置へ変換する方式であり、この
変換は制御ループの引き込みが不確定または引き込んで
いても誤り率の非常に大きい段階で行われるため、正し
い変換が行われない、故に、正しい有効領域判定信号が
検出できず、復調動作が著しく不安定になるという問題
点がある。
域判定信号検出方式にあっては、前述した通り一度通常
のＱＡＭ方式の信号点配置へ変換する方式であり、この
変換は制御ループの引き込みが不確定または引き込んで
いても誤り率の非常に大きい段階で行われるため、正し
い変換が行われない、故に、正しい有効領域判定信号が
検出できず、復調動作が著しく不安定になるという問題
点がある。
本発明は、このような従来の問題点に鑑みなされたもの
で、その目的は、ＳＳ−ＱＡＭ方式下における復調シス
テムにおいて、正しい有効領域判定信号の検出が行え、
以て復調動作の安定化を可能にする有効領域判定信号検
出回路を提供することにある。
で、その目的は、ＳＳ−ＱＡＭ方式下における復調シス
テムにおいて、正しい有効領域判定信号の検出が行え、
以て復調動作の安定化を可能にする有効領域判定信号検
出回路を提供することにある。
（問題点を解決するための手段）
前記目的を達成するために、本発明の有効領域判定信号
検出回路は次の如き構成を有する。
検出回路は次の如き構成を有する。
即ち、本発明の有効領域判定信号検出回路は、位相平面
上の信号点配置が階段状となるようにする高多値直交振
幅変調方式を採用するディジタル無線通信システムにお
ける復調装置において用いられる有効領域判定信号検出
回路であって； この有効領域判定信号検出回路は、復
調装置において取得された互いに直交間係にＰチャネル
とＱチャネルの各ベースバンド信号間で加算処理を行う
信号加算回路と； ＰチャネルとＱチャネルの各ベース
バンド信号間で減算処理を行う信号減算回路と； 信号
加算回路の出力を受けて信号点識別を行う第１の信号識
別回路と； 信号減算回路の出力を受けて信号点識別を
行う第２の信号識別回路と； ＰチャネルとＱチャネル
の各ベースバンド信号のそれぞれについて信号点識別を
行う第３および第４の信号識別回路と； 前記第１乃至
第４の信号識別回路の各出力間で論理和処理をし有効領
域判定信号を出力する論理和回路と； を備えたことを
特徴とするものである。
上の信号点配置が階段状となるようにする高多値直交振
幅変調方式を採用するディジタル無線通信システムにお
ける復調装置において用いられる有効領域判定信号検出
回路であって； この有効領域判定信号検出回路は、復
調装置において取得された互いに直交間係にＰチャネル
とＱチャネルの各ベースバンド信号間で加算処理を行う
信号加算回路と； ＰチャネルとＱチャネルの各ベース
バンド信号間で減算処理を行う信号減算回路と； 信号
加算回路の出力を受けて信号点識別を行う第１の信号識
別回路と； 信号減算回路の出力を受けて信号点識別を
行う第２の信号識別回路と； ＰチャネルとＱチャネル
の各ベースバンド信号のそれぞれについて信号点識別を
行う第３および第４の信号識別回路と； 前記第１乃至
第４の信号識別回路の各出力間で論理和処理をし有効領
域判定信号を出力する論理和回路と； を備えたことを
特徴とするものである。
（作 用）
次に、前記の如く構成される本発明の有効領域判定信号
検出回路の作用を第１図を参照して説明する。
検出回路の作用を第１図を参照して説明する。
第１図は前述した２５６ＳＳ−ＱＡＭ方式の信号点配置
を示すが、本発明においては有効領域判定信号を従来の
如く通常のＱＡＭ方式の信号点配置へ変換することなく
直接的に検出しようとするものである。
を示すが、本発明においては有効領域判定信号を従来の
如く通常のＱＡＭ方式の信号点配置へ変換することなく
直接的に検出しようとするものである。
即ち、信号加算回路の出力は各信号点位置の軸（Ｐ＋Ｑ
）への正射影となり、信号減算回路の出力は各信号点位
置の軸（Ｐ−Ｑ）への正射影となるから、軸（Ｐ＋Ｑ）
および軸（Ｐ−Ｑ）上の２５値の信号レベルを第１およ
び第２の信号識別回路において識別することによって、
正方形の判定領域（Ｉ）の外側で信号が受信されたのを
検出できる。また、軸Ｐおよび軸Ｑ上の１８値の信号レ
ベルを第３および第４の信号識別回路において識別する
ことによって、正方形の判定領域（ＩＩ）の外側で信号
が受信されたのを検出できる。故に、論理和回路の出力
には、最外殻信号点位置の外側で信号受信が行われたこ
とを示す信号、即ち有効領域判定信号が得られる。
）への正射影となり、信号減算回路の出力は各信号点位
置の軸（Ｐ−Ｑ）への正射影となるから、軸（Ｐ＋Ｑ）
および軸（Ｐ−Ｑ）上の２５値の信号レベルを第１およ
び第２の信号識別回路において識別することによって、
正方形の判定領域（Ｉ）の外側で信号が受信されたのを
検出できる。また、軸Ｐおよび軸Ｑ上の１８値の信号レ
ベルを第３および第４の信号識別回路において識別する
ことによって、正方形の判定領域（ＩＩ）の外側で信号
が受信されたのを検出できる。故に、論理和回路の出力
には、最外殻信号点位置の外側で信号受信が行われたこ
とを示す信号、即ち有効領域判定信号が得られる。
このように、本発明の有効領域判定信号検出回路によれ
ば、ＳＳ−ＱＡＭ方式の信号点配置の最外殻信号点位置
の外側部分（有効領域）で信号受信の行われたことを従
来の如く通常のＱＡＭ方式の信号点配置（正方形）へ変
換することなく直接的に有効領域判定信号を得ることが
できるので、復調装置の制御ループの引き込みが不確定
ないしは引き込んでいても誤り率が非常に大きい段階で
も正しい有効領域判定信号を検出でき、復調動作の安定
化を可能にする効果がある。
ば、ＳＳ−ＱＡＭ方式の信号点配置の最外殻信号点位置
の外側部分（有効領域）で信号受信の行われたことを従
来の如く通常のＱＡＭ方式の信号点配置（正方形）へ変
換することなく直接的に有効領域判定信号を得ることが
できるので、復調装置の制御ループの引き込みが不確定
ないしは引き込んでいても誤り率が非常に大きい段階で
も正しい有効領域判定信号を検出でき、復調動作の安定
化を可能にする効果がある。
（実 施 例）
以下、本発明の実施例を図面を参照して説明する。
第２図は本発明の一実施例に係る有効領域判定信号検出
回路を示す、第２図において、１１は信号加算回路、１
２は信号減算回路、１３〜１６は信号識別回路、１７は
４人力の論理和回路である。
回路を示す、第２図において、１１は信号加算回路、１
２は信号減算回路、１３〜１６は信号識別回路、１７は
４人力の論理和回路である。
入力端子１に印加されるＰチャネルのベースバンド信号
は信号加算回路１１および信号減算回路１２それぞれの
一方の入力と信号識別回路１５へ与えられる。また、入
力端子２に印加されるＱチャネルのベースバンド信号は
信号加算回路１１および信号減算回路１２それぞれの他
方の入力と信号識別回路１６へ与えられる。さらに、入
力端子３に印加されるクロック信号は信号識別回路１３
〜同１６へ識別タイミングを規定する動作クロックとし
て与えられる。
は信号加算回路１１および信号減算回路１２それぞれの
一方の入力と信号識別回路１５へ与えられる。また、入
力端子２に印加されるＱチャネルのベースバンド信号は
信号加算回路１１および信号減算回路１２それぞれの他
方の入力と信号識別回路１６へ与えられる。さらに、入
力端子３に印加されるクロック信号は信号識別回路１３
〜同１６へ識別タイミングを規定する動作クロックとし
て与えられる。
２５６ＳＳ−ＱＡＭ方式の信号点配置は、第６図に示し
た如くであって、最外殻信号点を結ぶ外周形状は正８角
形となっている０本発明においては、正８角形の各辺に
位置する信号点を直接検出できるようにしようとするも
のである。即ち、互いに直交する２つ軸Ｐと同Ｑはそれ
ぞれ対向する１対の辺について規定できるから、残る２
対の辺について規定できる軸（Ｐ＋Ｑ）と軸（Ｐ−Ｑ）
を第３図に示す如く軸Ｐから４５度傾斜しか位置に直交
配置し、斯く設定した４つの軸Ｐ、同Ｑ。
た如くであって、最外殻信号点を結ぶ外周形状は正８角
形となっている０本発明においては、正８角形の各辺に
位置する信号点を直接検出できるようにしようとするも
のである。即ち、互いに直交する２つ軸Ｐと同Ｑはそれ
ぞれ対向する１対の辺について規定できるから、残る２
対の辺について規定できる軸（Ｐ＋Ｑ）と軸（Ｐ−Ｑ）
を第３図に示す如く軸Ｐから４５度傾斜しか位置に直交
配置し、斯く設定した４つの軸Ｐ、同Ｑ。
同（Ｐ＋Ｑ）、同（Ｐ−Ｑ）上で信号点位置識別をなし
、以て正８角形の各層の外側部分（有効領域）の判定を
直接的に行えるようにしようとするものである。
、以て正８角形の各層の外側部分（有効領域）の判定を
直接的に行えるようにしようとするものである。
信号加算回路１１は、ＰチャネルとＱチャネルの各ベー
スバンド信号間で加算処理をその結果出力５を信号識別
回路１３へ与える。結果出力５は、各信号点位置の軸Ｐ
＋Ｑへの正射影となり、これは２５値の信号レベルとな
る。
スバンド信号間で加算処理をその結果出力５を信号識別
回路１３へ与える。結果出力５は、各信号点位置の軸Ｐ
＋Ｑへの正射影となり、これは２５値の信号レベルとな
る。
信号減算回路１２は、ＰチャネルとＱチャネルの各ベー
スバンド信号間で減算処理をその結果出力６を信号識別
回路１４へ与える。結果出力６は、各信号点位置の軸Ｐ
−Ｑへの正射影となり、これは２５値の信号レベルとな
る。
スバンド信号間で減算処理をその結果出力６を信号識別
回路１４へ与える。結果出力６は、各信号点位置の軸Ｐ
−Ｑへの正射影となり、これは２５値の信号レベルとな
る。
信号識別回路１３．同１４では、第４図（ａ）に示す如
く、入力する２５値の信号レベルの各レベルにおけるア
イパターンから各信号レベルの信号点位置を識別し、最
外殻信号点位置の外側部分で信号検出をなした場合には
判定出力を“１”レベルにし、他の場合には０”レベル
にする。
く、入力する２５値の信号レベルの各レベルにおけるア
イパターンから各信号レベルの信号点位置を識別し、最
外殻信号点位置の外側部分で信号検出をなした場合には
判定出力を“１”レベルにし、他の場合には０”レベル
にする。
この判定出カフ、同８は論理和回路１７へ与えられる。
一方、信号識別回路１５．同１６では、第４図（ｂ）に
示す如く、入力する１８値の信号レベルの各レベルにお
けるアイパターンから各信号レベルの信号点位置を識別
し、最外殻信号点位置の外側部分で信号検出をなした場
合には判定出力を“１”レベルにし、他の場合には“Ｏ
ｎレベルにする。この判定出力９．同１０は論理和回路
１７へ与えられる。
示す如く、入力する１８値の信号レベルの各レベルにお
けるアイパターンから各信号レベルの信号点位置を識別
し、最外殻信号点位置の外側部分で信号検出をなした場
合には判定出力を“１”レベルにし、他の場合には“Ｏ
ｎレベルにする。この判定出力９．同１０は論理和回路
１７へ与えられる。
斯くして、論理和回路１．７では、４個の判定出カフ、
同８．同９．同１０の論理和がとられ、出力端子４へ有
効領域判定信号Ｖが送出される。
同８．同９．同１０の論理和がとられ、出力端子４へ有
効領域判定信号Ｖが送出される。
ここに、有効領域判定信号Ｖは、受信された信号が第１
図に示す正方形領域（Ｉ）または同（ＩＩ）の外側にあ
るとき、即ち第１図中斜線部分で信号が受信された場合
にのみ“１”レベルとなり、有効領域検出を報知するこ
とになる。
図に示す正方形領域（Ｉ）または同（ＩＩ）の外側にあ
るとき、即ち第１図中斜線部分で信号が受信された場合
にのみ“１”レベルとなり、有効領域検出を報知するこ
とになる。
（発明の効果）
以上説明したように、本発明の有効領域判定信号検出回
路によれば、ＳＳ−ＱＡＭ方式の信号点配置の最外殻信
号点位置の外側部分（有効領域）で信号受信の行われた
ことを従来の如く通常のＱＡＭ方式の信号点配置（正方
形）へ変換することなく直接的に有効領域判定信号を得
ることができるので、復調装置の制御ループの引き込み
が不確定ないしは引き込んでいても誤り率が非常に大き
い段階でも正しい有効領域判定信号を検出でき゛、復調
動作の安定化を可能にする効果がある。
路によれば、ＳＳ−ＱＡＭ方式の信号点配置の最外殻信
号点位置の外側部分（有効領域）で信号受信の行われた
ことを従来の如く通常のＱＡＭ方式の信号点配置（正方
形）へ変換することなく直接的に有効領域判定信号を得
ることができるので、復調装置の制御ループの引き込み
が不確定ないしは引き込んでいても誤り率が非常に大き
い段階でも正しい有効領域判定信号を検出でき゛、復調
動作の安定化を可能にする効果がある。
第１図は本発明の有効領域判定信号検出の原理説明図、
第２図は本発明の一実施例に係る有効領域判定信号検出
回路の構成ブロック図、第３図はＰ軸−Ｑ軸と（Ｐ＋Ｑ
）軸−（Ｐ−Ｑ）軸の関係図、第４図は信号識別回路の
動作説明図、第５図は６４ＱＡＭ方式の信号点配置図、
第６図は２５６ＳＳ−ＱＡＭ方式の信号点配置図、第７
図は６４ＱＡＭ方式における有効領域判定方式の説明図
、第８図は従来の有効領域判定信号検出回路の構成ブロ
ック図、第９図は従来の有効領域判定の動作説明図であ
る。 １１・・・・・・信号加算回路、 １２・・・・・・信
号減算回路、 １３〜１６・・・・・・信号識別回路、
１７・・・・・・論理和回路、 ２１．２２・・・・
・・Ａ／Ｄ変換器、２３・・・・・・信号変換回路。 代理人 弁理士 八 幡 義 博 （ＩＩ）−−−−・＆Ｐ−粘Ｑな１１準と吋ろ列君域増
力ｐ頃威デ１定相号＃Ｓ艮のノ賓理説所図さと ｌ
ドη 第 ２ 図 輻Ｐ−ｉｃｌと輌ＣＰ４−α〕−泰訳Ｐ−α）−間イ表
１（Ｐ＋■−仙（Ｐ−Ｑ上で／）有ト号創曳列（ａ） イＳ４湾利回路 紬Ｐ−輻Ｑ上で０信号識別 （ｂ） の動什説甥閃 察 ６ 図 Ｓ ６ 凹 ＃αＡＭオ戊］；お１プろ南如揄１べ判定δｊＧ第 ７
図 ４ま５東 、２イ１効・壽１踵）−隘＆ν町↓よ迦−肥
づら一７孝安−Ｂ＝、°回ス＃ｔｙ４．λネ式゛イ司第
８図 ４Ａミｊ奪ミσワＡ’ｙζｂ列域ヂリ吏□會にイ今一；
）−戸すイ 図案 ２ 図
第２図は本発明の一実施例に係る有効領域判定信号検出
回路の構成ブロック図、第３図はＰ軸−Ｑ軸と（Ｐ＋Ｑ
）軸−（Ｐ−Ｑ）軸の関係図、第４図は信号識別回路の
動作説明図、第５図は６４ＱＡＭ方式の信号点配置図、
第６図は２５６ＳＳ−ＱＡＭ方式の信号点配置図、第７
図は６４ＱＡＭ方式における有効領域判定方式の説明図
、第８図は従来の有効領域判定信号検出回路の構成ブロ
ック図、第９図は従来の有効領域判定の動作説明図であ
る。 １１・・・・・・信号加算回路、 １２・・・・・・信
号減算回路、 １３〜１６・・・・・・信号識別回路、
１７・・・・・・論理和回路、 ２１．２２・・・・
・・Ａ／Ｄ変換器、２３・・・・・・信号変換回路。 代理人 弁理士 八 幡 義 博 （ＩＩ）−−−−・＆Ｐ−粘Ｑな１１準と吋ろ列君域増
力ｐ頃威デ１定相号＃Ｓ艮のノ賓理説所図さと ｌ
ドη 第 ２ 図 輻Ｐ−ｉｃｌと輌ＣＰ４−α〕−泰訳Ｐ−α）−間イ表
１（Ｐ＋■−仙（Ｐ−Ｑ上で／）有ト号創曳列（ａ） イＳ４湾利回路 紬Ｐ−輻Ｑ上で０信号識別 （ｂ） の動什説甥閃 察 ６ 図 Ｓ ６ 凹 ＃αＡＭオ戊］；お１プろ南如揄１べ判定δｊＧ第 ７
図 ４ま５東 、２イ１効・壽１踵）−隘＆ν町↓よ迦−肥
づら一７孝安−Ｂ＝、°回ス＃ｔｙ４．λネ式゛イ司第
８図 ４Ａミｊ奪ミσワＡ’ｙζｂ列域ヂリ吏□會にイ今一；
）−戸すイ 図案 ２ 図
Claims (1)
- 位相平面上の信号点配置が階段状となるようにする高多
値直交振幅変調方式を採用するディジタル無線通信シス
テムにおける復調装置において用いられる有効領域判定
信号検出回路であつて；この有効領域判定信号検出回路
は、復調装置において取得された互いに直交関係にＰチ
ャネルとＱチャネルの各ベースバンド信号間で加算処理
を行う信号加算回路と；ＰチャネルとＱチャネルの各ベ
ースバンド信号間で減算処理を行う信号減算回路と；信
号加算回路の出力を受けて信号点識別を行う第１の信号
識別回路と；信号減算回路の出力を受けて信号点識別を
行う第２の信号識別回路と；ＰチャネルとＱチャネルの
各ベースバンド信号のそれぞれについて信号点識別を行
う第３および第４の信号識別回路と；前記第１乃至第４
の信号識別回路の各出力間で論理和処理をし有効領域判
定信号を出力する論理和回路と；を備えたことを特徴と
する有効領域判定信号検出回路。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62274938A JP2587432B2 (ja) | 1987-10-30 | 1987-10-30 | 有効領域判定信号検出回路 |
| CA000581582A CA1273069A (en) | 1987-10-30 | 1988-10-28 | Validity decision circuit capable of correctly deciding validity of an error signal in a multilevel quadrature amplitude demodulator |
| US07/264,150 US4859956A (en) | 1987-10-30 | 1988-10-28 | Validity decision circuit capable of correctly deciding validity of an error signal in a multilevel quadrature amplitude demodulator |
| DE88118159T DE3882484T2 (de) | 1987-10-30 | 1988-10-31 | Gültigkeitsentscheidungsschaltung mit der Fähigkeit, über die Gültigkeit eines Fehlersignals in einem Mehrebenen-QAM-Demodulator zu entscheiden. |
| EP88118159A EP0314196B1 (en) | 1987-10-30 | 1988-10-31 | Validity decision circuit capable of correctly deciding validity of an error signal in a multilevel quadrature amplitude demodulator |
| AU24548/88A AU601665B2 (en) | 1987-10-30 | 1988-10-31 | Validity decision circuit capable of correctly deciding validity of an error signal in a multilevel quadrature amplitude demodulator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62274938A JP2587432B2 (ja) | 1987-10-30 | 1987-10-30 | 有効領域判定信号検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01117450A true JPH01117450A (ja) | 1989-05-10 |
| JP2587432B2 JP2587432B2 (ja) | 1997-03-05 |
Family
ID=17548638
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62274938A Expired - Fee Related JP2587432B2 (ja) | 1987-10-30 | 1987-10-30 | 有効領域判定信号検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2587432B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04298142A (ja) * | 1991-03-26 | 1992-10-21 | Nec Corp | クロック同期回路 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6010818A (ja) * | 1983-06-29 | 1985-01-21 | Fujitsu Ltd | 自動等化方式 |
| JPS6177452A (ja) * | 1984-09-25 | 1986-04-21 | Nec Corp | 多値直交振幅変調方法および装置 |
| JPS6239944A (ja) * | 1985-08-15 | 1987-02-20 | Nec Corp | 復調装置 |
| JPS6239922A (ja) * | 1985-08-15 | 1987-02-20 | Nec Corp | デイジタル復調システム |
-
1987
- 1987-10-30 JP JP62274938A patent/JP2587432B2/ja not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6010818A (ja) * | 1983-06-29 | 1985-01-21 | Fujitsu Ltd | 自動等化方式 |
| JPS6177452A (ja) * | 1984-09-25 | 1986-04-21 | Nec Corp | 多値直交振幅変調方法および装置 |
| JPS6239944A (ja) * | 1985-08-15 | 1987-02-20 | Nec Corp | 復調装置 |
| JPS6239922A (ja) * | 1985-08-15 | 1987-02-20 | Nec Corp | デイジタル復調システム |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04298142A (ja) * | 1991-03-26 | 1992-10-21 | Nec Corp | クロック同期回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2587432B2 (ja) | 1997-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5398260A (en) | Method and apparatus for restoring multi level/phase modulation data | |
| JPS62298255A (ja) | 識別装置 | |
| JPH1188456A (ja) | 複素信号を処理する方法、および処理するための装置 | |
| EP0308891B1 (en) | Stepped square-QAM demodulator utilizing all signal points to generate control signals | |
| US4458356A (en) | Carrier recovery circuit | |
| US5519733A (en) | Method and apparatus for recovering a qam carrier | |
| EP0262644B1 (en) | Qam demodulator with rapid resynchronization function | |
| JP2794964B2 (ja) | 制御信号発生回路 | |
| JPH01117450A (ja) | 有効領域判定信号検出回路 | |
| US6614851B1 (en) | Efficient algorithm for blind detection of signal constellation | |
| JP2595961B2 (ja) | デイジタル変復調システム | |
| JPH0691563B2 (ja) | 有効領域判定信号発生回路 | |
| JP2701280B2 (ja) | 有効領域判定信号発生回路 | |
| JPH0748677B2 (ja) | 等化器 | |
| JPH098854A (ja) | 多値ｆｓｋ受信機 | |
| JP2861778B2 (ja) | 復調装置 | |
| JP2932775B2 (ja) | 復調装置 | |
| JPH0423649A (ja) | 判定信号発生回路 | |
| JPS61198849A (ja) | 選択制御搬送波再生方式 | |
| CA1293030C (en) | Qam demodulator with rapid resynchronization function | |
| JP3362864B2 (ja) | 多値変調信号復調装置 | |
| JPH09172464A (ja) | ディジタル復調器 | |
| JPH03211916A (ja) | 復調器 | |
| JPH04298142A (ja) | クロック同期回路 | |
| JPH0748678B2 (ja) | 等化器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |