JPH01117368A - ショットキーゲート型電界効果トランジスタ - Google Patents
ショットキーゲート型電界効果トランジスタInfo
- Publication number
- JPH01117368A JPH01117368A JP27637787A JP27637787A JPH01117368A JP H01117368 A JPH01117368 A JP H01117368A JP 27637787 A JP27637787 A JP 27637787A JP 27637787 A JP27637787 A JP 27637787A JP H01117368 A JPH01117368 A JP H01117368A
- Authority
- JP
- Japan
- Prior art keywords
- source
- drain
- capacitor
- gate
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 title claims description 6
- 239000003990 capacitor Substances 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 238000006243 chemical reaction Methods 0.000 claims abstract description 4
- 239000004065 semiconductor Substances 0.000 claims abstract description 3
- 230000009977 dual effect Effects 0.000 abstract description 11
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 4
- 230000007423 decrease Effects 0.000 abstract description 4
- 239000002184 metal Substances 0.000 abstract description 4
- 229910052751 metal Inorganic materials 0.000 abstract description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 abstract description 2
- 239000010931 gold Substances 0.000 abstract description 2
- 229910052737 gold Inorganic materials 0.000 abstract description 2
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 2
- 238000000034 method Methods 0.000 abstract 1
- 229910052697 platinum Inorganic materials 0.000 abstract 1
- 239000004020 conductor Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Junction Field-Effect Transistors (AREA)
- Microwave Amplifiers (AREA)
- Networks Using Active Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はショットキーゲート電界効果トランジスタに関
し、特に、Ｘ帯辺上の周波数帯で使用されるＧａＡｓを
用いたデュアルゲート電界効果トランジスタ（以降デュ
アルゲートＦＥＴと称す）に関する。
し、特に、Ｘ帯辺上の周波数帯で使用されるＧａＡｓを
用いたデュアルゲート電界効果トランジスタ（以降デュ
アルゲートＦＥＴと称す）に関する。
ＧａＡｓを用いたデュアルゲートＦＥＴは、開発当初か
ら、ミキサ、利得可変マイクロ波増幅器等の応用が考え
られていた。
ら、ミキサ、利得可変マイクロ波増幅器等の応用が考え
られていた。
しかし、マイクロ波帯における使用例は単一ゲートＦＥ
Ｔの例に比較して非常に少なく、特に利得可変マイクロ
波増幅器に関してはＵ帯を除くとほとんどない、これは
、従来構造のデュアルゲートＦＥＴは、特に小信号用Ｆ
ＥＴの場合、出力側からデュアルゲートＦＥＴをみた時
のインピーダンスが非常に高く、従って、外部回路の特
性インピーダンス（通常５０Ω）と整合しずらくなると
共に、広帯域化が困難であることに原因があるように考
えられる。
Ｔの例に比較して非常に少なく、特に利得可変マイクロ
波増幅器に関してはＵ帯を除くとほとんどない、これは
、従来構造のデュアルゲートＦＥＴは、特に小信号用Ｆ
ＥＴの場合、出力側からデュアルゲートＦＥＴをみた時
のインピーダンスが非常に高く、従って、外部回路の特
性インピーダンス（通常５０Ω）と整合しずらくなると
共に、広帯域化が困難であることに原因があるように考
えられる。
即ち、デュアルゲートＦＥＴは、その構造から、第５図
に示すように、第１ゲートＧ１を入力端としソースＳを
接地した第１のＦＥＴと第２ゲー） Ｇ ２を接地した
第２のＦＥＴとを縦続接続した回路構成となっているの
で、入力インピーダンスはソース接地の入力インピーダ
ンスに、出力インピーダンスはゲート接地ＦＥＴの出力
インピーダンスの値にほぼ等しくなる。従って、その周
波数特性は、第６図に示すように、入力インピーダンス
（Ｓ１１で表記）に比べて出力インピーダンス（Ｓ２□
と表記）が非常に高く、外部回路の特性インピーダンス
とのインピーダンス変換比が大きくなるため、整合が非
常にむずかしくそのため使用範囲が限られていた。
に示すように、第１ゲートＧ１を入力端としソースＳを
接地した第１のＦＥＴと第２ゲー） Ｇ ２を接地した
第２のＦＥＴとを縦続接続した回路構成となっているの
で、入力インピーダンスはソース接地の入力インピーダ
ンスに、出力インピーダンスはゲート接地ＦＥＴの出力
インピーダンスの値にほぼ等しくなる。従って、その周
波数特性は、第６図に示すように、入力インピーダンス
（Ｓ１１で表記）に比べて出力インピーダンス（Ｓ２□
と表記）が非常に高く、外部回路の特性インピーダンス
とのインピーダンス変換比が大きくなるため、整合が非
常にむずかしくそのため使用範囲が限られていた。
上述したように、従来のデュアルゲートＦＥＴは単なる
２つのシングルゲートＦＥＴの縦続接続となっているの
で、特に出力インピーダンスが高くなり出力側の整合が
困難となると可変利得増幅器等への応用が限られるとい
う欠点がある。
２つのシングルゲートＦＥＴの縦続接続となっているの
で、特に出力インピーダンスが高くなり出力側の整合が
困難となると可変利得増幅器等への応用が限られるとい
う欠点がある。
本発明のショットキーゲート型ＦＥＴは、半導体基板上
に形成した抵抗とキャパシタとを少くとも含むインピー
ダンス変換回路をソースとドレイン間に接続して成る。
に形成した抵抗とキャパシタとを少くとも含むインピー
ダンス変換回路をソースとドレイン間に接続して成る。
′〔実施例〕
次に、本発明の実施例について図面を参照して説明する
。
。
第１図（ａ）及び（ｂ）はそれぞれ本発明の第１の実施
例の平面図である。
例の平面図である。
この実施例は、半絶縁性基板上に形成したソース電極２
．第１及び第２ゲート電極３及び４並びにドレイン電極
５を備えたＧａＡｓのデュアルゲートＦＥＴに、ソース
及びドレイン電極２及び５の間に、半絶縁性基板上に形
成した例えばＴｉ又はｐｔのように抵抗率の高い金属層
からなる抵抗Ｍ６とシリコン酸化膜等の誘電体膜９を介
して金等の導電率の高い金属層からなる容量電極８及び
７を積層したキャパシタとを直列に接続している。
．第１及び第２ゲート電極３及び４並びにドレイン電極
５を備えたＧａＡｓのデュアルゲートＦＥＴに、ソース
及びドレイン電極２及び５の間に、半絶縁性基板上に形
成した例えばＴｉ又はｐｔのように抵抗率の高い金属層
からなる抵抗Ｍ６とシリコン酸化膜等の誘電体膜９を介
して金等の導電率の高い金属層からなる容量電極８及び
７を積層したキャパシタとを直列に接続している。
従って、この等価回路は、第２図に示すように、ソース
及びドレインＳ及びＤの間に抵抗Ｒと容量Ｃとが直列に
接続された構成となる。第３図は、ゲート幅２００μｍ
、ゲート長０．５μｍのデュアルゲートＦＥＴに対して
、抵抗Ｒと出力側反射係数１ｓｚｚｌと通過利得１８２
１１２の関係を示したものであり、抵抗Ｒの値が下がる
につれて全反射（１８２１１＝１）から５００Ωの時に
０．８５となると共に通過利得１３２１１２は１ｄＢ程
度減少する。従って、抵抗Ｒの値が５００Ω程度で十分
安定化できしかも利得の減少も防げる。
及びドレインＳ及びＤの間に抵抗Ｒと容量Ｃとが直列に
接続された構成となる。第３図は、ゲート幅２００μｍ
、ゲート長０．５μｍのデュアルゲートＦＥＴに対して
、抵抗Ｒと出力側反射係数１ｓｚｚｌと通過利得１８２
１１２の関係を示したものであり、抵抗Ｒの値が下がる
につれて全反射（１８２１１＝１）から５００Ωの時に
０．８５となると共に通過利得１３２１１２は１ｄＢ程
度減少する。従って、抵抗Ｒの値が５００Ω程度で十分
安定化できしかも利得の減少も防げる。
なお、挿入する抵抗Ｒの値は、概略、単一ゲートＦＥＴ
の出力抵抗値程度が目安となる。
の出力抵抗値程度が目安となる。
第４図は本発明の第２の実施例の平面図である。
この実施例では、半絶縁性基板１上に形成したソース、
第１及び第２ゲート並びにドレイン電極２’ 、３’及
び４′並びに５′を備えたデュアルゲートＦＥＴのソー
ス及びドレイン電極２′及び５′の間に抵抗層６′と並
列に配置した導体層７′及び８′からなるインタディジ
タルフィルタで構成したキャパシタとを直列に接続して
いる。ここで、導体層７′及び８′の長さｌは信号の波
長λの１／４程度にするとよい。
第１及び第２ゲート並びにドレイン電極２’ 、３’及
び４′並びに５′を備えたデュアルゲートＦＥＴのソー
ス及びドレイン電極２′及び５′の間に抵抗層６′と並
列に配置した導体層７′及び８′からなるインタディジ
タルフィルタで構成したキャパシタとを直列に接続して
いる。ここで、導体層７′及び８′の長さｌは信号の波
長λの１／４程度にするとよい。
以上説明したように本発明では、デュアルゲートＦＥＴ
の出力端に抵抗を挿入することにより、出力インピーダ
ンスを下げて動作の安定化がはかれしかも増幅器の広帯
域化が可能になるので、応用範囲の広い電界効果トラン
ジスタが実現出来るという効果がある。
の出力端に抵抗を挿入することにより、出力インピーダ
ンスを下げて動作の安定化がはかれしかも増幅器の広帯
域化が可能になるので、応用範囲の広い電界効果トラン
ジスタが実現出来るという効果がある。
第１図（ａ＞及び（ｂ）は本発明の第１の実施例の平面
図及びＡ−Ａ’線断面図、第２図は本発明の第１の実施
例の等価回路図、第３図は本発明の第１の実施例の１８
２１１２及び１ｓ２２１の靴性図、第４図は本ｉ明の第
２の実施例の平面図、第５図は従来のデュアルゲートＦ
ＥＴの一例の等価回路図、第６図は従来のデュアルゲー
トＦＥＴの一例のＳｌｌ及びＳ２２の特性図である。 １・・・半絶縁性基板、２，２′・・・ソース電極、３
．３′・・・第１ゲート電極、４，４′・・・第２ゲー
ト電極、５，５′・・・ドレイン電極、６，６′・・・
抵抗層、７．８・・・容量電極、７’、８’・・・導体
層、９・・・誘電体膜１．Ｃ・・・キャパシタ、Ｄ・・
・ドレイン、Ｇｌ・・・第１ゲート、Ｇ２・・・第２ゲ
ート、Ｒ・・・抵抗、Ｓ・・・ソース。
図及びＡ−Ａ’線断面図、第２図は本発明の第１の実施
例の等価回路図、第３図は本発明の第１の実施例の１８
２１１２及び１ｓ２２１の靴性図、第４図は本ｉ明の第
２の実施例の平面図、第５図は従来のデュアルゲートＦ
ＥＴの一例の等価回路図、第６図は従来のデュアルゲー
トＦＥＴの一例のＳｌｌ及びＳ２２の特性図である。 １・・・半絶縁性基板、２，２′・・・ソース電極、３
．３′・・・第１ゲート電極、４，４′・・・第２ゲー
ト電極、５，５′・・・ドレイン電極、６，６′・・・
抵抗層、７．８・・・容量電極、７’、８’・・・導体
層、９・・・誘電体膜１．Ｃ・・・キャパシタ、Ｄ・・
・ドレイン、Ｇｌ・・・第１ゲート、Ｇ２・・・第２ゲ
ート、Ｒ・・・抵抗、Ｓ・・・ソース。
Claims (1)
- 半導体基板上に形成した抵抗とキャパシタとを少くと
も含むインピーダンス変換回路をソースとドレイン間に
接続したことを特徴とするショットキーゲート型電界効
果トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27637787A JPH01117368A (ja) | 1987-10-30 | 1987-10-30 | ショットキーゲート型電界効果トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27637787A JPH01117368A (ja) | 1987-10-30 | 1987-10-30 | ショットキーゲート型電界効果トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01117368A true JPH01117368A (ja) | 1989-05-10 |
Family
ID=17568577
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27637787A Pending JPH01117368A (ja) | 1987-10-30 | 1987-10-30 | ショットキーゲート型電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01117368A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106356362A (zh) * | 2015-07-14 | 2017-01-25 | 三菱电机株式会社 | 晶体管 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5631710B2 (ja) * | 1974-02-25 | 1981-07-23 | ||
| JPS5775013A (en) * | 1980-10-27 | 1982-05-11 | Matsushita Electric Ind Co Ltd | Amplifying device |
| JPS63146506A (ja) * | 1986-12-09 | 1988-06-18 | Nec Corp | 電界効果トランジスタ |
-
1987
- 1987-10-30 JP JP27637787A patent/JPH01117368A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5631710B2 (ja) * | 1974-02-25 | 1981-07-23 | ||
| JPS5775013A (en) * | 1980-10-27 | 1982-05-11 | Matsushita Electric Ind Co Ltd | Amplifying device |
| JPS63146506A (ja) * | 1986-12-09 | 1988-06-18 | Nec Corp | 電界効果トランジスタ |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106356362A (zh) * | 2015-07-14 | 2017-01-25 | 三菱电机株式会社 | 晶体管 |
| US9691762B2 (en) | 2015-07-14 | 2017-06-27 | Mitsubishi Electric Corporation | Transistor for amplifying a high frequency signal |
| CN106356362B (zh) * | 2015-07-14 | 2019-08-06 | 三菱电机株式会社 | 晶体管 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4543535A (en) | Distributed power amplifier | |
| JP3144477B2 (ja) | スイッチ回路及び半導体装置 | |
| US4734751A (en) | Signal scaling MESFET of a segmented dual gate design | |
| US4875023A (en) | Variable attenuator having voltage variable FET resistor with chosen resistance-voltage relationship | |
| EP0117008A2 (en) | Analogue wave filter device | |
| US5412347A (en) | Compact cascadable microwave amplifier circuits | |
| JP3087844B2 (ja) | 半導体移相器 | |
| JPH01117368A (ja) | ショットキーゲート型電界効果トランジスタ | |
| JP2555726B2 (ja) | 帰還形電界効果トランジスタ増幅器 | |
| JP2671423B2 (ja) | 超伝導分布型増幅器 | |
| JPH0246001A (ja) | インピーダンス整合回路 | |
| KR100799590B1 (ko) | 리액티브 피드백을 이용한 광대역 능동 벌룬 및 밸런스드믹서 | |
| JP2841724B2 (ja) | 半導体装置 | |
| JPH03218102A (ja) | インターデジタルフィルタ | |
| JP2737874B2 (ja) | 半導体線路変換装置 | |
| JP3207451B2 (ja) | マイクロ波半導体装置 | |
| JPH07321130A (ja) | 半導体装置 | |
| JP2537518B2 (ja) | 移相器 | |
| JP2771861B2 (ja) | 移相器 | |
| JPH053418A (ja) | 移相器 | |
| JPH0366205A (ja) | 高周波トランジスタの整合回路 | |
| JPH0457124B2 (ja) | ||
| JPS5980974A (ja) | 高周波スイツチ | |
| JP3076350B2 (ja) | 遅延線路及びマイクロ波移相器 | |
| JPH0514081A (ja) | 電界効果トランジスタ増幅器 |