JPH01113884A - データ処理装置 - Google Patents

データ処理装置

Info

Publication number
JPH01113884A
JPH01113884A JP27029287A JP27029287A JPH01113884A JP H01113884 A JPH01113884 A JP H01113884A JP 27029287 A JP27029287 A JP 27029287A JP 27029287 A JP27029287 A JP 27029287A JP H01113884 A JPH01113884 A JP H01113884A
Authority
JP
Japan
Prior art keywords
sampling
input
processing
arithmetic processing
processing unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP27029287A
Other languages
English (en)
Inventor
Tatsuo Kuraoka
倉岡 立郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP27029287A priority Critical patent/JPH01113884A/ja
Publication of JPH01113884A publication Critical patent/JPH01113884A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Feedback Control In General (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、割込機能を持たない入出力装置制御回路か
ら返送される処理結果をサンプリング処理によって読み
込むデータ処理装置に関するものである。
〔従来の技術〕
第5図は例えば「三菱IAコントローラMELIACM
ELSEC−Aネットインターフェイス説明書」に示さ
れた従来のデータ処理装置を示すブロック図であり、図
において、1は各種演算処理を行う演算処理ユニット、
2はこの演算処理ユニッ1トlにバス接続され、その演
算処理に必要なプログラム及びデータが格納されるメモ
リ、3はマン・マシンの入出力に必要な端末装置を構成
する表示装置、4は同じく端末装置を構成する入力装置
、5は前記演算処理ユニットlにバス接続され、前記表
示装置3及び入力装置4の制御を行う端末インターフェ
イス回路、6は同じく前記演算処理ユニットlにバス接
続された割込機能を有していない入出力装置制御回路で
ある。
次に動作について説明する。演算処理ユニットIはメモ
リ2に格納されているプログラムに従って各種演算処理
を実行してゆく。演算処理ユニット1が入出力装置制御
回路6に対して要求を発行すると、入出力装置制御回路
6は入出力装置の制御を行い、処理完了後その結果を演
算処理ユニット1に返送する。一方、演算処理ユニット
Iは入出力装置制御回路6へ要求を送出後、入出力装置
制御回路6の処理の終了を待つ。第6図はその待ち合わ
せ時の処理の流れを示すフローチャートである。演算処
理ユニットlは入出力装置制御回路6へ要求を発行後、
まずサンプリング処理を行い(ステップ5TI)、入出
力装置制御回路6による処理の完了をチエツクする(ス
テップ5T2)。その結果、処理が完了していればその
処理結果を読み込んで当該処理を終了する。また、処理
が未完了の場合には、定められた固定時間Wだけスリー
プ(slsep)状態となり(ステップ5T3)、演算
処理ユニットlはその開催のプログラムの処理を実行す
る。スリーブ状態の固定′時間Wが経過すると処理はス
テップSTIへ戻され、再度サンプリング処理が実行さ
れる。このサンプリング処理は入出力装置制御回路6の
処理が完了するまで繰り返し実行される。
〔発明が解決しようとする問題点〕
従来のデータ処理装置は以上のように構成されているの
で、入出力装置制御回路6からの完了応答が期待できな
い時間帯であっても、固定時間Wで規定される必要とさ
れる最も高速な固定周期でサンプリング処理が行われ、
演算処理ユニットlの負荷は常に高いものとなり、割込
機能を持たない入出力装置制御回路6を用いたデータ処
理装置では、充分なリアルタイム性能がだせないという
問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、入出力装置制御回路の機能と性能に合わせて
、最も必要とされる時間帯においてのみ高速のサンプリ
ング処理が実行されるデータ処理装置を得ることを目的
とする。
〔問題点を解決するための手段〕
この発明に係るデータ処理装置は、入出力装置制御回路
の機能と性能に合わせて、それぞれの時間帯に適したサ
ンプリング処理の実行周期を規定したサンプリング情報
が書き込まれたサンプリング・テーブルを設けたもので
ある。
〔作用〕
この発明におけるデータ処理装置は、演算処理ユニット
にサンプリング・テーブルに書き込まれたサンプリング
情報にて規定されるスケジュールに沿ってサンプリング
処理を実行させることにより、入出力装置制御回路の機
能と性能に合わせて最も必要とされる時間帯においての
み高速のサンプリング処理を実行させ、サンプリング処
理に要する演算処理ユニットの負荷の最適配分を可能に
する。
〔実施例〕
以下、この発明の一実施例を図について説明する。第1
図において、1は演算処理ユニット、2はメモリ、3は
表示装置、4は入力装置、5は端末インターフェイス回
路、6′は割込機能を持たない入出力装置制御回路であ
り、第5図に同一符号を付した従来のそれらと同一、あ
るいは相当部分であるため詳細な説明は省略する。また
、7は前記演算処理ユニット■こバス接続され、前記入
出力装置制御回路6の機能と性能に合わせて、それぞれ
の時間帯に適したサンプリング処理の実行周期を規定し
たサンプリング情報が、前記表示装置3及び入力装置4
を用いて設定されるサンプリング・テーブルである。
次に動作について説明する。まず、サンプリング・テー
ブル7へのサンプリング情報の設定について説朔する。
入力装置4の入力によってモードをサンプリング情報設
定モードとし、表示装置3の画面をサンプリング情報設
定用の画面とする。
次いで、入力装置4からの時間と周期の入力指示によっ
て表示装置3の画面を操作し、例えば、第2図に示すよ
うなグラフを作成する。この第2図の例は、サンプリン
グ周期が、θ〜60ミリ秒の間(a)では1150秒に
、60〜100ミリ秒の間(b)ではl/100秒に、
100〜120ミリ秒の間では1150秒にそれぞれ設
定することを示している。演算処理ユニットlはこのよ
うにして作成されたグラフに対して第3図に示すサンプ
リング情報を生成して、サンプリング・テーブル7へ格
納する。第3図において、@TOTAL”は第2図に(
a)〜(c)で示すグラフの各変化部分の総数で、図示
の例の場合“3”が格納される。また、“C0UNTn
“は前記各変化部分(a)〜(c)の時間長を1回のサ
ンプリング間隔で割った値で、この例では(、)におい
ては時間長60ミリ秒をサンプリング間隔1750秒で
割った“3°が格納され、同様にして(b)には“4”
が、(c)には“1″がそれぞれ格納される。さらに、
“TIMEn”は前記1回のサンプリング間隔の値(単
位はミリ秒)であり、この例では(a)と(C)におい
ては“20”が、(b)においては“IO”がそれぞれ
格納される。
このようにしてサンプリング・テーブル7へのサンプリ
ング情報の設定が完了した後、演算処理ユニットlは入
出力装置制御回路6に対して要求を発行し、人出力装置
制御回′路6の入出力装置の制御の完了を待ち、処理が
完了した後その結果を読み込む。第4図はその処理の流
れを示すフローチャートである。演算処理ユニットlは
入出力装置制御回路6へ要求を発行後、まず、ITに“
1”をセットしくステップ5TII)、次いで、サンプ
リング・テーブル7のTI番目の“C0UNT”の値を
ICに、’TIME”の値をWにそれぞれセットする(
ステップ5T12)。この場合、ITには“I”がセッ
トされているので、1番目、即ち、変化部分(a)の“
C0UNTI”の値“3”がICにセットされ、“T 
I ME l”の値′20”がWにセットされる。次い
で、前記ICの値から“1”を減算しくステップ5T1
3)、サンプリング処理を行って(ステップST 14
)、入出力装置制御回路6の処理完了のチエツクを行う
(ステップ5T15)。その結果、処理が完了していれ
ば処理結果を読み込んで当該処理を終了する。また、処
理が未完了の場合には、前記Wにセットされた20ミリ
秒の間だけスリーブ状態に入り(ステップ5T16)、
演算処理ユニット1はその間、他のプログラムの処理を
実行する。スリーブ状態の20ミリ秒が経過するとIC
が“O”に等しいか否かの判定が行われ(ステップ5T
17)、ICが“0”に等しくなければ処理はステップ
5T13へ戻されて、サンプリング処理が再度実行され
る。このサンプリング処理は入出力装置制御回路6の処
理が完了しなければICが“0”になるまで3度繰り返
される。
ICが“0″となってサンプリング処理が3度繰り返さ
れると、ITの値がサンプリング・テーブル7の“TO
TAL”の値“3”に等しいか否かの判定を行い(ステ
ップST 18)、等しくなければITの値に“l”を
加算して(ステップ5TI9)処理をステップ5T12
へ戻゛す。この場合、ITの値は“1″であったのでス
テップ5T19にて“2”に更新され、ステップ゛5T
12においてサンプリング・テーブル7の2番目、即ち
、変化部分(b)の“C0UNT2″の値“4″がIC
に、“TIME2”の値“10”がWにそれぞれセット
されて、ステップ5T13以下の処理が繰り返される。
以上のような処理は入出力装置制御回路6の処理が完了
しなければ、ITが“TOTAL”の値、即ち“3”に
なるまで繰り返されて終了する。
なお、上記実施例ではサンプリング周期の変更を時間の
経過に従って行うものを示したが、サンプリング・テー
ブルに信号レベル社関する情報等も追加して、ある入出
力装置制御回路の信号レベルが一定のレベルに達した時
にサンプリング周期を変更可能とするようにしてもよい
また、上記実施例ではサンプリング・テーブルへのサン
プリング情報の格納を、表示装置、人力装置等による端
末装置より任意に行う場合について説明1したが、他の
入力手段を用いてもよく、さらに、サンプリング情報の
変更が不要であれば、サンプリング・テーブルを固定と
し、これらの入力手段を割愛してもよいものであり、い
ずれの場合にも上記実施例と同様の効果を奏する。
〔発明の効果〕
以上のように、この発明によれば、各時間帯におけるサ
ンプリング処理の実行周期を規定するサンプリング情報
を書き込んだサンプリング・テーブルを設け、演算処理
ユニットがそのサンプリング情報によって規定されるス
ケジュールに沿ってサンプリング処理を実行するように
構成したので、割込機能を持たない入出力装置制御回路
からのデータ抽出等において、入出力装置制御回路の機
能と性能に合わせて自由にサンプリング周期を設定する
ことが可能となるため、サンプリング処理に要する演算
処理ユニットの負荷を最適に配分することができ、デー
タ処理装置全体の処理能力を向上させることができる効
果がある。
【図面の簡単な説明】
第1図はこの発明の一実施例によるデータ処理装置を示
すブロック図、第2図はサンプリング情報格納時に表示
装置に表示されるグラフの一例を示す説明図、第3図は
サンプリング・テーブルの一例を示す説明図、第4図は
この発明の一実施例によるデータ処理装置の動作の流れ
を示すフローチャート、第5図は従来のデータ処理装置
を示すブロック図、第6図はその動作の流れを示すフロ
ーチャートである。 lは演算処理ユニット、2はメモリ、3は端末装置(表
示装置)、4は端末装置(入力装置)、6は入出力装置
制御回路、7はサンプリング・テーブル。 なお、図中、同一符号は同一、又は相当部分を示す。 (外2名) 第 1 図 第2図 第3図 第4図

Claims (2)

    【特許請求の範囲】
  1. (1)各種演算処理を行う演算処理ユニットと、前記演
    算処理ユニットの演算処理に必要なプログラム及びデー
    タを記憶するメモリと、割込機能を有していない入出力
    装置制御回路とを備え、前記演算処理ユニットは前記入
    出力装置制御回路に要求を発行して入出力装置を制御さ
    せ、その結果をサンプリング処理によって読み込むデー
    タ処理装置において、各時間帯における前記サンプリン
    グ処理の実行周期を規定するサンプリング情報が書き込
    まれたサンプリング・テーブルを設け、前記サンプリン
    グ情報にて規定されるスケジュールに沿って前記サンプ
    リング処理を実行することを特徴とするデータ処理装置
  2. (2)前記サンプリング情報が、マン・マシンの入出力
    のための端末装置を用いて、前記サンプリング・テーブ
    ルに任意に書き込まれたものであることを特徴とする特
    許請求の範囲第1項記載のデータ処理装置。
JP27029287A 1987-10-28 1987-10-28 データ処理装置 Pending JPH01113884A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27029287A JPH01113884A (ja) 1987-10-28 1987-10-28 データ処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27029287A JPH01113884A (ja) 1987-10-28 1987-10-28 データ処理装置

Publications (1)

Publication Number Publication Date
JPH01113884A true JPH01113884A (ja) 1989-05-02

Family

ID=17484229

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27029287A Pending JPH01113884A (ja) 1987-10-28 1987-10-28 データ処理装置

Country Status (1)

Country Link
JP (1) JPH01113884A (ja)

Similar Documents

Publication Publication Date Title
JPS6154508A (ja) 数値制御装置
JPH01113884A (ja) データ処理装置
JPH02311903A (ja) プログラマブルコントローラ
JPH0573296A (ja) マイクロコンピユータ
JPH05313870A (ja) プログラム構造図作成方式
JPS61241843A (ja) 情報処理装置
JPS62117003A (ja) マルチcpu構成プログラマブルコントロ−ラ
JPS61166631A (ja) マイクロプログラム制御処理方法
JPS62152045A (ja) プログラマブルコントロ−ラ
JPS6385828A (ja) 高級言語処理方法
JPS6327942A (ja) メツセ−ジ入力装置
JPH01263759A (ja) 実行プライオリティ制御方式
JPS6373419A (ja) 仮想画面の出力方式
JPS63276162A (ja) マルチプロセッサシステムのプロセッサ起動方式
JPH03167637A (ja) 情報処理装置の試験診断方式
JPS6266332A (ja) シングルチツプマイクロコンピユ−タ
JPS63153635A (ja) デ−タ転送速度指定方式
JPH0298743A (ja) 半導体集積回路
JPH04256057A (ja) Io命令応答方式
JPH04238564A (ja) コマンドプロシージャのファイル入出力方式
JPS60246439A (ja) 情報処理装置
JPS62288919A (ja) 機能選択装置
JPH0484355A (ja) 端末依存型コマンド実行方式
JPS60205766A (ja) 端末機器制御方式
JPH0444969B2 (ja)