JPH01103317A - スイッチ多重選択検出回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔目次〕 概要 産業上の利用分野 従来の技術（第３図） 発明が解決しようとする問題点 問題点を解決するための手段（第１図）作用 実施例（第２図） 発明の効果 〔概要〕 スイッチ多！ｉｉｉ択検出回路に関し、多数のスイッチ
を対象とする場合でも小さいハード量で構成可能とする
ことを目的とし、複数のスイッチのうち少なくとも２個
が同時に操作されたことを検出するスイッチ多重選択検
出回路において、マトリックス構成されるスイッチ群と
、クロックにより前記スイッチ群を列毎に駆動するスイ
ッチドライバ回路と、このスイッチドライバ回路による
一定周期で、前記スイッチ列の操作されたスイッチを記
憶する記憶手段と、該記憶手段の出力からスイッチの多
重選択の有無を判断する多重選択検出部と、多重選択が
無いときに信号を出力するストローブ信号発生部を設け
てスイッチ多重選択検出するように構成した。

〔産業上の利用分野〕

この発明は、スイッチ回路に関し、例えば多数のスイッ
チが設けられたパネル盤において、オペレータが不用意
に２以上のスイッチに触れてこれらをオンとしたときに
、これを検知し、出力部への出力を停止させることがで
きるスイッチ多重選択検出回路に係る。

建物に電力を供給する受変電設備や、照明設備、空調設
備等を制御状態監視するビル管理システムにおいては、
多数のスイッチが設けられており、オペレータは、これ
らのスイッチ群のうちの特定のスイッチを操作すること
により制御することになる。管理システムの規模が大き
くなり、パネル面に多数のスイッチが設けられると、ス
イッチ間隔が狭くなり、オペレータは無意識に目的のス
イッチとその隣りのスイッチをも押してしまうことがあ
り、場合によっては、これが原因で設備が誤動作を起す
ことがある等重大な結果をまねくことになる。

そのため、不用意に２以上のスイッチが押されたことを
検出するためのスイッチ多重選択検出回路が不可欠であ
る。

〔従来の技術〕

第３図は、このような２以上のスイッチが同時に押され
たことを検出できるスイッチ多重選択検出回路の従来例
である。

第３図において、Ｓｌ、Ｓ２−・−３ｎはパネル面に設
けられたスイッチであり、それぞれ、ＡＮＤ回路３１．
３２〜３５の入力端子に接続されている。ＡＮＤ回路３
１〜３５には、スイッチｓ１、Ｓ　２−−−−８　ｎと
同数の入力端子Ａ、Ｂ、Ｃ−が設けられており、スイッ
チＳ１が端子Ａに、スイッチＳ２が入力端子Ｂに・−と
いうように、順次具なる端子に接続され、さらに、その
入力にはインバータが接続されている。

ＡＮＤ回路３１〜３５の出力Ｙ１〜Ｙ５は、ＯＲ回路３
６に接続され、フリップ・フロップ３７のクロックＣＫ
に接続されている。フリップ・フロップ３７は、スイッ
チ８１〜Ｓｎと同数の入力端子Ｄ１〜Ｄｎを有し、同数
の出力端子Ｑ１〜Ｑｎを有している。入力端子Ｄ１〜Ｄ
ｎにはインバータ３８抵抗３９を介して正の電源子Ｂに
接続されている。そして、抵抗３９とインバータ３８と
の接続点を、図示のとおりＡＮＤ回路３１〜３５の入力
端子に接続する。

今、スイッチＳ１のみが押されて、アースされたものと
する。ＡＮＤ回路３１の端子Ａにはインバータが接続さ
れているので、その入力はｒＨＪであり、その他の端子
ＢＳＣ，Ｄ、Ｅは、電源子Ｂの電位により全てｒＨＪで
あるから、このＡＮＤ回路３１の出力Ｙ１は、Ｈとなる
。しかし他のＡＮＤ回路３２．３３−３５は、コノスイ
ッチＳ１が接続された端子がｒＬＪであるため、その出
力Ｙ２、Ｙ３、−・−Ｙ５はｒＬＪとなり、ＯＲ回路３
６の出力はｒＨＪとなり、フリップ・フロップ３７のク
ロック端子ＣＫにはｒＨＪの入力がくることになる。こ
のとき、同時に、フリップ・フロップ３７の入力Ｄ１に
は、インバータ３８を介してｒＨＪ入力があり、他の入
力Ｄ２〜Ｄｎには「Ｌ」入力があるので、これに応じた
出力が出力端子Ｑ１〜Ｑｎに得られる。

スイッチＳ１と共にスイッチＳ２が同時に押されると、
ＡＮＤ回路３１の入力端子Ａ、Ｃ，Ｄ。

ＥはｒＨＪとなるがＢはスイッチＳ２がオンのためアー
ス電位となりその出力Ｙ１はｒＬＪとなる。

同様ＡＮＤ回路３２は、入力端子ＡがｒＬＪとなるので
、その出力Ｙ２はｒＬＪである。また、残りのＡＮＤ回
路３３〜３５は、入力端子Ａ、Ｂが共にｒＬＪとなるの
で、出力Ｙ３〜Ｙ５はいずれもｒＬＪとなる。従って、
ＯＲ回路３６の出力ＹＯはｒＬＪとなり、フリップ・フ
ロップ３７は動作せず、スイッチ８１〜Ｓｎはなにも押
されない状態のままとなる。

〔発明が解決しようとする問題点〕

ところが、第３図に示した従来のスイッチ多重選択検出
回路では、スイッチの数が増加すると、それに応じた数
の入力端子数のＡＮＤ回路が、そのスイッチ数だけ必要
となり、高価なものになるという問題点を有している。

さらに、ＯＲ回路も、スイッチの数に等しい入力を要す
ることになり、ＯＲ回路が大きくなり、かつ高価になる
という問題点を有している。

この発明は、このような点に鑑みてなされたものであり
、スイッチ数が増加しても、容易に対応することができ
、かつ比較的安価な回路で構成できるスイッチ多重選択
回路を提供することを目的としている。

〔問題点を解決するための手段〕

第１図は、この発明の原理図である。第１図において、
ｌはスイッチ群であり、マトリックス状の交点で夫々接
点をもつスイッチＳ１、Ｓ２、Ｓ３、Ｓ４−・−が形成
されている。７はスイッチドライバー回路であり、マト
リックスを形成するスイッチの列方向を順次スキャンし
て電圧を供給する。

２はマトリックスに配置されたスイッチの押下スイッチ
情報を記憶するフリップ・フロップ、３はスイッチ入力
検出回路、４はスイッチ多重選択検出部、１３はストロ
ーブ信号（ＯＫ）出力回路である。また、１１はフリッ
プ・フロップ２へのクロックの供給を制御するためのＮ
ＡＮＤゲートであり、１２はインバータである。

スイッチ多重選択検出部４は、例えばＢＣＤ−１０進デ
コーダによって構成される。

〔作用〕

スイッチドライバ回路７によって、列方向にスイッチ群
ｌをスキャンし、このとき操作されているスイッチのデ
ータを記憶部として作用するフリ゛ツブ・フロップ２に
記憶する。そして、これと同時に、ＮＡＮＤゲー）１１
に、ＮＯＲゲート３がらの信号を供給してフリップ・フ
ロップ２へのクロックを停止し、多重選択検出部４にて
、スイッチ・データを分析し、多重にスイッチが押され
ているか否かを検出する。信号線９には、多重にスイッ
チが押されていない時にｒＬＪレベルとなる信号を出力
し、この信号と、ＮＯＲゲート３とのＯＲをとることに
より、スイッチが押され、且つ、多重にスイッチが押さ
れていない時にストローブ信号出力ＯＫとしてｒＨＪレ
ベルの信号を出力する。

これにより、多重におされていない時のデータをＰｏ５
ｔ−ＰＯ３４として得る。

〔実施例〕

第２図はこの発明の実施例である。なお、第２図におい
て、第１図の発明の原理図と同一部分には同一記号が付
与されているので、これらの詳細な説明は省く。

この実施例においては、スイッチ群１として、原理図と
同様４行８列の計３２個のスイッチが示されているが、
これに限られることがないのはいうまでもない。

スイッチドライバ回路７としては、８列のスイッチ群を
駆動するための８進カウンタ７２と、各列に接続された
ドライバ群７１によって構成されており、クロック１４
を受けて動作する。クロック１４は、ＮＡＮＤゲー）１
１、インバータ１２を介して供給されており、また、Ｎ
ＡＮＤゲート１１の他の入力端子には、ＮＯＲゲート３
の出力が供給されており、ＮＯＲゲート３０入力端には
、フリップ・フロップ２の出力が接続されている。

多重選択検出部４は、ＢＣＤ−１０進デコーダ４１とＮ
ＯＲゲート４２から構成されており、ＮＯＲゲート４２
の出力９によって多重選択がなされたか否かを示す信号
を出力する。

ｌＯは入力操作されるスイッチ群ｌでのスイッチ動作に
伴うチャタリングを吸収するフィルタ回路であり、８は
押下げスイッチ検出信号線、９は選択キャンセル信号線
を示す。

また、５はフリップ・フロップ２のリセット回路、６は
制御情報入力回路である。リセット回路５は、ＮＡＮＤ
ゲート５２、ＡＮＤゲート５１　（図では否定入力をも
つＯＲゲートで構成している）、インバータ５３、抵抗
、コンデンサより成る時定数回路によって構成されてい
る。

また制御情報入力回路は２つのＮＯＲゲート６１．６２
　（図では否定入力をもつＡＮＤゲートで構成している
）およびモノステーブル・マルチバイブレーク６３によ
って構成されている。

以下第２図により本発明の詳細な説明する。

スイッチ群ｌにおいて、特定のスイッチ例えばＳｌが押
下げられると、このスイッチ情報は、スイッチドライバ
回路７により一定周期でスキャンされることにより、フ
ィルタ回路ｌＯを介して記憶部として動作するフリップ
・フロップ２に至り、このフリップ・フロップ２のクロ
ック端子ＣＫに入力されるクロック１４の立上りで記憶
される。

即ちＳｌが閉じられた場合には、フリップ・フロップ２
のＱ１端子にｒＨＪレベルが出力されることになる。そ
の結果ＮＯＲゲート３の出力即ち押下げスイッチ検出信
号線８はｒＬＪレベルとなり、ＮＡＮＤゲート１１を介
してフリップ・フロップ２に供給されるクロック１４の
供給線１５を常にｒＨＪレベルに保持して、クロックの
供給をストップする。この結果、フリップ・フロップ２
への新規データ書込みはストップされる。また、この時
同様にカウンタ７２の動作をストップすることになる。

同時にフリップ・フロップ２の出力は、多重選択検出部
４に供給され、ここでスイッチが多重に閉じられている
か否かが検出される。

この多重選択検出部４の動作は、以下のとおりである。

今、スイッチＳ１のみが押下げられているものとすると
、フリップ・フロップ２の出力端子Ｑ１のみから出力が
出され、ＢＣＤ−１０進デコーダ４１の入力端子Ａのみ
に入力があることになる。

これは、１０進の６１”に相当し、従って、この場合、
ＢＣＤ−１０進デコーダ４１のＱ１出力端子に出力が出
ることになる。同様にスイッチＳ３のみが閉のときは、
ＢＣＤ−１０進デコーダ４１の入力端子Ｃのみに入力が
あることになり、これは１０進の４（＝０１００）に相
当するところからＢＣＤ−１０進デコーダ４１のＱ４出
力端子のみに出力があることになる。他方、スイッチが
多重に押下げられると、例えば、スイッチＳ１、Ｓｌが
同時に押下げられると、フリップ・フロップ２のＱｌ、
Ｑ２から出力が出され、ＢＣＤ−１０進デコーダ４１の
Ａ、Ｂ端子に入力があることになる。ところがこれは、
１０進の３に相当することから、Ｑｌ、Ｑ２、Ｑ４、Ｑ
８の出力端子には何も出力がないことになる。即ち、入
力端子Ａ、ＢＳＣ，Ｄのうち１つのみに入力がある場合
のみ、出力端子Ｑ１、Ｑ２、Ｑ４、Ｑ５１のいずれかに
出力があることになる。これらの出力Ｑ１、Ｑ２、Ｑ４
、Ｑ８をＮＯＲゲート４２に入力して、その出力を信号
線９に得る。多重選択がなければ信号線９はｒＬＪレベ
ルとなる。

信号線８と信号線９のＮＯＲをゲート１３によってとり
（第２図では、ゲート１３を、否定入力をもつＡＮＤゲ
ートで構成している）、Ｑｌ、Ｑ２、Ｑ４、Ｑδに信号
出力があったときのみに「Ｈ」レベルとなるＰＯ３１〜
ＰＯ３４のストローブ信号ＯＫを得る。また、この時、
信号線９を制御情報入力回路６のゲート６１．６２に供
給して、制御信号入力可能とする。

このスイッチ・データＰＯ３ｌ−ＰＯ５４とストローブ
信号ＯＫにより、多重選択のないスイッチ・データを得
ることになる。

イニシャル状態（スイッチ・データ受付は状態）への復
帰は、制御出力部からの制御動作完了後に出力されるク
リア信号（＊ＣＬＲ）により、リセット回路５を経由し
てフリップ・フロップ２をクリアすることによりなされ
る。

即ち、フリップ・フロップ２がクリアされることにより
、信号線８がｒＨＪレベルになり、ゲー）１１が開かれ
、クロック１４の供給が開始される。

Ｑ１〜Ｑ４の出力が２以上同時に出力されると、ＢＣＤ
−１０進デコーダにそれに応じたｌＯ進出力が出力され
ることになるが、既に説明したとおりこの発明では、Ｑ
ｌ、Ｑｌ、Ｑ４、Ｑ８のみの出力によって信号線９への
出力を得ており、従ってこの場合、９は常にＨレベルの
ため、リセット回路５によって信号線８のｒＬＪレベル
□とのＡＮＤがとられ、フリップ・フロップ２をクリア
する。

なお、隣接する列のスイッチ間では、夫々異なるタイミ
ングでスイッチが駆動されるため、多重選択されること
はない。

なおモノステーブル・マルチバイブレーク６３は、ゲー
ト６１．６２のどちらかのＡＮＤ条件がとれた方の信号
を一定時間出力するものでＯＮ制御か、ＯＦＦ制御かを
示している。

〔発明の効果〕

以上、述べたとおり、この発明においては、スイッチ群
を列方向に分けてドライブするスイッチドライバ回路と
、列方向に分けて入力されるスイッチ・データの多重選
択状態を検出するスイッチ多重選択検出回路を設けてス
イッチ情報を得ているため、比較的安価な回路構成によ
り、多数のスイッチ群の多重選択状態を検出することが
でき、システム全体の確実な動作を保障できる。

【図面の簡単な説明】

第１図はこの発明の原理を示す図であり、第２図はこの
発明の実施例を示す図であり、第３図は従来例を示す図
である。 １−・−スイッチ群 ２−・フリップ・フロップ ３−スイッチ入力検出回路 ４・−多重選択検出部 ５・−リセット回路 ６−・制御情報入力回路 ７−スイッチドライバ回路

Claims (1)

1. 【特許請求の範囲】 複数のスイッチのうち少なくとも２個が同時に操作され
   たことを検出するスイッチ多重選択検出回路において、 マトリックス構成されるスイッチ群（１）と、クロック
   により前記スイッチ群（１）を列毎に駆動するスイッチ
   ドライバ回路（７）と、 このスイッチドライバ回路（７）による一定周期で、前
   記スイッチ列の操作されたスイッチを記憶する記憶手段
   （２）と、 該記憶手段（２）の出力からスイッチの多重選択の有無
   を判断する多重選択検出部（４）と、多重選択が無いと
   きに信号を出力するストローブ信号発生部（１３）を具
   備したことを特徴とするスイッチ多重選択検出回路。