JPH01100473A - 大規模集積回路のテスト回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は大規模集積回路に関し、特にデジタル回路とア
ナログ回路を含む時のテスト回路に関するものである。

〔従来の技術〕

従来、この種の大規模集積回路はデジタル回路とアナロ
グ回路が直接接続されていた。

〔発明が解決しようとする問題点〕

上述した従来の大規模集積回路は、デジタル回路の論理
を検出するのにアナログ回路のレベルを観測する必要が
あり、かつ、アナログ回路をテストするためにデジタル
回路の全体を動作させる必要があった。

〔問題点を解決するための手段〕

このような問題点を解決するために本発明による大規模
集積回路のテスト回路は、アナログ回路への入力信号を
外部から入力または外部へ出力する双方向端子と、内部
からの信号を双方向端子へ出力する３ステートの出力バ
ッファと、双方向端子からの信号を内部へ入力する入力
バッファと、内部のデジタル回路の出力信号と入カバソ
ファの出力信号とのいずれかを選択してアナログ回路と
出力バッファとへ出力するセレクト回路と、このセレク
ト回路の選択動作と出力バッファのイネイプル・ディセ
イブルとを制御する入力端子とを設けるようにしたもの
である。

〔作用〕

本発明による大規模集積回路のテスト回路は、デジタル
回路の論理を検出しやすくすると共に、アナログ回路を
単独でテストできる。

〔実施例〕

第１図は本発明に係わる大規模集積回路のテスト回路の
一実施例を示すブロック系統図であり、第２図は第１図
の双方向バッファ回路４の詳細ブロック系統図である。

第１図、第２図において、■は大規模集積回路の中のデ
ジタル回路、２は内部のデジタル回路１の出力信号と人
カバソファ８の出力信号とのいずれかを選択してアナロ
グ回路３と３ステートの出力バッファ７とへ出力するセ
レクト回路、５は入力端子である。双方向バッファ回路
４は、セレクト回路２の出力信号を出力し、アナログ回
路３の単独テスト用の入力信号を入力するための回路で
ある。出力バッファ７は内部からの信号を双方向端子６
へ出力し、入力バッファ８は双方向端子６からの信号を
内部へ入力する。入力端子５は、セレクト回路２の選択
動作と出力バッファ７のイネイブル・ディセイブルとを
制御するための端子である。

次に動作について説明する。入力端子５のレベルが「Ｈ
」レベルの時は通常モードであり、セレクト回路２の端
子Ａが選択され、アナログ回路３への入力信号すなわち
デジタル回路１の出力信号が双方向端子６に出力される
。入力端子５のレベルが「Ｌコレベルの時はアナログ回
路３の単独テストモードであり、セレクト回路２の端子
Ｂが選択され、アナログ回路３に双方向端子６から直接
データを入力することができる。

〔発明の効果〕

以上説明したように本発明は、デジタル回路とアナログ
回路の間にセレクト回路を設けたことにより、通常モー
ドでデジタル回路からの出力信号を双方向端子に取り出
すことができると共に、アナログ回路単独テストモード
でアナログ回路へ双方向端子から直接データを人力する
ことができるので、デジタル回路の論理を検出しやすく
すると共に、アナログ回路を単独でテストできる効果が
ある。

【図面の簡単な説明】

第１図は本発明に係わる大規模集積回路のテスト回路の
一実施例を示すブロック系統図、第２図は第１図の回路
を構成する双方向バッファ回路を詳細に示す詳細ブロッ
ク系統図である。 １・・・デジタル回路、２・・・セレクト回路、３・・
・アナログ回路、４・・・双方向バッファ回路、５・・
・人り端子、６・・・双方向端子、７・・・出カバソフ
ァ、８・・・入力バッファ。

Claims (1)

【特許請求の範囲】
1. 　アナログ回路への入力信号を外部から入力または外部
   へ出力する双方向端子と、内部からの信号を前記双方向
   端子へ出力する３ステートの出力バッファと、前記双方
   向端子からの信号を内部へ入力する入力バッファと、内
   部のデジタル回路の出力信号と前記入力バッファの出力
   信号とのいずれかを選択して前記アナログ回路と前記出
   力バッファとへ出力するセレクト回路と、このセレクト
   回路の選択動作と前記出力バッファのイネーブル・ディ
   セイブルとを制御する入力端子とを備えたことを特徴と
   する大規模集積回路のテスト回路。