JP7798568B2 - パッケージ基板の加工方法 - Google Patents
パッケージ基板の加工方法Info
- Publication number
- JP7798568B2 JP7798568B2 JP2021215414A JP2021215414A JP7798568B2 JP 7798568 B2 JP7798568 B2 JP 7798568B2 JP 2021215414 A JP2021215414 A JP 2021215414A JP 2021215414 A JP2021215414 A JP 2021215414A JP 7798568 B2 JP7798568 B2 JP 7798568B2
- Authority
- JP
- Japan
- Prior art keywords
- cutting
- package substrate
- electrodes
- tape
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Dicing (AREA)
- Constituent Portions Of Griding Lathes, Driving, Sensing And Control (AREA)
- Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
Description
表面に交差する複数の切削予定ラインが設定され、該切削予定ライン上に複数の電極が形成されたパッケージ基板の加工方法であって、該パッケージ基板の該表面に保護テープを貼着する保護テープ貼着ステップと、切削ブレードで該切削予定ラインに沿って該保護テープとともに該パッケージ基板を切削する切削ステップと、を備える、パッケージ基板の加工方法とする。
該切削予定ラインには、該切削ブレードによる切り込みがされない非切削領域が設定され、該保護テープは、該非切削領域で切断されにないことにより分離することなく一枚のテープの形態を保ち、該切削ステップの後に一枚のテープの状態で剥離可能である、こととする。
該切削予定ラインは、第1方向に伸長する複数の第1切削予定ラインと、該第1方向に交差する第2方向に伸長する複数の第2切削予定ラインと、を含み、該パッケージ基板は、該第1切削予定ラインと該第2切削予定ラインで区画されたチップを複数含むチップ形成領域と、該チップ形成領域を囲繞する余剰領域と、を備え、該第1切削予定ライン上に該第1切削予定ラインを横断する複数の電極が形成されるとともに該第2切削予定ライン上には電極が形成されず、該切削ステップでは、該第1切削予定ラインの両端側の該余剰領域を該非切削領域とし、該非切削領域を除いて該第1切削予定ラインに沿って切削する、こととする。
該切削ステップでは、パッケージ基板の表面側から該切削ブレードを各デバイスチップの側方において該電極が配置される電極領域に対して下降させ、該電極領域がチョッパーカットで切削され、該電極領域を除く他の領域により該非切削領域が構成される、こととする。
該切削予定ラインは、第1方向に伸長する複数の第1切削予定ラインと、該第1方向に交差する第2方向に伸長する複数の第2切削予定ラインと、を含み、該第1切削予定ライン上に該第1切削予定ラインを横断する複数の電極が形成されるとともに、該第2切削予定ライン上に該第2切削予定ラインを横断する複数の電極が形成される、
または、
該第1切削予定ライン上に該第1切削予定ラインを横断する複数の電極が形成されるとともに、該第2切削予定ライン上には電極が形成されない、こととする。
該切削ステップでは、第1の刃厚を有した該切削ブレードで切削溝の下に切り残し部を形成するようにハーフカットし、該切削溝の側壁に該電極を露出させることとし、
該切削ステップを実施した後、該保護テープを該パッケージ基板から剥離するテープ剥離ステップと、
該テープ剥離ステップを実施した後、該電極をメッキするメッキステップと、
該メッキステップを実施した後、該切削ブレードよりも薄い第2の刃厚を有する第2の切削ブレードで該切削予定ラインに沿って該切り残し部をフルカットするフルカットステップと、
を備える、パッケージ基板の加工方法とする。
図1(A)(B)に示すパッケージ基板10は、QFN(Quad Flat Non-leaded Package)パッケージ基板である。説明の便宜上、図1(A)に示される面をパッケージ基板10の表面10aとし、図1(B)に示される面をパッケージ基板10の裏面10bとする。なお、パッケージ基板10の形態としては、QFNの形態に限るものではなく、切削予定ライン24に沿って複数の電極が形成されるパッケージ基板について、本発明は広く適用可能である。
図4(A)(B)に示すように、パッケージ基板10の表面10aに、保護テープ5を貼着するステップである。保護テープ5は、例えば、基材層上に糊層が形成され、紫外線照射により粘着力が低下するUVテープで構成することができ、糊層側がパッケージ基板10の表面10aに貼着されて、パッケージ基板10と一体化される。
図5(A)に示すように、パッケージ基板10を切削装置50の保持テープル54で保持するステップである。図5(A)の例では、切削予定ライン24(第1切削予定ライン241)に沿って逃げ溝が形成された治具56を介し、パッケージ基板10が保持テープル54にて吸引保持される。なお、パッケージ基板10の樹脂層13を図示せぬ粘着テープを介して保持テープル54に貼着することで、パッケージ基板10を保持テープル54で保持することとしてもよい。
図5(A)(B)に示すように、切削ブレード51で切削予定ライン24(第1切削予定ライン241)に沿って保護テープ5とともにパッケージ基板10を切削するステップである。切削ブレード51は、切削装置50に設けられる図示せぬ切削ユニットのスピンドルの先端に固定され、上下方向(Z軸方向)の所定の切り込み高さに設定されるとともに、高速回転駆動されるものである。
図6(A)に示すように、切削ステップを実施した後、保護テープ5をパッケージ基板10から剥離するステップである。これにより、パッケージ基板10の表面10a側が露出し、電極25も露出する。
図6(B)に示すように、テープ剥離ステップを実施した後、電極25をメッキするステップである。例えば、電解メッキにより、電極25の表面を錫の薄膜28で被覆する。これにより、Wettable Flank構造が実現され、実装の際のはんだの濡れ性(接合性)が向上する。
図7に示すように、メッキステップを実施した後、切削ブレード51よりも薄い第2の刃厚W2を有する第2の切削ブレード52で切削予定ライン24に沿って切り残し部15(図5(B))をフルカットするステップである。
図8(A)~(C)に示すように、切削ステップにおいて、切削予定ライン24には、切削ブレード51による切り込みがされない非切削領域Naが設定され、保護テープ5は、非切削領域Naで切断されにないことにより分離することなく一枚のテープの形態を保つこととするものである。
この方法では、図9(A)~(C)に示すように、切削ステップでは、パッケージ基板10Aの表面側から切削ブレード52をデバイスチップ23の側方において電極25が配置される電極領域Ncに対して下降させ、電極領域Ncがチョッパーカットで切削され、電極領域を除く他の領域により非切削領域Naが構成される、ことするものである。
10 パッケージ基板
10A パッケージ基板
10a 表面
10b 裏面
12 金属プレート
13 樹脂層
15 切り残し部
21 チップ形成領域
22 余剰領域
22 外周余剰領域
23 デバイスチップ
24 切削予定ライン
25 電極
28 薄膜
501 切削装置
51 切削ブレード
52 切削ブレード
54 保持テープル
56 治具
D1 第1方向
D2 第2方向
K1 境界部分
K2 境界部分
M1 切削溝
Ms 側壁
Na 非切削領域
Nb 切削領域
Nc 電極領域
S スリット
W1 刃厚
W2 刃厚
241 第1切削予定ライン
242 第2切削予定ライン
Claims (5)
- 表面に交差する複数の切削予定ラインが設定され、該切削予定ライン上に複数の電極が形成されたパッケージ基板の加工方法であって、
該パッケージ基板の該表面に保護テープを貼着する保護テープ貼着ステップと、
切削ブレードで該切削予定ラインに沿って該保護テープとともに該パッケージ基板を切削する切削ステップと、を備え、
該切削予定ラインには、該切削ブレードによる切り込みがされない非切削領域が設定され、
該保護テープは、該非切削領域で切断されにないことにより分離することなく一枚のテープの形態を保ち、
該切削ステップの後に一枚のテープの状態で剥離可能である、
パッケージ基板の加工方法。 - 該切削予定ラインは、第1方向に伸長する複数の第1切削予定ラインと、該第1方向に交差する第2方向に伸長する複数の第2切削予定ラインと、を含み、
該パッケージ基板は、該第1切削予定ラインと該第2切削予定ラインで区画されたチップを複数含むチップ形成領域と、該チップ形成領域を囲繞する余剰領域と、を備え、
該第1切削予定ライン上に該第1切削予定ラインを横断する複数の電極が形成されるとともに該第2切削予定ライン上には電極が形成されず、
該切削ステップでは、
該第1切削予定ラインの両端側の該余剰領域を該非切削領域とし、該非切削領域を除いて該第1切削予定ラインに沿って切削する、
ことを特徴とする請求項1に記載のパッケージ基板の加工方法。 - 該切削ステップでは、パッケージ基板の表面側から該切削ブレードを各デバイスチップの側方において該電極が配置される電極領域に対して下降させ、
該電極領域がチョッパーカットで切削され、
該電極領域を除く他の領域により該非切削領域が構成される、
ことを特徴とする請求項1に記載のパッケージ基板の加工方法。 - 該切削予定ラインは、第1方向に伸長する複数の第1切削予定ラインと、該第1方向に交差する第2方向に伸長する複数の第2切削予定ラインと、を含み、
該第1切削予定ライン上に該第1切削予定ラインを横断する複数の電極が形成されるとともに、該第2切削予定ライン上に該第2切削予定ラインを横断する複数の電極が形成される、
または、
該第1切削予定ライン上に該第1切削予定ラインを横断する複数の電極が形成されるとともに、該第2切削予定ライン上には電極が形成されない、
ことを特徴とする請求項3に記載のパッケージ基板の加工方法。 - 該切削ステップでは、第1の刃厚を有した該切削ブレードで切削溝の下に切り残し部を形成するようにハーフカットし、該切削溝の側壁に該電極を露出させることとし、
該切削ステップを実施した後、該保護テープを該パッケージ基板から剥離するテープ剥離ステップと、
該テープ剥離ステップを実施した後、該電極をメッキするメッキステップと、
該メッキステップを実施した後、該切削ブレードよりも薄い第2の刃厚を有する第2の切削ブレードで該切削予定ラインに沿って該切り残し部をフルカットするフルカットステップと、
を備える、ことを特徴とする請求項1乃至4のいずれか一項に記載のパッケージ基板の加工方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021215414A JP7798568B2 (ja) | 2021-12-29 | 2021-12-29 | パッケージ基板の加工方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021215414A JP7798568B2 (ja) | 2021-12-29 | 2021-12-29 | パッケージ基板の加工方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2023098764A JP2023098764A (ja) | 2023-07-11 |
| JP7798568B2 true JP7798568B2 (ja) | 2026-01-14 |
Family
ID=87074498
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2021215414A Active JP7798568B2 (ja) | 2021-12-29 | 2021-12-29 | パッケージ基板の加工方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7798568B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI887713B (zh) * | 2023-07-25 | 2025-06-21 | 頎邦科技股份有限公司 | 晶圓及其晶片 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008112961A (ja) | 2006-10-04 | 2008-05-15 | Rohm Co Ltd | 半導体装置の製造方法および半導体装置 |
| JP2011171768A (ja) | 2005-06-30 | 2011-09-01 | Fairchild Semiconductor Corp | 半導体ダイ・パッケージ及びその製造方法 |
| JP2019212773A (ja) | 2018-06-05 | 2019-12-12 | 株式会社ディスコ | 矩形被加工物の加工方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3789443B2 (ja) * | 2003-09-01 | 2006-06-21 | Necエレクトロニクス株式会社 | 樹脂封止型半導体装置 |
| JP2013058653A (ja) * | 2011-09-09 | 2013-03-28 | Disco Abrasive Syst Ltd | 板状物の分割方法 |
| JP2018075662A (ja) * | 2016-11-09 | 2018-05-17 | 株式会社ディスコ | 切削方法 |
| JP7031962B2 (ja) * | 2017-08-18 | 2022-03-08 | 株式会社ディスコ | パッケージ基板の加工方法及びパッケージ基板の加工方法に用いる被覆部材 |
-
2021
- 2021-12-29 JP JP2021215414A patent/JP7798568B2/ja active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011171768A (ja) | 2005-06-30 | 2011-09-01 | Fairchild Semiconductor Corp | 半導体ダイ・パッケージ及びその製造方法 |
| JP2008112961A (ja) | 2006-10-04 | 2008-05-15 | Rohm Co Ltd | 半導体装置の製造方法および半導体装置 |
| JP2019212773A (ja) | 2018-06-05 | 2019-12-12 | 株式会社ディスコ | 矩形被加工物の加工方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2023098764A (ja) | 2023-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2005064231A (ja) | 板状物の分割方法 | |
| TWI743778B (zh) | 半導體裝置的製造方法 | |
| JP2005064230A (ja) | 板状物の分割方法 | |
| TW201537712A (zh) | 半導體裝置之製造方法及半導體裝置 | |
| TWI624883B (zh) | 樹脂密封型半導體裝置之製造方法及樹脂密封型半導體裝置 | |
| JP7798568B2 (ja) | パッケージ基板の加工方法 | |
| JP2001176898A (ja) | 半導体パッケージの製造方法 | |
| JP7391465B2 (ja) | パッケージチップの製造方法 | |
| JP3896029B2 (ja) | 混成集積回路装置の製造方法 | |
| US11640931B2 (en) | Die attachment method and material between a semiconductor device and die pad of a leadframe | |
| JP2021118292A (ja) | パッケージ基板の加工方法 | |
| JP2861264B2 (ja) | 半導体装置の製造方法 | |
| JP4039881B2 (ja) | 混成集積回路装置の製造方法 | |
| EP4411815A1 (en) | Semiconductor device and method for manufacturing same | |
| JP2004006585A (ja) | 混成集積回路装置の製造方法 | |
| JP4606447B2 (ja) | 中板の金属基板の製造方法。 | |
| JP2014090126A (ja) | 切削方法 | |
| TWI802479B (zh) | 半導體裝置的製造方法以及引線框架 | |
| US11094601B2 (en) | Semiconductor element and method for producing the same | |
| CN220155538U (zh) | 一种封装器件及电子器件 | |
| JP7763055B2 (ja) | パッケージ基板、パッケージ基板の加工方法及びパッケージ基板の製造方法 | |
| JP2890851B2 (ja) | 半導体装置の製造方法 | |
| KR100244492B1 (ko) | 반도체 칩 제조용 웨이퍼의 절단방법 | |
| US20260068692A1 (en) | Semiconductor packages with wettable flanks and related methods | |
| JP2009016847A (ja) | 混成集積回路装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20241018 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20250710 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20250805 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20250910 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20251204 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20251225 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7798568 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |