JP7609028B2 - 積層セラミック電子部品 - Google Patents

積層セラミック電子部品 Download PDF

Info

Publication number
JP7609028B2
JP7609028B2 JP2021163481A JP2021163481A JP7609028B2 JP 7609028 B2 JP7609028 B2 JP 7609028B2 JP 2021163481 A JP2021163481 A JP 2021163481A JP 2021163481 A JP2021163481 A JP 2021163481A JP 7609028 B2 JP7609028 B2 JP 7609028B2
Authority
JP
Japan
Prior art keywords
multilayer ceramic
metal
layer
electronic component
metal terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021163481A
Other languages
English (en)
Other versions
JP2023054557A (ja
Inventor
直孝 長谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2021163481A priority Critical patent/JP7609028B2/ja
Priority to CN202210902361.XA priority patent/CN115938797A/zh
Priority to US17/954,380 priority patent/US12249458B2/en
Publication of JP2023054557A publication Critical patent/JP2023054557A/ja
Application granted granted Critical
Publication of JP7609028B2 publication Critical patent/JP7609028B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/22—Electrostatic or magnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H01G2/065—Mountings specially adapted for mounting on a printed-circuit support for surface mounting, e.g. chip capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/224—Housing; Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/40—Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Coils Or Transformers For Communication (AREA)

Description

本発明は、積層セラミック電子部品に関する。
従来、外装材としての樹脂に覆われている積層セラミック電子部品が知られている。このような積層セラミック電子部品は、外装材の外部に引き出される金属端子と、積層セラミック電子部品本体の表面に配置される外部電極とが、外装材の内部において、はんだなどの金属を含む接合材により接合されている。
特開２０１９－１４５７６７号公報
このような積層セラミック電子部品は、電子部品内で発生する電界が周囲に漏れることにより、例えば沿面放電が生じやすい状態になるといった課題がある。
本発明の目的は、電子部品内で発生する電界が周囲に漏れることを抑制することが可能な積層セラミック電子部品を提供することである。
本発明に係る積層セラミック電子部品は、積層された複数のセラミック層と、セラミック層上に積層された複数の内部導体層とを含み、高さ方向に相対する第１の主面および第２の主面と、高さ方向に直交する幅方向に相対する第１の側面および第２の側面と、高さ方向および幅方向に直交する長さ方向に相対する第１の端面および第２の端面と、を含む積層体と、前記第１の端面側に配置される第１の外部電極と、前記第２の端面側に配置される第２の外部電極と、を有する積層セラミック電子部品本体と、前記第１の外部電極と接続される第１の金属端子と、前記第２の外部電極と接続される第２の金属端子と、を備える、積層セラミック電子部品であって、前記積層セラミック電子部品本体と、前記第１の金属端子の一部と、前記第２の金属端子の一部とを覆う外装材と、前記外装材の内部に埋設された、前記積層セラミック電子部品本体の少なくとも一部を覆う静電遮蔽金属と、をさらに備え、前記静電遮蔽金属は、前記外装材の表面と、前記積層セラミック電子部品本体の表面の間の位置であって、前記積層セラミック電子部品本体から離れた位置に配置されている。
本発明によれば、電子部品内で発生する電界が周囲に漏れることを抑制することが可能な積層セラミック電子部品を提供することができる。
本実施形態の積層セラミックコンデンサの外観斜視図である。 図１の積層セラミックコンデンサを矢印ＩＩの方向から見たときの矢視図である。 図２の積層セラミックコンデンサを矢印ＩＩＩの方向から見たときの矢視図である。 図２の積層セラミックコンデンサを矢印ＩＶの方向から見たときの矢視図である。 図１に対応する図であり、積層セラミックコンデンサの内部の構造を説明するための仮想的な斜視図である。 図４の積層セラミックコンデンサ１のＶＩＡ－ＶＩＡ線に沿った断面図である。 図６Ａの積層セラミックコンデンサ１のＶＩＢ－ＶＩＢ線に沿った断面図である。 外装材に覆われる前であって、金属端子が取り付けられる前の、積層セラミックコンデンサ本体の外観を示す外観斜視図である。 図７の積層セラミックコンデンサ本体のＶＩＩＩ－ＶＩＩＩ線に沿った断面図である。 図８の積層セラミックコンデンサ本体のＩＸ－ＩＸ線に沿った断面図である。 図８の積層セラミックコンデンサ本体のＸ－Ｘ線に沿った断面図である。 図４に対応する図であって、外装材および積層セラミックコンデンサ本体を除外した際の、金属端子を示す図である。 図６に示す積層セラミックコンデンサのＸＩＩＡ部拡大図である。 図６に示す積層セラミックコンデンサのＸＩＩＢ部拡大図である。 第１の金属端子の部分外観斜視図である。 図６の積層セラミックコンデンサ１のＸＩＩＩ－ＸＩＩＩ線に沿った模式的な断面図であり、第１の切り欠きの有無によって生じる影響を説明するための模式的な図である。 図６の積層セラミックコンデンサ１のＸＩＩＩ－ＸＩＩＩ線に沿った模式的な断面図であり、第１の切り欠きの有無によって生じる影響を説明するための模式的な図である。 本実施形態の静電遮蔽金属を構成する、断面コの字型の第１の金属板を示す図である。 図１４Ａの第１の金属板のＸＩＶＢ－ＸＩＶＢ線に沿った断面図である。 本実施形態の静電遮蔽金属を構成する、平板状の第２の金属板を示す図である。 図１５Ａの第２の金属板のＸＶＢ－ＸＶＢ線に沿った断面図である。 本実施形態の積層セラミックコンデンサ本体に、静電遮蔽金属が配置された状態を示す図である。 図１６Ａに示される静電遮蔽金属が配置された積層セラミックコンデンサ本体のＸＶＩＢ－ＸＶＩＢ線に沿った断面図である。 本実施形態の積層セラミックコンデンサが実装基板に実装された実装構造を示す外観斜視図である。 本実施形態の積層セラミックコンデンサの変形例を示す図であり、図２に対応する図である。 ２連構造の積層セラミックコンデンサを示す図である。 ３連構造の積層セラミックコンデンサを示す図である。 ４連構造の積層セラミックコンデンサを示す図である。
以下、本発明の実施形態に係る積層セラミック電子部品としての積層セラミックコンデンサ１について説明する。図１は、積層セラミックコンデンサ１の外観斜視図である。図２は図１の積層セラミックコンデンサ１を矢印ＩＩの方向から見たときの矢視図である。図３は図２の積層セラミックコンデンサ１を矢印ＩＩＩの方向から見たときの矢視図である。図４は図２の積層セラミックコンデンサ１を矢印ＩＶの方向から見たときの矢視図である。図５は、図１に対応する図であり、積層セラミックコンデンサ１の内部の構造を説明するための仮想的な斜視図である。図６Ａは、図４の積層セラミックコンデンサ１のＶＩＡ－ＶＩＡ線に沿った断面図である。図６Ｂは、図６Ａの積層セラミックコンデンサ１のＶＩＢ－ＶＩＢ線に沿った断面図である。
積層セラミックコンデンサ１は、積層セラミック電子部品本体としての積層セラミックコンデンサ本体２と、金属端子１００と、外装材３と、静電遮蔽金属２００と、を有する。積層セラミックコンデンサ本体２は、外装材３によって覆われているため、図１～図４には図示されていない。図５～図６Ｂに、積層セラミックコンデンサ本体２および静電遮蔽金属２００が示されている。
図５～図６Ｂに加えて、図７～図１０を用いて、積層セラミックコンデンサ本体２について説明する。図７は、外装材３に覆われる前であって、金属端子１００が取り付けられる前の、積層セラミックコンデンサ本体２の外観を示す外観斜視図である。図８は、図７の積層セラミックコンデンサ本体２のＶＩＩＩ－ＶＩＩＩ線に沿った断面図である。図９は、図８の積層セラミックコンデンサ本体２のＩＸ－ＩＸ線に沿った断面図である。図１０は、図８の積層セラミックコンデンサ本体２のＸ－Ｘ線に沿った断面図である。
積層セラミックコンデンサ本体２は、積層体１０と、外部電極４０と、を有する。
図７～図１０には、ＸＹＺ直交座標系が示されている。図５、図７に示すように、積層セラミックコンデンサ本体２および積層体１０の長さ方向Ｌは、Ｘ方向と対応している。積層セラミックコンデンサ本体２および積層体１０の幅方向Ｗは、Ｙ方向と対応している。積層セラミックコンデンサ本体２および積層体１０の高さ方向Ｔは、Ｚ方向と対応している。ここで、図８に示す断面はＬＴ断面とも称される。図９に示す断面はＷＴ断面とも称される。図１０に示す断面はＬＷ断面とも称される。なお、図１～図６Ｂ、図１１、図１３Ａ～図１８においても、同様のＸＹＺ直交座標系が示されている。
図５～図１０に示すように、積層体１０は、高さ方向Ｔに相対する第１の主面ＴＳ１および第２の主面ＴＳ２と、高さ方向Ｔに直交する幅方向Ｗに相対する第１の側面ＷＳ１および第２の側面ＷＳ２と、高さ方向Ｔおよび幅方向Ｗに直交する長さ方向Ｌに相対する第１の端面ＬＳ１および第２の端面ＬＳ２と、を含む。
積層体１０は、略直方体形状を有している。なお、積層体１０の長さ方向Ｌの寸法は、幅方向Ｗの寸法よりも必ずしも長いとは限らない。積層体１０の角部および稜線部には、丸みがつけられていることが好ましい。角部は、積層体の３面が交わる部分であり、稜線部は、積層体の２面が交わる部分である。なお、積層体１０を構成する表面の一部または全部に凹凸などが形成されていてもよい。
積層体１０の寸法は、特に限定されないが、積層体１０の長さ方向Ｌの寸法をＬ寸法とすると、Ｌ寸法は、０．２ｍｍ以上１０ｍｍ以下であることが好ましい。また、積層体１０の高さ方向Ｔの寸法をＴ寸法とすると、Ｔ寸法は、０．１ｍｍ以上１０ｍｍ以下であることが好ましい。また、積層体１０の幅方向Ｗの寸法をＷ寸法とすると、Ｗ寸法は、０．１ｍｍ以上１０ｍｍ以下であることが好ましい。
図８および図９に示すように、積層体１０は、内層部１１と、高さ方向Ｔにおいて内層部１１を挟み込むように配置された第１の主面側外層部１２および第２の主面側外層部１３と、を有する。なお、内層部１１は、有効層部ともいう。
内層部１１は、複数のセラミック層としての複数の誘電体層２０と、複数の内部導体層としての複数の内部電極層３０と、を含む。内層部１１は、高さ方向Ｔにおいて、最も第１の主面ＴＳ１側に位置する内部電極層３０から最も第２の主面ＴＳ２側に位置する内部電極層３０までを含む。内層部１１では、複数の内部電極層３０が誘電体層２０を介して対向して配置されている。内層部１１は、静電容量を発生させ実質的にコンデンサとして機能する部分である。
複数の誘電体層２０は、誘電体材料により構成される。誘電体材料は、例えば、ＢａＴｉＯ３、ＣａＴｉＯ３、ＳｒＴｉＯ３、またはＣａＺｒＯ３などの成分を含む誘電体セラミックであってもよい。また、誘電体材料は、これらの主成分にＭｎ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物、Ｎｉ化合物などの副成分を添加したものであってもよい。
誘電体層２０の厚みは、０．５μｍ以上７２μｍ以下であることが好ましい。積層される誘電体層２０の枚数は、１０枚以上７００枚以下であることが好ましい。なお、この誘電体層２０の枚数は、内層部１１の誘電体層の枚数と第１の主面側外層部１２および第２の主面側外層部１３の誘電体層の枚数との総数である。
複数の内部電極層３０（内部導体層３０）は、複数の第１の内部電極層３１（第１の内部導体層３１）および複数の第２の内部電極層３２（第２の内部導体層３２）を有する。複数の第１の内部電極層３１は、複数の誘電体層２０上に配置されている。複数の第２の内部電極層３２は、複数の誘電体層２０上に配置されている。複数の第１の内部電極層３１および複数の第２の内部電極層３２は、積層体１０の高さ方向Ｔに誘電体層２０を介して交互に配置されている。第１の内部電極層３１および第２の内部電極層３２は、誘電体層２０を挟むようにして配置されている。
第１の内部電極層３１は、第２の内部電極層３２に対向する第１の対向部３１Ａと、第１の対向部３１Ａから第１の端面ＬＳ１に引き出される第１の引き出し部３１Ｂとを有している。第１の引き出し部３１Ｂは、第１の端面ＬＳ１に露出している。
第２の内部電極層３２は、第１の内部電極層３１に対向する第２の対向部３２Ａと、第２の対向部３２Ａから第２の端面ＬＳ２に引き出される第２の引き出し部３２Ｂとを有している。第２の引き出し部３２Ｂは、第２の端面ＬＳ２に露出している。
本実施形態では、第１の対向部３１Ａと第２の対向部３２Ａが誘電体層２０を介して対向することにより容量が形成され、コンデンサの特性が発現する。
第１の対向部３１Ａおよび第２の対向部３２Ａの形状は、特に限定されないが、矩形状であることが好ましい。もっとも、矩形形状のコーナー部が丸められていてもよいし、矩形形状のコーナー部が斜めに形成されていてもよい。第１の引出き出し部３１Ｂおよび第２の引き出し部３２Ｂの形状は、特に限定されないが、矩形状であることが好ましい。もっとも、矩形形状のコーナー部が丸められていてもよいし、矩形形状のコーナー部が斜めに形成されていてもよい。
第１の対向部３１Ａの幅方向Ｗの寸法と第１の引き出し部３１Ｂの幅方向Ｗの寸法は、同じ寸法で形成されていてもよく、どちらか一方の寸法が小さく形成されていてもよい。第２の対向部３２Ａの幅方向Ｗの寸法と第２の引き出し部３２Ｂの幅方向Ｗの寸法は、同じ寸法で形成されていてもよく、どちらか一方の寸法が狭く形成されていてもよい。
第１の内部電極層３１および第２の内部電極層３２は、例えば、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｕなどの金属や、これらの金属の少なくとも一種を含む合金などの適宜の導電材料により構成される。合金を用いる場合、第１の内部電極層３１および第２の内部電極層３２は、例えばＡｇ－Ｐｄ合金等により構成されてもよい。
第１の内部電極層３１および第２の内部電極層３２のそれぞれの厚みは、例えば、０．２μｍ以上３．０μｍ以下程度であることが好ましい。第１の内部電極層３１および第２の内部電極層３２の枚数は、合わせて５枚以上３５０枚以下であることが好ましい。
第１の主面側外層部１２は、積層体１０の第１の主面ＴＳ１側に位置する。第１の主面側外層部１２は、第１の主面ＴＳ１と最も第１の主面ＴＳ１に近い内部電極層３０との間に位置する複数のセラミック層としての誘電体層２０の集合体である。すなわち、第１の主面側外層部１２は、第１の主面ＴＳ１と、複数の内部電極層３０のうち最も第１の主面ＴＳ１側に位置する内部電極層３０との間に位置する複数の誘電体層２０から形成されている。第１の主面側外層部１２で用いられる誘電体層２０は、内層部１１で用いられる誘電体層２０と同じものであってもよい。
第２の主面側外層部１３は、積層体１０の第２の主面ＴＳ２側に位置する。第２の主面側外層部１３は、第２の主面ＴＳ２と最も第２の主面ＴＳ２に近い内部電極層３０との間に位置する複数のセラミック層としての誘電体層２０の集合体である。すなわち、第２の主面側外層部１３は、第２の主面ＴＳ２と、複数の内部電極層３０のうち最も第２の主面ＴＳ２側に位置する内部電極層３０との間に位置する複数の誘電体層２０から形成されている。第２の主面側外層部１３で用いられる誘電体層２０は、内層部１１で用いられる誘電体層２０と同じものであってもよい。
以上のように、積層体１０は、積層された複数の誘電体層２０と、誘電体層２０上に積層された複数の内部電極層３０と、を有する。すなわち、積層セラミックコンデンサ１は、誘電体層２０と内部電極層３０とが交互に積層された積層体１０を有する。
なお、積層体１０は、対向電極部１１Ｅを有する。対向電極部１１Ｅは、第１の内部電極層３１の第１の対向部３１Ａと第２の内部電極層３２の第２の対向部３２Ａが対向する部分である。対向電極部１１Ｅは、内層部１１の一部として構成されている。図８には、対向電極部１１Ｅの長さ方向Ｌの範囲が示されている。図９には、対向電極部１１Ｅの幅方向Ｗの範囲が示されている。図１０には、対向電極部１１Ｅの幅方向Ｗおよび長さ方向Ｌの範囲が示されている。なお、対向電極部１１Ｅは、コンデンサ有効部ともいう。
なお、積層体１０は、側面側外層部を有する。側面側外層部は、第１の側面側外層部ＷＧ１と、第２の側面側外層部ＷＧ２を有する。第１の側面側外層部ＷＧ１は、対向電極部１１Ｅと第１の側面ＷＳ１との間に位置する誘電体層２０を含む部分である。第２の側面側外層部ＷＧ２は、対向電極部１１Ｅと第２の側面ＷＳ２との間に位置する誘電体層２０を含む部分である。図９および図１０には、第１の側面側外層部ＷＧ１および第２の側面側外層部ＷＧ２の幅方向Ｗの範囲が示されている。なお、第１の側面側外層部ＷＧ１および第２の側面側外層部ＷＧ２は、Ｗギャップまたはサイドギャップともいう。
なお、積層体１０は、端面側外層部を有する。端面側外層部は、第１の端面側外層部ＬＧ１と、第２の端面側外層部ＬＧ２を有する。第１の端面側外層部ＬＧ１は、対向電極部１１Ｅと第１の端面ＬＳ１との間に位置する誘電体層２０および第１の引き出し部３１Ｂを含む部分である。第２の端面側外層部ＬＧ２は、対向電極部１１Ｅと第２の端面ＬＳ２との間に位置する誘電体層２０および第２の引き出し部３２Ｂを含む部分である。図８および図１０には、第１の端面側外層部ＬＧ１および第２の端面側外層部ＬＧ２の長さ方向Ｌの範囲が示されている。なお、第１の端面側外層部ＬＧ１および第２の端面側外層部ＬＧ２は、Ｌギャップまたはエンドギャップともいう。
外部電極４０は、第１の端面ＬＳ１側に配置された第１の外部電極４０Ａと、第２の端面ＬＳ２側に配置された第２の外部電極４０Ｂと、を有する。
第１の外部電極４０Ａは、少なくとも、第１の端面ＬＳ１上と、第１の主面ＴＳ１上の一部と、に配置されていることが好ましい。本実施形態においては、第１の外部電極４０Ａは、第１の端面ＬＳ１上と、第１の主面ＴＳ１上の一部と、第２の主面ＴＳ２上の一部と、第１の側面ＷＳ１上の一部と、第２の側面ＷＳ２上の一部と、に配置されている。また、本実施形態においては、第１の外部電極４０Ａは、第１の端面ＬＳ１上において、第１の内部電極層３１に接続されている。なお、第１の外部電極４０Ａは、例えば、第１の端面ＬＳ１から第１の主面ＴＳ１の一部まで延びて配置されていてもよい。言い換えれば、第１の外部電極４０Ａの断面形状がＬ字状（不図示）であってもよい。第１の外部電極４０Ａのうち、第１の主面ＴＳ１上に配置されている部分は、後述の第１の接合材５Ａを介して、後述の第１の金属端子１００Ａと接続される。
なお、第１の主面ＴＳ１に設けられた第１の外部電極４０Ａの長さ方向Ｌの長さＬ１は、積層体１０のＬ寸法の１０％以上４０％以下（例えば、２０μｍ以上４０００μｍ以下）であることが好ましい。第２の主面ＴＳ２、第１の側面ＷＳ１、および第２の側面ＷＳ２にも第１の外部電極４０Ａを設ける場合には、これらの面に設けられた第１の外部電極４０Ａの長さ方向Ｌの長さＬ１も、積層体１０のＬ寸法の１０％以上４０％以下（例えば、２０μｍ以上４０００μｍ以下）であることが好ましい。
また、第１の主面ＴＳ１に設けられた第１の外部電極４０Ａの幅方向Ｗの長さＷ１は、積層体１０のＷ寸法と略等しい寸法（例えば、０．１ｍｍ以上１０ｍｍ以下）であることが好ましい。第２の主面ＴＳ２にも第１の外部電極４０Ａを設ける場合には、第２の主面ＴＳ２に設けられた第１の外部電極４０Ａの幅方向Ｗの長さＷ１は、積層体１０のＷ寸法と略等しい寸法（例えば、０．１ｍｍ以上１０ｍｍ以下）であることが好ましい。また、第１の側面ＷＳ１または第２の側面ＷＳ２の少なくとも一方の面に第１の外部電極４０Ａを設ける場合には、この部分に設けられた第１の外部電極４０Ａの高さ方向Ｔの長さＴ１は、積層体１０のＴ寸法と略等しい寸法（例えば、０．１ｍｍ以上１０ｍｍ以下）であることが好ましい。
第２の外部電極４０Ｂは、少なくとも、第２の端面ＬＳ２上と、第１の主面ＴＳ１上の一部と、に配置されていることが好ましい。本実施形態においては、第２の外部電極４０Ｂは、第２の端面ＬＳ２上と、第１の主面ＴＳ１上の一部と、第２の主面ＴＳ２上の一部と、第１の側面ＷＳ１上の一部と、第２の側面ＷＳ２上の一部と、に配置されている。また、本実施形態においては、第１の外部電極４０Ａは、第２の端面ＬＳ２上において、第２の内部電極層３２に接続されている。なお、第２の外部電極４０Ｂは、例えば、第２の端面ＬＳ２から第１の主面ＴＳ１の一部まで延びて配置されていてもよい。言い換えれば、第２の外部電極４０Ｂの断面形状がＬ字状（不図示）であってもよい。第２の外部電極４０Ｂのうち、第１の主面ＴＳ１上に配置されている部分は、後述の第２の接合材５Ｂを介して、後述の第２の金属端子１００Ｂと接続される。
なお、第１の主面ＴＳ１に設けられた第２の外部電極４０Ｂの長さ方向Ｌの長さＬ２は、積層体１０のＬ寸法の１０％以上４０％以下（例えば、２０μｍ以上４０００μｍ以下）であることが好ましい。第２の主面ＴＳ２、第１の側面ＷＳ１、および第２の側面ＷＳ２にも第２の外部電極４０Ｂを設ける場合には、これらの面に設けられた第２の外部電極４０Ｂの長さ方向Ｌの長さＬ２も、積層体１０のＬ寸法の１０％以上４０％以下（例えば、２０μｍ以上４０００μｍ以下）であることが好ましい。
また、第１の主面ＴＳ１に設けられた第２の外部電極４０Ｂの幅方向Ｗの長さＷ１は、積層体１０のＷ寸法と略等しい寸法（例えば、０．１ｍｍ以上１０ｍｍ以下）であることが好ましい。第２の主面ＴＳ２にも第２の外部電極４０Ｂを設ける場合には、第２の主面ＴＳ２に設けられた第２の外部電極４０Ｂの幅方向Ｗの長さＷ１は、積層体１０のＷ寸法と略等しい寸法（例えば、０．１ｍｍ以上１０ｍｍ以下）であることが好ましい。また、第１の側面ＷＳ１または第２の側面ＷＳ２の少なくとも一方の面に第２の外部電極４０Ｂを設ける場合には、この部分に設けられた第２の外部電極４０Ｂの高さ方向Ｔの長さＴ１は、積層体１０のＴ寸法と略等しい寸法（例えば、０．１ｍｍ以上１０ｍｍ以下）であることが好ましい。
なお、図７に示すように、本実施形態においては、積層体１０の表面のうち、外部電極４０から露出している部分の長さ方向Ｌの長さＬ３は、積層体のＬ寸法の２０％以上８０％以下（例えば、４０μｍ以上８０００μｍ以下）であることが好ましい。言い換えると、第１の外部電極４０Ａと、第２の外部電極４０Ｂの離間距離Ｌ３は、積層体のＬ寸法の２０％以上８０％以下（例えば、４０μｍ以上８０００μｍ以下）であることが好ましい。
前述のとおり、積層体１０内においては、第１の内部電極層３１の第１の対向部３１Ａと第２の内部電極層３２の第２の対向部３２Ａとが誘電体層２０を介して対向することにより容量が形成されている。そのため、第１の内部電極層３１が接続された第１の外部電極４０Ａと第２の内部電極層３２が接続された第２の外部電極４０Ｂとの間でコンデンサの特性が発現する。
第１の外部電極４０Ａは、第１の下地電極層５０Ａと、第１の下地電極層５０Ａ上に配置された第１のめっき層６０Ａと、を有する。
第２の外部電極４０Ｂは、第２の下地電極層５０Ｂと、第２の下地電極層５０Ｂ上に配置された第２のめっき層６０Ｂと、を有する。
第１の下地電極層５０Ａは、第１の端面ＬＳ１上に配置されている。第１の下地電極層５０Ａは、第１の内部電極層３１に接続されている。本実施形態においては、第１の下地電極層５０Ａは、第１の端面ＬＳ１上から第１の主面ＴＳ１の一部および第２の主面ＴＳ２の一部、ならびに第１の側面ＷＳ１の一部および第２の側面ＷＳ２の一部にまで延びて形成されている。
第２の下地電極層５０Ｂは、第２の端面ＬＳ２上に配置されている。第２の下地電極層５０Ｂは、第２の内部電極層３２に接続されている。本実施形態においては、第２の下地電極層５０Ｂは、第２の端面ＬＳ２上から第１の主面ＴＳ１の一部および第２の主面ＴＳ２の一部、ならびに第１の側面ＷＳ１の一部および第２の側面ＷＳ２の一部にまで延びて形成されている。
本実施形態の第１の下地電極層５０Ａおよび第２の下地電極層５０Ｂは、焼き付け層である。焼付け層は、金属成分と、ガラス成分もしくはセラミック成分のどちらか一方を含んでいるか、その両方を含んでいることが好ましい。金属成分は、例えば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ－Ｐｄ合金、Ａｕ等から選ばれる少なくとも１つを含む。ガラス成分は、例えば、Ｂ、Ｓｉ、Ｂａ、Ｍｇ、Ａｌ、Ｌｉ等から選ばれる少なくとも１つを含む。セラミック成分は、誘電体層２０と同種のセラミック材料を用いてもよいし、異なる種のセラミック材料を用いてもよい。セラミック成分は、例えば、ＢａＴｉＯ３、ＣａＴｉＯ３、（Ｂａ，Ｃａ）ＴｉＯ３、ＳｒＴｉＯ３、ＣａＺｒＯ３等から選ばれる少なくとも１つを含む。
焼き付け層は、例えば、ガラスおよび金属を含む導電性ペーストを積層体に塗布して焼き付けたものである。焼き付け層は、内部電極層および誘電体層を有する積層チップと積層チップに塗布した導電性ペーストとを同時焼成したものでもよく、内部電極層および誘電体層を有する積層チップを焼成して積層体を得た後に積層体に導電性ペーストを塗布して焼き付けたものでもよい。なお、内部電極層および誘電体層を有する積層チップと積層チップに塗布した導電性ペーストとを同時に焼成する場合には、焼付け層は、ガラス成分の代わりにセラミック材料を添加したものを焼き付けて形成することが好ましい。この場合、添加するセラミック材料として、誘電体層２０と同種のセラミック材料を用いることが特に好ましい。焼き付け層は、複数層であってもよい。
第１の端面ＬＳ１に位置する第１の下地電極層５０Ａの長さ方向の厚みは、第１の下地電極層５０Ａの高さ方向Ｔおよび幅方向Ｗの中央部において、例えば、１０μｍ以上２００μｍ以下程度であることが好ましい。
第２の端面ＬＳ２に位置する第２の下地電極層５０Ｂの長さ方向の厚みは、第２の下地電極層５０Ｂの高さ方向Ｔおよび幅方向Ｗの中央部において、例えば、１０μｍ以上２００μｍ以下程度であることが好ましい。
第１の主面ＴＳ１または第２の主面ＴＳ２の少なくも一方の面の一部にも第１の下地電極層５０Ａを設ける場合には、この部分に設けられた第１の下地電極層５０Ａの高さ方向の厚みは、この部分に設けられた第１の下地電極層５０Ａの長さ方向Ｌおよび幅方向Ｗの中央部において、例えば、５μｍ以上４０μｍ以下程度であることが好ましい。
第１の側面ＷＳ１または第２の側面ＷＳ２の少なくも一方の面の一部にも第１の下地電極層５０Ａを設ける場合には、この部分に設けられた第１の下地電極層５０Ａの幅方向の厚みは、この部分に設けられた第１の下地電極層５０Ａの長さ方向Ｌおよび高さ方向Ｔの中央部において、例えば、５μｍ以上４０μｍ以下程度であることが好ましい。
第１の主面ＴＳ１または第２の主面ＴＳ２の少なくも一方の面の一部にも第２の下地電極層５０Ｂを設ける場合には、この部分に設けられた第２の下地電極層５０Ｂの高さ方向の厚みは、この部分に設けられた第２の下地電極層５０Ｂの長さ方向Ｌおよび幅方向Ｗの中央部において、例えば、５μｍ以上４０μｍ以下程度であることが好ましい。
第１の側面ＷＳ１または第２の側面ＷＳ２の少なくも一方の面の一部にも第２の下地電極層５０Ｂを設ける場合には、この部分に設けられた第２の下地電極層５０Ｂの幅方向の厚みは、この部分に設けられた第２の下地電極層５０Ｂの長さ方向Ｌおよび高さ方向Ｔの中央部において、例えば、５μｍ以上４０μｍ以下程度であることが好ましい。
なお、第１の下地電極層５０Ａおよび第２の下地電極層５０Ｂは、焼き付け層に限らず、薄膜層であってもよい。薄膜層は、スパッタリング法または蒸着法等の薄膜形成法により形成された、金属粒子が堆積された層である。薄膜層は、例えば、Ｍｇ、Ａｌ、Ｔｉ、Ｗ、Ｃｒ、Ｃｕ、Ｎｉ、Ａｇ、Ｃｏ、ＭｏおよびＶからなる群より選ばれる少なくとも１種の金属を含むことが好ましい。これにより、積層体１０に対する外部電極４０の固着力を高めることができる。薄膜層は、単層であってもよいし、複数層によって形成されていてもよい。例えば、ＮｉＣｒの層と、ＮｉＣｕの層の２層構造によって形成されていてもよい。
下地電極としての薄膜層を、スパッタリング法によるスパッタ電極により形成する場合、このスパッタ電極は、積層体１０の第１の主面ＴＳ１の一部および第２の主面ＴＳ２の一部に形成されることが好ましい。スパッタ電極は、例えば、Ｎｉ、Ｃｒ、Ｃｕ等から選ばれる少なくとも１種の金属を含むことが好ましい。スパッタ電極の厚みは５０ｎｍ以上４００ｎｍ以下であることが好ましく、５０ｎｍ以上１３０ｎｍ以下であることがさらに好ましい。
下地電極層として、積層体１０の第１の主面ＴＳ１の一部および第２の主面ＴＳ２の一部にスパッタ電極を形成し、その一方、第１の端面ＬＳ１上および第２の端面ＬＳ２上には焼き付け層を形成してもよい。あるいは、第１の端面ＬＳ１上および第２の端面ＬＳ２上には下地電極層を形成せずに、後述するめっき層を積層体１０に直接形成してもよい。なお、第１の端面ＬＳ１上および第２の端面ＬＳ２上に焼き付け層を形成する場合、焼き付け層は、第１の端面ＬＳ１および第２の端面ＬＳ２だけでなく、第１の主面ＴＳ１の一部および第２の主面ＴＳ２の一部にも延びて配置されていてもよい。この場合、スパッタ電極は、焼き付け層上にオーバーラップするように配置されてもよい。
第１のめっき層６０Ａは、第１の下地電極層５０Ａを覆うように配置されている。
第２のめっき層６０Ｂは、第２の下地電極層５０Ｂを覆うように配置されている。
第１のめっき層６０Ａおよび第２のめっき層６０Ｂは、例えば、Ｃｕ、Ｎｉ、Ｓｎ、Ａｇ、Ｐｄ、Ａｇ－Ｐｄ合金、Ａｕ等から選ばれる少なくとも１つを含んでいてもよい。第１のめっき層６０Ａおよび第２のめっき層６０Ｂは、それぞれ複数層により形成されていてもよい。第１のめっき層６０Ａおよび第２のめっき層６０Ｂは、Ｎｉめっき層の上にＳｎめっき層が形成された２層構造が好ましい。
第１のめっき層６０Ａは、第１の下地電極層５０Ａを覆うように配置されている。本実施形態においては、第１のめっき層６０Ａは、第１のＮｉめっき層６１Ａと、第１のＮｉめっき層６１Ａ上に位置する第１のＳｎめっき層６２Ａと、を有する。
第２のめっき層６０Ｂは、第２の下地電極層５０Ｂを覆うように配置されている。本実施形態においては、第２のめっき層６０Ｂは、第２のＮｉめっき層６１Ｂと、第２のＮｉめっき層６１Ｂ上に位置する第２のＳｎめっき層６２Ｂと、を有する。
Ｎｉめっき層は、第１の下地電極層５０Ａおよび第２の下地電極層５０Ｂが、積層セラミックコンデンサ本体２と金属端子１００とを接合する後述の接合材５としてのはんだによって侵食されることを防止する。また、Ｓｎめっき層は、積層セラミックコンデンサ本体２と金属端子１００とを接合する後述の接合材５としてのはんだのぬれ性を向上させる。これにより、積層セラミックコンデンサ本体２と金属端子１００の接合を容易にする。第１のめっき層６０Ａおよび第２のめっき層６０ＢのそれぞれをＮｉめっき層とＳｎめっき層との２層構造とする場合、Ｎｉめっき層とＳｎめっき層それぞれの厚みは、１μｍ以上１５μｍ以下であることが好ましい。
なお、本実施形態の第１の外部電極４０Ａおよび第２の外部電極４０Ｂは、例えば導電性粒子と熱硬化性樹脂を含む導電性樹脂層を有していてもよい。下地電極層（第１の下地電極層５０Ａ、第２の下地電極層５０Ｂ）として導電性樹脂層を設ける場合、導電性樹脂層は、焼き付け層を覆うように配置されてもよいし、焼き付け層を設けずに積層体１０上に直接配置されてもよい。導電性樹脂層が焼き付け層を覆うように配置される場合、導電性樹脂層は、焼き付け層とめっき層（第１のめっき層６０Ａ、第２のめっき層６０Ｂ）との間に配置される。導電性樹脂層は、焼き付け層上を完全に覆っていてもよいし、焼き付け層の一部を覆っていてもよい。
熱硬化性樹脂を含む導電性樹脂層は、例えばめっき膜や導電性ペーストの焼成物からなる導電層よりも柔軟性に富んでいる。このため、積層セラミックコンデンサ１に物理的な衝撃や熱サイクルに起因する衝撃が加わった場合であっても、導電性樹脂層は、緩衝層として機能する。よって、導電性樹脂層は、積層セラミックコンデンサ１のクラック発生を抑制する。
導電性粒子を構成する金属は、Ａｇ、Ｃｕ、Ｎｉ、Ｓｎ、Ｂｉまたは、それらを含む合金であってもよい。導電性粒子は、好ましくはＡｇを含む。導電性粒子は、例えばＡｇの金属粉である。Ａｇは、金属の中でもっとも比抵抗が低いため、電極材料に適している。また、Ａｇは貴金属であるため、酸化しにくく、対候性が高い。よって、Ａｇの金属粉は、導電性粒子として好適である。
また、導電性粒子は、金属粉の表面にＡｇコーティングされた金属粉であってもよい。金属粉の表面にＡｇコーティングされたものを使用する際には、金属粉は、Ｃｕ、Ｎｉ、Ｓｎ、Ｂｉまたはそれらの合金粉であることが好ましい。Ａｇの特性は保ちつつ、母材の金属を安価なものにするために、Ａｇコーティングされた金属粉を用いることが好ましい。
さらに、導電性粒子は、Ｃｕ、Ｎｉに酸化防止処理を施したものであってもよい。また、導電性粒子は、金属粉の表面にＳｎ、Ｎｉ、Ｃｕをコーティングした金属粉であってもよい。金属粉の表面にＳｎ、Ｎｉ、Ｃｕをコーティングされたものを使用する際には、金属粉は、Ａｇ、Ｃｕ、Ｎｉ、Ｓｎ、Ｂｉまたはそれらの合金粉であることが好ましい。
導電性粒子の形状は、特に限定されない。導電性粒子は、球形状、扁平状などのものを用いることができるが、球形状金属粉と扁平状金属粉とを混合して用いることが好ましい。
導電性樹脂層に含まれる導電性粒子は、主に導電性樹脂層の通電性を確保する役割を担う。具体的には、複数の導電性粒子どうしが接触することにより、導電性樹脂層内部に通電経路が形成される。
導電性樹脂層を構成する樹脂は、例えば、エポキシ樹脂、フェノール樹脂、ウレタン樹脂、シリコーン樹脂、ポリイミド樹脂などの公知の種々の熱硬化性樹脂から選ばれる少なくとも１つを含んでいてもよい。その中でも、耐熱性、耐湿性、密着性などに優れたエポキシ樹脂は、最も適切な樹脂のひとつである。また、導電性樹脂層の樹脂は、熱硬化性樹脂とともに、硬化剤を含むことが好ましい。ベース樹脂としてエポキシ樹脂を用いる場合、エポキシ樹脂の硬化剤は、フェノール系、アミン系、酸無水物系、イミダゾール系、活性エステル系、アミドイミド系など公知の種々の化合物であってもよい。
なお、導電性樹脂層は、複数層で形成されていてもよい。導電性樹脂層の最も厚い部分の厚みは、１０μｍ以上１５０μｍ以下であることが好ましい。
なお、第１の下地電極層５０Ａおよび第２の下地電極層５０Ｂを設けずに、積層体１０上に後述の第１のめっき層６０Ａおよび第２のめっき層６０Ｂが直接配置される構成であってもよい。すなわち、積層セラミックコンデンサ１は、第１の内部電極層３１と、第２の内部電極層３２とに、直接電気的に接続されるめっき層を含む構成であってもよい。このような場合、前処理として積層体１０の表面に触媒を配設した後で、めっき層が形成されてもよい。
この場合においても、めっき層は、複数層であることが好ましい。下層めっき層および上層めっき層はそれぞれ、例えば、Ｃｕ、Ｎｉ、Ｓｎ、Ｐｂ、Ａｕ、Ａｇ、Ｐｄ、ＢｉまたはＺｎなどから選ばれる少なくとも１種の金属またはこれらの金属を含む合金を含むことが好ましい。下層めっき層は、はんだバリア性能を有するＮｉを用いて形成されることがより好ましい。上層めっき層は、はんだ濡れ性が良好なＳｎまたはＡｕを用いて形成されることがより好ましい。なお、例えば、第１の内部電極層３１および第２の内部電極層３２がＮｉを用いて形成される場合は、下層めっき層は、Ｎｉと接合性のよいＣｕを用いて形成されることが好ましい。なお、上層めっき層は必要に応じて形成されればよく、外部電極４０は、下層めっき層のみで構成されてもよい。また、めっき層は、上層めっき層を最外層としてもよいし、上層めっき層の表面にさらに他のめっき層を形成してもよい。
下地電極層を設けずに配置するめっき層の１層あたりの厚みは、２μｍ以上１０μｍ以下であることが好ましい。なお、めっき層は、ガラスを含まないことが好ましい。めっき層の単位体積あたりの金属割合は、９９体積％以上であることが好ましい。
なお、めっき層を積層体１０上に直接形成する場合は、下地電極層の厚みを削減することができる。よって、下地電極層の厚みを削減した分、積層セラミックコンデンサ本体２の高さ方向Ｔの寸法を低減させて、積層セラミックコンデンサ本体２の低背化を図ることができる。あるいは、下地電極層の厚みを削減した分、第１の内部電極層３１および第２の内部電極層３２の間に挟まれる誘電体層２０の厚みを厚くし、素体厚みの向上を図ることができる。このように、めっき層を積層体１０上に直接形成することで、積層セラミックコンデンサの設計自由度を向上させることができる。
なお、積層体１０と外部電極４０を含む積層セラミックコンデンサ本体２の長さ方向の寸法をＬ寸法とすると、Ｌ寸法は、０．２ｍｍ以上１０ｍｍ以下であることが好ましい。また、積層セラミックコンデンサ本体２の高さ方向の寸法をＴ寸法とすると、Ｔ寸法は、０．１ｍｍ以上１０ｍｍ以下であることが好ましい。また、積層セラミックコンデンサ本体２の幅方向の寸法をＷ寸法とすると、Ｗ寸法は、０．１ｍｍ以上１０ｍｍ以下であることが好ましい。
なお、本実施形態においては、積層セラミックコンデンサ本体２の第１の端面ＬＳ１側の第１の表面Ｓ１は、第１の端面ＬＳ１上に配置された第１の外部電極４０Ａの表面によって構成されている。積層セラミックコンデンサ本体２の第２の端面ＬＳ２側の第２の表面Ｓ２は、第２の端面ＬＳ２上に配置された第２の外部電極４０Ｂの表面によって構成されている。
図１～図６Ａに加えて、図１１～図１２Ｂを用いて、金属端子１００について説明する。図１１は、図４に対応する図であって、第２の主面ＴＳ２から第１の主面ＴＳ１に向かって高さ方向に見たときの矢視図であり、外装材３および積層セラミックコンデンサ本体２を除外した際の、金属端子１００を示す図である。なお、図１１においては、積層セラミックコンデンサ本体２の積層体１０および外部電極４０の輪郭形状が二点鎖線で示されている。図１２Ａは、図６Ａに示す積層セラミックコンデンサ１のＸＩＩＡ部拡大図である。図１２Ｂは、図６に示す積層セラミックコンデンサ１のＸＩＩＢ部拡大図である。
金属端子１００は、第１の金属端子１００Ａと、第２の金属端子１００Ｂと、を有する。
第１の金属端子１００Ａおよび第２の金属端子１００Ｂは、積層セラミックコンデンサ１が実装されるべき後述の実装基板（図１７の実装基板３１０を参照）の実装面に実装される金属端子である。第１の金属端子１００Ａおよび第２の金属端子１００Ｂは、例えば板状のリードフレームである。なお、本実施形態においては、積層体１０の第１の主面ＴＳ１は、積層セラミックコンデンサ１が実装されるべき実装基板の実装面と対向する面である。
第１の金属端子１００Ａは、第１の主面ＴＳ１と対向し、第１の外部電極４０Ａに接続される第１の接合部１１０Ａと、第１の接合部１１０Ａに接続され、実装基板の実装面から遠ざかるように延び、第１の端面ＬＳ１と対向する第１の立ち上がり部１２０Ａと、第１の立ち上がり部１２０Ａに接続され、積層セラミックコンデンサ本体２から遠ざかるように長さ方向Ｌに延びる第１の延長部１３０Ａと、第１の延長部１３０Ａに接続され、実装基板の実装面側に向かって延びる第１の立ち下がり部１４０Ａと、第１の立ち下がり部１４０Ａに接続され、実装基板の実装面に沿う方向に延びる第１の実装部１５０Ａと、を有する。図６Ａおよび図１２Ａに示すように、第１の立ち上がり部１２０Ａと、積層セラミックコンデンサ本体２の第１の端面ＬＳ１側の第１の表面Ｓ１との間には、隙間部Ｇが存在している。
第２の金属端子１００Ｂは、第１の主面ＴＳ１と対向し、第２の外部電極４０Ｂに接続される第２の接合部１１０Ｂと、第２の接合部１１０Ｂに接続され、実装基板の実装面から遠ざかるように延び、第２の端面ＬＳ２と対向する第２の立ち上がり部１２０Ｂと、第２の立ち上がり部１２０Ｂに接続され、積層セラミックコンデンサ本体２から遠ざかるように長さ方向Ｌに延びる第２の延長部１３０Ｂと、第２の延長部１３０Ｂに接続され、実装基板の実装面側に向かって延びる第２の立ち下がり部１４０Ｂと、第２の立ち下がり部１４０Ｂに接続され、実装基板の実装面に沿う方向に延びる第２の実装部１５０Ｂと、を有する。図６Ａおよび図１２Ｂに示すように、第２の立ち上がり部１２０Ｂと、積層セラミックコンデンサ本体２の第２の端面ＬＳ２側の第２の表面Ｓ２との間には、隙間部Ｇが存在している。
なお、第１の立ち下がり部１４０Ａおよび第２の立ち下がり部１４０Ｂは、積層セラミックコンデンサ１の外装材３と実装基板の実装面との間に隙間を設けることが可能な程度に、装基板の実装面に向かって延びていることが好ましい。
なお、このような第１の金属端子１００Ａおよび第２の金属端子１００Ｂを採用することにより、実装基板と積層セラミックコンデンサ本体２との距離を長くすることができ、実装基板からの応力を緩和する効果が得られる。また、実装基板側に設けられる外装材３の厚みを厚くすることができ、絶縁性を確保することができる。
なお、図６Ａおよび図１１に示すように、第１の金属端子１００Ａの第１の実装部１５０Ａと第２の金属端子１００Ｂの第２の実装部１５０Ｂとの離間距離Ｌ４は、積層セラミックコンデンサ本体２の第１の外部電極４０Ａと第２の外部電極４０Ｂとの離間距離Ｌ３よりも長い。
接合材５は、積層セラミックコンデンサ本体２と、金属端子１００とを接合する。接合材５は、第１の接合材５Ａと、第２の接合材５Ｂと、を有する。
図６Ａに示すように、第１の金属端子１００Ａは、第１の接合材５Ａを介して第１の外部電極４０Ａに接続される。第２の金属端子１００Ｂは、第２の接合材５Ｂを介して第２の外部電極４０Ｂに接続される。
接合材５は、はんだであることが好ましい。例えば、Ｐｂフリーはんだであってもよい。Ｐｂフリーはんだとしては、例えばＳｎ－Ｓｂ系、Ｓｎ－Ａｇ－Ｃｕ系、Ｓｎ－Ｃｕ系、Ｓｎ－Ｂｉ系などの鉛フリーはんだが好ましい。例えば、Ｓｎ－１０Ｓｂ～Ｓｎ－１５Ｓｂはんだを用いることができる。
図５～図６Ｂ、図１２Ａ、図１２Ｂを用いて、金属シールドとしての静電遮蔽金属２００について説明する。
静電遮蔽金属２００は、外装材３の内部に埋設されている。静電遮蔽金属２００は、外装材３の表面と、積層セラミックコンデンサ本体２の表面の間の位置であって、積層セラミックコンデンサ本体２から離れた位置に配置されている。
静電遮蔽金属２００は、積層セラミックコンデンサ本体２の少なくとも一部を覆う。静電遮蔽金属２００は、積層セラミックコンデンサ本体２の第１の主面ＴＳ１、第２の主面ＴＳ２、第１の側面ＷＳ１および第２の側面ＷＳ２のうち、積層セラミック電子部品が実装されるべき実装基板の実装面と対向する面の少なくとも一部を覆うように配置されていることが好ましい。本実施形態においては、静電遮蔽金属２００は、第１の主面ＴＳ１の少なくとも一部を覆うように配置されている。なお、静電遮蔽金属２００の幅方向Ｗの寸法は、積層体１０の表面のうち、外部電極から露出している部分の幅方向Ｗの寸法よりも長いことが好ましい。
静電遮蔽金属２００は、略管状の管状部材であることが好ましい。本実施系形態の静電遮蔽金属２００は、積層体１０の第１の主面ＴＳ１の少なくとも一部と、第２の主面ＴＳ２の少なくとも一部と、第１の側面ＷＳ１の少なくとも一部と、第２の側面ＷＳ２の少なくとも一部と、を覆うように配置されている。すなわち、本実施形態の静電遮蔽金属２００は、第１の主面ＴＳ１の少なくとも一部を覆う第１の遮蔽部２００Ａと、第２の主面ＴＳ２の少なくとも一部を覆う第２の遮蔽部２００Ｂと、第１の側面ＷＳ１の少なくとも一部を覆う第３の遮蔽部２００Ｃと、第２の側面ＷＳ２の少なくとも一部を覆う第４の遮蔽部２００Ｄと、を有する。なお、静電遮蔽金属２００は、積層セラミックコンデンサ本体２の積層体１０のＷＴ断面の形状に対応した断面形状、例えば断面矩形の管状部材であることが好ましい。ただし、静電遮蔽金属２００は、例えば断面円形の管状部材であってもよいし、断面多角形の管状部材であってもよい。
静電遮蔽金属２００は、積層体１０の表面のうち、外部電極４０から露出している部分を覆うように配置されていることが好ましい。静電遮蔽金属２００の長さ方向Ｌの寸法Ｌ５は、積層体１０の表面のうち、外部電極４０から露出している部分の長さ方向Ｌの寸法Ｌ３よりも長いことが好ましい。より好ましくは、静電遮蔽金属２００の長さ方向Ｌの寸法Ｌ５は、積層セラミック電子部品本体の長さ方向Ｌの寸法Ｌ０よりも長い。より好ましくは、静電遮蔽金属２００の長さ方向Ｌの寸法Ｌ５は、第１の金属端子１００Ａの第１の切り欠き１６０Ａの第１の端面ＬＳ１側の位置と、第２の金属端子１００Ｂの第２の切り欠き１６０Ｂの第２の端面ＬＳ２側の位置とを結ぶ長さ方向の距離よりも長い。あるいは、静電遮蔽金属２００の長さ方向Ｌの寸法Ｌ５は、第１の接合部１１０Ａと第１の立ち上がり部１２０Ａとの接続部を構成する屈曲部Ｂ１と、第２の接合部１１０Ｂと第２の立ち上がり部１２０Ｂとの接続部を構成する屈曲部Ｂ２とを結ぶ長さ方向の距離Ｌ６よりも長いことがより好ましい。
静電遮蔽金属２００を構成する部材として、例えば、金属板、金網、金属薄膜等が用いられる。本実施形態においては、静電遮蔽金属２００を構成する部材として、金属板が用いられている。
本実施形態の静電遮蔽金属２００は、金属板によって構成された、略管状の管状部材である。本実施形態の静電遮蔽金属２００は、後述の製造方法の説明において詳述する、第１の金属板２１０と、第２の金属板２２０とにより構成される。図６Ｂに示すように、第１の金属板２１０は、断面コの字型の金属板により構成されている。第１の金属板２１０は、２つの屈曲部を有し、積層体１０の第１の主面ＴＳ１、第２の主面ＴＳ２、第１の側面ＷＳ１および第２の側面ＷＳ２のうち、３つの面を覆う。本実施形態においては、第１の金属板２１０は、積層体１０の第２の主面ＴＳ２、第１の側面ＷＳ１および第２の側面ＷＳ２の３つの面を覆う。第２の金属板２２０は、平板状の金属板により構成されている。第２の金属板２２０は、積層体１０の第１の主面ＴＳ１、第２の主面ＴＳ２、第１の側面ＷＳ１および第２の側面ＷＳ２のうち、第１の金属板２１０によって覆われていない面を覆う。本実施形態においては、第２の金属板２２０は、積層体１０の第１の主面ＴＳ１を覆う。
なお、管状の静電遮蔽金属２００は、長さ方向Ｌに沿って設けられたスリットまたは接合部を有していてもよい。すなわち、第１の金属板２１０と第２の金属板２２０とが近接している部分Ｓは、接合されてもよいし、接合されずにそのままスリットとして残っていてもよい。特に屈曲した金属端子１００を用いる構成においては、静電遮蔽金属２００として、スリットも接合部も有しないシームレス管状部材を用いるよりも、スリットまたは接合部を有する管状部材を用いた方が、製造が容易となる。ただし、シームレス管状部材を用いてもよい。
なお、管状の静電遮蔽金属２００の第１の端面ＬＳ１側の開口部の開口面積は、積層セラミックコンデンサ本体２の第１の端面ＬＳ１側の第１の表面Ｓ１の面積よりも大きくてもよい。管状の静電遮蔽金属２００の第２の端面ＬＳ２側の開口部の開口面積は、積層セラミックコンデンサ本体の第２の端面ＬＳ２側の第２の表面Ｓ２の面積よりも大きくてもよい。これにより、静電遮蔽金属２００が、積層セラミックコンデンサ本体２の外部電極４０や、金属端子１００と接触する状況になりにくい。また、製造が容易となる。
以上のように、静電遮蔽金属２００は、２つの屈曲部を有し、積層セラミックコンデンサ本体２の積層体１０の第１の主面ＴＳ１、第２の主面ＴＳ２、第１の側面ＷＳ１および第２の側面ＷＳ２のうち、３つの面を覆う部材を含んでいることが好ましい。これにより、製造が容易となる。
なお、静電遮蔽金属２００の具体的な形態は、これに限らない。例えば、管状の静電遮蔽金属２００が、断面Ｌ字状の２つの金属板により構成されてもよい。製造工程を考慮すると、２つの金属板、あるいは複数の金属板により、管状の静電遮蔽金属２００が構成されることが好ましい。ただし、１つの金属板を巻いて管状の静電遮蔽金属２００を形成してもよい。また、管状の静電遮蔽金属２００として、スリットも接合部も有しない管状部材を用いてもよい。
静電遮蔽金属２００を構成する金属板は、ＮｉまたはＡｌの少なくとも一方を含む金属板であることが好ましい。静電遮蔽金属２００を構成する金属板の厚みは、０．０５ｍｍ以上０．２ｍｍ以下であることが好ましい。なお、金網を巻いて管状の静電遮蔽金属２００を形成してもよい。
第１の金属板２１０と積層セラミックコンデンサ本体２との間および、第２の金属板２２０と積層セラミックコンデンサ本体２との間には、後述の製造方法の説明において詳述する、絶縁層（図１４Ａ～図１６Ｂの絶縁層５１０、５２０を参照）が設けられていてもよい。これにより、積層セラミックコンデンサ本体２と静電遮蔽金属２００との相対的な位置決めが容易となり、その後の外装材３の成型工程等が容易となる。積層セラミックコンデンサ本体２と絶縁層の間、第１の金属板２１０と絶縁層の間、第２の金属板２２０と絶縁層との間は、それぞれ接着剤により接合されていてもよい。絶縁層および接着剤は、外装材３と同種の材料であってもよい。絶縁層は、例えば熱硬化型エポキシ樹脂であってもよい。接着剤は、例えばエポキシ系接着剤であってもよい。本実施形態においては、絶縁層および接着剤は、外装材３と同種の材料で構成されている。よって、図６Ａ、図６Ｂ、図１２Ａ、図１２Ｂにおいて、絶縁層および接着剤は、外装材３と区別して示されていない。ただし、絶縁層および接着剤は、外装材３と異なる材料であってもよい。絶縁層は、積層セラミックコンデンサ１の完成後において、外装材３と同様、積層セラミックコンデンサ本体２と静電遮蔽金属２００の間を絶縁する機能を有する。
図１～図６Ｂ、図１２Ａ、図１２Ｂを用いて、外装材３について説明する。
外装材３は、高さ方向Ｔに相対する第１の主面ＭＴＳ１および第２の主面ＭＴＳ２と、高さ方向Ｔに直交する幅方向Ｗに相対する第１の側面ＭＷＳ１および第２の側面ＭＷＳ２と、高さ方向Ｔおよび幅方向Ｗに直交する長さ方向Ｌに相対する第１の端面ＭＬＳ１および第２の端面ＭＬＳ２と、を含む。外装材３の第１の端面ＭＬＳ１は、外装材３の表面における、積層体１０の第１の端面ＬＳ１側の表面である。外装材３の第２の端面ＭＬＳ２は、外装材３の表面における、積層体１０の第２の端面ＬＳ２側の表面である。
外装材３の第１の側面ＭＷＳ１、第２の側面ＭＷＳ２、第１の端面ＭＬＳ１、および第２の端面ＭＬＳ２には、高さ方向Ｔの中央部付近に、パーティングラインＰＬを有する。パーティングラインＰＬは、外装材３を成型する際に用いられる金型の分割面に対応するラインである。外装材３の表面には、パーティングラインＰＬを境界にした抜き勾配が設けられている。
外装材３の第１の側面ＭＷＳ１は、第１の主面側の表面ＭＷＳ１Ａと、第２の主面側の表面ＭＷＳ１Ｂと、を有する。外装材３の第２の側面ＭＷＳ２は、第１の主面側の表面ＭＷＳ２Ａと、第２の主面側の表面ＭＷＳ２Ｂと、を有する。外装材３の第１の端面ＭＬＳ１は、第１の主面側の表面ＭＬＳ１Ａと、第２の主面側の表面ＭＬＳ１Ｂと、を有する。外装材３の第２の端面ＭＬＳ２は、第１の主面側の表面ＭＬＳ２Ａと、第２の主面側の表面ＭＬＳ２Ｂと、を有する。これらの第１の主面側の表面と第２の主面側の表面は、パーティングラインＰＬを境界として分かれて配置されている。
第１の主面側の表面ＭＷＳ１Ａ、ＭＷＳ２Ａ、ＭＬＳ１Ａ、ＭＬＳ２Ａそれぞれは、パーティングラインＰＬから第１の主面ＴＳ１に近づくについて外装材３のＬＷ断面の断面積が小さくなるような抜き勾配が設けられている。第２の主面側の表面ＭＷＳ１Ｂ、ＭＷＳ２Ｂ、ＭＬＳ１Ｂ、ＭＬＳ２Ｂそれぞれは、パーティングラインＰＬをから第２の主面ＴＳ２に近づくについて、外装材３のＬＷ断面の断面積が小さくなるような抜き勾配が設けられている。
外装材３は、積層セラミックコンデンサ本体２と、静電遮蔽金属２００と、積層セラミックコンデンサ本体２と金属端子１００とを接続する接合材５と、金属端子１００の一部と、を覆う。具体的には、外装材３は、積層セラミックコンデンサ本体２の全体と、第１の接合材５Ａおよび第２の接合材５Ｂの全体と、第１の金属端子１００Ａの一部と、第２の金属端子１００Ｂの一部と、を覆うように配置されている。
例えば、外装材３は、第１の金属端子１００Ａのうち、第１の接合部１１０Ａの全体と、第１の立ち上がり部１２０Ａの全体と、第１の延長部１３０Ａの少なくとも一部と、を覆うように配置されている。また、外装材３は、第２の金属端子１００Ｂのうち、第２の接合部１１０Ｂの全体と、第２の立ち上がり部１２０Ｂの全体と、第２の延長部１３０Ｂの少なくとも一部と、を覆うように配置されている。
なお、本実施形態においては、第１の金属端子１００Ａの第１の延長部１３０Ａは、外装材３の第１の端面ＭＬＳ１から突出して一部が露出している。第２の金属端子１００Ｂの第２の延長部１３０Ｂは、外装材３の第２の端面ＭＬＳ２から突出して一部が露出している。より具体的には、第１の金属端子１００Ａの第１の延長部１３０Ａは、外装材３の第１の端面ＭＬＳ１のパーティングラインＰＬから突出して一部が露出している。第２の金属端子１００Ｂの第２の延長部１３０Ｂは、外装材３の第２の端面ＭＬＳ２のパーティングラインＰＬから突出して一部が露出している。
外装材３の第２の主面ＭＴＳ２は所定の平坦度を有する平面状に構成されていることが好ましい。これにより、実装基板に積層セラミックコンデンサ１を搭載する際に用いる実装機のマウンターの吸着不良を防止することができる。よって、確実に実装基板に積層セラミックコンデンサ１を搭載することが可能となる。その結果、実装不良の発生を抑制することが可能となる。
外装材３の第２の主面ＭＴＳ２から積層セラミックコンデンサ本体２の表面までの最小距離は、４５０μｍ以上７５０μｍ以下であることが好ましい。外装材３の第１の主面ＭＴＳ１から第１の金属端子１００Ａの第１の接合部１１０Ａまでの最小距離は、４５０μｍ以上７５０μｍ以下であることが好ましい。外装材３の第１の主面ＭＴＳ１から第２の金属端子１００Ｂの第２の接合部１１０Ｂまでの最小距離は、４５０μｍ以上７５０μｍ以下であることが好ましい。外装材３の第１の側面ＭＷＳ１から積層セラミックコンデンサ本体２の表面までの最小距離は、２００μｍ以上５００μｍ以下であることが好ましい。外装材３の第２の側面ＭＷＳ２から積層セラミックコンデンサ本体２の表面までの最小距離は、２００μｍ以上５００μｍ以下であることが好ましい。外装材３の第１の端面ＭＬＳ１から積層セラミックコンデンサ本体２の表面までの最小距離は、３００μｍ以上７００μｍ以下であることが好ましい。外装材３の第２の端面ＭＬＳ２から積層セラミックコンデンサ本体２の表面までの最小距離は、３００μｍ以上７００μｍ以下であることが好ましい。外装材３の第１の端面ＭＬＳ１の第１の主面側の表面ＭＬＳ１Ａから第１の金属端子１００Ａの第１の立ち上がり部１２０Ａまでの長さ方向Ｌの平均距離は、２００μｍ以上６５０μｍ以下であることが好ましい。外装材３の第２の端面ＭＬＳ２の第１の主面側の表面ＭＬＳ２Ａから第２の金属端子１００Ｂの第２の立ち上がり部１２０Ｂまでの長さ方向Ｌの平均距離は、２００μｍ以上６５０μｍ以下であることが好ましい。
なお、積層セラミックコンデンサ本体２の表面から静電遮蔽金属２００までの最小距離ｄ１は、４００μｍ以上６００μｍ以下であることが好ましい。また、第１の金属端子１００Ａの第１の接合部１１０Ａから静電遮蔽金属２００までの最小距離ｄ２は、４００μｍ以上６００μｍ以下であることが好ましい。第２の金属端子１００Ｂの第２の接合部１１０Ｂから静電遮蔽金属までの最小距離ｄ２は、４００μｍ以上６００μｍ以下であることが好ましい。外装材３の表面から静電遮蔽金属２００までの最小距離ｄ３は、５０μｍ以上１５０μｍ以下であることが好ましい。
積層セラミックコンデンサ本体２と静電遮蔽金属２００の間には、外装材３が充填されている。金属端子１００と静電遮蔽金属２００の間には、外装材３が充填されている。これにより、積層セラミックコンデンサ１のサイズの増大を抑制しつつ、積層セラミックコンデンサ本体２と静電遮蔽金属２００の間の絶縁性を確保することができる。また、静電遮蔽金属２００が外装材３に埋設されていることにより、静電遮蔽金属２００の露出を原因とする沿面放電の可能性を低減することができる。
外装材３は、樹脂により形成されることが好ましい。例えば、トランスファーモールド法やインジェクションモールド法等によってエンジニアリングプラスチックがモールドされることにより、外装材３が形成されてもよい。特に、外装材３の材料は、熱硬化型エポキシ樹脂からなることが好ましい。これにより、外装材３と、積層セラミックコンデンサ本体２および金属端子１００との密着性を確保し、耐電圧および耐湿性能の向上効果を得ることができる。外装材３は、例えば、液状や粉状のシリコーン系やエポキシ系などの樹脂が塗装されることにより形成されてもよい。
このように、外装材３が、外部電極４０および金属端子１００といった導体金属部分を広い範囲で覆うことにより、導体間の絶縁表面距離（沿面距離）を確保することができる。また、外装材３によって導体金属部分を広い範囲で覆うことにより、表面放電リスクを回避することができる。
なお、外装材３の形状は特に限定されない。例えば、角錐台等の切頭錐体であってもよい。なお、外装材３の角部の形状は、特に限定されることなく、丸められていてもよい。
図５、図６Ａ、図１１～図１２Ｂに加えて、図１２Ｃを用いて、積層セラミックコンデンサ本体２の外部電極４０と金属端子１００の接合部の周辺の構成および、金属端子１００の詳細を説明する。図１２Ｃは、第１の金属端子１００Ａの部分外観斜視図である。
図１２Ｃは、金属端子１００を代表して、第１の金属端子１００Ａの外観の一部を示している。なお、第１の金属端子１００Ａと、第２の金属端子１００Ｂは、積層セラミックコンデンサ１の長さ方向Ｌの中央のＷＴ断面に対して概ね面対称である。よって、第２の金属端子１００Ｂの外観斜視図（不図示）は、第１の金属端子１００Ａの外観斜視図と基本的に同じとなる。
第１の金属端子１００Ａは、第１の切り欠き１６０Ａと、第１の開口部１７０Ａと、第３の切り欠き１８０Ａと、を有する。
第１の切り欠き１６０Ａは、第１の接合部１１０Ａの端部から第１の立ち上がり部１２０Ａの途中の位置まで連続して延びる。これにより、例えば外装材３のモールド時に、外装材３を構成する樹脂が、第１の切り欠き１６０Ａを通じて流通するため、隙間部Ｇ内に樹脂が充填されやすくなる。また、外装材３を構成する樹脂が第１の切り欠き１６０Ａに配置されることにより、第１の金属端子１００Ａの第１の立ち上がり部１２０Ａの一面側の樹脂と他面側の樹脂が第１の切り欠き１６０Ａ内の樹脂により接続されるため、より構造が強固となる。なお、第１の切り欠き１６０Ａの切りかかれている部分は第１の立ち上がり部１２０Ａの途中の位置までとなっているため、第１の金属端子１００Ａの強度は確保される。なお、本実施形態の第１の立ち上がり部１２０Ａは、傾斜しているため、例えば外装材３のモールド時に、外装材３を構成する樹脂が、隙間部Ｇ内に入り込み、第１の切り欠き１６０Ａを通じて流通しやすい。
図１２Ｃに示すように、第１の切り欠き１６０Ａの高さ方向Ｔの立ち上がり高さＴ３は、第１の立ち上がり部１２０Ａの高さ方向Ｔの立ち上がり高さＴ２の半分以下の寸法であることが好ましい。これにより、例えば外装材３のモールド時に、外装材３を構成する樹脂の流通性を確保しつつ、第１の金属端子１００Ａの強度を確保することができる。
なお、第１の接合部１１０Ａは、第１の切り欠き１６０Ａにより分断された、第１の側面ＷＳ１側の第１の接合片１１１Ａと、第２の側面ＷＳ２側の第２の接合片１１２Ａと、を有する。
第１の開口部１７０Ａは、第１の延長部１３０Ａに配置されている。このように、第１の金属端子１００Ａに、前述の第１の切り欠き１６０Ａに加えて、第１の開口部１７０Ａを設けることにより、例えば外装材３のモールド時に、外装材３を構成する樹脂の流通性をより高めることができる。また、外装材３を構成する樹脂が第１の開口部１７０Ａに配置されることにより、第１の金属端子１００Ａの第１の延長部１３０Ａの一面側の樹脂と他面側の樹脂が第１の開口部１７０Ａ内の樹脂により接続されるため、より構造が強固となる。以上の構成によって、第１の切り欠き１６０Ａのうち、第１の立ち上がり部１２０Ａに形成された部分と、第１の開口部１７０Ａには、外装材３を構成する同一の材料が配置されることが好ましい。これにより、積層セラミックコンデンサ１の構造が強固となる。
第３の切り欠き１８０Ａは、第１の実装部１５０Ａの端部から第１の立ち下がり部１４０Ａの途中の位置まで連続して延びる。
図１１および図１２Ｃに示すように、第１の金属端子１００Ａの第１の接合部１１０Ａの幅方向の長さＷ２は、第１の立ち上がり部１２０Ａの幅方向の長さＷ３よりも長い。これにより、第１の接合材５Ａによる、第１の外部電極４０Ａと、第１の金属端子１００Ａの接合領域を広く確保することができる。特に、上述のように第１の切り欠き１６０Ａを設けた場合であっても、第１の接合材５Ａによる、第１の外部電極４０Ａと、第１の金属端子１００Ａの接合領域を広く確保することができる。
なお、第１の切り欠き１６０Ａの幅方向Ｗの長さＷ４は、第１の開口部１７０Ａの幅方向Ｗの長さＷ５と同程度であってもよい。第１の切り欠き１６０Ａの高さ方向Ｔの立ち上がり高さＴ３は、第１の開口部１７０Ａの長さ方向Ｌの長さＬ６と同程度であってもよい。例えば、第１の立ち上がり部１２０Ａに形成されている第１の切り欠き１６０Ａの面積は、第１の開口部１７０Ａの面積の５０％以上２００％以下の範囲内であってもよい。これにより、例えば外装材３のモールド時に、外装材３を構成する樹脂がバランスよく流通する。
第２の金属端子１００Ｂは、第２の切り欠き１６０Ｂと、第２の開口部１７０Ｂと、第４の切り欠き１８０Ｂと、を有する。
第２の切り欠き１６０Ｂは、第２の接合部１１０Ｂの端部から第２の立ち上がり部１２０Ｂの途中の位置まで連続して延びる。これにより、例えば外装材３のモールド時に、外装材３を構成する樹脂が、第２の切り欠き１６０Ｂを通じて流通するため、隙間部Ｇ内に樹脂が充填されやすくなる。また、外装材３を構成する樹脂が第２の切り欠き１６０Ｂに配置されることにより、第２の金属端子１００Ｂの第２の立ち上がり部１２０Ｂの一面側の樹脂と他面側の樹脂が第２の切り欠き１６０Ｂ内の樹脂により接続されるため、より構造が強固となる。なお、第２の切り欠き１６０Ｂの切りかかれている部分は第２の立ち上がり部１２０Ｂの途中の位置までとなっているため、第２の金属端子１００Ｂの強度は確保される。なお、本実施形態の第２の立ち上がり部１２０Ｂは、傾斜しているため、例えば外装材３のモールド時に、外装材３を構成する樹脂が、隙間部Ｇ内に入り込み、第２の切り欠き１６０Ｂを通じて流通しやすい。
第２の切り欠き１６０Ｂの高さ方向Ｔの立ち上がり高さＴ３は、第２の立ち上がり部１２０Ｂの高さ方向Ｔの立ち上がり高さＴ２の半分以下の寸法であることが好ましい。これにより、例えば外装材３のモールド時に、外装材３を構成する樹脂の流通性を確保しつつ、第２の金属端子１００Ｂの強度を確保することができる。
なお、第２の接合部１１０Ｂは、第２の切り欠き１６０Ｂにより分断された、第１の側面ＷＳ１側の第３の接合片１１１Ｂと、第２の側面ＷＳ２側の第４の接合片１１２Ｂと、を有する。
第２の開口部１７０Ｂは、第２の延長部１３０Ｂに配置されている。このように、第２の金属端子１００Ｂに、前述の第２の切り欠き１６０Ｂに加えて、第２の開口部１７０Ｂを設けることにより、例えば外装材３のモールド時に、外装材３を構成する樹脂の流通性をより高めることができる。また、外装材３を構成する樹脂が第２の開口部１７０Ｂに配置されることにより、第２の金属端子１００Ｂの第２の延長部１３０Ｂの一面側の樹脂と他面側の樹脂が第２の開口部１７０Ｂ内の樹脂により接続されるため、より構造が強固となる。以上の構成によって、第２の切り欠き１６０Ｂのうち、第２の立ち上がり部１２０Ｂに形成された部分と、第２の開口部１７０Ｂには、外装材３を構成する同一の材料が配置されることが好ましい。これにより、積層セラミックコンデンサ１の構造が強固となる。
第４の切り欠き１８０Ｂは、第２の実装部１５０Ｂの端部から第２の立ち下がり部１４０Ｂの途中の位置まで連続して延びる。
図１１に示すように、第２の金属端子１００Ｂの第２の接合部１１０Ｂの幅方向の長さＷ２は、第２の立ち上がり部１２０Ｂの幅方向の長さＷ３よりも長い。これにより、第２の接合材５Ｂによる、第２の外部電極４０Ｂと、第２の金属端子１００Ｂの接合領域を広く確保することができる。特に、上述のように第２の切り欠き１６０Ｂを設けた場合であっても、第２の接合材５Ｂによる、第２の外部電極４０Ｂと、第２の金属端子１００Ｂの接合領域を広く確保することができる。
なお、第２の切り欠き１６０Ｂの幅方向Ｗの長さＷ４は、第２の開口部１７０Ｂの幅方向Ｗの長さＷ５と同程度であってもよい。第２の切り欠き１６０Ｂの高さ方向Ｔの立ち上がり高さＴ３は、第２の開口部１７０Ｂの長さ方向Ｌの長さＬ６と同程度であってもよい。例えば、第２の立ち上がり部１２０Ｂに形成されている第２の切り欠き１６０Ｂの面積は、第２の開口部１７０Ｂの面積の５０％以上２００％以下の範囲内であってもよい。これにより、例えば外装材３のモールド時に、外装材３を構成する樹脂がバランスよく流通する。
なお、本実施形態においては、第１の金属端子１００Ａの第１の接合部１１０Ａは、第１の切り欠き１６０Ａにより分断されている。また、第２の金属端子１００Ｂの第２の接合部１１０Ｂは、第２の切り欠き１６０Ｂにより分断されている。この効果について、図１３Ａおよび図１３Ｂを用いて説明する。
図１３Ａおよび図１３Ｂは、図６の積層セラミックコンデンサ１のＸＩＩＩ－ＸＩＩＩ線に沿った模式的な断面図であり、第１の切り欠き１６０Ａの有無によって生じる影響を説明するための模式的な図である。なお、第１の金属端子１００Ａと、第２の金属端子１００Ｂは、積層セラミックコンデンサ１の長さ方向Ｌの中央のＷＴ断面に対して概ね面対称である。よって、金属端子１００を代表して、第１の金属端子１００Ａを図示して説明する。
図１３Ａは、第１の接合部１１０Ａに、第１の切り欠き１６０Ａが設けられていない場合において生じ得る、積層セラミックコンデンサ本体２の状態ついて説明する図である。
図１３Ａに模式的に示されるように、外部電極４０が形成された後の積層セラミックコンデンサ本体２のＷＴ断面は、その製法上、わずかに膨らむように湾曲している。なお、図１３Ａおよび図１３Ｂにおいては、模式的に膨らみが強調されて示されている。このような膨らみがあるため、積層セラミックコンデンサ本体２と、第１の金属端子１００Ａおよび第２の金属端子１００Ｂとを接合するリフロー工程において、第１の接合部１１０Ａに第１の切り欠き１６０Ａが設けられていない場合、積層セラミックコンデンサ本体２は回転して傾いてしまう可能性がある。この場合、静電遮蔽金属２００を組みつけたときに、静電遮蔽金属２００と積層セラミックコンデンサ本体２の表面とが部分的に近づく。よって、静電遮蔽金属２００と外部電極４０が接触し、第１の外部電極４０Ａと第２の外部電極４０Ｂが短絡する可能性がある。
図１３Ｂに示すように、また、図１１にも示されるように、本実施形態においては、第１の金属端子１００Ａの第１の接合部１１０Ａは、第１の切り欠き１６０Ａにより分断された、第１の側面ＷＳ１側の第１の接合片１１１Ａと、第２の側面ＷＳ２側の第２の接合片１１２Ａと、を有する。同様に、第２の金属端子１００Ｂの第２の接合部１１０Ｂは、第２の切り欠き１６０Ｂにより分断された、第１の側面ＷＳ１側の第３の接合片１１１Ｂと、第２の側面ＷＳ２側の第４の接合片１１２Ｂと、を有する。よって、図１３Ｂに示すように、２つの接合片が、わずかに湾曲している積層セラミックコンデンサ本体を支持するため、積層セラミックコンデンサ本体２が傾きにくい。よって、静電遮蔽金属２００と積層セラミックコンデンサ本体２の表面との距離を確保することができる。
第１の金属端子１００Ａおよび第２の金属端子１００Ｂは、端子本体と、端子本体の表面に配置されるめっき膜を有する。
端子本体は、Ｎｉ、Ｆｅ、Ｃｕ、Ａｇ、Ｃｒまたはこれらの金属のうちの一種以上の金属を主成分として含む合金からなることが好ましい。例えば、端子本体の母材の金属を、Ｆｅ－４２Ｎｉ合金やＦｅ－１８Ｃｒ合金やＣｕ－８Ｓｎ合金とすることができる。また、放熱性の観点からは、端子本体の母材の金属を、熱伝導率の高い無酸素銅やＣｕ系合金とすることができる。このように、端子本体の材料を熱伝導の良い銅系にすることで、低ＥＳＲ化や低熱抵抗化を実現することができる。また、本実施形態においては、端子本体の母材の金属を、はんだのぬれ性が低いステンレスやアルミとすることもできる。少なくとも、端子本体の母材の金属の表面は、最外表面のめっき膜よりも、はんだのぬれ性が低い表面となっている。端子本体の厚みは、０．０５ｍｍ以上０．５ｍｍ以下程度であることが好ましい。
めっき膜は、めっき膜の最外表面に配置された上層めっき膜と、上層めっき膜よりも下層に配置された下層めっき膜を有していることが好ましい。例えば、めっき膜は、下層めっき膜の上に上層めっき膜が形成された２層構造であってもよい。下層めっき膜は、Ｎｉ、Ｆｅ、Ｃｕ、Ａｇ、Ｃｒまたはこれらの金属のうちの一種以上の金属を主成分として含む合金からなることが好ましい。さらに好ましくは、下層めっき膜は、Ｎｉ、Ｆｅ、Ｃｒまたはこれらの金属のうちの一種以上の金属を主成分として含む合金からなる。下層めっき膜を、高融点のＮｉ、Ｆｅ、Ｃｒまたはこれらの金属のうちの一種以上の金属を主成分として含む合金により形成することにより、金属端子１００の耐熱性を向上させることができる。下層めっき膜の厚みは０．２μｍ以上５．０μｍ以下程度であることが好ましい。上層めっき膜は、Ｓｎ、Ａｇ、Ａｕまたはこれらの金属のうちの一種以上の金属を主成分として含む合金からなることが好ましい。さらに好ましくは、上層めっき膜は、ＳｎまたはＳｎを主成分として含む合金からなる。上層めっき膜をＳｎまたはＳｎを主成分として含む合金により形成することにより、外部電極４０と、金属端子１００とのはんだ付け性を向上させることができる。上層めっき膜の厚みは、１．０μｍ以上５．０μｍ以下程度であることが好ましい。
なお、めっき膜の最外表面に配置された上層めっき膜は、端子本体の母材の金属の表面よりも、はんだのぬれ性が高い表面となっている。また、めっき膜の最外表面に配置された上層めっき膜は、下層めっき膜の表面よりもはんだのぬれ性が高い表面となっている。例えば、下層めっき膜は、Ｎｉめっき膜であることが好ましい。上層めっき膜は、Ｓｎめっき膜であることが好ましい。
なお、第１の金属端子１００Ａ、第２の金属端子１００Ｂは、表面の一部において、めっき膜の最外表面のめっき膜よりも内側の材料が表面に露出している露出面を有していてもよい。表面の一部に露出面を設けることにより、その部分にはんだがのりにくくなるため、はんだスプラッシュ等の問題が生じることを抑制することができる。
ここで、露出面は、下層めっき膜が露出する表面であってもよい。下層めっき膜は、上層めっき膜よりもはんだのぬれ性が低い。また、露出面は、端子本体の母材が露出する表面であってもよい。端子本体の母材表面は、上層めっき膜よりもはんだのぬれ性が低い。
なお、露出面は、端子本体にめっき膜を形成後、除去加工を行うことにより形成されてもよい。除去加工は、例えば、研削や研磨等による機械的な除去加工、レーザートリミングによる除去加工、水酸化ナトリウム等のめっき剥離剤による除去加工等の各種の除去加工であってもよい。また、めっき膜を形成する前に、露出面としたい部分をレジストで覆ってもよい。この場合は、めっき膜の形成後、レジストを除去することにより、露出面が形成される。
なお、外装材３および金属端子１００を含む積層セラミックコンデンサ１の長さ方向の寸法をＬ寸法とすると、Ｌ寸法は、３．２ｍｍ以上２０ｍｍ以下であることが好ましい。また、積層セラミックコンデンサ１の積層方向の寸法をＴ寸法とすると、Ｔ寸法は、１．０ｍｍ以上１０ｍｍ以下であることが好ましい。また、積層セラミックコンデンサ１の幅方向の寸法をＷ寸法とすると、Ｗ寸法は、１．５ｍｍ以上２０ｍｍ以下であることが好ましい。
次に、本実施形態の積層セラミックコンデンサ１の製造方法について説明する。まず、積層セラミックコンデンサ本体２の製造方法について説明する。
誘電体層２０用の誘電体シートおよび内部電極層３０用の導電性ペーストが準備される。誘電体シートおよび内部電極用の導電性ペーストは、バインダおよび溶剤を含む。バインダおよび溶剤は、公知のものであってもよい。
誘電体シート上に、内部電極層３０用の導電性ペーストが、例えば、スクリーン印刷やグラビア印刷などにより所定のパターンで印刷される。これにより、第１の内部電極層３１のパターンが形成された誘電体シートおよび、第２の内部電極層３２のパターンが形成された誘電体シートが準備される。
内部電極層のパターンが印刷されていない誘電体シートが所定枚数積層されることにより、第１の主面ＴＳ１側の第１の主面側外層部１２となる部分が形成される。その上に、第１の内部電極層３１のパターンが印刷された誘電体シートおよび第２の内部電極層３２のパターンが印刷された誘電体シートが順次積層されることにより、内層部１１となる部分が形成される。この内層部１１となる部分の上に、内部電極層のパターンが印刷されていない誘電体シートが所定枚数積層されることにより、第２の主面ＴＳ２側の第２の主面側外層部１３となる部分が形成される。これにより、積層シートが作製される。
積層シートが静水圧プレスなどの手段により積層方向にプレスされることにより、積層ブロックが作製される。
積層ブロックが所定のサイズにカットされることにより、積層チップが切り出される。このとき、バレル研磨などにより積層チップの角部および稜線部に丸みがつけられてもよい。
積層チップが焼成されることにより、積層体１０が作製される。焼成温度は、誘電体層２０や内部電極層３０の材料にもよるが、９００℃以上１４００℃以下であることが好ましい。
積層体１０の両端面に第１の下地電極層５０Ａおよび第２の下地電極層５０Ｂとなる導電性ペーストが塗布される。本実施形態においては、第１の下地電極層５０Ａおよび第２の下地電極層５０Ｂは、焼き付け層である。ガラス成分と金属とを含む導電性ペーストが、例えばディッピングなどの方法により、積層体１０に塗布される。その後、焼き付け処理が行われ、第１の下地電極層５０Ａおよび第２の下地電極層５０Ｂが形成される。この時の焼き付け処理の温度は、７００℃以上９００℃以下であることが好ましい。
なお、焼成前の積層チップと、積層チップに塗布した導電性ペーストとを同時に焼成する場合には、焼付け層は、ガラス成分の代わりにセラミック材料を添加したものを焼き付けて形成することが好ましい。このとき、添加するセラミック材料として、誘電体層２０と同種のセラミック材料を用いることが特に好ましい。この場合は、焼成前の積層チップに対して、導電性ペーストを塗布し、積層チップと積層チップに塗布した導電性ペーストを同時に焼き付けて、焼き付け層が形成された積層体１０を形成する。
なお、第１の下地電極層５０Ａおよび第２の下地電極層５０Ｂとして薄膜層を形成する場合は、積層体１０の第１の主面ＴＳ１上の一部および第２の主面ＴＳ２上の一部に、薄膜層を形成してもよい。薄膜層は、例えば、スパッタリング法によりスパッタ電極であってもよい。第１の下地電極層５０Ａおよび第２の下地電極層５０Ｂとして、積層体１０の第１の主面ＴＳ１の一部および第２の主面ＴＳ２の一部にスパッタ電極を形成する場合は、第１の端面ＬＳ１上および第２の端面ＬＳ２上には焼き付け層を形成してもよい。あるいは、第１の端面ＬＳ１上および第２の端面ＬＳ２上には下地電極層を形成せずに、後述するめっき層を積層体１０に直接形成してもよい。
その後、第１の下地電極層５０Ａの表面に、第１のめっき層６０Ａが形成される。また、第２の下地電極層５０Ｂの表面に、第２のめっき層６０Ｂが形成される。本実施形態では、めっき層として、Ｎｉめっき層およびＳｎめっき層が形成される。Ｎｉめっき層およびＳｎめっき層は、例えばバレルめっき法により、順次形成される。
このような製造工程により、積層セラミックコンデンサ本体２が製造される。
次に、第１の金属端子１００Ａおよび第２の金属端子１００Ｂの製造方法について説明する。
第１の金属端子１００Ａ、第２の金属端子１００Ｂを構成する端子本体にめっき膜が施される。その後、はんだを付着させたくない部分において、めっき膜の少なくとも最外表面を構成する膜が剥離される。これにより、はんだのぬれ性が低い表面が露出する露出面が形成される。あるいは、はんだを付着させたくない部分の表面をレジスト等でマスキングした状態の端子本体に対してめっき処理が施される。これにより、はんだのぬれ性が低い表面が露出する露出面が形成されてもよい。
次に、積層セラミックコンデンサ本体２と、第１の金属端子１００Ａおよび第２の金属端子１００Ｂとを接合する工程について説明する。
第１の外部電極４０Ａと第１の金属端子１００Ａは、第１の接合材５Ａによって接合される。第２の外部電極４０Ｂと第２の金属端子１００Ｂは、第２の接合材５Ｂによって接合される。本実施形態においては、第１の接合材５Ａおよび第２の接合材５Ｂは、はんだである。例えば、リフローによるはんだ付けで接合される場合、第１の接合材５Ａおよび第２の接合材５Ｂは、例えば２７０℃以上２９０℃以下の温度で３０秒以上加熱される。
このリフロー時の加熱により、第１の接合材５Ａおよび第２の接合材５Ｂが溶融する。その後、第１の接合材５Ａが固化し、積層セラミックコンデンサ本体２と、第１の金属端子１００Ａとが接合される。また、第２の接合材５Ｂが固化し、積層セラミックコンデンサ本体２と、第２の金属端子１００Ｂとが接合される。
図１４Ａ～図１６Ｂを用いて、積層セラミックコンデンサ本体２を覆うように静電遮蔽金属２００を配置する工程について説明する。図１４Ａは、静電遮蔽金属２００を構成する、断面コの字型の第１の金属板２１０を示す図であり、第１の主面ＴＳ１側から第２の主面ＴＳ２側に向かって高さ方向に見たときの矢視図である。図１４Ｂは、図１４Ａの第１の金属板２１０のＸＩＶＢ－ＸＩＶＢ線に沿った断面図である。図１５Ａは、静電遮蔽金属２００を構成する、平板状の第２の金属板２２０を示す図であり、第２の主面ＴＳ２側から第１の主面ＴＳ１側に向かって高さ方向に見たときの矢視図である。図１５Ｂは、図１５Ａの第２の金属板２２０のＸＶＢ－ＸＶＢ線に沿った断面図である。図１６Ａは、積層セラミックコンデンサ本体２に、静電遮蔽金属２００が配置された状態を示す図である。図１６Ｂは、図１６Ａに示される静電遮蔽金属２００が配置された積層セラミックコンデンサ本体２のＸＶＩＢ－ＸＶＩＢ線に沿った断面図である。
まず、図１４Ａおよび図１４Ｂに示される、断面コの字型の第１の金属板２１０が準備される。第１の金属板２１０は、一枚の金属板を折り曲げて成型される。本実施形態においては、断面コの字型の第１の金属板２１０は、積層体１０の第２の主面ＴＳ２の少なくとも一部を覆う第２の遮蔽部２００Ｂと、第１の側面ＷＳ１の少なくとも一部を覆う第３の遮蔽部２００Ｃと、第２の側面ＷＳ２の少なくとも一部を覆う第４の遮蔽部２００Ｄと、を構成する。次に、接着剤５１１を用いて、第１の金属板２１０のコの字状の底面に、直方体状の絶縁層５１０が接合される。これを、第１の金属シールド部品４１０とする。
次に、図１５Ａおよび図１５Ｂに示される、平板状の第２の金属板２２０が準備される。本実施形態においては、平板状の第２の金属板２２０は、積層体１０の第１の主面ＴＳ１の少なくとも一部を覆う第１の遮蔽部２００Ａを構成する。次に、接着剤５２１を用いて、第２の金属板２２０に、直方体状の絶縁層５２０が接合される。これを、第２の金属シールド部品４２０とする。
なお、絶縁層５１０、５２０の厚みは０．４ｍｍ以上２ｍｍ以下であることが好ましい。絶縁層５１０、５２０の長さ方向Ｌの寸法は、積層体１０の表面のうち、外部電極４０から露出している部分の長さ方向Ｌの寸法Ｌ３の５０％以上８０％以下であることが好ましい。絶縁層５１０、５２０の幅方向Ｗの寸法は、積層体１０の幅方向Ｗの寸法の５０％以上８０％以下であることが好ましい。
次に、図１６Ａおよび図１６Ｂに示されるように、接着剤５１２を用いて、第１の金属シールド部品４１０が、積層セラミックコンデンサ本体２の積層体１０の第２の主面ＴＳ２に接合される。また、接着剤５２２を用いて、第２の金属シールド部品４２０が、積層セラミックコンデンサ本体２の積層体１０の第１の主面ＴＳ１に接合される。これにより、積層セラミックコンデンサ本体２を覆うように、静電遮蔽金属２００が配置される。
なお、図１６Ｂに示される、第１の金属板２１０と第２の金属板２２０とが近接している部分Ｓは、接合されてもよいし、接合されずにそのままスリットとして残っていてもよい。
このような製造方法によれば、容易に静電遮蔽金属２００を配置することができる。特に、第１の金属端子１００Ａおよび第２の金属端子１００Ｂが積層セラミックコンデンサ本体２に接合された後であっても、容易に静電遮蔽金属２００を配置することができる。また、このような製造方法によれば、積層セラミックコンデンサ本体２のうち、積層体１０の露出面の略全体を、静電遮蔽金属２００により容易に覆うことができる。なお、積層セラミックコンデンサ本体２を覆うように静電遮蔽金属２００が配置された後に、積層セラミックコンデンサ本体２に第１の金属端子１００Ａおよび第２の金属端子１００Ｂが接合されてもよい。
次に、積層セラミックコンデンサ本体２と、静電遮蔽金属２００と、第１の接合材５Ａおよび第２の接合材５Ｂと、第１の金属端子１００Ａの一部と、第２の金属端子１００Ｂの一部とを、外装材３で覆う工程について説明する。
外装材３は、例えば、トランスファーモールド工法によって形成される。具体的には、外装材３で覆う前の積層セラミックコンデンサ、すなわち、金属端子１００および静電遮蔽金属２００が設けられた積層セラミックコンデンサ本体２が金型内に配置される。その後、金型内に樹脂が充填され、樹脂が硬化することにより外装材３が形成される。これにより、積層セラミックコンデンサ本体２と、静電遮蔽金属２００と、第１の接合材５Ａおよび第２の接合材５Ｂと、第１の金属端子１００Ａの一部と、第２の金属端子１００Ｂの一部とを覆うように、外装材３が設けられる。このとき、積層セラミックコンデンサ本体２と静電遮蔽金属２００の間の空間部にも、外装材３が充填される。また、隙間部Ｇにも外装材３が充填される。
なお、静電遮蔽金属２００は、めっき、スパッタ、蒸着等を用いた金属薄膜で形成されてもよい。この場合は、例えば、まず、第１モールディング工程により、積層セラミックコンデンサ本体２と、第１の接合材５Ａおよび第２の接合材５Ｂと、第１の金属端子１００Ａの一部と、第２の金属端子１００Ｂの一部とを覆うように、外装材３が設けられる。その後、薄膜形成工程において、外装材３の表面に、静電遮蔽金属２００としての金属薄膜が形成される。その後、第２モールディング工程により、薄膜形成工程において形成された静電遮蔽金属２００を覆うように、外装材３が設けられる。これにより、静電遮蔽金属の厚みを薄くすることができるため、積層セラミックコンデンサ１のサイズの増大を抑制することができる。
なお、静電遮蔽金属２００を前述の金属板によって形成する場合は、外装材３を形成する工程を、１回のモールディング工程に抑えることができる。なお、静電遮蔽金属２００を金属薄膜により形成する場合は、第１の金属端子１００Ａと第２の金属端子１００Ｂの短絡を防止するため、第１モールディング工程後に、マスク処理を行う必要があるが、静電遮蔽金属２００を金属板によって形成する場合は、そのようなマスク処理が不要となる。
最後に、金属端子１００に不要部分がある場合、打ち抜き金型等を用いて、不要部分がカットされる。そして、曲げ金型等を用いて、金属端子１００が所望の形状に折り曲げられる。このように、金属端子１００は、曲げ加工により形成されていてもよい。すなわち、屈曲形成されている金属端子１００の各接続部は、曲げ加工により形成されていてもよい。なお、一部の曲げ加工は、外装材３のモールド前に行われる。
以上の製造方法により、本実施形態の積層セラミックコンデンサ１が製造される。
図１７に、積層セラミックコンデンサ１の実装構造３００を示す。図１７は、本実施形態の積層セラミックコンデンサ１が実装基板３１０に実装された実装構造３００を示す外観斜視図である。
外装材３に覆われて完成品となった積層セラミックコンデンサ１は、その後、部品として、基板実装用接合材３２０を介して、実装基板３１０にリフロー実装される。
具体的には、第１の金属端子１００Ａおよび第２の金属端子１００Ｂは、実装基板３１０の実装面３１１に配置されている配線部材３１２に対して、基板実装用接合材３２０を介して接合される。第２の金属端子１００Ｂは、実装基板３１０の実装面３１１に配置されている配線部材３１２に対して、基板実装用接合材３２０を介して接合される。
このとき、接合材５が溶融して、接合材５の体積が膨張するおそれがあるが、隙間部Ｇ内に外装材３が充填されているため、はんだスプラッシュ等の問題の発生を抑制することができる。
以下、本実施形態の積層セラミックコンデンサ１の変形例について説明する。なお、以下の説明において、上記実施形態と同じ構成については、同じ符号を付し、また詳細な説明を省略する。図１８Ａは、本実施形態の積層セラミックコンデンサ１の変形例を示す図であり、図２に対応する図である。
本変形例においては、金属端子の構成が、上記実施形態とは異なる。本変形例の金属端子は、第１の金属端子１００Ｃと、第２の金属端子１００Ｄと、を有する。
第１の金属端子１００Ｃのうち、外装材３の内部に配置されている部分の構成は、上記実施形態の第１の金属端子１００Ａの構成と同じである。第２の金属端子１００Ｄのうち、外装材３の内部に配置されている部分の構成は、上記実施形態の第２の金属端子１００Ｂの構成と同じである。
第１の金属端子１００Ｃは、第１の延長部１３０Ｃと、第１の立ち下がり部１４０Ｃと、第１の実装部１５０Ｃと、を有する。第１の延長部１３０Ｃは、外装材３の第１の端面ＬＳ１側の表面ＭＬＳ１から突出してすぐに、第１の立ち下がり部１４０Ｃに接続されている。第１の延長部１３０Ｃと第１の立ち下がり部１４０Ｃの接続部は、略直角に曲げられることにより形成されている。第１の立ち下がり部１４０Ｃは、実装面に向かって、実装面に略直交する方向に延びる。第１の実装部１５０Ｃは、積層セラミックコンデンサ１の長さ方向Ｌの中央側に向かって、実装面に沿って延びる。
第２の金属端子１００Ｄは、第２の延長部１３０Ｄと、第２の立ち下がり部１４０Ｄと、第２の実装部１５０Ｄと、を有する。第２の延長部１３０Ｄは、外装材３の第２の端面ＬＳ２側の表面ＭＬＳ２から突出してすぐに、第２の立ち下がり部１４０Ｄに接続されている。第２の延長部１３０Ｄと第２の立ち下がり部１４０Ｄの接続部は、略直角に曲げられることにより形成されている。第２の立ち下がり部１４０Ｄは、実装面に向かって、実装面に略直交する方向に延びる。第２の実装部１５０Ｄは、積層セラミックコンデンサ１の長さ方向Ｌの中央側に向かって、実装面に沿って延びる。
これにより、第１の金属端子１００Ｃおよび第２の金属端子１００Ｄを含む積層セラミックコンデンサ１の長さ方法の寸法Ｌ８を短くすることができる。よって、積層セラミックコンデンサ１を実装基板に実装する際に必要となる実装面積を小さくすることができる。
なお、この場合においても、第１の金属端子１００Ｃの第１の実装部１５０Ｃの端部と第２の金属端子１００Ｄの第２の実装部１５０Ｄの端部との離間距離Ｌ７は、図５に示される積層セラミックコンデンサ本体２の第１の外部電極４０Ａと第２の外部電極４０Ｂとの離間距離Ｌ３よりも長いことが好ましい。
なお、本実施形態の積層セラミックコンデンサ本体２は、複数の第１の内部電極層３１および複数の第２の内部電極層３２が、積層体１０の高さ方向Ｔに交互に配置されていたが、積層セラミックコンデンサ本体２の構成は、これに限らない。複数の第１の内部電極層３１および複数の第２の内部電極層３２は、積層体１０の幅方向Ｗに交互に配置されていてもよい。
この場合、第１の内部電極層３１の第１の引き出し部を、第１の端面ＬＳ１側の第１の主面ＴＳ１に引き出し、第１の外部電極４０Ａを、第１の主面ＴＳ１上の第１の端面ＬＳ１側のみに配置してもよい。すなわち、第１の端面ＬＳ１には、第１の外部電極４０Ａを設けなくてもよい。この場合、積層セラミックコンデンサ本体２の第１の端面ＬＳ１側の第１の表面Ｓ１は、積層体１０の第１の端面ＬＳ１によって構成される。また、第２の内部電極層３２の第２の引き出し部を、第２の端面ＬＳ２側の第１の主面ＴＳ１に引き出し、第２の外部電極４０Ｂを、第１の主面ＴＳ１上の第２の端面ＬＳ２側のみに配置してもよい。すなわち、第２の端面ＬＳ２には、第２の外部電極４０Ｂを設けなくてもよい。この場合、積層セラミックコンデンサ本体２の第２の端面ＬＳ２側の第１の表面Ｓ１は、積層体１０の第２の端面ＬＳ２によって構成される。この場合、隙間部Ｇ内を、接合材５が、よりぬれ上がりにくくなる。
なお、本実施形態においては、１つの積層セラミックコンデンサ本体２が外装材３に覆われて、積層セラミックコンデンサ１が構成されている例を説明したが、これに限らない。複数の積層セラミック電子部品本体としての積層セラミックコンデンサ本体２が外装材３に覆われて、積層セラミック電子部品としての積層セラミックコンデンサ１が構成されていてもよい。例えば、並列に配置された複数の積層セラミックコンデンサ本体２が外装材３に覆われて、積層セラミックコンデンサ１が構成されていてもよい。例えば、２段以上積み重ねられた積層セラミックコンデンサ本体２が外装材３に覆われて、積層セラミックコンデンサ１が構成されていてもよい。
なお、積層セラミックコンデンサ本体の構成は、図７～図１０に示す構成に限定されない。例えば、積層セラミックコンデンサ本体は、図１９Ａ、図１９Ｂ、図１９Ｃに示すような、２連構造、３連構造、４連構造の積層セラミックコンデンサであってもよい。
図１９Ａに示す積層セラミックコンデンサ本体２は、２連構造の積層セラミックコンデンサ本体２であり、内部電極層３０として、第１の内部電極層３３および第２の内部電極層３４に加えて、第１の端面ＬＳ１および第２の端面ＬＳ２のどちらにも引き出されない浮き内部電極層３５を備える。図１９Ｂに示す積層セラミックコンデンサ本体２は、浮き内部電極層３５として、第１の浮き内部電極層３５Ａおよび第２の浮き内部電極層３５Ｂを備えた、３連構造の積層セラミックコンデンサ本体２である。図１９Ｃに示す積層セラミックコンデンサ本体２は、浮き内部電極層３５として、第１の浮き内部電極層３５Ａ、第２の浮き内部電極層３５Ｂおよび第３の浮き内部電極層３５Ｃを備えた、４連構造の積層セラミックコンデンサ本体２である。このように、内部電極層３０として、浮き内部電極層３５を設けることにより、積層セラミックコンデンサ本体２は、対向電極部が複数に分割された構造となる。これにより、対向する内部電極層３０間において複数のコンデンサ成分が形成され、これらのコンデンサ成分が直列に接続された構成となる。よって、それぞれのコンデンサ成分に印加される電圧が低くなり、積層セラミックコンデンサ本体２の高耐圧化を図ることができる。なお、本実施形態の積層セラミックコンデンサ本体２は、４連以上の多連構造であってもよいことはいうまでもない。
なお、積層セラミックコンデンサ本体２は、２個の外部電極を備える２端子型のものであってもよいし、多数の外部電極を備える多端子型のものであってもよい。
なお、上述した実施形態では、積層セラミック電子部品として、誘電体セラミックを用いた積層セラミックコンデンサを例示したが、本発明の積層セラミック電子部品はこれに限定されず、圧電体セラミックを用いた圧電部品、半導体セラミックを用いたサーミスタ、磁性体セラミックを用いたインダクタ等の種々の積層セラミック電子部品にも適用可能である。圧電体セラミックとしてはＰＺＴ（チタン酸ジルコン酸鉛）系セラミック等が挙げられ、半導体セラミックとしてはスピネル系セラミック等が挙げられ、磁性体セラミックとしてはフェライト等が挙げられる。
本実施形態の積層セラミック電子部品としての積層セラミックコンデンサ１によれば、以下の効果を奏する。
（１）本実施形態の積層セラミック電子部品１は、積層された複数のセラミック層２０と、セラミック層２０上に積層された複数の内部導体層３０とを含み、高さ方向に相対する第１の主面ＴＳ１および第２の主面ＴＳ２と、高さ方向に直交する幅方向に相対する第１の側面ＷＳ１および第２の側面ＷＳ２と、高さ方向および幅方向に直交する長さ方向に相対する第１の端面ＬＳ１および第２の端面ＬＳ２と、を含む積層体１０と、第１の端面ＬＳ１側に配置される第１の外部電極４０Ａと、第２の端面ＬＳ２側に配置される第２の外部電極４０Ｂと、を有する積層セラミック電子部品本体２と、第１の外部電極４０Ａと接続される第１の金属端子１００Ａと、第２の外部電極と接続される第２の金属端子１００Ｂと、を備える、積層セラミック電子部品１であって、積層セラミック電子部品本体２と、第１の金属端子１００Ａの一部と、第２の金属端子１００Ｂの一部とを覆う外装材３と、外装材３の内部に埋設された、積層セラミック電子部品本体２の少なくとも一部を覆う静電遮蔽金属２００と、をさらに備え、静電遮蔽金属２００は、外装材３の表面と、積層セラミック電子部品本体２の表面の間の位置であって、積層セラミック電子部品本体２から離れた位置に配置されている。これにより、電子部品内で発生する電界が周囲に漏れることを抑制することが可能な積層セラミック電子部品を提供することができる。
従来、外装材で覆われた積層セラミック電子部品は、金属端子が接続された電子部品本体が外装材によって覆われることにより、大きな沿面距離が確保され、高い耐圧性能が得られるような構成となっていた。しかしながら、電子部品内で発生した電界が周囲に漏れることによって、沿面放電が生じ易い状態となり、それによって耐圧性能が低下してしまうという課題があった。特に、電子部品本体の近傍に電荷や電位をもつ物体が存在している場合は、漏れ電界が大きくなる場合があった。また、電子部品本体の位置ズレなどの加工ばらつきにより、外装材の厚みが部分的に薄くなった場合、電子部品本体と外部との物理的な距離が小さくなり、漏れ電界が大きくなる場合があった。本実施形態の構成であれば、外装材３の表面と、積層セラミック電子部品本体２の表面の間の位置に静電遮蔽金属２００が配置されているため、静電遮蔽効果によって外部への電界の漏れが抑制される。よって、沿面放電が生じ難くなる。
（２）本実施形態の静電遮蔽金属２００は、積層体１０の第１の主面ＴＳ１、第２の主面ＴＳ２、第１の側面ＷＳ１および第２の側面ＷＳ２のうち、積層セラミック電子部品１が実装されるべき実装基板の実装面と対向する面の少なくとも一部を覆うように配置されている。これにより、効果的に電子部品内で発生する電界が周囲に漏れることを抑制することができる。
（３）本実施形態の静電遮蔽金属２００は、積層体１０の第１の主面ＴＳ１の少なくとも一部と、第２の主面ＴＳ２の少なくとも一部と、第１の側面ＷＳ１の少なくとも一部と、第２の側面ＷＳ２の少なくとも一部と、を覆うように配置された管状部材である。これにより、より効果的に電子部品内で発生する電界が周囲に漏れることを抑制することができる。
（４）本実施形態の積層セラミック電子部品１において、管状部材である静電遮蔽金属２００は、長さ方向に沿って設けられたスリットまたは接合部を有する。これにより、容易に製造することが可能な構成とすることができる。
（５）本実施形態の静電遮蔽金属２００の長さ方向の寸法Ｌ５は、積層体１０の表面のうち、第１の外部電極４０Ａおよび第２の外部電極４０Ｂから露出している部分の長さ方向の寸法よりも長い。これにより、より効果的に電子部品内で発生する電界が周囲に漏れることを抑制することができる。
（６）本実施形態の静電遮蔽金属２００の長さ方向の寸法Ｌ５は、積層セラミック電子部品本体２の長さ方向の寸法Ｌ０よりも長い。これにより、より効果的に電子部品内で発生する電界が周囲に漏れることを抑制することができる。
（７）本実施形態の第１の金属端子１００Ａおよび第２の金属端子１００Ｂは、積層セラミック電子部品１が実装されるべき実装基板の実装面に実装される金属端子であり、積層体１０の第１の主面ＴＳ１は、実装面と対向する面であり、第１の外部電極４０Ａは、少なくとも第１の主面ＴＳ１上の第１の端面ＬＳ１側に配置され、第２の外部電極４０Ｂは、少なくとも第１の主面ＴＳ１上の第２の端面ＬＳ２側に配置され、第１の金属端子１００Ａは、第１の主面ＴＳ１と対向し、第１の外部電極４０Ａに接続される第１の接合部１１０Ａと、第１の接合部１１０Ａに接続され、実装面から遠ざかるように延びる第１の立ち上がり部１２０Ａと、第１の立ち上がり部１２０Ａに接続され、積層セラミック電子部品本体２から遠ざかるように延びる第１の延長部１３０Ａと、第１の延長部１３０Ａに接続され、実装面側に向かって延びる第１の立ち下がり部１４０Ａと、第１の立ち下がり部１４０Ａに接続され、実装面に沿う方向に延びる第１の実装部１５０Ａと、を有し、第２の金属端子１００Ｂは、第１の主面ＴＳ１と対向し、第２の外部電極４０Ｂに接続される第２の接合部１１０Ｂと、第２の接合部１１０Ｂに接続され、実装面から遠ざかるように延びる第２の立ち上がり部１２０Ｂと、第２の立ち上がり部１２０Ｂに接続され、積層セラミック電子部品本体２から遠ざかるように延びる第２の延長部１３０Ｂと、第２の延長部１３０Ｂに接続され、実装面側に向かって延びる第２の立ち下がり部１４０Ｂと、第２の立ち下がり部１４０Ｂに接続され、実装面に沿う方向に延びる第２の実装部１５０Ｂと、を有し、第１の延長部１３０Ａは、外装材３の第１の端面ＬＳ１側の表面ＭＴＳ１から突出して一部が露出し、第２の延長部１３０Ｂは、外装材３の第２の端面ＬＳ２側の表面ＭＴＳ２から突出して一部が露出している。このような第１の金属端子１００Ａおよび第２の金属端子１００Ｂを採用することにより、実装基板と積層セラミック電子部品本体２との距離を長くすることができ、実装基板からの応力を緩和する効果が得られる。また、実装基板側に設けられる外装材３の厚みを厚くすることができ、絶縁性を確保することができる。
（８）本実施形態の静電遮蔽金属２００の長さ方向の寸法Ｌ５は、第１の接合部１１０Ａと第１の立ち上がり部１２０Ａとの接続部を構成する屈曲部Ｂ１と、第２の接合部１１０Ｂと第２の立ち上がり部１２０Ｂとの接続部を構成する屈曲部Ｂ２とを結ぶ長さ方向の距離よりも長い。これにより、より効果的に電子部品内で発生する電界が周囲に漏れることを抑制することができる。
（９）本実施形態の外装材３は、熱硬化型エポキシ樹脂である。これにより、外装材３と、積層セラミックコンデンサ本体２および金属端子１００との密着性を確保し、耐電圧および耐湿性能の向上効果を得ることができる。
（１０）本実施形態の静電遮蔽金属２００は、金属板である。これにより、より効果的に電子部品内で発生する電界が周囲に漏れることを抑制することができる。また、製造も容易である。
（１１）本実施形態の静電遮蔽金属２００は、２つの屈曲部を有し、積層セラミック電子部品本体２の第１の主面ＴＳ１、第２の主面ＴＳ２、第１の側面ＷＳ１および第２の側面ＷＳ２のうち、３つの面を覆う部材を含む。これにより、より効果的に電子部品内で発生する電界が周囲に漏れることを抑制することができる。また、製造も容易である。
（１２）本実施形態の静電遮蔽金属２００は、金網である。これにより、電子部品内で発生する電界が周囲に漏れることを抑制することができる。また、重量の増加を抑制することができる。
（１３）本実施形態の静電遮蔽金属２００は、金属薄膜である。これにより、電子部品内で発生する電界が周囲に漏れることを抑制することができる。また、サイズの増大や重量の増加を抑制することができる。
本発明は、上記実施形態の構成に限定されるものではなく、本発明の要旨を変更しない範囲において適宜変更して適用することができる。なお、上記実施形態において記載する個々の望ましい構成を２つ以上組み合わせたものもまた本発明である。
１ 積層セラミックコンデンサ（積層セラミック電子部品）
２ 積層セラミックコンデンサ本体（積層セラミック電子部品本体）
３ 外装材
１０ 積層体
ＬＳ１ 第１の端面、ＬＳ２ 第２の端面
ＷＳ１ 第１の側面、ＷＳ２ 第２の側面
ＴＳ１ 第１の主面、ＴＳ２ 第２の主面
２０ 誘電体層（セラミック層）
３０ 内部電極層（内部導体層）
３１ 第１の内部電極層
３２ 第２の内部電極層
４０ 外部電極
４０Ａ 第１の外部電極
４０Ｂ 第２の外部電極
１００ 金属端子
１００Ａ、２００Ａ 第１の金属端子
１００Ｂ、２００Ｂ 第２の金属端子
１１０Ａ 第１の接合部
１１０Ｂ 第２の接合部
１２０Ａ 第１の立ち上がり部
１２０Ｂ 第２の立ち上がり部
１３０Ａ、１３０Ｃ 第１の延長部
１３０Ｂ、１３０Ｄ 第２の延長部
１４０Ａ、１４０Ｃ 第１の立ち下がり部
１４０Ｂ、１４０Ｄ 第２の立ち下がり部
１５０Ａ、１５０Ｃ 第１の実装部
１５０Ｂ、１５０Ｄ 第２の実装部
２００ 静電遮蔽金属

Claims (7)

  1. 積層された複数のセラミック層と、セラミック層上に積層された複数の内部導体層とを含み、高さ方向に相対する第１の主面および第２の主面と、高さ方向に直交する幅方向に相対する第１の側面および第２の側面と、高さ方向および幅方向に直交する長さ方向に相対する第１の端面および第２の端面と、を含む積層体と、前記第１の端面側に配置される第１の外部電極と、前記第２の端面側に配置される第２の外部電極と、を有する積層セラミック電子部品本体と、
    前記第１の外部電極と接続される第１の金属端子と、
    前記第２の外部電極と接続される第２の金属端子と、を備える、積層セラミック電子部品であって、
    前記積層セラミック電子部品本体と、前記第１の金属端子の一部と、前記第２の金属端子の一部とを覆う外装材と、
    前記外装材の内部に埋設された、前記積層セラミック電子部品本体の少なくとも一部を覆う静電遮蔽金属と、をさらに備え、
    前記静電遮蔽金属は、前記外装材の表面と、前記積層セラミック電子部品本体の表面の間の位置であって、前記積層セラミック電子部品本体から離れた位置に配置されており、
    前記第１の金属端子および前記第２の金属端子は、前記積層セラミック電子部品が実装されるべき実装基板の実装面に実装される金属端子であり、
    前記第１の金属端子は、屈曲した板状の金属端子であり、前記外装材と前記実装基板の前記実装面との間に隙間を設けるように、前記実装基板の前記実装面に向かって延びる第１の立ち下がり部と、前記第１の立ち下がり部に接続され、前記実装基板の前記実装面に沿う方向に延びる第１の実装部と、を有し、
    前記第２の金属端子は、屈曲した板状の金属端子であり、前記外装材と前記実装基板の前記実装面との間に隙間を設けるように、前記実装基板の前記実装面に向かって延びる第２の立ち下がり部と、前記第２の立ち下がり部に接続され、前記実装基板の前記実装面に沿う方向に延びる第２の実装部と、を有し、
    前記静電遮蔽金属は、前記積層体の前記第１の主面の少なくとも一部と、前記第２の主面の少なくとも一部と、前記第１の側面の少なくとも一部と、前記第２の側面の少なくと も一部と、を覆うように配置された管状部材であり、
    前記管状部材は金属板により構成され、前記長さ方向に沿って設けられたスリットまたは接合部を有し、
    前記管状部材の前記第１の端面側の開口部の開口面積は、前記積層セラミック電子部品本体の前記第１の端面側の第１の表面の面積よりも大きく、前記管状部材の前記第２の端面側の開口部の開口面積は、前記積層セラミック電子部品本体の前記第２の端面側の第２の表面の面積よりも大きい、積層セラミック電子部品。
  2. 前記静電遮蔽金属の前記長さ方向の寸法は、前記積層体の表面のうち、前記第１の外部電極および前記第２の外部電極から露出している部分の長さ方向の寸法よりも長い、請求項１に記載の積層セラミック電子部品。
  3. 前記静電遮蔽金属の前記長さ方向の寸法は、前記積層セラミック電子部品本体の長さ方向の寸法よりも長い、請求項１又は２に記載の積層セラミック電子部品。
  4. 前記積層体の前記第１の主面は、前記実装面と対向する面であり、
    前記第１の外部電極は、少なくとも前記第１の主面上の前記第１の端面側に配置され、
    前記第２の外部電極は、少なくとも前記第１の主面上の前記第２の端面側に配置され、
    前記第１の金属端子は、
    前記第１の主面と対向し、前記第１の外部電極に接続される第１の接合部と、
    前記第１の接合部に接続され、前記実装面から遠ざかるように延びる第１の立ち上がり部と、
    前記第１の立ち上がり部に接続され、前記積層セラミック電子部品本体から遠ざかるように延びる第１の延長部と、
    前記第１の延長部に接続され、前記実装面側に向かって延びる前記第１の立ち下がり部と、を有し、
    前記第２の金属端子は、
    前記第１の主面と対向し、前記第２の外部電極に接続される第２の接合部と、
    前記第２の接合部に接続され、前記実装面から遠ざかるように延びる第２の立ち上がり部と、
    前記第２の立ち上がり部に接続され、前記積層セラミック電子部品本体から遠ざかるように延びる第２の延長部と、
    前記第２の延長部に接続され、前記実装面側に向かって延びる前記第２の立ち下がり部と、を有し、
    前記第１の延長部は、前記外装材の前記第１の端面側の表面から突出して一部が露出し、
    前記第２の延長部は、前記外装材の前記第２の端面側の表面から突出して一部が露出している、請求項１～３のいずれか１項に記載の積層セラミック電子部品。
  5. 前記静電遮蔽金属の前記長さ方向の寸法は、前記第１の接合部と前記第１の立ち上がり部との接続部を構成する屈曲部と、前記第２の接合部と前記第２の立ち上がり部との接続部を構成する屈曲部とを結ぶ前記長さ方向の距離よりも長い、請求項４に記載の積層セラミック電子部品。
  6. 前記外装材は、熱硬化型エポキシ樹脂である、請求項１～４のいずれか１項に記載の積層セラミック電子部品。
  7. 前記静電遮蔽金属は、２つの屈曲部を有し、前記積層セラミック電子部品本体の前記第１の主面、前記第２の主面、前記第１の側面および前記第２の側面のうち、３つの面を覆う部材を含む、請求項１～６のいずれかに記載の積層セラミック電子部品。
JP2021163481A 2021-10-04 2021-10-04 積層セラミック電子部品 Active JP7609028B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2021163481A JP7609028B2 (ja) 2021-10-04 2021-10-04 積層セラミック電子部品
CN202210902361.XA CN115938797A (zh) 2021-10-04 2022-07-28 层叠陶瓷电子部件
US17/954,380 US12249458B2 (en) 2021-10-04 2022-09-28 Multilayer ceramic electronic component including metal terminals, exterior material, and electrostatic shielding metal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021163481A JP7609028B2 (ja) 2021-10-04 2021-10-04 積層セラミック電子部品

Publications (2)

Publication Number Publication Date
JP2023054557A JP2023054557A (ja) 2023-04-14
JP7609028B2 true JP7609028B2 (ja) 2025-01-07

Family

ID=85775027

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021163481A Active JP7609028B2 (ja) 2021-10-04 2021-10-04 積層セラミック電子部品

Country Status (3)

Country Link
US (1) US12249458B2 (ja)
JP (1) JP7609028B2 (ja)
CN (1) CN115938797A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20260009885A (ko) * 2023-06-27 2026-01-20 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 전자부품

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002313669A (ja) 2001-04-16 2002-10-25 Matsushita Electric Ind Co Ltd 電子部品
JP2002367850A (ja) 2001-06-13 2002-12-20 Matsushita Electric Ind Co Ltd モールド型セラミック電子部品
JP2006319014A (ja) 2005-05-11 2006-11-24 Sharp Corp 高周波信号受信用電子部品
JP2007158046A (ja) 2005-12-06 2007-06-21 Matsushita Electric Ind Co Ltd 電子部品
WO2015033396A1 (ja) 2013-09-04 2015-03-12 株式会社東芝 半導体装置及びその製造方法
JP2020047774A (ja) 2018-09-19 2020-03-26 株式会社村田製作所 表面実装インダクタおよびその製造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4627417Y1 (ja) * 1970-11-30 1971-09-21
JPS5619028U (ja) * 1979-07-23 1981-02-19
JPS5734354A (en) * 1980-08-08 1982-02-24 Mitsubishi Electric Corp Packaging method of electronic parts
JPS5937726U (ja) * 1982-09-03 1984-03-09 株式会社村田製作所 積層セラミツクコンデンサの磁気シ−ルド構造
JPS6265802U (ja) * 1985-10-15 1987-04-23
JPH01278052A (ja) * 1988-04-30 1989-11-08 Nec Corp 樹脂封止半導体装置
JPH06252292A (ja) * 1993-02-22 1994-09-09 Sumitomo Electric Ind Ltd 半導体パッケージ
GB9814317D0 (en) * 1997-07-23 1998-09-02 Murata Manufacturing Co Ceramic electronic part and method for producing the same
JP4382546B2 (ja) * 2004-03-22 2009-12-16 三菱電機株式会社 キャパシタの実装構造
JP2010027900A (ja) * 2008-07-22 2010-02-04 Nichicon Corp 積層型固体電解コンデンサ
KR101548770B1 (ko) * 2011-06-23 2015-09-01 삼성전기주식회사 칩 타입 적층 커패시터
KR101642593B1 (ko) * 2014-11-03 2016-07-25 삼성전기주식회사 적층 세라믹 전자 부품 및 그 실장 기판
WO2017179325A1 (ja) * 2016-04-11 2017-10-19 株式会社村田製作所 高周波部品
KR102803440B1 (ko) * 2016-11-04 2025-05-07 삼성전기주식회사 적층 세라믹 커패시터
WO2018159481A1 (ja) * 2017-02-28 2018-09-07 株式会社村田製作所 積層型電子部品および積層型電子部品の製造方法
JP2019009360A (ja) * 2017-06-27 2019-01-17 株式会社村田製作所 セラミック電子部品及びその実装構造
US10332683B2 (en) * 2017-09-27 2019-06-25 Apple Inc. Pseudo-shielded capacitor structures
KR20190099677A (ko) 2018-02-19 2019-08-28 삼성전기주식회사 전자 부품
KR102724901B1 (ko) * 2019-06-24 2024-11-01 삼성전기주식회사 전자 부품
KR102724900B1 (ko) * 2019-06-24 2024-11-01 삼성전기주식회사 전자 부품
KR102842071B1 (ko) * 2019-09-18 2025-08-04 삼성전기주식회사 전자 부품 및 그 실장 기판

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002313669A (ja) 2001-04-16 2002-10-25 Matsushita Electric Ind Co Ltd 電子部品
JP2002367850A (ja) 2001-06-13 2002-12-20 Matsushita Electric Ind Co Ltd モールド型セラミック電子部品
JP2006319014A (ja) 2005-05-11 2006-11-24 Sharp Corp 高周波信号受信用電子部品
JP2007158046A (ja) 2005-12-06 2007-06-21 Matsushita Electric Ind Co Ltd 電子部品
WO2015033396A1 (ja) 2013-09-04 2015-03-12 株式会社東芝 半導体装置及びその製造方法
JP2020047774A (ja) 2018-09-19 2020-03-26 株式会社村田製作所 表面実装インダクタおよびその製造方法

Also Published As

Publication number Publication date
JP2023054557A (ja) 2023-04-14
US12249458B2 (en) 2025-03-11
CN115938797A (zh) 2023-04-07
US20230108549A1 (en) 2023-04-06

Similar Documents

Publication Publication Date Title
US9646767B2 (en) Ceramic electronic component and ceramic electronic apparatus including a split inner electrode
US10790092B2 (en) Multilayer ceramic electronic component
JP6962282B2 (ja) 積層セラミック電子部品
KR102562428B1 (ko) 적층 세라믹 전자부품
JP6962305B2 (ja) 積層セラミック電子部品
JP6503943B2 (ja) 複合電子部品および抵抗素子
US11887787B2 (en) Multilayer ceramic electronic component including metal terminals with recess portions and mounting structure of the multilayer ceramic electronic component
JP7609028B2 (ja) 積層セラミック電子部品
JP7494808B2 (ja) 積層セラミック電子部品
JP7567728B2 (ja) 積層セラミック電子部品
KR101792396B1 (ko) 커패시터 및 그 제조방법
WO2025004199A1 (ja) 積層セラミック電子部品
EP4600985A1 (en) Multilayer ceramic electronic component
EP4611011A1 (en) Layered ceramic electronic component
US12437931B2 (en) Multilayer ceramic electronic component
WO2025013299A1 (ja) 積層セラミック電子部品
JP2023045850A (ja) 積層セラミックコンデンサ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230518

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240426

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240521

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20240716

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240920

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20241119

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20241202

R150 Certificate of patent or registration of utility model

Ref document number: 7609028

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150