JP7589673B2 - 半導体モジュール及びその製造方法 - Google Patents
半導体モジュール及びその製造方法 Download PDFInfo
- Publication number
- JP7589673B2 JP7589673B2 JP2021205933A JP2021205933A JP7589673B2 JP 7589673 B2 JP7589673 B2 JP 7589673B2 JP 2021205933 A JP2021205933 A JP 2021205933A JP 2021205933 A JP2021205933 A JP 2021205933A JP 7589673 B2 JP7589673 B2 JP 7589673B2
- Authority
- JP
- Japan
- Prior art keywords
- hole
- resin
- laminated substrate
- semiconductor chip
- semiconductor module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Die Bonding (AREA)
Description
図1は、実施の形態1に係る半導体モジュールを示す断面図である。積層基板1は、プリプレグ材2と基材3を交互に積層したガラスエポキシ基板である。プリプレグ材2は、炭素繊維又はガラス繊維の層にエポキシ樹脂などの樹脂を含侵させた材料である。基材3は例えばガラス布である。積層基板1の内層と上面に配線4が設けられている。積層基板1の上面にソルダーレジスト5が設けられている。
図2は、実施の形態2に係る半導体モジュールを示す断面図である。貫通孔6は、貫通孔6の側面から突出部12の上面にかけてコーナーが無い形状である。例えば、積層基板1の積層プレス工程後に、先端が丸いドリルカッターを使用し、おわん型の貫通孔6を形成する。
図3及び図4は、実施の形態3に係る半導体モジュールの製造方法を示す断面図である。まず、図3に示すように、積層基板1に貫通孔6を形成する。積層基板1の下面にテープ材13を貼り付けて貫通孔6の下方を覆う。テープ材13の粘着力を利用して、貫通孔6の中においてテープ材13に半導体チップ8の下面電極14を貼り付ける。半導体チップ8の上面電極と積層基板1の配線4をワイヤ10により接続する。半導体チップ8及びワイヤ10をモールド樹脂11で封止する。積層基板1の貫通孔6で露出したプリプレグ材2がモールド樹脂11との接着面となる。モールド樹脂11で封止した後に、図4に示すようにテープ材13を積層基板1及び半導体チップ8から剥がして下面電極14を露出させる。
Claims (6)
- 貫通孔を有する積層基板と、
前記積層基板の下面に設けられた導体板と、
前記貫通孔の中において前記導体板の上にダイボンド樹脂により接合された半導体チップと、
前記半導体チップを封止するモールド樹脂とを備え、
前記積層基板は、交互に積層したプリプレグ材及び基材と、前記プリプレグ材の一部が前記貫通孔に突出した突出部とを有し、
前記ダイボンド樹脂の外周部は、前記プリプレグ材の前記突出部の上面に接着されていることを特徴とする半導体モジュール。 - 前記プリプレグ材は、炭素繊維又はガラス繊維の層に樹脂を含侵させた材料であり、
前記ダイボンド樹脂は例えば焼結Agペースト又はAgペーストであることを特徴とする請求項1に記載の半導体モジュール。 - 前記プリプレグ材の前記突出部の上面はテーパー状であることを特徴とする請求項1又は2に記載の半導体モジュール。
- 前記貫通孔は、前記貫通孔の側面から前記突出部の上面にかけてコーナーが無い形状であることを特徴とする請求項3に記載の半導体モジュール。
- 前記半導体チップはワイドバンドギャップ半導体によって形成されていることを特徴とする請求項1~4の何れか1項に記載の半導体モジュール。
- 積層基板に貫通孔を形成する工程と、
前記積層基板の下面にテープ材を貼り付けて前記貫通孔の下方を覆う工程と、
前記貫通孔の中において前記テープ材に半導体チップの下面電極を貼り付ける工程と、
前記半導体チップをモールド樹脂で封止する工程と、
前記モールド樹脂で封止した後に前記テープ材を剥がして前記下面電極を露出させる工程とを備えることを特徴とする半導体モジュールの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021205933A JP7589673B2 (ja) | 2021-12-20 | 2021-12-20 | 半導体モジュール及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021205933A JP7589673B2 (ja) | 2021-12-20 | 2021-12-20 | 半導体モジュール及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2023091272A JP2023091272A (ja) | 2023-06-30 |
| JP7589673B2 true JP7589673B2 (ja) | 2024-11-26 |
Family
ID=86941821
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2021205933A Active JP7589673B2 (ja) | 2021-12-20 | 2021-12-20 | 半導体モジュール及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7589673B2 (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001144203A (ja) | 1999-11-16 | 2001-05-25 | Mitsubishi Electric Corp | キャビティダウン型bgaパッケージ |
| JP2001267478A (ja) | 2000-03-17 | 2001-09-28 | Hitachi Chem Co Ltd | 半導体装置の製造方法およびそれにより得られる半導体装置 |
| WO2011087119A1 (ja) | 2010-01-18 | 2011-07-21 | ローム株式会社 | 半導体装置およびその製造方法 |
| JP2014225504A (ja) | 2013-05-15 | 2014-12-04 | 株式会社村田製作所 | 樹脂多層基板の製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5082321B2 (ja) * | 2006-07-28 | 2012-11-28 | 大日本印刷株式会社 | 多層プリント配線板及びその製造方法 |
| JP2016009747A (ja) * | 2014-06-24 | 2016-01-18 | 三菱電機株式会社 | 半導体パッケージ |
-
2021
- 2021-12-20 JP JP2021205933A patent/JP7589673B2/ja active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001144203A (ja) | 1999-11-16 | 2001-05-25 | Mitsubishi Electric Corp | キャビティダウン型bgaパッケージ |
| JP2001267478A (ja) | 2000-03-17 | 2001-09-28 | Hitachi Chem Co Ltd | 半導体装置の製造方法およびそれにより得られる半導体装置 |
| WO2011087119A1 (ja) | 2010-01-18 | 2011-07-21 | ローム株式会社 | 半導体装置およびその製造方法 |
| JP2014225504A (ja) | 2013-05-15 | 2014-12-04 | 株式会社村田製作所 | 樹脂多層基板の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2023091272A (ja) | 2023-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6215175B1 (en) | Semiconductor package having metal foil die mounting plate | |
| KR101117848B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP5802695B2 (ja) | 半導体装置、半導体装置の製造方法 | |
| CN108109927B (zh) | 半导体器件及其制造方法 | |
| US6716675B2 (en) | Semiconductor device, method of manufacturing semiconductor device, lead frame, method of manufacturing lead frame, and method of manufacturing semiconductor device with lead frame | |
| US20240178094A1 (en) | Semiconductor package | |
| JP7589673B2 (ja) | 半導体モジュール及びその製造方法 | |
| JP2003297994A (ja) | 半導体装置およびその製造方法 | |
| JP2017135310A (ja) | 半導体装置 | |
| JPH03280453A (ja) | 半導体装置及びその製造方法 | |
| JP6064845B2 (ja) | 半導体装置 | |
| KR20190085587A (ko) | 고열전도성 반도체 패키지 | |
| JP3543681B2 (ja) | リードフレーム | |
| JP4458260B2 (ja) | 中空パッケージの製造方法及び半導体パッケージの製造方法 | |
| CN102254880B (zh) | 芯片封装装置及其制造方法 | |
| CN206672917U (zh) | 一种电力电子器件的板级埋入封装结构 | |
| JP2000124401A (ja) | 半導体装置 | |
| JP4162303B2 (ja) | 半導体装置の製造方法 | |
| JPH03161957A (ja) | 半導体装置 | |
| JP4311294B2 (ja) | 電子装置およびその製造方法 | |
| KR20030045224A (ko) | 와이어 본딩 방식의 칩 스케일 패키지 및 그 제조방법 | |
| JP2009194275A (ja) | 実装用組立構造および樹脂封止型半導体装置 | |
| CN114944341A (zh) | 半导体结构的封装方法、封装结构和电子设备 | |
| JP3877448B2 (ja) | 半導体装置の製造方法 | |
| JP3711669B2 (ja) | 電子部品搭載用基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20240111 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20241015 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20241017 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20241028 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7589673 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |