JP7526916B2 - 発光素子 - Google Patents

発光素子 Download PDF

Info

Publication number
JP7526916B2
JP7526916B2 JP2021206192A JP2021206192A JP7526916B2 JP 7526916 B2 JP7526916 B2 JP 7526916B2 JP 2021206192 A JP2021206192 A JP 2021206192A JP 2021206192 A JP2021206192 A JP 2021206192A JP 7526916 B2 JP7526916 B2 JP 7526916B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor layer
light
side semiconductor
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021206192A
Other languages
English (en)
Other versions
JP2023091443A (ja
Inventor
孝典 福森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Corp
Original Assignee
Nichia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Corp filed Critical Nichia Corp
Priority to JP2021206192A priority Critical patent/JP7526916B2/ja
Priority to US18/064,485 priority patent/US20230197887A1/en
Priority to CN202211641527.3A priority patent/CN116314493A/zh
Publication of JP2023091443A publication Critical patent/JP2023091443A/ja
Application granted granted Critical
Publication of JP7526916B2 publication Critical patent/JP7526916B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H01L33/0016—Devices characterised by their operation having p-n or hi-lo junctions having at least two p-n junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Description

本発明は、発光素子に関する。
特許文献１には、例えば、第１のｎ型層、第１の活性層、および第１のｐ型層を含む第１発光部と、第１発光部上に配置されたトンネル接合層と、トンネル接合層上に配置され、第２のｎ型層、第２の活性層、および第２のｐ型層を含む第２発光部と、を備える発光素子が開示されている。
特開２００４－１２８５０２号公報
本発明の一実施形態は、発光効率が高い発光素子を提供することを目的とする。
本発明の一実施形態に係る発光素子は、下方から上方に向かって順に、それぞれが窒化物半導体からなる、第１ｎ側半導体層と、第１活性層と、第１ｐ側半導体層と、前記第１ｐ側半導体層と接する第２ｎ側半導体層と、第２活性層と、第２ｐ側半導体層と、を備える。前記第２ｎ側半導体層は、下方から上方に向かって順に、ガリウムを含む第１層と、アルミニウムおよびガリウムを含む第２層と、ガリウムを含み、前記第１層のｎ型不純物濃度および前記第２層のｎ型不純物濃度よりも低いｎ型不純物濃度を有する第３層と、を含む。前記第１層の厚みおよび前記第２層の厚みは、それぞれ、前記第３層の厚みの５０％よりも小さい。
本発明の一実施形態によれば、発光効率が高い発光素子を提供できる。
実施形態に係る発光素子を示す断面図である。 図１の第２ｎ側半導体層を拡大して示す断面図である。 実施形態に係る発光素子のエネルギーバンド図の例である。 実施形態に係る発光素子の製造方法を示すフローチャートである。 第２ｎ側半導体層を形成する工程の詳細を示すフローチャートである。 実施形態に係る発光素子の製造過程を説明するための断面図である。 実施形態に係る発光素子の製造過程を説明するための断面図である。 実施例１～４に係る発光素子の第２ｎ側半導体層の層構成を示す断面図である。 参考例１に係る発光素子の第２ｎ側半導体層の層構成を示す断面図である。 参考例２に係る発光素子の第２ｎ側半導体層の層構成を示す断面図である。 参考例１に係る発光素子、参考例２に係る発光素子、および実施例１～４に係る発光素子の順方向電圧Ｖｆと基準となる順方向電圧Ｖｆｒｅｆとの差ΔＶｆを示すグラフである。 は、参考例１に係る発光素子、参考例２に係る発光素子、および実施例１～４に係る発光素子の各出力Ｐｏを正規化した値Ｐｏ／Ｐｏｒｅｆを示すグラフである。
以下に、実施形態について図面を参照しつつ説明する。なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。さらに、本明細書と各図において、既出の図に関して説明したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
また、以下では、説明をわかりやすくするために、ＸＹＺ直交座標系を用いて、各部分の配置および構成を説明する。Ｘ軸、Ｙ軸、Ｚ軸は、相互に直交している。またＸ軸が延びる方向を「Ｘ方向」とし、Ｙ軸が延びる方向を「Ｙ方向」とし、Ｚ軸が延びる方向を「Ｚ方向」とする。また、説明をわかりやすくするために、上方をＺ方向、下方をその反対方向とするが、これらの方向は、相対的なものであり重力方向とは無関係である。
図１は、本実施形態に係る発光素子１０を示す断面図である。
図２は、図１の第２ｎ側半導体層１２１を拡大して示す断面図である。
図３は、本実施形態に係る発光素子１０のエネルギーバンド図の例である。
発光素子１０は、図１に示すように、基板１１と、半導体構造体１２と、ｎ側電極１３と、ｐ側電極１４と、を備える。
基板１１の形状は平板状である。基板１１の上面および下面は、例えば、Ｘ－Ｙ平面に概ね平行である。基板１１は、例えば、サファイア（Ａｌ２Ｏ３）からなる。ただし、基板１１には、シリコン（Ｓｉ）、炭化シリコン（ＳｉＣ）、または窒化ガリウム（ＧａＮ）等他の材料を用いてもよい。基板１１の上には、半導体構造体１２が配置されている。
半導体構造体１２は、例えば、窒化物半導体からなる複数の半導体層が積層された積層体である。ここで、「窒化物半導体」とは、窒素を含む半導体であって、典型的には、ＩｎｘＡｌｙＧａ１－ｘ－ｙＮ（０≦ｘ≦１，０≦ｙ≦１，ｘ＋ｙ≦１）なる化学式において組成比ｘおよびｙをそれぞれの範囲内で変化させた全ての組成の半導体を含むものである。
半導体構造体１２は、下方から上方に向かって順に、第１発光部１１０と、第２発光部１２０と、を有する。第１発光部１１０は、下方から上方に向かって順に、第１ｎ側半導体層１１２と、第１活性層１１３と、第１ｐ側半導体層１１４と、を含む。第１発光部１１０は、第１ｎ側半導体層１１２の下に配置された下地層１１１をさらに含む。第２発光部１２０は、下方から上方に向かって順に、第２ｎ側半導体層１２１と、第２活性層１２２と、第２ｐ側半導体層１２３と、を含む。以下、半導体構造体１２の各部について詳述する。
第１発光部１１０の下地層１１１は、基板１１の上に配置されている。下地層１１１は、例えば、アンドープの半導体層を含む。本明細書において、「アンドープ」とは、ｎ型不純物およびｐ型不純物を意図的にドープしていないことを意味する。すなわち、アンドープの半導体層は、ｎ型不純物およびｐ型不純物を含む原料ガスを供給させずに形成した半導体層である。「ｎ型不純物」とは、ドナーとなる不純物を意味する。「ｐ型不純物」とは、アクセプターとなる不純物を意味する。アンドープの半導体層が、ｎ型不純物および／またはｐ型不純物を意図的にドープした層と隣接している場合、その隣接した層からの拡散等によって、アンドープの半導体層にｎ型不純物および／またはｐ型不純物が含まれる場合がある。
下地層１１１におけるアンドープの半導体層は、例えばＧａＮを含む。下地層１１１の上には、第１ｎ側半導体層１１２が配置されている。ただし、第１発光部に下地層が配置されておらず、第１ｎ側半導体層が基板上に直接配置されていてもよい。
第１ｎ側半導体層１１２は、１以上のｎ型半導体層を含む。第１ｎ側半導体層１１２におけるｎ型半導体層は、例えば、ｎ型不純物であるシリコン（Ｓｉ）がドープされたＧａＮを含む。第１ｎ側半導体層１１２におけるｎ型半導体層は、インジウム（Ｉｎ）またはアルミニウム（Ａｌ）等をさらに含んでもよい。第１ｎ側半導体層１１２におけるｎ型半導体層は、ｎ型不純物としてゲルマニウム（Ｇｅ）含んでもよい。
また、第１ｎ側半導体層１１２は、第１活性層１１３に電子を供給するという機能を有していればよく、１以上のアンドープの半導体層をさらに含んでいてもよい。第１ｎ側半導体層１１２におけるアンドープの半導体層は、例えばＧａＮを含む。
第１ｎ側半導体層１１２は、第１面１１２ｓ１、第２面１１２ｓ２、および第３面１１２ｓ３を含む。第１面１１２ｓ１は、Ｘ－Ｙ平面に概ね平行な面である。第２面１１２ｓ２は、第１面１１２ｓ１よりも上方に位置し、Ｘ－Ｙ平面に概ね平行な面である。上面視において、第２面１１２ｓ２は第１面１１２ｓ１とＸ方向に隣り合っている。第３面１１２ｓ３は、第１面１１２ｓ１と第２面１１２ｓ２の間に位置し、Ｙ－Ｚ平面に概ね平行な面である。第２面１１２ｓ２上には、第１活性層１１３が配置されている。
第１活性層１１３は、例えば、複数の井戸層と複数の障壁層とを有する多重量子井戸構造を有する。複数の井戸層には、例えば窒化インジウムガリウム（ＩｎＧａＮ）を用いることができる。複数の障壁層には、例えばＧａＮを用いることができる。井戸層および障壁層は、例えば、アンドープの半導体層であってもよい。また、井戸層および障壁層の少なくとも一部にｎ型不純物および／またはｐ型不純物が含有されていてもよい。第１活性層１１３の上には、第１ｐ側半導体層１１４が配置されている。
第１ｐ側半導体層１１４は、例えば、第１活性層１１３にホールを供給する機能を有する１以上のｐ型の半導体層を含む。第１ｐ側半導体層１１４におけるｐ型の半導体層は、例えば、ｐ型不純物であるマグネシウム（Ｍｇ）がドープされたＧａＮを含む。第１ｐ側半導体層１１４におけるｐ型の半導体層は、Ａｌをさらに含んでもよい。
また、第１ｐ側半導体層１１４は、１以上のアンドープの半導体層をさらに含んでいてもよい。第１ｐ側半導体層１１４におけるアンドープの半導体層は、例えばＧａＮを含む。第１ｐ側半導体層１１４におけるアンドープの半導体層は、Ａｌをさらに含んでもよい。また、第１ｐ側半導体層１１４は、第２ｎ側半導体層１２１にトンネル接合するｐ型の上部半導体層をさらに含んでもよい。上部半導体層は、例えば、ｐ型不純物としてＭｇがドープされたＧａＮを含む。上部半導体層のｐ型不純物濃度は、例えば、第１ｐ側半導体層１１４において上部半導体層の下方に位置するｐ型の半導体層のｐ型不純物濃度よりも高い。第１ｐ側半導体層１１４上には、第２ｎ側半導体層１２１が配置されている。
第２ｎ側半導体層１２１は、第１ｐ側半導体層１１４と接している。第２ｎ側半導体層１２１は、図２に示すように、下方から上方に向かって順に、第１層１２１ｂと、第２層１２１ｃと、第３層１２１ｄと、を有する。第２ｎ側半導体層１２１は、本実施形態では、第１層１２１ｂと第１ｐ側半導体層１１４との間に配置された第４層１２１ａと、第３層１２１ｄの上に配置された第５層１２１ｅと、をさらに有する。
第４層１２１ａは、第１ｐ側半導体層１１４に配置される。第４層１２１ａは、例えば、ｎ型不純物であるＳｉがドープされたＧａＮ層である。第４層１２１ａは、Ｉｎをさらに含んでもよい。すなわち、第４層１２１ａは、ｎ型不純物であるＳｉがドープされたＩｎＧａＮ層であってもよい。第４層１２１ａをＩｎＧａＮ層とする場合、第４層１２１ａにおけるＩｎの組成比の値は、例えば、１０％以上４０％以下であることが好ましく、２０％以上４０％以下であることがさらに好ましい。
第１層１２１ｂは、第４層１２１ａ上に配置される。第１層１２１ｂは、Ｇａを含む。第１層１２１ｂは、例えば、ｎ型不純物であるＳｉがドープされたＧａＮ層である。第１層１２１ｂは、Ｉｎをさらに含んでもよい。すなわち、第１層１２１ｂは、ｎ型不純物であるＳｉがドープされたＩｎＧａＮ層であってもよい。第１層１２１ｂをＩｎＧａＮ層とする場合、第１層１２１ｂにおけるＩｎの組成比の値は、第４層１２１ａにおけるＩｎの組成比の値よりも小さいことが好ましい。この場合、第１層１２１ｂにおけるＩｎの組成比の値は、例えば、０．１％以上３％以下であることが好ましい。
第２層１２１ｃは、第１層１２１ｂ上に配置される。第２層１２１ｃは、ＡｌおよびＧａを含む。第２層１２１ｃは、本実施形態では、ｎ型不純物であるＳｉがドープされたＡｌＧａＮ層である。図３に示すように、第２層１２１ｃのバンドギャップは、第４層１２１ａのバンドギャップおよび第１層１２１ｂのバンドギャップよりも大きい。第２層１２１ｃは、例えば、窒化アルミニウムインジウムガリウム（ＡｌＩｎＧａＮ）層であってもよい。第２層１２１ｃにおけるＡｌの組成比の値は、５％以上３５％以下である。
第３層１２１ｄは、図２に示すように、第２層１２１ｃ上に配置される。第３層１２１ｄは、Ｇａを含む。第３層１２１ｄは、例えば、ｎ型不純物であるＳｉがドープされたＧａＮ層である。
第５層１２１ｅは、第３層１２１ｄ上に配置される。第５層１２１ｅは、例えば第２活性層１２２に電子を供給する機能を有する。第５層１２１ｅは、例えば、ＧａＮ層とＩｎＧａＮ層とが交互に配置された超格子層とすることができる。第５層１２１ｅの少なくとも一部の半導体層にｎ型不純物および／またはｐ型不純物が含有されていてもよい。
以下、第４層１２１ａ、第１層１２１ｂ、第２層１２１ｃ、第３層１２１ｄ、および第５層１２１ｅのｎ型不純物濃度について説明する。ここで、第４層１２１ａのｎ型不純物濃度を「第４ｎ型不純物濃度」ともいい、第１層１２１ｂのｎ型不純物濃度を「第１ｎ型不純物濃度」ともいい、第２層１２１ｃのｎ型不純物濃度を「第２ｎ型不純物濃度」ともいい、第３層１２１ｄのｎ型不純物濃度を「第３ｎ型不純物濃度」ともいい、第５層１２１ｅのｎ型不純物濃度を「第５ｎ型不純物濃度」ともいう。
本実施形態では、ｎ型不純物濃度の大小関係が、第４ｎ型不純物濃度＞第１ｎ型不純物濃度≧第２ｎ型不純物濃度＞第３ｎ型不純物濃度である。また、第２ｎ型不純物濃度＞第５ｎ型不純物濃度である。ただし、これらのｎ型不純物濃度の大小関係は、上記に限定されない。例えば、第２ｎ型不純物濃度は、第１ｎ型不純物濃度よりも高くてもよい。また、例えば、第５ｎ型不純物濃度は、第２ｎ型不純物濃度以上であってもよい。
第４ｎ型不純物濃度は、例えば、２×１０２０ｃｍ－３以上１×１０２１ｃｍ－３以下である。第１ｎ型不純物濃度は、例えば、４×１０１９ｃｍ－３以上２×１０２０ｃｍ－３以下である。第２ｎ型不純物濃度は、例えば、２×１０１９ｃｍ－３以上２×１０２０ｃｍ－３以下である。第３ｎ型不純物濃度は、例えば、１×１０１８ｃｍ－３以上２×１０１９ｃｍ－３以下である。第５ｎ型不純物濃度は、例えば、１×１０１８ｃｍ－３以上４×１０１９ｃｍ－３以下である。
次に、第４層１２１ａの厚みｔ４、第１層１２１ｂの厚みｔ１、第２層１２１ｃの厚みｔ２、および第３層１２１ｄの厚みｔ３について説明する。ここで「厚み」とは、上下方向における各層の寸法を意味する。
本実施形態では、各層の厚みの大小関係が、厚みｔ４＜厚みｔ２＜厚みｔ１＜厚みｔ３である。ただし、これらの厚みの大小関係は、上記に限定されない。例えば、厚みｔ２は、厚みｔ１以上であってもよい。
また、第１層１２１ｂの厚みｔ１および第２層１２１ｃの厚みｔ２は、それぞれ、第３層１２１ｄの厚みｔ３の５０％よりも小さい。また、第２層１２１ｃの厚みｔ２は、第１層１２１ｂおよび第２層１２１ｃの総厚みｔ１２の４０％以下である。ここで総厚みｔ１２＝厚みｔ１＋厚みｔ２である。ただし、厚みｔ２は、総厚みｔ１２の４０％よりも大きくてもよい。
第４層１２１ａの厚みｔ４は、例えば、０．１ｎｍ以上２ｎｍ以下である。第１層１２１ｂの厚みｔ１は、例えば、１０ｎｍ以上４０ｎｍ以下である。第２層１２１ｃの厚みｔ２は、例えば、１０ｎｍ以上３０ｎｍ以下である。第３層１２１ｄの厚みｔ３は、例えば、８０ｎｍ以上１５０ｎｍ以下である。
次に、第４層１２１ａ、第１層１２１ｂ、第２層１２１ｃ、および第３層１２１ｄの機能を説明する。
第１ｐ側半導体層１１４と第２ｎ側半導体層１２１とによるｐｎ接合部の近辺に、ｎ型不純物濃度が高い第４層１２１ａが配置されている。これにより、ｐｎ接合部の近辺のキャリア密度を高めることができるため、ｐｎ接合部における空乏層の幅が狭くなり電子がトンネリングし易くなる。
また、第４層１２１ａをＩｎの組成比の値が比較的高いＩｎＧａＮ層とすることで、第４層１２１ａのバンドギャップを小さくできる。例えば、図３に示すように、第１ｐ側半導体層１１４と第２ｎ側半導体層１２１とによるｐｎ接合部の近辺に、伝導帯においてエネルギー順位が低い部分が生じる。その結果、第１ｐ側半導体層１１４と第２ｎ側半導体層１２１との間においてトンネル効果が生じやすくなる。詳細は後述するが、発光素子１０に順方向電圧が印加された場合に、例えば、第１ｐ側半導体層１１４の価電子帯に存在する電子ｅが、第２ｎ側半導体層１２１の伝導帯にトンネリングし易くなる。
また、半導体層において、Ｉｎの組成比の値が比較的高い場合やｎ型不純物濃度が比較的高い場合、半導体層の結晶性が悪くなり易い傾向がある。本実施形態では、第１層１２１ｂよりも、Ｉｎの組成比の値が大きく、かつ、ｎ型不純物が高い第４層１２１ａの厚みｔ４を第１層１２１ｂよりも小さくすることで第４層１２１ａの結晶性が悪くなることを低減できる。
一方、第１層１２１ｂにおける第１ｎ型不純物濃度を第４ｎ型不純物濃度よりも低くし、第１層１２１ｂの厚みｔ１を厚みｔ４よりも大きくすることで、第１層１２１ｂの結晶性の悪化を低減しつつ、第１ｐ側半導体層１１４と第２ｎ側半導体層１２１とによるｐｎ接合部の近辺におけるキャリア密度を高くすることができる。また、第１層１２１ｂに含まれるＩｎがサーファクタントとして機能するため、第１層１２１ｂにおける点欠陥の発生を低減することができる。これにより、第１ｐ側半導体層１１４に含まれるｐ型不純物が、第２層１２１ｃ、第３層１２１ｄ、及び第５層１２１ｅ等の第１層１２１ｂよりも上方に位置する半導体層に拡散することを低減できる。
第１層１２１ｂの上にＡｌを含む第２層１２１ｃを形成することで、第１層１２１ｂ及び第４層１２１ａ等の第２層１２１ｃよりも下方の半導体層の形成時に生じた点欠陥を埋め込み、第２層１２１ｃの表面状態を平坦に近付けることができる。また、第２層１２１ｃの第２ｎ型不純物濃度を第１ｎ型不純物濃度以下とすることで、第１層１２１ｂにより、第１ｐ側半導体層１１４と第２ｎ側半導体層１２１とによるｐｎ接合部の近辺のキャリア密度を確保しつつ、第２層１２１ｃにより結晶性が悪くなることを低減できる。
さらに、第２層１２１ｃよりも上方に、厚みｔ３が厚みｔ１よりも大きく、かつ、第３ｎ型不純物濃度が第１ｎ型不純物濃度よりも低い第３層１２１ｄを配置する。これにより、第１層１２１ｂ、第２層１２１ｃ、及び第４層１２１ａ等の第３層１２１ｄよりも下方の層の形成時に生じた点欠陥をさらに埋め込み、第３層１２１ｄの表面状態をさらに平坦に近付けることができる。これにより、第５層１２１ｅや第２活性層１２２等の第３層１２１ｄよりも上方に位置する半導体層の結晶性が悪くなることを低減できる。特に第２活性層１２２の結晶性が悪くなることを低減することで、発光効率を向上できる。
ただし、第２ｎ側半導体層１２１の構成は、上記に限定されない。例えば、第２ｎ側半導体層１２１は、１以上のアンドープの半導体層をさらに含んでいてもよい。第２ｎ側半導体層１２１におけるアンドープの半導体層は、例えば、ＧａＮを含む。また、第２ｎ側半導体層１２１は、第４層１２１ａを含んでいなくてもよい。
第２活性層１２２は、例えば、複数の井戸層と複数の障壁層とを有する多重量子井戸構造を有する。複数の井戸層には、例えばＩｎＧａＮを用いることができる。複数の障壁層には、例えばＧａＮを用いることができる。井戸層および障壁層は、例えば、アンドープの半導体層であってもよい。また、井戸層および障壁層の少なくとも一部にｎ型不純物および／またはｐ型不純物が含有されていてもよい。第２活性層１２２の上には、第２ｐ側半導体層１２３が配置されている。
第２ｐ側半導体層１２３は、例えば、１以上のｐ型の半導体層を含む。第２ｐ側半導体層１２３におけるｐ型の半導体層は、例えば、ｐ型不純物であるＭｇがドープされたＧａＮを含む。第２ｐ側半導体層１２３におけるｐ型の半導体層は、Ａｌをさらに含んでもよい。
また、第２ｐ側半導体層１２３は、第２活性層１２２にホールを供給するという機能を有していればよく、１以上のアンドープの半導体層をさらに含んでいてもよい。第２ｐ側半導体層１２３におけるアンドープの半導体層は、例えばＧａＮを含む。第２ｐ側半導体層１２３におけるアンドープの半導体層は、Ａｌをさらに含んでもよい。
ｎ側電極１３は、図１に示すように、第１ｎ側半導体層１１２の第１面１１２ｓ１上に配置されている。ｎ側電極１３は、第１ｎ側半導体層１１２に電気的に接続されている。ｐ側電極１４は、第２ｐ側半導体層１２３上に配置されている。ｐ側電極１４は、第２ｐ側半導体層１２３に電気的に接続されている。ｎ側電極１３とｐ側電極１４との間に順方向電圧Ｖｆを印加することで第１活性層１１３および第２活性層１２２が発光する。
第１活性層１１３および第２活性層１２２が発する光は、例えば、紫外光または可視光である。第１活性層１１３の発光ピーク波長と第２活性層１２２の発光ピーク波長と同じとすることができる。例えば、第１活性層１１３と第２活性層１２２が青色光を発してもよい。第１活性層１１３の発光ピーク波長と第２活性層１２２の発光ピーク波長は異なっていてもよい。例えば、第１活性層１１３が青色光を発し、第２活性層１２２が緑色光を発してもよい。青色光の発光ピーク波長は、例えば、４３０ｎｍ以上４９０ｎｍ以下である。緑色光の発光ピーク波長は、例えば、５００ｎｍ以上５４０ｎｍ以下である。紫外光の発光ピーク波長は、４００ｎｍ以下である。
ｎ側電極１３とｐ側電極１４との間に順方向電圧Ｖｆが印加された場合、すなわち、ｐ側電極１４に正電位が、ｎ側電極１３にｐ側電極１４よりも低い電位が印加された場合、第２ｎ側半導体層１２１と第１ｐ側半導体層１１４との間には逆方向にバイアスがかかる。そのため、第２ｎ側半導体層１２１と第１ｐ側半導体層１１４との間に電流を流すために、第２ｎ側半導体層１２１が第１ｐ側半導体層１１４にトンネル接合されていることによるトンネル効果を利用する。具体的には、第１ｐ側半導体層１１４の価電子帯に存在する電子を、第２ｎ側半導体層１２１の伝導帯にトンネリングさせることで第２ｎ側半導体層１２１と第１ｐ側半導体層１１４との間に電流を流す。換言すれば、発光素子１０に順方向電圧Ｖｆを印加した場合に、第２ｎ側半導体層１２１と第１ｐ側半導体層１１４との間に電流が流れれば、第２ｎ側半導体層１２１が第１ｐ側半導体層１１４にトンネル接合されているということである。
第１ｐ側半導体層１１４および第２ｎ側半導体層１２１においてｐｎ接合を形成するｐ型半導体層とｎ型半導体層に含まれる各導電型の不純物濃度を高くすることで、ｐｎ接合により形成される空乏層の幅を狭くすることができる。そして、空乏層の幅が狭いほど、電圧印加時に、第１ｐ側半導体層１１４の価電子帯に存在する電子が、第２ｎ側半導体層１２１の伝導帯にトンネリングし易くなる。
次に、発光素子１０の製造方法を説明する。
図４は、本実施形態に係る発光素子１０の製造方法を示すフローチャートである。
図５は、第２ｎ側半導体層１２１を形成する工程Ｓ２１の詳細を示すフローチャートである。
図６は、本実施形態に係る発光素子１０の製造過程を説明するための断面図である。
図７は、本実施形態に係る発光素子１０の製造過程を説明するための断面図である。
発光素子１０の製造方法は、図４に示すように、第１発光部１１０を形成する工程Ｓ１と、第２発光部１２０を形成する工程Ｓ２と、ｎ側電極１３およびｐ側電極１４を形成する工程Ｓ３と、を備える。
半導体構造体１２に含まれる第１発光部１１０および第２発光部１２０は、例えば、圧力および温度の調整が可能な炉内において、ＭＯＣＶＤ（metal organic chemical vapor deposition）法により形成される。具体的には、半導体構造体１２は、炉内にキャリアガスおよび原料ガスを供給することで基板１１上に形成される。
キャリアガスとしては、例えば、水素（Ｈ２）ガスまたは窒素（Ｎ２）ガス等を用いることができる。
原料ガスは、形成する半導体層に応じて適宜選択される。Ｇａを含む半導体層を形成する場合は、例えば、トリメチルガリウム（ＴＭＧ）ガスまたはトリエチルガリウム（ＴＥＧ）ガス等のＧａを含む原料ガスが用いられる。Ｎを含む半導体層を形成する場合は、例えば、アンモニア（ＮＨ３）ガス等のＮを含む原料ガスが用いられる。Ａｌを含む半導体層を形成する場合は、例えば、トリメチルアルミニウム（ＴＭＡ）ガス等のＡｌを含む原料ガスが用いられる。Ｉｎを含む半導体層を形成する場合は、例えば、トリメチルインジウム（ＴＭＩ）等のＩｎを含む原料ガスが用いられる。Ｓｉを含む半導体層を形成する場合は、例えば、モノシラン（ＳｉＨ４）ガス等のＳｉを含むガスが用いられる。Ｍｇを含む半導体層を形成する場合は、例えば、ビスシクロペンタジエニルマグネシウム（Ｃｐ２Ｍｇ）ガス等のＭｇを含む原料ガスが用いられる。なお、以下において、炉内に、一の元素を含む原料ガスおよび他の元素を含む原料ガスを供給することを、単に「一の元素および他の元素を含む原料ガスを供給する」ともいう。以下、各工程について詳述する。
先ず、第１発光部１１０を形成する工程Ｓ１を行う。
第１発光部１１０を形成する工程Ｓ１は、下地層１１１を形成する工程Ｓ１１と、第１ｎ側半導体層１１２を形成する工程Ｓ１２と、第１活性層１１３を形成する工程Ｓ１３と、第１ｐ側半導体層１１４を形成する工程Ｓ１４と、を含む。
下地層１１１を形成する工程Ｓ１１においては、炉内に、下地層１１１に対応するキャリアガスおよび原料ガスを供給する。これにより、下地層１１１を基板１１上に形成する。
第１ｎ側半導体層１１２を形成する工程Ｓ１２においては、炉内に、第１ｎ側半導体層１１２に対応するキャリアガスおよび原料ガスを供給する。これにより、第１ｎ側半導体層１１２を下地層１１１上に形成する。
第１活性層１１３を形成する工程Ｓ１３は、炉内に、第１活性層１１３に対応するキャリアガスおよび原料ガスを供給する。これにより、第１活性層１１３を第１ｎ側半導体層１１２上に形成する。
第１ｐ側半導体層１１４を形成する工程Ｓ１４においては、炉内に、第１ｐ側半導体層１１４に対応するキャリアガスおよび原料ガスを供給する。これにより、第１ｐ側半導体層１１４を第１活性層１１３の上に形成する。
以上により、図６に示すように、下地層１１１、第１ｎ側半導体層１１２、第１活性層１１３、および第１ｐ側半導体層１１４を含む第１発光部１１０を、基板１１上に形成する。
次に、第２発光部１２０を形成する工程Ｓ２を行う。
第２発光部１２０を形成する工程Ｓ２は、図４に示すように、第２ｎ側半導体層１２１を形成する工程Ｓ２１と、第２活性層１２２を形成する工程Ｓ２２と、第２ｐ側半導体層１２３を形成する工程Ｓ２３と、を含む。
第２ｎ側半導体層１２１を形成する工程Ｓ２１は、図５に示すように本実施形態では、第４層１２１ａを形成する工程Ｓ２１ａと、第１層１２１ｂを形成する工程Ｓ２１ｂと、第２層１２１ｃを形成する工程Ｓ２１ｃと、第３層１２１ｄを形成する工程Ｓ２１ｄと、第５層１２１ｅを形成する工程Ｓ２１ｅと、を含む。
第４層１２１ａを形成する工程Ｓ２１ａにおいては、キャリアガスと、Ｉｎ、ＧａおよびＮを含む原料ガスと、ｎ型不純物であるＳｉを含む原料ガスと、を供給する。これにより、ＳｉがドープされたＩｎＧａＮ層からなる第４層１２１ａを、第１ｐ側半導体層１１４上に形成する。
第１層１２１ｂを形成する工程Ｓ２１ｂにおいては、キャリアガスと、ＧａおよびＮを含む原料ガスと、ｎ型不純物であるＳｉを含む原料ガスと、を供給する。これにより、ＳｉがドープされたＧａＮ層からなる第１層１２１ｂを、第４層１２１ａ上に形成する。この際、第１ｎ型不純物濃度が第４ｎ型不純物濃度よりも低くなるように、Ｇａを含む原料ガス、Ｎを含む原料ガス、およびＳｉを含む原料ガスのそれぞれの流量を調整する。また、第１層１２１ｂの厚みｔ１が第３層１２１ｄの厚みｔ３の５０％よりも小さくなるように形成する。また、この際、Ｉｎを含む原料ガスをさらに供給してもよい。なお、各半導体層の厚みは、例えば、半導体層を形成する時間を適宜変更することで調整することができる。
第２層１２１ｃを形成する工程Ｓ２１ｃにおいては、キャリアガスと、Ａｌ、Ｇａ、およびＮを含む原料ガスと、ｎ型不純物であるＳｉを含む原料ガスと、を供給する。これにより、ＳｉがドープされたＡｌＧａＮ層からなる第２層１２１ｃを、第１層１２１ｂ上に形成する。この際、第２ｎ型不純物濃度が第１ｎ型不純物濃度以下となるように、Ａｌを含む原料ガス、Ｇａを含む原料ガス、Ｎを含む原料ガス、およびＳｉを含む原料ガスのそれぞれの流量を調整する。ただし、前述したように、第２ｎ型不純物濃度は第１ｎ型不純物濃度よりも高くてもよい。また、第２層１２１ｃの厚みｔ２が第３層１２１ｄの厚みｔ３の５０％よりも小さくなるように形成する。
第３層１２１ｄを形成する工程Ｓ２１ｄにおいては、キャリアガスと、ＧａおよびＮを含む原料ガスと、ｎ型不純物であるＳｉを含む原料ガスと、を供給する。これにより、ＳｉがドープされたＧａＮ層からなる第３層１２１ｄを、第２層１２１ｃ上に形成する。この際、第３ｎ型不純物濃度が第２ｎ型不純物濃度より低くなるように、Ｇａを含む原料ガス、Ｎを含む原料ガス、およびＳｉを含む原料ガスのそれぞれの流量を調整する。また、第３層１２１ｄの厚みｔ３が第１層１２１ｂの厚みｔ１よりも大きくなるように形成する。
第５層１２１ｅを形成する工程Ｓ２１ｅにおいては、ｎ型不純物であるＳｉがドープされたＧａＮ層と、ｎ型不純物であるＳｉがドープされたＩｎＧａＮ層と、が交互に、第３層１２１ｄ上に形成される。ＳｉがドープされたＧａＮ層は、炉内に、キャリアガスと、ＧａおよびＮを含む原料ガスと、Ｓｉを含む原料ガスと、を供給することにより形成される。ＳｉがドープされたＩｎＧａＮ層は、炉内に、キャリアガスと、Ｉｎ、Ｇａ、およびＮを含む原料ガスと、Ｓｉを含む原料ガスと、を供給することにより形成される。
第２活性層１２２を形成する工程Ｓ２２は、炉内に、第２活性層１２２に対応するキャリアガスおよび原料ガスを供給する。これにより、第２活性層１２２を第２ｎ側半導体層１２１上に形成する。
第２ｐ側半導体層１２３を形成する工程Ｓ２３においては、炉内に、第２ｐ側半導体層１２３に対応するキャリアガスおよび原料ガスを供給する。これにより、第２ｐ側半導体層１２３を第２活性層１２２の上に形成する。
以上により、図７に示すように、第２ｎ側半導体層１２１、第２活性層１２２、および第２ｐ側半導体層１２３を含む第２発光部１２０を、第１発光部１１０上に形成する。
次に、ｎ側電極１３およびｐ側電極１４を形成する工程Ｓ３を行う。
ｎ側電極１３およびｐ側電極１４を形成する工程Ｓ３では、先ず、図１に示すように、半導体構造体１２の一部を除去して、第１ｎ側半導体層１１２の第１面１１２ｓ１および第３面１１２ｓ３を、第１活性層１１３、第１ｐ側半導体層１１４、および第２発光部１２０から露出させる。半導体構造体１２の一部は、例えば、レジストを用いて選択的にエッチングすることにより除去することができる。
次に、露出した第１面１１２ｓ１の上にｎ側電極１３を形成する。また、第２ｐ側半導体層１２３上にｐ側電極１４を形成する。ｎ側電極１３およびｐ側電極１４は、例えば、スパッタリング法または蒸着法により形成することができる。
以上により、発光素子１０を得ることができる。ただし、発光素子１０の製造方法は、上記の方法に限定されない。例えば、発光素子１０の製造方法は、下地層１１１を形成する工程Ｓ１１を含まず、基板１１上に第１ｎ側半導体層１１２が直接形成されてもよい。
次に、本実施形態の効果を説明する。
本実施形態に係る発光素子１０は、下方から上方に向かって順に、それぞれが窒化物半導体からなる、第１ｎ側半導体層１１２と、第１活性層１１３と、第１ｐ側半導体層１１４と、第１ｐ側半導体層１１４と接する第２ｎ側半導体層１２１と、第２活性層１２２と、第２ｐ側半導体層１２３と、を備える。第２ｎ側半導体層１２１は、下方から上方に向かって順に、Ｇａを含む第１層１２１ｂと、ＡｌおよびＧａを含む第２層１２１ｃと、Ｇａを含み、第１層１２１ｂのｎ型不純物濃度および第２層１２１ｃのｎ型不純物濃度よりも低いｎ型不純物濃度を有する第３層１２１ｄと、を含む。第１層１２１ｂの厚みｔ１および第２層１２１ｃの厚みｔ２は、それぞれ、第３層１２１ｄの厚みｔ３の５０％よりも小さい。
上記の発光素子１０によれば、第３層１２１ｄのｎ型不純物濃度よりもｎ型不純物濃度が高い第１層１２１ｂにより、第１ｐ側半導体層１１４と第２ｎ側半導体層１２１とによるｐｎ接合部の近辺のキャリア濃度を高めることができる。また、Ａｌを含む第２層１２１ｃにより、第１層１２１ｂ等の第２層１２１ｃよりも下方の半導体層の形成時に生じた点欠陥を埋め、第２層１２１ｃの表面状態を平坦に近付けることができる。また、第１層１２１ｂのｎ型不純物濃度および第２層１２１ｃのｎ型不純物濃度よりもｎ型不純物濃度が低い第３層１２１ｄにより、点欠陥をさらに埋め、第３層１２１ｄの表面状態をより一層平坦に近付けることができる。また、第３層１２１ｄよりもｎ型不純物濃度が高い第１層１２１ｂ及び第２層１２１ｃを第３層１２１ｄの厚みｔ３よりも小さくすることにより、結晶性が悪くなることを低減できる。以上により、第２ｎ側半導体層１２１の上に形成する第２活性層１２２の結晶性が悪くなることを低減できる。これにより、発光素子１０の発光効率を高くできる。
また、第２層１２１ｃの厚みｔ２は、第１層１２１ｂの厚みｔ１よりも小さい。そのため、第２層１２１ｃの厚みｔ２が大きくなることによる順方向電圧Ｖｆの悪化を低減しつつ、第２層１２１ｃにより結晶性を改善できる。
また、第２層１２１ｃの厚みｔ２は、第１層１２１ｂおよび第２層１２１ｃの総厚みｔ１２の４０％以下である。そのため、第１層１２１ｂの結晶性が悪くなることを低減しつつ、第２層１２１ｃにより結晶性を改善できる。
また、第２層１２１ｃのｎ型不純物濃度は、第１層１２１ｂのｎ型不純物濃度以下である。そのため、第１層１２１ｂにより、第１ｐ側半導体層１１４と第２ｎ側半導体層１２１とによるｐｎ接合部の近辺のキャリア密度を確保しつつ、第２層１２１ｃにより結晶性を改善できる。
また、第１層１２１ｂは、Ｉｎをさらに含んでいてもよい。この場合、第１層１２１ｂに含まれるＩｎがサーファクタントとして機能するため、第１層１２１ｂの表面状態を平坦に近付けることができる。
また、第２ｎ側半導体層１２１は、第１層１２１ｂと第１ｐ側半導体層１１４との間に配置された第４層１２１ａをさらに含む。第４層１２１ａは、ＩｎおよびＧａを含み、第１層１２１ｂのｎ型不純物濃度および第２層１２１ｃのｎ型不純物濃度よりも高いｎ型不純物濃度を有する。このような第４層１２１ａによれば、第１ｐ側半導体層１１４と第２ｎ側半導体層１２１とによるｐｎ接合部の近辺のキャリア密度を高めることができる。また、第４層１２１ａのバンドギャップを小さくできるため、第１ｐ側半導体層１１４と第２ｎ側半導体層１２１との間でトンネル効果が生じやすくなる。
＜実施例＞
次に、実施例および参考例について説明する。
図８Ａは、実施例１～４に係る発光素子１０Ａの第２ｎ側半導体層１２１Ａの層構成を示す断面図である。
図８Ｂは、参考例１に係る発光素子８０の第２ｎ側半導体層８２１の層構成を示す断面図である。
図８Ｃは、参考例２に係る発光素子９０の第２ｎ側半導体層９２１の層構成を示す断面図である。
なお、図８Ａは、層構成を示す図であり、各層の厚みの大小関係は実際とは異なる場合がある。
実施例１～４に係る発光素子１０Ａにおける第２ｎ側半導体層１２１Ａは、第４層１２１ａが配置されておらず、第１層１２１ｂ、第２層１２１ｃ、第３層１２１ｄ、および第５層１２１ｅからなる点で上述した実施形態に係る発光素子１０と相違し、その他の層構成は、実施形態に係る発光素子１０と同様である。また、実施例１～４に係る発光素子１０Ａは、第１層１２１ｂの厚みｔ１および第２層１２１ｃの厚みｔ２が以下の表に示す厚みとなるように作成した。
Figure 0007526916000001
参考例１に係る発光素子８０は、第１層１２１ｂおよび第２層１２１ｃ、ＳｉがドープされたＧａＮ層（以下、「最下層８２１ａ」という）に置き換えた点で実施例１～４に係る発光素子１０Ａと相違し、その他の層構成は実施例１～４に係る発光素子１０Ａと共通するように作成した。
参考例２に係る発光素子９０は、第１層１２１ｂおよび第２層１２１ｃ、ＳｉがドープされたＡｌＧａＮ層（以下、「最下層９２１ａ」という）に置き換えた点で実施例１～４に係る発光素子１０Ａと相違し、その他の層構成は実施例１～４に係る発光素子１０Ａと共通するように作成した。以下、各発光素子１０Ａ、８０、９０の製造方法について詳述する。
先ず、サファイアからなる基板１１上に、アンドープのＧａＮ層を含む厚み約５μｍの下地層１１１を形成した。
次に、下地層１１１上に、ＳｉがドープされたＧａＮ層と、アンドープのＧａＮ層とを含む厚み約５．５μｍの第１ｎ側半導体層１１２を形成した。
次に、第１ｎ側半導体層１１２上に、アンドープのＧａＮ層を含む複数の障壁層と、アンドープのＩｎＧａＮ層を含む複数の井戸層と、を含む厚み約５０ｎｍの第１活性層１１３を形成した。第１活性層１１３は、障壁層と井戸層のペアを７組含むように形成した。
次に、第１活性層１１３上にＭｇがドープされたＧａＮ層を含む厚み約１５ｎｍの第１ｐ側半導体層１１４を形成した。
次に、第１ｐ側半導体層１１４上に、参考例１においては第２ｎ側半導体層８２１を形成し、参考例２においては第２ｎ側半導体層９２１を形成し、実施例１～４においては第２ｎ側半導体層１２１Ａを形成した。
参考例１における第２ｎ側半導体層８２１は、下方から上方に向かって順に、最下層８２１ａと、第３層１２１ｄと、第５層１２１ｅと、を含む。最下層８２１ａは、ＳｉがドープされたＧａＮ層からなり、その厚みｔ８１は約３５ｎｍである。第３層１２１ｄは、ＳｉがドープされたＧａＮ層からなり、その厚みｔ３は約１００ｎｍである。第３層１２１ｄの第３ｎ型不純物濃度は、最下層８２１ａのｎ型不純物濃度よりも低くした。最下層８２１ａのｎ型不純物濃度は、第１層１２１ｂのｎ型不純物濃度と同じになるようにした。第５層１２１ｅは、ＳｉがドープされたＧａＮ層と、ＳｉがドープされたＩｎＧａＮ層と、が交互に積層された積層体を含み、その厚みは約５６ｎｍである。
参考例２における第２ｎ側半導体層９２１は、下方から上方に向かって順に、最下層９２１ａと、第３層１２１ｄと、第５層１２１ｅと、を含む。最下層９２１ａは、ＳｉがドープされたＡｌＧａＮ層からなり、その厚みｔ９１は約３５ｎｍである。最下層９２１ａのＡｌの組成比の値は、約１３％とした。最下層９２１ａのｎ型不純物濃度は、最下層８２１ａのｎ型不純物濃度と概ね同じとした。最下層９２１ａのｎ型不純物濃度は、第２層１２１ｃのｎ型不純物濃度と同じになるようにした。参考例２における第３層１２１ｄは参考例１における第３層１２１ｄと同様に形成し、参考例２における第５層１２１ｅは参考例１における第５層１２１ｅと同様に形成した。
実施例１～４における第２ｎ側半導体層１２１Ａは、下方から上方に向かって順に、第１層１２１ｂと、第２層１２１ｃと、第３層１２１ｄと、第５層１２１ｅと、を含む。
第１層１２１ｂは、ＳｉがドープされたＧａＮ層からなる。実施例１では第１層１２１ｂの厚みｔ１を１５ｎｍとし、実施例２では第１層１２１ｂの厚みｔ１を１７．５ｎｍとし、実施例３では第１層１２１ｂの厚みｔ１を２０ｎｍとし、実施例４では第１層１２１ｂの厚みｔ１を２５ｎｍとした。
第２層１２１ｃは、ＳｉがドープされたＡｌＧａＮ層からなる。第２層１２１ｃのＡｌの組成比の値は、約１３％とした。第２層１２１ｃの第２ｎ型不純物濃度は、第１層１２１ｂの第１ｎ型不純物濃度よりも低くした。実施例１では第２層１２１ｃの厚みｔ２を２０ｎｍとし、実施例２では第２層１２１ｃの厚みｔ２を１７．５ｎｍとし、実施例３では第２層１２１ｃの厚みｔ２を１５ｎｍとし、実施例４では第２層１２１ｃの厚みｔ２を１０ｎｍとした。実施例１～４における第３層１２１ｄは参考例１における第３層１２１ｄと同様に形成し、実施例１～４における第５層１２１ｅは参考例１における第５層１２１ｅと同様に形成した。
次に、第２ｎ側半導体層１２１Ａ、８２１、９２１上に、アンドープのＧａＮ層を含む複数の障壁層と、アンドープのＩｎＧａＮ層を含む複数の井戸層と、を含む厚み約５０ｎｍの第２活性層１２２を形成した。第２活性層１２２は、障壁層と井戸層のペアを７組含むように形成した。
次に、第２活性層１２２上に、ＭｇがドープされたＧａＮ層を含む厚み約１１ｎｍの第２ｐ側半導体層１２３を形成した。
次に、第１ｎ側半導体層１１２、第１活性層１１３、第１ｐ側半導体層１１４、第２ｎ側半導体層１２１Ａ、８２１、９２１、第２活性層１２２、および第２ｐ側半導体層１２３の一部を除去して、露出した第１ｎ側半導体層１１２上にｎ側電極１３を形成し、第２ｐ側半導体層上にｐ側電極１４を形成した。
図９Ａは、参考例１に係る発光素子８０、参考例２に係る発光素子９０、および実施例に係る発光素子１０Ａの順方向電圧Ｖｆと基準となる順方向電圧Ｖｆｒｅｆとの差ΔＶｆを示すグラフである。
図９Ｂは、参考例１に係る発光素子８０、参考例２に係る発光素子９０、および実施例に係る発光素子１０Ａの各出力Ｐｏを正規化した値Ｐｏ／Ｐｏｒｅｆを示すグラフである。
作成した参考例１に係る発光素子８０、参考例２に係る発光素子９０、および実施例１～４に係る発光素子１０Ａの順方向電圧Ｖｆをそれぞれ測定した。その結果を図９Ａに示す。なお、図９Ａの縦軸は、参考例１における順方向電圧Ｖｆを基準となる順方向電圧Ｖｆｒｅｆとし、測定した各順方向電圧Ｖｆから基準となる順方向電圧Ｖｆｒｅｆを減算した値である。すなわち、ΔＶｆ＝Ｖｆ－Ｖｆｒｅｆである。
また、作成した参考例１に係る発光素子８０、参考例２に係る発光素子９０、および実施例１～４に係る発光素子１０Ａの出力Ｐｏをそれぞれ測定した。その結果を図９Ｂに示す。なお、図９Ｂの縦軸は、参考例１における出力Ｐｏを基準となる出力Ｐｏｒｅｆとし、測定した各出力Ｐｏを基準となる出力Ｐｏｒｅｆで除算することにより、正規化した値である。
参考例２に係る発光素子９０は、最下層９２１ａがＧａＮ層ではなくＡｌＧａＮ層である点で参考例１に係る発光素子８０と相違する。図９Ｂに示すように、参考例２に係る発光素子９０の出力Ｐｏは参考例１に係る発光素子８０の出力Ｐｏよりも高いものの、図９Ａに示すように、参考例２に係る発光素子９０の順方向電圧Ｖｆは参考例１に係る発光素子８０の順方向電圧Ｖｆよりも高くなった。したがって、単純にＧａＮ層をＡｌＧａＮ層に置き換えるだけでは、出力Ｐｏを高めることができるものの、順方向電圧Ｖｆが高くなってしまうことがわかった。
実施例１～４に係る発光素子１０Ａは、ＡｌＧａＮ層からなる最下層９２１ａの代わりに、ＧａＮ層からなる第１層１２１ｂと、第１層１２１ｂの上に配置され、ＡｌＧａＮ層からなる第２層１２１ｃと、を有する点で、参考例２に係る発光素子９０と相違する。また、実施例１～４においては、第１層１２１ｂの厚みｔ１および第２層１２１ｃの厚みｔ２は、それぞれ、第３層１２１ｄの厚みの５０％よりも小さい。図９Ｂに示すように、実施例１～４に係る発光素子１０Ａの出力Ｐｏは参考例２に係る発光素子９０の出力Ｐｏよりも低いものの、参考例１に係る発光素子８０の出力Ｐｏよりも高い。また、図９Ａに示すように、実施例１～４に係る発光素子１０Ａの順方向電圧Ｖｆは参考例２に係る発光素子９０の順方向電圧Ｖｆよりも低く、参考例１に係る発光素子８０の順方向電圧Ｖｆと同等になった。すなわち、最下層９２１ａの下部をＧａＮ層（第１層１２１ｂ）に置き換え、第１層１２１ｂの厚みｔ１および第２層１２１ｃの厚みｔ２を、それぞれ、第３層１２１ｄの厚みの５０％よりも小さくすることで、高くなった順方向電圧Ｖｆを参考例１における順方向電圧Ｖｆと同程度の値にまで低下できた。したがって、第１層１２１ｂおよび第２層１２１ｃの両方を第２ｎ側半導体層１２１に設け、第１層１２１ｂの厚みｔ１および第２層１２１ｃの厚みｔ２は、それぞれ、第３層１２１ｄの厚みの５０％よりも小さくすることが好ましい。
特に、実施例１～４に係る発光素子１０Ａのうち、実施例４に係る発光素子１０Ａにおいて、順方向電圧Ｖｆが最小となり、出力Ｐｏが最大となった。実施例４に係る発光素子１０Ａにおいては、第２層１２１ｃの厚みｔ２が第１層１２１ｂの厚みｔ１よりも小さい。より具体的には、実施例４に係る発光素子１０Ａにおいては、第２層１２１ｃの厚みｔ２（１０ｎｍ）は、第１層１２１ｂおよび第２層１２１ｃの総厚みｔ１２（３５ｎｍ）の４０％以下である。したがって、第２層１２１ｃの厚みｔ２が第１層１２１ｂの厚みｔ１よりも小さいことが好ましい。また、第２層１２１ｃの厚みｔ２は、第１層１２１ｂおよび第２層１２１ｃの総厚みｔ１２の４０％以下であることが好ましい。
１０、１０Ａ、８０、９０：発光素子
１１ ：基板
１２ ：半導体構造体
１３ ：ｎ側電極
１４ ：ｐ側電極
１１０ ：第１発光部
１１１ ：下地層
１１２ ：第１ｎ側半導体層
１１２ｓ１ ：第１面
１１２ｓ２ ：第２面
１１２ｓ３ ：第３面
１１３ ：第１活性層
１１４ ：第１ｐ側半導体層
１２０ ：第２発光部
１２１、１２１Ａ、８２１、９２１：第２ｎ側半導体層
１２１ａ ：第４層
１２１ｂ ：第１層
１２１ｃ ：第２層
１２１ｄ ：第３層
１２１ｅ ：第５層
１２２ ：第２活性層
１２３ ：第２ｐ側半導体層
８２１ａ、９２１ａ：最下層
ｅ ：電子
ｔ１、ｔ２、ｔ３、ｔ４、ｔ８１、ｔ９１：厚み
ｔ１２ ：総厚み

Claims (11)

  1. 下方から上方に向かって順に、それぞれが窒化物半導体からなる、第１ｎ側半導体層と、第１活性層と、第１ｐ側半導体層と、前記第１ｐ側半導体層と接する第２ｎ側半導体層と、第２活性層と、第２ｐ側半導体層と、を備え、
    前記第２ｎ側半導体層は、下方から上方に向かって順に、
    ガリウムを含む第１層と、
    アルミニウムおよびガリウムを含む第２層と、
    ガリウムを含み、前記第１層のｎ型不純物濃度および前記第２層のｎ型不純物濃度よりも低いｎ型不純物濃度を有する第３層と、
    を含み、
    前記第１層の厚みおよび前記第２層の厚みは、それぞれ、前記第３層の厚みの５０％よりも小さい、発光素子。
  2. 前記第２層の厚みは、前記第１層の厚みよりも小さい、請求項１に記載の発光素子。
  3. 前記第２層の厚みは、前記第１層および前記第２層の総厚みの４０％以下である、請求項１または２に記載の発光素子。
  4. 前記第２層のｎ型不純物濃度は、前記第１層のｎ型不純物濃度以下である、請求項１～３のいずれか１つに記載の発光素子。
  5. 前記第２層におけるアルミニウムの組成比の値は、５％以上３５％以下である、請求項１～４のいずれか１つに記載の発光素子。
  6. 前記第１層は、インジウムをさらに含む、請求項１～５のいずれか１つに記載の発光素子。
  7. 前記第２ｎ側半導体層は、前記第１層と前記第１ｐ側半導体層との間に配置された第４層をさらに含み、
    前記第４層は、インジウムおよびガリウムを含み、前記第１層のｎ型不純物濃度および前記第２層のｎ型不純物濃度よりも高いｎ型不純物濃度を有する、請求項１～６のいずれか１つに記載の発光素子。
  8. 前記第１層の厚みは、１０ｎｍ以上４０ｎｍ以下である、請求項１～７のいずれか１つに記載の発光素子。
  9. 前記第２層の厚みは、１０ｎｍ以上３０ｎｍ以下である、請求項１～８のいずれか１つに記載の発光素子。
  10. 前記第３層の厚みは、８０ｎｍ以上１５０ｎｍ以下である、請求項１～９のいずれか１つに記載の発光素子。
  11. 前記第１層および前記第３層は、ｎ型不純物がドープされた窒化ガリウム層であり、
    前記第２層は、ｎ型不純物がドープされた窒化アルミニウムガリウム層である、請求項１～５のいずれか１つに記載の発光素子。
JP2021206192A 2021-12-20 2021-12-20 発光素子 Active JP7526916B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2021206192A JP7526916B2 (ja) 2021-12-20 2021-12-20 発光素子
US18/064,485 US20230197887A1 (en) 2021-12-20 2022-12-12 Light-emitting element
CN202211641527.3A CN116314493A (zh) 2021-12-20 2022-12-20 发光元件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021206192A JP7526916B2 (ja) 2021-12-20 2021-12-20 発光素子

Publications (2)

Publication Number Publication Date
JP2023091443A JP2023091443A (ja) 2023-06-30
JP7526916B2 true JP7526916B2 (ja) 2024-08-02

Family

ID=86769035

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021206192A Active JP7526916B2 (ja) 2021-12-20 2021-12-20 発光素子

Country Status (3)

Country Link
US (1) US20230197887A1 (ja)
JP (1) JP7526916B2 (ja)
CN (1) CN116314493A (ja)

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000244070A (ja) 1999-02-19 2000-09-08 Sony Corp 半導体装置および半導体発光素子
JP2002231997A (ja) 2001-01-31 2002-08-16 Sharp Corp 窒化物系半導体発光素子
JP2004179487A (ja) 2002-11-28 2004-06-24 Matsushita Electric Ind Co Ltd 半導体発光素子
US20050067627A1 (en) 2003-09-17 2005-03-31 Guangdi Shen High efficiency multi-active layer tunnel regenerated white light emitting diode
WO2007136097A1 (ja) 2006-05-23 2007-11-29 Meijo University 半導体発光素子
JP2008141047A (ja) 2006-12-04 2008-06-19 Sharp Corp 窒化物半導体発光素子
JP2008226906A (ja) 2007-03-08 2008-09-25 Sharp Corp 窒化物半導体発光素子
JP2010251804A (ja) 2001-12-21 2010-11-04 Xerox Corp 半導体レーザ構造体
JP2011018869A (ja) 2009-06-09 2011-01-27 Nichia Corp 窒化物半導体素子
US20130221321A1 (en) 2012-02-24 2013-08-29 Phostek, Inc. Light-emitting diode device
JP2018201009A (ja) 2017-05-25 2018-12-20 昭和電工株式会社 発光ダイオードおよびトンネル接合層の製造方法
US20190074404A1 (en) 2015-07-10 2019-03-07 The Regents Of The University Of California Hybrid growth method for iii-nitride tunnel junction devices
JP2019517144A (ja) 2016-05-20 2019-06-20 ルミレッズ リミテッド ライアビリティ カンパニー 発光デバイスのｐ型層を形成する方法
JP2021158291A (ja) 2020-03-30 2021-10-07 日亜化学工業株式会社 窒化物半導体素子の製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3538275B2 (ja) * 1995-02-23 2004-06-14 日亜化学工業株式会社 窒化物半導体発光素子
JP2900990B2 (ja) * 1995-11-24 1999-06-02 日亜化学工業株式会社 窒化物半導体発光素子

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000244070A (ja) 1999-02-19 2000-09-08 Sony Corp 半導体装置および半導体発光素子
JP2002231997A (ja) 2001-01-31 2002-08-16 Sharp Corp 窒化物系半導体発光素子
JP2010251804A (ja) 2001-12-21 2010-11-04 Xerox Corp 半導体レーザ構造体
JP2004179487A (ja) 2002-11-28 2004-06-24 Matsushita Electric Ind Co Ltd 半導体発光素子
US20050067627A1 (en) 2003-09-17 2005-03-31 Guangdi Shen High efficiency multi-active layer tunnel regenerated white light emitting diode
WO2007136097A1 (ja) 2006-05-23 2007-11-29 Meijo University 半導体発光素子
JP2008141047A (ja) 2006-12-04 2008-06-19 Sharp Corp 窒化物半導体発光素子
JP2008226906A (ja) 2007-03-08 2008-09-25 Sharp Corp 窒化物半導体発光素子
JP2011018869A (ja) 2009-06-09 2011-01-27 Nichia Corp 窒化物半導体素子
US20130221321A1 (en) 2012-02-24 2013-08-29 Phostek, Inc. Light-emitting diode device
US20190074404A1 (en) 2015-07-10 2019-03-07 The Regents Of The University Of California Hybrid growth method for iii-nitride tunnel junction devices
JP2019517144A (ja) 2016-05-20 2019-06-20 ルミレッズ リミテッド ライアビリティ カンパニー 発光デバイスのｐ型層を形成する方法
JP2018201009A (ja) 2017-05-25 2018-12-20 昭和電工株式会社 発光ダイオードおよびトンネル接合層の製造方法
JP2021158291A (ja) 2020-03-30 2021-10-07 日亜化学工業株式会社 窒化物半導体素子の製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Joachim PIPREK，Origin of InGaN/GaN light-emitting diode efficiency improvements using tunnel-junction-cascaded active regions，Applied Physics Letters，米国，2014年02月，Vol.104，p.051118-1 - p.051118-4

Also Published As

Publication number Publication date
US20230197887A1 (en) 2023-06-22
JP2023091443A (ja) 2023-06-30
CN116314493A (zh) 2023-06-23

Similar Documents

Publication Publication Date Title
JP5737111B2 (ja) Ｉｉｉ族窒化物半導体発光素子
JP5383880B1 (ja) 窒化物半導体層の製造方法及び半導体発光素子の製造方法
US11984528B2 (en) Method of manufacturing nitride semiconductor device
US8633469B2 (en) Group III nitride semiconductor light-emitting device
US8659041B2 (en) Nitride semiconductor light emitting diode
JP7526916B2 (ja) 発光素子
JP7526915B2 (ja) 発光素子
JP5800251B2 (ja) Ｌｅｄ素子
JP7432844B2 (ja) 窒化物半導体発光素子
KR20090021933A (ko) 반도체 발광소자 및 그 제조방법
US20230170435A1 (en) Light-emitting element and method for manufacturing the light-emitting element
JP2008227103A (ja) ＧａＮ系半導体発光素子
US20230070972A1 (en) Method for manufacturing light-emitting element
JP2023080013A (ja) 発光素子および発光素子の製造方法
US20240332450A1 (en) Nitride semiconductor light-emitting element
WO2022196374A1 (ja) 発光素子
JP7373107B2 (ja) 発光素子の製造方法
US20230019698A1 (en) Method for manufacturing light-emitting element
JP2015529974A (ja) オプトエレクトロニクス半導体ボディ及びオプトエレクトロニクス半導体チップ
JP7344434B2 (ja) 発光素子の製造方法
WO2022054877A1 (ja) 窒化物半導体素子及び窒化物半導体素子の製造方法
US20230076732A1 (en) Method of manufacturing light emitting element

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231031

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231109

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20231127

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240306

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240620

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240703

R150 Certificate of patent or registration of utility model

Ref document number: 7526916

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150