KR20090021933A - 반도체 발광소자 및 그 제조방법 - Google Patents

Abstract

본 발명의 실시 예는 따른 반도체 발광소자 및 그 제조방법에 관한 것이다.

본 발명의 실시 예에 따른 반도체 발광소자는 제 1도전성 반도체층; 상기 제 1도전성 반도체층 위에 형성된 활성층; 상기 활성층 위에 형성된 제 2도전성 반도체층; 상기 제 2도전성 반도체층 위에 형성된 언도프드 반도체층; 상기 언도프드 반도체층 위에 형성된 초격자층; 상기 초격자층 위에 형성된 제 3도전성 반도체층을 포함한다.

LED, ESD, 전위

Description

반도체 발광소자 및 그 제조방법{Semiconductor light emitting device and fabrication method thereof}

본 발명의 실시 예는 반도체 발광소자 및 그 제조방법에 관한 것이다.

Ⅲ-Ⅴ족 질화물 반도체(group Ⅲ-Ⅴ nitride semiconductor)는 물리적, 화학적 특성으로 인해 발광 다이오드(LED) 또는 레이저 다이오드(LD) 등의 발광 소자의 핵심 소재로 각광을 받고 있다.

Ⅲ-Ⅴ족 질화물 반도체는 통상 In_xAl_yGa_{1 -x- y}N (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질로 이루어져 있다. 이러한 질화물 반도체 재료를 이용한 LED 혹은 LD는 청색 또는 녹색 파장대의 광을 얻기 위한 발광 소자에 많이 사용되고 있으며, 핸드폰의 키패드 발광부, 전광판, 조명 장치 등 각종 제품의 광원으로 응용되고 있다.

이러한 발광 다이오드를 제조함에 있어서, 활성층의 발광 효율을 증대시키고, 역방향 전류와 역방향 전압 등의 다이오드 특성을 개선해 주거나, ESD 등의 전기적 내성을 강화시켜 주고자 하는 연구들이 진행되고 있다.

본 발명의 실시 예는 ESD(electrostatic discharge)로부터 발광 구조물을 보호할 수 있는 반도체 발광소자 및 그 제조방법을 제공한다.

본 발명의 실시 예는 발광 구조물 위에 ESD로 인가되는 전류를 지연 및 분산시켜 주기 위한 반도체층을 형성시켜 줄 수 있도록 한 반도체 발광소자 및 그 제조방법을 제공한다.

본 발명의 실시 예에 따른 반도체 발광소자는 제 1도전성 반도체층; 상기 제 1도전성 반도체층 위에 형성된 활성층; 상기 활성층 위에 형성된 제 2도전성 반도체층; 상기 제 2도전성 반도체층 위에 형성된 언도프드 반도체층; 상기 언도프드 반도체층 위에 형성된 초격자층; 상기 초격자층 위에 형성된 제 3도전성 반도체층을 포함한다.

본 발명의 실시 예에 따른 반도체 발광소자 제조방법은 제 1도전성 반도체층을 형성하는 단계; 상기 제 1도전성 반도체층 위에 활성층을 형성하는 단계; 상기 활성층 위에 제 2도전성 반도체층을 형성하는 단계; 상기 제 2도전성 반도체층 위에 언도프드 반도체층을 형성하는 단계; 상기 언도프드 반도체층 위에 초격자층을 형성하는 단계; 상기 초격자층 위에 제 3도전성 반도체층을 형성하는 단계를 포함한다.

본 발명의 실시 예에 따른 반도체 발광소자 및 그 제조방법에 의하면, ESD(electrostatic discharge)의 충격을 최소화함으로써, ESD 충격 내성을 갖는 발광 소자를 제공할 수 있다.

또한 순방향의 구동 전압을 낮추어 줄 수 있다.

이하, 본 발명의 실시 예에 따른 반도체 발광소자 및 그 제조방법에 대하여 첨부된 도면을 참조하여 설명하면 다음과 같다.

도 1은 본 발명의 제 1실시 예에 따른 반도체 발광소자를 나타낸 단면도이다.

도 1을 참조하면, 반도체 발광소자(100)는 기판(111), 버퍼층(113), 제 1도전성 반도체층(115), 활성층(117), 제 2도전성 반도체층(119), 언도프드 반도체층(121), 초격자층(123), 제 3도전성 반도체층(125)을 포함한다.

상기 기판(111)은 사파이어 기판(Al₂0₃), GaN, SiC, ZnO, Si, GaP 그리고 GaAs 등으로 이루어진 군에서 선택될 수 있으며, 소자의 실장 방식에 따라 상기 기판은 제거될 수도 있다.

상기 기판(111) 위에는 버퍼층(113)이 형성되며, 상기 버퍼층(113)은 저온에서 성장될 수 있으며, GaN, InN, AlN, AlInN, InGaN, AlGaN, InAlGaN 과 같은 군에서 선택적으로 형성된다. 상기 버퍼층(113) 위에는 언도프드(undoped) GaN층이 형성될 수 있으며, 상기의 버퍼층(113) 및 언도프드 GaN층 중 어느 한 층 또는 모든 층을 형성하지 않을 수도 있다.

상기 버퍼층(113) 위에는 제 1도전성 반도체층(115)이 형성된다. 상기 제 1도전성 반도체층(115)은 n형 반도체층으로 구현될 수 있으며, 상기 n형 반도체층은 GaN, GaN, InN, AlN, InGaN, AlGaN, InAlGaN로 이루어진 군에서 선택적으로 형성되며, n형 도펀트(예: Si, Ge, Sn 등)가 도핑된다.

상기 제 1도전성 반도체층(115) 위에는 활성층(117)이 형성된다. 상기 활성층(117)은 단일 또는 다중 양자 우물 구조로 형성될 수 있다.

상기 활성층(117) 위에는 제 2도전성 반도체층(119)이 형성된다. 상기 제 2도전성 반도체층(119)은 예컨대, p형 도펀트(예: Mg)가 도핑된 p형 반도체층으로 구현될 수 있다. 상기 p형 반도체층은 GaN, AlGaN, InGaN와 같은 GaN계 화합물 반도체 중에서 어느 하나로 이루어질 수 있다.

상기의 제 2도전성 반도체층(119) 위에는 언도프드 반도체층(121)이 형성된다. 상기 언도프드 반도체층(121)은 예컨대, 소정의 성장 온도(예: 700~1500℃)에서, NH₃와 TMGa를 공급하여 소정의 두께로 도펀트를 포함하지 않은 undoped GaN층으로 형성될 수 있다. 여기서, 언도프드 반도체층(121)의 두께는 100Å~500Å로 형성될 수 있다. 이러한 언도프드 반도체층(121)은 ESD 충격이 가해질 때 제 2도전성 반도체층(119) 위에서 다량의 정공으로 발생시켜 줄 수 있다.

상기 언도프드 반도체층(121) 위에는 초격자층(123)이 형성된다. 상기 초격자층(123)은 AlGaN/GaN, InGaN/GaN, AlGaN/InGaN 초격자 구조 중에서 적어도 하나를 적어도 5~10주기로 형성할 수 있다. 여기서, 초격자층(123)의 1 주기의 두께는 10~30Å로 형성될 수 있다. 이러한 초격자층(123)은 다층의 초격자 구조로 형성됨으로써, 전자 이동 경로를 지연시키고 분산시켜 줄 수 있다.

상기 초격자층(123) 위에는 제 3도전성 반도체층(125)이 형성된다. 상기 제 3도전성 반도체층(125)은 n형 반도체층으로 구현되는 데, 상기 n형 반도체층은 InGaN층으로 이루어진다. 여기서, n형 InGaN층은 소정의 성장 온도에서 질소 또는/및 수소 분위기에서 NH₃, TMGa, TMln 및 Si와 같은 n형 도펀트를 포함한 실란가스를 공급하여 소정의 두께(예: 20nm~100nm)로 형성시켜 준다. 이때 제 3도전성 반도체층(125)에 공급된 NH₃ 의 양은 제 1도전성 반도체층(115)에 공급된 NH₃ 양의 1.5 ~ 3배 정도(약 50ml 이상)을 공급해 줄 수 있다. 이러한 제 3도전성 반도체층(125)의 표면은 도 3과 같이 다공성 표면으로 형성되어 지며, 다공성 표면은 접촉 면적을 넓혀줄 수 있어, 구동 전압을 낮추어 줄 수 있다. 도 3은 제 3도전성 반도체층의 1um 크기의 표면을 나타낸 도면이다.

한편, 도 2는 도 1의 발광 소자에서의 전위 및 전류 경로를 나타낸 도면이다. 여기서, D1는 독립적으로 존재하는 전위이며, D2는 여러 전위가 결합된 다발 전위이며, P1은 ESD 인가시 전자 이동 경로(적색)이며, P2는 ESD 인가시 정공 이동 경로(청색)이다.

도 2를 참조하면, 반도체 발광소자의 각 반도체층(113~125)을 성장함에 있어서, 기판(111) 위에 버퍼층(113) 또는 활성층(117)의 성장 시 전위(D1,D2)가 발생하게 되며, 상기 발생된 전위(D1,D2)들은 제 1도전성 반도체층(115), 제 2도전성 반도체층(119), 제 3도전성 반도체층(125)까지 지속적으로 형성될 수 있다. 또한 상기와 같이 발생되는 전위(D1,D2)들은 독립적으로 존재하는 원자 단위의 미세한 전위(D1)로 존재하거나, 여러 개의 전위들이 서로 뭉쳐서 다발 전위(D2) 형태로 존재할 수 있다.

이러한 발광 소자에 고압의 ESD 전압(약 -1000V 이상)이 가해질 때, 다발 전위(D2)에 전류가 집중될 수 있다. 이때 제 3도전성 반도체층(125)은 고압의 ESD 전압이 가해질 때 다량의 majority carrier인 전자(electron)가 발생되고, 그 하부의 상기 언도프드 반도체층(123)에는 다량의 정공이 발생됨으로써, 활성층에 전달되어 순 방향의 발광 소자를 구동시켜 준다. 이때 발광 소자의 구동으로 인해 다발 전위(D2)로 인가되는 순 방향의 정상적인 전류(경로 P2)가 흐르게 된다. 그리고 특정 다발 전위(D2)에 인가되는 ESD 전압을 통해 흐르는 전류(경로 P1)가 분산될 수 있어, 집중되는 ESD의 전류(경로 P1)로 인한 피해를 최소화시켜 줄 수 있다.

그리고 초격자층(123)은 짧은 시간(약 수십 nm) 동안 ESD 충격이 가해질 때 생성되는 다량의 전자들이 다발 전위(D2)로 집중되는 것을 지연시켜 주며, 전자들을 고르게 분산시켜 준다. 즉, 상기 ESD 충격이 가해질 때 생성된 다량의 전자가 언도프드 반도체층(121)에 다량의 정공을 발생시켜 줌으로서, 활성층(119)이 발광하게 되는 데, 이때 초격자층(123)이 활성층(117)으로 전달될 수 있는 다발 전위(D2, 경로 P1)의 일부 전자들을 지연시키고 분산시켜 주는 역할을 한다.

이에 따라 고전압의 ESD 전압이 가해질 때 특정 다발 전위(D2)로 전류(경로 P1)가 집중되는 것을 방지함으로써, LED의 발열로 인한 LED의 파괴 현상을 방지하 고, 높은 ESD 충격 내성을 가지도록 할 수 있다.

본 발명에 따른 실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "위(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "위(on)"와 "아래(under)"는 "directly"와 "indirectly"의 의미를 모두 포함한다. 또한 각 층의 위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.

이상에서 본 발명에 대하여 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 발명의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 본 발명의 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.

도 1은 본 발명의 실시 예에 따른 반도체 발광소자를 나타낸 단면도.

도 2는 도 1의 구조에서 전위 및 전류 흐름의 분포를 나타낸 도면.

도 3은 도 1의 구조에서 제 3도전성 반도체층의 표면을 나타낸 도면.

<도면의 주요 부분에 대한 부호의 설명>

100 : 반도체 발광소자 111 : 기판

113 : 버퍼층 115 : 제 1도전성 반도체층

115 : 활성층 119 : 제 2도전성 반도체층

119 : 언도프드 반도체층 123 : 초격자층

125: 제 3도전성 반도체층

Claims (14)

1. 제 1도전성 반도체층;

   제 1도전성 반도체층 위에 형성된 활성층;

   상기 활성층 위에 형성된 제 2도전성 반도체층;

   상기 제 2도전성 반도체층 위에 형성된 언도프드 반도체층;

   상기 언도프드 반도체층 위에 형성된 초격자층;

   상기 초격자층 위에 형성된 제 3도전성 반도체층을 포함하는 반도체 발광소자.
2. 제 1항에 있어서,

   상기 언도프드 반도체층은 도펀트가 도핑되지 않는 질화물 반도체층을 포함하는 반도체 발광소자.
3. 제 1항에 있어서,

   상기 초격자층은 AlGaN/GaN, InGaN/GaN, AlGaN/InGaN 초격자 구조 중 적어도 하나를 5~10주기로 형성되는 반도체 발광소자.
4. 제 1항에 있어서,

   상기 제 3도전성 반도체층은 다공성 표면을 갖는 n형 InGaN으로 이루어진 반 도체 발광소자.
5. 제 1항에 있어서,

   상기 언도프드 반도체층의 두께는 100Å~500Å로 형성되는 반도체 발광소자.
6. 제 1항에 있어서,

   상기 초격자층의 1주기는 10Å~30Å로 형성되는 반도체 발광소자.
7. 제 1항에 있어서,

   상기 제 3도전성 반도체층의 두께는 20nm ~ 100nm로 형성되는 반도체 발광소자.
8. 제 1항에 있어서,

   상기 제 1도전성 반도체층은 n형 반도체층이며,

   상기 제 2도전성 반도체층은 p형 반도체층을 포함하는 반도체 발광소자.
9. 제 1도전성 반도체층을 형성하는 단계;

   상기 제 1도전성 반도체층 위에 활성층을 형성하는 단계;

   상기 활성층 위에 제 2도전성 반도체층을 형성하는 단계;

   상기 제 2도전성 반도체층 위에 언도프드 반도체층을 형성하는 단계;

   상기 언도프드 반도체층 위에 초격자층을 형성하는 단계;

   상기 초격자층 위에 제 3도전성 반도체층을 형성하는 단계를 포함하는 반도체 발광소자 제조방법.
10. 제 9항에 있어서,

    상기 언도프드 반도체층은 undoped GaN층을 100~500Å로 형성하는 반도체 발광소자 제조방법.
11. 제 9항에 있어서,

    상기 초격자층은 AlGaN/GaN, InGaN/GaN, AlGaN/GaN 초격자 구조의 주기 중에서 적어도 하나를 5~10주기로 형성하는 반도체 발광소자 제조방법.
12. 제 9항에 있어서,

    상기 제 1 및 제 3도전성 반도체층은 n형 반도체층이며,

    상기 제 2도전성 반도체층은 p형 반도체층으로 이루어진 반도체 발광소자 제조방법.
13. 제 9항에 있어서,

    상기 제 3도전성 반도체층에는 상기 제 1도전성 반도체층에 공급되는 암모니아(NH₃) 가스의 양보다 1.5배~3배로 공급하는 반도체 발광소자 제조방법.
14. 제 9항에 있어서,

    상기 제 3도전성 반도체층은 다공성 표면을 갖는 n형 InGaN으로 이루어진 반도체 발광소자 제조방법.

Images