JP7493674B2 - 半導体装置および半導体装置の製造方法 - Google Patents
半導体装置および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP7493674B2 JP7493674B2 JP2023506583A JP2023506583A JP7493674B2 JP 7493674 B2 JP7493674 B2 JP 7493674B2 JP 2023506583 A JP2023506583 A JP 2023506583A JP 2023506583 A JP2023506583 A JP 2023506583A JP 7493674 B2 JP7493674 B2 JP 7493674B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- metal electrode
- electrode portion
- sealing material
- gradient
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 88
- 238000000034 method Methods 0.000 title claims description 27
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 239000000463 material Substances 0.000 claims description 59
- 229910052751 metal Inorganic materials 0.000 claims description 49
- 239000002184 metal Substances 0.000 claims description 49
- 239000003566 sealing material Substances 0.000 claims description 41
- 229910000679 solder Inorganic materials 0.000 claims description 40
- 238000002844 melting Methods 0.000 claims description 10
- 230000008018 melting Effects 0.000 claims description 10
- 238000003825 pressing Methods 0.000 claims description 5
- 230000003746 surface roughness Effects 0.000 claims description 4
- 239000008393 encapsulating agent Substances 0.000 claims description 2
- 238000009499 grossing Methods 0.000 claims description 2
- 239000010949 copper Substances 0.000 description 19
- 238000005304 joining Methods 0.000 description 17
- BDAGIHXWWSANSR-UHFFFAOYSA-N methanoic acid Natural products OC=O BDAGIHXWWSANSR-UHFFFAOYSA-N 0.000 description 16
- 229910052802 copper Inorganic materials 0.000 description 15
- 230000000052 comparative effect Effects 0.000 description 14
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 13
- 238000007789 sealing Methods 0.000 description 11
- OSWFIVFLDKOXQC-UHFFFAOYSA-N 4-(3-methoxyphenyl)aniline Chemical compound COC1=CC=CC(C=2C=CC(N)=CC=2)=C1 OSWFIVFLDKOXQC-UHFFFAOYSA-N 0.000 description 8
- 235000019253 formic acid Nutrition 0.000 description 8
- 238000011109 contamination Methods 0.000 description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 7
- 239000011800 void material Substances 0.000 description 7
- 239000000853 adhesive Substances 0.000 description 5
- 230000001070 adhesive effect Effects 0.000 description 5
- 239000012298 atmosphere Substances 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 230000017525 heat dissipation Effects 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910000599 Cr alloy Inorganic materials 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 2
- 229910001374 Invar Inorganic materials 0.000 description 2
- 229910001297 Zn alloy Inorganic materials 0.000 description 2
- GXDVEXJTVGRLNW-UHFFFAOYSA-N [Cr].[Cu] Chemical compound [Cr].[Cu] GXDVEXJTVGRLNW-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 238000009835 boiling Methods 0.000 description 2
- 239000000788 chromium alloy Substances 0.000 description 2
- KUNSUQLRTQLHQQ-UHFFFAOYSA-N copper tin Chemical class [Cu].[Sn] KUNSUQLRTQLHQQ-UHFFFAOYSA-N 0.000 description 2
- TVZPLCNGKSPOJA-UHFFFAOYSA-N copper zinc Chemical compound [Cu].[Zn] TVZPLCNGKSPOJA-UHFFFAOYSA-N 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 230000003628 erosive effect Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000002648 laminated material Substances 0.000 description 2
- 239000002923 metal particle Substances 0.000 description 2
- 239000005416 organic matter Substances 0.000 description 2
- 239000005011 phenolic resin Substances 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 239000004848 polyfunctional curative Substances 0.000 description 2
- 239000010970 precious metal Substances 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 238000005245 sintering Methods 0.000 description 2
- 229910002601 GaN Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000004090 dissolution Methods 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004134 energy conservation Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009766 low-temperature sintering Methods 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 150000002736 metal compounds Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002105 nanoparticle Substances 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 239000003755 preservative agent Substances 0.000 description 1
- 230000002335 preservative effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/565—Moulds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
- H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
- H01L23/4334—Auxiliary members in encapsulations
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
Description
本願は、半導体装置及び半導体装置の製造方法に関するものである。
半導体素子としては、シリコン（Ｓｉ）又はガリウム砒素（ＧａＡｓ）を基材としたものが多く使われ、その動作温度は１００℃～１２５℃である。これらの素子を回路基板に接合する材料としては、高融点における起動及び停止に伴って熱応力が繰り返し発生することに対する耐クラック性が求められる。この要求を満たすため、Ｓｉデバイスでは９５Ｐｂ－５Ｓｎ（質量％）、ガリウム砒素デバイスでは８０Ａｕ－２０Ｓｎ（質量％）などが使われてきた。しかし、有害な鉛（Ｐｂ）を大量に含有する９５Ｐｂ－５Ｓｎは、環境に対する負荷を低減するという観点から問題がある。また貴金属を多く含む８０Ａｕ－２０Ｓｎは、貴金属の価格の高騰、更には埋蔵量が少ないという観点より問題がある。そこでこれらに対する代替材が強く望まれていた。
一方、省エネルギーの観点から次世代デバイスとしてシリコンカーバイド（ＳｉＣ）又は窒化ガリウム（ＧａＮ）を基材としたデバイスの開発が盛んになされている。これらは、消費電力の損失低減の観点からその動作温度が１７５℃以上とされており、将来的には３００℃になるとも言われている。そのため、半導体素子の下面における接合部としては高い放熱性、接合信頼性が求められている。
高い放熱性と接合信頼性を有する材料として、粒子状金属化合物を含む導電性組成物を用いた接合材料が知られている。特に代表的な金属として、Ａｇが挙げられ、Ａｇの粒径が１００ｎｍ以下のサイズまで小さくしたＡｇナノ粒子では、構成原子数が少なくなり、粒子の体積に対する表面積比が急激に増大し、融点及び焼結温度がバルクの状態と比較して大幅に低下することが知られている。この低温焼結機能を利用して、有機物により表面が被覆された平均粒径１００ｎｍ以下の金属粒子を接合材料とし、有機物を分解させて当該金属粒子同士を緻密に焼結させるためには、接合時に加熱のほかに圧力を加える必要がある。圧力を加えると焼結密度は高くなり、放熱性及び接合信頼性は向上するが、その際に半導体素子に損傷を与える場合がある。
ここで、回路基板１個に対して半導体素子を１個接合し、半導体素子が圧力で損傷した場合、１個の半導体素子のみ廃棄すれば済む。しかし小型化、高密度化を図るため回路基板１個に対して複数個の半導体素子を同時に接合し、そのうち１つの半導体素子だけが損傷した場合、残りの正常な半導体素子も回路基板に接合されているため、全て廃棄することとなる。従って歩留まりが悪くなるという課題がある。特にＳｉ又はＧａＡｓよりもＳｉＣ又はＧａＮの方が素子のコストが高価なため、歩留まりを向上させることは生産上の重要な課題である。
特許文献１では、半導体素子が形成された半導体チップが絶縁性樹脂に埋設された絶縁基板を備えたものであって、絶縁基板の表面に形成され、半導体チップの主電極にビアを介して接続された主配線と、絶縁基板の表面に形成され、半導体チップの副電極にビアを介して接続された副配線と、主配線の表面に導電性接着剤を介して接続された金属板とを備えた半導体装置が開示されている。そして副配線は、その配線幅が主配線の配線幅よりも狭い区間を有する（下記の特許文献１参照）。
上記特許文献１においては、小型化を図るため金属板を介して絶縁性樹脂で埋め込まれた半導体素子同士を、ビアを介して導電性接着剤で接続しているが、金属板と半導体素子の狭い空間を導電性接着剤で接合する際、接着剤硬化時の揮発成分が外部に排斥され難く、接着効果が不十分となり、接着不良が生じるという問題がある。またこの接合部を汎用のはんだペーストで接合しようとしても、接着剤の場合と同様に、ペースト内に含まれる有機成分が揮発する際に外部に排斥され難く、接着不良になる問題がある。またはんだシートを使い、蟻酸（ＣＨ２Ｏ２）還元雰囲気下で接合しようとしても、狭い隙間だと蟻酸還元ガスが入り難い。また部材に付着している異物などの影響で接合不良になり易く、生産性および歩留まりが逆に悪化してしまう。また接合層を厚くすると、接合材のコストが高くなり、更には小型化が図れなくなるという問題がある。
本願は、上記のような課題を解決するための技術を開示するものであり、半導体装置を構成する部品同士の接合不良を抑止することを目的とする。
本願に開示される半導体装置は、半導体素子の上面側に第１金属電極部を有し、
前記第１金属電極部の上面が露出するように前記半導体素子を封止材で封止し、
前記第１金属電極部の上面を、回路基板の下面に形成された第２金属電極部の下面に対して第２接合材を介して接続されたものであって、
前記封止材の上面に、前記第１金属電極部における垂直方向の高さが最も高くなるような勾配を設けたものである。
前記第１金属電極部の上面が露出するように前記半導体素子を封止材で封止し、
前記第１金属電極部の上面を、回路基板の下面に形成された第２金属電極部の下面に対して第２接合材を介して接続されたものであって、
前記封止材の上面に、前記第１金属電極部における垂直方向の高さが最も高くなるような勾配を設けたものである。
本願に開示される半導体装置の製造方法は、半導体素子の上面に対し第１接合材を介して、上面に第１金属電極部を有する端子を接合したものを、下金型と上部に傾斜が設けられた上金型の内部に配置する工程と、
前記下金型と前記上金型の内部に封止材を圧入する工程と、
前記上金型及び前記下金型を取り外すとともに、前記第１金属電極部の上面を、回路基板の下面に形成された第２金属電極部の下面に対して第２接合材を介して接続する工程を有するものである。
前記下金型と前記上金型の内部に封止材を圧入する工程と、
前記上金型及び前記下金型を取り外すとともに、前記第１金属電極部の上面を、回路基板の下面に形成された第２金属電極部の下面に対して第２接合材を介して接続する工程を有するものである。
本願に開示される半導体装置及び半導体装置の製造方法によれば、半導体装置を構成する部品同士の接合不良を抑止することができる。
実施の形態１．
本実施の形態は電子機器等に用いられる半導体素子の接合体の構造、及び接合体の製造方法に関するものである。図１は実施の形態１による半導体装置の製造工程を示すフローチャートであり、図２、図３、図８、図９は半導体装置を示す側面断面図である。図において、Ｘ方向及びＸ方向に垂直なＹ方向が水平方向となり、Ｘ方向及びＹ方向に垂直なＺ方向が垂直方向となる。そして図２におけるＺ方向において、矢印方向を上方向及び上側とし、矢印方向と反対方向を下方向及び下側とする。又以下の各基板等において上側の面を上面、下側の面を下面と定義する。更に図３以降においても同様に定義される。
本実施の形態は電子機器等に用いられる半導体素子の接合体の構造、及び接合体の製造方法に関するものである。図１は実施の形態１による半導体装置の製造工程を示すフローチャートであり、図２、図３、図８、図９は半導体装置を示す側面断面図である。図において、Ｘ方向及びＸ方向に垂直なＹ方向が水平方向となり、Ｘ方向及びＹ方向に垂直なＺ方向が垂直方向となる。そして図２におけるＺ方向において、矢印方向を上方向及び上側とし、矢印方向と反対方向を下方向及び下側とする。又以下の各基板等において上側の面を上面、下側の面を下面と定義する。更に図３以降においても同様に定義される。
本実施形態は最終的には後に説明する図１４に示されるような半導体装置を製造することを目的とする。即ち本実施形態に係る半導体装置は、放熱板１の上面に対して半導体素子３を焼結Ａｇ接合材２により接合したものである。又半導体素子３の上面に対しはんだ材４（第１接合材）を介して端子５を接合し、端子５の上面には金属電極部６（第１金属電極部）が設けられている。そして金属電極部６の上面が露出するように、放熱板１、端子５及び半導体素子３が封止材７で封止されている。更に金属電極部６の上面を、金属電極部１１（第２金属電極部）の下面に対してはんだ材９（第２接合材）を介して接合したものであり、金属電極部１１は回路基板１０の下面に形成されている。以下このような半導体装置の製造工程について説明する。
先ず図１における第１の工程（ステップＳ１０１）において、図２に示すように、放熱板１の上面に対して半導体素子３を焼結Ａｇ接合材２により接合する。放熱板１としては、サイズが２０ｍｍ×２０ｍｍ、厚みが３ｍｍのタフピッチ銅板を使用する。半導体素子３としては、サイズが５ｍｍ×５ｍｍ、厚みが３００μｍのＳｉＣチップを使用する。半導体素子３の上面及び下面における接合面には、金属膜としてＴｉ、Ｎｉ、Ａｕが順次積層されている（最表面はＡｕ膜）。それぞれの厚みは、Ｔｉが１００ｎｍ、Ｎｉが７００ｎｍ、Ａｕが２００ｎｍである。
また、放熱板１の銅にはＡｇめっきが１μｍ施されている。半導体素子３の接合にあたり、焼結Ａｇ接合材２である焼結Ａｇペーストとして、代表的な京セラ社製「ＣＴ２７００Ｒ７Ｓ」を接合部に任意の量塗布し、２５０℃で１０分間、チップサイズに対して単位面積あたり１０ＭＰａ（Ｎ／ｍｍ２）の圧力を加えることにより接合する。なお、焼結ＡｇペーストにＣｕあるいはＮｉの酸化膜を還元する溶剤が含まれている場合、半導体素子３の最表面のＡｕ及び放熱板１の表面のＡｇめっきは不要となる。
次に第２の工程（ステップＳ１０２）として、図３に示すように、放熱板１の垂直方向上側に焼結Ａｇ接合材２によって接合された半導体素子３の上面に対し、はんだ材４（第１接合材）を介して、上面に金属電極部６（第１金属電極部）を有する端子５（フレーム）を接合する。はんだ材４としては、Ｓｎー５Ｓｂ（Ｓｎに５ｗｔ％のＳｂが含まれているはんだ組成を有するものであり、融点が２４３℃）の厚み３００μｍのシートを用いることができ、任意のサイズにカットして、蟻酸還元雰囲気下にて接合温度２６０℃で１０分間の条件で接合することができる。
次に第３の工程（ステップＳ１０３）として、端子５の金属電極部６が露出するようにエポキシ系の封止材７で放熱板１、焼結Ａｇ接合材２、半導体素子３、はんだ４、端子５を封止する。図４～図７は封止工程を示す側面断面図である。まず、図４に示すように、下金型１７を準備し、図３に示した放熱板１上に焼結Ａｇ接合材２により接合された半導体素子３の上にはんだ材４を介して端子５を接合したものを嵌め込む。次に図５に示すように、下金型１７と上金型１８を合わせて、上下の金型を閉じることで、図３に示したものを内部に配置する。次に図６に示すように、金型内へ封止材７を圧入する。図６においては、矢印で示すように、注入口のある右側から左側へ向かって封止材７が圧入される状態を示しており、圧入状態の途中が示されている。封止材７としてはシリカ粒子が充填されたエポキシ樹脂又はフェノール樹脂硬化剤系の樹脂（熱膨張係数１２ｐｐｍ／Ｋ）を用いることができる。また封止材に合わせた条件（圧力等）で金型内へ封止材７を圧入することで部材を封止できる。次に図７に示すように、金型内で部材が封止された状態で封止材７の硬化処理を実施する。例えば硬化処理条件は、１８０℃、３分間の条件で行う。更に上金型１８、下金型１７を取り外し、再度１７５℃、６時間の条件で封止材の硬化処理をおこなう。これにより、図８に示すように、端子５の金属電極部６の上面が露出するようにエポキシ系の封止材７で放熱板１、焼結Ａｇ接合材２、半導体素子３、はんだ材４、端子５を封止したものが得られる。
次に、第４の工程（ステップＳ１０４）として、図９に示すように、封止されて一体化した半導体モジュール１３における封止材７の垂直方向上側の面（上面）において、金属電極部６における垂直方向の高さが高く、封止材７の端部が低くなる様な勾配８を研削加工することにより形成する。勾配８を形成するのは研削加工により行う他に、前記第３の工程において使用される金型に予め勾配を形成し、金型加工を行う際に勾配８を形成するようにしてもよい。勾配８の角度は金属電極部６における高さが最も高く、端部が低くなる様に水平方向に対する角度θ（図９参照）が１度以上１０度以下に形成することが望ましい。
第４の工程（封止部に勾配を形成）における勾配８を形成する工程において、研削加工により形成するのではなく、金属電極部６が露出するように封止する際に、金型に事前に勾配を設ける場合について図１０～図１３に基づき説明する。先ず図１０に示すように、下金型１７を準備し、図１０に示した放熱板１上に焼結Ａｇ接合材２により接合された半導体素子３の上にはんだ材４を介して端子（フレーム）５を接合したものをはめ込む。次に図１１に示すように、下金型１７と上部内面に傾斜８ａ、８ｂが設けられた上金型１９を合わせて、上下の金型を閉じることで、図３に示したものを内部に配置する。尚傾斜８ａ、８ｂは勾配８に対応する部分であり、水平部６ａは金属電極部６の上面に対応する部分である。
次に図１２に示すように、金型内へ封止材７を圧入する。図１２においては、矢印で示すように、注入口のある右側から左側へ向かって封止材７が圧入される状態を示しており、圧入状態の途中が示されている。封止材７としてはシリカ粒子が充填されたエポキシ樹脂又はフェノール樹脂硬化剤系の樹脂（熱膨張係数１２ｐｐｍ／Ｋ）を用いることができる。また封止材に合わせた条件（圧力等）で金型内へ封止材７を圧入することで部材を封止できる。次に図１３に示すように、金型内で部材が封止された状態で封止材７の硬化処理を実施する。例えば硬化処理条件は、１８０℃、３分間の条件で行う。更に上金型１９、下金型１７を取り外し、再度１７５℃、６時間の条件で封止材の硬化処理をおこなう。これにより、図９に示す半導体モジュールが得られる。
次に図１２に示すように、金型内へ封止材７を圧入する。図１２においては、矢印で示すように、注入口のある右側から左側へ向かって封止材７が圧入される状態を示しており、圧入状態の途中が示されている。封止材７としてはシリカ粒子が充填されたエポキシ樹脂又はフェノール樹脂硬化剤系の樹脂（熱膨張係数１２ｐｐｍ／Ｋ）を用いることができる。また封止材に合わせた条件（圧力等）で金型内へ封止材７を圧入することで部材を封止できる。次に図１３に示すように、金型内で部材が封止された状態で封止材７の硬化処理を実施する。例えば硬化処理条件は、１８０℃、３分間の条件で行う。更に上金型１９、下金型１７を取り外し、再度１７５℃、６時間の条件で封止材の硬化処理をおこなう。これにより、図９に示す半導体モジュールが得られる。
金属電極部６および端子（フレーム）５は、材質として導電性、加工性の観点からタフピッチ銅、無酸素銅、あるいはＣｕ／Ｉｎｖａｒ／Ｃｕの積層材を用いることが出来る。あるいははんだ接合時の銅食われ（溶解）を抑制するために銅を主成分とした銅－亜鉛合金、銅－錫合金、銅－クロム合金を使用することができる。また銅よりも食われ量が少ないニッケルを主成分とする合金、あるいは鍍金（メッキ）を使用してもよい。
次に第５の工程（ステップＳ１０５）として、図１４に示すように、封止されて一体化した半導体モジュール１３の金属電極部６の上面を回路基板１０の下面に形成された金属電極部１１（第２金属電極部）の下面に対してはんだ材９（第２接合材）を介して接合する。はんだ材９としてはＳｎ－３Ａｇ－０．５Ｃｕ（Ｓｎに３ｗｔ％のＡｇと０．５ｗｔ％のＣｕが含まれているはんだ組成物であり、融点２２０℃）のはんだシートを使用することができる。半導体モジュール１３の金属電極部６のサイズは２ｍｍ×３．３ｍｍ、回路基板１０の金属電極部１１のサイズも同様である。従ってはんだ材９としてのはんだシートのサイズも２ｍｍ×３．３ｍｍとし、厚みは５０μｍとする。
ここで、はんだ材９により接合する際に、半導体モジュール１３内にあるはんだ材４が再溶融しないように、はんだ材４の融点をはんだ材９の融点より大きくする必要がある。また本工程での接合温度は、はんだ材４の融点よりも低い温度であり、かつはんだ材９の融点よりも高い必要がある。したがって、本工程でのはんだ接合においては、接合温度は２２０℃以上２４３℃未満にする必要がある。よって、本工程では、接合温度が２３０℃で、１０分間にて接合を行う。回路基板１０の金属電極部１１としては、銅を使用することができる。材質については、はんだが濡れ広がる部材であれば良く、導電性、加工性の観点からタフピッチ銅、無酸素銅、あるいはＣｕ／Ｉｎｖａｒ／Ｃｕの積層材を用いることが出来る。あるいははんだ接合時の銅食われを抑制するために銅を主成分とした銅－亜鉛合金、銅－錫合金、銅－クロム合金を使用することができる。また銅よりも食われ量が少ないニッケルを主成分とする合金、あるいは鍍金を使用してもよい。
接合方法については、蟻酸還元雰囲気下で接合したり、あるいはＯＳＰ（Ｏｒｇａｎｉｃ Ｓｏｌｄｅｒａｂｉｌｉｔｙ Ｐｒｅｓｅｒｖａｔｉｖｅ、水溶性プリフラックス）処理をおこない窒素雰囲気下において高温槽を用いて接合しても良い。他にガルデン（登録商標）と蟻酸を混合させたベイパー炉を用いて接合することもできる。ガルデン（登録商標）製品群としては、例えば、ガルデンＨＴ２３０（ｂｐ＝２３０℃、粘度＝４．４ｃＳｔ、密度＝１．８２）があり、ソルヴェイ社から入手可能な熱媒体である。ベイパー炉において沸点２３０℃のＨＴ２３０のようにガルデンの沸点を調整することにより、任意の温度で接合することが可能である。ガルデンについては接合温度によってＨＴ１７０（ｂｐ＝１７０℃）、ＨＴ２００（ｂｐ＝２００℃）を混合させても良い。またベイパー炉内にはガルデンが蒸気化されており、各部材の熱容量又は形状によらず均一に加熱することが可能である。更に蟻酸が混合されているので、ＯＳＰ処理などが不要となり、はんだの融点に近い温度で接合することが可能である。
次に第６の工程（ステップＳ１０６）として、図１５に示すように、回路基板１０と半導体モジュール１３の間の隙間をアンダーフィル材１２で充填させて封止した。これによって、はんだ材９の接合部の周囲も絶縁材で覆われるため、移動を抑止することができる。
次に勾配８の角度θの範囲について検討する。具体的には比較例として勾配を設けないサンプルを作製するため、上記第３、第４の工程で勾配を設けず、それ以外は上記と同じ条件で接合した場合について、図１６～図１８に基づき説明する。図１６～図１８は比較例による半導体装置を示す側面断面図である。図１６においては、金属電極部６が露出するように封止材７ａで封止した状態を示しており、勾配を設けていない。
次に勾配８の角度θの範囲について検討する。具体的には比較例として勾配を設けないサンプルを作製するため、上記第３、第４の工程で勾配を設けず、それ以外は上記と同じ条件で接合した場合について、図１６～図１８に基づき説明する。図１６～図１８は比較例による半導体装置を示す側面断面図である。図１６においては、金属電極部６が露出するように封止材７ａで封止した状態を示しており、勾配を設けていない。
次に第５の工程と同様、図１７に示すように、上述と同じ条件ではんだ材９ａを接合する。その後上記の第６の工程と同様、図１８に示すように、上述と同じ条件でアンダーフィル材１２により隙間を充填した。次に図１６～図１８に示すように、勾配がない場合を比較例１、勾配８の角度θを０．８°としたものを比較例２、角度θを１°としたものを実施例１、角度θを５°としたものを実施例２、角度θを１０°としたものを実施例３とする。なお接合雰囲気としては均熱化のため、上述のベイパー炉にて２３０℃の条件で１０分間接合を行った。接合後、はんだ材９、９ａの接合部をＳＡＴ（Ｓｃａｎｎｉｎｇ Ａｃｏｕｓｔｉｃ Ｔｏｍｏｇｒａｐｈ、超音波映像装置）により非破壊で観察し、接合部のボイド、未接合部を比較した。それぞれ５０個のサンプルを作製し、得られた画像を２値化して得られた値の小数点第１位を四捨五入してボイド率を算出した。
図１９は比較例１、２と実施例１～３における接合部のボイド率と判定結果を示す表である。図１９においてボイド率は５０個のうち、最もボイド率が高い値を示している。ボイド率が５％未満であれば正常にはんだ接合されているとして合格（〇）とし、５％以上の場合不合格（×）とした。その結果、図１９に示すように、比較例１（θ＝０°）、比較例２（θ＝０．８°）ではボイド率が４６％、１９％と合格ラインの５％よりも大きい値となり不合格となった。次に実施例１（θ＝１°）、実施例２（θ＝５°）、実施例３（θ＝１０°）では、ボイド率はそれぞれ２％、１％、１％となり、勾配が１°以上であればボイドが少なく良好な接合性が得られた。図２０Ａ～図２０ＣにＳＡＴ像を示す。図２０Ａは比較例１（θ＝０°）のＳＡＴ像、図２０Ｂは比較例２（θ＝０．８°）のＳＡＴ像、図２０Ｃは実施例１（θ＝１°）のＳＡＴ像である。図２０Ａ～図２０Ｃに示すように、０°、０．８°、１．０°と角度が増えるにつれてボイドが占める面積が小さくなることが判る。
このように勾配を設けることにより、はんだ接合部における側面の開口の大きさが大きくなり、ガルデンの蒸気および蟻酸ガスがはんだ接合部に有効に作用したと考えられる。またこの勾配８を設けることにより、ガルデンの蒸気が各部材又は炉内のコンタミネーションを接合部から排斥させる作用があると考えらえる。実際の大量生産するための炉においては、部材に少なからず付着している汚れ、ゴミ（コンタミネーション）が炉内に溜まり、それらが浮遊して蟻酸又はガルデンを介して炉内の対流が止まる箇所に集まる。特にはんだ材９による接合部は小型化を図るために隙間が小さく、周囲のコンタミネーションが集まっており、はんだが溶融して濡れた際に周囲のコンタミネーションを巻き込んで接合不良が生じ易い箇所となる。
そのため、勾配８を設けることにより対流を止めず、周囲のごみをはんだ接合部から安定して排斥させて接合不良を抑止する新たな効果を有することが明らかとなった。なお、小型化を図るため、回路基板１０の金属電極部１１と半導体モジュール１３の金属電極部６の隙間（実はんだ接合厚）は本例においては、２０μｍ以上１００μｍ未満であり、この範囲において勾配８は有効に作用している。なお、勾配８の角度θは大きくすればするほどはんだ接合性は良好となるが、内部の端子５（フレーム）が封止材７から露出しないようにする必要がある。実際のモジュール設計上、θは１°以上１０°以下であれば良い。θが１０°よりも大きくなると、端子５が露出しないようにする必要があり、モジュールの設計自由度が損なわれる。より好ましくはθは３度以上８度以下である。
モールド封止された半導体モジュール１３は回路基板１０との接合面側に勾配８を有するため、還元ガスも入り易く、はんだ材からの揮発成分も排斥され易くなる。従って各々の接合方法において、接合不良を抑止することができる。更に接合後にアンダーフィル材１２を接合部の狭い隙間に注入する際、アンダーフィル材１２が侵入し易く、ボイドを抑止することもできる。
実施の形態２.
図２１、図２２は実施の形態２による半導体装置を示す側面断面図である。勾配については、図２１に示すように、封止材７の上面が曲面状に形成された勾配１４であっても良い。図２１においては、曲面状の勾配１４を左側に設けた例を示しているが、右側に曲面状の勾配を設けてもよい。更に左右両者に曲面状の勾配を設けた場合、勾配は左右非対称であっても良く、又左右対称であっても良い。図２３は図２２における封止材７をＡ方向から見た平面図である。図２３に示すように、勾配８が設けられた封止材７の上面１５にコンタミネーションが一定方向に流れ易くするための複数のスリット（溝）１６を設けてもよい。上記のように勾配が設けられた封止材７の上面を曲面状にし、又は封止材７の上面にスリットを設けることにより偶発的にはんだ接合部に留まってしまうコンタミネーションをより効率よく排斥することができる。尚図１０～図１３に示すように、勾配を設けた金型を用いて製造する場合には、上金型１９の傾斜８ａ、８ｂを曲面状に形成し、あるいは傾斜８ａ、８ｂをスリット状に形成することにより、曲面を有する勾配１４又はスリット１６を形成することができる。
図２１、図２２は実施の形態２による半導体装置を示す側面断面図である。勾配については、図２１に示すように、封止材７の上面が曲面状に形成された勾配１４であっても良い。図２１においては、曲面状の勾配１４を左側に設けた例を示しているが、右側に曲面状の勾配を設けてもよい。更に左右両者に曲面状の勾配を設けた場合、勾配は左右非対称であっても良く、又左右対称であっても良い。図２３は図２２における封止材７をＡ方向から見た平面図である。図２３に示すように、勾配８が設けられた封止材７の上面１５にコンタミネーションが一定方向に流れ易くするための複数のスリット（溝）１６を設けてもよい。上記のように勾配が設けられた封止材７の上面を曲面状にし、又は封止材７の上面にスリットを設けることにより偶発的にはんだ接合部に留まってしまうコンタミネーションをより効率よく排斥することができる。尚図１０～図１３に示すように、勾配を設けた金型を用いて製造する場合には、上金型１９の傾斜８ａ、８ｂを曲面状に形成し、あるいは傾斜８ａ、８ｂをスリット状に形成することにより、曲面を有する勾配１４又はスリット１６を形成することができる。
実施の形態３.
封止材７における勾配８の上面の表面粗さＲａを０．５μｍ以下の平滑処理により処理しても良い。ＪＩＳでは工業製品の表面粗さを表すパラメータとして、算術平均粗さ（Ｒａ）、最大高さ（Ｒｙ）、十点平均粗さ（Ｒｚ）、凹凸の平均間隔（Ｓｍ）、局部山頂の平均間隔（Ｓ）及び負荷長さ率（ｔｐ）の定義並びに表示について規定されており、表面粗さＲａは、対象物の表面からランダムに抜き取った各部分におけるそれぞれの算術平均値となっている。このように封止材７の上面を平滑処理することにより、凹凸が小さく、コンタミネーションが溜まることなく、良好なはんだ付け性が得られる。
封止材７における勾配８の上面の表面粗さＲａを０．５μｍ以下の平滑処理により処理しても良い。ＪＩＳでは工業製品の表面粗さを表すパラメータとして、算術平均粗さ（Ｒａ）、最大高さ（Ｒｙ）、十点平均粗さ（Ｒｚ）、凹凸の平均間隔（Ｓｍ）、局部山頂の平均間隔（Ｓ）及び負荷長さ率（ｔｐ）の定義並びに表示について規定されており、表面粗さＲａは、対象物の表面からランダムに抜き取った各部分におけるそれぞれの算術平均値となっている。このように封止材７の上面を平滑処理することにより、凹凸が小さく、コンタミネーションが溜まることなく、良好なはんだ付け性が得られる。
本願は、様々な例示的な実施の形態及び実施例が記載されているが、１つ、または複数の実施の形態に記載された様々な特徴、態様、及び機能は特定の実施の形態の適用に限られるのではなく、単独で、または様々な組み合わせで実施の形態に適用可能である。
従って、例示されていない無数の変形例が、本願明細書に開示される技術の範囲内において想定される。例えば、少なくとも１つの構成要素を変形する場合、追加する場合または省略する場合、さらには、少なくとも１つの構成要素を抽出し、他の実施の形態の構成要素と組み合わせる場合が含まれるものとする。
従って、例示されていない無数の変形例が、本願明細書に開示される技術の範囲内において想定される。例えば、少なくとも１つの構成要素を変形する場合、追加する場合または省略する場合、さらには、少なくとも１つの構成要素を抽出し、他の実施の形態の構成要素と組み合わせる場合が含まれるものとする。
３ 半導体素子、４ 第１接合材、５ 端子、６ 第１金属電極部、７ 封止材、８ 勾配、９ 第２接合材、１０ 回路基板、１１ 第２金属電極部、１６ スリット。
Claims (8)
- 半導体素子の上面側に第１金属電極部を有し、
前記第１金属電極部の上面が露出するように前記半導体素子を封止材で封止し、
前記第１金属電極部の上面を、回路基板の下面に形成された第２金属電極部の下面に対して第２接合材を介して接続された半導体装置において、
前記封止材の上面に、前記第１金属電極部における垂直方向の高さが最も高くなるような勾配を設けた半導体装置。 - 前記第１金属電極部は、前記半導体素子の上面に対し第１接合材を介して接合された端子の上面にあり、
前記封止材は、前記端子及び前記半導体素子を封止し、
前記勾配は、前記封止材の端部における垂直方向の高さが低くなるように構成されている請求項１記載の半導体装置。 - 前記第１接合材及び前記第２接合材としてはんだ材を使用するとともに、前記第１接合材の融点は前記第２接合材の融点よりも高い請求項２記載の半導体装置。
- 前記勾配の水平方向に対する角度は１度以上１０度以下である請求項１から請求項３のいずれか１項に記載の半導体装置。
- 前記勾配が設けられた前記封止材の上面を曲面状に形成した請求項１から請求項４のいずれか１項に記載の半導体装置。
- 前記勾配が設けられた前記封止材の上面に複数のスリットを設けた請求項１から請求項５のいずれか１項に記載の半導体装置。
- 前記勾配が設けられた前記封止材の上面における表面粗さの指標としての算術平均粗さが、０．５μｍ以下になるよう前記封止材の上面に平滑処理が施された請求項１から請求項６のいずれか１項に記載の半導体装置。
- 半導体素子の上面に対し第１接合材を介して、上面に第１金属電極部を有する端子を接合したものを、下金型と上部内面に傾斜が設けられた上金型の内部に配置する工程と、
前記下金型と前記上金型の内部に封止材を圧入する工程と、
前記上金型及び前記下金型を取り外すとともに、前記第１金属電極部の上面を、回路基板の下面に形成された第２金属電極部の下面に対して第２接合材を介して接続する工程を有する半導体装置の製造方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP2021/010785 WO2022195757A1 (ja) | 2021-03-17 | 2021-03-17 | 半導体装置および半導体装置の製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JPWO2022195757A1 JPWO2022195757A1 (ja) | 2022-09-22 |
| JPWO2022195757A5 JPWO2022195757A5 (ja) | 2023-04-26 |
| JP7493674B2 true JP7493674B2 (ja) | 2024-05-31 |
Family
ID=83320148
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2023506583A Active JP7493674B2 (ja) | 2021-03-17 | 2021-03-17 | 半導体装置および半導体装置の製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20240105535A1 (ja) |
| JP (1) | JP7493674B2 (ja) |
| CN (1) | CN116982153A (ja) |
| DE (1) | DE112021007298T5 (ja) |
| WO (1) | WO2022195757A1 (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002329815A (ja) | 2001-05-01 | 2002-11-15 | Sony Corp | 半導体装置と、その製造方法、及びその製造装置 |
| JP2012227438A (ja) | 2011-04-21 | 2012-11-15 | Panasonic Corp | 半導体装置の製造方法及び半導体装置 |
| JP7226475B2 (ja) | 2014-03-20 | 2023-02-21 | 日本電気株式会社 | 情報処理装置、商品棚管理システム、商品棚管理方法、及び、商品棚管理プログラム |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01181450A (ja) * | 1988-01-11 | 1989-07-19 | Hitachi Ltd | 樹脂封止型半導体装置 |
| JP3250900B2 (ja) * | 1994-02-14 | 2002-01-28 | 富士通株式会社 | 半導体装置及びその製造方法及びリードフレーム |
| JPH08181237A (ja) * | 1994-12-27 | 1996-07-12 | Toshiba Lighting & Technol Corp | 電子部品および電気機器 |
| JP2015005681A (ja) | 2013-06-24 | 2015-01-08 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
-
2021
- 2021-03-17 WO PCT/JP2021/010785 patent/WO2022195757A1/ja active Application Filing
- 2021-03-17 US US18/275,405 patent/US20240105535A1/en active Pending
- 2021-03-17 CN CN202180095587.7A patent/CN116982153A/zh active Pending
- 2021-03-17 JP JP2023506583A patent/JP7493674B2/ja active Active
- 2021-03-17 DE DE112021007298.6T patent/DE112021007298T5/de active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002329815A (ja) | 2001-05-01 | 2002-11-15 | Sony Corp | 半導体装置と、その製造方法、及びその製造装置 |
| JP2012227438A (ja) | 2011-04-21 | 2012-11-15 | Panasonic Corp | 半導体装置の製造方法及び半導体装置 |
| JP7226475B2 (ja) | 2014-03-20 | 2023-02-21 | 日本電気株式会社 | 情報処理装置、商品棚管理システム、商品棚管理方法、及び、商品棚管理プログラム |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2022195757A1 (ja) | 2022-09-22 |
| JPWO2022195757A1 (ja) | 2022-09-22 |
| US20240105535A1 (en) | 2024-03-28 |
| CN116982153A (zh) | 2023-10-31 |
| DE112021007298T5 (de) | 2024-01-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9468136B2 (en) | Low void solder joint for multiple reflow applications | |
| JP6272512B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP4904767B2 (ja) | 半導体装置 | |
| KR102097177B1 (ko) | 파워 모듈용 기판, 히트싱크가 부착된 파워 모듈용 기판 및 파워 모듈 | |
| JP6111764B2 (ja) | パワーモジュール用基板の製造方法 | |
| JP4609296B2 (ja) | 高温半田及び高温半田ペースト材、及びそれを用いたパワー半導体装置 | |
| KR102154889B1 (ko) | 접합체의 제조 방법 및 파워 모듈용 기판의 제조 방법 | |
| WO2014148425A1 (ja) | 接合体の製造方法及びパワーモジュール用基板の製造方法 | |
| JP4846633B2 (ja) | 部品内蔵基板の製造方法 | |
| JP5636720B2 (ja) | 半導体装置の製造方法および接合治具 | |
| TWI781246B (zh) | 附散熱器的功率模組用基板及附散熱器的功率模組用基板的製造方法 | |
| KR102330134B1 (ko) | 접합체의 제조 방법, 파워 모듈용 기판의 제조 방법 | |
| WO2013145471A1 (ja) | パワーモジュールの製造方法、及びパワーモジュール | |
| JP5252024B2 (ja) | 半導体装置 | |
| JP4877046B2 (ja) | 半導体装置およびその製造方法 | |
| JP6904094B2 (ja) | 絶縁回路基板の製造方法 | |
| JP5825380B2 (ja) | 銅／セラミックス接合体、及び、パワーモジュール用基板 | |
| JP7493674B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP5707896B2 (ja) | ヒートシンク付パワーモジュール用基板、パワーモジュール及びパワーモジュール用基板の製造方法 | |
| JP4910789B2 (ja) | パワー素子搭載用基板およびパワー素子搭載用基板の製造方法並びにパワーモジュール | |
| JP2005050886A (ja) | 複合基板及びその製造方法 | |
| JP5613100B2 (ja) | 半導体装置の製造方法 | |
| JP6784574B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| WO2024014532A1 (ja) | 複層接合体及びそれを用いた半導体装置、並びにこれらの製造方法 | |
| TWI745572B (zh) | 電子零件安裝模組 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230208 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230208 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240423 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240521 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7493674 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |