JP7492603B2 - デジタルとアナログとの間で信号を変換するための回路 - Google Patents
デジタルとアナログとの間で信号を変換するための回路 Download PDFInfo
- Publication number
- JP7492603B2 JP7492603B2 JP2022561556A JP2022561556A JP7492603B2 JP 7492603 B2 JP7492603 B2 JP 7492603B2 JP 2022561556 A JP2022561556 A JP 2022561556A JP 2022561556 A JP2022561556 A JP 2022561556A JP 7492603 B2 JP7492603 B2 JP 7492603B2
- Authority
- JP
- Japan
- Prior art keywords
- clock signal
- signal
- converter
- synchronous
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000001360 synchronised effect Effects 0.000 claims description 102
- 238000012360 testing method Methods 0.000 claims description 56
- 238000000034 method Methods 0.000 claims description 44
- 238000006243 chemical reaction Methods 0.000 claims description 22
- 238000004590 computer program Methods 0.000 claims description 17
- 230000000630 rising effect Effects 0.000 claims description 16
- 238000005070 sampling Methods 0.000 claims description 14
- 230000004044 response Effects 0.000 claims description 4
- 230000003111 delayed effect Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 15
- 101100519200 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) PDC6 gene Proteins 0.000 description 7
- 238000005259 measurement Methods 0.000 description 4
- 230000010363 phase shift Effects 0.000 description 4
- 229920000729 poly(L-lysine) polymer Polymers 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 230000000670 limiting effect Effects 0.000 description 3
- 238000001914 filtration Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000000737 periodic effect Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000000977 initiatory effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000010897 surface acoustic wave method Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
- H03M1/0624—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by synchronisation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1071—Measuring or testing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
- H04L7/0012—Synchronisation information channels, e.g. clock distribution lines by comparing receiver clock with transmitter clock
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
- H04L7/005—Correction by an elastic buffer
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
- H04L7/0033—Correction by delay
- H04L7/0041—Delay of data signal
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Analogue/Digital Conversion (AREA)
- Tests Of Electronic Circuits (AREA)
Description
4 変換器
8 DSP
10 FF
12 マルチプレクサ,選択器
14 FF
16 VCSO
100 回路
200 回路
Claims (20)
- デジタルとアナログとの間で信号を変換するための回路であって、
同期クロック信号を供給または使用するように構成されたプロセッサと、
変換器クロック信号を使用してデジタルとアナログとの間でデータを変換するように構成された変換器と、
前記同期クロック信号と前記変換器クロック信号との間の位相関係を決定するように構成された位相比較器と、
前記位相関係に関する情報を受信するために前記位相比較器に結合され、前記位相関係に応じて前記プロセッサと前記変換器との間で交換される信号データに遅延を与えるように構成されたデジタルシグナルプロセッサと
を備え、
前記同期クロック信号と前記変換器クロック信号との間に所定の周波数関係が存在し、前記同期クロック信号は、デジタルとアナログとの間での前記変換用のタイミングを示すクロック信号である、回路。 - 前記回路が、前記変換器クロック信号と時間的に同期しているイネーブル信号を取得するために、前記同期クロック信号と前記変換器クロック信号との間の前記位相関係に関する情報に基づいて、前記同期クロック信号と時間的に同期しており、デジタルとアナログとの間でのデータの変換をトリガするイネーブル信号が前記変換器クロック信号の立ち上がりエッジにおいてサンプリングされるか立ち下がりエッジにおいてサンプリングされるかを決定するように構成される、請求項1に記載の回路。
- 前記回路が、前記同期クロック信号と前記変換器クロック信号との間の前記位相関係に関する前記情報に応じて、
前記同期クロック信号と時間的に同期しており、デジタルとアナログとの間でのデータの変換をトリガする前記イネーブル信号が、中間信号を取得するために、前記変換器クロック信号の第1のエッジタイプのエッジにおいてサンプリングされ、かつ前記中間信号が、前記変換器クロック信号と時間的に同期している前記イネーブル信号を取得するために、前記変換器クロック信号の第2のエッジタイプのエッジにおいてサンプリングされる第1のモードと、
前記同期クロック信号と時間的に同期しており、デジタルとアナログとの間でのデータの変換をトリガする前記イネーブル信号が、前記変換器クロック信号と時間的に同期している前記イネーブル信号を取得するために、前記変換器クロック信号の前記第2のエッジタイプのエッジにおいてサンプリングされる第2のモードと
の間で選択するように構成される、請求項2に記載の回路。 - イネーブル信号を受信するために前記プロセッサに結合された第1のフリップフロップ回路であって、前記第1のフリップフロップ回路が、前記同期クロック信号と前記変換器クロック信号との間の位相差の値が第1の所定の範囲内にあることを前記位相関係が示す場合、サンプリングされた信号を取得するために、第1のサンプリング位相において前記イネーブル信号をサンプリングするように構成される、第1のフリップフロップ回路と、
前記イネーブル信号を受信するために前記プロセッサに結合され、かつ前記サンプリングされた信号を受信するために前記第1のフリップフロップ回路に結合された信号選択器であって、前記信号選択器が、選択された信号を取得するために、前記受信された信号のうちの1つを選択するように構成される、信号選択器と、
前記選択された信号を受信するために前記信号選択器に結合された第2のフリップフロップ回路であって、前記第2のフリップフロップ回路が、前記位相関係が第2の所定の範囲内にある場合、第2のサンプリング位相において前記イネーブル信号をサンプリングするように構成される、第2のフリップフロップ回路と、
前記信号データを受信するために前記デジタルシグナルプロセッサに結合され、かつ前記第2のフリップフロップ回路の出力信号の遅延したバージョンを受信するために遅延回路を介して前記第2のフリップフロップ回路に結合された先入れ先出し回路であって、前記先入れ先出し回路が、前記サンプリングされたイネーブル信号に関連付けられた信号データを前記変換器に供給する、先入れ先出し回路と
を備える、請求項1から3のいずれか一項に記載の回路。 - 前記選択器が、前記位相関係に関する前記情報に基づいて入力信号のうちの1つを選択するマルチプレクサを備える、請求項4に記載の回路。
- 前記位相比較器が、前記位相関係を決定するために前記同期クロック信号と前記変換器クロック信号との間の位相差を測定するように構成された位相-デジタル変換器を備える、請求項1から5のいずれか一項に記載の回路。
- 前記デジタルシグナルプロセッサが、前記同期クロック信号と前記変換器クロック信号との間の位相差を打ち消す、かつ/または少なくとも部分的に補償するように構成される、請求項1から6のいずれか一項に記載の回路。
- 前記デジタルシグナルプロセッサが、前記同期クロック信号と同期して供給される1つもしくは複数の入力データ値に基づいて、前記変換器クロック信号によって決定される時間格子における変換時間に関連付けられたフィルタされたデータ値を供給するように構成される、および/または
前記デジタルシグナルプロセッサが、前記変換器クロック信号によって決定される時間格子において規定された1つもしくは複数のデータ値に基づいて、前記同期クロック信号によって決定される時間軸に揃えられたフィルタされたデータ値を供給するように構成される、請求項7に記載の回路。 - 前記デジタルシグナルプロセッサが有限インパルス応答(FIR)フィルタを使用する、請求項7または8に記載の回路。
- 前記デジタルシグナルプロセッサがファロー構造を使用する、請求項7または8に記載の回路。
- 前記回路が、発振器であって、前記発振器の出力信号が前記変換器クロック信号として使用される、または前記回路が前記発振器の前記出力信号から前記変換器クロック信号を導出するように構成される、発振器を備える、請求項1から10のいずれか一項に記載の回路。
- 前記回路が、前記同期クロック信号の周波数と前記変換器クロック信号の周波数とが所定の関係にあるように、共通基準信号から前記同期クロック信号および前記変換器クロック信号を導出するように構成される、請求項1から11のいずれか一項に記載の回路。
- 前記変換器がデジタル-アナログ変換器である、請求項1から12のいずれか一項に記載の回路。
- 前記変換器がアナログ-デジタル変換器である、請求項1から12のいずれか一項に記載の回路。
- 請求項1から14のいずれか一項に記載の回路を備える、被試験デバイスを試験するための試験装置。
- 前記試験装置が、前記同期クロック信号に同期して試験フローを実行するように構成される、請求項15に記載の試験装置。
- 前記装置が、入力信号値に基づいて前記変換器を使用して取得されたアナログ信号を前記被試験デバイスに供給するように構成される、および/または
前記装置が、前記遅延を使用して前記変換器から取得されたデジタル化された被試験デバイス信号に基づいて前記デジタルシグナルプロセッサによって供給されるデジタルデータを取得し、前記デジタルデータを評価するように構成される、請求項16に記載の試験装置。 - デジタルとアナログとの間で信号を変換するための方法であって、
プロセッサから供給される、またはプロセッサによって使用される同期クロック信号、および変換器によって使用される変換器クロック信号を受信するステップと、
前記同期クロック信号と前記変換器クロック信号との間の位相関係を決定するステップと、
前記同期クロック信号と前記変換器クロック信号との間の前記位相関係に基づいて、前記プロセッサと前記変換器との間で交換される信号データに遅延を与えるステップと
を含み、
前記同期クロック信号と前記変換器クロック信号との間に所定の周波数関係が存在し、前記同期クロック信号は、デジタルとアナログとの間での前記変換用のタイミングを示すクロック信号である、方法。 - 前記方法が、
前記同期クロック信号と前記変換器クロック信号との間の前記位相関係に応じて、
前記同期クロック信号と時間的に同期しており、デジタルとアナログとの間でのデータの変換をトリガするイネーブル信号が、中間信号を取得するために、前記変換器クロック信号の第1のエッジタイプのエッジにおいてサンプリングされ、かつ前記中間信号が、前記変換器クロック信号と時間的に同期している前記イネーブル信号を取得するために、前記変換器クロック信号の第2のエッジタイプのエッジにおいてサンプリングされる第1のモードと、
前記同期クロック信号と時間的に同期しており、デジタルとアナログとの間でのデータの変換をトリガする前記イネーブル信号が、前記変換器クロック信号と時間的に同期している前記イネーブル信号を取得するために、前記変換器クロック信号の前記第2のエッジタイプのエッジにおいてサンプリングされる第2のモードと
の間を選択するステップと、
前記サンプリングされたイネーブル信号に関連付けられた前記信号データを前記変換器に供給するステップと
を含む、請求項18に記載の方法。 - コンピュータまたはマイクロコントローラ上で実行されているときに、請求項18または19に記載の方法を実行するためのコンピュータプログラム。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/EP2020/060142 WO2021204387A1 (en) | 2020-04-09 | 2020-04-09 | Circuit for converting a signal between digital and analog |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2023520724A JP2023520724A (ja) | 2023-05-18 |
JP7492603B2 true JP7492603B2 (ja) | 2024-05-29 |
Family
ID=70295100
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022561556A Active JP7492603B2 (ja) | 2020-04-09 | 2020-04-09 | デジタルとアナログとの間で信号を変換するための回路 |
Country Status (7)
Country | Link |
---|---|
US (1) | US20220263515A1 (ja) |
JP (1) | JP7492603B2 (ja) |
KR (1) | KR20220166259A (ja) |
CN (1) | CN114641934A (ja) |
DE (1) | DE112020007047T5 (ja) |
TW (1) | TWI777418B (ja) |
WO (1) | WO2021204387A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20220166775A (ko) * | 2020-04-09 | 2022-12-19 | 주식회사 아도반테스토 | 하나의 클록 도메인으로부터 다른 클록 도메인으로 데이터를 전송하기 위한 회로 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008244576A (ja) | 2007-03-26 | 2008-10-09 | Handotai Rikougaku Kenkyu Center:Kk | アナログ・デジタル(ad)変換器及びアナログ・デジタル変換方法 |
JP2009253757A (ja) | 2008-04-08 | 2009-10-29 | Toshiba Corp | 中継放送装置及び放送波中継方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5509038A (en) * | 1994-04-06 | 1996-04-16 | Hal Computer Systems, Inc. | Multi-path data synchronizer system and method |
KR100967197B1 (ko) * | 2003-05-13 | 2010-07-05 | 주식회사 현대시스콤 | 시스템간 망동기를 위한 클록 전송장치 |
US7242737B2 (en) * | 2003-07-09 | 2007-07-10 | International Business Machines Corporation | System and method for data phase realignment |
GB2490857A (en) * | 2010-11-05 | 2012-11-21 | Kratos Analytical Ltd | Timing device and method |
WO2014189651A1 (en) * | 2013-05-24 | 2014-11-27 | The Regents Of The University Of California | Phase synchronization of modulation or demodulation for qam-based multiband tsv-link |
-
2020
- 2020-04-09 CN CN202080076032.3A patent/CN114641934A/zh active Pending
- 2020-04-09 DE DE112020007047.6T patent/DE112020007047T5/de active Pending
- 2020-04-09 KR KR1020227014150A patent/KR20220166259A/ko not_active Application Discontinuation
- 2020-04-09 JP JP2022561556A patent/JP7492603B2/ja active Active
- 2020-04-09 WO PCT/EP2020/060142 patent/WO2021204387A1/en active Application Filing
-
2021
- 2021-02-20 TW TW110105971A patent/TWI777418B/zh active
-
2022
- 2022-04-29 US US17/733,203 patent/US20220263515A1/en active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008244576A (ja) | 2007-03-26 | 2008-10-09 | Handotai Rikougaku Kenkyu Center:Kk | アナログ・デジタル(ad)変換器及びアナログ・デジタル変換方法 |
JP2009253757A (ja) | 2008-04-08 | 2009-10-29 | Toshiba Corp | 中継放送装置及び放送波中継方法 |
Also Published As
Publication number | Publication date |
---|---|
WO2021204387A1 (en) | 2021-10-14 |
US20220263515A1 (en) | 2022-08-18 |
TWI777418B (zh) | 2022-09-11 |
TW202211632A (zh) | 2022-03-16 |
JP2023520724A (ja) | 2023-05-18 |
DE112020007047T5 (de) | 2023-03-30 |
CN114641934A (zh) | 2022-06-17 |
KR20220166259A (ko) | 2022-12-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8400341B2 (en) | Non-uniform sampling technique using a voltage controlled oscillator | |
JP5749372B2 (ja) | アナログディザリングを用いる時間/デジタル変換 | |
WO2005093443A1 (ja) | 試験装置及び試験方法 | |
US6396313B1 (en) | Noise-shaped digital frequency synthesis | |
US8082462B1 (en) | Direct synthesis of audio clock from a video clock via phase interpolation of a dithered pulse | |
US8456344B1 (en) | Method and apparatus for generating a target frequency having an over-sampled data rate using a system clock having a different frequency | |
JP2006329987A (ja) | ジッタ測定装置、及びジッタ測定方法 | |
WO2021036805A1 (zh) | 信号生成电路及其方法、数字时间转换电路及其方法 | |
JPWO2007116695A1 (ja) | データ信号発生装置 | |
US9698807B1 (en) | Time signal conversion using dual time-based digital-to-analog converters | |
US20030058144A1 (en) | Input delay correcting system and method for a/d converter and storage medium | |
JP7492603B2 (ja) | デジタルとアナログとの間で信号を変換するための回路 | |
Szplet et al. | A 45 ps time digitizer with a two-phase clock and dual-edge two-stage interpolation in a field programmable gate array device | |
WO2021036775A1 (zh) | 信号生成电路及其方法、数字时间转换电路及其方法 | |
US20220260635A1 (en) | Circuit for transferring data from one clock domain to another | |
WO2019009997A1 (en) | DELAY LOCKING LOOP (DLL) EMPLOYING A DIGITAL OUTPUT (PDC) PULSE CONVERTER FOR CALIBRATION | |
JP2013005050A (ja) | クロック生成装置および電子機器 | |
US7580496B2 (en) | Device for receiving series data | |
CN112104362B (zh) | 控制多路时钟以确定相位关系输出的方法及系统 | |
JP4972907B2 (ja) | ドットクロック再生回路 | |
EP3867652B1 (en) | Architecture of time sampling digital signal processing device based on an application of the frequency multiplying device | |
JP3891913B2 (ja) | 半導体集積回路およびそのテスト方法 | |
CN116800261A (zh) | 高速时钟信号的相位检测电路、装置、方法和电子设备 | |
JP2004144599A (ja) | 半導体集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20221007 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230929 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20231010 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20231211 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240208 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240423 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240517 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7492603 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |