JP7458901B2 - 定着装置及び画像形成装置 - Google Patents

Description

本発明は、定着装置及び画像形成装置に関し、特に、複写機やレーザプリンタ等の画像形成装置に搭載される定着装置の制御に関する。

双方向サイリスタ（以下、トライアックという）等のスイッチ素子を制御して、交流電源から負荷へ電力を供給する回路において、交流電源とは別の電源を配置してトライアックのゲート電流を流してトライアックを制御する技術がある。例えば、特許文献１のような提案がなされている。一方、交流電源の交流電圧の歪みや、重畳したノイズにより、トライアックがターンオフしてしまうことが知られている。トライアックがターンオフすることを防いで制御する方法として、例えば、特許文献２のように、トライアックを実質連続的に導通させるために電源に連続してマイナス電位が供給されるように制御する技術がある。また、特許文献３のように、ゲート信号の印加時間を延ばす技術について提案がなされている。

特開２００２－２４７７５８号公報 特開２００１－３２６０８７号公報 特許第６１５２６１８号公報

従来のような交流電源とは別に電源を配置してゲート電流を流してトライアックを制御する回路において、トライアックを実質連続的に導通させるために電源に電位を加え続けるためには、トランスやブリッジダイオードのような回路素子が必要になる。また、交流電源とは別に電源を配置してゲート電流を流してトライアックを制御する回路において、ゲート電流を流す時間を延ばして交流電源の歪みやノイズによるトライアックのターンオフへの対策を行おうとすると、大きな電源容量が必要になってしまう。このため、交流電源とは別の電源によりスイッチ素子を制御する回路において、コストアップを抑制しつつ、簡易的な手段で、交流電圧の歪みやノイズによる影響を避け、スイッチ素子を連続して制御することが求められている。

本発明は、このような状況のもとでなされたもので、交流電源とは別の電源によりスイッチ素子を制御する回路において、コストアップを抑制しつつ、簡易的な手段で、交流電圧の歪みやノイズによる影響を避け、スイッチ素子を連続して制御することを目的とする。

上述した課題を解決するために、本発明は、以下の構成を備える。

（１）ヒータと、交流電源の電力を前記ヒータに供給する導通状態又は供給を遮断する非導通状態となるスイッチ素子と、前記交流電源のゼロクロス点を検知するゼロクロス検知手段と、前記ゼロクロス検知手段の検知結果に基づいて、前記スイッチ素子の前記導通状態又は前記非導通状態を制御する制御手段と、前記交流電源により充電され、前記スイッチ素子を前記導通状態に遷移させるための電流を前記スイッチ素子に供給する電源と、前記制御手段から出力された信号に応じて前記電源から前記スイッチ素子に電流を供給させて前記スイッチ素子を前記導通状態に遷移させる駆動手段と、を備え、前記制御手段は、前記電源に充電されている電荷量が所定値以上である場合には、前記電源から前記スイッチ素子に電流を流す時間が所定時間となるような第１のモードの信号を前記駆動手段に出力し、前記電荷量が前記所定値未満である場合には、前記電源から前記スイッチ素子に電流を流す時間が前記所定時間よりも短くなるような第２のモードの信号を前記駆動手段に出力することを特徴とする定着装置。

（２）記録材にトナー像を形成する画像形成手段と、前記記録材に形成された未定着のトナー像を定着する前記（１）に記載の定着装置と、を備えることを特徴とする画像形成装置。

本発明によれば、交流電源とは別の電源によりスイッチ素子を制御する回路において、コストアップを抑制しつつ、簡易的な手段で、交流電圧の歪みやノイズによる影響を避け、スイッチ素子を連続して制御することができる。

実施例１～３の画像形成装置の全体構成図 実施例１～３の画像形成装置の制御ブロック図 実施例１の定着装置の回路構成を示す全体概略図 実施例１のゼロクロス信号と補正後のゼロクロス信号の関係図 実施例１のヒータの制御を示すタイミングチャート 実施例１のヒータの制御を示すフローチャート 実施例２の１全波のみ拡大したヒータの制御を示すタイミングチャート 実施例２のヒータの制御を示すタイミングチャート 実施例２のヒータの制御を示すフローチャート 実施例３の定着装置の回路構成を示す全体概略図 実施例３のヒータの制御を示すフローチャート

以下、本発明を実施するための形態を、実施例により図面を参照しながら詳しく説明する。

［画像形成装置］
図１は実施例１の定着装置を搭載した一例の画像形成装置である、インライン方式のカラー画像形成装置を示す構成図である。図１を用いて電子写真方式のカラー画像形成装置の動作を説明する。なお、第１ステーションをイエロー（Ｙ）色のトナー画像形成用のステーション、第２ステーションをマゼンタ（Ｍ）色のトナー画像形成用のステーションとしている。また、第３ステーションをシアン（Ｃ）色のトナー画像形成用のステーション、第４ステーションをブラック（Ｋ）色のトナー画像形成用のステーションとしている。

第１ステーションで、像担持体である感光ドラム１ａは、ＯＰＣ感光ドラムである。感光ドラム１ａは金属円筒上に感光して電荷を生成するキャリア生成層、発生した電荷を輸送する電荷輸送層等からなる機能性有機材料が複数層積層されたものであり、最外層は電気的導電性が低く略絶縁である。帯電手段である帯電ローラ２ａが感光ドラム１ａに当接され、感光ドラム１ａの回転に伴い、従動回転しなから感光ドラム１ａ表面を均一に帯電する。帯電ローラ２ａには直流電圧又は交流電圧を重畳した電圧が印加され、帯電ローラ２ａと感光ドラム１ａ表面とのニップ部から、回転方向の上流側及び下流側の微小な空気ギャップにおいて放電が発生することにより感光ドラム１ａが帯電される。クリーニングユニット３ａは、後述する転写後に感光ドラム１ａ上に残ったトナーをクリーニングするユニットである。現像手段である現像ユニット８ａは、現像ローラ４ａ、非磁性一成分トナー５ａ、現像剤塗布ブレード７ａからなる。感光ドラム１ａ、帯電ローラ２ａ、クリーニングユニット３ａ、現像ユニット８ａは、画像形成装置に対して着脱自在な一体型のプロセスカートリッジ９ａとなっている。

露光手段である露光装置１１ａは、レーザー光を多面鏡によって走査させるスキャナユニット又はＬＥＤ（発光ダイオード）アレイから構成され、画像信号に基づいて変調された走査ビーム１２ａを感光ドラム１ａ上に照射する。また、帯電ローラ２ａは、帯電ローラ２ａへの電圧供給手段である帯電高電圧電源２０ａに接続されている。現像ローラ４ａは、現像ローラ４ａへの電圧供給手段である現像高電圧電源２１ａに接続されている。１次転写ローラ１０ａは、１次転写ローラ１０ａへの電圧供給手段である１次転写高電圧電源２２ａに接続されている。以上が第１ステーションの構成であり、第２、第３、第４ステーションも同様の構成をしている。他のステーションについて、第１ステーションと同一の機能を有する部品は同一の符号を付し、符号の添え字にステーションごとにｂ、ｃ、ｄを付している。なお、以下の説明において、特定のステーションについて説明する場合を除き、添え字ａ、ｂ、ｃ、ｄを省略する。

中間転写ベルト１３は、その張架部材として２次転写対向ローラ１５、テンションローラ１４、補助ローラ１９の３本のローラにより支持されている。テンションローラ１４のみバネ（不図示）で中間転写ベルト１３を張る方向の力が加えられており、中間転写ベルト１３に適当なテンション力が維持されるようになっている。２次転写対向ローラ１５はメインモータ（不図示）からの回転駆動を受けて回転し、外周に巻かれた中間転写ベルト１３が回動する。中間転写ベルト１３は感光ドラム１ａ～１ｄ（例えば、図１では反時計回り方向に回転）に対して順方向（例えば、図１では時計回り方向）に略同速度で移動する。また、中間転写ベルト１３は、矢印方向（時計回り方向）に回転し、１次転写ローラ１０は中間転写ベルト１３を挟んで感光ドラム１と反対側に配置されて、中間転写ベルト１３の移動に伴い従動回転する。中間転写ベルト１３を挟んで感光ドラム１と１次転写ローラ１０とが当接している位置を１次転写位置という。補助ローラ１９、テンションローラ１４及び２次転写対向ローラ１５は電気的に接地されている。なお、第２～第４ステーションも１次転写ローラ１０ｂ～１０ｄは第１ステーションの１次転写ローラ１０ａと同様の構成としているので説明を省略する。

次に実施例１の画像形成装置の画像形成動作を説明する。画像形成装置は待機状態時に印刷指令を受信すると、画像形成動作をスタートする。感光ドラム１や中間転写ベルト１３等はメインモータ９９（図２）によって所定のプロセススピードで矢印方向に回転を始める。感光ドラム１ａは、帯電高電圧電源２０ａにより電圧が印加された帯電ローラ２ａによって一様に帯電され、続いて露光装置１１ａから照射された走査ビーム１２ａによって画像情報に従った静電潜像が形成される。現像ユニット８ａ内のトナー５ａは、現像剤塗布ブレード７ａによって負極性に帯電されて現像ローラ４ａに塗布される。そして、現像ローラ４ａには、現像高電圧電源２１ａより所定の現像電圧が供給される。感光ドラム１ａが回転して感光ドラム１ａ上に形成された静電潜像が現像ローラ４ａに到達すると、静電潜像は負極性のトナーが付着することによって可視化され、感光ドラム１ａ上には第１色目（例えば、Ｙ（イエロー））のトナー像が形成される。他の色Ｍ（マゼンタ）、Ｃ（シアン）、Ｋ（ブラック）の各ステーション（プロセスカートリッジ９ｂ～９ｄ）も同様に動作する。各色の１次転写位置間の距離に応じて、一定のタイミングでコントローラ（不図示）からの書き出し信号を遅らせながら、露光による静電潜像が各感光ドラム１ａ～１ｄ上に形成される。それぞれの１次転写ローラ１０ａ～１０ｄにはトナーと逆極性の直流高電圧が印加される。以上の工程により、順に中間転写ベルト１３にトナー像が転写されて（以下、１次転写という）、中間転写ベルト１３上に多重トナー像が形成される。

その後、トナー像の作像に合わせて、カセット１６に積載されている記録材である用紙Ｐは、給紙ソレノイド（不図示）によって回転駆動される給紙ローラ１７により給送（ピックアップ）される。給送された用紙Ｐは搬送ローラによりレジストレーションローラ（以下、レジストローラという）１８に搬送される。用紙Ｐは、中間転写ベルト１３上のトナー像に同期して、レジストローラ１８によって中間転写ベルト１３と２次転写ローラ２５との当接部である転写ニップ部へ搬送される。２次転写ローラ２５には２次転写高電圧電源２６により、トナーと逆極性の電圧が印加され、中間転写ベルト１３上に担持された４色の多重トナー像が一括して用紙Ｐ上（記録材上）に転写される（以下、２次転写という）。用紙Ｐ上に未定着のトナー像が形成されるまでに寄与した部材（例えば、感光ドラム１等）は画像形成手段として機能する。一方、２次転写を終えた後、中間転写ベルト１３上に残留したトナーは、クリーニングユニット２７によって清掃される。定着手段である定着装置５０は、２次転写を終えたトナー像を用紙Ｐに定着させる装置であり、フィルム５１、ヒータ５４、ヒータ５４の温度を検知する定着温度センサ５９、加圧回転体としてのローラである加圧ローラ５３から構成される。加圧ローラ５３は、両端を回転可能に保持されており、定着モータ８９（図２参照）によって回転駆動される。また、加圧ローラ５３の回転により、フィルム５１は従動回転する。加熱部材であるヒータ５４は、ヒータ５４の温度を検知する定着温度センサ５９の検知結果に基づいて、ＣＰＵ９４（図２参照）によって所望の温度に制御される。所望の温度に制御されたヒータ５４により、フィルム５１へ熱が伝わる。このように、２次転写が終了した後の用紙Ｐは、定着装置５０へと搬送され、フィルム５１の熱と、加圧ローラ５３の圧力によって、トナー像が定着されて、画像形成物（プリント、コピー）として排出トレー３０へと排出される。

［画像形成装置のブロック図］
図２は画像形成装置の動作を説明するブロック図であり、この図を参照しながら画像形成装置の印刷動作について説明する。ホストコンピュータであるＰＣ９０は、画像形成装置の内部にあるビデオコントローラ９１に対して印刷指令を出力し、印刷画像の画像データをビデオコントローラ９１に転送する役割を担う。ビデオコントローラ９１はＰＣ９０からの画像データを露光データに変換し、エンジンコントローラ９２内にある露光制御装置９３に転送する。露光制御装置９３はＣＰＵ９４から制御され、露光データに応じてレーザー光のオンオフを行う露光装置１１の制御を行う。制御手段であるＣＰＵ９４は印刷指令を受信すると画像形成シーケンスをスタートさせる。

エンジンコントローラ９２にはＣＰＵ９４、メモリ９５等が搭載されており、予めプログラムされた動作を行う。高電圧電源９６は上述の帯電高電圧電源２０、現像高電圧電源２１、１次転写高電圧電源２２、２次転写高電圧電源２６から構成される。また、電力制御部９７は、スイッチ素子である双方向サイリスタ（以下、トライアックという）５６から構成される。トライアック５６は、交流電源１００の電力をヒータ５４に供給する導通状態又は供給を遮断する非導通状態となるスイッチ素子である。電力制御部９７は、定着装置５０内のヒータ５４へ供給する電力の供給量を制御する。また、駆動装置９８はメインモータ９９、定着モータ８９等から構成される。定着モータ８９により駆動力が伝達されて定着装置５０の加圧ローラ５３は回転駆動する。センサ８７は定着装置５０の温度を検知する定着温度センサ５９、フラグを有し用紙Ｐの有無を検知する紙有無センサ８８等からなり、センサ８７の検知結果はＣＰＵ９４に送信される。ＣＰＵ９４は画像形成装置内のセンサ８７の検知結果を取得し、露光装置１１、高電圧電源９６、電力制御部９７、駆動装置９８を制御する。これにより、ＣＰＵ９４は、静電潜像の形成、現像されたトナー像の転写、用紙Ｐへのトナー像の定着等を行い、露光データがトナー像として用紙Ｐ上に印刷される画像形成工程の制御を行う。

［ゼロクロス回路部及びヒータの制御回路構成と動作］
図３は、実施例１の電力制御部９７の全体概略図である。電力制御部９７は、ゼロクロス回路部２１０と駆動回路部２２０から構成される。ゼロクロス検知手段であるゼロクロス回路部２１０は交流電源１００に接続され、交流電源１００のゼロクロス点を検知する。ゼロクロス回路部２１０は、フォトカプラ１０３、トランジスタ１０６、抵抗１０１、１０２、１０４、１０５、１０７を有している。フォトカプラ１０３は、フォトダイオード１０３ｄと受光側トランジスタ１０３ｔとを有している。直流電圧源Ｖｃｃ１は、図示しない手段によって生成された直流電圧源であり、ゼロクロス回路部２１０、駆動回路部２２０、ＣＰＵ９４に直流電圧を供給する。駆動手段である駆動回路部２２０は、トランジスタ１１３、トライアック５６、トライアック５６にゲート電流Ｉｇを供給する電源である電解コンデンサ（以下、コンデンサという）１１１を有している。駆動回路部２２０は、ツェナーダイオード１０８、フォトカプラ１１６、ダイオード１０９、１１０、トランジスタ１１８を有している。フォトカプラ１１６は、フォトダイオード１１６ｄと受光側トランジスタ１１６ｔとを有している。駆動回路部２２０は、ヒータ５４、抵抗１１２、１１４、１１７、１１９、１２０を有している。また、ＣＰＵ９４も駆動回路部２２０を構成している。トライアック５６は、交流電源１００とヒータ５４との間に接続される。コンデンサ１１１は、トライアック５６のＴ１端子に正極（＋）が接続されている。これにより、トライアック５６は、コンデンサ１１１からゲート電流Ｉｇを供給される。すなわち、コンデンサ１１１は、トライアック５６を駆動するための、交流電源１００とは別の電源として機能している。

（ゼロクロス回路部）
まず、ゼロクロス回路部２１０について説明する。フォトカプラ１０３は、抵抗１０１を介して、交流電源１００の一極（ライブ、以下、Ｌ極とする）と接続される。交流電源１００のＬ極側から電力が供給され一定値以上の電圧になると、抵抗１０１を介してフォトカプラ１０３のフォトダイオード（以下、ＬＥＤとする）１０３ｄに電流が流れてＬＥＤ１０３ｄが発光する。フォトカプラ１０３のＬＥＤ１０３ｄが発光すると、抵抗１０２を介して接続された直流電圧源Ｖｃｃ１から、フォトカプラ１０３の受光側トランジスタ１０３ｔを介して電流が流れる。すなわち、抵抗１０２、フォトカプラ１０３の受光側トランジスタ１０３ｔのコレクタ・エミッタ間、抵抗１０５、抵抗１０７からグランド（以下、ＧＮＤとする）へと電流が流れる。

また、このとき、フォトカプラ１０３の受光電流は、トランジスタ１０６のベース端子へと流れる。トランジスタ１０６のベース端子に電流が流れると、直流電圧源Ｖｃｃ１から抵抗１０４、トランジスタ１０６のコレクタ・エミッタ間へと電流が流れる。抵抗１０４とトランジスタ１０６のコレクタ端子との接続点はＣＰＵ９４に接続されており、ゼロクロス信号（ＺＥＲＯＸと図示）としてＣＰＵ９４に入力される。上述のようにフォトカプラ１０３の受光電流が流れたとき、ＣＰＵ９４に入力されるゼロクロス信号は、ハイレベルからローレベルへと遷移する。

交流電源１００のＬ極の電位が一定値以下に下がると、フォトカプラ１０３のＬＥＤ１０３ｄは消灯し、トランジスタ１０６のベース電流が流れなくなる。このため、ゼロクロス信号は、ローレベルからハイレベルへと遷移する。交流電源１００の他方の極（ニュートラル、以下、Ｎ極とする）側から電力が供給された場合、フォトカプラ１０３のＬＥＤ１０３ｄは発光しない。このため、トランジスタ１０６のベース電流は流れないままであり、ゼロクロス信号は、ハイレベル状態のまま変化しない。以降同様に、ゼロクロス回路部２１０は、交流電源１００の動作に合わせて、ゼロクロス信号をＣＰＵ９４に送信する。

（駆動回路部）
次に、駆動回路部２２０について説明する。ＣＰＵ９４は前述のゼロクロス回路部２１０から入力されたゼロクロス信号に基づいて、後述するようにＦＳＲＤ信号を出力するタイミングを決定し、ＦＳＲＤ信号をローレベル状態からハイレベル状態に変化させる。ＦＳＲＤ信号は、ＣＰＵ９４がトライアック５６の導通／非導通を制御するために駆動回路部２２０に出力する信号である。ＦＳＲＤ信号がローレベルからハイレベルに変化すると、抵抗１１９を介して、トランジスタ１１８のベース・エミッタ間に電流が流れる。トランジスタ１１８のベース・エミッタ間に電流が流れると、抵抗１１７を介して接続された直流電圧源Ｖｃｃ１から、フォトカプラ１１６のＬＥＤ１１６ｄとトランジスタ１１８のコレクタ・エミッタ間に電流が流れる。これにより、フォトカプラ１１６のＬＥＤ１１６ｄが発光する。

フォトカプラ１１６のＬＥＤ１１６ｄが発光すると、交流電源１００のＬ極側から電力が供給されている場合は、トライアック５６のゲート電流Ｉｇは、２つの経路で流れる。１つめの電流経路は、コンデンサ１１１及び交流電源１００のＬ極から、次の経路で電流が流れる。トライアック５６のＴ１端子－ゲート端子（Ｇと図示）間、抵抗１１４、フォトカプラ１１６の受光側トランジスタ１１６ｔのコレクタ・エミッタ間、トランジスタ１１３のベース・エミッタ間、ダイオード１０９、抵抗１２０、ダイオード１１０へと流れる。２つめの電流経路は、トライアック５６のＴ１端子－ゲート端子間、抵抗１１２、トランジスタ１１３のコレクタ・エミッタ間を経由して、ダイオード１０９、抵抗１２０、ダイオード１１０へと流れる。一方、交流電源１００のＮ極側から電力が供給されている場合は、トライアック５６のゲート電流Ｉｇは、コンデンサ１１１からのみ電荷が供給されて、同様の経路で電流が流れる。

つまり、フォトカプラ１１６が発光しているとき、交流電源１００のＬ極側から電力が供給されている場合は、交流電源１００のＬ極側とコンデンサ１１１の両方から、トライアック５６のＴ１端子－ゲート端子間に電流が流れる。一方、交流電源１００のＮ極側から電力が供給されている場合は、コンデンサ１１１からのみトライアック５６のＴ１端子－ゲート端子間に電流が供給される。トライアック５６のＴ１端子－ゲート端子間に電流が流れると、トライアックのＴ１端子－Ｔ２端子間が導通状態（以下、オン状態とする）に遷移し、Ｔ１端子－Ｔ２端子間に電流が流れ、ヒータ５４に電力が供給される。トライアック５６のＴ１端子－Ｔ２端子を介してヒータ５４に流れる電流をヒータ電流Ｉとする。

ＦＳＲＤ信号がハイレベルからローレベルに遷移すると、フォトカプラ１１６のＬＥＤ１１６ｄは消灯し、トライアック５６のゲート電流Ｉｇは流れない。このため、トライアック５６のＴ１端子－Ｔ２端子間は非導通状態（以下、オフ状態という）となり、Ｔ１端子－Ｔ２端子間に電流が流れず、ヒータ５４には電力が供給されない。ＣＰＵ９４は、ＦＳＲＤ信号のハイレベル／ローレベルを切り替えることで、ゲート電流Ｉｇのオン／オフを制御することでトライアック５６を制御して、ヒータ５４への電力供給を制御する。このように、トライアック５６は、ＣＰＵ９４から出力されたＦＳＲＤ信号に応じて、交流電源１００の交流電圧の１周期の半波ごとにオンとオフを繰り返して、ヒータ５４への電力供給を制御する。

［コンデンサ１１１への充放電動作］
（充電動作）
コンデンサ１１１への充電動作について説明する。交流電源１００のＬ極側から電力を供給されると、コンデンサ１１１、ダイオード１０９、抵抗１２０、ダイオード１１０を経由した経路で流れる充電電流Ｉｃによって、コンデンサ１１１に電荷が充電される。コンデンサ１１１の両端にかかる上限電圧は、ツェナーダイオード１０８のツェナー電圧によって制限される。交流電源１００のＮ極側から電力が供給された場合は、ダイオード１１０の極性によって電流の向きが制限され、コンデンサ１１１の充電電流Ｉｃは流れない。すなわち、コンデンサ１１１の充電動作は、交流電圧の１周期における所定の極性の半波（実施例１の場合はＬ極からＮ極に流れる半波）において行われる。

（放電動作）
次に放電動作について説明する。交流電源１００のＬ極側及びＮ極側のどちらから電力を供給された場合でも、ＣＰＵ９４がＦＳＲＤ信号をハイレベル／ローレベルに遷移させる動作に応じて、コンデンサ１１１は電荷を放電し、トライアックのＴ１端子－ゲート端子間にゲート電流Ｉｇを流す。つまり、交流電源１００のＬ極側から電力を供給されたときに、トライアック５６をオンする場合は、コンデンサ１１１は、交流電源１００から充電されつつ、トライアック５６のゲート電流Ｉｇを流すため電荷を放電する。一方、交流電源１００のＮ極側から電力を供給されたときに、トライアック５６をオンする場合は、コンデンサ１１１は、トライアック５６のゲート電流Ｉｇを流すため、電荷が放電だけされ充電はされない。

［ゼロクロス信号から補正後のゼロクロス信号を生成する動作］
図４は、ＣＰＵ９４に入力されたゼロクロス信号と、ＣＰＵ９４内部で補正したゼロクロス信号との関係を示したタイミングチャートである。（ｉ）は交流電源１００の交流電圧の波形を示すグラフであり、Ｌ極からＮ極への電力供給時をプラス、Ｎ極からＬ極への電力供給時をマイナスとしている。また、フォトカプラ１０３のＬＥＤ１０３ｄが発光する電圧を発光電圧Ｖｚとし、破線で示している。（ｉｉ）はゼロクロス回路部２１０からＣＰＵ９４に出力されるゼロクロス信号を示している。（ｉｉｉ）は、ゼロクロス回路部２１０から入力されたゼロクロス信号に基づいて、ＣＰＵ９４がゼロクロス信号を補正した後（補正後）のゼロクロス信号を示している。横軸はいずれも時間（ｓ（秒））を示す。

交流電源１００のＮ極から電力が供給された場合、前述のようにゼロクロス信号はハイレベル状態のままである。交流電源１００のＬ極から電力が供給されたとき、交流電源１００から電力がゼロクロス回路部２１０に供給される。そして、交流電源１００の交流電圧の値がフォトカプラ１０３のＬＥＤ１０３の発光電圧Ｖｚを上回ると、ゼロクロス回路部２１０が動作して、ゼロクロス信号がハイレベル状態からローレベル状態に遷移する。交流電源１００から供給される電圧が下がり、フォトカプラ１０３のＬＥＤ１０３ｄが消灯すると、ゼロクロス信号はローレベル状態からハイレベル状態に遷移する。ＣＰＵ９４は、ゼロクロス信号の立ち下がりを検知するたびに、直前の立ち下がりのタイミングからの経過時間を周期Ｔとして算出する。

周期Ｔを算出した後、ＣＰＵ９４は、入力されたゼロクロス信号と算出した周期Ｔとに基づいて、周期Ｔのハイレベル／ローレベルを繰り返すクロック信号を生成する。具体的には、ゼロクロス信号の立ち下がりでハイレベルからローレベルに遷移し、ゼロクロス信号の立ち下がりから周期Ｔ／２のタイミングでローレベルからハイレベルに遷移するようなクロック信号である。さらに、ＣＰＵ９４は、生成したクロック信号の位相を、予め定めた△ｔだけ早めた信号を生成する。以下、ＣＰＵ９４の内部で、このように生成されたクロック信号を、補正後のゼロクロス信号という。位相をΔｔ早めることで、ゼロクロス信号の立ち下がりを交流電源１００のゼロクロス点と合わせている。実施例１において、ゼロクロス信号の立ち下がりの、交流電源１００のゼロクロス点からのずれは、例えば１．０ｍｓ（ミリ秒）であり、Δｔは１．０ｍｓである。ＣＰＵ９４は、後述するように補正後のゼロクロス信号の立ち下がりと立ち上がりを基準に、ＦＳＲＤ信号を出力して、トライアック５６のオンオフ制御を行う。

［タイミングチャート］
図５は、各波形や各信号のタイミングチャートである。（ｉ）～（ｉｉｉ）は図４（ｉ）～（ｉｉｉ）の波形と同様の波形である。（ｉｖ）はＣＰＵ９４が出力するＦＳＲＤ信号の波形を示し、実施例１の制御を実施しない場合を破線で示す。（ｖ）はコンデンサ１１１の充電電流Ｉｃの波形を示す。（ｖｉ）は充放電カウンタｐを示し、後述する第１の閾値である動作モード切り替え閾値Ｐｔｈ１と第２の閾値である動作モード切り替え閾値Ｐｔｈ２を細い実線で示す。（ｖｉｉ）はコンデンサ１１１の電荷残量を示し、ゲート電流Ｉｇを流すために必要なコンデンサ１１１の電荷量を必要電荷量Ｖｔｈとして細い実線で示す。また、実施例１の制御を実施しない場合の電荷残量を破線で示す。（ｖｉｉｉ）は実施例１の制御を実施しない場合のヒータ電流Ｉを破線で示し、（ｉｘ）は実施例１の制御を実施した場合のヒータ電流Ｉを示す。横軸はいずれも時間（ｓ）を示す。実施例１では、交流電圧の１半波ごとにＡ区間からＧ区間に分けて、動作を説明する。

交流電源１００は、実施例１において周波数が５０Ｈｚであり、周期Ｔ＝２０ｍｓの正弦波である。交流電源１００の正弦波が、Ａ区間からＧ区間までの間、周期Ｔ（ｓ）で、電力制御部９７に供給される。ゼロクロス信号は、交流電源１００のＮ極側から電力が供給された場合、前述の動作で示すようにハイレベル状態のままとなる。図４に示すように、交流電源１００のＬ極側から電力が供給されて発光電圧Ｖｚ以上になると、ゼロクロス信号はハイレベル状態からローレベル状態に遷移する（ｉｉ）。以降、周期Ｔ（ｓ）毎に同様の動作を繰り返す。ＣＰＵ９４による補正後のゼロクロス信号は、前述の図４に示すようにゼロクロス信号を基に生成される（ｉｉｉ）。

（実施例１の制御を実施しない場合）
まず、実施例１の制御を実施しない場合の動作について説明する。ＦＳＲＤ信号（ｉｖ）と、コンデンサ１１１の電荷残量（ｖｉｉ）について、図５のＡ～Ｄ区間とＧ区間は実線で、Ｅ区間及びＦ区間は破線で示す。実施例１の制御を行わない場合、ＦＳＲＤ信号は同一の電力制御対象の半波内で、極力長時間ハイレベル状態で出力され続ける。コンデンサ１１１の電荷残量は、ＦＳＲＤ信号がハイレベル状態で出力されるごとに減少し続ける。コンデンサ１１１の電荷残量が減少し続けると、Ｅ区間の時刻ｔｍ（ｓ）において、コンデンサ１１１の電荷残量が、トライアック５６をオンするために必要な必要電荷量Ｖｔｈを下回ってしまう。以降、Ｆ、Ｇ区間においても、コンデンサ１１１の電荷残量は、ＦＳＲＤ信号がハイレベル状態で出力されるごとに減少し続けるため、Ｅ区間の時刻ｔｍ（ｓ）以降は、必要電荷量Ｖｔｈを下回ったままとなる。

実施例１の制御を実施しない場合のヒータ電流Ｉの動作を図５（ｖｉｉｉ）に破線で示す。実施例１の制御を行わない場合、Ａ～Ｄ区間において、ＦＳＲＤ信号がハイレベル状態で出力されたときに、前述の動作によってトライアック５６がオンされてヒータ電流Ｉがヒータ５４に流れる。しかしながら、Ｅ区間において、時刻ｔｍ（ｓ）のタイミングで、コンデンサ１１１の電荷残量が、トライアック５６をオンするのに必要な必要電荷量Ｖｔｈを下回ってしまうため、時刻ｔｍ（ｓ）以降、トライアック５６はオンできない。トライアック５６がオンできないため、ヒータ電流Ｉは流れない。時刻ｔｍ（ｓ）以降も、コンデンサ１１１の電荷残量は、ＦＳＲＤ信号がハイレベル状態で出力されるごとに減少し続けるため、Ｆ区間、Ｇ区間でも、トライアック５６がオンできず、ヒータ電流Ｉは流れないままである。つまり、実施例１の制御を実施しない場合は、コンデンサ１１１の電荷残量が減少して必要電荷量Ｖｔｈを下回ると、それ以降は、トライアック５６をオンすることができなくなる。そして、実質連続的にトライアック５６のオンオフ制御ができなくなってしまう。

（充放電カウンタｐ）
次に、充放電カウンタｐ（ｖｉ）について説明する。充放電カウンタｐは、コンデンサ１１１の電荷残量を推定するために設けられたＣＰＵ９４の内部の演算カウンタであり、周期Ｔ毎に、つまり交流電源１００の１全波毎に値が更新される。ＣＰＵ９４は推定手段としても機能する。充放電カウンタｐは、ＦＳＲＤ信号がハイレベル状態で出力されると、交流電源１００の１全波毎に値が加算される。また、充放電カウンタｐは、後述するように、同一の電力制御対象の半波内でＦＳＲＤ信号をハイレベル状態で出力する時間を減らした場合には１全波毎に値が減算される。また、充放電カウンタｐは、ＦＳＲＤ信号がローレベル状態で出力されない状態で交流電源１００の１全波が駆動回路部２２０に供給された場合にも１全波毎に値が減算される。

（ｖｉ）に示す動作モード切り替え閾値Ｐｔｈ１と、動作モード切り替え閾値Ｐｔｈ２は、充放電カウンタｐに対して設定された閾値である。充放電カウンタｐの値が動作モード切り替え閾値Ｐｔｈ１以上（第１の閾値以上、所定値以上）になった場合、後述するように同一の電力制御対象の半波内でのＦＳＲＤ信号をハイレベル状態で出力する時間を減らす。また、充放電カウンタｐの値が動作モード切り替え閾値Ｐｔｈ２以下になった場合、後述するように同一の電力制御対象の半波内でＦＳＲＤ信号をハイレベル状態で出力する時間を元に戻す。動作モード切り替え閾値Ｐｔｈ１は、予め定められた値であり、トライアック５６のゲート電流Ｉｇを流すのに必要なコンデンサ１１１の電荷残量が最低限維持されるような値に設定される。実施例１では動作モード切り替え閾値Ｐｔｈ１は、プラス３０である。ＣＰＵ９４は、充放電カウンタｐが動作モード切り替え閾値Ｐｔｈ１以上になった場合、コンデンサ１１１の電荷残量が必要電荷量Ｖｔｈを下回るおそれがあると推定する。また、動作モード切り替え閾値Ｐｔｈ２は予め定められた値であり、トライアック５６を複数回連続してオンできる十分なコンデンサ１１１の電荷残量となるような値に設定される。ＣＰＵ９４は、充放電カウンタｐが動作モード切り替え閾値Ｐｔｈ２以下（第２の閾値以下）になった場合、コンデンサ１１１が十分充電されたと推定する。実施例１において、動作モード切り替え閾値Ｐｔｈ２はプラス２である。

実施例１では、ＣＰＵ９４は、充放電カウンタｐの値に基づいて、コンデンサ１１１の電荷残量を推定する。ＣＰＵ９４は、コンデンサ１１１の電荷残量がトライアック５６のゲート電流Ｉｇの必要電荷量Ｖｔｈを下回りそうになったら、後述するように同一の電力制御対象の半波内でのＦＳＲＤ信号をハイレベル状態で出力する時間を減らす。ＣＰＵ９４は、ハイレベル状態の時間を減らしてＦＳＲＤ信号を制御している状態で充放電カウンタｐの値に基づきコンデンサ１１１の電荷残量が十分あると推定したら、同一の電力制御対象の半波内でのＦＳＲＤ信号をハイレベル状態で出力する時間を元に戻す。

［充放電カウンタの動作］
実施例１における、充放電カウンタｐの動作について説明する。充放電カウンタｐは、ＦＳＲＤ信号がハイレベル状態で所定時間及び第１の時間であるｔ３秒（＜１／２Ｔ）間出力された場合、プラス２が加算される。ＦＳＲＤ信号がｔ３秒間ハイレベルとなるように出力されている状態を、第１のモードとする。また、ＦＳＲＤ信号がハイレベル状態で第２の時間であるｔ４秒間出力された場合、マイナス３０加算（３０減算）される。ＦＳＲＤ信号がｔ４秒間ハイレベルとなるように出力されている状態を、第２のモードとする。ここで、ｔ３＞ｔ４である。また、図示しない以前の状態によって、充放電カウンタｐは、初期状態では、プラス２７とする（ｐ＝＋２７）。

充放電カウンタｐは、上述したように１全波毎に更新される。Ａ、Ｂ区間の１全波において、ｔ３秒間ハイレベルのＦＳＲＤ信号が出力されるため、ＣＰＵ９４は充放電カウンタｐにプラス２を加算する（ｐ＝２７＋２＝２９）。また、Ｃ、Ｄ区間の１全波において、ｔ３秒間ハイレベルのＦＳＲＤ信号が出力されるため、ＣＰＵ９４は充放電カウンタｐにプラス２を加算する（ｐ＝２９＋２＝３１）。Ａ～Ｄ区間を経て、充放電カウンタｐはプラス３１まで上昇する。そうすると、Ｃ区間において、充放電カウンタｐは、動作モード切り替え閾値Ｐｔｈ１（＝３０）を超えている（ｐ＞Ｐｔｈ１）。ＣＰＵ９４は、コンデンサ１１１の電荷残量が必要電荷量Ｖｔｈを下回ると推定する。このため、ＣＰＵ９４は、Ｅ区間において、ＦＳＲＤ信号をハイレベル状態で出力する時間をｔ３秒間からｔ４秒間に変更して出力する。言い換えればＣＰＵ９４は、動作モードを第１のモードから第２のモードに切り替える。Ｅ区間において、ＣＰＵ９４は、ＦＳＲＤ信号をハイレベル状態でｔ４秒間とする。このとき、充放電カウンタｐは、前述の動作によって、プラス３１から、マイナス３０加算されて１となる（ｐ＝３１－３０＝１）。これにより、充放電カウンタｐは動作モード切り替え閾値Ｐｔｈ２のプラス２を下回る（ｐ＜Ｐｔｈ２）。ＣＰＵ９４は、コンデンサ１１１の電荷残量が十分であると推定する。Ｇ区間において、ＣＰＵ９４は、再びＦＳＲＤ信号をハイレベル状態でｔ３秒間出力する。言い換えればＣＰＵ９４は、動作モードを第２のモードから第１のモードに切り替える。Ｇ区間と続く半波の区間の１全波において、ｔ３秒間ハイレベルのＦＳＲＤ信号が出力されるため、ＣＰＵ９４は充放電カウンタｐにプラス２を加算する（ｐ＝１＋２＝３）。これにより、充放電カウンタｐは、プラス３となる。以降同様の動作を繰り返す。

［ＦＳＲＤ信号の動作］
次に、実施例１における、ＦＳＲＤ信号の動作概要について説明する。実施例１において、ＦＳＲＤ信号は、同一の電力制御対象の半波内で、ハイレベル状態で出力される時間が長時間の場合と、短時間の場合の２種類の状態で出力される。１つは、同一の電力制御対象の半波内で、極力長時間ハイレベル状態で出力される。もう１つは、同一の電力制御対象の半波内で、短時間ハイレベル状態で出力される。実施例１において、同一の電力制御対象の半波内において極力長時間ハイレベル状態で出力される場合は、ＣＰＵ９４による補正後のゼロクロス信号の立ち上がり又は立ち下がりからｔ３（ｓ）間、ＦＳＲＤ信号がハイレベル状態で出力される。同一の電力制御対象の半波内においてハイレベル状態で出力される時間が短い場合は、ＣＰＵ９４による補正後のゼロクロス信号の立ち上がり又は立ち下がりからｔ４（ｓ）間、ＦＳＲＤ信号がハイレベル状態で出力される。

ｔ３は予め定められた時間であり、同一の電力制御対象の半波の、次の半波でトライアック５６をノイズ等で誤点灯させないように、同一の電力制御対象の半波内で極力長時間となるような値である。例えば１／２Ｔ（＝１０ｍｓ）に近い時間である。実施例１において、ｔ３は例えば８．５ｍｓである。また、ｔ４は予め定められた時間であり、コンデンサ１１１の電荷が、交流電源１００の１全波で最大値まで充電されるような値である。実施例１において、ｔ４は例えば２．０ｍｓである。実施例１において、ＦＳＲＤ信号は、同一の電力制御対象の半波内で、通常はＣＰＵ９４による補正後のゼロクロス信号を基準にｔ３秒間ハイレベル状態で出力される。そして、前述のように充放電カウンタｐの値が動作モード切り替え閾値Ｐｔｈ１以上になると、ＣＰＵ９４は、ＦＳＲＤ信号を同一の電力制御対象の半波内におけるハイレベル状態で出力する時間をｔ３からｔ４に変更する。その後、充放電カウンタｐの値が動作モード切り替え閾値Ｐｔｈ２以下になると、ＦＳＲＤ信号は、同一の電力制御対象の半波内で、ハイレベル状態で出力する時間がｔ４からｔ３に変更される。

実施例１のＦＳＲＤ信号の具体的な動作について説明する。ＦＳＲＤ信号は、Ａ、Ｃ、Ｇ区間において、ＣＰＵ９４による補正後のゼロクロス信号の立ち上がりタイミングで、ＣＰＵ９４によりｔ３秒間ハイレベル状態で出力された後、ローレベルに遷移する。また、Ｂ、及びＤ区間において、ＦＳＲＤ信号は、ＣＰＵ９４による補正後のゼロクロス信号の立ち下がりタイミングから、ＣＰＵ９４によりｔ３秒間ハイレベル状態で出力された後、ローレベルに遷移する。

Ｅ、Ｆ区間においては、前述の充放電カウンタｐが動作モード切り替え閾値Ｐｔｈ１以上になる。このため、ＦＳＲＤ信号は、前述のように同一の電力制御対象の半波内で、ハイレベル状態で出力する時間がｔ４に減らされて制御される。Ｅ区間において、ＦＳＲＤ信号は、ＣＰＵ９４による補正後のゼロクロス信号の立ち上がりタイミングから、ｔ４秒間ハイレベル状態で出力された後、ローレベルに遷移する。Ｆ区間において、ＦＳＲＤ信号は、ＣＰＵ９４による補正後のゼロクロス信号の立ち下がりタイミングから、ｔ４秒間ハイレベル状態で出力された後、ローレベルに遷移する。

［充電電流Ｉｃの動作］
次に、コンデンサ１１１の充電電流Ｉｃの動作について説明する。前述のように、コンデンサ１１１の充電電流Ｉｃは、交流電源１００のＬ極側から電力が供給された際に、つまり、Ｂ、Ｄ、Ｆ区間において、コンデンサ１１１の電荷が充電されるように流れる電流である。交流電源１００のＬ極側から電力が供給されたとき、半波毎にコンデンサ１１１に前述の経路で充電電流Ｉｃが流れる。

［コンデンサ１１１の電荷量］
次に、コンデンサ１１１の電荷量の変動について説明する。タイミングチャートの初期状態では、コンデンサ１１１は一定程度に充電されている。ＦＳＲＤ信号がハイレベル状態で出力されると、コンデンサ１１１からトライアック５６のゲート端子に電流が流れ、電荷が減少する。まず、Ａ、Ｃ、Ｅ、Ｇ区間のように、交流電源１００のＮ極側から電力が供給される場合は、コンデンサ１１１への電荷が充電されない。交流電源１００のＮ極側から電力が供給されているときに、ＣＰＵ９４からＦＳＲＤ信号が出力されてトライアック５６のゲート電流Ｉｇがコンデンサ１１１から流れた場合に、最もコンデンサ１１１の電荷が減少する。交流電源１００のＮ極側から電力が供給されているときに、ＣＰＵ９４からＦＳＲＤ信号が出力されている間、コンデンサ１１１の電荷は減少し続ける。ＦＳＲＤ信号が出力されなくなると、コンデンサ１１１の電荷は一定となる。

次に、Ｂ、Ｄ、Ｆ区間のように、交流電源１００のＬ極側から電力が供給されているとき、ＣＰＵ９４からＦＳＲＤ信号が出力されてトライアック５６のゲート電流Ｉｇがコンデンサ１１１から流れた場合は、電荷が減少する。同時に、交流電源１００のＬ極側から充電電流Ｉｃが流れ、コンデンサ１１１に電荷が充電される。つまり、交流電源１００のＬ極側から電力が供給されているとき、ＣＰＵ９４からＦＳＲＤ信号が出力されている間、コンデンサ１１１の電荷は放電されながら、交流電源１００のＬ極側から充電電流Ｉｃが流れて充電される。このため、コンデンサ１１１の電荷はＡ、Ｃ、Ｅ、Ｇ区間に比較して緩やかに減少し続ける。交流電源１００のＬ極側から電力が供給されているとき、ＦＳＲＤ信号が出力されなくなると、コンデンサ１１１の電荷は充電されて上昇する。

実施例１のＥ、Ｆ区間において、実施例１の制御を行う場合のコンデンサ１１１の電荷残量を実線で示す。実施例１の制御を行う場合、Ｅ区間とＦ区間において、前述の通り、充放電カウンタｐの値が、動作モード切り替え閾値Ｐｔｈ１の値を上回り、ＦＳＲＤ信号がハイレベル状態で出力される時間がｔ３（ｓ）からｔ４（ｓ）に減る。ＣＰＵ９４は、ＦＳＲＤ信号をハイレベル状態でｔ４（ｓ）間出力した後、ＦＳＲＤ信号をローレベルに遷移させる。ＦＳＲＤ信号がローレベルに遷移した後、Ｆ区間ではコンデンサ１１１の充電電流Ｉｃによって充電されて、コンデンサ１１１の電荷が上昇する。以降、前述のような動作を繰り返す。

［ヒータ電流Ｉの動作］
最後に、ヒータ５４に流れるヒータ電流Ｉの動作について説明する。（ｉｘ）の実線は、実施例１の制御を行った場合のヒータ５４へのヒータ電流Ｉの動作を示している。ヒータ電流Ｉは、前述の図４で説明したように、交流電源１００から電力が供給されているときに、ＦＳＲＤ信号がハイレベル状態で出力されたタイミングで流れ始めて、次の交流電源１００のゼロクロス点まで流れ続ける。実施例１の制御を行う場合、前述のようにコンデンサ１１１の電荷残量がトライアック５６のゲート電流Ｉｇを流すために必要な電荷残量である必要電荷量Ｖｔｈを下回ることがない。このため、Ａ区間からＧ区間までの全ての半波区間で、ＦＳＲＤ信号がハイレベル状態で出力されたタイミングから次の交流電源１００のゼロクロス点まで、ヒータ電流Ｉは流れ続ける。

以上説明したように、実施例１の制御を行う場合、Ｅ区間において、ＣＰＵ９４が、ＦＳＲＤ信号をハイレベル状態でｔ４（ｓ）間出力し、ＦＳＲＤ信号をローレベルに遷移させる。その後、同一の電力制御対象の半波内での放電量が減って、コンデンサ１１１の電荷が維持又は充電されて上昇する。すると、コンデンサ１１１の電荷量は、トライアック５６をオンするために必要なゲート電流Ｉｇの必要電荷量Ｖｔｈを下回ることなく、維持することができる。このためＦ、Ｇ区間においても、コンデンサ１１１からトライアック５６をオンするために必要なゲート電流Ｉｇを供給し続けることができる。このため、トライアック５６を実質的に連続してオンオフ制御し続けて、ヒータ電流Ｉを連続して流すことができる。

［フローチャート］
図６は、ＣＰＵ９４によるヒータ５４の電力制御処理を示すフローチャートである。ステップ（以下、Ｓとする）１０１でＣＰＵ９４は、ゼロクロス回路部２１０から出力されたゼロクロス信号を、前述したように、ＣＰＵ９４内部で補正し、補正後のゼロクロス信号を生成する。Ｓ１０２でＣＰＵ９４は、定着温度センサ５９により検知した値に基づいて、ヒータ５４の目標温度（温度制御目標値）に対して、次の交流電圧の全波でヒータ５４への電力制御を継続するか否かを判断する。Ｓ１０２でＣＰＵ９４は、ヒータ５４への電力制御を継続しないと判断した場合は、処理をＳ１０３に進め、電力制御を継続すると判断した場合は、処理をＳ１０４に進める。Ｓ１０３でＣＰＵ９４は、ＦＳＲＤ信号の出力をローレベルに遷移させて、制御を停止して終了する。

Ｓ１０４でＣＰＵ９４は、充放電カウンタｐを参照し、充放電カウンタｐの値が動作モード切り替え閾値Ｐｔｈ１以上か否かを判断する。Ｓ１０４でＣＰＵ９４は、充放電カウンタｐの値が動作モード切り替え閾値Ｐｔｈ１以上である（ｐ≧Ｐｔｈ１）と判断した場合、処理をＳ１０７に進める。一方ＣＰＵ９４は、動作モード切り替え閾値Ｐｔｈ１未満（第１の閾値未満、所定値未満）である（ｐ＜Ｐｔｈ１）と判断した場合、処理をＳ１０５に進める。Ｓ１０５でＣＰＵ９４は、Ｓ１０１で生成した補正後のゼロクロス信号の立ち上がり又は立ち下がりを基準にして、ＦＳＲＤ信号をｔ３秒間ハイレベル状態に遷移させて出力する。これによりＣＰＵ９４は、トライアック５６をオン状態にしてヒータ５４にヒータ電流Ｉを流して電力を供給する。Ｓ１０６でＣＰＵ９４は、ＦＳＲＤ信号をｔ３秒間ハイレベル状態に遷移して出力したため、充放電カウンタｐの値を予め定めた所定値だけ加算し、処理をＳ１０２に戻す。例えば、ＣＰＵ９４は、充放電カウンタｐの値に２を加算する（ｐ＝ｐ＋２）。

Ｓ１０７でＣＰＵ９４は、前述のように同一の電力制御対象の半波内で、Ｓ１０１で生成した補正後のゼロクロス信号の立ち上がり又は立ち下がりを基準にして、ＦＳＲＤ信号をｔ４秒間ハイレベル状態に遷移させて出力する。これによりＣＰＵ９４は、トライアック５６をオン状態にしてヒータ５４にヒータ電流Ｉを流して電力を供給する。Ｓ１０８でＣＰＵ９４は、ＦＳＲＤ信号をｔ４秒間ハイレベル状態に遷移して出力したため、充放電カウンタｐの値を予め定めた所定値だけ減算する。例えば、ＣＰＵ９４は、充放電カウンタｐの値から３０減算する（ｐ＝ｐ－３０）。

Ｓ１０９でＣＰＵ９４は、次の交流電圧の全波でヒータ５４への電力制御を継続するか否かを判断する。Ｓ１０９でＣＰＵ９４は、ヒータ５４への電力制御を継続しないと判断した場合は、処理をＳ１０３に進め、ヒータ５４への電力制御を継続すると判断した場合は、処理をＳ１１０に進める。Ｓ１１０でＣＰＵ９４は、充放電カウンタｐを参照し、充放電カウンタｐの値が動作モード切り替え閾値Ｐｔｈ２以下か否かを判断する。Ｓ１１０でＣＰＵ９４は、充放電カウンタｐの値が動作モード切り替え閾値Ｐｔｈ２以下であると判断した場合、処理をＳ１０５に進め、充放電カウンタｐの値が動作モード切り替え閾値Ｐｔｈ２より大きいと判断した場合、処理をＳ１０７に戻す。以降、同様の制御を繰り返す。

以上のような制御を行うことで、十分な電荷がコンデンサ１１１に蓄えられている場合は、同一の電力制御対象の半波内で極力長時間（例えばｔ３）ＦＳＲＤ信号をハイレベル状態で出力する。一方、コンデンサ１１１に蓄えられている電荷が不足している場合は、同一の電力制御対象の半波内で短時間（例えばｔ４（＜ｔ３））のＦＳＲＤ信号を出力して、コンデンサ１１１の電荷残量を維持又は充電するようにすることができる。以上説明したように、同一の電力制御対象の半波内で極力長時間連続してトライアック５６のゲート電流Ｉｇを流し続け、交流電源１００のノイズや歪みによってトライアック５６がオフすることを防ぐ。同一の電力制御対象の半波内でＦＳＲＤ信号を長時間ハイレベルで出力した累積時間（充放電カウンタｐに相当）が所定時間（動作モード切り替え閾値Ｐｔｈ１に相当）以上になった場合、コンデンサ１１１の電荷が減少したと推定する。そして、同一の電力制御対象の半波内でのＦＳＲＤ信号をハイレベル状態で出力する時間を減らし、電源であるコンデンサ１１１の電荷量を維持又は充電する。このようにすることで、コスト増加要因となる回路部品を追加することなく、簡易的な手段で、交流電源の歪みやノイズによる影響を避けつつ、トライアック５６を実質連続的に電力制御し続けることができる。

以上、実施例１によれば、交流電源とは別の電源によりスイッチ素子を制御する回路において、コストアップを抑制しつつ、簡易的な手段で、交流電圧の歪みやノイズによる影響を避け、スイッチ素子を連続して制御することができる。

実施例１では、交流電源１００に重畳したノイズの影響によってトライアック５６がオフするのを避けるため、同一の電力制御対象の半波内で極力長時間連続してトライアック５６のゲート電流Ｉｇを流し続ける構成とした。このような構成において、所定回数以上累積してゲート電流Ｉｇを流してコンデンサ１１１の電荷が減少した場合は、ゲート電流Ｉｇを流す時間を、ｔ３秒間からｔ４（＜ｔ３）秒間に減らし、コンデンサ１１１の電荷量を維持するように制御した。実施例２では、交流電源１００に重畳したノイズの影響によってトライアック５６がオフするのを避けるため、同一の電力制御対象の半波内で複数回に分けてトライアック５６のゲート電流Ｉｇを流す構成とする。このような構成において、所定回数以上累積してゲート電流Ｉｇを流してコンデンサ１１１の電荷が減少した場合は、同一の電力制御対象の半波内でのゲート電流Ｉｇを流す回数を減らし、コンデンサ１１１の電荷量を維持する構成とする。また、交流電圧の半波の所定数を一制御単位としてヒータ５４への電力供給を制御する場合、その一制御単位における電荷の減少を推定する構成について説明する。なお、実施例１では一制御単位は２半波又は１全波といえる。回路構成は実施例１と同様であり、実施例２では説明を省略する。

［電力制御テーブルと充放電カウンタの関係］
表１は、ヒータ５４に供給する電力を電力供給レベル０～１６の１７段階に区切り、交流電圧の所定の半波、例えば１６半波の波数単位で制御する、すなわち１６半波を一制御単位とする場合の、電力制御テーブルと充放電カウンタｐとの関係を示した表である。ここで、電力供給レベルは、一制御単位内においてヒータ５４に供給される電力量であり、例えばヒータ５４の目標温度と定着温度センサ５９の検知結果とに基づいて決定される。

表１（ａ）は、１列目に電力供給レベル（０～１６）を示し、２列目に電力の供給比率（％）を示す。３列目にＦＳＲＤ信号の第１の値である変更前の充放電カウンタｐの加算値と、第２の値である変更後の充放電カウンタｐのマイナスの加算値（減算する値）を示し、４列目に半波制御周期（ｎ半波）を示す。半波制御周期は、一制御単位中の半波を示しており、実施例２では一制御単位を１６半波としているため、１から１６までの半波に対して、１、０、－１のいずれかの値が記載されている。

前述のように、ＣＰＵ９４は、トライアック５６のオンオフを制御して、ヒータ５４に供給する電力を半波単位で制御する。表１（ａ）４列目の１、０、－１といった数字は、表１（ｂ）に示すように、ヒータ５４に供給される電流波形に対応している。例えば、表１（ａ）４列目の所定の半波における数字（表中の記載値）が「１」となっている場合、１全波の最初の半波が正で次の半波が負となるような波形の電流がヒータ５４に供給されることを示している。表１は、例えば、電力供給レベル１６の場合は、供給比率１００％であり、１６半波連続でトライアック５６をオンして、ヒータ５４に連続１６半波の電流を供給することを示す。なお、充放電カウンタｐについては、加算値、減算値のみ実施例１と異なるが、それ以外は実施例１と同様である。

表１の電力供給レベル１０から電力供給レベル１６において、通常のＦＳＲＤ信号が出力された場合、ＣＰＵ９４は充放電カウンタｐの値をプラス３加算する。一方、後述するＦＳＲＤ信号の出力方法が変更された場合、ＣＰＵ９４は充放電カウンタｐの値をマイナス４０加算（すなわち４０減算）する。表１の電力供給レベル５から電力供給レベル９において、通常のＦＳＲＤ信号が出力された場合、ＣＰＵ９４は充放電カウンタｐの値をプラス２加算する。一方、後述するＦＳＲＤ信号の出力方法が変更された場合、ＣＰＵ９４は充放電カウンタｐの値をマイナス４５加算（すなわち４５減算）する。電力供給レベル１から電力供給レベル４において、通常のＦＳＲＤ信号が出力された場合、ＣＰＵ９４は充放電カウンタｐの値をプラス１加算する。一方、後述するＦＳＲＤ信号の出力方法が変更された場合、ＣＰＵ９４は充放電カウンタｐの値をマイナス５０加算（すなわち５０減算）する。電力供給レベル０において、ＦＳＲＤ信号は出力されず、コンデンサ１１１の充電のみなされるため、ＣＰＵ９４は充放電カウンタｐの値をマイナス５０加算（すなわち５０減算）する。このように、実施例２では、充放電カウンタｐの加算値及び減算値が、電力供給レベルに基づいて変更される（切り替えられる）。コンデンサ１１１の電荷残量が不足していないと判断されＦＳＲＤ信号が変更される前の充放電カウンタｐの加算値は、電力供給レベルが大きいほど大きい値としている。コンデンサ１１１の電荷残量が不足すると判断されＦＳＲＤ信号が変更された後の充放電カウンタｐの減算値は、電力供給レベルが大きいほど小さい値としている。

［実施例２のモードＡとモードＢについて］
図７は、実施例２のタイミングチャートである。図７で（ｉ）は交流電源１００の交流電圧の波形を示し、（ｉｉ）は補正後のゼロクロス信号の波形を示す。（ｉｉｉ）は、後述するモードＡのＦＳＲＤ信号の波形、（ｉｖ）は後述するモードＢのＦＳＲＤ信号の波形を示す。（ｖ）はヒータ電流Ｉの波形を示す。実施例２において、ＦＳＲＤ信号と、充放電カウンタｐ、コンデンサ１１１の電荷残量以外の動作は実施例１と同様であるため、説明は省略する。

（ＦＳＲＤ信号の動作）
まず、ＦＳＲＤ信号の動作概要について説明する。実施例２において、ＦＳＲＤ信号は、同一の電力制御対象の半波内での出力動作が２種類ある。１つは、同一の電力制御対象の半波内で、ハイレベル状態で出力される回数が複数回ある動作であり、以下この出力動作を第１のモードであるモードＡという。もう１つは、同一の電力制御対象の半波内で、１回のみ出力される動作であり、この出力動作を第２のモードであるモードＢという。なお、モードＡでもモードＢでも、１つのハイレベル状態のＦＳＲＤ信号が出力される時間は同一の時間ｔ５（＜１／２Ｔ）である。

（モードＡ）
まず、モードＡの動作について説明する。ハイレベル状態で複数回出力されるＦＳＲＤ信号は、次のような信号となる。ＣＰＵ９４による補正後のゼロクロス信号の立ち下がり又は立ち上がりを基準に、１回目は、ｔ５秒間、ハイレベル状態のＦＳＲＤ信号が出力される。また、補正後のゼロクロス信号の立ち下がり又は立ち上がりからｔ６（ここで、ｔ５＜ｔ６＜１／２Ｔ）秒が経過した後に、２回目のＦＳＲＤ信号がハイレベル状態でｔ５秒間出力される。第３の時間であるｔ５は予め定められた値であり、トライアック５６のゲート電流Ｉｇを流すのに最低限必要な時間幅以上の時間に設定される。実施例２において、時間ｔ５は、例えば２．０ｍｓである。

ｔ６は、ＣＰＵ９４による補正後のゼロクロス信号の立ち下がり又は立ち上がりから、ＦＳＲＤ信号が同一の電力制御対象の半波内で２回目にハイレベル状態で出力され始めるまでの時間である。ｔ６は、予め定められた時間であり、同一の電力制御対象の半波内で、ＦＳＲＤ信号が１回目にハイレベル状態で出力されたタイミングから、十分な位相差が確保できる時間に設定される。実施例２において、時間ｔ６は、例えば５．０ｍｓである。以上のように設定することで、実施例２のモードＡでは、１半波内に、ハイレベル状態の時間がｔ５のＦＳＲＤ信号が複数回、例えば２回出力され、１半波内のゲート電流Ｉｇが流れる累積の時間はｔ５×２となる。ｔ５秒間ハイレベルとなるように複数回出力されたＦＳＲＤ信号は、第１のモードの信号である。

（モードＢ）
次に、モードＢのＦＳＲＤ信号の動作について説明する。同一の電力制御対象の半波内で、ハイレベル状態で出力される回数が１回のみのＦＳＲＤ信号は、補正後のゼロクロス信号の立ち下がり又は立ち上がりを基準にｔ５秒間出力される。すなわち、モードＡの１回目のＦＳＲＤ信号と同様の状態にある。以上のように設定することで、実施例２のモードＢでは、１半波内に、ハイレベル状態の時間がｔ５のＦＳＲＤ信号が１回出力され、１半波内のゲート電流Ｉｇが流れる累積の時間はｔ５×１となる。ｔ５秒間ハイレベルとなるように１回出力されたＦＳＲＤ信号は、第２のモードの信号である。モードＢでは、１半波内において、ゲート電流Ｉｇが流れる累積の時間がｔ５となり、モードＡにおけるゲート電流Ｉｇが流れる累積の時間ｔ５×２よりも短い（ｔ５＜ｔ５×２）。通常は、モードＡで制御されるが、実施例２では、充放電カウンタｐが動作モード切り替え閾値Ｐｔｈ１以上になると、ＦＳＲＤ信号はモードＢに変更される。

（ヒータ電流）
図７において、ヒータ電流Ｉは、モードＡの場合、補正後のゼロクロス信号と連動してＦＳＲＤ信号がｔ５＝２．０ｍｓ間ハイレベル状態で出力されたタイミングで流れ始める。トライアック５６がオンしてヒータ電流Ｉが流れ始めた後、次の交流電源１００のゼロクロス点まで、ヒータ電流Ｉは流れ続ける。また、モードＢのＦＳＲＤ信号が出力された場合も、ヒータ電流Ｉは、モードＡのＦＳＲＤ信号が出力された場合と同様の流れ方をする。

［タイミングチャート］
図８は、全体の制御のタイミングチャートを示す。また、図８の（ｉ）から（ｉｘ）は、図５の（ｉ）から（ｉｘ）と同様の波形であり、説明を省略する。図８において、Ａ区間～Ｄ区間は、ＣＰＵ９４がトライアック５６をオンオフしてヒータ電流Ｉを制御している状態を示しており、各区間は一制御単位（１６半波）に相当する。Ａ区間～Ｄ区間において、表１に記載の電力供給レベルは、１６（供給比率１００％）としている。ＣＰＵ９４は、一制御単位を１６半波として制御しており、連続して各区間で１６半波分、ＦＳＲＤ信号を制御してトライアック５６をオンにし、ヒータ５４にヒータ電流Ｉを供給している。

（実施例２の制御を実施しない場合）
実施例２の制御を実施しない場合の、ＦＳＲＤ信号（ｉｖ）、コンデンサ１１１の電荷残量（ｖｉｉ）、及びヒータ電流Ｉ（ｖｉｉｉ）の動作を、図８の破線に示す。実施例２の制御を実施しない場合、すなわちモードの切り替えを行わず常にモードＡとする場合、ＦＳＲＤ信号は、表１の制御テーブルに応じて、同一の電力制御対象の半波内で２回、ｔ５秒間ハイレベル状態で出力され続ける。この場合、コンデンサ１１１の電荷残量は、Ａ区間、Ｂ区間でＦＳＲＤ信号がハイレベル状態で出力されている間、減少し続ける。Ｃ区間において、Ａ区間、Ｂ区間と同様にＦＳＲＤ信号が出力され続けると、コンデンサ１１１の電荷残量は、時刻ｔｎのタイミングでゲート電流Ｉｇを流すのに必要な必要電荷量Ｖｔｈを下回ってしまう。このため時刻ｔｎ以降は、ＦＳＲＤ信号が出力されても、必要なゲート電流Ｉｇが流れず、トライアック５６をオンすることができない。トライアック５６をオンすることができないと、ヒータ電流Ｉも流れなくなる。

（実施例２の制御を実施する場合）
実施例２の制御を実施する場合の、ＦＳＲＤ信号（ｉｖ）、コンデンサ１１１の電荷残量（ｖｉｉ）、及びヒータ電流Ｉ（ｉｘ）の動作を、図８の実線に示す。実施例２では、実施例１の制御と同様に、ＣＰＵ９４は、充放電カウンタｐを用いて、コンデンサ１１１の電荷残量を推定する。ＣＰＵ９４は、充放電カウンタｐの値が、動作モード切り替え閾値Ｐｔｈ１以上となった場合、コンデンサ１１１の電荷残量が少ないと判断し、モードＡからモードＢに切り替えて同一の電力制御対象の半波内のＦＳＲＤ信号の出力回数を２回から１回に減らす。そして、コンデンサ１１１の電荷残量が充電されて増加し、充放電カウンタｐの値が、動作モード切り替え閾値ｐｔｈ２以下になった場合、ＣＰＵ９４は、コンデンサ１１１の電荷残量が十分に増加したと推定する。ＣＰＵ９４は、モードＢからモードＡに切り替えて再び同一の電力制御対象の半波内のＦＳＲＤ信号の出力回数を２回に戻す。

［充放電カウンタｐ］
実施例２の充放電カウンタｐの具体的な動作ついて説明する。ここで、電力供給レベルを１６としているため、表１より、モードＡの場合の加算値は＋３、モードＢの場合の加算値は－４０である。充放電カウンタｐは、図８に示す例では、Ａ区間開始時の初期状態で４５とする。前述の表１に示すように、電力供給レベル１６で加算値は３であり、充放電カウンタｐの値はＡ区間とＢ区間で３ずつ、合計で６加算されて５１となる。動作モード切り替え閾値Ｐｔｈ１と動作モード切り替え閾値Ｐｔｈ２は、実施例１と同様に予め定められた値であって、実施例２において、Ｐｔｈ１＝５０、Ｐｔｈ２＝１５とする。

Ｂ区間で、充放電カウンタｐの値は５１となり、動作モード切り替え閾値Ｐｔｈ１＝５０を超える（ｐ＞Ｐｔｈ１）。動作モード切り替え閾値Ｐｔｈ１の値を充放電カウンタｐの値が超えると、ＣＰＵ９４はモードＢに切り替えて、同一の電力制御対象の半波内で１回のみＦＳＲＤ信号をハイレベル状態で出力する。すると、Ｃ区間で充放電カウンタｐの値は、表１に示す値であるマイナス４０が加算（４０が減算）されて１１（＝５１－４０）となり、動作モード切り替え閾値Ｐｔｈ２＝１５の値を下回る。充放電カウンタｐの値が、動作モード切り替え閾値Ｐｔｈ２の値を下回ると、ＣＰＵ９４は、Ｄ区間においてモードＡの状態に戻す。これにより、Ｄ区間においては、Ａ区間、Ｂ区間と同様に、ＣＰＵ９４は、同一の電力制御対象の半波内で２回、ハイレベル状態でｔ５＝２．０ｍｓ間ＦＳＲＤ信号を出力し、充放電カウンタｐはプラス３加算される。以降、前述同様の動作を繰り返す。

［コンデンサの電荷残量］
次に、実施例２の制御を行う場合のコンデンサ１１１の電荷残量の動作について説明する。コンデンサ１１１の電荷残量は、モードＡの状態にあるＡ区間とＢ区間において、実施例１と同様に、ＦＳＲＤ信号が出力されている間減少し続ける。Ｃ区間では、充放電カウンタｐが動作モード切り替え閾値Ｐｔｈ１を上回っているため、モードＡからモードＢに変更される。ＦＳＲＤ信号は、同一の電力制御対象の半波内で、補正後のゼロクロス信号の立ち下がり又は立ち上がりから１回だけｔ５秒間ハイレベル状態で出力される。モードＢに変更されると、同一の電力制御対象の半波でのコンデンサ１１１の放電量が減る。そうすると、Ｃ区間において、コンデンサ１１１に充電電流Ｉｃ（ｖ）が流れて充電されることにより、コンデンサ１１１の電荷残量が上昇する。また、Ｃ区間において、充放電カウンタｐの値がマイナス４０加算（４０減算）されて、動作モード切り替え閾値Ｐｔｈ２（＝１５）を下回り、モードＢからモードＡに変更される。そしてＤ区間では、ＦＳＲＤ信号の出力方法が、モードＡの状態に戻る。以降、同様の動作を繰り返す。

［ヒータ電流］
最後に、実施例２の制御を行った場合のヒータ電流Ｉの変位を図８（ｉｘ）に実線で示す。Ａ区間とＢ区間では、ＦＳＲＤ信号がハイレベル状態で出力された後、次の交流電源１００のゼロクロス点までヒータ電流Ｉが流れる。また、前述のように、Ｃ区間においても、コンデンサ１１１の電荷残量がトライアック５６のゲート電流Ｉｇを流すのに必要な必要電荷量Ｖｔｈを下回ることがなく、電荷残量を維持することができる。このため、Ｃ区間、Ｄ区間でもＦＳＲＤ信号がハイレベル状態で出力された後、次の交流電源１００のゼロクロス点までヒータ電流Ｉが流れる。それ以降も同様の制御を行うことによって、実質連続的にトライアック５６をオンオフ制御しながら動作を継続することができる。

［フローチャート］
図９は、ＣＰＵ９４によるヒータ５４の電力制御処理を示すフローチャートである。実施例１との違いは、次の点である。まず、前述の表１に示した１６半波周期の電力供給テーブルの中から、電力供給レベルを選択してヒータ５４への電力供給制御を決定する点である。また、選択した電力供給レベルに応じて、充放電カウンタｐの加算値及び減算値が決定される点である。更に、ＦＳＲＤ信号の出力方法が、モードＡとモードＢの２種類ある点である。それ以外は実施例１と同様である。なお、図９のＳ２０１～Ｓ２０３、Ｓ２０５、Ｓ２０７、Ｓ２０９、Ｓ２１０、Ｓ２１２は、図６のＳ１０１～Ｓ１０４、Ｓ１０６、Ｓ１０８～Ｓ１１０の処理と同様であり、説明を省略する。

Ｓ２０２でヒータ５４への電力制御を継続すると判断した場合、Ｓ２０４でＣＰＵ９４は、表１で説明した電力供給レベルを選択する。Ｓ２０５で充放電カウンタｐの値が動作モード切り替え閾値Ｐｔｈ１未満であると判断した場合、Ｓ２０６でＣＰＵ９４は、モードＡに切り替える。ＣＰＵ９４は、補正後のゼロクロス信号の立ち下がり又は立ち上がりを基準にして、モードＡでＦＳＲＤ信号をハイレベル状態で出力し、トライアック５６をオン状態にしてヒータ５４に電力を供給する。

Ｓ２０５で充放電カウンタｐの値が動作モード切り替え閾値Ｐｔｈ１以上であると判断した場合、Ｓ２０８でＣＰＵ９４は、モードＢに切り替える。ＣＰＵ９４は、補正後のゼロクロス信号の立ち下がり又は立ち上がりを基準にして、モードＢでＦＳＲＤ信号をハイレベル状態で出力し、トライアック５６をオン状態にしてヒータ５４に電力を供給する。Ｓ２１０でヒータ５４への電力制御を継続すると判断した場合、Ｓ２１１でＣＰＵ９４は、表１で説明した電力供給レベルを選択する。

以上のような制御を行うことで、十分な電荷がコンデンサ１１１に蓄えられている場合は、同一の電力制御対象の半波内で所定の時間ＦＳＲＤ信号をハイレベル状態で複数回出力する。一方、コンデンサ１１１に蓄えられている電荷が不足している場合は、同一の電力制御対象の半波内で所定の時間ＦＳＲＤ信号をハイレベル状態で出力する回数を減らして、１回のみ出力し、コンデンサ１１１の電荷残量を維持又は充電するようにする。

以上説明したように、ＣＰＵ９４は、同一の電力制御対象の半波内でＦＳＲＤ信号を複数回ハイレベル状態で出力しながらトライアック５６をオンしてゲート電流Ｉｇを流す。そして、交流電源１００のノイズや歪みによってトライアック５６がオフしても再びオンできるようにする。そして、所定回数以上累積してトライアック５６のゲート電流Ｉｇを同一の電力制御対象の半波内で複数回流した場合、コンデンサ１１１の電荷が減少していると推定する。そしてＣＰＵ９４は、ＦＳＲＤ信号をハイレベル状態で出力する回数を１回に変更する。同一の電力制御対象の半波内でのトライアック５６のゲート電流Ｉｇが流れる合計時間を減らして、コンデンサ１１１の電荷量を維持しながら、トライアック５６をオンオフ制御し続ける。このようにすることで、コスト増加要因となる回路部品を追加することなく、簡易的な手段で、交流電圧の歪みやノイズによる影響を避けつつ、トライアック５６を実質連続的に制御し続けることができる。なお、電力供給レベルに応じて加算値、減算値を決定する構成を、実施例１（ハイレベル状態とする時間をｔ３とｔ４で切り替える構成）に適用してもよい。

以上、実施例２によれば、交流電源とは別の電源によりスイッチ素子を制御する回路において、コストアップを抑制しつつ、簡易的な手段で、交流電圧の歪みやノイズによる影響を避け、スイッチ素子を連続して制御することができる。

実施例１では、交流電源１００に重畳したノイズの影響によってトライアック５６がオフするのを避けるため、同一の電力制御対象の半波内で極力長時間連続してトライアック５６のゲート電流Ｉｇを流した。ここで、所定回数以上累積してトライアック５６のゲート電流Ｉｇを流してコンデンサ１１１の電荷が減少した場合は、ゲート電流Ｉｇを流す時間を減らし、コンデンサ１１１の電荷量を維持する構成とした。実施例３では、交流電源１００の入力電圧検知手段を備えて、交流電源１００の交流電圧を検知することにより、コンデンサ１１１への充電電荷量の推定精度を上げる構成とする。これにより、コンデンサ１１１の電荷残量をより精度良く推定しながらトライアック５６をオンオフ制御する。タイミングチャート及び動作は、前述の実施例１と同様であり、実施例３では説明を省略する。

［回路構成と動作］
図１０は、実施例３の電力制御部９７の全体概略図である。電圧検知手段である入力電圧検知部１２１を有する点以外は、実施例１と同様であり、同じ構成には同じ符号を付し実施例３では説明を省略する。入力電圧検知部１２１は、交流電源１００の電圧実効値を検知する。入力電圧検知部１２１は、交流電源１００から電力制御部９７に入力された入力電圧を検知し、検知結果である入力電圧実効値をＶａｃ＿ｉｎ（ｒｍｓ）信号としてＣＰＵ９４に出力する。ＣＰＵ９４は、入力されたＶａｃ＿ｉｎ（ｒｍｓ）信号に基づいて後述する制御を行う。

［入力電圧値と充放電カウンタとの関係］

表２は、入力電圧検知部１２１による検知結果である交流電源１００の入力電圧実効値Ｖａｃ＿ｉｎ（ｒｍｓ）に対して、ＣＰＵ９４が、充放電カウンタｐの加算減算を行う値を示した表である。１列目は入力電圧検知部１２１により検知した入力電圧実効値Ｖａｃ＿ｉｎ（ｒｍｓ）の値を示し、２列目には充放電カウンタｐのＦＳＲＤ信号変更前の加算値（プラス）とＦＳＲＤ信号変更後の加算値（マイナス）を示す。

動作保証範囲を８５～１４０Ｖｒｍｓとすると、入力電圧実効値Ｖａｃ＿ｉｎの値が、８５Ｖｒｍｓ以上１４０Ｖｒｍｓ未満までは、実施例１のようにｔ３秒間ハイレベル状態でＦＳＲＤ信号をオンした場合、充放電カウンタｐの値をプラス１加算する。実施例１のようにｔ４秒間ハイレベル状態でＦＳＲＤ信号をオンした場合、入力電圧実効値Ｖａｃ＿ｉｎ（ｒｍｓ）が１２０Ｖｒｍｓ以上１４０Ｖｒｍｓ未満の場合は、充放電カウンタｐの値をマイナス４０加算（４０減算）する。また、入力電圧実効値Ｖａｃ＿ｉｎ（ｒｍｓ）が１１０Ｖｒｍｓ以上１２０Ｖｒｍｓ未満の場合は、充放電カウンタｐの値をマイナス３０加算（３０減算）する。また、入力電圧実効値Ｖａｃ＿ｉｎ（ｒｍｓ）が１００Ｖｒｍｓ以上１１０Ｖｒｍｓ未満の場合は、充放電カウンタｐの値をマイナス２０加算（２０減算）する。更に、入力電圧実効値Ｖａｃ＿ｉｎ（ｒｍｓ）が８５Ｖｒｍｓ以上１００Ｖｒｍｓ未満の場合は、充放電カウンタｐの値をマイナス１０加算（１０減算）する。このように、コンデンサ１１１の電荷残量が不足すると判断されＦＳＲＤ信号が変更された後の充放電カウンタｐの減算値を、入力電圧実効値Ｖａｃ＿ｉｎ（ｒｍｓ）が低いほど小さい値（高いほど大きい値）としている。交流電源１００の入力電圧実効値Ｖａｃ＿ｉｎが８５Ｖｒｍｓ未満又は１４０Ｖｒｍｓ以上の場合は動作保証範囲外となるため、ＣＰＵ９４は、入力電圧異常と判断し、前述の各種制御を停止する。

［フローチャート］
図１１は、ＣＰＵ９４によるヒータ５４の電力制御処理を示すフローチャートである。なお、Ｓ３０２～Ｓ３１１の処理は、図５のＳ１０１～Ｓ１１０の処理と同様であるため、説明を省略する。Ｓ３０１でＣＰＵ９４は、入力電圧検知部１２１により検知した交流電源１００の入力電圧実効値Ｖａｃ＿ｉｎ（ｒｍｓ）を受信し、表２に基づいて充放電カウンタｐの加算値及び減算値を決定する。なお、Ｓ３０７で充放電カウンタｐに所定値を加算する際の所定値は、Ｓ３０１で検知した入力電圧実効値Ｖａｃ＿ｉｎ（ｒｍｓ）と表２とに基づき決定した加算値である。また、Ｓ３０９で充放電カウンタｐから所定値を減算する際の所定値は、Ｓ３０１で検知した入力電圧実効値Ｖａｃ＿ｉｎ（ｒｍｓ）と表２とに基づき決定した減算値である。

実施例３の制御を行うことで、十分な電荷がコンデンサ１１１に蓄えられている場合は、同一の電力制御対象の半波内で極力長時間ＦＳＲＤ信号をハイレベル状態で出力する。一方、コンデンサ１１１に蓄えられている電荷が不足している場合は、同一の電力制御対象の半波内でＦＳＲＤ信号をハイレベル状態で出力する時間を減らして、コンデンサ１１１の電荷残量を維持又は充電して増やすようにする。

以上説明したように、交流電源１００の交流電圧の歪みやノイズによって、トライアック５６がオフするのを防ぐため、同一の電力制御対象の半波内で極力長時間連続してトライアック５６のゲート電流Ｉｇを流し続ける。そして、交流電源１００のノイズや歪みによってトライアック５６がオフするのを防ぐ。所定回数以上累積して、同一の電力制御対象の半波内で極力長時間連続してトライアック５６のゲート電流Ｉｇを流した場合、ＣＰＵ９４は、コンデンサ１１１の電荷が減少したと推定する。そしてＣＰＵ９４は、ゲート電流Ｉｇを流す時間を減らし、電源であるコンデンサ１１１の電荷残量を維持又は充電して増やす。更に、ＣＰＵ９４は、交流電源１００の入力電圧を検知し、検知した入力電圧に応じて、コンデンサ１１１の電荷が減少する量、又は充電された電荷量をより正確に推定しながら、前述の制御を行う。このようにすることで、コスト増加要因となる回路部品を追加することなく、簡易的な手段で、交流電源の交流電圧の歪みやノイズによる影響を避けつつ、トライアックを実質連続的に制御し続けることができる。なお、実施例２の電力供給レベルに応じて充放電カウンタｐの加算値、減算値を決定する構成に、更に実施例３の入力電圧実効値Ｖａｃ＿ｉｎ（ｒｍｓ）に応じて加算値、減算値を決定する構成を適用してもよい。

以上、実施例３によれば、交流電源とは別の電源によりスイッチ素子を制御する回路において、コストアップを抑制しつつ、簡易的な手段で、交流電圧の歪みやノイズによる影響を避け、スイッチ素子を連続して制御することができる。

５４ ヒータ
５６ トライアック
９４ ＣＰＵ
１１１ コンデンサ
２１０ ゼロクロス回路部
２２０ 駆動回路部

Claims (11)

1. ヒータと、
   交流電源の電力を前記ヒータに供給する導通状態又は供給を遮断する非導通状態となるスイッチ素子と、
   前記交流電源のゼロクロス点を検知するゼロクロス検知手段と、
   前記ゼロクロス検知手段の検知結果に基づいて、前記スイッチ素子の前記導通状態又は前記非導通状態を制御する制御手段と、
   前記交流電源により充電され、前記スイッチ素子を前記導通状態に遷移させるための電流を前記スイッチ素子に供給する電源と、
   前記制御手段から出力された信号に応じて前記電源から前記スイッチ素子に電流を供給させて前記スイッチ素子を前記導通状態に遷移させる駆動手段と、
   を備え、
   前記制御手段は、
   前記電源に充電されている電荷量が所定値以上である場合には、前記電源から前記スイッチ素子に電流を流す時間が所定時間となるような第１のモードの信号を前記駆動手段に出力し、
   前記電荷量が前記所定値未満である場合には、前記電源から前記スイッチ素子に電流を流す時間が前記所定時間よりも短くなるような第２のモードの信号を前記駆動手段に出力することを特徴とする定着装置。
2. 前記制御手段は、前記交流電源の１半波において、前記第１のモードでは第１の時間ハイレベルとなる信号を前記駆動手段に出力し、前記第２のモードでは前記第１の時間よりも短い第２の時間ハイレベルとなる信号を前記駆動手段に出力することを特徴とする請求項１に記載の定着装置。
3. 前記制御手段は、前記交流電源の１半波において、前記第１のモードでは第３の時間ハイレベルとなる信号を複数回、前記駆動手段に出力し、前記第２のモードでは前記第３の時間ハイレベルとなる信号を１回、前記駆動手段に出力することを特徴とする請求項１に記載の定着装置。
4. 前記電源に充電されている電荷量を推定する推定手段を有し、
   前記推定手段は、
   前記第１のモードで第１の値が加算され、前記第２のモードで第２の値が減算されるカウンタを有し、
   前記カウンタが第１の閾値以上となった場合に前記電荷量が不足すると推定し、前記第１の閾値未満となった場合に前記電荷量が不足していないと推定し、
   前記電荷量が不足すると推定した場合、前記カウンタが前記第１の閾値よりも低い第２の閾値以下となった場合に前記電荷量が不足していないと推定することを特徴とする請求項２又は請求項３に記載の定着装置。
5. 前記制御手段は、前記ヒータの目標温度に応じた電力の供給量に基づいて前記駆動手段を制御し、
   前記第１の値及び前記第２の値は、前記電力の供給量に応じて決定されることを特徴とする請求項４に記載の定着装置。
6. 前記第１の値は、前記電力の供給量が大きいほど大きく、
   前記第２の値は、前記電力の供給量が大きいほど小さいことを特徴とする請求項５に記載の定着装置。
7. 前記交流電源の電圧を検知する電圧検知手段を備え、
   前記第１の値及び前記第２の値は、前記電圧検知手段による検知結果に基づいて決定されることを特徴とする請求項４から請求項６のいずれか１項に記載の定着装置。
8. 前記第２の値は、前記電圧検知手段により検知された電圧が大きいほど大きいことを特徴とする請求項７に記載の定着装置。
9. 前記電源は、前記交流電源の所定の極性の半波において充電されることを特徴とする請求項１から請求項８のいずれか１項に記載の定着装置。
10. 前記スイッチ素子は、双方向サイリスタであり、
    前記駆動手段は、前記制御手段から出力された信号に応じて前記電源から前記双方向サイリスタのゲート端子に電流を供給することを特徴とする請求項１から請求項９のいずれか１項に記載の定着装置。
11. 記録材にトナー像を形成する画像形成手段と、
    前記記録材に形成された未定着のトナー像を定着する請求項１から請求項１０のいずれか１項に記載の定着装置と、
    を備えることを特徴とする画像形成装置。

Images