JP7426505B2 - ソース線プルダウン回路においてストラップセルを使用する不揮発性メモリシステム - Google Patents

ソース線プルダウン回路においてストラップセルを使用する不揮発性メモリシステム Download PDF

Info

Publication number
JP7426505B2
JP7426505B2 JP2022562523A JP2022562523A JP7426505B2 JP 7426505 B2 JP7426505 B2 JP 7426505B2 JP 2022562523 A JP2022562523 A JP 2022562523A JP 2022562523 A JP2022562523 A JP 2022562523A JP 7426505 B2 JP7426505 B2 JP 7426505B2
Authority
JP
Japan
Prior art keywords
source line
strap
terminal
cell
memory cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022562523A
Other languages
English (en)
Other versions
JP2023523565A (ja
Inventor
シン、レオ
ワン、チュンミン
リウ、シアン
ドー、ナン
リン、グァンミン
ズー、ヤオファ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Silicon Storage Technology Inc
Original Assignee
Silicon Storage Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Storage Technology Inc filed Critical Silicon Storage Technology Inc
Publication of JP2023523565A publication Critical patent/JP2023523565A/ja
Application granted granted Critical
Publication of JP7426505B2 publication Critical patent/JP7426505B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0425—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a merged floating gate and select transistor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0433—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and one or more separate select transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
    • G11C2216/02—Structural aspects of erasable programmable read-only memories
    • G11C2216/04—Nonvolatile memory cell provided with a separate control gate for erasing the cells, i.e. erase gate, independent of the normal read control gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Non-Volatile Memory (AREA)
  • Read Only Memory (AREA)

Description

（優先権の主張）
本出願は、２０２０年４月１７日に出願された中国特許出願第２０２０１０３０４１６７．２号及び、２０２０年１０月１９日に出願された米国特許出願第１７／０７４，１０３号に対する利益を主張する。
（技術分野）
本発明は、ソース線プルダウン回路におけるアレイ内で既存のストラップセルを利用する不揮発性メモリデバイスに関する。
不揮発性メモリセルは、当該技術分野において周知である。先行技術で知られている不揮発性メモリセルの例を図１～図６に示す。
図１は、積み上げゲート型の不揮発性メモリセル１１０を示す。各メモリセル１１０は、半導体基板１２内に形成されたソース領域（ソース線端子とも称される）１４とドレイン領域１６と、を含み、ソース領域１４とドレイン領域１６の間にはチャネル領域１８がある。浮遊ゲート２０は、チャネル領域１８の上方に形成され、チャネル領域１８から絶縁され（チャネル領域１８の導電率を制御し）、かつドレイン領域１６及びソース領域１４の各々の一部分の上方に形成される。制御ゲート端子２２（ここではワード線に結合されている）は、浮遊ゲート２０の上方に配設され、浮遊ゲートから絶縁される。ゲート酸化物によって、浮遊ゲート２０、制御ゲート端子２２同士が絶縁され、かつ、これらが基板１２から絶縁される。ビット線端子２４はドレイン領域１６に結合される。
プログラミングは、チャネル１８から、ドレイン領域１６に隣接するチャネル領域内の浮遊ゲート２０へのホット電子注入を使用して実行される。
消去は、浮遊ゲート２０から基板１２へのファウラーノルドハイム（Fowler Nordheim）電子トンネリングを使用して実行される。
読み出しは、ドレイン領域１６及び制御ゲート端子２２に正の読み出し電圧を印加することによって実行される（これにより、チャネル領域１８がオンになる）。浮遊ゲート２０が正に帯電する（すなわち、電子を消去する）と、浮遊ゲート２０の下方のチャネル領域１８も同様にオンになり、電流はチャネル領域１８を流れ、これは、消去された状態つまり「１」の状態として検知される。浮遊ゲート２０が負に帯電する（すなわち、電子でプログラムされる）と、浮遊ゲート２０の下方のチャネル領域はほとんど又は完全にオフになり、電流はチャネル領域１８を流れず（又はほとんど流れず）、これは、プログラムされた状態つまり「０」の状態として検知される。
表１は、読み出し、消去、及びプログラム動作を実行するためのメモリセル１１０及び基板１２の端子に印加され得る典型的な電圧範囲を示す。
表１：図１の積み上げゲート型の不揮発性メモリセル１１０の動作
Figure 0007426505000001
 「読み出し１」は、セル電流がビット線に出力される読み出しモードである。「読み出し２」は、セル電流がソース線端子１４に出力される読み出しモードである。プログラムモードでは、セルのプログラミングを阻止するために、ビット線端子がＶＤＤ（典型的には３～５Ｖ）に設定され、ソース線端子が０Ｖに設定され、セルをプログラムするために、ビット線端子が０Ｖに設定され、ソース線端子がＶＤＤ（典型的には３～５Ｖ）に設定される。
図２は、スプリットゲート型の不揮発性メモリセル２１０を示す。各メモリセル２１０は、半導体基板１２内に形成されたソース領域（ソース線端子）１４とドレイン領域１６と、を含み、ソース領域１４とドレイン領域１６の間にはチャネル領域１８がある。浮遊ゲート２０は、チャネル領域１８の第１の部分の上方に絶縁されて形成され（並びに、チャネル領域１８の第１の部分の導電性を制御して）、ソース領域１４の一部分の上方にかけて形成される。ワード線端子２２（典型的には、ワード線に結合される）は、チャネル領域１８の第２の部分の上方に配設され、チャネル領域１８の第２の部分から絶縁された、（並びに、チャネル領域１８の第２の部分の導電性を制御する）第１の部分と、浮遊ゲート２０の上方で上に延在する第２の部分と、を有する。浮遊ゲート２０及びワード線端子２２は、ゲート酸化物によって基板１２から絶縁される。ビット線端子２４はドレイン領域１６に結合される。
ワード線端子２２に高圧正電圧を印加することによって、メモリセル２１０に対して消去が行われ（電子が浮遊ゲートから除去される）、これによって、浮遊ゲート２０の電子は、浮遊ゲート２０からワード線端子２２までそれらの間にある絶縁体の中をファウラーノルドハイム（Fowler-Nordheim）トンネリングを介して通過する。
メモリセル２１０は、ワード線端子２２に正電圧、及びソース領域１４に正電圧を印加することによってプログラムされる（電子が浮遊ゲートに印加される）。電子電流は、ドレイン領域１６からソース領域１４（ソース線端子）に向かって流れる。電子は加速し、ワード線端子２２と浮遊ゲート２０との間の間隙に達すると、励起される（発熱する）。熱せられた電子の一部が、浮遊ゲート２０からの静電引力に起因して、浮遊ゲート２０にゲート酸化物を介して注入される。
メモリセル２１０は、ドレイン領域１６及びワード線端子２２に正の読み出し電圧を印加する（ワード線端子の下方のチャネル領域１８の部分をオンにする）ことによって、読み出される。浮遊ゲート２０が正に帯電する（すなわち、電子を消去する）と、浮遊ゲート２０の下方のチャネル領域１８の部分も同様にオンになり、電流はチャネル領域１８を流れ、これは、消去された状態つまり「１」の状態として検知される。浮遊ゲート２０が負に帯電する（すなわち、電子でプログラムされる）と、浮遊ゲート２０の下方のチャネル領域の部分はほとんど又は完全にオフになり、電流はチャネル領域１８を流れず（又はほとんど流れず）、これは、プログラムされた状態つまり「０」の状態として検知される。
表２は、読み出し、消去、及びプログラム動作を実行するためのメモリセル２１０の端子に印加され得る典型的な電圧範囲を示す。
表２：図２の不揮発性メモリセル２１０の動作
Figure 0007426505000002
 「読み出し１」は、セル電流がビット線に出力される読み出しモードである。「読み出し２」は、セル電流がソース線端子１４に出力される読み出しモードである。
図３は、スプリットゲート型の不揮発性メモリセル３１０を示す。メモリセル３１０は、図２のメモリセル２１０と類似しているが、制御ゲート（control gate、ＣＧ）端子２８が追加されている。制御ゲート端子２８は、プログラミング中に高い正電圧（例えば、１０Ｖ）、消去中に低い又は負電圧（例えば、０ｖ／－８Ｖ）、読み出し中に低い又は中程度電圧（例えば、０ｖ／２．５Ｖ）でバイアスされる。他の端子は、図２の端子と同様にバイアスされる。
図４は、スプリットゲート型の不揮発性メモリセル４１０を示す。メモリセル４１０は、ソース領域（ソース線端子）１４と、ドレイン領域１６と、チャネル領域１８の第１の部分の上方にある浮遊ゲート２０と、チャネル領域１８の第２の部分の上方にある選択ゲート２２（典型的には、ワード線ＷＬに結合される）と、浮遊ゲート２０の上方にある制御ゲート２８と、ソース領域１４の上方にある消去ゲート３０と、を備える。ここで、浮遊ゲート２０を除く全てのゲートは非浮遊ゲートであり、つまり、それらは電圧源に電気的に接続される又は接続可能である。プログラミングは、熱せられた電子がチャネル領域１８から浮遊ゲート２０にその電子自体を注入することによって実行される。消去は、電子が浮遊ゲート２０から消去ゲート３０へトンネリングすることによって実行される。
表３は、読み出し、消去、及びプログラム動作を実行するためのメモリセル４１０の端子に印加され得る典型的な電圧範囲を示す。
表３：図４の不揮発性メモリセル４１０の動作
Figure 0007426505000003
 「読み出し１」は、セル電流がビット線に出力される読み出しモードである。「読み出し２」は、セル電流がソース線端子に出力される読み出しモードである。
図５は、スプリットゲート型の不揮発性メモリセル５１０を示す。メモリセル５１０は、メモリセル５１０が消去ゲート（erase gate、ＥＧ）端子を含まないことを除いて、図４のメモリセル４１０と同様である。プログラミングは、熱せられた電子がチャネル領域１８から浮遊ゲート２０にその電子自体を注入することによって実行される。消去は、基板１２を高い電圧にバイアスし、制御ゲートＣＧ端子２８を低い又は負電圧にバイアスすることによって実行され、その結果、浮遊ゲート２０からチャネル領域１８へと電子をトンネリングさせる。代替的に、消去は、電子が浮遊ゲート２０からワード線端子２２にトンネルするように、ワード線端子２２を正の電圧にバイアスし、制御ゲート端子２８を負の電圧にバイアスすることによって実行される。プログラミング及び読み出しは、図４のものと同様である。
図６は、スプリットゲート型の不揮発性メモリセル６１０を示す。メモリセル６１０は、メモリセル６１０が別個の制御ゲート端子を有しないことを除いて、図４のメモリセル４１０と同一である。（消去ゲート端子の使用を通じて消去が起こる）消去動作及び読み出し動作は、制御ゲートバイアスが印加されないことを除いて、図４のものと同様である。プログラミング動作もまた、制御ゲートバイアスなしで行われるため、結果として、プログラム動作中は、制御ゲートバイアスの不足を補償するため、より高い電圧がソース線端子１４に印加されなければならない。
表４は、読み出し、消去、及びプログラム動作を実行するためのメモリセル６１０の端子に印加され得る典型的な電圧範囲を示す。
表４：図６の不揮発性メモリセル６１０の動作
Figure 0007426505000004
 「読み出し１」は、セル電流がビット線に出力される読み出しモードである。「読み出し２」は、セル電流がソース線端子に出力される読み出しモードである。
図１～図６に示した種類のメモリセルは、典型的には、行及び列に配置されてアレイを形成する。消去動作は、各ワード線が、メモリセルの一つの行を制御し、その行の各セルのワード線端子２２に結合され、消去ゲート線（存在する場合）が、メモリセルの行のペアによって共有され、それらの行のペアの各セルの消去ゲート端子３０に結合されているため、一度に行全体又は行のペアで実行される。ソース線は、典型的には、メモリセルの１つの行又はメモリセルの２つの隣接する行のソース線端子１４に結合される。ビット線は、典型的には、メモリセル２４の１つの列のビット線端子２４に結合される。
図１～図６の先行技術のメモリセルの各々に関して、及び上の表から分かり得るように、しばしば、ソース線を接地、すなわち、０ボルトまでプルダウンすること、かつ当該プルダウンを比較的迅速に行うことが必要である。
図７は、それを行うための典型的な先行技術の技法を示す。メモリシステム７００は、メモリセル７１０と、ワード線７２２と、制御ゲート線７２６と、消去ゲート線７２８と、ビット線７２０と、ソース線７１４とを備える。メモリセル７１０は、図１～図６に示される種類、すなわち、メモリセル１１０、メモリセル２１０、メモリセル３１０、メモリセル４１０、メモリセル５１０、メモリセル６１０、又は別の種類のメモリセルのうちのいずれかとすることができる。ソース線７１４は、ここでは単一のＮＭＯＳトランジスタを含むプルダウントランジスタ７３０に結合される。プルダウントランジスタ７３０のゲートが活性化されたときに、ソース線７１４は、接地にプルダウンされる。フラッシュメモリシステムでは、多数のプルダウン回路が必要になり、各ソース線７１４は、ソース線７１４の静電容量に応じて２つ以上のプルダウン回路を必要とし得る。プルダウントランジスタ７１４は、表１～４に示すように、低電圧動作には約０～１．２Ｖ、及び高電圧動作には４～５～１１．５Ｖの動作電圧を必要とする。これは、プルダウントランジスタ７３０が、高電圧トランジスタ型（例えば、１１．５Ｖトランジスタ）又はＩＯトランジスタ型（例えば、２．５Ｖ又は３Ｖトランジスタ）の一方又は両方を必要とし、これにより、ダイスペースが占有され、システムの全体的なコスト及び複雑さを増加させることを意味する。両方のタイプが存在する状況では、それらは典型的には、一方の端部で接地に接続され、他方の端部でマルチプレクサに接続されることになり、マルチプレクサは、制御信号に応答してトランジスタのうちの１つをソース線に接続する。更に、プルダウントランジスタは、メモリセル７１０がプログラムされたときに過剰ストレス及びブレークダウンを引き起こす可能性がある。
出願人は、参照により本明細書に組み込まれる、「Ｆｌａｓｈ Ｍｅｍｏｒｙ Ｓｙｓｔｅｍ Ｕｓｉｎｇ Ｄｕｍｍｙ Ｍｅｍｏｒｙ Ｃｅｌｌ Ａｓ Ｓｏｕｒｃｅ Ｌｉｎｅ Ｐｕｌｌ Ｄｏｗｎ Ｃｉｒｃｕｉｔ」と題する国際公開第２０１７／０４４２５１（Ａ１）号でメモリシステム７００の改良版を提示した。このメモリシステムは、図８及び図９に示される。
図８を参照すると、フラッシュメモリシステム８００は、例示的なメモリセル７１０と、例示的なダミーメモリセル８１０とを備える。ダミーメモリセル８１０は、ダミーメモリセル８１０がデータを記憶するために使用されないことを除いて、メモリセル７１０と同じ構成である。メモリセル７１０のソース線７１４は、典型的にメモリセル７１０及びダミーメモリセル８１０がアレイ内の同じ行にある場合であるように、ダミーメモリセル８１０のソース線８１４に結合される。ワード線７２２はワード線８２２に結合され、ビット線７２０は列のメモリセル８００間で共有される。
示される実施例において、メモリセル７１０及びダミーメモリセル８１０は、図４のメモリセル４１０の設計に従う。メモリセル７１０及びダミーメモリセル８１０はまた、図３のメモリセル３１０若しくは図５のメモリセル５１０の設計（その場合、消去ゲート７２８及び８２８は存在しない）、図６のメモリセル６１０の設計（その場合、制御ゲート７２６及び８２６は存在しない）、又は図１のメモリセル１１０若しくは図２のメモリセル２１０の設計（その場合、消去ゲート７２８及び８２８並びに制御ゲート７２６及び８２６は存在しない）にも従うことができることを理解されたい。
メモリセル７１０が読み出しモード又は消去モードにあるとき、ソース線８１４は、ダミーメモリセル８１０及びダミービット線８２０を介して接地に結合され、これは、接地に切り替え可能に結合され、その結果、ソース線７１４及びソース線８１４、ビット線８２０に電気的に接続されている他のものは全て接地されている。ダミーメモリセル８１０は、読み出し動作の前に消去することが必要である。
メモリセル７１０がプログラムモードであるときに、ダミービット線８２０は、ＶＤＤなどの阻止電圧に切り替え可能に結合される。これは、ダミーメモリセル８１０を、ダミーメモリセル８１０を消去状態に維持するプログラム阻止モードにする。ソース線７１４の接地へのプルダウンを強化するために、各メモリセル７１０のための複数のダミーメモリセル８１０が存在し得る。
図９は、フラッシュメモリシステム９００を示し、これは、例示的なメモリセル９２０と、例示的なダミーメモリセル回路９１０とを備える。ダミーメモリセル回路９１０は、互いに結合された複数のダミーメモリセルを備える。この実施例において、メモリセル９２０からのソース線９３０（ＳＬ０とも標識される）及びソース線９４０（ＳＬ１とも標識される）は、ダミーメモリセル回路９１０のソース線端子に結合される。この実施例において、ソース線９３０ＳＬ０及びソース線９４０ＳＬ１は、互いに接続される。
したがって、メモリセル９２０の１つ又は複数のセクタ全体のソース線は、１つ又は複数のセクタの一部である同じ行のセルからのダミーメモリセルを備えるダミーメモリセル回路９１０のソース線に、共に結合され得る。
メモリセル９２０が読み出しモード又は消去モードであるときに、ダミーメモリセル回路９１０は、ダミービット線を通して接地に結合される。ダミーメモリセルは、読み出し動作の前に消去する必要がある。消去されたダミーメモリセルは、ダミービット線を介して接地に結合されると、ソース線９３０及び９４０を接地する。
メモリセル９２０がプログラムモードであるときに、ダミーメモリセル回路９１０のダミービット線は、ＶＤＤなどの阻止電圧に結合される。これにより、ダミーメモリセル回路９１０のダミーメモリセルがプログラム阻止モードに置かれ、これは、ダミーメモリセルを消去状態に維持する。
任意選択で、ワード線９５０（ＷＬ＿ｒｄｃｅｌｌｐｄｗｎとも標識され、メモリセル９２０のワード線とは別体である）、及び制御ゲート９６０（ＣＧ＿ｒｄｃｅｌｌｐｄｗｎとも標識され、メモリセル９２０の制御ゲートとは別体である）は、ダミーメモリセル回路９１０のダミーメモリセルにわたる電流低下を最小にするために、読み出しモード又はスタンバイモード中に、ＶＤＤ以上などの、メモリセル９２０の電圧とは異なる電圧でバイアスされる。
図８及び図９のシステムは、図７の先行技術のシステムに勝る多数の利点を有する。第１に、ソース線プルダウン電流は、多数のダミーメモリセル及び金属経路の間で分配され、結果として、電磁干渉がより低くなり、また、復号相互接続が少なくなる。第２に、先行技術のプルダウン高電圧トランジスタと比較して、ダミーメモリセルにわたる消費電力が少ない。第３に、本実施形態は、高電圧トランジスタプルダウンのソリューションに対して、必要とされるダイスペースが少ない。第４に、本実施形態のバイアス制御及び論理制御は、先行技術のプルダウントランジスタのバイアス制御及び論理制御よりも単純である。結果として、プログラミングモード中の過剰ストレス及びブレークダウンがより少なくなる。
しかしながら、図８及び図９の実施形態は、ダミーメモリセル回路のダミーメモリセルのための追加のダイスペースを必要とする。これにより、ダイのサイズ、複雑さ、及び製造コストが増加する。
先行技術のメモリシステムはまた、ストラップセルも含む。図１０Ａ、図１０Ｂ、図１０Ｃ、及び図１０Ｄは、それぞれ、例示的なメモリセル１０１０及び例示的なストラップセル１０２０、すなわち、例示的なストラップセル１０２０－１、１０２０－２、１０２０－３、及び１０２０－４を含む、それぞれ、先行技術のメモリシステム１０００－１、１０００－２、１０００－３、及び１０００－４を示す。ストラップセル１０２０は、消去ゲート線、ソース線、制御ゲート線、及びワード線のうちの１つ以上と、アレイの外側の別の構造（ドライバ、低電圧デコーダ、又は高電圧デコーダなど）との間で物理的な接続を行うことができるエリアとして、典型的にはアレイ内に存在するストラップ行又はストラップ列の一部である。ストラップセル１０２０は、メモリセル１０１０と同じ構成要素の一部を含むが、必ずしも全てを含むとは限らない。
図１０Ａ、図１０Ｂ、図１０Ｃ、及び図１０Ｄに示される実施例の各々において、メモリセル１０１０が図４のメモリセル４１０の設計に従う場合には、メモリセル１０１０は、第１のビット線端子１０１１、第１のワード線端子１０１２、第１の制御ゲート端子１０１３、第１の消去ゲート端子１０１４、及び第１のソース線端子１０１５を備える。ストラップセル１０２０は、４つの異なる種類のストラップセル、すなわち、消去ゲートストラップセル１０２０－１（図１０Ａに示される）、ソース線ストラップセル１０２０－２（図１０Ｂに示される）、制御ゲートストラップセル１０２０－３（図１０Ｃに示される）、及びワード線ストラップセル１０２０－４（図１０Ｄに示される）のうちの１つであり得る。
１． 消去ゲートストラップセル
図１０Ａを参照すると、ストラップセル１０２０は、第２のビット線端子１０２１、第２のワード線端子１０２２、第２の制御ゲート端子１０２３、第２の消去ゲート端子１０２４、第２のソース線端子１０２５、及び消去ゲート接点１０３４を含む消去ゲートストラップセル１０２０－１とすることができ、消去ゲート接点１０３４は、プログラム、消去、及び読み出し動作中に必要に応じて、第２の消去ゲート端子１０２４に接続された消去ゲート線１１０４を駆動するメモリセル１０１０及びストラップセル１０２０－１を含むアレイの外側の構造（低電圧又は高電圧デコーダなど）に第２の消去ゲート端子１０２４を接続する。第２の消去ゲート端子１０２４は、メモリセル１０１０と同じ行にあるため、消去ゲート線１１０４に更に接続される。メモリセル１０１０は、第１のワード線端子１０１２、第１の制御ゲート端子１０１３、第１の消去ゲート端子１０１４、第１のソース線端子１０１５、及び第１のビット線端子１０１１を含む。
図１１Ａは、消去ゲートストラップセル１０２０－１を含むアレイの例を示す。アレイ１１００－１は、ビット線１１０１、ワード線１１０２ａ及び１１０２ｂ、制御ゲート線１１０３ａ及び１１０３ｂ、消去ゲート線１１０４、及びソース線１１０５を含む。ソース線１１０５は、消去ゲート線１１０４の下に位置し、したがって、この図から、それらが三次元空間内で分離している場合であっても同じ線であるように見える。
例示的なメモリセル１０１０が示されている。セル１０１０のワード線端子（図１０の第１のワード線端子１０１２など）は、ワード線１１０２ａに結合され、メモリセル１０１０の制御ゲート端子（図１０の第１の制御ゲート端子１０１３など）は、制御ゲート線１１０３ａに結合され、セル１０１０の消去ゲート端子（図１０の第１の消去ゲート端子１０１４など）は、消去ゲート線１１０４に結合され、メモリセル１０１０のソース線端子（図１０の第１のソース線端子１０１５など）は、ソース線１１０５に結合される。
ビット線１１０１は、ビット線接点１１０６を介してアレイ１１００の外側の構造（各ビット線の両端に位置する）に結合される。
アレイ１１００はまた、例示的な消去ゲートストラップセル１０２０－１を含む消去ゲートストラップ１１１０を備える。消去ゲートストラップ１１１０は、同じ行にあるため、消去ゲート線１１０４に結合され、したがってメモリセル１０１０の消去ゲート線１１０４及び消去ゲート端子１０１４は、消去ゲート接点１０３４に結合される。ストラップセル１０２０－１及び消去ゲートストラップ１１１０は、いずれのビット線接点にも接続されておらず、したがって、アレイ１１００の外側の構造に対応するビット線に接続されていない。結果として、ストラップセル１０２０－１及び消去ゲートストラップ１１１０は、先行技術ではプルダウン機能を有さない。
２． ソース線ストラップセル
図１０Ｂを参照すると、ストラップセル１０２０は、ソース線ストラップセル１０２０－２であり得る。ソース線ストラップセル１０２０－２は、第２のビット線端子１０２１、第２のワード線端子１０２２、第２の制御ゲート端子１０２３、第２のソース線端子１０２５、及びソース線接点１０３５を含み、消去ゲート端子を含まない（ソース線接点１０３５用のスペースを提供するため）。ソース線接点１０３５は、プログラム、消去、及び読み出し動作中に必要に応じて、第２のソース線端子１０２５に接続されたソース線を駆動するメモリセル１０１０及びストラップセル１０２０－２を含んでいるアレイの外側の構造（低電圧又は高電圧デコーダなど）に接続する。メモリセル１０１０は、第１のワード線端子１０１２、第１の制御ゲート端子１０１３、第１の消去ゲート端子１０１４、第１のソース線端子１０１５、及び第１のビット線端子１０１１を含む。
図１１Ｂは、ソース線ストラップセル１０２０－２を含んでいるアレイの例を示す。アレイ１１００－２－２は、例示的なソース線ストラップセル１０２０－２を含む、消去ゲートストラップ１１１０がソース線ストラップ１１２０に置き換えられていることを除いて、図１１Ａのアレイ１１００－１と同様である。
ソース線ストラップ１１２０は、同じ行にあり、したがってソース線１１０５及びメモリセル１０１０のソース線端子１０１５がソース線接点１０３５に結合されているため、ソース線１１０５に結合されている。ソース線ストラップセル１０２０－２及びソース線ストラップ１１２０は、いずれのビット線接点にも接続されておらず、したがって、それらの関連付けられたビット線を介してアレイ１１００－２の外側の構造に接続されていない。結果として、ソース線ストラップセル１０２０－２及びソース線ストラップ１１２０は、先行技術においてプルダウン機能を実行しない。
３． 制御ゲートストラップセル
図１０Ｃを参照すると、ストラップセル１０２０は、制御ゲートストラップセル１０２０－３であり得る。制御ゲートストラップセル１０２０－３は、第２のビット線端子１０２１、第２のワード線端子１０２２、第２の制御ゲート端子１０２３、第２のソース線端子１０２５、制御ゲート接点１０３３、及びソース線接点１０３５を含み、消去ゲート端子を含まない（ソース線接点１０３５用のスペースを提供するため）。制御ゲート接点１０３３及びソース線接点１０３５は、プログラム、消去、及び読み出し動作中に必要に応じて、それぞれ、第２の制御ゲート端子１０２３及びソース線端子１０２５に接続された制御ゲート線１１０３ａ及びソース線１１０５を駆動するメモリセル１０１０及びストラップセル１０２０－３を含んでいるアレイの外側の構造（低電圧又は高電圧デコーダなど）に接続する。メモリセル１０１０は、第１のワード線端子１０１２、第１の制御ゲート端子１０１３、第１の消去ゲート端子１０１４、第１のソース線端子１０１５、及び第１のビット線端子１０１１を含む。
図１１Ｃは、制御ゲート線ストラップセル１１３０を含んでいるアレイの例を示す。アレイ１１００－３は、消去ゲートストラップ１１１０又はソース線ストラップ１１２０が、それぞれ、例示的な制御ゲートストラップセル１０２０－３を含む制御ゲート線ストラップ１１３０と置き換えられていることを除いて、図１１Ａ及び図１１Ｂのそれぞれアレイ１１００－１及び１１００－２と同様である。制御ゲート線ストラップ１１３０、特に制御ゲートストラップセル１０２０－３（そのうちの１つが呼び出される）は、それぞれ、同じ行にあるため、制御ゲート線１１０３ａ及び１１０３ｂに結合され、したがって、それぞれ、制御ゲート線１１０３ａ、１１０ｂ、及びメモリセル１０１０の制御ゲート端子１０１３は、それぞれ、制御ゲート線接点１０３３ａ及び１０３３ｂに結合される。ソース線１１０５は、同じ行にあるため、第２のソース線端子１０２５に結合され、したがって、ソース線１１０５はソース線接点１０３５に結合される。制御ゲート線ストラップセル１０２０－３及び制御ゲート線ストラップ１１３０は、いずれのビット線接点にも接続されておらず、したがって、それらの関連付けられたビット線を介してアレイ１１００－３の外側の構造に接続されていない。結果として、制御ゲート線ストラップセル１０２０－３及び制御ゲート線ストラップ１１３０は、先行技術においてプルダウン機能を実行しない。
４． ワード線ストラップセル
図１０Ｄを参照すると、ストラップセル１０２０は、ワード線ストラップセル１０２０－４であり得る。ワード線ストラップセル１０２０－４は、第２のビット線端子１０２１、第２のワード線端子１０２２、第２の制御ゲート端子１０２３、第２のソース線端子１０２５、ワード線接点１０３２、及びソース線接点１０３５を含み、消去ゲート端子を含まない（ソース線接点１０３５にスペースを提供するため）。ワード線接点１０３２及びソース線接点１０３５は、プログラム、消去、及び読み出し動作中に必要に応じて、それぞれ、ワード線接点１０３２及びソース線接点１０３５に接続されたワード線及びソース線を駆動するメモリセル１０１０及びストラップセル１０２０－４を含んでいるアレイの外側の構造（低電圧又は高電圧デコーダなど）に接続する。メモリセル１０１０は、第１のワード線端子１０１２、第１の制御ゲート端子１０１３、第１の消去ゲート端子１０１４、第１のソース線端子１０１５、及び第１のビット線端子１０１１を含む。
図１１Ｄは、ワード線ストラップセル１０２０－４を含んでいるアレイの例を示す。アレイ１１００－４は、消去ゲートストラップ１１１０、ソース線ストラップ１１２０又は制御ゲート線ストラップ１１３０が、それぞれ、例示的なワード線ストラップセル１０２０－４を含むワード線ストラップ１１４０と置き換えられていることを除いて、図１１Ａ、図１１Ｂ、及び図１１Ｃのそれぞれアレイ１１００－１、１１００－２、及び１１００－３と同様である。
ワード線ストラップ１１４０、特にワード線ストラップセル１０２０－４（そのうちの１つが呼び出される）は、それぞれ同じ行にあるため、ワード線１１０２ａ及び１１０２ｂに結合され、したがって、ワード線１１０２ａ及び１１０２ｂ並びにメモリセル１０１０のワード線端子１０１２は、それぞれ、ワード線接点１０３２ａ及び１０３２ｂに結合される。ソース線１１０５は、同じ行にあるため、第２のソース線端子１０２５に結合され、したがって、ソース線１１０５がソース線接点１０３５に結合される。ストラップセル１０２０－４及びワード線ストラップ１１４０は、いずれのビット線接点にも接続されておらず、したがって、それらの関連付けられたビット線を介してアレイ１１００－４の外側の構造に接続されていない。したがって、ワード線ストラップセル１０２０－４及びワード線ストラップ１１４０は、先行技術においてプルダウン機能を実行しない。
図１０Ａ～図１０Ｄ及び図１１Ａ～図１１Ｄを再び参照すると、上記したように、メモリセル１０１０及びストラップセル１０２０が同じ行に位置するため、メモリセル１０１０の第１のソース線端子１０１５は、ストラップセル１０２０の第２のソース線端子１０２５と同じソース線に結合され、メモリセル１０１０の第１のワード線端子１０１２は、ストラップセル１０２０の第２のワード線端子１０２２と同じワード線に結合され、メモリセル１０１０の第１の制御ゲート端子１０１３は、ストラップセル１０２０の第２の制御ゲート端子１０２３と同じ制御ゲート線に結合され、メモリセル１０１０の第１の消去ゲート端子１０１４は、ストラップセル１０２０の第２の消去ゲート端子１０２４（存在する場合）と同じ消去ゲート線に結合される。
図１０Ａ～図１０Ｄ及び図１１Ａ～図１１Ｄに示される例では、メモリセル１０１０及びストラップセル１０２０は、ストラップセル１０２０－２、１０２０－３、及び１０３０－４について上述したものを除いて、図４のメモリセル４１０の設計に従う。メモリセル１０１０及びストラップセル１０２０はまた、図３のメモリセル３１０又は図５のメモリセル５１０の設計（その場合、第１及び第２の消去ゲート端子１０１４及び１０２４は存在しない）、図６のメモリセル６１０の設計（その場合、第１及び第２の制御ゲート端子１０１３及び１０２３は存在しない）、又は図１のメモリセル１１０若しくは図２のメモリセル２１０の設計（その場合、第１及び第２の消去ゲート端子１０１４及び１０２４並びに第１及び第２の制御ゲート端子１０１３及び１０２３は存在しない）に従うことができる。
したがって、ストラップセルは、メモリセルを含んでいるアレイの外側の構造（低電圧デコーダ又は高電圧デコーダなど）に接続する消去ゲート接点、制御ゲート接点、ソース線接点、及びワード線接点のうちの少なくとも１つを含む、データを記憶するために使用されないセルである。それぞれの消去ゲート接点、制御ゲート接点、ソース線接点、及びワード線接点は、金属線に接続する垂直接点であり、金属線は、メモリセルを含んでいるアレイの外側の構造（低電圧デコーダ又は高電圧デコーダなど）に接続される。
出願人によって開示され、図８又は図９を参照して上で考察された前の設計よりも少ないダイスペースを利用するフラッシュメモリシステム内でソース線を接地させるための新しい技法が、必要とされている。
下で説明される実施形態において、フラッシュメモリデバイスは、ソース線プルダウン回路においてアレイ内に既存のストラップセルを利用する。
一実施形態では、メモリシステムは、第１のビット線端子及び第１のソース線端子を含むメモリセルと、第２のビット線端子及び第２のソース線端子を含むストラップセルと、第１のソース線端子及び第２のソース線端子に結合されたソース線と、第２のビット線端子を、メモリセルが読み出し又は消去されているときには接地に、メモリセルがプログラムされているときには電圧源に、選択的に結合するプルダウン回路と、を備える。
特定の実施形態では、メモリセルは、第１のワード線端子を含み、ストラップセルは、第２のワード線端子を含む。特定の実施形態では、メモリセルは、第１の制御ゲート端子を含み、ストラップセルは第２の制御ゲート端子を含む。特定の実施形態では、メモリセルは第１の消去ゲート端子を含み、ストラップセルは第２の消去ゲート端子を含む。
特定の実施形態では、ストラップセルはソース線ストラップセルであり、第２のソース線端子はソース線接点に接続されている。特定の実施形態では、ストラップセルはワード線ストラップセルであり、第２のワード線端子はワード線接点に接続されている。特定の実施形態では、ストラップセルは制御ゲートストラップセルであり、第２の制御線端子は制御ゲート接点に接続されている。特定の実施形態では、ストラップセルは消去ゲートストラップセルであり、第２の消去ゲート端子は消去ゲート接点に接続されている。
本発明を適用することができる先行技術の積み上げゲート型の不揮発性メモリセルの断面図である。 本発明を適用することができる先行技術のスプリットゲート型の不揮発性メモリセルの断面図である。 本発明を適用することができる先行技術のスプリットゲート型の不揮発性メモリセルの断面図である。 本発明を適用することができる先行技術のスプリットゲート型の不揮発性メモリセルの断面図である。 本発明を適用することができる先行技術のスプリットゲート型の不揮発性メモリセルの断面図である。 本発明を適用することができる先行技術のスプリットゲート型の不揮発性メモリセルの断面図である。 プルダウントランジスタをソース線に結合させた、先行技術のメモリセルを示す。 ダミーメモリセルがソース線のプルダウン回路として使用される出願人によって以前に開示された設計を示す。 複数のダミーメモリセルがソース線のプルダウン回路として使用される出願人によって以前に開示された別の設計を示す。 先行技術のメモリセル及び消去ゲートストラップセルを示す。 先行技術のメモリセル及びソース線ストラップセルを示す。 先行技術のメモリセル及び制御ゲートストラップセルを示す。 先行技術のメモリセル及びワード線ストラップセルを示す。 消去ゲートストラップを含む先行技術のメモリアレイを示す。 ソース線ストラップを含む先行技術のメモリアレイを示す。 制御ゲートストラップを含む先行技術のメモリアレイを示す。 ワード線ストラップを含む先行技術のメモリアレイを示す。 ストラップセルがソース線のプルダウン回路として使用される実施形態を示す。 ソース線プルダウン回路で使用される消去ゲートストラップを含むメモリアレイの実施形態のレイアウト図を示す。 ソース線プルダウン回路で使用される消去ゲートストラップを含むメモリアレイの別の実施形態のレイアウト図を示す。 ソース線プルダウン回路で使用される消去ゲートストラップを含むメモリアレイの別の実施形態のレイアウト図を示す。 ソース線プルダウン回路で使用されるソース線ストラップを含むメモリアレイの実施形態のレイアウト図を示す。 ソース線プルダウン回路で使用される制御ゲートストラップを含むメモリアレイの実施形態のレイアウト図を示す。 ソース線プルダウン回路で使用されるワード線ストラップを含むメモリアレイの実施形態のレイアウト図を示す。
図１２は、ストラップセルがソース線のためのプルダウン回路として使用される実施形態を示す。メモリシステム１２００は、図１０Ａ～図１０Ｄに関してメモリセル１０１０について前述した同じ構成要素を含むメモリセル１０１０を備え、特定のメモリセル１０１０は、第１のワード線端子１０１２、第１の制御ゲート端子１０１３、第１の消去ゲート端子１０１４、第１のソース線端子１０１５、及び第１のビット線端子１０１１を含む。メモリシステム１２００はまた、図１０Ａ～図１０Ｄ及び図１１Ａ～図１１Ｄに関して前述したストラップセル１０２０－１、１０２０－２、１０２０－３、及び１０２０－４のいずれかであり得るストラップセル１０２０を備える。
先行技術とは異なり、ストラップセル１０２０の第２のビット線端子１０２１は、（例えば、層間のビアを含むことができる）プルダウン回路接点１２０１に接続され、これは次いで、メモリアレイの外側をプルダウン回路１２１０に接続する。プルダウン回路１２１０は、制御信号に応答して、接地又はＶＤＤなどの電圧源に選択的に接続されるスイッチ１２１１を含む。
メモリセル１０１０が読み出しモード又は消去モードにあるとき、第１のソース線端子１０１５は、ソース線１１０５に結合され、このソース線は、接地までストラップセル１０２０及びプルダウン回路１２１０に結合される。したがって、第１のソース線端子１０１５、ソース線１１０５、及び第２のソース線端子１０２５は、ストラップセル１０２０を介して接地へとプルダウンされる。任意選択で、２つ以上のストラップセル１０２０を第１のソース線端子１０１５に結合して、第１のソース線端子１０１５及びソース線１１０５の接地へのプルダウンを強化して、第１のソース線端子１０１５及びソース線１１０５をより速く接地させることができる。
メモリセル１０１０がプログラムモードにあるとき、第２のビット線端子１０２１は、プルダウン回路１２１０においてスイッチ１２１１を介してＶＤＤなどの阻止電圧源に結合される。これにより、ストラップセル１０２０は、メモリセル１０１０がプログラムされている間でも、ストラップセル１０２０を消去状態に維持するプログラム阻止モードになる。
ストラップセル１０２０は、ニュートラルな状態で生成され、そこでは、電流を伝導する（消去状態と同等）。メモリセル１０１０が消去されると、ストラップセル１０２０も同様に消去電位を経験し、したがって、常に消去された状態に留まるか、又は任意選択で、消去されず、電流がストラップセル１０２０を通って流れるニュートラルな状態に保たれる。なぜなら、メモリセル１０１０がプログラムされると、ストラップセル１０２０は、プルダウン回路１２１０に応答して阻止プログラム電位を経験するからである。
図１３～図１８は、それぞれ、ストラップセル１０２０のための４つの種類のストラップセル（消去ゲートストラップセル１０２０－１、ソース線ストラップセル１０２０－２、制御ゲートストラップセル１０２０－３、及びワード線ストラップセル１０２０－４）を利用する実施形態の例示的なレイアウトを示す。
図１３は、消去ゲートストラップ１３１０内のビット線端子１０２１（図示されていないが、図１０Ａ～図１０Ｄに見られる）がビット線の両端でプルダウン回路接点１２０１に接続されており、これは、次いで、それぞれのプルダウン回路１２１０（ここでは図示しないが、図１２に示される）の切り替え可能な接点に接続することを除いて、アレイ１１００－１に類似しているアレイ１３００を示す。セル１０１０及び消去ゲートストラップセル１０２０－１は、ソース線１１０５を共有し、ソース線１１０５は、読み出しモード又は消去モード中にプルダウン回路接点１２０１及びそれぞれのプルダウン回路１２１０を介して接地にプルダウンされ、図１２を参照して前に考察されたように、プログラムモード中にプルダウン回路１２１０に応答して、プルダウン回路接点１２０１を介してＶＤＤに引っ張られる。
図１４は、消去ゲートストラップ１４１０が消去ゲートストラップ１３１０よりも広いことを除いて、アレイ１３００と同様であるアレイ１４００を示し、消去ゲートストラップセル１０２０－２は、この例では、アレイ１３００よりも２倍だけアレイ１４００において広い。これにより、プルダウン能力が増加する。セル１０１０及び消去ゲートストラップセル１０２０－２は、ソース線１１０５を共有し、ソース線１１０５は、読み出しモード又は消去モード中にプルダウン回路１２１０に応答してプルダウン回路接点１２０１を介して接地にプルダウンされ、図１２を参照して前に考察されたように、プログラムモード中にプルダウン回路１２１０に応答して、プルダウン回路接点１２０１を介してＶＤＤに引っ張られる。
図１５は、（１）消去ゲートストラップ１４１０が、各々がメモリセルの列と同様のサイズである消去ゲートストラップセルの２つの列を含む、消去ゲートストラップ１５１０に置き換えられていること、（２）消去ゲートストラップセル１０２０－２が、１つの代わりに２つあること、及び（３）消去ゲートストラップ１５１０が、２つの代わりに、それぞれのビット線端子に各々接続された４つのプルダウン回路接点１２０１を有することを除いて、図１４のアレイ１４００と同様のアレイ１５００を示す。アレイ１５００は、通常のセルの列と２列の消去ゲートストラップセルの間の相対的な均一性に起因して、アレイ１４００よりも製造が容易であり得る。
図１６は、ソース線ストラップ１６１０を含むアレイ１６００を示す。アレイ１６００は、ソース線ストラップ１６１０のビット線端子が、ビット線の両端でプルダウン回路接点１２０１に接続され、これが次にそれぞれのプルダウン回路１２１０（ここでは図示しないが、図１２に示される）の切り替え可能な接点に接続することを除いて、図１１Ｂのアレイ１１００－２と同様である。セル１０１０及びソース線ストラップセル１０２０－２は、ソース線１１０５を共有し、共有されたソース線１１０５は、読み出しモード又は消去モード中にプルダウン回路１２１０に応答してプルダウン回路接点１２０１を介して接地にプルダウンされ、図１２を参照して前に考察されたように、プログラムモード中にプルダウン回路１２１０に応答して、プルダウン回路接点１２０１を介してＶＤＤに引っ張られる。
図１７は、制御ゲート線ストラップ１７１０を含むアレイ１７００を示す。アレイ１７００は、制御ゲート線ストラップ１７１０のビット線端子が、ビット線の両端でプルダウン回路接点１２０１に接続され、これが次にそれぞれのプルダウン回路１２１０（ここでは図示しないが、図１２に示される）の切り替え可能な接点に接続することを除いて、図１１Ｃのアレイ１１００－３と同様である。セル１０１０及び制御ゲートストラップセル１０２０－３は、ソース線１１０５を共有し、ソース線１１０５は、読み出しモード又は消去モード中にプルダウン回路１２１０に応答して、プルダウン回路接点１２０１を介して接地にプルダウンされ、図１２を参照して前に考察されたように、プログラムモード中にプルダウン回路１２１０に応答して、プルダウン回路接点１２０１を介してＶＤＤに引っ張られる。
図１８は、ワード線ストラップ１８１０を含むアレイ１８００を示す。アレイ１８００は、ワード線ストラップ１８１０のビット線端子がそれぞれ、ビット線の両端でプルダウン回路接点１２０１に接続され、これは次にそれぞれのプルダウン回路１２１０（ここでは図示されていないが、図１２に示される）の切り替え可能な接点に接続することを除いて、図１１Ｄのアレイ１１００－４と同様である。セル１０１０及びワード線ストラップセル１０２０－４はソース線１１０５を共有し、ソース線１１０５は、読み出しモード又は消去モード中にプルダウン回路１２１０に応答して、プルダウン回路接点１２０１を介して接地にプルダウンされ、図１２を参照して前に考察されたように、プログラムモード中にプルダウン回路１２１０に応答して、プルダウン回路接点１２０１を介してＶＤＤに引っ張られる。
上記の実施形態は、図８及び図９の先行技術のシステムのシステムよりも小さいダイスペースを利用する。これは、製造の複雑さとコストを低減する大幅な改善である。
本明細書で使用される場合、「～の上方に（over）」及び「～に（on）」という用語は両方とも、「上に直接」（中間材料、要素、又は間隙がそれらの間に配設されていない）、及び「上に間接的に」（中間材料、要素、又は間隙がそれらの間に配設されている）を包括的に含むことに留意されるべきである。同様に、「隣接した」という用語は「直接隣接した」（中間物質、要素、又は空間がそれらの間に何ら配設されない）、及び「間接的に隣接した」（中間物質、要素、又は空間がそれらの間に配設される）を含み、「結合された」は、「に直接結合された」（中間物質、又は要素がそれらの間で要素を電気的に接続しない）、及び「に間接的に結合された」（中間物質、又は要素がそれらの間で要素を電気的に接続する）を含む。例えば、要素を「基板の上方に」形成することは、その要素を直接基板に、中間材料／要素をそれらの間に伴わずに形成すること、及びその要素を基板に間接的に１つ以上の中間材料／要素をそれらの間に伴って形成することを含み得る。

Claims (14)

  1. メモリシステムであって、
    第１のビット線端子及び第１のソース線端子を含むメモリセルと、
    第２のビット線端子及び第２のソース線端子を含むストラップセルと、
    前記第１のソース線端子及び前記第２のソース線端子に結合されたソース線と、
    前記第２のビット線端子を、前記メモリセルが読み出されているか又は消去されているときには接地に、前記メモリセルがプログラムされているときには電圧源に、選択的に結合するプルダウン回路と、を備える、メモリシステム。
  2. 前記メモリセルが第１のワード線端子を含み、前記ストラップセルが第２のワード線端子を含む、請求項１に記載のシステム。
  3. 前記メモリセルが第１の制御ゲート端子を備え、前記ストラップセルが第２の制御ゲート端子を備える、請求項２に記載のシステム。
  4. 前記メモリセルが第１の消去ゲート端子を備え、前記ストラップセルが第２の消去ゲート端子を備える、請求項３に記載のシステム。
  5. 前記ストラップセルがソース線ストラップセルであり、前記第２のソース線端子がソース線接点に接続されている、請求項４に記載のシステム。
  6. 前記ストラップセルがワード線ストラップセルであり、前記第２のワード線端子がワード線接点に接続されている、請求項４に記載のシステム。
  7. 前記ストラップセルが制御ゲートストラップセルであり、第２の制御線端子が制御ゲート接点に接続されている、請求項４に記載のシステム。
  8. 前記ストラップセルが消去ゲートストラップセルであり、前記第２の消去ゲート端子が消去ゲート接点に接続されている、請求項４に記載のシステム。
  9. 前記ストラップセルがソース線ストラップセルであり、前記第２のソース線端子がソース線接点に接続されている、請求項３に記載のシステム。
  10. 前記ストラップセルがワード線ストラップセルであり、前記第２のワード線端子がワード線接点に接続されている、請求項３に記載のシステム。
  11. 前記ストラップセルが制御ゲートストラップセルであり、第２の制御線端子が制御ゲート接点に接続されている、請求項３に記載のシステム。
  12. 前記ストラップセルがソース線ストラップセルであり、前記第２のソース線端子がソース線接点に接続されている、請求項２に記載のシステム。
  13. 前記ストラップセルがワード線ストラップセルであり、前記第２のワード線端子がワード線接点に接続されている、請求項２に記載のシステム。
  14. 前記ストラップセルがソース線ストラップセルであり、前記第２のソース線端子がソース線接点に接続されている、請求項１に記載のシステム。
JP2022562523A 2020-04-17 2020-10-20 ソース線プルダウン回路においてストラップセルを使用する不揮発性メモリシステム Active JP7426505B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
CN202010304167.2 2020-04-17
CN202010304167.2A CN113539333A (zh) 2020-04-17 2020-04-17 在源极线下拉电路中使用带状单元的非易失性存储器系统
US17/074,103 US11508442B2 (en) 2020-04-17 2020-10-19 Non-volatile memory system using strap cells in source line pull down circuits
US17/074,103 2020-10-19
PCT/US2020/056430 WO2021211164A1 (en) 2020-04-17 2020-10-20 Non-volatile memory system using strap cells in source line pull down circuits

Publications (2)

Publication Number Publication Date
JP2023523565A JP2023523565A (ja) 2023-06-06
JP7426505B2 true JP7426505B2 (ja) 2024-02-01

Family

ID=78082560

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022562523A Active JP7426505B2 (ja) 2020-04-17 2020-10-20 ソース線プルダウン回路においてストラップセルを使用する不揮発性メモリシステム

Country Status (7)

Country Link
US (1) US11508442B2 (ja)
EP (1) EP4136639A1 (ja)
JP (1) JP7426505B2 (ja)
KR (1) KR20220156049A (ja)
CN (1) CN113539333A (ja)
TW (1) TWI813975B (ja)
WO (1) WO2021211164A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI744009B (zh) * 2020-09-25 2021-10-21 華邦電子股份有限公司 記憶體裝置
CN117476067A (zh) * 2023-11-01 2024-01-30 合芯科技(苏州)有限公司 下拉电路、存储电路、存储器、数据写入方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100008141A1 (en) 2008-07-09 2010-01-14 Yi-Shin Chu Strap-Contact Scheme for Compact Array of Memory Cells
JP2018526762A (ja) 2015-09-11 2018-09-13 シリコン ストーリッジ テクノロージー インコーポレイテッドＳｉｌｉｃｏｎ Ｓｔｏｒａｇｅ Ｔｅｃｈｎｏｌｏｇｙ， Ｉｎｃ． ソース線プルダウン回路としてダミーメモリセルを使用するフラッシュメモリシステム
US20200083237A1 (en) 2018-09-11 2020-03-12 Globalfoundries Singapore Pte. Ltd. Transistor device, memory arrays, and methods of forming the same

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7839682B2 (en) 2009-01-29 2010-11-23 Silicon Storage Technology, Inc. Array and pitch of non-volatile memory cells
US8018773B2 (en) 2009-03-04 2011-09-13 Silicon Storage Technology, Inc. Array of non-volatile memory cells including embedded local and global reference cells and system
US8693235B2 (en) * 2011-12-06 2014-04-08 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for finFET SRAM arrays in integrated circuits
US9875783B2 (en) 2014-03-03 2018-01-23 Intel Corporation High voltage tolerant word-line driver
US9953719B2 (en) 2016-05-18 2018-04-24 Silicon Storage Technology, Inc. Flash memory cell and associated decoders
US10943913B2 (en) 2018-09-27 2021-03-09 Taiwan Semiconductor Manufacturing Co., Ltd. Strap-cell architecture for embedded memory

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100008141A1 (en) 2008-07-09 2010-01-14 Yi-Shin Chu Strap-Contact Scheme for Compact Array of Memory Cells
JP2018526762A (ja) 2015-09-11 2018-09-13 シリコン ストーリッジ テクノロージー インコーポレイテッドＳｉｌｉｃｏｎ Ｓｔｏｒａｇｅ Ｔｅｃｈｎｏｌｏｇｙ， Ｉｎｃ． ソース線プルダウン回路としてダミーメモリセルを使用するフラッシュメモリシステム
US20200083237A1 (en) 2018-09-11 2020-03-12 Globalfoundries Singapore Pte. Ltd. Transistor device, memory arrays, and methods of forming the same

Also Published As

Publication number Publication date
US11508442B2 (en) 2022-11-22
CN113539333A (zh) 2021-10-22
KR20220156049A (ko) 2022-11-24
WO2021211164A1 (en) 2021-10-21
TWI813975B (zh) 2023-09-01
JP2023523565A (ja) 2023-06-06
US20210327512A1 (en) 2021-10-21
TW202143448A (zh) 2021-11-16
EP4136639A1 (en) 2023-02-22

Similar Documents

Publication Publication Date Title
US8687455B2 (en) Nonvolatile semiconductor memory
US8218370B2 (en) Memory array of floating gate-based non-volatile memory cells
US8842479B2 (en) Low voltage programming in NAND flash with two stage source side bias
US20160042790A1 (en) Flash Memory System With EEPROM Functionality
JP2005501403A (ja) 不揮発性半導体メモリならびにその作動方法
KR20040068552A (ko) 반도체 디바이스
JP2009267185A (ja) 不揮発性半導体記憶装置
JP7426505B2 (ja) ソース線プルダウン回路においてストラップセルを使用する不揮発性メモリシステム
US7173861B2 (en) Nonvolatile memory device for preventing bitline high voltage from discharge
TWI759900B (zh) 具有位元組抹除操作之四閘極分離式閘極快閃記憶體陣列
KR100639827B1 (ko) Ｅｅｐｒｏｍ 응용을 위한 1 트랜지스터 셀
EP3794594B1 (en) Split-gate flash memory array with byte erase operation
JPH0982923A (ja) 不揮発性半導体記憶装置
JP3399547B2 (ja) 不揮発性半導体メモリ装置用制御回路
JPH1187662A (ja) 不揮発性半導体記憶装置及びその書き込み方法
JPH11330429A (ja) 半導体メモリ

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221212

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221212

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240109

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240122

R150 Certificate of patent or registration of utility model

Ref document number: 7426505

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150