JP7420258B2 - ドライバ回路 - Google Patents

ドライバ回路 Download PDF

Info

Publication number
JP7420258B2
JP7420258B2 JP2022538526A JP2022538526A JP7420258B2 JP 7420258 B2 JP7420258 B2 JP 7420258B2 JP 2022538526 A JP2022538526 A JP 2022538526A JP 2022538526 A JP2022538526 A JP 2022538526A JP 7420258 B2 JP7420258 B2 JP 7420258B2
Authority
JP
Japan
Prior art keywords
transmission line
terminal
input
output
esd protection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022538526A
Other languages
English (en)
Other versions
JPWO2022018823A1 (ja
Inventor
照男 徐
宗彦 長谷
秀之 野坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Publication of JPWO2022018823A1 publication Critical patent/JPWO2022018823A1/ja
Application granted granted Critical
Publication of JP7420258B2 publication Critical patent/JP7420258B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/52—Circuit arrangements for protecting such amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
    • H03F3/45085—Long tailed pairs
    • H03F3/45089—Non-folded cascode stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0814—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit
    • H03K17/08142—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/405—Indexing scheme relating to amplifiers the output amplifying stage of an amplifier comprising more than three power stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/444—Diode used as protection means in an amplifier, e.g. as a limiter or as a switch
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45604—Indexing scheme relating to differential amplifiers the IC comprising a input shunting resistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45636—Indexing scheme relating to differential amplifiers the LC comprising clamping means, e.g. diodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45652—Indexing scheme relating to differential amplifiers the LC comprising one or more further dif amp stages, either identical to the dif amp or not, in cascade

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)
  • Amplifiers (AREA)

Description

本発明は、光変調器を駆動するドライバ回路に関するものである。
光通信用の送信器に用いられる変調器ドライバ回路は、光送信器内の光変調器を駆動するために用いられ、送信する電気信号の振幅強度を光変調器の駆動が可能なレベルまで増幅する役割を果たす。このようなドライバ回路は、回路内で用いられるトランジスタに耐圧以上の電圧がかからないようにするための保護機能を備えることが求められる。
静電気が印加された場合の耐圧保護対策として従来、図１７のようにドライバ回路の外部への全ての端子に、ダイオードで構成された静電気放電（ＥＳＤ：Electro-Static Discharge）保護回路を付加する方法がとられる（非特許文献１参照）。
ドライバ回路１００は、光導波路（不図示）と電極２０１，２０２と抵抗Ｒ２００，Ｒ２０１とから構成されるマッハツェンダ光変調器（ＭＺＭ：Mach-Zehnder Modulator）２００を駆動する。ドライバ回路１００は、入力バッファ１０１と、利得制御増幅器（ＧＣＡ：Gain control amplifier）１０２と、前置増幅器１０３と、出力回路１０４と、ＤＣカットキャパシタＣ１００，Ｃ１０１と、入力終端抵抗Ｒ１００，Ｒ１０１と、ＥＳＤ保護回路１０５，１０６とから構成される。
ドライバ回路１００の差動入力信号端子Ｖｉｎｐ，Ｖｉｎｎに設けられたＥＳＤ保護回路１０５は、ダイオードＤ１００～Ｄ１０３から構成される。ドライバ回路１００の差動出力信号端子Ｖｏｕｔｐ，Ｖｏｕｔｎに設けられたＥＳＤ保護回路１０６は、ダイオードＤ１０４～Ｄ１０７から構成される。
図１８は出力回路１０４の構成を示す回路図である。出力回路１０４は、トランジスタＱ１００～Ｑ１０４から構成される。
図１７、図１８のＶＣＣはドライバ回路１００の電源電圧、ＶＤＲはＭＺＭ２００の電源電圧、ＶＢ１，ＶＢ２はバイアス電圧である。ドライバ回路１００の出力信号端子Ｖｏｕｔｐには、抵抗Ｒ２００と電極２０１とを介してＭＺＭ２００の電源電圧ＶＤＲが印加される。同様に、ドライバ回路１００の出力信号端子Ｖｏｕｔｎには、抵抗Ｒ２０１と電極２０２とを介して電源電圧ＶＤＲが印加される。
ドライバ回路１００の通常動作時には、ＥＳＤ保護回路１０５，１０６のダイオードＤ１００～Ｄ１０３，Ｄ１０４～Ｄ１０７は、電流が流れることがなく、オフ状態である。
一方、ドライバ回路１００の入力信号端子Ｖｉｎｐ，Ｖｉｎｎに電源電圧ＶＣＣよりも高い電圧が印加された場合には、入力信号端子Ｖｉｎｐ，ＶｉｎｎからダイオードＤ１００，Ｄ１０２を経由して電源電圧ＶＣＣ側に電流が流れることにより、ドライバ回路１００のトランジスタが保護される。また、入力信号端子Ｖｉｎｐ，Ｖｉｎｎにグラウンドよりも低い電圧が印加された場合には、グラウンドからダイオードＤ１０１，Ｄ１０３を経由して入力信号端子Ｖｉｎｐ，Ｖｉｎｎ側に電流が流れることにより、ドライバ回路１００のトランジスタが保護される。
同様に、ドライバ回路１００の出力信号端子Ｖｏｕｔｐ，Ｖｏｕｔｎに電源電圧ＶＣＣよりも高い電圧が印加された場合には、出力信号端子Ｖｏｕｔｐ，ＶｏｕｔｎからダイオードＤ１０４，Ｄ１０６を経由して電源電圧ＶＣＣ側に電流が流れることにより、ドライバ回路１００のトランジスタが保護される。また、出力信号端子Ｖｏｕｔｐ，Ｖｏｕｔｎにグラウンドよりも低い電圧が印加された場合には、グラウンドからダイオードＤ１０５，Ｄ１０７を経由して出力信号端子Ｖｏｕｔｐ，Ｖｏｕｔｎ側に電流が流れることにより、ドライバ回路１００のトランジスタが保護される。
しかしながら、従来のドライバ回路１００には、静電気からドライバ回路１００を保護するために設けられるＥＳＤ保護回路１０５，１０６のダイオードＤ１００～Ｄ１０３，Ｄ１０４～Ｄ１０７の寄生容量が大きく、寄生容量がドライバ回路１００の入出力信号端子に付加されることによってドライバ回路１００の帯域が大きく劣化するという課題があった。
Teruo Suzuki，et al.，"A study of ESD robustness of cascoded NMOS driver"，2007 29th Electrical Overstress/Electrostatic Discharge Symposium(EOS/ESD)，IEEE，2007
本発明は、上記課題を解決するためになされたもので、静電気保護機能を備えつつ、従来よりも広い周波数帯域を実現することができるドライバ回路を提供することを目的とする。
本発明のドライバ回路（第３の実施例）は、ドライバ回路の正相側の第１の入力信号端子と逆相側の第２の入力信号端子とに接続されたＥＳＤ保護回路と、一端が前記ＥＳＤ保護回路に接続された第１、第２のキャパシタと、非反転入力端子が前記第１のキャパシタの他端に接続され、反転入力端子が前記第２のキャパシタの他端に接続された入力バッファとを備え、前記ＥＳＤ保護回路は、入力端が前記第１の入力信号端子に接続され、出力端が前記第１のキャパシタの一端に接続された第１の伝送線路と、入力端が前記第２の入力信号端子に接続され、出力端が前記第２のキャパシタの一端に接続された第２の伝送線路と、前記第１の伝送線路に沿って配置され、一端が前記第１の伝送線路に接続されたＮ個（Ｎは２以上の整数）の第１の入力終端抵抗と、前記第２の伝送線路に沿って配置され、一端が前記第２の伝送線路に接続され、他端が前記第１の入力終端抵抗の他端に接続されたＮ個の第２の入力終端抵抗と、直列に接続された前記第１、第２の入力終端抵抗の組毎に設けられ、アノードが前記第１、第２の入力終端抵抗の接続点に接続され、カソードが電源電圧に接続されたＮ個の第１のダイオードと、前記第１のダイオード毎に設けられ、アノードがグラウンドに接続され、カソードが前記第１のダイオードのアノードに接続されたＮ個の第２のダイオードとから構成され、前記第１の入力終端抵抗の抵抗値はＮ×５０Ωであり、前記第２の入力終端抵抗の抵抗値はＮ×５０Ωであり、前記第１の伝送線路と、前記Ｎ個の第１の入力終端抵抗と、前記Ｎ個の第１のダイオードとから構成される擬似伝送線路の特性インピーダンスが５０Ωであり、前記第２の伝送線路と、前記Ｎ個の第２の入力終端抵抗と、前記Ｎ個の第２のダイオードとから構成される擬似伝送線路の特性インピーダンスが５０Ωであることを特徴とするものである。
また、本発明のドライバ回路（第４の実施例）は、ドライバ回路の正相側の第１の入力信号端子と逆相側の第２の入力信号端子とに接続されたＥＳＤ保護回路と、一端が前記ＥＳＤ保護回路に接続された第１、第２のキャパシタと、非反転入力端子が前記第１のキャパシタの他端に接続され、反転入力端子が前記第２のキャパシタの他端に接続された入力バッファとを備え、前記ＥＳＤ保護回路は、入力端が前記第１の入力信号端子に接続され、出力端が前記第１のキャパシタの一端に接続された第１の伝送線路と、入力端が前記第２の入力信号端子に接続され、出力端が前記第２のキャパシタの一端に接続された第２の伝送線路と、前記第１の伝送線路に沿って配置され、一端が前記第１の伝送線路に接続された複数の第１の入力終端抵抗と、前記第２の伝送線路に沿って配置され、一端が前記第２の伝送線路に接続され、他端が前記第１の入力終端抵抗の他端に接続された複数の第２の入力終端抵抗と、直列に接続された前記第１、第２の入力終端抵抗の複数の組のうち１つおきの組毎に設けられ、アノードが前記第１、第２の入力終端抵抗の接続点に接続され、カソードが電源電圧に接続された複数の第１のダイオードと、アノードがグラウンドに接続され、前記第１、第２の入力終端抵抗の複数の組のうち前記第１のダイオードが接続されていない第１、第２の入力終端抵抗の接続点にカソードが接続された複数の第２のダイオードとから構成されることを特徴とするものである。
また、本発明のドライバ回路（第６の実施例）は、ドライバ回路の正相側の第１の入力信号端子と逆相側の第２の入力信号端子とに接続されたＥＳＤ保護回路と、一端が前記ＥＳＤ保護回路に接続された第１、第２のキャパシタと、非反転入力端子が前記第１のキャパシタの他端に接続され、反転入力端子が前記第２のキャパシタの他端に接続された入力バッファとを備え、前記ＥＳＤ保護回路は、入力端が前記第１の入力信号端子に接続され、出力端が前記第１のキャパシタの一端に接続された第１の伝送線路と、入力端が前記第２の入力信号端子に接続され、出力端が前記第２のキャパシタの一端に接続された第２の伝送線路と、前記第１の伝送線路の出力端と前記第２の伝送線路の出力端との間に直列に接続された第１、第２の入力終端抵抗と、前記第１の伝送線路に沿って配置され、アノードが前記第１の伝送線路に接続され、カソードが電源電圧に接続された複数の第１のダイオードと、前記第１のダイオード毎に設けられ、アノードがグラウンドに接続され、カソードが前記第１の伝送線路に接続された複数の第２のダイオードと、前記第２の伝送線路に沿って配置され、アノードが前記第２の伝送線路に接続され、カソードが前記電源電圧に接続された複数の第３のダイオードと、前記第３のダイオード毎に設けられ、アノードがグラウンドに接続され、カソードが前記第２の伝送線路に接続された複数の第４のダイオードとから構成され、前記第１のダイオードと前記第２のダイオードとは、前記第１の伝送線路の異なる点に接続されるように交互に配置され、前記第３のダイオードと前記第４のダイオードとは、前記第２の伝送線路の異なる点に接続されるように交互に配置されることを特徴とするものである。
また、本発明のドライバ回路（第１の実施例）は、非反転出力端子がドライバ回路の正相側の第１の出力信号端子に接続され、反転出力端子がドライバ回路の逆相側の第２の出力信号端子に接続された出力回路と、前記第１、第２の出力信号端子に接続された第１のＥＳＤ保護回路とを備え、前記第１のＥＳＤ保護回路は、アノードが前記第１の出力信号端子に接続され、カソードが電源電圧に接続された第１のダイオードと、アノードが前記第２の出力信号端子に接続され、カソードが前記電源電圧に接続された第２のダイオードとから構成され、前記出力回路は、ベース端子に光変調器の駆動のための差動信号が入力される第１、第２のトランジスタと、コレクタ端子が前記第１の出力信号端子に接続され、エミッタ端子が前記第１のトランジスタのコレクタ端子に接続された第３のトランジスタと、コレクタ端子が前記第２の出力信号端子に接続され、エミッタ端子が前記第２のトランジスタのコレクタ端子に接続された第４のトランジスタと、前記第３、第４のトランジスタのベース端子に接続された第２のＥＳＤ保護回路とから構成され、前記第２のＥＳＤ保護回路は、アノードがグラウンドに接続され、カソードが前記第３のトランジスタのベース端子に接続された第３のダイオードと、アノードがグラウンドに接続され、カソードが前記第４のトランジスタのベース端子に接続された第４のダイオードとから構成されることを特徴とするものである。
また、本発明のドライバ回路（第２の実施例）は、非反転出力端子がドライバ回路の正相側の第１の出力信号端子に接続され、反転出力端子がドライバ回路の逆相側の第２の出力信号端子に接続された出力回路と、前記出力回路と前記第１、第２の出力信号端子との間に接続された第１のＥＳＤ保護回路とを備え、前記第１のＥＳＤ保護回路は、入力端が前記出力回路の非反転出力端子に接続され、出力端が前記第１の出力信号端子に接続された第１の伝送線路と、入力端が前記出力回路の反転出力端子に接続され、出力端が前記第２の出力信号端子に接続された第２の伝送線路と、前記第１の伝送線路に沿って配置され、アノードが前記第１の伝送線路に接続され、カソードが電源電圧に接続された複数の第１のダイオードと、前記第２の伝送線路に沿って配置され、アノードが前記第２の伝送線路に接続され、カソードが前記電源電圧に接続された複数の第２のダイオードとから構成され、前記出力回路は、ベース端子に光変調器の駆動のための差動信号が入力される第１、第２のトランジスタと、コレクタ端子が前記第１の出力信号端子に接続され、エミッタ端子が前記第１のトランジスタのコレクタ端子に接続された第３のトランジスタと、コレクタ端子が前記第２の出力信号端子に接続され、エミッタ端子が前記第２のトランジスタのコレクタ端子に接続された第４のトランジスタと、前記第３、第４のトランジスタのベース端子に接続された第２のＥＳＤ保護回路とから構成され、前記第２のＥＳＤ保護回路は、アノードがグラウンドに接続され、カソードが前記第３のトランジスタのベース端子に接続された第３のダイオードと、アノードがグラウンドに接続され、カソードが前記第４のトランジスタのベース端子に接続された第４のダイオードとから構成されることを特徴とするものである。
本発明によれば、ドライバ回路の第１、第２の入力信号端子間に直列に接続された第１、第２の入力終端抵抗の接続点にＥＳＤ保護回路を設け、ＥＳＤ保護回路を第１、第２のダイオードから構成することにより、静電気保護機能を備えつつ、従来よりも広い周波数帯域を実現することができる。
また、本発明では、ドライバ回路の第１、第２の入力信号端子に接続されたＥＳＤ保護回路を設け、ＥＳＤ保護回路を第１、第２の伝送線路と第１、第２の入力終端抵抗と第１、第２のダイオードとから構成することにより、静電気保護機能を備えつつ、従来よりも広い周波数帯域を実現することができる。
また、本発明では、ドライバ回路の第１、第２の入力信号端子に接続されたＥＳＤ保護回路を設け、ＥＳＤ保護回路を第１、第２の伝送線路と第１、第２の入力終端抵抗と第１、第２、第３、第４のダイオードとから構成することにより、静電気保護機能を備えつつ、従来よりも広い周波数帯域を実現することができる。
また、本発明では、ドライバ回路の第１、第２の出力信号端子に接続された第１のＥＳＤ保護回路を設け、第１のＥＳＤ保護回路を第１、第２のダイオードから構成し、出力回路を第１、第２、第３、第４のトランジスタと第２のＥＳＤ保護回路とから構成し、第２のＥＳＤ保護回路を第３、第４のダイオードから構成することにより、静電気保護機能を備えつつ、従来よりも広い周波数帯域を実現することができる。
また、本発明では、ドライバ回路の第１、第２の出力信号端子に接続された第１のＥＳＤ保護回路を設け、第１のＥＳＤ保護回路を第１、第２の伝送線路と第１、第２のダイオードとから構成し、出力回路を第１、第２、第３、第４のトランジスタと第２のＥＳＤ保護回路とから構成し、第２のＥＳＤ保護回路を第３、第４のダイオードから構成することにより、静電気保護機能を備えつつ、従来よりも広い周波数帯域を実現することができる。
図１は、本発明の第１の実施例に係るドライバ回路の構成を示す回路図である。 図２は、本発明の第１の実施例に係るドライバ回路の出力回路の構成を示す回路図である。 図３Ａ－図３Ｂは、本発明の第１の実施例に係るドライバ回路のＥＳＤ保護回路の機能を説明する回路図である。 図４は、従来のドライバ回路と本発明の第１の実施例に係るドライバ回路の透過特性のシミュレーション結果を示す図である。 図５は、本発明の第１の実施例に係るドライバ回路において出力側のＥＳＤ保護回路の代わりに従来の出力側のＥＳＤ保護回路を用いた構成の透過特性のシミュレーション結果を示す図である。 図６は、本発明の第１の実施例に係るドライバ回路において入力側のＥＳＤ保護回路の代わりに従来の入力側のＥＳＤ保護回路を用いた構成の透過特性のシミュレーション結果を示す図である。 図７は、本発明の第２の実施例に係るドライバ回路の構成を示す回路図である。 図８は、本発明の第２の実施例に係るドライバ回路の出力側のＥＳＤ保護回路の構成を示す回路図である。 図９は、本発明の第３の実施例に係るドライバ回路の構成を示す回路図である。 図１０は、本発明の第３の実施例に係るドライバ回路の入力側のＥＳＤ保護回路の構成を示す回路図である。 図１１は、本発明の第４の実施例に係るドライバ回路の構成を示す回路図である。 図１２は、本発明の第４の実施例に係るドライバ回路の入力側のＥＳＤ保護回路の構成を示す回路図である。 図１３は、本発明の第５の実施例に係るドライバ回路の構成を示す回路図である。 図１４は、本発明の第５の実施例に係るドライバ回路の入力側のＥＳＤ保護回路の構成を示す回路図である。 図１５は、本発明の第６の実施例に係るドライバ回路の構成を示す回路図である。 図１６は、本発明の第６の実施例に係るドライバ回路の入力側のＥＳＤ保護回路の構成を示す回路図である。 図１７は、従来のドライバ回路の構成を示す回路図である。 図１８は、従来のドライバ回路の出力回路の構成を示す回路図である。
［第１の実施例］
以下、本発明の実施例について図面を参照して説明する。図１は本発明の第１の実施例に係るドライバ回路の構成を示す回路図である。本実施例のドライバ回路１００ａは、ＭＺＭ２００の駆動のための差動信号が入力される入力バッファ１０１と、入力バッファ１０１から出力された差動信号の振幅が一定になるように利得を調整するＧＣＡ１０２と、ＧＣＡ１０２から出力された差動信号を増幅する前置増幅器１０３と、前置増幅器１０３から出力された差動信号に応じてＭＺＭ２００を駆動するオープンコレクタ型の出力回路１０４ａと、一端がドライバ回路１００ａの正相側の入力信号端子Ｖｉｎｐに接続され、他端が入力バッファ１０１の非反転入力端子ＶｉｐＡに接続されたＤＣカットキャパシタＣ１００と、一端がドライバ回路１００ａの逆相側の入力信号端子Ｖｉｎｎに接続され、他端が入力バッファ１０１の反転入力端子ＶｉｎＡに接続されたＤＣカットキャパシタＣ１０１と、入力信号端子Ｖｉｎｐ，Ｖｉｎｎ間に直列に接続された２つの入力終端抵抗Ｒ１００，Ｒ１０１と、入力終端抵抗Ｒ１００，Ｒ１０１の接続点に接続されたＥＳＤ保護回路１０７と、出力信号端子Ｖｏｕｔｐ，Ｖｏｕｔｎに接続されたＥＳＤ保護回路１０８とから構成される。入力終端抵抗Ｒ１００，Ｒ１０１のそれぞれの抵抗値は５０Ωである。
ＥＳＤ保護回路１０７は、アノードが入力終端抵抗Ｒ１００，Ｒ１０１の接続点に接続され、カソードが電源電圧ＶＣＣに接続されたダイオードＤ１１０と、アノードがグラウンドに接続され、カソードが入力終端抵抗Ｒ１００，Ｒ１０１の接続点に接続されたダイオードＤ１１１とから構成される。
ＥＳＤ保護回路１０８は、アノードがドライバ回路１００ａの正相側の出力信号端子Ｖｏｕｔｐに接続され、カソードが電源電圧ＶＣＣに接続されたダイオードＤ１１２と、アノードがドライバ回路１００ａの逆相側の出力信号端子Ｖｏｕｔｎに接続され、カソードが電源電圧ＶＣＣに接続されたダイオードＤ１１３とから構成される。
図２はドライバ回路１００ａの出力回路１０４ａの構成を示す回路図である。出力回路１０４ａは、ベース端子が出力回路１０４ａの非反転入力端子ＶｉｐＢに接続された入力トランジスタＱ１００と、ベース端子がバイアス電圧ＶＢ１に接続され、コレクタ端子が出力回路１０４ａの非反転出力端子Ｖｏｐに接続され、エミッタ端子が入力トランジスタＱ１００のコレクタ端子に接続された出力トランジスタＱ１０１と、ベース端子が出力回路１０４ａの反転入力端子ＶｉｎＢに接続された入力トランジスタＱ１０２と、ベース端子がバイアス電圧ＶＢ１に接続され、コレクタ端子が出力回路１０４ａの反転出力端子Ｖｏｎに接続され、エミッタ端子が入力トランジスタＱ１０２のコレクタ端子に接続された出力トランジスタＱ１０３と、ベース端子がバイアス電圧ＶＢ２に接続され、コレクタ端子が入力トランジスタＱ１００，Ｑ１０２のエミッタ端子に接続され、エミッタ端子がグラウンドに接続された電流源トランジスタＱ１０４と、アノードがグラウンドに接続され、カソードが出力トランジスタＱ１０１のベース端子に接続されたダイオードＤ１１４と、アノードがグラウンドに接続され、カソードが出力トランジスタＱ１０３のベース端子に接続されたダイオードＤ１１５とから構成される。
ダイオードＤ１１４，Ｄ１１５は、ＥＳＤ保護回路１０９を構成している。ドライバ回路１００ａの電源電圧ＶＣＣ、ＭＺＭ２００の電源電圧ＶＤＲ、バイアス電圧ＶＢ１，ＶＢ２（ＶＣＣ≧ＶＢ１＞ＶＢ２）は、正の電圧である。
本実施例では、静電気からドライバ回路１００ａを保護するため、図１のように入力終端抵抗Ｒ１００，Ｒ１０１の中点にＥＳＤ保護回路１０７を接続する。
入力信号端子Ｖｉｎｐに電源電圧ＶＣＣよりも高い正の電圧が印加された場合には、入力信号端子Ｖｉｎｐから入力終端抵抗Ｒ１００とダイオードＤ１１０とを経由して電源電圧ＶＣＣ側に電流が流れる。同様に、入力信号端子Ｖｉｎｎに電源電圧ＶＣＣよりも高い正の電圧が印加された場合には、入力信号端子Ｖｉｎｎから入力終端抵抗Ｒ１０１とダイオードＤ１１０とを経由して電源電圧ＶＣＣ側に電流が流れる。
また、入力信号端子Ｖｉｎｐにグラウンドよりも低い負の電圧が印加された場合には、グラウンドからダイオードＤ１１１と入力終端抵抗Ｒ１００とを経由して入力信号端子Ｖｉｎｐ側に電流が流れる。同様に、入力信号端子Ｖｉｎｎにグラウンドよりも低い負の電圧が印加された場合には、グラウンドからダイオードＤ１１１と入力終端抵抗Ｒ１０１とを経由して入力信号端子Ｖｉｎｎ側に電流が流れる。
入力終端抵抗Ｒ１００，Ｒ１０１の後段にＤＣカットキャパシタＣ１００，Ｃ１０１が存在するため、ドライバ回路１００ａの入力バッファ１０１のトランジスタに耐圧を超える電圧がかかることはない。
本実施例のドライバ回路１００ａでは、ＥＳＤ保護回路１０７のダイオードＤ１１０，Ｄ１１１と差動入力信号端子Ｖｉｎｐ，Ｖｉｎｎとの間に入力終端抵抗Ｒ１００，Ｒ１０１が存在するため、差動入力信号端子Ｖｉｎｐ，Ｖｉｎｎに付加される寄生容量の影響が従来のドライバ回路よりも弱まるので、従来よりも広帯域な周波数特性を実現可能である。
また、本実施例では、差動出力信号端子Ｖｏｕｔｐ，ＶｏｕｔｎにＥＳＤ保護回路１０８を接続し、出力回路１０４ａの出力トランジスタＱ１０１，Ｑ１０３のベース端子にＥＳＤ保護回路１０９を接続する。
出力信号端子Ｖｏｕｔｐにグラウンドよりも低い負の電圧が印加された場合には、図３Ａに示すように、グラウンドからダイオードＤ１１４を経由して出力信号端子Ｖｏｕｔｐ側に電流が流れることにより、出力回路１０４ａの出力トランジスタＱ１０１に耐圧以上の電圧がかからないようにすることができる。図３Ｂは、図３Ａの出力トランジスタＱ１０１をダイオードＤ１０１０，Ｄ１０１１からなる等価回路で記載した図である。
同様に、出力信号端子Ｖｏｕｔｎにグラウンドよりも低い負の電圧が印加された場合には、グラウンドからダイオードＤ１１５を経由して出力信号端子Ｖｏｕｔｎ側に電流が流れることにより、出力回路１０４ａの出力トランジスタＱ１０３が保護される。
また、出力信号端子Ｖｏｕｔｐに電源電圧ＶＣＣよりも高い正の電圧が印加された場合には、従来と同様に出力信号端子ＶｏｕｔｐからＥＳＤ保護回路１０８のダイオードＤ１１２を経由して電源電圧ＶＣＣ側に電流が流れることにより、出力トランジスタＱ１０１が保護される。
同様に、出力信号端子Ｖｏｕｔｎに電源電圧ＶＣＣよりも高い正の電圧が印加された場合には、出力信号端子ＶｏｕｔｎからＥＳＤ保護回路１０８のダイオードＤ１１３を経由して電源電圧ＶＣＣ側に電流が流れることにより、出力トランジスタＱ１０３が保護される。
なお、本実施例では、差動出力信号端子Ｖｏｕｔｐ，Ｖｏｕｔｎにグラウンドよりも低い負の電圧が印加された場合、出力回路１０４ａの出力トランジスタＱ１０１，Ｑ１０３のベース端子とコレクタ端子間に電流が流れる。出力トランジスタＱ１０１，Ｑ１０３の電流容量を超える電流が流れた場合、出力トランジスタＱ１０１，Ｑ１０３が破壊される。
ただし、過剰な電流による出力トランジスタＱ１０１，Ｑ１０３の破壊よりも、過剰な電圧による破壊の方が容易に起こり得る。その理由は、トランジスタの電流容量が例えば数Ａ程度と大きいのに対し、トランジスタの耐圧は例えば数Ｖ程度で、静電気による過剰な電圧が数百Ｖ程度になることがあるからである。したがって、本実施例では、過剰な電流によるトランジスタの破壊が起きない範囲で、トランジスタに過剰な電圧がかからないようにすることができる。
出力トランジスタＱ１０１のベース端子とコレクタ端子との間のアイソレーション特性により、ダイオードＤ１１４の寄生容量が出力信号端子Ｖｏｕｔｐ（出力トランジスタＱ１０１のコレクタ端子）に影響を与えることはない。同様に、出力トランジスタＱ１０３のベース端子とコレクタ端子との間のアイソレーション特性により、ダイオードＤ１１５の寄生容量が出力信号端子Ｖｏｕｔｎ（出力トランジスタＱ１０３のコレクタ端子）に影響を与えることはない。したがって、本実施例のドライバ回路１００ａによれば、従来よりも広帯域な周波数特性を実現可能である。
さらに、本実施例では、ダイオードＤ１１４，Ｄ１１５の寄生容量により、出力トランジスタＱ１０１，Ｑ１０３のベース端子が交流的に接地されるので、出力回路１０４ａの出力インピーダンスを増加させることができ、発振を抑制することができるという相乗効果もある。
図４に、図１７に示した従来のドライバ回路１００と本実施例のドライバ回路１００ａの透過特性のシミュレーション結果を示す。図４の４００は従来のドライバ回路１００の透過特性を示し、４０１は本実施例のドライバ回路１００ａの透過特性を示している。本実施例の構成を用いることにより、静電気からの耐圧保護機能を実現しつつ、従来よりも広い帯域を実現できていることが確認できる。
なお、本実施例では、ＥＳＤ保護回路１０７とＥＳＤ保護回路１０８，１０９を同時に設ける構成で説明したが、ＥＳＤ保護回路１０７のみを設けるようにしてもよいし、ＥＳＤ保護回路１０８，１０９のみを設けるようにしてもよい。
図５に、本実施例のドライバ回路１００ａにおいてＥＳＤ保護回路１０８，１０９の代わりに従来のＥＳＤ保護回路１０６を用いた構成の透過特性のシミュレーション結果を示す。図４と同様に、４００は従来のドライバ回路１００の透過特性を示し、４０２はＥＳＤ保護回路１０８，１０９の代わりにＥＳＤ保護回路１０６を用いた構成の透過特性を示している。図５によれば、ＥＳＤ保護回路１０７のみを設ける場合でも広い帯域を実現できることが分かる。
図６に、本実施例のドライバ回路１００ａにおいてＥＳＤ保護回路１０７の代わりに従来のＥＳＤ保護回路１０５を用いた構成の透過特性のシミュレーション結果を示す。図４と同様に、４００は従来のドライバ回路１００の透過特性を示し、４０３はＥＳＤ保護回路１０７の代わりにＥＳＤ保護回路１０５を用いた構成の透過特性を示している。図６によれば、ＥＳＤ保護回路１０８，１０９のみを設ける場合でも広い帯域を実現できることが分かる。
［第２の実施例］
次に、本実施例の第２の実施例について説明する。図７は本発明の第２の実施例に係るドライバ回路の構成を示す回路図である。本実施例のドライバ回路１００ｂは、入力バッファ１０１と、ＧＣＡ１０２と、前置増幅器１０３と、出力回路１０４ａと、ＤＣカットキャパシタＣ１００，Ｃ１０１と、入力終端抵抗Ｒ１００，Ｒ１０１と、ＥＳＤ保護回路１０７と、出力回路１０４ａとドライバ回路１００ｂの差動出力信号端子Ｖｏｕｔｐ，Ｖｏｕｔｎとの間に接続されたＥＳＤ保護回路１１０とから構成される。
ＥＳＤ保護回路１０７の構成、およびＥＳＤ保護回路１０９を含む出力回路１０４ａの構成は第１の実施例で説明したとおりである。
図８はＥＳＤ保護回路１１０の構成を示す回路図である。ＥＳＤ保護回路１１０は、入力端が出力回路１０４ａの非反転出力端子Ｖｏｐに接続され、出力端がドライバ回路１００ｂの正相側の出力信号端子Ｖｏｕｔｐに接続された伝送線路１１１と、入力端が出力回路１０４ａの反転出力端子Ｖｏｎに接続され、出力端がドライバ回路１００ｂの逆相側の出力信号端子Ｖｏｕｔｎに接続された伝送線路１１２と、伝送線路１１１に沿って配置され、アノードが伝送線路１１１に接続され、カソードが電源電圧ＶＣＣに接続された複数のダイオードＤ１１６と、伝送線路１１２に沿って配置され、アノードが伝送線路１１２に接続され、カソードが電源電圧ＶＣＣに接続された複数のダイオードＤ１１７とから構成される。
伝送線路１１１は、複数の伝送線路１１１０，１１１１，１１１２を直列に接続した構成からなる。ダイオードＤ１１６間の伝送線路１１１１と入力側の伝送線路１１１０とは、特性インピーダンスが異なる。その理由は、伝送線路１１１０の場合、前段の出力回路１０４ａ等の寄生容量の影響を伝送線路１１１０で吸収する必要があるからである。同様に、伝送線路１１１１と伝送線路１１１２とは、特性インピーダンスが異なる。その理由は、伝送線路１１１２の場合、後段のＭＺＭ２００等の寄生容量の影響を伝送線路１１１２で吸収する必要があるからである。
伝送線路１１２は、複数の伝送線路１１２０，１１２１，１１２２を直列に接続した構成からなる。ダイオードＤ１１７間の伝送線路１１２１と入力側の伝送線路１１２０とは、特性インピーダンスが異なる。その理由は、伝送線路１１２０の場合、前段の出力回路１０４ａ等の寄生容量の影響を伝送線路１１２０で吸収する必要があるからである。同様に、伝送線路１１２１と伝送線路１１２２とは、特性インピーダンスが異なる。その理由は、伝送線路１１２２の場合、後段のＭＺＭ２００等の寄生容量の影響を伝送線路１１２２で吸収する必要があるからである。
第１の実施例のＥＳＤ保護回路１０８では、静電気に対する許容耐圧を満たすために、大きいサイズ（電流容量）のダイオードＤ１１２，Ｄ１１３を用いていた。これに対して、本実施例では、ダイオードＤ１１２を小さいサイズのダイオードＤ１１６に分割し、ダイオードＤ１１６の合計サイズ（合計の電流容量）がダイオードＤ１１２のサイズと同等になるようにする。また、ダイオードＤ１１３を小さいサイズのダイオードＤ１１７に分割し、ダイオードＤ１１７の合計サイズがダイオードＤ１１３のサイズと同等になるようにする。
そして、ダイオードＤ１１６，Ｄ１１７の前後に伝送線路を接続する。伝送線路１１１とダイオードＤ１１６とから構成される疑似伝送線路の特性インピーダンス、および伝送線路１１２とダイオードＤ１１７とから構成される疑似伝送線路の特性インピーダンスを、ＭＺＭ２００の特性インピーダンスと同じにすることで、ドライバ回路１００ｂとＭＺＭ２００との接続点における信号の多重反射を防ぐことができる。
疑似伝送線路のカットオフ周波数は、基本的に単位長さあたりの伝送線路に接続されるダイオードの寄生容量で律速されるため、ダイオードのサイズをできるだけ小さくし、ダイオードの個数を増やすほど、ドライバ回路１００ｂを広帯域化することができる。すなわち、ダイオードＤ１１６，Ｄ１１７のそれぞれの個数がＮ（Ｎは２以上の整数）であれば、ダイオードＤ１１６，Ｄ１１７のそれぞれのサイズをダイオードＤ１１２，Ｄ１１３のサイズの１／Ｎにする。
ただし、伝送線路１１１，１１２の損失が大きい場合は広帯域化が困難になるので、伝送線路１１１，１１２の損失は小さい方が望ましい。
本実施例のように、電源電圧ＶＣＣに接続されるダイオードＤ１１６，Ｄ１１７の影響を伝送線路１１１，１１２で軽減する構成と、グラウンドに接続されるダイオードＤ１１４，Ｄ１１５の影響を出力回路１０４ａの出力トランジスタＱ１０１，Ｑ１０３で軽減する構成との組み合わせは、ドライバ回路１００ｂの広帯域化に対して相乗効果がある。その理由は、上記で説明したように、単位長さあたりの伝送線路に接続されるダイオードの寄生容量を小さくすることができ、カットオフ周波数を高くできるからである。
こうして、本実施例では、第１の実施例と比較してドライバ回路１００ｂの更なる広帯域化を実現することができる。
なお、グラウンドに接続されるダイオードをＥＳＤ保護回路１１０と同様に疑似伝送線路に組み込んだ場合には、寄生容量が大きくなり、カットオフ周波数が低くなる。
本実施例では、ＥＳＤ保護回路１０７とＥＳＤ保護回路１０９，１１０を同時に設ける構成で説明したが、ＥＳＤ保護回路１０９，１１０のみを設けるようにしてもよい。
［第３の実施例］
次に、本発明の第３の実施例について説明する。図９は本発明の第３の実施例に係るドライバ回路の構成を示す回路図である。本実施例のドライバ回路１００ｃは、入力バッファ１０１と、ＧＣＡ１０２と、前置増幅器１０３と、出力回路１０４ａと、ＤＣカットキャパシタＣ１００，Ｃ１０１と、ＥＳＤ保護回路１１０と、ドライバ回路１００ｃの差動入力信号端子Ｖｉｎｐ，Ｖｉｎｎに接続されたＥＳＤ保護回路１１３とから構成される。
ＥＳＤ保護回路１１０の構成、およびＥＳＤ保護回路１０９を含む出力回路１０４ａの構成は第１、第２の実施例で説明したとおりである。
図１０はＥＳＤ保護回路１１３の構成を示す回路図である。ＥＳＤ保護回路１１３は、入力端がドライバ回路１００ｃの正相側の入力信号端子Ｖｉｎｐに接続され、出力端がＤＣカットキャパシタＣ１００の一端に接続された伝送線路１１４と、入力端がドライバ回路１００ｃの逆相側の入力信号端子Ｖｉｎｎに接続され、出力端がＤＣカットキャパシタＣ１０１の一端に接続された伝送線路１１５と、伝送線路１１４に沿って配置され、一端が伝送線路１１４に接続された複数の入力終端抵抗Ｒ１０２と、伝送線路１１５に沿って配置され、一端が伝送線路１１５に接続され、他端が入力終端抵抗Ｒ１０２の他端に接続された複数の入力終端抵抗Ｒ１０３と、直列に接続された入力終端抵抗Ｒ１０２，Ｒ１０３の組毎に設けられ、アノードが入力終端抵抗Ｒ１０２，Ｒ１０３の接続点に接続され、カソードが電源電圧ＶＣＣに接続された複数のダイオードＤ１１８と、ダイオードＤ１１８毎に設けられ、アノードがグラウンドに接続され、カソードがダイオードＤ１１８のアノードに接続された複数のダイオードＤ１１９とから構成される。
伝送線路１１４は、複数の伝送線路１１４０，１１４１，１１４２を直列に接続した構成からなる。入力終端抵抗Ｒ１０２間の伝送線路１１４１と入力側の伝送線路１１４０とは、特性インピーダンスが異なる。その理由は、伝送線路１１４０の場合、前段の回路等の寄生容量の影響を伝送線路１１４０で吸収する必要があるからである。同様に、伝送線路１１４１と伝送線路１１４２とは、特性インピーダンスが異なる。その理由は、伝送線路１１４２の場合、後段のＤＣカットキャパシタＣ１００等の容量の影響を伝送線路１１４２で吸収する必要があるからである。
伝送線路１１５は、複数の伝送線路１１５０，１１５１，１１５２を直列に接続した構成からなる。入力終端抵抗Ｒ１０３間の伝送線路１１５１と入力側の伝送線路１１５０とは、特性インピーダンスが異なる。その理由は、伝送線路１１５０の場合、前段の回路等の寄生容量の影響を伝送線路１１５０で吸収する必要があるからである。同様に、伝送線路１１５１と伝送線路１１５２とは、特性インピーダンスが異なる。その理由は、伝送線路１１５２の場合、後段のＤＣカットキャパシタＣ１０１等の容量の影響を伝送線路１１５２で吸収する必要があるからである。
本実施例では、第１、第２の実施例の構成において、差動入力信号端子Ｖｉｎｐ，Ｖｉｎｎに接続されるＥＳＤ保護回路のダイオードによる帯域劣化の影響をさらに小さくする。本実施例では、第１、第２の実施例のＥＳＤ保護回路１０７のダイオードＤ１１０を小さいサイズのダイオードＤ１１８に分割し、ダイオードＤ１１８の合計サイズ（合計の電流容量）がダイオードＤ１１０のサイズと同等になるようにする。また、ＥＳＤ保護回路１０７のダイオードＤ１１１を小さいサイズのダイオードＤ１１９に分割し、ダイオードＤ１１９の合計サイズがダイオードＤ１１１のサイズと同等になるようにする。
そして、ダイオードＤ１１８，Ｄ１１９の前後に伝送線路を接続する。伝送線路１１４とダイオードＤ１１８と入力終端抵抗Ｒ１０２とから構成される疑似伝送線路の特性インピーダンス、および伝送線路１１５とダイオードＤ１１９と入力終端抵抗Ｒ１０３とから構成される疑似伝送線路の特性インピーダンスを、５０Ωとする。
ダイオードＤ１１８，Ｄ１１９のそれぞれの個数がＮ（Ｎは２以上の整数）であれば、ダイオードＤ１１８，Ｄ１１９のそれぞれのサイズをダイオードＤ１１０，Ｄ１１１のサイズの１／Ｎにする。
また、Ｎ個の入力終端抵抗Ｒ１０２とＮ個の入力終端抵抗Ｒ１０３のそれぞれの抵抗値をＮ×５０Ωとする。
以上のように、本実施例のドライバ回路１００ｃでは、入力側のＥＳＤ保護回路のダイオードによる帯域劣化の影響をさらに小さくすることができ、第１、第２の実施例と比較して更なる広帯域化が可能である。
なお、図９では、本実施例のＥＳＤ保護回路１１３を第２の実施例に適用した例を示しているが、ＥＳＤ保護回路１１３を第１の実施例に適用してもよい。すなわち、図９においてＥＳＤ保護回路１１０の代わりにＥＳＤ保護回路１０８を設けるようにしてもよい。
また、本実施例では、ＥＳＤ保護回路１１３とＥＳＤ保護回路１０９，１１０を同時に設ける構成で説明したが、ＥＳＤ保護回路１１３のみを設けるようにしてもよい。
［第４の実施例］
次に、本発明の第４の実施例について説明する。図１１は本発明の第４の実施例に係るドライバ回路の構成を示す回路図である。本実施例のドライバ回路１００ｄは、入力バッファ１０１と、ＧＣＡ１０２と、前置増幅器１０３と、出力回路１０４ａと、ＤＣカットキャパシタＣ１００，Ｃ１０１と、ＥＳＤ保護回路１１０と、ドライバ回路１００ｄの差動入力信号端子Ｖｉｎｐ，Ｖｉｎｎに接続されたＥＳＤ保護回路１１６とから構成される。
ＥＳＤ保護回路１１０の構成、およびＥＳＤ保護回路１０９を含む出力回路１０４ａの構成は第１、第２の実施例で説明したとおりである。
図１２はＥＳＤ保護回路１１６の構成を示す回路図である。ＥＳＤ保護回路１１６は、入力端がドライバ回路１００ｄの正相側の入力信号端子Ｖｉｎｐに接続され、出力端がＤＣカットキャパシタＣ１００の一端に接続された伝送線路１１４と、入力端がドライバ回路１００ｄの逆相側の入力信号端子Ｖｉｎｎに接続され、出力端がＤＣカットキャパシタＣ１０１の一端に接続された伝送線路１１５と、伝送線路１１４に沿って配置され、一端が伝送線路１１４に接続された複数の入力終端抵抗Ｒ１０２と、伝送線路１１５に沿って配置され、一端が伝送線路１１５に接続され、他端が入力終端抵抗Ｒ１０２の他端に接続された複数の入力終端抵抗Ｒ１０３と、直列に接続された入力終端抵抗Ｒ１０２，Ｒ１０３の複数の組のうち１つおきの組毎に設けられ、アノードが入力終端抵抗Ｒ１０２，Ｒ１０３の接続点に接続され、カソードが電源電圧ＶＣＣに接続された複数のダイオードＤ１２０と、アノードがグラウンドに接続され、入力終端抵抗Ｒ１０２，Ｒ１０３の複数の組のうちダイオードＤ１２０が接続されていない入力終端抵抗Ｒ１０２，Ｒ１０３の接続点にカソードが接続された複数のダイオードＤ１２１とから構成される。
本実施例では、第３の実施例の構成において、差動入力信号端子Ｖｉｎｐ，Ｖｉｎｎに接続されるＥＳＤ保護回路のダイオードによる帯域劣化の影響をさらに小さくする。本実施例では、第１、第２の実施例のＥＳＤ保護回路１０７のダイオードＤ１１０を小さいサイズのダイオードＤ１２０に分割し、ダイオードＤ１２０の合計サイズ（合計の電流容量）がダイオードＤ１１０のサイズと同等になるようにする。また、ＥＳＤ保護回路１０７のダイオードＤ１１１を小さいサイズのダイオードＤ１２１に分割し、ダイオードＤ１２１の合計サイズがダイオードＤ１１１のサイズと同等になるようにする。
さらに、本実施例では、入力終端抵抗Ｒ１０２，Ｒ１０３の中点にダイオードＤ１２０が接続された単位セルと、入力終端抵抗Ｒ１０２，Ｒ１０３の中点にダイオードＤ１２１が接続された単位セルとを交互に配置する。
そして、伝送線路１１４とダイオードＤ１２０と入力終端抵抗Ｒ１０２とから構成される疑似伝送線路の特性インピーダンス、および伝送線路１１５とダイオードＤ１２１と入力終端抵抗Ｒ１０３とから構成される疑似伝送線路の特性インピーダンスを、５０Ωとする。
ダイオードＤ１２０，Ｄ１２１の合計の個数がＮ（Ｎは２以上の整数）であれば、ダイオードＤ１２０，Ｄ１２１のそれぞれのサイズをダイオードＤ１１０，Ｄ１１１のサイズの２／Ｎにする。
また、Ｎ個の入力終端抵抗Ｒ１０２とＮ個の入力終端抵抗Ｒ１０３のそれぞれの抵抗値をＮ×５０Ωとする。
以上のように、本実施例のドライバ回路１００ｄでは、単位長さあたりの伝送線路に接続されるダイオードの寄生容量を小さくすることができ、カットオフ周波数を高くすることができるので、第３の実施例と比較して更なる広帯域化が可能である。
なお、図１１では、本実施例のＥＳＤ保護回路１１６を第２の実施例に適用した例を示しているが、ＥＳＤ保護回路１１６を第１の実施例に適用してもよい。すなわち、図１１においてＥＳＤ保護回路１１０の代わりにＥＳＤ保護回路１０８を設けるようにしてもよい。
また、本実施例では、ＥＳＤ保護回路１１６とＥＳＤ保護回路１０９，１１０を同時に設ける構成で説明したが、ＥＳＤ保護回路１１６のみを設けるようにしてもよい。
［第５の実施例］
次に、本発明の第５の実施例について説明する。図１３は本発明の第５の実施例に係るドライバ回路の構成を示す回路図である。本実施例のドライバ回路１００ｅは、入力バッファ１０１と、ＧＣＡ１０２と、前置増幅器１０３と、出力回路１０４ａと、ＤＣカットキャパシタＣ１００，Ｃ１０１と、ＥＳＤ保護回路１１０と、ドライバ回路１００ｅの差動入力信号端子Ｖｉｎｐ，Ｖｉｎｎに接続されたＥＳＤ保護回路１１７とから構成される。
ＥＳＤ保護回路１１０の構成、およびＥＳＤ保護回路１０９を含む出力回路１０４ａの構成は第１、第２の実施例で説明したとおりである。
図１４はＥＳＤ保護回路１１７の構成を示す回路図である。ＥＳＤ保護回路１１７は、入力端がドライバ回路１００ｅの正相側の入力信号端子Ｖｉｎｐに接続され、出力端がＤＣカットキャパシタＣ１００の一端に接続された伝送線路１１４と、入力端がドライバ回路１００ｅの逆相側の入力信号端子Ｖｉｎｎに接続され、出力端がＤＣカットキャパシタＣ１０１の一端に接続された伝送線路１１５と、伝送線路１１４の出力端と伝送線路１１５の出力端との間に直列に接続された２つの入力終端抵抗Ｒ１０４，Ｒ１０５と、伝送線路１１４に沿って配置され、アノードが伝送線路１１４に接続され、カソードが電源電圧ＶＣＣに接続された複数のダイオードＤ１２２と、ダイオードＤ１２２毎に設けられ、アノードがグラウンドに接続され、カソードがダイオードＤ１２２のアノードに接続された複数のダイオードＤ１２３と、伝送線路１１５に沿って配置され、アノードが伝送線路１１５に接続され、カソードが電源電圧ＶＣＣに接続された複数のダイオードＤ１２４と、ダイオードＤ１２４毎に設けられ、アノードがグラウンドに接続され、カソードがダイオードＤ１２４のアノードに接続された複数のダイオードＤ１２５とから構成される。
入力終端抵抗の電流容量の関係で、入力側のＥＳＤ保護回路のダイオードを入力終端抵抗の中点にではなく、ドライバ回路の差動入力信号端子Ｖｉｎｐ，Ｖｉｎｎに接続した方がよい場合が存在する。しかし、従来のドライバ回路について説明したとおり、ダイオードの寄生容量でドライバ回路の帯域が劣化するという課題がある。
本実施例では、第１、第２の実施例のＥＳＤ保護回路１０７のダイオードＤ１１０を小さいサイズのダイオードＤ１２２，Ｄ１２４に分割し、ダイオードＤ１２２の合計サイズとダイオードＤ１２４の合計サイズのそれぞれがダイオードＤ１１０のサイズと同等になるようにする。また、ＥＳＤ保護回路１０７のダイオードＤ１１１を小さいサイズのダイオードＤ１２３，Ｄ１２５に分割し、ダイオードＤ１２３の合計サイズとダイオードＤ１２５の合計サイズのそれぞれがダイオードＤ１１１のサイズと同等になるようにする。
そして、伝送線路１１４とダイオードＤ１２２，Ｄ１２３とから構成される疑似伝送線路の特性インピーダンス、および伝送線路１１５とダイオードＤ１２４，Ｄ１２５とから構成される疑似伝送線路の特性インピーダンスを、５０Ωとする。
ダイオードＤ１２２～Ｄ１２５のそれぞれの個数がＮ（Ｎは２以上の整数）であれば、ダイオードＤ１２２～Ｄ１２５のそれぞれのサイズをダイオードＤ１１０，Ｄ１１１のサイズの１／Ｎにする。
また、入力終端抵抗Ｒ１０４，Ｒ１０５のそれぞれの抵抗値を５０Ωとする。
こうして、本実施例では、入力側のＥＳＤ保護回路のダイオードの寄生容量によるドライバ回路の帯域劣化を防止することが可能となる。
なお、図１３では、本実施例のＥＳＤ保護回路１１７を第２の実施例に適用した例を示しているが、ＥＳＤ保護回路１１７を第１の実施例に適用してもよい。すなわち、図１３においてＥＳＤ保護回路１１０の代わりにＥＳＤ保護回路１０８を設けるようにしてもよい。
また、本実施例では、ＥＳＤ保護回路１１７とＥＳＤ保護回路１０９，１１０を同時に設ける構成で説明したが、ＥＳＤ保護回路１１７のみを設けるようにしてもよい。
［第６の実施例］
次に、本発明の第６の実施例について説明する。図１５は本発明の第６の実施例に係るドライバ回路の構成を示す回路図である。本実施例のドライバ回路１００ｆは、入力バッファ１０１と、ＧＣＡ１０２と、前置増幅器１０３と、出力回路１０４ａと、ＤＣカットキャパシタＣ１００，Ｃ１０１と、ＥＳＤ保護回路１１０と、ドライバ回路１００ｆの差動入力信号端子Ｖｉｎｐ，Ｖｉｎｎに接続されたＥＳＤ保護回路１１８とから構成される。
ＥＳＤ保護回路１１０の構成、およびＥＳＤ保護回路１０９を含む出力回路１０４ａの構成は第１、第２の実施例で説明したとおりである。
図１６はＥＳＤ保護回路１１８の構成を示す回路図である。ＥＳＤ保護回路１１８は、入力端がドライバ回路１００ｆの正相側の入力信号端子Ｖｉｎｐに接続され、出力端がＤＣカットキャパシタＣ１００の一端に接続された伝送線路１１４と、入力端がドライバ回路１００ｆの逆相側の入力信号端子Ｖｉｎｎに接続され、出力端がＤＣカットキャパシタＣ１０１の一端に接続された伝送線路１１５と、伝送線路１１４の出力端と伝送線路１１５の出力端との間に直列に接続された２つの入力終端抵抗Ｒ１０４，Ｒ１０５と、伝送線路１１４に沿って配置され、アノードが伝送線路１１４に接続され、カソードが電源電圧ＶＣＣに接続された複数のダイオードＤ１２６と、伝送線路１１４に沿って配置され、アノードがグラウンドに接続され、カソードが伝送線路１１４に接続された複数のダイオードＤ１２７と、伝送線路１１５に沿って配置され、アノードが伝送線路１１５に接続され、カソードが電源電圧ＶＣＣに接続された複数のダイオードＤ１２８と、伝送線路１１５に沿って配置され、アノードがグラウンドに接続され、カソードが伝送線路１１５に接続された複数のダイオードＤ１２９とから構成される。
本実施例では、第５の実施例の構成において、差動入力信号端子Ｖｉｎｐ，Ｖｉｎｎに接続されるＥＳＤ保護回路のダイオードによる帯域劣化の影響をさらに小さくする。本実施例では、第１、第２の実施例のＥＳＤ保護回路１０７のダイオードＤ１１０を小さいサイズのダイオードＤ１２６，Ｄ１２８に分割し、ダイオードＤ１２６の合計サイズとダイオードＤ１２８の合計サイズのそれぞれがダイオードＤ１１０のサイズと同等になるようにする。また、ＥＳＤ保護回路１０７のダイオードＤ１１１を小さいサイズのダイオードＤ１２７，Ｄ１２９に分割し、ダイオードＤ１２７の合計サイズとダイオードＤ１２９の合計サイズのそれぞれがダイオードＤ１１１のサイズと同等になるようにする。
さらに、本実施例では、ダイオードＤ１２６とダイオードＤ１２７とが伝送線路１１４の異なる点に接続されるようにダイオードＤ１２６，Ｄ１２７を交互に配置する。同様に、ダイオードＤ１２８とダイオードＤ１２９とが伝送線路１１５の異なる点に接続されるようにダイオードＤ１２８，Ｄ１２９を交互に配置する。
そして、伝送線路１１４とダイオードＤ１２６，Ｄ１２７とから構成される疑似伝送線路の特性インピーダンス、および伝送線路１１５とダイオードＤ１２８，Ｄ１２９とから構成される疑似伝送線路の特性インピーダンスを、５０Ωとする。
ダイオードＤ１２６，Ｄ１２７の合計の個数がＮ（Ｎは２以上の整数）で、ダイオードＤ１２８，Ｄ１２９の合計の個数もＮであれば、ダイオードＤ１２６～Ｄ１２９のそれぞれのサイズをダイオードＤ１１０，Ｄ１１１のサイズの２／Ｎにする。
また、入力終端抵抗Ｒ１０４，Ｒ１０５のそれぞれの抵抗値を５０Ωとする。
以上のように、本実施例のドライバ回路１００ｆでは、単位長さあたりの伝送線路に接続されるダイオードの寄生容量を小さくすることができ、カットオフ周波数を高くすることができるので、第５の実施例と比較して更なる広帯域化が可能である。
なお、図１５では、本実施例のＥＳＤ保護回路１１８を第２の実施例に適用した例を示しているが、ＥＳＤ保護回路１１８を第１の実施例に適用してもよい。すなわち、図１５においてＥＳＤ保護回路１１０の代わりにＥＳＤ保護回路１０８を設けるようにしてもよい。
また、本実施例では、ＥＳＤ保護回路１１８とＥＳＤ保護回路１０９，１１０を同時に設ける構成で説明したが、ＥＳＤ保護回路１１８のみを設けるようにしてもよい。
本発明は、光変調器を駆動するドライバ回路に適用することができる。
１００ａ～１００ｆ…ドライバ回路、１０１…入力バッファ、１０２…利得制御増幅器、１０３…前置増幅器、１０４ａ…出力回路、１０７～１１０，１１３，１１６～１１８…ＥＳＤ保護回路、１１１，１１２，１１４，１１５，１１１０，１１１１，１１１２，１１２０，１１２１，１１２２，１１４０，１１４１，１１４２，１１５０，１１５１，１１５２…伝送線路、Ｑ１００～Ｑ１０４…トランジスタ、Ｄ１１０～Ｄ１２９…ダイオード、Ｃ１００，Ｃ１０１…ＤＣカットキャパシタ、Ｒ１００～Ｒ１０５…入力終端抵抗。

Claims (6)

  1. ドライバ回路の正相側の第１の入力信号端子と逆相側の第２の入力信号端子とに接続されたＥＳＤ保護回路と、
    一端が前記ＥＳＤ保護回路に接続された第１、第２のキャパシタと、
    非反転入力端子が前記第１のキャパシタの他端に接続され、反転入力端子が前記第２のキャパシタの他端に接続された入力バッファとを備え、
    前記ＥＳＤ保護回路は、
    入力端が前記第１の入力信号端子に接続され、出力端が前記第１のキャパシタの一端に接続された第１の伝送線路と、
    入力端が前記第２の入力信号端子に接続され、出力端が前記第２のキャパシタの一端に接続された第２の伝送線路と、
    前記第１の伝送線路に沿って配置され、一端が前記第１の伝送線路に接続されたＮ個（Ｎは２以上の整数）の第１の入力終端抵抗と、
    前記第２の伝送線路に沿って配置され、一端が前記第２の伝送線路に接続され、他端が前記第１の入力終端抵抗の他端に接続されたＮ個の第２の入力終端抵抗と、
    直列に接続された前記第１、第２の入力終端抵抗の組毎に設けられ、アノードが前記第１、第２の入力終端抵抗の接続点に接続され、カソードが電源電圧に接続されたＮ個の第１のダイオードと、
    前記第１のダイオード毎に設けられ、アノードがグラウンドに接続され、カソードが前記第１のダイオードのアノードに接続されたＮ個の第２のダイオードとから構成され、
    前記第１の入力終端抵抗の抵抗値はＮ×５０Ωであり、前記第２の入力終端抵抗の抵抗値はＮ×５０Ωであり、
    前記第１の伝送線路と、前記Ｎ個の第１の入力終端抵抗と、前記Ｎ個の第１のダイオードとから構成される擬似伝送線路の特性インピーダンスが５０Ωであり、
    前記第２の伝送線路と、前記Ｎ個の第２の入力終端抵抗と、前記Ｎ個の第２のダイオードとから構成される擬似伝送線路の特性インピーダンスが５０Ωであることを特徴とするドライバ回路。
  2. ドライバ回路の正相側の第１の入力信号端子と逆相側の第２の入力信号端子とに接続されたＥＳＤ保護回路と、
    一端が前記ＥＳＤ保護回路に接続された第１、第２のキャパシタと、
    非反転入力端子が前記第１のキャパシタの他端に接続され、反転入力端子が前記第２のキャパシタの他端に接続された入力バッファとを備え、
    前記ＥＳＤ保護回路は、
    入力端が前記第１の入力信号端子に接続され、出力端が前記第１のキャパシタの一端に接続された第１の伝送線路と、
    入力端が前記第２の入力信号端子に接続され、出力端が前記第２のキャパシタの一端に接続された第２の伝送線路と、
    前記第１の伝送線路に沿って配置され、一端が前記第１の伝送線路に接続された複数の第１の入力終端抵抗と、
    前記第２の伝送線路に沿って配置され、一端が前記第２の伝送線路に接続され、他端が前記第１の入力終端抵抗の他端に接続された複数の第２の入力終端抵抗と、
    直列に接続された前記第１、第２の入力終端抵抗の複数の組のうち１つおきの組毎に設けられ、アノードが前記第１、第２の入力終端抵抗の接続点に接続され、カソードが電源電圧に接続された複数の第１のダイオードと、
    アノードがグラウンドに接続され、前記第１、第２の入力終端抵抗の複数の組のうち前記第１のダイオードが接続されていない第１、第２の入力終端抵抗の接続点にカソードが接続された複数の第２のダイオードとから構成されることを特徴とするドライバ回路。
  3. ドライバ回路の正相側の第１の入力信号端子と逆相側の第２の入力信号端子とに接続されたＥＳＤ保護回路と、
    一端が前記ＥＳＤ保護回路に接続された第１、第２のキャパシタと、
    非反転入力端子が前記第１のキャパシタの他端に接続され、反転入力端子が前記第２のキャパシタの他端に接続された入力バッファとを備え、
    前記ＥＳＤ保護回路は、
    入力端が前記第１の入力信号端子に接続され、出力端が前記第１のキャパシタの一端に接続された第１の伝送線路と、
    入力端が前記第２の入力信号端子に接続され、出力端が前記第２のキャパシタの一端に接続された第２の伝送線路と、
    前記第１の伝送線路の出力端と前記第２の伝送線路の出力端との間に直列に接続された第１、第２の入力終端抵抗と、
    前記第１の伝送線路に沿って配置され、アノードが前記第１の伝送線路に接続され、カソードが電源電圧に接続された複数の第１のダイオードと、
    前記第１のダイオード毎に設けられ、アノードがグラウンドに接続され、カソードが前記第１の伝送線路に接続された複数の第２のダイオードと、
    前記第２の伝送線路に沿って配置され、アノードが前記第２の伝送線路に接続され、カソードが前記電源電圧に接続された複数の第３のダイオードと、
    前記第３のダイオード毎に設けられ、アノードがグラウンドに接続され、カソードが前記第２の伝送線路に接続された複数の第４のダイオードとから構成され、
    前記第１のダイオードと前記第２のダイオードとは、前記第１の伝送線路の異なる点に接続されるように交互に配置され、
    前記第３のダイオードと前記第４のダイオードとは、前記第２の伝送線路の異なる点に接続されるように交互に配置されることを特徴とするドライバ回路。
  4. 非反転出力端子がドライバ回路の正相側の第１の出力信号端子に接続され、反転出力端子がドライバ回路の逆相側の第２の出力信号端子に接続された出力回路と、
    前記第１、第２の出力信号端子に接続された第１のＥＳＤ保護回路とを備え、
    前記第１のＥＳＤ保護回路は、
    アノードが前記第１の出力信号端子に接続され、カソードが電源電圧に接続された第１のダイオードと、
    アノードが前記第２の出力信号端子に接続され、カソードが前記電源電圧に接続された第２のダイオードとから構成され、
    前記出力回路は、
    ベース端子に光変調器の駆動のための差動信号が入力される第１、第２のトランジスタと、
    コレクタ端子が前記第１の出力信号端子に接続され、エミッタ端子が前記第１のトランジスタのコレクタ端子に接続された第３のトランジスタと、
    コレクタ端子が前記第２の出力信号端子に接続され、エミッタ端子が前記第２のトランジスタのコレクタ端子に接続された第４のトランジスタと、
    前記第３、第４のトランジスタのベース端子に接続された第２のＥＳＤ保護回路とから構成され、
    前記第２のＥＳＤ保護回路は、
    アノードがグラウンドに接続され、カソードが前記第３のトランジスタのベース端子に接続された第３のダイオードと、
    アノードがグラウンドに接続され、カソードが前記第４のトランジスタのベース端子に接続された第４のダイオードとから構成されることを特徴とするドライバ回路。
  5. 非反転出力端子がドライバ回路の正相側の第１の出力信号端子に接続され、反転出力端子がドライバ回路の逆相側の第２の出力信号端子に接続された出力回路と、
    前記出力回路と前記第１、第２の出力信号端子との間に接続された第１のＥＳＤ保護回路とを備え、
    前記第１のＥＳＤ保護回路は、
    入力端が前記出力回路の非反転出力端子に接続され、出力端が前記第１の出力信号端子に接続された第１の伝送線路と、
    入力端が前記出力回路の反転出力端子に接続され、出力端が前記第２の出力信号端子に接続された第２の伝送線路と、
    前記第１の伝送線路に沿って配置され、アノードが前記第１の伝送線路に接続され、カソードが電源電圧に接続された複数の第１のダイオードと、
    前記第２の伝送線路に沿って配置され、アノードが前記第２の伝送線路に接続され、カソードが前記電源電圧に接続された複数の第２のダイオードとから構成され、
    前記出力回路は、
    ベース端子に光変調器の駆動のための差動信号が入力される第１、第２のトランジスタと、
    コレクタ端子が前記第１の出力信号端子に接続され、エミッタ端子が前記第１のトランジスタのコレクタ端子に接続された第３のトランジスタと、
    コレクタ端子が前記第２の出力信号端子に接続され、エミッタ端子が前記第２のトランジスタのコレクタ端子に接続された第４のトランジスタと、
    前記第３、第４のトランジスタのベース端子に接続された第２のＥＳＤ保護回路とから構成され、
    前記第２のＥＳＤ保護回路は、
    アノードがグラウンドに接続され、カソードが前記第３のトランジスタのベース端子に接続された第３のダイオードと、
    アノードがグラウンドに接続され、カソードが前記第４のトランジスタのベース端子に接続された第４のダイオードとから構成されることを特徴とするドライバ回路。
  6. 請求項４または５記載のドライバ回路において、
    前記出力回路は、
    ベース端子が出力回路の非反転入力端子に接続された前記第１のトランジスタと、
    ベース端子が出力回路の反転入力端子に接続された前記第２のトランジスタと、
    ベース端子が第１のバイアス電圧に接続され、コレクタ端子が前記第１の出力信号端子に接続され、エミッタ端子が前記第１のトランジスタのコレクタ端子に接続された前記第３のトランジスタと、
    ベース端子が前記第１のバイアス電圧に接続され、コレクタ端子が前記第２の出力信号端子に接続され、エミッタ端子が前記第２のトランジスタのコレクタ端子に接続された前記第４のトランジスタと、
    ベース端子が第２のバイアス電圧に接続され、コレクタ端子が前記第１、第２のトランジスタのエミッタ端子に接続され、エミッタ端子がグラウンドに接続された第５のトランジスタと、
    前記第２のＥＳＤ保護回路とから構成されることを特徴とするドライバ回路。
JP2022538526A 2020-07-21 2020-07-21 ドライバ回路 Active JP7420258B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2020/028253 WO2022018823A1 (ja) 2020-07-21 2020-07-21 ドライバ回路

Publications (2)

Publication Number Publication Date
JPWO2022018823A1 JPWO2022018823A1 (ja) 2022-01-27
JP7420258B2 true JP7420258B2 (ja) 2024-01-23

Family

ID=79729346

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022538526A Active JP7420258B2 (ja) 2020-07-21 2020-07-21 ドライバ回路

Country Status (3)

Country Link
US (1) US20230275581A1 (ja)
JP (1) JP7420258B2 (ja)
WO (1) WO2022018823A1 (ja)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000510653A (ja) 1997-04-16 2000-08-15 ザ ボード オブ トラスティーズ オブ ザ リーランド スタンフォード ジュニア ユニバーシティ 高速集積回路のための分散型ｅｓｄ保護デバイス
JP2003023101A (ja) 2001-07-05 2003-01-24 Mitsubishi Electric Corp 半導体装置
US20060256489A1 (en) 2005-05-10 2006-11-16 Taiwan Semiconductor Manufacturing Co., Ltd. ESD protection circuits with impedance matching for radio-frequency applications
JP2010233140A (ja) 2009-03-30 2010-10-14 Hitachi Ltd 半導体集積回路装置
JP2011228372A (ja) 2010-04-16 2011-11-10 Toshiba Corp 半導体集積回路装置
US20130308232A1 (en) 2012-05-16 2013-11-21 Nxp B.V. Protection circuit
JP2017175008A (ja) 2016-03-24 2017-09-28 アンリツ株式会社 Ｅｓｄ保護回路およびｅｓｄ保護方法
CN108322195A (zh) 2017-01-16 2018-07-24 天津大学（青岛）海洋工程研究院有限公司 一种具有静电放电保护电路的功率放大器

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0779231B2 (ja) * 1986-06-20 1995-08-23 富士通株式会社 インタフェイス回路
JPH02170458A (ja) * 1988-12-22 1990-07-02 Sony Corp 保護回路
JP2838836B2 (ja) * 1990-04-26 1998-12-16 富士通株式会社 半導体集積回路及び半導体集積回路装置
JPH07226557A (ja) * 1994-02-15 1995-08-22 Hitachi Ltd 電子回路およびこれを用いた半導体装置
TW431042B (en) * 1999-05-18 2001-04-21 Sunplus Technology Co Ltd Electrostatic discharge protection apparatus of polydiode
US7009827B1 (en) * 2002-10-15 2006-03-07 Silicon Image, Inc. Voltage swing detection circuit for hot plug event or device detection via a differential link
US6738248B1 (en) * 2002-10-28 2004-05-18 Lsi Logic Corporation ESD protection circuit for low amplitude signals
US7218491B2 (en) * 2002-12-23 2007-05-15 Intel Corporation Electrostatic discharge protection unit including equalization
US8346198B2 (en) * 2005-06-30 2013-01-01 Silicon Laboratories Inc. Low noise amplifier for a radio receiver
US9019669B1 (en) * 2012-12-19 2015-04-28 Pmc-Sierra Us, Inc. Distributed electrostatic discharge protection circuit
US9438188B2 (en) * 2014-09-15 2016-09-06 Qualcomm Incorporated Common-gate amplifier for high-speed DC-coupling communications
US9432230B1 (en) * 2015-10-21 2016-08-30 Freescale Semiconductor, Inc. Passive equalizer capable of use in a receiver
US20190089150A1 (en) * 2017-09-19 2019-03-21 Kandou Labs, S.A. Distributed electrostatic discharge protection for chip-to-chip communications interface
JP2022081070A (ja) * 2020-11-19 2022-05-31 住友電気工業株式会社 静電気保護回路および半導体集積回路

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000510653A (ja) 1997-04-16 2000-08-15 ザ ボード オブ トラスティーズ オブ ザ リーランド スタンフォード ジュニア ユニバーシティ 高速集積回路のための分散型ｅｓｄ保護デバイス
JP2003023101A (ja) 2001-07-05 2003-01-24 Mitsubishi Electric Corp 半導体装置
US20060256489A1 (en) 2005-05-10 2006-11-16 Taiwan Semiconductor Manufacturing Co., Ltd. ESD protection circuits with impedance matching for radio-frequency applications
JP2010233140A (ja) 2009-03-30 2010-10-14 Hitachi Ltd 半導体集積回路装置
JP2011228372A (ja) 2010-04-16 2011-11-10 Toshiba Corp 半導体集積回路装置
US20130308232A1 (en) 2012-05-16 2013-11-21 Nxp B.V. Protection circuit
JP2017175008A (ja) 2016-03-24 2017-09-28 アンリツ株式会社 Ｅｓｄ保護回路およびｅｓｄ保護方法
CN108322195A (zh) 2017-01-16 2018-07-24 天津大学（青岛）海洋工程研究院有限公司 一种具有静电放电保护电路的功率放大器

Also Published As

Publication number Publication date
JPWO2022018823A1 (ja) 2022-01-27
US20230275581A1 (en) 2023-08-31
WO2022018823A1 (ja) 2022-01-27

Similar Documents

Publication Publication Date Title
CN1671040B (zh) 低噪声运算放大器
KR102422590B1 (ko) 격리기 제품을 위한 수신기 중간 가변 이득 스테이지
US11894655B2 (en) H-bridge integrated laser driver
JP2006325096A (ja) 高周波電力増幅器
US8618879B2 (en) Semiconductor device
JP2010171062A (ja) 光送信器
JP2009302859A (ja) 電力増幅器
US10942217B2 (en) Calibration of digital isolators
EP4358401A2 (en) Bias modulation active linearization for broadband amplifiers
KR102468237B1 (ko) 디지털 격리기들을 위한 리시버 프론트 엔드
JP7420258B2 (ja) ドライバ回路
JP4965602B2 (ja) 差動分布回路ｉｃパッケージ
US11799288B2 (en) Electrostatic protection circuit and semiconductor integrated circuit
US7003007B2 (en) System and method for using an output transformer for packaged laser diode drivers
JP4763662B2 (ja) トランスインピーダンスアンプ
JP4712061B2 (ja) トランスインピーダンスアンプ接続回路
US10003314B2 (en) Active device which has a high breakdown voltage, is memory-less, traps even harmonic signals and circuits used therewith
TWI799186B (zh) 傳送端電路
WO2022018824A1 (ja) 増幅回路およびドライバ回路
CN110838675A (zh) 一种高速大电流激光器驱动电路及其芯片
US11990747B2 (en) Electrostatic protection circuit and semiconductor integrated circuit
JP2001320267A (ja) Ｅｃｌ終端回路
CN116827331A (zh) 发送端电路
US20100134185A1 (en) Audio amplifier
JP5750178B1 (ja) 出力回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221102

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230711

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230906

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231225

R150 Certificate of patent or registration of utility model

Ref document number: 7420258

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150