CN110838675A - 一种高速大电流激光器驱动电路及其芯片 - Google Patents

Abstract

本发明公开了一种高速大电流激光器驱动电路及其芯片。驱动电路包括输入级电路、预驱动电路、负电容电路、有源反向端接电路、以及一个或多个并联连接的输出级电路。电压信号由输入级电路通过输入匹配并调整后输出电压信号，再通过预驱动电路放大后输出电压信号至输出级电路，最终产生输出调制电流信号，负电容电路产生负电容来减小输出级电容的输入电容，有源反向端接电路吸收因输出不匹配而产生的反射波。本发明由于避免在输出级使用端接电阻来吸收反射波使得电路功耗显著增大，使得电路在能较好地实现输出匹配的同时功耗相比传统电路下降很多，解决高速大电流驱动电路中因输出级使用端接电阻吸收激光器反射波而造成的功耗浪费问题。

Description

一种高速大电流激光器驱动电路及其芯片

技术领域

本发明涉及无线通信电子系统领域中的一种驱动电路及驱动芯片，尤其涉及的是一种高速大电流激光器驱动电路及高速大电流激光器驱动芯片。

背景技术

随着通信网络的快速发展，整个通信网络越来越多的需要用到高带宽、低损耗的光纤通信网络，而激光驱动电路则是整个光纤通信系统中光发射芯片中最为关键的电路。驱动电路的带宽以及能调制的电流大小对输出光信号的质量有着重大影响，驱动电路必须拥有足够的带宽以保证能够正常工作在高速率情况下不会产生码间干扰ISI(Inter-symbol Interference)，同时必须拥有一定的增益以获得足够大的调制电流以保证能使激光器工作时拥有足够大的消光比。

由于激光器内阻与PCB板传输线阻抗的不匹配，激光器驱动电路内部通常需要用一个端接器件(通常是无源片内电阻)吸收从激光器反射回来的信号。若端接电阻、激光器内阻与传输线阻抗完美匹配，则反射信号可以被完全吸收，但会因此浪费一半输出电流，造成了较大的功耗浪费。

发明内容

为了解决高速大电流驱动电路中因输出级使用端接电阻吸收激光器反射波而造成的功耗浪费问题，本发明提供一种高速大电流激光器驱动电路及高速大电流激光器驱动芯片。

为实现上述目的，本发明采用以下技术方案实现：一种高速大电流激光器驱动电路，其包括输入级电路、预驱动电路、负电容电路、有源反向端接电路、以及一个输出级电路或多个并联连接的输出级电路；电压信号V_IP、V_in由所述输入级电路输入，通过输入匹配并调整后输出电压信号V_1IP、V_1IN，再通过所述预驱动电路放大后输出电压信号V₊、V_－至所述输出级电路，最终产生调制而输出电流信号I_OP、I_ON，所述负电容电路产生负电容来减小所述输出级电容的输入电容；

其中，所述有源反向端接电路包括：一对晶体管M_7A、M_7B，一对晶体管M_6A、M_6B，一对晶体管M_5A、M_5B，一对晶体管M_S1、M_S2，一对电阻R_3A、R_3B，一对电容C₁、C₂；

晶体管M_5A、M_6A、M_7A的栅极均接收电压信号V₊，晶体管M_5B、M_6B、M_7B的栅极均接收电压信号V_－；晶体管M_5A、M_6A、M_7A的漏极共同连接到M_S2的栅极；晶体管M_5B、M_6B、M_7B的漏极共同连接到M_S1的栅极；晶体管M_5A、M_5B的源极都连接到一个尾电流源I_M1/k；晶体管M_6A、M_6B的源极都连接到一个尾电流源I_M2/k；晶体管M_7A、M_7B的源极都连接到一个尾电流源I_M3/k；

电阻R_3A、R_3B的一端连接一个电压源V_DD，电阻R_3A的另一端连接晶体管M_S2的栅极，电阻R_3B的另一端连接晶体管M_S1的栅极；晶体管M_S1、M_S2的漏极均连接到电压源V_DD；晶体管M_S1的源极连接到一个尾电流源I_B1，晶体管M_S2的源极连接到一个尾电流源I_B2；电容C₁的一端连接晶体管M_S2的源极而另一端作为电流信号I_OP的输出端，电容C₂的一端连接晶体管M_S1的源极而另一端作为电流信号I_ON的输出端。

作为上述方案的进一步改进，所述输入级电路包括：晶体管M_D，电阻R_INA、R_INB、R_1A、R_1B，一对晶体管M_1A、M_1B；

其中，晶体管M_1A、M_1B的栅极分别接收电压信号V_IP、V_IN，晶体管M_1A、M_1B的漏极分别输出电压信号V_1IN、V_1IP，晶体管M_1A、M_1B的源极都连接到一个尾电流源I₁；

电阻R_INA的一端连接一个电压源V_cm，电阻R_INA的另一端连接晶体管M_1A的栅极；

电阻R_INB的一端连接电压源V_cm，电阻R_INB的另一端连接晶体管M_1B的栅极；

电阻R_1A的一端连接晶体管M_1A的漏极，电阻R_1A的另一端连接晶体管M_D的源极，晶体管M_D的栅极和漏极均连接电压源V_DD；

电阻R_1B的一端连接晶体管M_1B的漏极，电阻R_1B的另一端连接晶体管M_D的源极。

进一步地，电阻R_INA、R_INB的电阻值均为50欧姆。

作为上述方案的进一步改进，所述预驱动电路包括：一对晶体管M_2A、M_2B，一对电阻R_2A、R_2B；

其中，晶体管M_2A、M_2B的栅极分别接收电压信号V_1IP、V_1IN，晶体管M_2A、M_2B的漏极分别输出电压信号V_－、V₊，晶体管M_2A、M_2B的源极都连接到一个尾电流源I₂。

作为上述方案的进一步改进，所述负电容电路包括：一对晶体管M_3A、M_3B，电容C_c；

其中，晶体管M_3A、M_3B的栅极分别接收电压信号V₊、V_－，晶体管M_3A、M_3B的漏极分别输出电压信号V_－、V₊，晶体管M_3A、M_3B的源极分别连接到一个尾电流源I_3A、I_3B。

作为上述方案的进一步改进，所述输出级电路包括：一对晶体管M_4A、M_4B，一对晶体管M_CA、M_CB；

其中，晶体管M_4A、M_CA的栅极均接收电压信号V₊，晶体管M_4B、M_CB的栅极均接收电压信号V_－；晶体管M_4A、M_4B的源极都连接到一个尾电流源I_M1；晶体管M_4A、M_4B的漏极分别连接到电流信号I_OP的输出端和电流信号I_ON的输出端；晶体管M_CA的源极和漏极都连接到电流信号I_ON的输出端，晶体管M_CB的源极和漏极都连接到电流信号I_OP的输出端。

作为上述方案的进一步改进，当所述激光器驱动电路包括多个并联连接的输出级电路时，每个后级的输出级电路通过一个开关电路与前级的输出级电路连接，通过相应开关电路的导通与断开，在多个并联连接的输出级电路中选择至少一个输出级电路。

进一步地，所述开关电路包括晶体管M_S1、M_S2，晶体管M_S1、M_S2的栅极接收一个开关控制信号V_s，晶体管M_S1、M_S2的源极分别连接相应输出级电路的两个输入端，晶体管M_S1、M_S2的漏极分别接收电压信号V₊、V_－。

本发明还提供一种高速大电流激光器驱动芯片，其由上述任意高速大电流激光器驱动电路封装而成。

作为上述方案的进一步改进，所述芯片的引脚包括：

一对输入引脚，其用于将输入电压信号V_IP、V_IN引至所述输入级电路；

一对输出引脚，其用于从电流信号I_OP的输出端、电流信号I_ON的输出端分别引出输出电流信号I_OP、I_ON；

多个尾电流源引脚，其用于接入所述高速大电流激光器驱动电路需要的尾电流源；

多个电压源引脚，其用于接入所述高速大电流激光器驱动电路需要的电压源；

其中，当所述激光器驱动电路包括多个并联连接的输出级电路时，所述芯片的引脚还包括：

至少一个控制信号引脚，其用于接入至少一个控制信号，所述至少一个控制信号用于在多个并联连接的输出级电路中选择至少一个输出级电路。

本发明的高速大电流激光器驱动电路，由于避免在输出级使用端接电阻来吸收反射波使得电路功耗显著增大，使得电路在能较好地实现输出匹配的同时功耗相比传统电路下降很多。

附图说明

图1为本发明实施例提供的一种高速大电流激光器驱动电路的功能模块示意图。

图2为图1中去除输出级电路II、输出级电路III、有源反向端接电路后的电路示意图。

图3为图1中有源反向端接电路后的电路示意图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。

本发明的高速大电流激光器驱动电路包括输入级电路、预驱动电路、负电容电路、有源反向端接电路、一个输出级电路或多个并联连接的输出级电路。电压信号V_IP、V_IN由所述输入级电路输入，通过输入匹配并调整后输出电压信号V_1IP、V_1IN，再通过所述预驱动电路放大后输出电压信号V₊、V_－至所述输出级电路，最终产生调制而输出电流信号I_OP、I_ON，所述负电容电路产生负电容来减小所述输出级电容的输入电容。

针对高速大电流激光器驱动电路包含一个输出级电路的情况、高速大电流激光器驱动电路包含多个并联连接的输出级电路的情况，分成两个实施例进行详细展开说明。

实施例1

在本实施例中，高速大电流激光器驱动电路包含多个并联连接的输出级电路，如图1所示，具体有三个并联连接的输出级电路：输出级电路I、输出级电路II、输出级电路III。此时，输出级电路II通过一个开关电路与输出级电路I连接，输出级电路III通过一个开关电路与输出级电路II连接。通过相应开关电路的导通与断开，决定相应的输出级电路是否并联在内。由此可知：当所述激光器驱动电路包括多个并联连接的输出级电路时，每个后级的输出级电路通过一个开关电路与前级的输出级电路连接，通过相应开关电路的导通与断开，在多个并联连接的输出级电路中选择至少一个输出级电路。

开关电路可通过一对晶体管M_S1、M_S2来实现，晶体管M_S1、M_S2的栅极接收一个开关控制信号V_s，晶体管M_S1、M_S2的源极分别连接相应输出级电路的两个输入端，晶体管M_S1、M_S2的漏极分别接收电压信号V₊、V_－。通过提供开关控制信号V_s决定这一对晶体管M_S1、M_S2的导通与断开，从而控制相应的输出级电路是否工作。在本实施例中，由于具有三个并联连接的输出级电路，因此需要两个开关控制信号V_s进行控制，如开关控制信号V_s1、V_s2。

请结合图2，输入级电路包括：晶体管M_D，电阻R_INA、R_INB、R_1A、R_1B，一对晶体管M_1A、M_1B。晶体管M_1A、M_1B的栅极分别接收电压信号V_IP、V_IN，晶体管M_1A、M_1B的漏极分别输出电压信号V_1IN、V_1IP，晶体管M_1A、M_1B的源极都连接到一个尾电流源I₁。电阻R_INA的一端连接一个电压源V_cm，电阻R_INA的另一端连接晶体管M_1A的栅极。电阻R_INB的一端连接电压源V_cm，电阻R_INB的另一端连接晶体管M_1B的栅极。电阻R_1A的一端连接晶体管M_1A的漏极，电阻R_1A的另一端连接晶体管M_D的源极，晶体管M_D的栅极和漏极均连接电压源V_DD。电阻R_1B的一端连接晶体管M_1B的漏极，电阻R_1B的另一端连接晶体管M_D的源极。

电阻R_INA、R_INB的电阻值最好采用50欧姆，信号由输入级电路输入，输入级电路通过50Ω电阻完成输入匹配，采用连接的晶体管M_d用来调整下一级输入电压。

预驱动电路包括：一对晶体管M_2A、M_2B，一对电阻R_2A、R_2B。晶体管M_2A、M_2B的栅极分别接收电压信号V_1IP、V_1IN，晶体管M_2A、M_2B的漏极分别输出电压信号V_－、V₊，晶体管M_2A、M_2B的源极都连接到一个尾电流源I₂。电压信号V_1IP、V_1IN经过预驱动电路放大后输出至输出级电路最终产生调制电流信号I_OP、I_ON。

负电容电路包括：一对晶体管M_3A、M_3B，电容C_c。晶体管M_3A、M_3B的栅极分别接收电压信号V₊、V_－，晶体管M_3A、M_3B的漏极分别输出电压信号V_－、V₊，晶体管M_3A、M_3B的源极分别连接到一个尾电流源I_3A、I_3B。负电容电路产生负电容来减小输出级的输入电容。

三个输出级电路I、II、III的电路结构相同，输出级电路包括：一对晶体管M_4A、M_4B，一对晶体管M_CA、M_CB。晶体管M_4A、M_CA的栅极均接收电压信号V₊，晶体管M_4B、M_CB的栅极均接收电压信号V_－。晶体管M_4A、M_4B的源极都连接到一个尾电流源I_M1。晶体管M_4A、M_4B的漏极分别连接到电流信号I_OP的输出端和电流信号I_ON的输出端。晶体管M_CA的源极和漏极都连接到电流信号I_ON的输出端，晶体管M_CB的源极和漏极都连接到电流信号I_OP的输出端。

请结合图3，有源反向端接电路包括：一对晶体管M_7A、M_7B，一对晶体管M_6A、M_6B，一对晶体管M_5A、M_5B，一对晶体管M_S1、M_S2，一对电阻R_3A、R_3B，一对电容C₁、C₂。

晶体管M_5A、M_6A、M_7A的栅极均接收电压信号V₊，晶体管M_5B、M_6B、M_7B的栅极均接收电压信号V_－。晶体管M_5A、M_6A、M_7A的漏极共同连接到M_S2的栅极。晶体管M_5B、M_6B、M_7B的漏极共同连接到M_S1的栅极。晶体管M_5A、M_5B的源极都连接到一个尾电流源I_M1/k。晶体管M_6A、M_6B的源极都连接到一个尾电流源I_M2/k；晶体管M_7A、M_7B的源极都连接到一个尾电流源I_M3/k。

电阻R_3A、R_3B的一端连接一个电压源V_DD，电阻R_3A的另一端连接晶体管M_S2的栅极，电阻R_3B的另一端连接晶体管M_S1的栅极。晶体管M_S1、M_S2的漏极均连接到电压源V_DD。晶体管M_S1的源极连接到一个尾电流源I_B1，晶体管M_S2的源极连接到一个尾电流源I_B2。电容C₁的一端连接晶体管M_S2的源极而另一端作为电流信号I_OP的输出端，电容C₂的一端连接晶体管M_S1的源极而另一端作为电流信号I_ON的输出端。

有源反向端接电路通过电容C₁、C₂吸收因输出不匹配而产生的反射波。输出调制电流为：当开关控制信号V_s1、V_s2均为0时，输出调制电流10-50mA；V_s1＝1，V_s2＝0，输出调制电流为100mA；V_s1＝V_s2＝1时，输出调制电流为150mA。由于避免在输出级使用端接电阻来吸收反射波使得电路功耗显著增大，使得电路在能较好地实现输出匹配的同时功耗相比传统电路下降很多。

本发明还通过连接的晶体管M_D实现调节下级电路的输入电压(即电压信号V_1IP、V_1IN)，无需缓冲器，具体连接关系为：晶体管M_D的栅极和漏极一起连接电压源V_DD，源极与电阻R_1A、R_1B相连。本发明还通过电容C₁、C₂隔离有源反向端接电路的输出直流电平对输出级电路的影响，同时保障输出产生的反射波能通过C₁、C₂被晶体管MS1、MS2吸收，无需额外的直流失调消除电路来消除直流偏移节省了芯片面积、功耗，同时输出级电路无需使用端接电阻吸收反射波从而大大降低功耗，具体连接关系为：电容C₁连接晶体管M_S2源极和I_OP，电容C₂连接晶体管M_S3源极和电流信号I_ON输出端，晶体管M_S1、M_S2的漏极连接到电压源V_DD，源极分别连接到尾电流源I_B1、I_B2，晶体管M_S1、M_S2的栅极分别连接晶体管M_5A、M_5B的漏极。

实施例2

本实施例与实施例1基本相同，输入级电路通过两个组织为50Ω的电阻R_INA、R_INB实现输入匹配。两个电阻R_INA、R_INB一端共同接外部电压源V_CM，另一端分别接至晶体管M_1A和M_1B的栅极。晶体管M_1A和M_1B的源极共同连接至尾电流源I₁，漏极分别接到电阻R_1A、R_1B的一端，电阻R_1A、R_1B的另一端共同接到晶体管M_D的源极。晶体管M_D的栅极和漏极一起连接电压源V_DD，连接的晶体管M_D能调整输入级输出电压(即下级电路的输入电压)使晶体管M_2A、M_2B在切换时工作在饱和区。预驱动电路中晶体管M_2A、M_2B的栅极分别连接到晶体管M_1A、M_1B的漏极，两者源极共同连接到尾电流源I₂，电阻R_2A、R_2B分别连接晶体管M_2A、M_2B的漏极和V_DD。负电容电路中晶体管M_3A的栅极与晶体管M_3B的漏极连接，晶体管M_3B的栅极与晶体管M_3A的漏极连接，两者源极分别接到尾电流源I_3A、I_3B，两者漏极分别接到晶体管M_2A、M_2B的漏极，电容C_c两端分别与晶体管M_3A、M_3B的源极相连，交叉耦合的晶体管M_3A、M_3B与连接在晶体管M_3A、M_3B之间的电容C_c可以在预驱动电路输出端(即输出级电路输入端)产生一个负电容，可以减小输出级输入电容，增大电路带宽，提升速度。输出级电路I、II、III内部结构相同，输出级电路I中晶体管M_4A、M_4B的栅极分别与晶体管M_3B、M_3A的漏极相连，漏极分别连接到电流信号I_OP、I_ON，源极共同连接到尾电流源I_M1，晶体管M_CA、M_CB构成NMOS电容，可以减小晶体管M_4A、M_4B的密勒效应，其栅极分别连接到晶体管M_4A、M_4B的栅极，各自的源极和漏极相连，并分别连接到晶体管M_4B、M_4A的漏极。

晶体管M_5A、M_6A、M_7A的漏极共同连接到晶体管M_S1的栅极，晶体管M_5B、M_6B、M_7B的漏极共同连接到晶体管M_S2的栅极。晶体管M_5A、M_5B的源极连接到尾电流源I_M1/k，晶体管M_6A、M_6B的源极连接到尾电流源I_M2/k，晶体管M_7A、M_7B的源极连接到尾电流源I_M3/k，电阻R_3A、R_3B分别连接晶体管M_S1栅极和电压源V_DD、晶体管M_S2栅极和电压源V_DD。晶体管M_S1、M_S2的漏极连接到电压源V_DD，源极分别连接到尾电流源I_B1、I_B2。电容C₁连接晶体管M_S2源极和电流信号I_OP的输出端，电容C₂连接晶体管M_S3源极和电流信号I_ON的输出端，通过晶体管M_S1、M_S2组成源极跟随器，从而在源极产生20Ω左右的低阻来吸收电流信号I_OP、I_ON产生的反射波。电容C₁、C₂则可以隔离有源反向端接电路对输出级电路产生直流影响，反射波则可以通过电容C₁、C₂被晶体管M_S1、M_S2吸收。

本实施例与实施例1的区别在于，在本实施例中，高速大电流激光器驱动电路包含一个输出级电路。

实施例3

本实施例介绍的是一种高速大电流激光器驱动芯片，这种芯片由实施例1的高速大电流激光器驱动电路封装而成。

所述芯片的引脚至少有：一对输入引脚、对输出引脚、12个尾电流源引脚、2个电压源引脚、2个控制信号引脚。如，这对输入引脚用于将输入电压信号V_IP、V_IN引至所述输入级电路；这对输出引脚用于从电流信号I_OP的输出端、电流信号I_ON的输出端分别引出输出电流信号I_OP、I_ON；12个尾电流源引脚用于接入尾电流源I₁、I₂、I_3A、I_3B、I_M1/k、I_M2/k、I_M3/k、I_B1、I_B2、3个I_M1；2个电压源引脚用于接入电压源V_DD、V_cm；2个控制信号引脚用于分别接入控制信号V_s1、V_s2。

封装成芯片的模式，更易于高速大电流激光器驱动电路的推广与应用。

实施例4

本实施例介绍的是一种高速大电流激光器驱动芯片，这种芯片由实施例2的高速大电流激光器驱动电路封装而成。由于实施例1与实施例2的区别在于：实施例2的高速大电流激光器驱动电路包含一个输出级电路。因此，本实施例的高速大电流激光器驱动芯片，对应的引脚也不需要设置控制信号引脚，无需接入控制信号V_s。

以上仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种高速大电流激光器驱动电路，其包括输入级电路、预驱动电路、负电容电路、一个输出级电路或多个并联连接的输出级电路；电压信号V_IP、V_in由所述输入级电路输入，通过输入匹配并调整后输出电压信号V_1IP、V_1IN，再通过所述预驱动电路放大后输出电压信号V₊、V_－至所述输出级电路，最终产生输出调制电流信号I_OP、I_ON，所述负电容电路产生负电容来减小所述输出级电容的输入电容；其特征在于，所述激光器驱动电路还包括有源反向端接电路；

所述有源反向端接电路包括：一对晶体管M_7A、M_7B，一对晶体管M_6A、M_6B，一对晶体管M_5A、M_5B，一对晶体管M_S1、M_S2，一对电阻R_3A、R_3B，一对电容C₁、C₂；

其中，晶体管M_5A、M_6A、M_7A的栅极均接收输入电压信号V₊，晶体管M_5B、M_6B、M_7B的栅极均接收输入电压信号V_－；晶体管M_5A、M_6A、M_7A的漏极共同连接到M_S2的栅极；晶体管M_5B、M_6B、M_7B的漏极共同连接到M_S1的栅极；晶体管M_5A、M_5B的源极都连接到一个尾电流源I_M1/k；晶体管M_6A、M_6B的源极都连接到一个尾电流源I_M2/k；晶体管M_7A、M_7B的源极都连接到一个尾电流源I_M3/k；

电阻R_3A、R_3B的一端连接一个电压源V_DD，电阻R_3A的另一端连接晶体管M_S2的栅极，电阻R_3B的另一端连接晶体管M_S1的栅极；晶体管M_S1、M_S2的漏极均连接到电压源V_DD；晶体管M_S1的源极连接到一个尾电流源I_B1，晶体管M_S2的源极连接到一个尾电流源I_B2；电容C₁的一端连接晶体管M_S2的源极而另一端作为电流信号I_OP的输出端，电容C₂的一端连接晶体管M_S1的源极而另一端作为电流信号I_ON的输出端。

2.如权利要求1所述的高速大电流激光器驱动电路，其特征在于，所述输入级电路包括：晶体管M_D，电阻R_INA、R_INB、R_1A、R_1B，一对晶体管M_1A、M_1B；

其中，晶体管M_1A、M_1B的栅极分别接收电压信号V_IP、V_IN，晶体管M_1A、M_1B的漏极分别输出电压信号V_1IN、V_1IP，晶体管M_1A、M_1B的源极都连接到一个尾电流源I₁；

电阻R_INA的一端连接一个电压源V_cm，电阻R_INA的另一端连接晶体管M_1A的栅极；

电阻R_INB的一端连接电压源V_cm，电阻R_INB的另一端连接晶体管M_1B的栅极；

电阻R_1A的一端连接晶体管M_1A的漏极，电阻R_1A的另一端连接晶体管M_D的源极，晶体管M_D的栅极和漏极均连接电压源V_DD；

电阻R_1B的一端连接晶体管M_1B的漏极，电阻R_1B的另一端连接晶体管M_D的源极。

3.如权利要求2所述的高速大电流激光器驱动电路，其特征在于，电阻R_INA、R_INB的电阻值均为50欧姆。

4.如权利要求1所述的高速大电流激光器驱动电路，其特征在于，所述预驱动电路包括：一对晶体管M_2A、M_2B，一对电阻R_2A、R_2B；

其中，晶体管M_2A、M_2B的栅极分别接收电压信号V_1IP、V_1IN，晶体管M_2A、M_2B的漏极分别输出电压信号V_－、V₊，晶体管M_2A、M_2B的源极都连接到一个尾电流源I₂。

5.如权利要求1所述的高速大电流激光器驱动电路，其特征在于，所述负电容电路包括：一对晶体管M_3A、M_3B，电容C_c；

其中，晶体管M_3A、M_3B的栅极分别接收电压信号V₊、V_－，晶体管M_3A、M_3B的漏极分别输出电压信号V_－、V₊，晶体管M_3A、M_3B的源极分别连接到一个尾电流源I_3A、I_3B。

6.如权利要求1所述的高速大电流激光器驱动电路，其特征在于，所述输出级电路包括：一对晶体管M_4A、M_4B，一对晶体管M_CA、M_CB；

其中，晶体管M_4A、M_CA的栅极均接收电压信号V₊，晶体管M_4B、M_CB的栅极均接收电压信号V_－；晶体管M_4A、M_4B的源极都连接到一个尾电流源I_M1；晶体管M_4A、M_4B的漏极分别连接到电流信号I_OP的输出端和电流信号I_ON的输出端；晶体管M_CA的源极和漏极都连接到电流信号I_ON的输出端，晶体管M_CB的源极和漏极都连接到电流信号I_OP的输出端。

7.如权利要求1所述的高速大电流激光器驱动电路，其特征在于，当所述激光器驱动电路包括多个并联连接的输出级电路时，每个后级的输出级电路通过一个开关电路与前级的输出级电路连接，通过相应开关电路的导通与断开，在多个并联连接的输出级电路中选择至少一个输出级电路。

8.如权利要求7所述的高速大电流激光器驱动电路，其特征在于，所述开关电路包括晶体管M_S1、M_S2，晶体管M_S1、M_S2的栅极接收一个开关控制信号V_s，晶体管M_S1、M_S2的源极分别连接相应输出级电路的两个输入端，晶体管M_S1、M_S2的漏极分别接收电压信号V₊、V_－。

9.一种高速大电流激光器驱动芯片，其特征在于，其由如权利要求1至8中任意一项所述的高速大电流激光器驱动电路封装而成。

10.如权利要求9所述的高速大电流激光器驱动芯片，其特征在于，所述芯片的引脚包括：

一对输入引脚，其用于将输入电压信号V_IP、V_IN引至所述输入级电路；

一对输出引脚，其用于从电流信号I_OP的输出端、电流信号I_ON的输出端分别引出输出电流信号I_OP、I_ON；

多个尾电流源引脚，其用于接入所述高速大电流激光器驱动电路需要的尾电流源；

多个电压源引脚，其用于接入所述高速大电流激光器驱动电路需要的电压源；

其中，当所述激光器驱动电路包括多个并联连接的输出级电路时，所述芯片的引脚还包括：

至少一个控制信号引脚，其用于接入至少一个控制信号，所述至少一个控制信号用于在多个并联连接的输出级电路中选择至少一个输出级电路。

Images