JP7357595B2 - 半導体装置および半導体装置の製造方法 - Google Patents
半導体装置および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP7357595B2 JP7357595B2 JP2020156028A JP2020156028A JP7357595B2 JP 7357595 B2 JP7357595 B2 JP 7357595B2 JP 2020156028 A JP2020156028 A JP 2020156028A JP 2020156028 A JP2020156028 A JP 2020156028A JP 7357595 B2 JP7357595 B2 JP 7357595B2
- Authority
- JP
- Japan
- Prior art keywords
- adhesive
- base plate
- slope
- semiconductor device
- recess
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 37
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 239000000853 adhesive Substances 0.000 claims description 85
- 230000001070 adhesive effect Effects 0.000 claims description 85
- 230000002093 peripheral effect Effects 0.000 claims description 29
- 229920005989 resin Polymers 0.000 claims description 13
- 239000011347 resin Substances 0.000 claims description 13
- 238000007789 sealing Methods 0.000 claims description 10
- 238000000034 method Methods 0.000 claims description 5
- 239000011248 coating agent Substances 0.000 claims description 4
- 238000000576 coating method Methods 0.000 claims description 4
- 238000005520 cutting process Methods 0.000 claims description 3
- 238000003825 pressing Methods 0.000 claims description 2
- 238000005304 joining Methods 0.000 claims 1
- 238000012986 modification Methods 0.000 description 8
- 230000004048 modification Effects 0.000 description 8
- 238000003892 spreading Methods 0.000 description 8
- 238000009736 wetting Methods 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 230000007423 decrease Effects 0.000 description 4
- 230000003247 decreasing effect Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000005219 brazing Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Die Bonding (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
本開示は、半導体装置および半導体装置の製造方法に関するものである。
半導体装置の製造工程において、ベース板とケースとの接合に接着剤が使用される。ベース板とケースとの接合の際に、塗布された接着剤が垂れ落ちないような構造を有する半導体装置がある。
例えば、特許文献１には、蓋体と絶縁基体との接着面が斜面であり、過剰に塗布された接着剤が垂れ落ちないように余計な接着剤を収容する窪みが絶縁基体の凹部の内側面に設けられた構造が開示されている。また、特許文献１には、接着剤としてはんだ、ろう材、ガラス、および有機樹脂接着剤が例として挙げられている。
しかしながら、特許文献１に記載の技術では、接着剤の塗布位置が規定されていないため、接着剤は蓋体と絶縁基体との接着面全体に塗布される。そのため、封止樹脂の硬化時に接着剤が昇温されて接着剤の粘度が低下した場合に、接着剤は斜面に沿って上側と下側に濡れ広がることとなる。その結果、接着剤の濡れ広がり方向を規制できないという問題があった。
そこで、本開示は、ベース板とケースとの接合に使用される接着剤の濡れ広がり方向を規制することが可能な技術を提供することを目的とする。
本開示に係る半導体装置は、ベース板と、接着剤を介して、前記ベース板の周縁部に接合されるケースとを備え、前記ベース板の周縁部には、前記接着剤が塗布される塗布位置である窪みと、前記窪みから外周側または内周側に向かって下る斜面とが形成されたものである。
本開示によれば、封止樹脂の硬化時に接着剤が昇温されて接着剤の粘度が低下した場合に、接着剤は窪みから斜面を伝って濡れ広がるため、接着剤の濡れ広がり方向を規制することができる。
＜実施の形態１＞
実施の形態１について、図面を用いて以下に説明する。図１は、実施の形態１に係る半導体装置の断面図である。図２は、実施の形態１に係る半導体装置が備えるベース板２とケース１との接合箇所の拡大断面図である。
実施の形態１について、図面を用いて以下に説明する。図１は、実施の形態１に係る半導体装置の断面図である。図２は、実施の形態１に係る半導体装置が備えるベース板２とケース１との接合箇所の拡大断面図である。
図１に示すように、ベース板２と、ケース１と、金属パターン３と、半導体素子４とを備えている。ベース板２は、平面視にて矩形状であり、絶縁性を有する樹脂により構成されている。
金属パターン３は、ベース板２の中央部に形成されている。すなわち、金属パターン３は、ベース板２の周縁部には形成されていない。金属パターン３は、例えばアルミニウム、銀、または銅により構成されている。
金属パターン３の上面には、半導体素子４がはんだ付けで固定されている。なお、図１には１つの半導体素子４が示されているが、１つに限定されず、２つ以上であってもよい。
半導体素子４は、例えばＩＧＢＴ（Insulated Gate Bipolar Transistor）チップ、または還流ダイオード（Free Wheel diode）チップである。
ケース１は、平面視にて矩形枠状であり、例えば樹脂により構成されている。ケース１の下端部には、全周に渡って凹部１ａが形成されている。凹部１ａは、ベース板２の周縁部に嵌合可能な形状に形成されている。なお、ケース１の内部には、図示しない封止樹脂が充填されている。
次に、図１と図２を用いて、ベース板２とケース１との接合について説明する。図１と図２に示すように、ケース１は、接着剤５を介して、ベース板２の周縁部に接合されている。ベース板２の周縁部には、窪み２ａと、斜面２ｂと、溝２ｃが形成されている。
窪み２ａは下方に凹む形状である。窪み２ａは、ベース板２の上面、具体的にはベース板２の周縁部の内周側に全周に渡って形成されている。窪み２ａは、接着剤５が塗布される塗布位置である。斜面２ｂは、窪み２ａから外周側に向かって下るように全周に渡って形成されている。窪み２ａからはみ出した接着剤５は、斜面２ｂを伝って下側に濡れ広がる。溝２ｃは、下方に凹む形状であり、斜面２ｂの下端部に全周に渡って形成されている。斜面２ｂを伝って下側に濡れ広がった接着剤５は溝２ｃに収容される。
ここで、斜面２ｂを伝って接着剤５が濡れ広がりやすくするために、斜面２ｂの傾斜角αは４５°以上６０°以下が望ましい。また、接着剤５は、例えば熱硬化性のエポキシ樹脂系接着剤である。接着剤５の温度が２５℃の場合、接着剤５の粘度は２５Ｐａ・ｓ以上であり、接着剤５の温度が５０℃以上の場合、接着剤５の粘度は１０Ｐａ・ｓ以下であることが望ましい。
半導体装置の製造工程では、金属パターン３の上面に半導体素子４が固定された後、接着剤５の温度を２５℃にしてベース板２の窪み２ａに接着剤５が塗布され、接着剤５を介して、ケース１はベース板２の周縁部に接合される。このとき、窪み２ａに塗布された接着剤５は濡れ広がりにくくなる。次に、ケース１内に封止樹脂が充填された後、封止樹脂の硬化時に、接着剤５が５０℃以上に昇温されると接着剤５の粘度が低下して濡れ広がりやすくなる。これにより、接着剤５を窪み２ａから斜面２ｂを伝って下側に濡れ広がらせることが可能となる。
このとき、ベース板２の窪み２ａと斜面２ｂは、プレス加工または切削加工により形成されることが望ましい。
次に、図３を用いて、実施の形態１の変形例について説明する。図３は、実施の形態１の変形例に係る半導体装置の断面図である。
図３に示すように、ベース板２の周縁部は、ベース板２の中央部よりも上方に突出している。ベース板２の周縁部には、窪み２ａと、斜面２ｄと、溝２ｅが形成されている。窪み２ａは、ベース板２の周縁部の外周側に全周に渡って形成されている。窪み２ａの外周側であるベース板２の端部は、窪み２ａよりも上方に突出しており、窪み２ａに塗布された接着剤５が窪み２ａからベース板２の端部を超えて外周側に濡れ広がらないようになっている。
斜面２ｄは、窪み２ａから内周側に向かって下るように全周に渡って形成されている。窪み２ａからはみ出した接着剤５は、斜面２ｄを伝って下側に濡れ広がる。溝２ｅは、下方に凹む形状であり、斜面２ｄの下端部に全周に渡って形成されている。斜面２ｄを伝って下側に濡れ広がった接着剤５は溝２ｅに収容される。なお、斜面２ｄを伝って接着剤５が濡れ広がりやすくするために、斜面２ｄの傾斜角αは４５°以上６０°以下が望ましい。
以上のように、実施の形態１および実施の形態１の変形例に係る半導体装置は、ベース板２と、接着剤５を介して、ベース板２の周縁部に接合されるケース１とを備え、ベース板２の周縁部には、接着剤５が塗布される塗布位置である窪み２ａと、窪み２ａから外周側または内周側に向かって下る斜面２ｂ，２ｄとが形成されている。
したがって、封止樹脂の硬化時に接着剤５が昇温されて接着剤５の粘度が低下した場合に、接着剤５は窪み２ａから斜面２ｂ，２ｄを伝って濡れ広がるため、接着剤５の濡れ広がり方向を規制することができる。また、窪み２ａが形成されることで接着剤５の塗布位置を規定することができる。
また、窪み２ａは、ベース板２の上面に設けられ、斜面２ｂは、窪み２ａから外周側に向かって下るように形成されている。したがって、封止樹脂の硬化時に接着剤５が昇温されて接着剤５の粘度が低下した場合に、接着剤５の濡れ広がり方向を窪み２ａから外周側に規制することができる。
また、ベース板２の周縁部は、ベース板２の中央部よりも上方に突出し、斜面２ｄは、窪み２ａから内周側に向かって下るように形成されている。したがって、封止樹脂の硬化時に接着剤５が昇温されて接着剤５の粘度が低下した場合に、接着剤５の濡れ広がり方向を窪み２ａから内周側に規制することができる。これにより、製品の外側へ接着剤５がはみ出すことを抑制できる。
また、斜面２ｂ，２ｄの傾斜角αは、４５°以上６０°以下であるため、接着剤５が昇温されて接着剤５の粘度が低下した際に、接着剤５は窪み２ａから斜面２ｂ，２ｄを伝って濡れ広がりやすくなる。
また、接着剤５の温度が２５℃の場合、接着剤５の粘度は２５Ｐａ・ｓ以上であり、接着剤５の温度が５０℃以上の場合、接着剤５の粘度は１０Ｐａ・ｓ以下である。半導体装置の製造方法は、接着剤５の温度を２５℃にしてベース板２の窪み２ａに接着剤５を塗布し、接着剤５を介して、ケース１をベース板２の周縁部に接合する工程（ａ）と、ケース１内に充填された封止樹脂の硬化時に、５０℃以上に昇温された接着剤５を窪み２ａから斜面２ｂ，２ｄを伝って下側に濡れ広がらせる工程（ｂ）とを備えている。
したがって、接着剤５を塗布した際には接着剤５が濡れ広がりにくいため、想定外の場所への接着剤５の付着およびはみ出しを抑制できる。一方、ベース板２とケース１との接合後には接着剤５が斜面２ｂ，２ｄを伝って濡れ広がりやすくなる。
また、窪み２ａと斜面２ｂ，２ｄは、プレス加工または切削加工により形成されているため、一般的なベース板２の加工方法を採用することでベース板２の加工費を抑えることができる。
＜実施の形態２＞
次に、実施の形態２に係る半導体装置について説明する。図４は、実施の形態２に係る半導体装置の断面図である。なお、実施の形態２において、実施の形態１で説明したものと同一の構成要素については同一符号を付して説明は省略する。
次に、実施の形態２に係る半導体装置について説明する。図４は、実施の形態２に係る半導体装置の断面図である。なお、実施の形態２において、実施の形態１で説明したものと同一の構成要素については同一符号を付して説明は省略する。
図４に示すように、実施の形態２では、ベース板２の周縁部は、ベース板２の中央部よりも上方に突出している。ベース板２の周縁部には、窪み２ａと、斜面６と、溝２ｃ，２ｅが形成されている。
斜面６は、窪み２ａから外周側に向かって下るように形成された第１斜面としての斜面２ｂと、窪み２ａから内周側に向かって下るように形成された第２斜面としての斜面２ｄとを含んでいる。
窪み２ａは、ベース板２の周縁部の中央に全周に渡って形成されている。斜面２ｂは、窪み２ａから外周側に向かって下るように全周に渡って形成されている。溝２ｃは、斜面２ｂの下端部に全周に渡って形成されている。斜面２ｂを伝って下側に濡れ広がった接着剤５は溝２ｃに収容される。斜面２ｄは、窪み２ａから内周側に向かって下るように全周に渡って形成されている。溝２ｅは、斜面２ｄの下端部に全周に渡って形成されている。斜面２ｄを伝って下側に濡れ広がった接着剤５は溝２ｅに収容される。なお、斜面２ｂ，２ｄの傾斜角αは、４５°以上６０°以下が望ましい。
次に、図５を用いて、実施の形態２の変形例について説明する。図５は、実施の形態２の変形例に係る半導体装置の断面図である。
図５に示すように、ケース１における窪み２ａに対向する部分には、窪み２ａに収容される突起１ｂが設けられている。突起１ｂは、ケース１の全周に渡って設けられている。ベース板２とケース１とを接合した際に、突起１ｂは窪み２ａに塗布された接着剤５を押しつぶすことにより、接着剤５の濡れ広がりを促進させることが可能である。
以上のように、実施の形態２および実施の形態２の変形例に係る半導体装置では、ベース板２の周縁部は、ベース板２の中央部よりも上方に突出している。斜面６は、窪み２ａから外周側に向かって下るように形成された第１斜面としての斜面２ｂと、窪み２ａから内周側に向かって下るように形成された第２斜面としての斜面２ｄとを含んでいる。
したがって、接着剤５の濡れ広がり方向を１方向ではなく、２方向にすることができるため、濡れ広がり時間を短縮できる。
また、ケース１における窪み２ａに対向する部分には、窪み２ａに収容される突起１ｂが設けられている。したがって、ベース板２とケース１とを接合した際に、突起１ｂは窪み２ａに塗布された接着剤５を押しつぶして濡れ広がりやすくすることで、濡れ広がり時間をさらに短縮することができる。
なお、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
１ ケース、１ｂ 突起、２ ベース板、２ａ 窪み、２ｂ，２ｄ 斜面、５ 接着剤、６ 斜面。
Claims (8)
- ベース板と、
接着剤を介して、前記ベース板の周縁部に接合されるケースと、を備え、
前記ベース板の周縁部には、前記接着剤が塗布される塗布位置である窪みと、前記窪みから外周側または内周側に向かって下る斜面とが形成された、半導体装置。 - 前記窪みは、前記ベース板の上面に設けられ、
前記斜面は、前記窪みから外周側に向かって下るように形成された、請求項１に記載の半導体装置。 - 前記ベース板の周縁部は、前記ベース板の中央部よりも上方に突出し、
前記斜面は、前記窪みから内周側に向かって下るように形成された、請求項１に記載の半導体装置。 - 前記ベース板の周縁部は、前記ベース板の中央部よりも上方に突出し、
前記斜面は、前記窪みから外周側に向かって下るように形成された第１斜面と、前記窪みから内周側に向かって下るように形成された第２斜面とを含む、請求項１に記載の半導体装置。 - 前記ケースにおける前記窪みに対向する部分には、前記窪みに収容される突起が設けられた、請求項４に記載の半導体装置。
- 前記斜面の傾斜角は、４５°以上６０°以下である、請求項１から請求項５のいずれか１項に記載の半導体装置。
- 請求項１から請求項６のいずれか１項に記載の半導体装置を製造する半導体装置の製造方法であって、
前記接着剤の温度が２５℃の場合、前記接着剤の粘度は２５Ｐａ・ｓ以上であり、前記接着剤の温度が５０℃以上の場合、前記接着剤の粘度は１０Ｐａ・ｓ以下であり、
（ａ）前記接着剤の温度を２５℃にして前記ベース板の前記窪みに前記接着剤を塗布し、前記接着剤を介して、前記ケースを前記ベース板の周縁部に接合する工程と、
（ｂ）前記ケース内に充填された封止樹脂の硬化時に、５０℃以上に昇温された前記接着剤を前記窪みから前記斜面を伝って下側に濡れ広がらせる工程と、
を備えた、半導体装置の製造方法。 - 前記窪みと前記斜面は、プレス加工または切削加工により形成された、請求項７に記載の半導体装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020156028A JP7357595B2 (ja) | 2020-09-17 | 2020-09-17 | 半導体装置および半導体装置の製造方法 |
| US17/341,518 US11640953B2 (en) | 2020-09-17 | 2021-06-08 | Semiconductor device and method of manufacturing semiconductor device |
| DE102021120887.4A DE102021120887B4 (de) | 2020-09-17 | 2021-08-11 | Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung |
| CN202111060852.6A CN114203644A (zh) | 2020-09-17 | 2021-09-10 | 半导体装置及半导体装置的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020156028A JP7357595B2 (ja) | 2020-09-17 | 2020-09-17 | 半導体装置および半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2022049804A JP2022049804A (ja) | 2022-03-30 |
| JP7357595B2 true JP7357595B2 (ja) | 2023-10-06 |
Family
ID=80351565
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2020156028A Active JP7357595B2 (ja) | 2020-09-17 | 2020-09-17 | 半導体装置および半導体装置の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US11640953B2 (ja) |
| JP (1) | JP7357595B2 (ja) |
| CN (1) | CN114203644A (ja) |
| DE (1) | DE102021120887B4 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5720153B2 (ja) | 2010-06-03 | 2015-05-20 | 三星エスディアイ株式会社Ｓａｍｓｕｎｇ ＳＤＩ Ｃｏ．，Ｌｔｄ． | 二次電池及び二次電池の電解液注入方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19755734A1 (de) | 1997-12-15 | 1999-06-24 | Siemens Ag | Verfahren zur Herstellung eines oberflächenmontierbaren optoelektronischen Bauelementes |
| JP2011054794A (ja) * | 2009-09-02 | 2011-03-17 | Panasonic Corp | 光学デバイス及びその製造方法 |
| US8836100B2 (en) * | 2009-12-01 | 2014-09-16 | Cisco Technology, Inc. | Slotted configuration for optimized placement of micro-components using adhesive bonding |
| JP2013026506A (ja) | 2011-07-22 | 2013-02-04 | Kyocera Corp | 電子部品収納用パッケージおよび電子装置 |
| KR102076044B1 (ko) | 2013-05-16 | 2020-02-11 | 삼성전자주식회사 | 반도체 패키지 장치 |
-
2020
- 2020-09-17 JP JP2020156028A patent/JP7357595B2/ja active Active
-
2021
- 2021-06-08 US US17/341,518 patent/US11640953B2/en active Active
- 2021-08-11 DE DE102021120887.4A patent/DE102021120887B4/de active Active
- 2021-09-10 CN CN202111060852.6A patent/CN114203644A/zh active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5720153B2 (ja) | 2010-06-03 | 2015-05-20 | 三星エスディアイ株式会社Ｓａｍｓｕｎｇ ＳＤＩ Ｃｏ．，Ｌｔｄ． | 二次電池及び二次電池の電解液注入方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2022049804A (ja) | 2022-03-30 |
| US11640953B2 (en) | 2023-05-02 |
| CN114203644A (zh) | 2022-03-18 |
| US20220084983A1 (en) | 2022-03-17 |
| DE102021120887A1 (de) | 2022-03-17 |
| DE102021120887B4 (de) | 2024-01-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10825758B2 (en) | Semiconductor device | |
| US7834442B2 (en) | Electronic package method and structure with cure-melt hierarchy | |
| TWI255532B (en) | Flip-chip ball grid array semiconductor package with heat-dissipating device and method for fabricating the same | |
| TWI464833B (zh) | 經熱增強之薄型半導體封裝件 | |
| KR101643332B1 (ko) | 초음파 웰딩을 이용한 클립 본딩 반도체 칩 패키지 및 그 제조 방법 | |
| CN104779217A (zh) | 具有翘曲控制结构的半导体器件封装件 | |
| JP2003124406A (ja) | 半導体装置 | |
| JP2019012755A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP2006100752A (ja) | 回路装置およびその製造方法 | |
| JP2006261519A (ja) | 半導体装置及びその製造方法 | |
| JP7357595B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2002329804A (ja) | 半導体装置 | |
| TW201003864A (en) | Chip package structure | |
| JP4144553B2 (ja) | 半導体装置の製造方法 | |
| JP4641423B2 (ja) | 半導体装置およびその製造方法 | |
| JP3022910B2 (ja) | 半導体装置の製造方法 | |
| US20220344297A1 (en) | Semiconductor package inhibiting viscous material spread | |
| KR100571273B1 (ko) | 반도체패키지 및 그 제조 방법 | |
| JP3807502B2 (ja) | 半導体装置の製造方法 | |
| JP2001250843A (ja) | 半導体素子及び半導体素子製造方法 | |
| JPH11224918A (ja) | 半導体装置及びその製造方法 | |
| JP2009246079A (ja) | 半導体パッケージおよびその製造方法 | |
| JP2008112767A (ja) | 半導体装置とその製造方法および半導体製造装置 | |
| KR101333398B1 (ko) | 반도체 디바이스 및 그 제조 방법 | |
| JP2005203557A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20221025 |
|
| TRDD | Decision of grant or rejection written | ||
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230823 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230829 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230926 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7357595 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |