JP7323454B2 - 固体撮像装置、及びａｂ級スーパーソースフォロワ - Google Patents

固体撮像装置、及びａｂ級スーパーソースフォロワ Download PDF

Info

Publication number
JP7323454B2
JP7323454B2 JP2019557097A JP2019557097A JP7323454B2 JP 7323454 B2 JP7323454 B2 JP 7323454B2 JP 2019557097 A JP2019557097 A JP 2019557097A JP 2019557097 A JP2019557097 A JP 2019557097A JP 7323454 B2 JP7323454 B2 JP 7323454B2
Authority
JP
Japan
Prior art keywords
current
voltage
circuit
source
variable current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019557097A
Other languages
English (en)
Other versions
JPWO2019107084A1 (ja
Inventor
真浩 樋口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nuvoton Technology Corp Japan
Original Assignee
Nuvoton Technology Corp Japan
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nuvoton Technology Corp Japan filed Critical Nuvoton Technology Corp Japan
Publication of JPWO2019107084A1 publication Critical patent/JPWO2019107084A1/ja
Application granted granted Critical
Publication of JP7323454B2 publication Critical patent/JP7323454B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/50—Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower
    • H03F3/505—Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
    • H03F3/08—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light
    • H03F3/087—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light with IC amplifier blocks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
    • H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
    • H03F3/3022—CMOS common source output SEPP amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/34—DC amplifiers in which all stages are DC-coupled
    • H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
    • H03F3/345—DC amplifiers in which all stages are DC-coupled with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/618—Noise processing, e.g. detecting, correcting, reducing or removing noise for random or high-frequency noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/219—Follower transistors are added at the input of the amplifier, e.g. source or emitter followers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/123—Simultaneous, i.e. using one converter per channel but with common control or reference circuits for multiple converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/50—Analogue/digital converters with intermediate conversion to time interval
    • H03M1/56—Input signal compared with linear ramp

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Amplifiers (AREA)

Description

本発明は固体撮像装置に用いるＡＤＣ（Analog to Digital Converter）の参照ランプ信号を駆動するＤＡＣ（Digital to Analog Converter）回路の出力バッファに関する。
一般的に固体撮像装置では、画素アレイの各列毎に対応したＡＤＣを内蔵し、水平走査期間内に画素アレイ一行分の画素出力信号のＡＤ変換を一度に処理する列並列ＡＤ変換方式が利用されており、ＡＤＣの回路方式としては、画素ピッチで決まる各列幅の領域に収まる回路規模の小さいシングルスロープ型ＡＤＣ（以後ＳＳ－ＡＤＣと記載）が用いられる。
また、ＳＳ－ＡＤＣには、全列ＡＤＣに共通の参照ランプ信号を供給するＤＡＣが備わり、このＤＡＣの出力段に低出力インピーダンスのバッファ回路であるスーパーソースフォロワを利用する方法が知られている。
また、特許文献１には、ＤＡＣの出力段にハイブリッドＡＢ級スーパーソースフォロワを用いる従来技術を開示している。
米国特許第７７３３１８２号明細書
ところで、高画素の固体撮像装置では、高速駆動や回路規模の増大、大面積による負荷の増大により増加する消費電力を削減するために、アナログ電源電圧の低電圧化が求められている（第１の要求）。
一方で、参照ランプ信号は、画素の飽和振幅電圧と比較できるだけの電圧振幅が必要であるため、アナログ電源電圧が低電圧化された場合でも、ＤＡＣ出力電圧振幅は同等の振幅の確保が求められている（第２の要求）。
しかしながら、特許文献１で開示された従来技術をＤＡＣ出力バッファに使用すると、上述した第１、第２の要求を満たすことが出来ないという課題を有している。
前記課題を鑑み、本発明は、入出力レンジがアナログ電源電圧に制限されず、従来技術よりもさらに低出力インピーダンスの新たなＡＢ級スーパーソースフォロワを提案し、固体撮像装置のＳＳ－ＡＤＣの参照ランプ信号を駆動するＤＡＣ出力バッファに利用することで、画素数の多い場合でもストリーキングとランダム横線ノイズを十分に抑制し、低電源電圧下でも画素出力の有効レンジを最大化できる固体撮像装置を提供するものである。
本発明の一態様に係る固体撮像装置は、複数の受光部を有する画素アレイ部と、参照ランプ信号を生成し出力するＤＡＣ回路とを備える固体撮像装置であって、前記ＤＡＣ回路は、参照信号発生回路と出力バッファとを有し、前記参照信号発生回路で生成した前記参照ランプ信号を前記出力バッファで複数の比較器に共通に低出力インピーダンスで供給前記出力バッファは、負荷に電流供給する時に前記負荷に電流を供給する第１の可変電流源と、前記負荷から電流を引き込む第２の可変電流源と、前記第１の可変電流源および前記第２の可変電流源の電流制御を行うフィードバック回路と、を備える。
本発明の一態様に係るＡＢ級スーパーソースフォロワは、ゲートを入力端子に接続し、ソースを出力端子および第１の定電流源に接続し、ドレインを第２の定電流源に接続した第１のトランジスタと、前記出力端子に接続され、前記出力端子に接続された負荷に電流供給が必要な時に前記負荷に電流を供給する第１の可変電流源と、前記出力端子に接続され、前記負荷からの電流シンクが必要な時に前記負荷から電流を引き込む第２の可変電流源と、前記第１のトランジスタのドレインに接続され、前記第１のトランジスタを流れる電流の変動を感知して増幅した信号に基づいて前記第１の可変電流源および前記第２の可変電流源の電流を相補的に制御するフィードバック回路とを備える。
本発明のＡＢ級スーパーソースフォロワを固体撮像装置の参照ランプ信号を駆動するＤＡＣの出力バッファに利用すれば、電源電圧範囲に対して参照ランプ信号振幅を広く確保できるので、電源電圧の低電圧化や画素飽和出力の大きい固体撮像素子に適用しても、ランプ信号振幅を十分広く確保できる。また、本発明のＡＢ級スーパーソースフォロワは、従来よりも出力インピーダンスが小さいので、ストリーキングやランダム横線ノイズが低減された良好な画質が得られる効果を奏する。
図１は、本発明の実施の形態１に係るＡＢ級スーパーソースフォロワの全体構成図である。 図２は、本発明の実施の形態１に係るＡＢ級スーパーソースフォロワの内部構成図である。 図３は、一般的なハイブリッドＡＢ級スーパーソースフォロワを示した図である。 図４は、本発明の実施の形態１のＡＢ級スーパーソースフォロワを示した図である。 図５は、本発明の実施の形態１に係る動作タイミングチャートである。 図６は、本発明の実施の形態１に係る他のＡＢ級スーパーソースフォロワを示した図である。 図７は、本発明の実施の形態１に係る他のＡＢ級スーパーソースフォロワを示した図である。 図８は、本発明の実施の形態１に係る他のＡＢ級スーパーソースフォロワを示した図である。 図９は、本発明の実施の形態１に係る他のＡＢ級スーパーソースフォロワを示した図である。 図１０は、本発明の実施の形態１に係る他の電流制御回路の構成を示した図である。 図１１は、本発明の実施の形態２に係る固体撮像装置を示した図である。 図１２は、本発明の実施の形態２に係る単位画素の構成を示した図である。 図１３は、本発明の実施の形態２に係る固体撮像装置の動作タイミングチャートである。
（実施の形態１）
以下、図面を参照としながら、本発明の実施の形態１に係る固体撮像装置について説明する。
図１は、本発明の実施の形態１に係る固体撮像装置に用いられるＡＢ級スーパーソースフォロワの全体構成図である。
図１に示されるように、本発明の実施の形態１に係る固体撮像装置に用いられるＡＢ級スーパーソースフォロワは、入力端子Ｖｉｎ、出力端子Ｖｏｕｔ、トランジスタ２０８、可変電流源（構成はソース接地トランジスタ）２０９、２１０、定電流源１０６、１０７、フィードバック回路３００、増幅器３０１、電流制御回路３０２を含んで構成される。
基本的な動作としては、出力端子Ｖｏｕｔへの負荷電流変動によってトランジスタ２０８のソースドレインパスを流れる電流が変動すると、フィードバック回路３００は、内部の増幅器３０１でその変動を増幅した後、電流制御回路３０２でその増幅信号を基に可変電流源２０９、２１０へ制御信号を出力し、トランジスタ２０８のソースドレインパスを流れる電流変動を打ち消すように可変電流源２０９，２１０の電流を制御する。
以下、詳細を説明するが、説明を容易にするため、増幅器３０１と電流制御回路３０２の内部構成や各電流源の回路構成を具体的に示した図２を用いて説明する。また、入力信号Ｖｉｎには単調減少の参照ランプ信号が入力される場合を例に挙げて説明する。
図２において、定電流源１０６、１０７、１０８および可変電流源２０９、２１０はソース接地トランジスタで構成している。増幅器３０１は、ゲート電圧が所定の電位に固定されたトランジスタ２１１と定電流源１０８で構成されるゲート接地増幅器となっている。定電流源１０６の電流は、定電流源１０７、１０８の電流の合計に等しく設定される。
また、電流制御回路３０２は、増幅器３０１の出力に応じて可変電流源２０９、２１０のゲート電圧を駆動する電流駆動回路３０３と、可変電流源２０９、２１０の直流電流を所望の電流に設定するバイアス回路３０４とで構成される。
入力端子Ｖｉｎから参照ランプ信号が入力されると、Ｖｏｕｔの電圧が下がり始めて、参照ランプ信号経路の配線容量や全列ＡＤＣのコンパレータ容量の負荷から電流が流入する。この時、定電流源１０７が電流を引き込み始めトランジスタ２０８のソースドレインパスの電流が減少するが、定電流源１０６の電流は一定のため、トランジスタ２０８のドレイン電圧が上昇する。
増幅器３０１は、トランジスタ２１１のゲートが電位固定され、トランジスタ２０８のドレインがトランジスタ２１１のソースに接続されているので、トランジスタ２０８のドレイン電圧の上昇をトランジスタ２１１のコンダクタンスにより増幅し、上昇方向の電圧変動として出力する。
電流駆動回路３０３は、増幅器３０１の出力に対し異なる電圧差を持つ同相信号を増幅率１倍で生成して可変電流源２０９、２１０のゲートを駆動する。
すなわち、可変電流源２０９、２１０のゲート電圧はそれぞれ上昇方向に制御されるので、可変電流源２０９のゲートソース間電圧が減少し電流も減少し、可変電流源２１０のゲートソース間電圧は増加するので電流が増加する。
よって、負荷から流入する電流は可変電流源２１０で引き込まれ、定電流源１０７の電流は維持されるのでトランジスタ２０８のソースドレインパスの電流も維持される。
ここで、本発明の理解を容易とするため、図面を参照としながら、一般的な回路について説明する。
図３に 一般的なソースフォロワの回路図を示す。
この回路は、トランジスタ２０５の電流変動に応じてノードＶｘを介して可変電流源２０６のゲートを制御し、かつトランジスタ２０４と定電流源１０４で構成されたゲート接地増幅器にて増幅し、ノードＶｙを介して可変電流源２０７のゲートを制御することで、ＡＢ級フィードバック構成としたものである。
この出力インピーダンスは、次式で表される。
Ｒｏ≒１／［ｇｍ１×ｒｏ１（ｇｍ２＋ｇｍ３×ｇｍ４×ｒｏ３）］ ・・・（式１）
ただし、ｇｍ１はトランジスタ２０５のコンダクタンスであり、ｇｍ２は可変電流源２０６のコンダクタンスであり、ｇｍ３はトランジスタ２０４のコンダクタンスであり、ｇｍ４は可変電流源２０７のコンダクタンスであり、ｒｏ１はトランジスタ２０５のソースドレイン間抵抗であり、ｒｏ３はトランジスタ２０４のソースドレイン間抵抗である。
（式１）から明らかなように、インピーダンスは、トランジスタ２０４のコンダクタンスｇｍ３と可変電流源２０７のコンダクタンスｇｍ４による低減効果で低くなる。
この構成によれば、負荷に対する充放電の双方向に対して、可変電流源２０６と２０７の電流を参照ランプ信号傾斜に応じた電流にフィードバック制御で自動的に調整できるため、低インピーダンスでその状態を維持でき、必要な時だけ電流が増加するので余分な電力も消費しない。
この点について、図３を用いて以下詳細に説明する。
図３において、可変電流源２０６に流れる電流は、ノードＶｘの電圧と電源電圧の差（可変電流源２０６のゲートソース間電圧）で制御され、ノードＶｘの直流電圧によって可変電流源２０６および２０７の直流電流が決まる。Ｖｘの直流電圧は、ゲート接地のトランジスタ２０４のゲート電位Ｖｂｉａｓに対して、トランジスタ２０４を流れる電流が定電流源１０４の電流に等しくなるゲートソース間電圧から決まる。
Ｖｂｉａｓ電圧は、ゲート接地のトランジスタ２０４と可変電流源２０６のレプリカであるトランジスタ２０２、２０３と定電流源１０２、１０３から構成されるバイアス回路により生成される。定電流源１０２の電流を定電流源１０４の電流に等しくすることで、トランジスタ２０２のゲートソース間電圧とトランジスタ２０４のゲートソース間電圧が等しくなり、ノードＶｘ＿ｒｅｐとノードＶｘの直流電圧も一致するので、トランジスタ２０３と２０６に流れる直流電流を等しくすることができる。トランジスタ２０３を流れる電流は定電流源１０３と１０２の差電流で決めることができるので、定電流源１０３の電流によって可変電流源２０６の直流電流を設定することができる。
しかしながら、可変電流源２０６および２０７の電流は、参照ランプ信号が最大傾斜でスイープする際にも、画素アレイ列数に応じた参照ランプ信号経路および全列ＡＤＣのコンパレータ入力容量の負荷に対して、充放電が追従できる程度の電流に設定されなければならない。そのため、可変電流源２０６のゲートソース間電圧は参照ランプ信号の傾斜が急になるほど大きくなり、ノードＶｘの電位は低くなる。
ここで、電源電圧を低電圧化する場合、ノードＶｘの電位も平行してさらに下がるが、ＤＡＣ出力電圧振幅を同等に保つ必要があり、Ｖｏｕｔの上限電圧は下げられないので、ノードＶｘとＶｏｕｔ間の電位差は低電圧化に伴って縮まる。
つまり、トランジスタ２０５のドレインソース間電圧が小さくなるので、入力Ｖｉｎと出力Ｖｏｕｔの上限電圧の条件によっては、トランジスタ２０５が非飽和領域で動作する可能性がある。非飽和領域に入ると、トランジスタ２０５のコンダクタンスｇｍ１が小さくなり、式２で示した出力インピーダンスが大きくなってしまう。
この状態を回避するには、Ｖｘの電位を高くする以外になく、かつ可変電流源２０６と２０７の負荷駆動の電流能力は確保しなければならないので、必然的に可変電流源２０６のトランジスタサイズ比（Ｗ／Ｌ）を大きくしてゲートソース間電圧を極力下げるしかないが、この方法では可変電流源２０６の面積増大を伴う上に、サブスレッショルド電圧以下には下げることができないので対策効果は限定的となる。
したがって、一般的な場合、画素飽和振幅電圧が大きく、アナログ電源電圧が低い場合に、出力インピーダンスが増大するだけでなく、ＡＤ変換の入力レンジ確保と消費電力削減の両立が困難という問題が生じる。
しかしながら、本発明の実施の形態に係る固体撮像装置、ＡＢ級スーパーソースフォロワは、上述した問題を解決することが出来る。その詳細について、後述する。
本発明の実施の形態１に係るＡＢ級スーパーソースフォロワの出力インピーダンスは次式で表される。
Ｒｏ≒１／［ｇｍ１×ｇｍ３×（ｇｍ２＋ｇｍ４）×ｒｏ１×ｒｏ３］ ・・・（式２）
ただし、ｇｍ１はトランジスタ２０８のコンダクタンスであり、ｇｍ２は可変電流源２０９のコンダクタンスであり、ｇｍ３はトランジスタ２１１のコンダクタンスであり、ｇｍ４は可変電流源２１０のコンダクタンスであり、ｒｏ１：トランジスタ２０８のソースドレイン間抵抗であり、ｒｏ３はトランジスタ２１１のソースドレイン間抵抗である。
（式１）と（式２）を比較してわかるように、本発明の構成では、可変電流源２０９のコンダクタンスｇｍ２に増幅器の増幅率（ｇｍ３×ｒｏ３）が加わるので、従来技術よりも出力インピーダンスを低くすることができる。
したがって、この回路を固体撮像装置の参照ランプ信号を駆動するＤＡＣ出力バッファに用いることにより、各列のＳＳ－ＡＤＣのコンパレータ反転時のキックバックに起因する電流変動や、列回路の電源変動に起因する参照ランプ信号配線に乗り込んだカップリングノイズを、低出力インピーダンスの効果で抑制することができる。
なお、（式２）で示したように、出力インピーダンスは可変電流源２０９、２１０のコンダクタンスｇｍ２、ｇｍ４を大きくするほど小さくすることができる。
コンダクタンスを大きくする手段として、可変電流源２０９、２１０のトランジスタサイズ比（Ｗ／Ｌ）を大きくする方法と、可変電流源２０９、２１０の直流電流を増加する方法があるが、固体撮像装置の参照ランプ信号を駆動するＤＡＣ出力バッファとして利用する場合、ＤＡＣは画素エリアおよび列回路に隣接した周辺部に配置されることが多く、チップサイズの観点から小面積である方が望ましい。従って、本発明では可変電流源２０９、２１０の直流電流を制御する構成を採っている。また、バイアス回路３０４によって直流電流を制御できるようにすることで、ＤＡＣの出力インピーダンスを調整して画質の最適化を行うこともできる。
次に、電流制御回路３０２の詳細について説明する。
電流駆動回路３０３は、バイアス回路３０４から制御信号を受けて、負荷への充放電が無い状態での可変電流源２０９、２１０を流れる直流電流をそれぞれのゲート電圧の直流電圧によって制御し、可変電流源２０９、２１０のコンダクタンスｇｍ２およびｇｍ４を変化させて出力インピーダンスを制御することができる。
電流制御回路３０２の内部回路の直流動作点は、増幅器３０１と電流制御回路３０２がフィードバックループ内に位置しているので、負荷への充放電が無い状態で、可変電流源２０９、２１０の各電流が一致するようにフィードバックが働き、最終的に両ゲートソース間電圧が確定した時の動作点となる。
よってバイアス回路３０４の制御で設定される直流電流を大きくすると、可変電流源２０９、２１０のゲートソース間電圧は共に増大し、ゲート電圧間の電圧差は小さくなり、逆に直流電流を小さくするとゲート電圧間の電位差は大きくなる。
このように、設定する直流電流によって可変電流源２０９、２１０のゲート電圧の直流電圧の電圧差は変動するので、動作中の出力インピーダンスを安定化するために、電流駆動回路３０３は、この電圧差を一定に維持した状態で増幅器３０１の出力信号の交流電圧を両ゲート電圧の直流電圧に重畳する機能を備えている。
なお、前記ゲート電圧間の電圧差を生成、維持する手段は、（Ａ）バイアス回路３０４は、内部に電流駆動回路３０３と可変電流源２０９、２１０の接続構成が等価なレプリカ回路を備え、所望の直流電流を設定するために必要な電流駆動回路３０３に供給するべき制御信号を生成し、電流駆動回路３０３へ入力する、（Ｂ）電流駆動回路３０３はサンプルホールド回路を備え、負荷への充放電が無い状態で、バイアス回路３０４からの制御信号に基づいて可変電流源２０９、２１０のうちいずれか一方のゲートソース間電圧を確定させ、フィードバック動作によって他方のゲートソース間電圧を確定させた後にゲート電圧間の電圧差を前記サンプルホールド回路で保持し、負荷への充放電が発生する状態では、サンプルホールド回路をホールド状態にして、バイアス回路３０４からの制御による前記いずれか一方のゲートソース間電圧の確定動作を解除する、の（Ａ）（Ｂ）いずれかの機能を、電流制御回路３０２に備えることで実現できる。
上記（Ａ）を備えた電流制御回路３０２は、可変電流源２０９、２１０のレプリカは負荷が接続されないので充放電が無い状態にあることを利用して、フィードバック制御とは無関係に制御信号を生成できるので、動作状態に依らず直流電流を設定することができる特徴を有する。
また、（Ｂ）を備えた電流制御回路３０２は、負荷への充放電が無い状態、すなわち入力Ｖｉｎおよび出力Ｖｏｕｔが変動しない時の、両ゲート電圧の電圧差をサンプルホールド回路で保持するので、サンプリング制御のタイミング信号を外部から供給する必要があるが、（Ａ）のようなレプリカ回路は不要で小規模な回路で実現でき、またバイアス回路３０４は、前記直流電流の確定動作時のみ動作させればよいので、それ以外の期間は電力を削減することもできる。さらに、サンプルホールド回路で保持する電圧差の下限に制約は無いので、例えば可変電流源２０９、２１０の電流が極端に大きい時など両ゲート電圧の大小関係が、同等もしくは逆転しても動作が可能である点で（Ａ）よりも幅広い負荷電流に対応できるメリットがある。
次に、低電源電圧時の動作の観点で、その優位性を説明する。
図３に示した一般的な構成では、前述のとおり、可変電流源２０６のゲートソース間電圧が大きくなり、トランジスタ２０５のドレインソース間電圧が飽和電圧を下回ると非飽和領域での動作となり、出力インピーダンスが高くなるが、図１および図２に示した本発明の構成では、トランジスタ２０８のドレインは増幅器３０１に接続され、可変電流源２０９のゲートには直接接続されていないので、可変電流源２０９のゲートソース間電圧の変動がトランジスタ２０８のドレイン電圧に影響しない構造となっている。
つまり、電源電圧が低下した状態で、バイアス回路３０４の制御により可変電流源２０９、２１０の直流電流が増大して、可変電流源２０９のゲートソース間電圧の増大によりゲート電圧が低くなると、増幅器３０１の出力の直流動作点はゲート電圧との電位差を保ったまま下がって、フィードバック系全体の動作点が再調整され、かつ増幅器３０１の定電流源１０８が一定電流であるので、トランジスタ２１１のソース電圧すなわちトランジスタ２０８のドレイン電圧の直流動作点は変動しない。なお、この動作は、バイアス回路３０４による直流電流の制御に対してだけでなく、可変電流源２０９から負荷への供給電流が多く必要な場合にも同様の原理で動作する。
したがって、入力端子Ｖｉｎが最大電圧で、かつ電源電圧が仕様範囲の最小電圧時に、トランジスタ２０８および定電流源１０６のドレインソース間電圧が飽和電圧を下回らないように、増幅器３０１内のトランジスタ２１１のゲート電圧を設定すれば、低電圧時にも入力信号レンジを損なうことなく、低出力インピーダンスを維持することができる。
図４は、本発明の実施の形態１に係るＡＢ級スーパーソースフォロワを示した図である。
図４に示されるように、本発明の実施の形態１に係るＡＢ級スーパーソースフォロワは、入力端子Ｖｉｎ、出力端子Ｖｏｕｔ、出力インピーダンス制御端子ＶＢ、サンプルホールド制御端子ＳＨ、トランジスタ２０８、２１１、２１２、可変電流源２１４、２０９、２１０、定電流源１０６、１０７、１０８、ＭＯＳスイッチ２１３、容量４００、増幅器３０１、電流駆動回路３０３、バイアス回路３０４を含んで構成される。
定電流源１０６、１０７、１０８および可変電流源２１４、２０９、２１０はソース接地トランジスタで構成し、定電流源１０６、１０７、１０８のゲートは定電流源１０６の電流が、定電流源１０７と定電流源１０８の合計に等しくなるように任意の電圧でそれぞれ固定されている。
増幅器３０１は、ゲート電圧が所定の電圧に固定されたトランジスタ２１１と定電流源１０８からなるゲート接地増幅器である。トランジスタ２１１のソースつまりトランジスタ２０８のドレイン（ノードＮ１）の直流電圧は、トランジスタ２１１が定電流源１０８の電流を流せるゲートソース間電圧で決定するので、トランジスタ２１１のゲートの固定電圧は、定電流源１０６が非飽和領域に入らない範囲で、出来るだけ高く設定されている。通常、定電流源のゲート電圧は、Ｎ型トランジスタの場合は接地電位を基準に、またＰ型トランジスタの場合は電源を基準に生成するので、図４の定電流源１０６とトランジスタ２１１のゲート電圧は、常に電源に対して相対的に固定された状態にある。したがって、ノードＮ１の直流電圧は電源電圧が低下しても、その変動に追従して定電流源１０６が非飽和に入らない状態を維持できる。また、ノードＮ１の直流電圧と電源電圧の電圧差は、定電流源１０６の飽和電圧程度であり、一般的にサブスレッショルド電圧よりも小さいので、低い電源電圧で使用できる。
電流駆動回路３０３は、ゲートにサンプルホールド制御端子ＳＨが接続されたＭＯＳスイッチ２１３と容量４００からなるサンプルホールド回路を備え、増幅器３０１の出力が可変電流源２１０のゲートと容量４００の一端に接続され、容量４００の他端が可変電流源２０９のゲートとＭＯＳスイッチ２１３の一端に接続され、ＭＯＳスイッチ２１３の他端がバイアス回路３０４の出力に接続されている。
バイアス回路３０４は、可変電流源２１４と、ゲートとドレインが接続されソースが電源に接続されたトランジスタ２１２とで構成され、バイアス入力端子ＶＢに入力される電圧を可変電流源２１４のゲートで受けて電流に変換し、ダイオード負荷を形成しているトランジスタ２１２に供給して、電流電圧変換により可変電流源２０９、２１０の直流電流を制御する制御電圧を生成し出力する。
なお、トランジスタ２１２と可変電流源２０９は、ＭＯＳスイッチ２１３を介してカレントミラーを構成しており、トランジスタ長が等しいサイズになっている。
以上のように構成されたＡＢ級スーパーソースフォロワの動作について以下説明するが、本実施の形態ではサンプルホールド回路を搭載しているので、動作状態として、サンプリング期間とホールド期間が存在するため、図４と共にタイミングチャートも参照しながら説明する。
図５は、本実施の形態の動作タイミングチャートである。
時刻ｔ１から時刻ｔ２までの時間はサンプリング期間、それ以外の時間はホールド期間である。
時刻ｔ０から時刻ｔ３までの期間は、入力端子Ｖｉｎと出力端子Ｖｏｕｔの電圧は一定を保った状態であり、出力端子Ｖｏｕｔを通した負荷への充放電は行われない期間であり、この期間内にサンプリングを行う必要がある。
ここで時刻ｔ１に、サンプルホールド制御端子ＳＨに制御パルスが入力され、ＭＯＳスイッチ２１３が導通してバイアス回路３０４の出力Ｎ４の電圧を容量４００にサンプリングすると同時に、バイアス回路３０４のトランジスタ２１２とカレトミラーを形成する可変電流源２０９の電流が確定する。
この時、可変電流源２１０の電流が、可変電流源２０９の電流よりも小さい場合、差分電流によって出力端子Ｖｏｕｔの電圧が上昇し、トランジスタ２０８のゲートソース間電圧が小さくなるので、トランジスタ２０８のドレインＮ１は上昇する。増幅器３０１はこの変動を増幅して出力し、ノードＮ２の電圧を上昇して可変電流源２１０の電流を増加させる。逆に、可変電流源２１０の電流が大きい場合は、差分電流によって出力端子Ｖｏｕｔの電圧が下降し、トランジスタ２０８のゲートソース間電圧が大きくなるので、トランジスタ２０８のドレインＮ１は下降する。増幅器３０１はこの変動を増幅して出力し、ノードＮ２の電圧を下降して可変電流源２１０の電流を減少させる。このフィードバック動作により、最終的に可変電流源２１０の電流は可変電流源２０９の電流と一致し、直流電流が一旦確定する。
次に時刻ｔ２で、サンプルホールド制御端子ＳＨに入力された制御パルスがサンプリングを終了すると、前記直流電流が確定した時点の増幅器３０１の出力Ｎ２の電圧を基準にして、前記サンプリングした電圧が容量４００に保持される。すなわち、可変電流源２０９、２１０のゲート間の電圧差が容量４００で保持される。
この時、ＭＯＳスイッチ２１３のゲートとノードＮ３間の寄生容量による保持電荷の再分配が生じ、ノードＮ３の電圧に微小なオフセットが生じる。
この場合は、ノードＮ３はバイアス回路３０４からドライブされていないので、容量４００を介して可変電流源２１０のゲートＮ３の電圧にも同相のオフセットが付加される。可変電流源２０９、２１０のゲート電圧に同相のオフセットが付加されることになり、両者の直流電流の増減は逆方向となるのでキャンセルされずに微小な差分電流が生じる。この差分電流はトランジスタ２０８のドレインソース間電流の変動により吸収されて最終的に安定する。
以上の一連の動作によって、可変電流源２０９、２１０の直流電流が確定する。
その後、時刻ｔ３で入力端子Ｖｉｎの電圧が単調減少のランプ信号になると、トランジスタ２０８のゲートソース間電圧が減少し始めて、トランジスタ２０８のドレインソース間電流が減少しトランジスタ２０８のドレインＮ１の電圧が上昇する。すると増幅器３０１によりノードＮ２の電圧が上昇し、容量４００を介してノードＮ３の電圧も上昇する。この時、ホールドされている電圧差をほぼ維持した状態でノードＮ２とノードＮ３は同相で変化する。よって、ノードＮ３がゲートに接続されている可変電流源２０９の電流は減少し、ノードＮ２がゲートに接続されている可変電流源２１０の電流は増加し、出力端子Ｖｏｕｔを通じて負荷から電流が引き込まれる。これにより出力端子Ｖｏｕｔの電圧は下降を始め、その後は、常にフィードバック動作により、トランジスタ２０８のドレインソース間電流が変化しない状態に維持される。
理想的な回路であれば、入力端子Ｖｉｎが一定の傾斜で遷移している時刻ｔ３から時刻ｔ４の間、ノードＮ２とノードＮ３は点線で示した一定値となるが、実際には実線のように電圧が変化してしまう。
この原因は、可変電流源２０９のゲートドレイン間の寄生容量によるノードＮ３の電圧変動である。出力端子Ｖｏｕｔの電圧が下降を続けると、可変電流源２０９のゲートドレイン間の寄生容量によって、ノードＮ３の電圧が傾斜を持って下がり可変電流源２０９の電流が増加していく。それに連れて、トランジスタ２０８のドレインＮ１が微小に上昇し、増幅器３０１によって増幅されノードＮ２も徐々に上昇する。つまり、ノードＮ３は容量４００を介してノードＮ２の変動も受けるので、ノードＮ３の電圧は両者の強弱関係によって遷移する。
ランプ信号の序盤では、可変電流源２１０のドレインソース間電圧は十分広く、ドレインソース間のコンダクタンスの影響により、飽和電流が増加しており、ノードＮ３の変動による可変電流源２０９の電流増加に対して、ノードＮ２の少ない電圧上昇による可変電流源２１０の電流制御でバランスをとることができる。そのため、ノードＮ３の電圧は、可変電流源２０９のゲートドレイン間寄生容量による影響の方が強く下降傾向となる。
出力端子Ｖｏｕｔの電圧がランプ信号の終盤に向かって下がってくると、前記と逆の原理で可変電流源２１０の飽和電流が減少してくるので、負荷からの電流引き込み量を維持するためにノードＮ２の上昇が強まる。その結果、ノードＮ３は容量４００を介して上昇に転じる。
なお、可変電流源２０９、２１０の電流はノードＮ２、ノードＮ３の電圧に応じてそれぞれ変化することになるが、フィードバック系全体として、トランジスタ２０８のドレインソース間電流を一定に保つように制御が働くので、入力端子Ｖｉｎと出力端子Ｖｏｕｔの電圧差は一定を保ち、負荷への充放電に関わる全ての電流源の合計電流は一定に保たれて動作するので、前記の非理想的な要因による特性への影響は無い。
時刻ｔ４で、入力端子Ｖｉｎの電圧の下降が停止すると、負荷への充放電が無くなり、回路内の直流動作点は、時刻ｔ２から時刻ｔ３間の状態に戻ろうとするが、ノードＮ２およびＮ３の電圧は、時刻ｔ３から時刻ｔ４間に発生した電圧遷移によるずれが残った状態となる。
この電圧ずれは、可変電流源２０９のゲートドレイン間の寄生容量による変動と、出力端子Ｖｏｕｔの電圧レベルに依存するものであるので、入力端子Ｖｉｎの電圧を時刻ｔ４から時刻ｔ０の状態に変化させて、先ほどとは逆の状態変化を起こすことで初期状態の復元は可能である。
ただし、厳密には容量４００のリーク電流が存在するので、動作時間の長さによっては再現性が劣化する。そのため、入力端子Ｖｉｎの電圧を時刻ｔ０の状態に戻す場合は、サンプルホールドを動作させて状態の初期化を行う方が良い。
以上、説明した本発明の実施の形態１に係る固体撮像装置、ＡＢ級スーパーソースフォロワでは、低電圧化に対して阻害要因となっていた、可変電流源２０９のゲートソース間電圧によるトランジスタ２０８のドレイン電圧の低下が物理的に発生せず、可変電流源２０９、２１０の両方のコンダクタンスに対して、増幅器３０１の増幅率が掛かるので、従来よりも低出力インピーダンスが実現できる。
さらには、出力インピーダンスを制御するバイアス回路３０４が非常に簡素な構成で実現できるため、回路規模や電力面でも優れている。
なお、前記では例としてＮ型のＡＢ級スーパーソースフォロワについて説明したが、Ｎ型トランジスタとＰ型トランジスタを全て逆に置き換え、かつ電源と接地とを入れ替えて図６に示すようなＰ型のＡＢ級スーパーソースフォロワで実現しても良い。
また、図４のＮ型のＡＢ級スーパーソースフォロワにおいて、バイアス回路３０４と電流駆動回路３０３のＮ型トランジスタとＰ型トランジスタを全て逆に置き換え、かつ電源と接地とを入れ替えた図７に示す構成でも全く同様の効果が得られる。また、これは図６のＰ型のＡＢ級スーパーソースフォロワに対しても同様に適用できる。
また、図４の定電流源１０６を２つの定電流源１０６ａと１０６ｂに分割し、図８に示すように、一方を増幅器３０１の内部でトランジスタ２１１のソースに接続し、定電流源１０６ａの電流を定電流源１０７に等しく、定電流源１０６ｂの電流を定電流源１０８に等しくしても良い。これによって、例えばトランジスタ２０８の電流を独立して制御する場合、定電流源１０７と定電流源１０６ａを可変電流源に置き換えると、両電流源を同じ電流変化で制御できるので制御回路が容易に実現できる。
さらに、図８の定電流源１０７を可変電流源２１０にマージして図９のように構成しても良い。この場合は、定電流源１０６ａの電流が可変電流源２１０の電流にオフセットとして加わる形になり、可変電流源２０９と可変電流源２１０の直流電流が異なる状態で動作するが、効果については他の構成と等価である。
ところで、上述したように、サンプルホールド回路を利用しない（Ａ）の方式の電流制御回路３０２として、図１０に示す構成で実現することもできる。電流駆動回路３０３はインピーダンス変換バッファ４０１、電流電圧変換器４０２、可変電流源２１５で構成され、バイアス回路３０４は、可変電流源２０９、２１０と電流駆動回路３０３のレプリカで構成されており、可変電流源２１５のゲート電圧をバイアス回路３０４で生成する。この場合は、電力増加やバイアス回路３０４の回路規模増加がデメリットとなるが、外部からの制御パルスが不要で、リークの懸念が無い点がメリットである。
なお、本発明の効果に直接寄与しないので図示してはいないが、本発明のＡＢ級スーパーソースフォロワは、増幅器３０１の増幅率や可変電流源２０９、２１０のコンダクタンスによって、フィードバックゲイン特性の位相余裕が不足する場合もあるので、その場合は適宜、位相補償回路を追加する必要がある。
（実施の形態２）
図１１は、本発明のＡＢ級スーパーソースフォロワを、ＳＳ－ＡＤＣの参照ランプ信号を供給するＤＡＣの出力バッファに用いた固体撮像装置の実施の形態を示した図である。
図１１において、固体撮像装置は、複数の単位画素３が行および列に配列された画素アレイ２と、画素アレイ２の外部に設けられて、垂直列ごとに配置された比較器４、カウンタ５、デジタルメモリ６と、比較器４にＡＤ変換用の参照信号ＲＡＭＰを供給するＤＡＣ回路７と、論理回路８とを備えている。
ここで、ＤＡＣ回路７は、参照信号発生回路７ａ、出力バッファ７ｂを備え、本発明のＡＢ級スーパーソースフォロワは出力バッファ７ｂにあたる。
また、列アドレスや列走査を制御する水平走査回路（列走査回路ともいう）８と、行アドレスや行走査を制御する垂直走査回路（行走査回路ともいう）９と、端子１２ａを介してマスタークロックＭＣＬＫを、端子１２ｂを介して外部システム１２からタイミング設定データを受け取り、種々の内部クロックを生成し水平走査回路８や垂直走査回路９などを制御する駆動制御回路１０を備えている。
また、各単位画素３は、図１２に示すとおり、垂直走査回路９で制御される水平信号線（行制御線ともいう）Ｖ１～Ｖｍや画素信号を比較器４に伝達する垂直信号線（列信号線ともいう）Ｈ１～Ｈｎとで接続される。
各単位画素３から読み出された画素信号は、水平信号線（Ｖ１、Ｖ２、・・・Ｖｍ）ごとに、垂直信号線（Ｈ１、Ｈ２、・・・、Ｈｎ）を経由して、比較器４に入力される。比較器４は、このアナログの画素信号とＤＡＣ回路７から供給される参照信号ＲＡＭＰとを比較し、カウンタ５は比較器４の比較処理が完了するまでの時間をカウントし、その結果をデジタルメモリ６で保持する。この一連の動作によりＡＤ変換機能を実現している。
また、比較器４の一方の入力端子には、他の比較器４の一方の入力端子と共通に、ＤＡＣ回路７で生成される参照信号ＲＡＭＰが入力され、他方の入力端子には、それぞれ対応する垂直信号線（Ｈ１、Ｈ２、・・・Ｈｎ）が接続され、画素アレイ２から画素信号電圧が個々に入力される。比較器４の出力信号はカウンタ５に供給される。
カウンタ５では、比較器４に入力される参照信号ＲＡＭＰがランプ波を開始すると同時にクロック信号でのカウント（計数）を開始し、垂直信号線（Ｈ１、Ｈ２、・・・Ｈｎ）を介して入力されたアナログの画素信号と参照信号ＲＡＭＰとの比較一致によって比較器４からパルス信号が得られるまでカウントすることでＡＤ変換を行う。
また、この際、垂直信号線（Ｈ１、Ｈ２、・・・Ｈｎ）を介して入力されたアナログ電圧の画素信号に対して、画素リセット直後のリセット成分Ｖｒｓｔ（ノイズを含む）と真の（受光光量に応じた）信号成分を含むデータ成分（リセット成分Ｖｒｓｔ＋信号成分Ｖｓｉｇ）との差分をとる処理を行う。つまり、画素アレイ２の任意の行の単位画素３から読み出される前記リセット成分と前記データ成分の計２回のＡＤ変換を行うことになる。
これによって、ＡＤ変換の列間の誤差要因となる各列のクロックスキューやカウンタディレイ等のばらつきを排除して、真の信号レベルＶｓｉｇのみを取り出すことが可能になる。つまり、デジタルＣＤＳが可能となる。
以上の動作を実現する本発明の実施の形態２に係る固体撮像装置の駆動方法を説明するため、タイミングチャートを用いて説明する。
図１３は１水平走査期間内の画素信号の読み出しとＡＤ変換動作のタイミングを示したものである。
まず、１回目の読み出しのため、駆動制御回路１０は、カウンタ５のカウント値を設定された初期値にリセットさせるとともに、カウンタ５をダウンカウントモードに設定する。ここで、カウント値の初期値は“０”であっても、任意の値であってもよいものとする。
次に、図１２において、まず、選択信号線ΦＳＥＬが図１３の時刻ｔ５でＨｉｇｈレベルとなり単位画素の選択トランジスタＴ１３をオンさせると選択された行Ｖｘが選択されることになる。
次に、読み出し信号線ΦＴＲがＬｏｗレベルとなり読出しトランジスタＴ１０がオフされた状態で、図１３の時刻ｔ５でリセット信号線ΦＲＳがＨｉｇｈレベルとなり、リセットトランジスタＴ１１をオンさせ、各単位画素３のフローティング拡散ノードＦＤの電圧をリセットする。
次に、一定時間が過ぎてからフローティング拡散ノードＦＤの電圧がリセットされた状態で、リセット信号線ΦＲＳがＬｏｗレベルとなりリセットトランジスタＴ１１をオフする。
そして、各単位画素３のフローティング拡散ノードＦＤの電圧が増幅トランジスタＴ１３によって増幅され、リセット成分（Ｖｒｓｔ）が垂直信号線を介して読み出される。この垂直信号線の電位の読み出しはダウンカウントにより行う。
このダウンカウント時には、駆動制御回路１０は、ＤＡＣ回路７に向けて制御信号Ｓ２、Ｓ３、ＳＨを供給する。制御信号Ｓ２は参照信号ＲＡＭＰの初期オフセット電圧を制御するレジスタ信号、制御信号Ｓ３は出力バッファ７ｂの出力インピーダンスを制御するレジスタ信号、制御信号ＳＨは出力バッファ７ｂのサンプルホールド制御パルスである。制御信号Ｓ２、Ｓ３は参照信号発生回路７ａに入力され、制御電圧ＶＢと参照電圧Ｖｉｎが生成されて出力バッファ７ｂへ入力される。制御信号ＳＨは出力バッファ７ｂに直接入力される。
まず、ＤＡＣ回路７は、比較器４の一方の入力端子への比較電圧として制御信号Ｓ２の値に応じた初期オフセット電圧を出力する。その後に引き続き傾斜状に時間変化させた参照信号ＲＡＭＰを出力するが、それに先立ち、時刻ｔ６に制御信号ＳＨがＬｏｗレベルとなり、出力バッファ７ｂのサンプルホールド回路のサンプリング動作を開始し、制御信号Ｓ３の値に応じて出力バッファ７ｂの可変電流源（図４における可変電流源２０９、２１０）の直流電流を設定して、前述のように出力バッファ７ｂのフィードバック動作により、出力インピーダンスを確定する。その後、時刻ｔ７で制御信号ＳＨがＨｉｇｈレベルとなり、出力バッファ７ｂのサンプルホールド回路がホールド状態に入る。
時刻ｔ８に比較器４はリセット信号を受けて初期化され、時刻ｔ９でリセット解除と同時に、ＤＡＣ回路７は初期オフセット電圧を参照信号ＲＡＭＰの開始電圧に遷移させ比較器４の出力をＨｉｇｈレベルに初期化する。
その後、駆動制御回路１０から互いに同期したクロックＣＬＫ１、ＣＬＫ２が、カウンタ５とＤＡＣ回路７にそれぞれ供給され、比較器４は、参照信号ＲＡＭＰと垂直信号線Ｈ１～Ｈｎに出力されている画素のリセット成分（Ｖｒｓｔ）の電圧とを比較開始し、カウンタ５は設定された初期値からダウンカウントを開始する。
比較器４は、参照信号ＲＡＭＰと垂直信号線Ｈ１～Ｈｎを介して入力される選択されたＶｘ行の画素リセット成分の電圧（Ｖｒｓｔ）とを比較し、双方の電圧が同じになったときに、その出力をＨｉｇｈレベルからＬｏｗレベルへ反転させる（時刻ｔ１０）。
つまり、リセット成分Ｖｒｓｔに応じた電圧と参照信号ＲＡＭＰを比較して、リセット成分Ｖｒｓｔの大きさに対応した時間軸方向の大きさをカウンタ用クロックＣＬＫ１でカウント（計数）することで、リセット成分Ｖｒｓｔの大きさに対応したカウント値を得る。言い換えれば、カウンタ５は参照信号ＲＡＭＰの開始時点をカウンタ５のダウンカウント開始時点として、比較器４の出力が反転するまでダウンカウントすることにより、リセット成分Ｖｒｓｔの大きさに対応したカウント値を得る。
駆動制御回路１０は、所定のダウンカウント期間を経過すると（ｔ１１）比較器４への制御データの供給、ＤＡＣ回路７とカウンタ５へのクロックＣＬＫ１、ＣＬＫ２の供給とを停止する。これにより、比較器４は、参照信号ＲＡＭＰと画素リセット成分の電圧との比較を停止する。
そして、ＤＡＣ回路７の参照信号発生回路７ａの出力電圧Ｖｉｎは時刻ｔ５の初期電圧に戻り、参照信号ＲＡＭＰも初期オフセット電圧に戻る。
この時、出力バッファ７ｂの容量（図４における容量４００）の両端電圧や内部ノードの直流電圧は、時刻ｔ７～ｔ８の状態に復帰する。
この１回目の読み出し時は、選択されたＶｘ行の画素信号電圧におけるリセット成分Ｖｒｓｔを比較器４で検知してカウント動作を行っているので、単位画素３のリセット成分Ｖｒｓｔを読み出していることになる。
そして、この画素リセット成分のＡＤ変換が終了すると、続いて２回目の画素信号読み出し動作を開始する。２回目の読み出し時には、リセット成分Ｖｒｓｔに加えて、単位画素３ごとの入射光量に応じた信号成分Ｖｓｉｇを読み出す動作を行う。１回目の読み出しと異なる点は、カウンタ５をアップカウントモードに設定する点と、出力バッファ７ｂのサンプルホールド回路はサンプリング動作を行わず、ホールド状態を維持する点である。
ホールドを維持する理由は、参照信号ＲＡＭＰに重畳するノイズの変化によって、ランダム横線などの画質劣化が生じるためである。前述のように、ダウンカウントとアップカウントの２回のＡＤ変換結果の差分によるデジタルＣＤＳによってＡＤ変換誤差を抑制しているが、アップカウント前にもサンプリングを行うと、参照信号ＲＡＭＰに重畳するノイズがダウンカウントとアップカウントで量子化ノイズを超えるレベルで異なった場合、デジタルＣＤＳでキャンセルされず誤差となる。したがって、ダウンカウント前のホールド状態のまま２回のＡＤ変換を行って、デジタルＣＤＳの性能劣化を防いでいる。
まず、時刻ｔ１２で、読み出し信号線ΦＴＲがＨｉｇｈレベルとなり読出しトランジスタＴ１０をオンさせれば、フォトダイオードＰＤ（受光部）１に蓄積された全ての光電荷は、フローティング拡散ノードＦＤに伝達される。その後、読み出し信号線ΦＴＲがＬｏｗレベルとなり読出しトランジスタＴ１０をオフする。
そして、増幅トランジスタＴ１２のデータ成分（Ｖｒｓｔ＋Ｖｓｉｇ）が垂直信号線Ｈ１～Ｈｎを介して読み出される。
この垂直信号線Ｈ１～Ｈｎの電位の読み出しはアップカウントにより行う。
アップカウント時には、ＤＡＣ回路７により傾斜状に時間変化させた参照信号ＲＡＭＰと、各列の垂直信号線Ｈ１～Ｈｎを介して入力される選択された行Ｖｘの画素信号成分の電圧との比較を比較器４にて行う。
次に、時刻ｔ１３で、ＤＡＣ回路７は初期オフセット電圧を参照信号ＲＡＭＰの開始電圧に遷移させ、再び比較器４の出力をＨｉｇｈレベルに初期化する。その後、駆動制御回路１０から互いに同期したクロックＣＬＫ１、ＣＬＫ２が、カウンタ５とＤＡＣ回路７にそれぞれ供給され、比較器４は、参照信号ＲＡＭＰと垂直信号線Ｈ１～Ｈｎに出力されている画素信号成分のデータ成分（Ｖｒｓｔ＋Ｖｓｉｇ）の電圧とを比較開始し、カウンタ５はダウンカウントが停止したカウント値から、アップカウントを開始する。
比較器４は、参照信号ＲＡＭＰと垂直信号線Ｈ１～Ｈｎを介して入力される選択されたＶｘ行の画素信号成分のデータ成分（Ｖｒｓｔ＋Ｖｓｉｇ）とを比較し、双方の電圧が同じになったときに、その出力をＨレベルからＬレベルへ反転させる（時刻ｔ１４）。
つまり、データ成分（Ｖｒｓｔ＋Ｖｓｉｇ）に応じた電圧信号と参照信号ＲＡＭＰを比較して、信号成分Ｖｓｉｇの大きさに対応した時間軸方向の大きさをカウンタ用クロックＣＬＫ１でカウント（計数）することで、信号成分Ｖｓｉｇの大きさに対応したカウント値を得ることが出来る。言い換えれば、カウンタ５は、ランプ波形の変化の開始時点をカウンタ５のアップカウント開始時点として、比較器４の出力が反転するまでアップカウントすることにより、データ成分（Ｖｒｓｔ＋Ｖｓｉｇ）の大きさに対応したカウント値を得る。
このように、デジタルＣＤＳは、例えば、カウンタ５の設定を、リセット成分（Ｖｒｓｔ）を読み出すときにはダウンカウント、データ成分（Ｖｒｓｔ＋Ｖｓｉｇ）を読み出すときにはアップカウントとすることにより、カウンタ５内で自動的に減算が行われ、信号成分Ｖｓｉｇは相当するカウント値を得ることによって行っている。
その後は、ダウンカウントと同様に、比較器４への制御信号やＣＬＫ１、ＣＬＫ２を停止し、参照信号ＲＡＭＰは初期オフセット電圧に戻り、時刻ｔ１６で選択信号線ΦＳＥＬがＬｏｗレベルになり、画素アレイの行Ｖｘの画素信号のＡＤ変換が終了する。
そして、ＡＤ変換されたデータはカウンタ５の動作前（時刻ｔ１７）に、タイミング制御部１１からメモリ転送指示パルス制御信号に基づき、デジタルメモリ６に転送される。
以上の動作により、本発明の実施の形態２に係る固体撮像装置は、電荷生成部としての受光素子が行列状に配された画素アレイ２からは、行ごとに各垂直列について画素信号が順次出力される。そして最終的に、受光素子が行列状に配された画素アレイ２に対する１枚分の画像すなわちフレーム画像が、画素単位の画像デジタルデータの羅列として出力される。
本実施の形態における発明のポイントとしては、ＳＳ－ＡＤＣの参照信号を出力するＤＡＣ回路の出力バッファとして、出力インピーダンスが飛躍的に小さく、信号ダイナミックレンジを損なうことなくアナログ電源電圧の低電圧化に対応できる出力バッファを搭載することで、列並列型のＳＳ－ＡＤＣに特有の、全列共通の参照信号に起因する画像のストリーキングやランダム横線ノイズを抑制し、画質を改善するとともに、画素数の増加に伴う画素アレイの行列数の増加に加え、高速フレーム撮像のための画素信号の処理速度向上による電力増加に対して、アナログ回路の電力削減で全体の電力増加を抑制する効果が得られる点である。
また、ＤＡＣ回路の出力インピーダンスは、固体撮像装置の外部から制御可能なので、実装後に画質を最適に調整することができる。
さらに、特に図示してはいないが、図７における定電流源１０６、１０７（もしくは図８の定電流源１０６ａ、１０７）を可変電流源とし、制御信号Ｓ２、Ｓ３のように外部から制御できる構成にすれば、使用状況に応じて電流を最適にチューニングできるので、共通のＤＡＣ回路を様々な固体撮像装置に汎用的に流用することもできる。
以上説明したように、本発明は、電源電圧の低電圧化および画質特性の改善を実現することができ、ＭＯＳ固体撮像装置や有機膜固体撮像装置を利用した車載監視用カメラ、放送用や映画製作用などプロ用カメラ、デジタルスチルカメラ、ムービー、公共監視カメラ、医療用内視鏡カメラ等幅広い用途に適用できる。
また、本発明のＡＢ級スーパーソースフォロワについては、重い負荷を低出力インピーダンスで駆動する用途であれば分野に限らず利用可能である。
１ 固体撮像装置
２ 画素アレイ
３ 単位画素
４ 比較器
５ カウンタ
６ デジタルメモリ
７ ＤＡＣ回路
７ａ 参照信号発生回路
７ｂ 出力バッファ
８ 水平走査回路
９ 垂直走査回路
１０ 駆動制御回路
１１ 外部システム
１２ａ マスタークロック入力端子
１２ｂ シリアルデータ入出力端子
１００～１０８ 定電流源（ＭＯＳトランジスタ）
１０６ａ、１０６ｂ ＭＯＳトランジスタ
２０９Ｒ、２１０Ｒ、２１５Ｒ レプリカトランジスタ
３００ フィードバック回路
３０１ 増幅器
３０２ 電流制御回路
３０３ 電流駆動回路
３０４ バイアス回路
４００ 容量
４０１ インピーダンス変換バッファ
４０１Ｒ レプリカインピーダンス変換バッファ
４０２ 電流電圧変換回路
４０２Ｒ レプリカ電流電圧変換回路
ＣＬＫ１ カウンタ用クロック
ＣＬＫ２ ＤＡＣ用クロック
ＦＤ フローティング拡散ノード
Ｈ１～Ｈｎ 垂直信号線
Ｖ１～Ｖｍ 水平信号線
ＶＢ 出力インピーダンス制御電圧（端子）
Ｖｉｎ 参照信号（端子）
Ｓ１ 垂直走査制御信号
Ｓ２ 初期オフセット制御信号
Ｓ３ 出力インピーダンス制御信号
ＳＨ 時差制御信号
ＲＡＭＰ 参照信号
φＲＳ リセット信号線
φＴＲ 読み出し信号線
φＳＥＬ 選択信号線
Ｔ１０ 読み出しトランジスタ
Ｔ１１ リセットトランジスタ
Ｔ１２ 増幅トランジスタ
Ｔ１３ 選択トランジスタ

Claims (8)

  1. 複数の受光部を有する画素アレイ部と、参照ランプ信号を生成し出力するＤＡＣ回路とを備える固体撮像装置であって、
    前記ＤＡＣ回路は、参照信号発生回路と出力バッファとを有し、前記参照信号発生回路で生成した前記参照ランプ信号を前記出力バッファで複数の比較器に共通に低出力インピーダンスで供給し、
    前記出力バッファは、
    負荷に電流供給する時に前記負荷に電流を供給する第１の可変電流源と、
    前記負荷から電流を引き込む第２の可変電流源と、
    前記第１の可変電流源および前記第２の可変電流源の電流制御を行うフィードバック回路と、
    前記第１の可変電流源に接続する第１のトランジスタと、を備え、
    前記フィードバック回路は、前記第１のトランジスタを流れる電流の変動を感知して増幅した信号を出力する増幅器を備え、前記増幅器によって増幅された信号に基づいて前記電流制御を行う
    固体撮像装置。
  2. 前記フィードバック回路は、第１の制御電圧と第２の制御電圧を出力し、
    前記負荷への電流供給や前記負荷からの電流シンクに応じて前記第１の可変電流源と前記第２の可変電流源の各電流を前記第１および第２の制御電圧によって制御する電流制御回路を有する
    請求項１に記載の固体撮像装置。
  3. 前記第１および第２の可変電流源は、それぞれソース接地トランジスタで構成され、
    前記電流制御回路は、
    前記第１および第２の可変電流源の直流電流を規定する信号を受け、前記第１の制御電圧の第１の直流電圧および前記第２の制御電圧の第２の直流電圧を制御するバイアス回路と、を有する
    請求項２に記載の固体撮像装置。
  4. 前記バイアス回路は、ドレインとゲートを短絡し、ソースを前記第１または第２の可変電流源のうちの一方の可変電流源のソースと同一電圧の電源に接続した第３のトランジスタを有する
    請求項３に記載の固体撮像装置。
  5. 前記出力バッファは、前記第１および第２の可変電流源の直流電流を制御することにより出力インピーダンスを制御する機能を有する
    請求項１～４のいずれか一項に記載の固体撮像装置。
  6. 複数の受光部を有する画素アレイ部と、参照ランプ信号を生成し出力するＤＡＣ回路とを備える固体撮像装置であって、
    前記ＤＡＣ回路は、参照信号発生回路と出力バッファとを有し、前記参照信号発生回路で生成した前記参照ランプ信号を前記出力バッファで複数の比較器に共通に低出力インピーダンスで供給し、
    前記出力バッファは、
    負荷に電流供給する時に前記負荷に電流を供給する第１の可変電流源と、
    前記負荷から電流を引き込む第２の可変電流源と、
    前記第１の可変電流源および前記第２の可変電流源の電流制御を行うフィードバック回路と、を備え、
    前記参照信号発生回路は、前記参照ランプ信号として、定常的な初期オフセット電圧と、単位時間あたりの電圧変化が一定のランプ信号と、を切り替えて出力する機能を有する
    固体撮像装置。
  7. 前記参照信号発生回路が前記初期オフセット電圧を出力する期間内に、前記第１および第２の可変電流源の直流電流を確定し、その後に前記参照信号発生回路がランプ信号を出力するようにタイミング制御する駆動制御回路を備える
    請求項６に記載の固体撮像装置。
  8. ゲートを入力端子に接続し、ソースを出力端子および第１の定電流源に接続し、ドレインを第２の定電流源に接続した第１のトランジスタと、
    前記出力端子に接続され、前記出力端子に接続された負荷に電流供給が必要な時に前記負荷に電流を供給する第１の可変電流源と、
    前記出力端子に接続され、前記負荷からの電流シンクが必要な時に前記負荷から電流を引き込む第２の可変電流源と、
    前記第１のトランジスタを流れる電流の変動を感知して増幅した信号を出力する増幅器を備えるフィードバック回路であって、前記第１のトランジスタのドレインに接続され、前記増幅器によって増幅された信号に基づいて前記第１の可変電流源および前記第２の可変電流源の電流を相補的に制御するフィードバック回路と
    を備えるＡＢ級スーパーソースフォロワ。
JP2019557097A 2017-11-29 2018-11-06 固体撮像装置、及びａｂ級スーパーソースフォロワ Active JP7323454B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017228496 2017-11-29
JP2017228496 2017-11-29
PCT/JP2018/041107 WO2019107084A1 (ja) 2017-11-29 2018-11-06 固体撮像装置、及びａｂ級スーパーソースフォロワ

Publications (2)

Publication Number Publication Date
JPWO2019107084A1 JPWO2019107084A1 (ja) 2020-11-26
JP7323454B2 true JP7323454B2 (ja) 2023-08-08

Family

ID=66665120

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019557097A Active JP7323454B2 (ja) 2017-11-29 2018-11-06 固体撮像装置、及びａｂ級スーパーソースフォロワ

Country Status (4)

Country Link
US (1) US11343457B2 (ja)
JP (1) JP7323454B2 (ja)
CN (1) CN111434106B (ja)
WO (1) WO2019107084A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021093697A (ja) * 2019-12-12 2021-06-17 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、及び電子機器
KR20220137638A (ko) * 2020-02-03 2022-10-12 소니 세미컨덕터 솔루션즈 가부시키가이샤 고체 촬상 소자 및 촬상 장치
KR20210141161A (ko) * 2020-05-15 2021-11-23 에스케이하이닉스 주식회사 이미지 센싱 장치 및 그의 동작 방법
KR20220033255A (ko) * 2020-09-09 2022-03-16 에스케이하이닉스 주식회사 아날로그-디지털 변환 회로 및 이미지 센서
WO2022054192A1 (ja) 2020-09-10 2022-03-17 三菱電機株式会社 増幅回路、および、複合回路
KR20240090187A (ko) * 2021-10-18 2024-06-21 텍사스 인스트루먼츠 인코포레이티드 구동기 회로부 및 전력 시스템들
CN114172365B (zh) * 2021-12-09 2024-10-01 厦门汉印股份有限公司 一种电压驱动电路以及打印机

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015079597A1 (ja) 2013-11-29 2015-06-04 パナソニックＩｐマネジメント株式会社 固体撮像装置及び撮像装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5239210A (en) 1991-01-15 1993-08-24 Crystal Semiconductor, Inc. Low distortion unity gain amplifier for dac
JP2000196423A (ja) * 1998-12-25 2000-07-14 Nippon Telegr & Teleph Corp <Ntt> 可変遅延回路及び発振回路
US7078971B2 (en) * 2004-11-19 2006-07-18 Potentia Semiconductor Inc. Class AB CMOS amplifiers
CN100461625C (zh) * 2005-09-02 2009-02-11 中兴通讯股份有限公司 Ab类放大器
WO2010035402A1 (ja) * 2008-09-29 2010-04-01 パナソニック株式会社 信号生成回路、並びにこれを用いたシングルスロープ型ａｄコンバータ及びカメラ
US7733182B2 (en) * 2008-10-31 2010-06-08 Agere Systems Inc. Hybrid class AB super follower
JP2014120860A (ja) * 2012-12-14 2014-06-30 Sony Corp Ｄａ変換器、固体撮像素子およびその駆動方法、並びに電子機器

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015079597A1 (ja) 2013-11-29 2015-06-04 パナソニックＩｐマネジメント株式会社 固体撮像装置及び撮像装置

Also Published As

Publication number Publication date
CN111434106B (zh) 2023-03-03
US20200275041A1 (en) 2020-08-27
CN111434106A (zh) 2020-07-17
WO2019107084A1 (ja) 2019-06-06
US11343457B2 (en) 2022-05-24
JPWO2019107084A1 (ja) 2020-11-26

Similar Documents

Publication Publication Date Title
JP7323454B2 (ja) 固体撮像装置、及びａｂ級スーパーソースフォロワ
US9143119B2 (en) Comparator and analog-to-digital converter using the same
JP6631887B2 (ja) 固体撮像装置およびカメラ
US10523889B2 (en) Image sensor, electronic apparatus, comparator, and drive method
US8259196B2 (en) Comparator, method of calibrating comparator, solid-state imaging device, and camera system
WO2011104783A1 (ja) 固体撮像装置およびその駆動方法、カメラ
WO2014156028A1 (ja) 固体撮像装置及び撮像装置
JP5791338B2 (ja) 固体撮像装置及びその駆動方法
US20140293104A1 (en) Comparator, solid-state imaging device, electronic apparatus, and driving method
CN104660923B (zh) 比较器电路、成像装置和比较器电路的控制方法
JP2016201649A (ja) 撮像装置、撮像システム、および撮像装置の駆動方法
EP2360912B1 (en) Solid-state image pickup apparatus and driving method therefor
JP5645543B2 (ja) 撮像装置
WO2013031097A1 (ja) 固体撮像装置及び撮像装置
US9344652B2 (en) Photoelectric conversion apparatus and image pickup system including an ad conversion unit to convert a signal into a digital signal
KR20200105187A (ko) 저 밴딩 노이즈를 위한 비교 장치 및 그에 따른 씨모스 이미지 센서
JP6561315B2 (ja) 固体撮像装置
JP6385193B2 (ja) 固体撮像装置及び撮像システム
US10811448B2 (en) Solid-state imaging device
JP2009538099A (ja) Ｃｍｏｓリニア電圧／電流デュアル・モード・イメージャ
CN107534748B (zh) 固态成像装置和固态成像装置的驱动方法
WO2012144218A1 (ja) 固体撮像装置および固体撮像装置の駆動方法
JP6532224B2 (ja) 撮像装置、撮像システム、及び撮像装置の駆動方法
JP2013093833A (ja) 固体撮像装置
KR20160121996A (ko) 전류 제어 기능을 가지는 픽셀 바이어싱 장치 및 그에 따른 씨모스 이미지 센서

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211105

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230317

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230711

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230727

R150 Certificate of patent or registration of utility model

Ref document number: 7323454

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150