JP7320886B2 - 半導体装置の製造装置および製造方法 - Google Patents

半導体装置の製造装置および製造方法 Download PDF

Info

Publication number
JP7320886B2
JP7320886B2 JP2022531812A JP2022531812A JP7320886B2 JP 7320886 B2 JP7320886 B2 JP 7320886B2 JP 2022531812 A JP2022531812 A JP 2022531812A JP 2022531812 A JP2022531812 A JP 2022531812A JP 7320886 B2 JP7320886 B2 JP 7320886B2
Authority
JP
Japan
Prior art keywords
mounting tool
chip
bumps
semiconductor device
pressure mechanism
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022531812A
Other languages
English (en)
Other versions
JPWO2021256433A1 (ja
JPWO2021256433A5 (ja
Inventor
大輔 谷
孝寛 清水
雅文 宮本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinkawa Ltd
Original Assignee
Shinkawa Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinkawa Ltd filed Critical Shinkawa Ltd
Publication of JPWO2021256433A1 publication Critical patent/JPWO2021256433A1/ja
Publication of JPWO2021256433A5 publication Critical patent/JPWO2021256433A5/ja
Application granted granted Critical
Publication of JP7320886B2 publication Critical patent/JP7320886B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75251—Means for applying energy, e.g. heating means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75252—Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7555—Mechanical means, e.g. for planarising, pressing, stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/759—Means for monitoring the connection process
    • H01L2224/7592—Load or pressure adjusting means, e.g. sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

本明細書では、実装ツールで保持したチップを基板にボンディングすることで、半導体装置を製造する製造装置および製造方法を開示する。
従来から、基板にチップを実装する技術として、フリップチップボンダが知られている。フリップチップボンダでは、チップの底面にバンプと呼ばれる突起電極が形成されている。そして、実装ツールにより、このチップを基板に押圧するとともに、チップを加熱してバンプを溶融させ、基板の電極にチップのバンプを接合する。近年、こうしたボンディング処理において、バンプの溶融タイミングを検出するための技術がいくつか提案されている。
例えば、特許文献１には、熱圧着ツール（実装ツールに対応）に設けられた荷重検出手段による荷重検出値が所定値以下に減少したならば、バンプが溶融したと判断し、熱圧着ツールを上昇させる技術が開示されている。かかる技術によれば、バンプの溶融が検知できれば、すぐに、次の動作、すなわち、熱圧着ツールの上昇に遷移できる。その結果、溶融までの時間を予め想定し、その想定時間が経過するまで加熱を続ける技術に比べて、熱圧着の時間を短縮でき、生産性を向上できる。
特開平１１－１４５１９７号公報
しかしながら、特許文献１の技術では、チップを加熱加圧する際、実装ツールの位置を一定に保持している。しかし、実装ツールは、バンプが溶融するまでの間に熱膨張により軸方向に延びる。実装ツールの位置を一定に保持した場合、この実装ツールの伸びにより、チップに付与される荷重が徐々に増加する。そして、これにより、バンプが、必要以上に押し潰される恐れがあった。バンプが押し潰されると、チップと基板との間隙であるギャップを適切な値に保てない。また、バンプが押し潰され、面方向に広がると、隣接するバンプとの間でショート不良を発生させるおそれもあった。
つまり、従来の技術では、バンプの品質を適切に保つことができなかった。そこで、本明細書では、バンプの溶融タイミングを検知しつつバンプの品質を適切に保つことができる半導体装置の製造装置および製造方法を開示する。
本明細書で開示する半導体装置の製造装置は、基板を支持するステージと、底面にバンプを有するチップを加熱可能に保持する実装ツールと、前記実装ツールを鉛直方向に移動させて前記チップに荷重を付与する加圧機構と、前記実装ツールおよび前記加圧機構の駆動を制御するコントローラと、を備え、前記コントローラは、前記チップを前記基板に着地させた後、前記バンプが溶融するまで、前記実装ツールで前記チップを加熱するとともに、前記加圧機構の指令位置と現在位置との差である位置偏差が一定となるように、前記加圧機構の鉛直方向の指令位置を随時更新する第一処理と、前記第一処理と並行して、前記加圧機構による前記チップの押圧荷重を監視し、前記押圧荷重の減少に基づいて、前記バンプの溶融を検出する検出処理と、を行うように構成されている、ことを特徴とする。
この場合、前記コントローラは、前記検出処理において前記バンプの溶融を検出した時点から後に、前記チップの底面と前記基板との間隙量であるギャップ量が目標値を保つように、前記加圧機構の指令位置を随時更新する第二処理をさらに行ってもよい。
この場合、前記加圧機構は、前記実装ツールを鉛直方向に移動させる駆動モータを有しており、前記コントローラは、前記検出処理において前記駆動モータの電流値を、前記押圧荷重を示すパラメータとして監視してもよい。
また、前記コントローラは、前記第一処理において、前記実装ツールの現在位置から、位置偏差の目標値を減算した値を、前記加圧機構の指令位置として算出してもよい。
本明細書で開示される半導体装置の製造方法は、実装ツールで保持されたチップをステージで支持された基板に接地させた後、前記チップの底面に設けられたバンプが溶融するまで、前記実装ツールで前記チップを加熱するとともに、前記実装ツールを鉛直方向に移動させる加圧機構の指令位置と現在位置との差である位置偏差が一定となるように、前記加圧機構の鉛直方向の指令位置を随時更新する第一ステップと、前記第一ステップと並行して、前記加圧機構による前記チップの押圧荷重を監視し、前記押圧荷重の減少に基づいて、前記バンプの溶融を検出する検出ステップと、を備えることを特徴とする。
この場合、さらに、前記検出ステップにおいて前記バンプの溶融を検出した時点から後に、前記チップの底面と前記基板との間隙量であるギャップ量が目標値を保つように、前記加圧機構の指令位置を随時更新する第二ステップを、備えてもよい。
本明細書で開示される技術によれば、バンプの溶融タイミングを検知しつつバンプの品質を適切に保つことができる。
半導体装置の製造装置の構成を示すイメージ図である。 半導体チップの実装の様子を示すイメージ図である。 半導体チップの実装時における各種パラメータの経時変化を示すグラフである。 半導体装置の製造方法の流れを示すフローチャートである。 半導体装置の製造方法の流れを示すフローチャートである。
以下、図面を参照して半導体装置の製造装置１０について説明する。図１は、半導体装置の製造装置１０の構成を示すイメージ図である。製造装置１０は、電子部品である半導体チップ１００をフェースダウンの状態で基板１１０上に実装することで半導体装置を製造する装置である。製造装置１０は、実装ツール２０を有したボンディングヘッド１４、半導体チップ１００を実装ツール２０に供給するチップ供給手段（図示せず）、基板１１０を支持するステージ１２、ステージ１２をＸＹ方向（水平方向）に移動させるＸＹステージ１８、および、これらの駆動を制御するコントローラ１６等を備えている。
基板１１０は、ステージ１２に吸引保持されており、ステージ１２に設けられたステージヒータ（図示せず）により加熱される。また、半導体チップ１００は、チップ供給手段により、実装ツール２０に供給される。チップ供給手段の構成としては、種々考えられるが、例えば、ウェーハステージに載置されたウェーハから、半導体チップを中継アームでピックアップして、中継ステージに移送するような構成が考えられる。この場合、ＸＹステージ１８は、中継ステージを実装ツール２０の真下に移送し、実装ツール２０は、真下に位置する中継ステージから半導体チップをピックアップする。
実装ツール２０で半導体チップがピックアップされれば、続いて、ＸＹステージ１８により、基板１１０が実装ツール２０の真下に移送される。この状態になれば、実装ツール２０は、基板１１０に向かって下降し、末端に吸引保持した半導体チップ１００を基板１１０に圧着し、実装する。
実装ツール２０は、半導体チップ１００を吸引保持するとともに、この半導体チップ１００を加熱する。そのため、実装ツール２０には、真空源に連通された吸引孔や、半導体チップ１００を加熱するためのツールヒータ（いずれも図示せず）等が設けられている。ボンディングヘッド１４には、こうした実装ツール２０に加え、さらに、加圧機構２２および昇降機構２４が設けられている。
加圧機構２２は、実装ツール２０をZ軸方向（すなわち鉛直方向）に移動させることで、半導体チップ１００を基板１１０に押し付け、当該半導体チップ１００に押圧荷重を付加する。加圧機構２２は、駆動モータ３０と、スライド軸３２と、板バネ３４と、ガイド部材３６と、を有している。駆動モータ３０は、加圧機構２２の駆動源であり、例えば、ボイスコイルモータである。この駆動モータ３０は、移動体４６に固着された固定子３０ａと、当該固定子３０ａに対してＺ軸方向に可動の可動子３０ｂと、を有している。可動子３０ｂは、スライド軸３２を介して実装ツール２０に機械的に連結されている。また、スライド軸３２は、Ｚ軸方向に撓むことが可能な板バネ３４を介して移動体４６に取り付けられている。さらに、移動体４６には、ガイド部材３６が固着されている。スライド軸３２は、このガイド部材３６に形成された貫通孔に挿通されており、貫通孔に沿って、スライド可能となっている。
駆動モータ３０に電流を印加すると、可動子３０ｂは、移動体４６に対してＺ軸方向に移動する。このとき、スライド軸３２およびスライド軸３２に固着された実装ツール２０は、板バネ３４を弾性変形させながら、可動子３０ｂとともにＺ軸方向に移動する。このスライド軸３２の固定子３０ａに対する変位量は、ガイド部材３６に固着されたリニアスケール５０等の位置センサにより検知され、コントローラ１６に送られる。
昇降機構２４は、実装ツール２０および加圧機構２２をベース部材３８に対してＺ軸方向に昇降させる。かかる昇降機構２４は、駆動源として昇降モータ４０を有している。この昇降モータ４０には、軸方向に延びるリードスクリュー４２が、カップリングを介して連結されており、昇降モータ４０の駆動に伴い、リードスクリュー４２が、自転する。リードスクリュー４２には、移動ブロック４４が螺合されており、この移動ブロック４４は、駆動モータ３０の固定子３０ａの上面に固着されている。また、固定子３０ａの側面には、移動体４６が固着されている。この移動体４６は、ベースに固着されたガイドレール４８に沿ってスライド可能となっている。昇降モータ４０に電流を印加すると、リードスクリュー４２が自転し、これに伴い、移動ブロック４４が、Ｚ軸方向に昇降する。そして、移動ブロック４４が昇降することで、当該移動ブロック４４に固着された加圧機構２２および実装ツール２０も昇降する。昇降機構２４による加圧機構２２の昇降量も、センサ（例えば昇降モータ４０に取り付けられたエンコーダ等）で検知され、コントローラ１６に送られる。
コントローラ１６は、実装ツール２０、加圧機構２２、昇降機構２４、ステージ１２、およびＸＹステージ１８の駆動を制御する。このコントローラ１６は、物理的には、プロセッサ１６ａおよびメモリ１６ｂを有したコンピュータである。この「コンピュータ」には、コンピュータシステムを一つの集積回路に組み込んだマイクロコントローラも含まれる。また、プロセッサ１６ａとは、広義的なプロセッサを指し、汎用的なプロセッサ（例えばＣＰＵ：Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ、等）や、専用のプロセッサ（例えばＧＰＵ：Ｇｒａｐｈｉｃｓ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ、ＡＳＩＣ：Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ、ＦＰＧＡ：Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ、プログラマブル論理デバイス、等）を含むものである。また、以下に述べるプロセッサ１６ａの動作は、１つのプロセッサによって成すのみでなく、物理的に離れた位置に存在する複数のプロセッサが協働して成すものであってもよい。同様に、メモリ１６ｂも、物理的に一つの要素である必要はなく、物理的に離れた位置に存在する複数のメモリで構成されてもよい。また、メモリ１６ｂは、半導体メモリ（例えばＲＡＭ、ＲＯＭ、ソリッドステートドライブ等）および磁気ディスク（例えば、ハードディスクドライブ等）の少なくとも一つを含んでもよい。
ここで、コントローラ１６による駆動モータ３０の駆動制御について簡単に説明する。駆動モータ３０を駆動する際、コントローラ１６は、まず、リニアスケール５０の検出値を、実装ツール２０のＺ軸方向の検出位置Ｐｄとして取得し、リニアスケール５０の検出値の微分値を速度検出値として取得する。そして、コントローラ１６は、実装ツール２０のＺ軸方向の検出位置と指令位置との偏差である位置偏差に基づいて速度指令値を算出し、この速度指令値と速度検出値との偏差に基づいてトルク指令値を算出し、トルク指令値に応じた電流を駆動モータ３０に印加する。ここで、本例において、駆動モータ３０は、ボイスコイルモータであり、印加された電流に比例したトルクを出力する。したがって、駆動モータ３０に印加された電流値は、半導体チップ１００に付加される押圧荷重にほぼ比例する。そこで、本例において、コントローラ１６は、この駆動モータ３０の電流値を、押圧荷重を示すパラメータとして取得する。また、コントローラ１６は、実装処理の流れに応じて、駆動モータ３０の制御に利用する指令位置を順次、更新するが、これについては後述する。
次に、こうした製造装置１０による半導体チップ１００の実装方法について説明する。図２は、半導体チップ１００の実装の様子を示すイメージ図である。図２に示すように、基板１１０の上面には、複数の電極１１２が形成されている。また、半導体チップ１００は、チップ本体１０２の底面から突出し、半田等の導電金属からなるバンプ１０４を複数有している。半導体チップ１００を実装する際には、このバンプ１０４を基板１１０の電極１１２に接触させた状態で、半導体チップ１００を加熱し、バンプ１０４を溶融させる。そして、バンプ１０４が溶融されることで、バンプ１０４と電極１１２が結合される。なお、図２では図示していないが、チップ本体１０２の底面には、さらに、熱硬化性樹脂層、例えば、非導電性フィルムの層等が設けられていてもよい。
ここで、この実装の際、バンプ１０４が溶融した後も、半導体チップ１００の押圧を続けると、溶融したバンプが変形し、潰れてしまうことがあった。この場合、潰れて横に広がったバンプ１０４が、隣接する他のバンプ１０４との間でショート不良を招くおそれがあった。
そこで、従来から、実装ツール２０で半導体チップ１００に荷重を付加し続け、実装ツール２０に一定以上の沈み込みが発生したタイミングをバンプ１０４の溶融タイミングとして検出し、以降は、半導体チップ１００に付加する荷重を軽減する技術が提案されている。しかしながら、こうした実装ツール２０の沈み込みを検出する技術の場合、当該沈み込みが、バンプ１０４の溶融に起因するものか、溶融前のバンプ１０４の破壊に起因するものかを正確に判別できなかった。また、この従来の技術では、実装ツール２０が一時的に大きく沈み込むため、溶融したバンプ１０４が潰れて横に広がるおそれがあった。
そこで、特許文献１では、実装ツール２０の沈み込み量ではなく、実装ツール２０に設けられた荷重検出手段による荷重検出値が所定位置以下に減少すれば、バンプ１０４が溶融したと判断している。かかる技術によれば、実装ツール２０の沈み込みを、ある程度抑えることができる。しかしながら、特許文献１では、加熱を開始してからバンプ１０４が溶融するまでの間、実装ツール２０のＺ軸方向位置を一定に保つために実装ツール２０を昇降させておらず、加熱に伴う実装ツール２０の熱膨張について考慮されていなかった。
すなわち、半導体チップ１００を実装する際、実装ツール２０は、半導体チップ１００を加熱するために、内蔵されたツールヒータが昇温する。この加熱に伴い、実装ツール２０は、図２の二点鎖線で示すように、その長軸方向に熱膨張する。そのため、実装ツール２０を昇降させることなく静止させたとしても、実装ツール２０の末端面は、熱膨張により下方に変位し、押圧荷重が増加していく。その結果、特許文献１では、熱膨張が進行するにつれて、押圧荷重が増加し、溶融前のバンプ１０４が破壊されたり、溶融したバンプ１０４が過剰に潰されたりするおそれがあった。また、また、特許文献１の技術では、熱膨張の影響を考慮していないため、チップ本体１０２の底面と基板１１０の上面との間隔であるギャップ量Ｇを、所望の値にできないおそれがあった。
本明細書では、バンプ１０４の溶融を適切に検出するために、半導体チップ１００に付加される押圧荷重を監視し、押圧荷重が急減したタイミングを、バンプ１０４の溶融タイミングとして検出する。また、溶融前のバンプ１０４の破壊を防止するために、バンプ１０４が溶融するまでの間、実装ツール２０が熱膨張しても、実装ツール２０の現在位置と指令位置との偏差である位置偏差が一定となるように、指令位置を順次更新する。以下、半導体チップ１００の実装の流れについて図３～図５を参照して説明する。
図３は、半導体チップ１００の実装時における各種パラメータの経時変化を示すグラフで、上段はリニアスケール５０の検出値を、中段は、駆動モータ３０の電流値を、下段は、ツールヒータの駆動状態を、それぞれ示している。また、図４、図５は、半導体装置の製造方法の流れを示すフローチャートである。
半導体チップ１００を基板１１０に実装する際には、半導体チップ１００のバンプ１０４が、基板１１０の電極１１２の真上に位置するように、ステージ１２が実装ツール２０に対して水平方向に位置合わせする。図４のフローチャートは、この状態からスタートしている。その後、コントローラ１６は、昇降モータ４０を駆動し、加圧機構２２とともに実装ツール２０を高速で下降させる（Ｓ１０）。半導体チップ１００と基板１１０との間に若干の間隙が残る状態まで、半導体チップ１００が基板１１０に近接すれば（Ｓ１２でＹｅｓ）、コントローラ１６は昇降モータ４０の駆動を停止する。図３における時刻ｔ１は、この半導体チップ１００が基板１１０に近接したタイミングを示している。
半導体チップ１００が基板１１０に近接すれば、コントローラ１６は、駆動モータ３０を駆動し、バンプ１０４が電極１１２に接地するまで、実装ツール２０を低速で下降させる（Ｓ１４）。具体的には、コントローラ１６は、接地が検出されるまで、実装ツール２０が、徐々に基板１１０に近づくように、駆動モータ３０に入力する指令位置Ｐ＊を徐々に更新する。バンプ１０４の接地タイミングは、検出位置に基づいて判断してもよいし、駆動モータ３０の電流値に基づいて判断してもよい。すなわち、バンプ１０４が電極１１２に接地すると、指令位置Ｐ＊を更新しても検出位置Ｐｄは、変化しなくなる。そこで、検出位置Ｐｄの変化が提示したタイミングを、接地タイミングと判断してもよい。また、バンプ１０４が電極１１２に接すると、半導体チップ１００および実装ツール２０は、基板１１０から反力を受ける。駆動モータ３０は、この反力に応じたトルクを出力しようとするため、駆動モータ３０の電流値が急増する。この電流値の急増タイミングを接地タイミングと判断してもよい。図３では、時刻ｔ２において、接地が検出されている。
バンプ１０４の接地が検出されれば（Ｓ１６でＹｅｓ）、ツールヒータで半導体チップ１００の加熱を開始するとともに、位置偏差ΔＰが一定となるように、駆動モータ３０の指令位置Ｐ＊を随時更新する第一処理（Ｓ１８，Ｓ２０）を実行する。すなわち、コントローラ１６は、接地が検出された時刻ｔ２において、実装ツール２０に搭載されたツールヒータをＯＮし、半導体チップ１００の加熱を開始する（Ｓ１８）。また、コントローラ１６は、駆動モータ３０の指令位置Ｐ＊を、Ｐ＊＝Ｐｄ＋σａ－ΔＰ＊の式に従って随時更新する。ここで、Ｐｄは、実装ツール２０の検出位置である。σａは、一サンプリング当たりに発生する実装ツール２０の熱膨張量である。一サンプリング当たりの熱膨張量σａは、予め実験等により取得しておく。また、この一サンプリング当たりの熱膨張量σａは、固定値でもよいが、時間の経過またはツールヒータの温度変化とともに変化する可変値でもよい。Ｐｄ＋σａは、実装ツール２０の現在位置となる。ΔＰ＊は、位置偏差ΔＰの目標値であり、値一定の固定値である。図３における破線は、第一処理中に用いる指令位置Ｐ＊を示している。
このように、Ｐ＊＝Ｐｄ＋σａ－ΔＰ＊の式に基づいて、指令位置Ｐ＊を随時更新することで、実装ツール２０や半導体チップ１００が熱膨張したとしても、位置偏差ΔＰを常に一定に保つことができる。そして、位置偏差ΔＰを一定に保つことで、駆動モータ３０からの出力トルク、ひいては、半導体チップ１００の押圧荷重をほぼ一定に保つことができる。これにより、溶融前のバンプ１０４を破壊して潰すことが効果的に防止できる。
第一処理と並行して、コントローラ１６は、半導体チップ１００に付加される押圧荷重の監視も行う（Ｓ２２）。押圧荷重は、駆動モータ３０の電流値Ｉｄにほぼ比例するため、コントローラ１６は、駆動モータ３０の電流値Ｉｄを、押圧荷重を示すパラメータとして監視する。加熱を継続した結果、バンプ１０４が溶融すると、実装ツール２０が半導体チップ１００から受ける反力が急激に低下し、押圧荷重、ひいては、電流値Ｉｄが急激に低下する。コントローラ１６は、この電流値Ｉｄの急激な低下が発生すれば、バンプ１０４の溶融が発生したと判断する。
具体的には、コントローラ１６は、Ｎサンプリング前の電流値Ｉｄ［ｉ－Ｎ］と、現在の電流値Ｉｄ［ｉ］と、の差分ΔＩｄ＝Ｉｄ［ｉ－Ｎ］－Ｉｄ［ｉ］を算出する。そして、コントローラ１６は、この差分ΔＩｄと、規定の基準値ΔＩｄ_ｄｅｆと、を比較し、ΔＩｄ≧ΔＩｄ＿ｄｅｆ以上となれば、バンプ１０４が、溶融したと判断する。なお、Ｎは、１以上の整数である。図３では、時刻ｔ３において、溶融したと判断される。
なお、本例では、実装ツール２０の指令位置Ｐ＊を、現在位置（Ｐｄ＋σａ）よりも下方に設定しているため、バンプ１０４の溶融が発生し、半導体チップ１００からの反力が低下した場合、実装ツール２０は、指令位置Ｐ＊に到達するように、現在位置（Ｐｄ＋σａ）から位置偏差の目標値ΔＰ＊分だけ、下方に変位することがある。このバンプ１０４溶融時の変位において、バンプ１０４を大きく潰さないように、位置偏差の目標値ΔＰ＊は、充分に小さな値が設定される。
バンプ１０４が溶融したと判断した場合（Ｓ２２でＹｅｓ）、コントローラ１６は、ギャップ量Ｇが所望の値になるように、実装ツール２０の位置を制御する第二処理を実行する（Ｓ２４）。すなわち、コントローラ１６は、駆動モータ３０の指令位置Ｐ＊を、Ｐ＊＝Ｐｇ＋σｇとして随時更新する。ここで、Ｐｇは、常温状態かつギャップ量Ｇが所望の値になった半導体チップ１００に実装ツール２０を接地させたときの、実装ツール２０の位置である。以下では、このＰｇを、「標準位置」と呼ぶ。この標準位置Ｐｇは、ギャップ量Ｇの値や半導体チップ１００の寸法値等から予め算出される固定値である。また、σｇは、実装ツール２０および半導体チップ１００の熱膨張量である。このσｇは、時間やヒータの温度に応じて変動する可変値である。かかる指令位置Ｐ＊＝Ｐｇ＋σｇで、実装ツール２０の位置を制御することで、ギャップ量Ｇを所望の値に保つことができる。また、コントローラ１６は適当なタイミングで、ツールヒータをＯＦＦする（Ｓ２６）。その後、バンプ１０４を硬化させるのに十分な冷却時間が経過すれば（Ｓ２８でＹｅｓ）、コントローラ１６は、半導体チップ１００の吸引を解除したうえで、加圧機構２２および昇降機構２４を駆動して実装ツール２０を上昇させる（Ｓ３０）。
以上の説明で明らかな通り、本例では、駆動モータ３０の電流値、ひいては、押圧荷重が急激に低下したタイミングを、バンプ１０４の溶融タイミングとして検出している。かかる構成とすることで、溶融したバンプ１０４を押し潰すことなく、バンプ１０４の溶融タイミングを正確に検出できる。また、第一処理において、位置偏差ΔＰが一定になるように、指令位置Ｐ＊を随時更新しているため、熱膨張が発生しても、押圧荷重を一定に保つことができる。その結果、溶融前のバンプ１０４に過剰な荷重がかかり、バンプ１０４が、破壊されることが効果的に防止できる。
なお、これまで説明した構成は、一例であり、接地後、バンプ１０４が溶融するまで、位置偏差ΔＰが一定となるように加圧機構２２の鉛直方向の指令位置Ｐ＊を随時更新する第一処理と、押圧荷重が急減したタイミングを、バンプ１０４の溶融タイミングとして検出する検出処理と、を行うのであれば、その他の構成は、適宜変更されてもよい。例えば、これまでの説明では、駆動モータ３０の電流値を、押圧荷重を示すパラメータとして監視していたが、加圧機構２２に荷重センサを設け、この荷重センサの検出値を監視するのでもよい。また、上述の説明では、実装ツール２０の検出位置Ｐｄに、一サンプリングあたりの熱膨張量σａを加算した値を、実装ツール２０と現在位置として取り扱っているが、熱膨張が考慮されるのであれば、他の値を現在位置として用いてもよい。例えば、熱膨張に伴う実装ツール２０の変位のプロファイルを、予め実験等で取得しておき、このプロファイルから実装ツール２０の現在位置を求めるようにしてもよい。また、上述の説明では、加圧機構２２の駆動源として駆動モータ３０を用いているが、他の駆動源、例えば、電池シリンダや油圧シリンダ等を用いてもよい。
１０ 製造装置、１２ ステージ、１４ ボンディングヘッド、１６ コントローラ、１８ ＸＹステージ、２０ 実装ツール、２２ 加圧機構、２４ 昇降機構、３０ 駆動モータ、３０ａ 固定子、３０ｂ 可動子、３２ スライド軸、３４ 板バネ、３６ ガイド部材、３８ ベース部材、４０ 昇降モータ、４２ リードスクリュー、４４ 移動ブロック、４６ 移動体、４８ ガイドレール、５０ リニアスケール、１００ 半導体チップ、１０２ チップ本体、１０４ バンプ、１１０ 基板、１１２ 電極。

Claims (6)

  1. 基板を支持するステージと、
    底面にバンプを有するチップを加熱可能に保持する実装ツールと、
    前記実装ツールを鉛直方向に移動させて前記チップに荷重を付与する加圧機構と、
    前記実装ツールおよび前記加圧機構の駆動を制御するコントローラと、
    を備え、前記コントローラは、
    前記チップを前記基板に着地させた後、前記バンプが溶融するまで、前記実装ツールで前記チップを加熱するとともに、前記加圧機構の指令位置と現在位置との差である位置偏差が一定となるように、前記加圧機構の鉛直方向の指令位置を随時更新する第一処理と、
    前記第一処理と並行して、前記加圧機構による前記チップの押圧荷重を監視し、前記押圧荷重の減少に基づいて、前記バンプの溶融を検出する検出処理と、
    を行うように構成されており、
    前記コントローラは、センサで検出された前記実装ツールの検出位置と一サンプリング当たりの熱膨張量との加算値から、０より大きい位置偏差の目標値を減算した値を前記指令位置として更新する、ことを特徴とする半導体装置の製造装置。
  2. 請求項１に記載の半導体装置の製造装置であって、
    前記コントローラは、前記検出処理において前記バンプの溶融を検出した時点から後に、前記チップの底面と前記基板との間隙量であるギャップ量が目標値を保つように、前記加圧機構の指令位置を随時更新する第二処理をさらに行う、
    ことを特徴とする半導体装置の製造装置。
  3. 請求項１に記載の半導体装置の製造装置であって、
    前記加圧機構は、前記実装ツールを鉛直方向に移動させる駆動モータを有しており、
    前記コントローラは、前記検出処理において前記駆動モータの電流値を、前記押圧荷重を示すパラメータとして監視する、
    ことを特徴とする半導体装置の製造装置。
  4. （削除）
  5. 半導体装置の製造方法であって、
    実装ツールで保持されたチップをステージで支持された基板に接地させた後、前記チップの底面に設けられたバンプが溶融するまで、前記実装ツールで前記チップを加熱するとともに、前記実装ツールを鉛直方向に移動させる加圧機構の指令位置と現在位置との差である位置偏差が一定となるように、前記加圧機構の鉛直方向の指令位置を随時更新する第一ステップと、
    前記第一ステップと並行して、前記加圧機構による前記チップの押圧荷重を監視し、前記押圧荷重の減少に基づいて、前記バンプの溶融を検出する検出ステップと、
    を備え、
    前記第一ステップでは、センサで検出された前記実装ツールの検出位置と一サンプリング当たりの熱膨張量との加算値から、０より大きい位置偏差の目標値を減算した値を前記指令位置として更新する、ことを特徴とする半導体装置の製造方法。
  6. 請求項５に記載の半導体装置の製造方法であって、さらに、
    前記検出ステップにおいて前記バンプの溶融を検出した時点から後に、前記チップの底面と前記基板との間隙量であるギャップ量が目標値を保つように、前記加圧機構の指令位置を随時更新する第二ステップを、備える、ことを特徴とする半導体装置の製造方法。
JP2022531812A 2020-06-15 2021-06-14 半導体装置の製造装置および製造方法 Active JP7320886B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020103333 2020-06-15
JP2020103333 2020-06-15
PCT/JP2021/022561 WO2021256433A1 (ja) 2020-06-15 2021-06-14 半導体装置の製造装置および製造方法

Publications (3)

Publication Number Publication Date
JPWO2021256433A1 JPWO2021256433A1 (ja) 2021-12-23
JPWO2021256433A5 JPWO2021256433A5 (ja) 2023-02-22
JP7320886B2 true JP7320886B2 (ja) 2023-08-04

Family

ID=79268052

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022531812A Active JP7320886B2 (ja) 2020-06-15 2021-06-14 半導体装置の製造装置および製造方法

Country Status (6)

Country Link
US (1) US20230230853A1 (ja)
JP (1) JP7320886B2 (ja)
KR (1) KR20230006011A (ja)
CN (1) CN115699277A (ja)
TW (1) TWI801873B (ja)
WO (1) WO2021256433A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000195907A (ja) 1998-12-25 2000-07-14 Matsushita Electric Ind Co Ltd 部品実装方法と装置
JP2003179100A (ja) 2001-10-05 2003-06-27 Nec Corp 電子部品の製造装置および電子部品の製造方法
JP2006073873A (ja) 2004-09-03 2006-03-16 Matsushita Electric Ind Co Ltd 電子部品実装方法及び装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09153525A (ja) * 1995-11-30 1997-06-10 Toshiba Corp ボンディング装置およびボンディング方法
JP3399324B2 (ja) * 1997-11-10 2003-04-21 松下電器産業株式会社 半田バンプ付電子部品の熱圧着方法
TW501242B (en) * 2000-09-15 2002-09-01 Hitachi Ltd Semiconductor package and flip chip bonding method of semiconductor package
WO2014077044A1 (ja) * 2012-11-16 2014-05-22 シャープ株式会社 フリップチップ接合方法、および当該フリップチップ接合方法を含むことを特徴とする固体撮像装置の製造方法
US9426898B2 (en) * 2014-06-30 2016-08-23 Kulicke And Soffa Industries, Inc. Thermocompression bonders, methods of operating thermocompression bonders, and interconnect methods for fine pitch flip chip assembly

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000195907A (ja) 1998-12-25 2000-07-14 Matsushita Electric Ind Co Ltd 部品実装方法と装置
JP2003179100A (ja) 2001-10-05 2003-06-27 Nec Corp 電子部品の製造装置および電子部品の製造方法
JP2006073873A (ja) 2004-09-03 2006-03-16 Matsushita Electric Ind Co Ltd 電子部品実装方法及び装置

Also Published As

Publication number Publication date
WO2021256433A1 (ja) 2021-12-23
JPWO2021256433A1 (ja) 2021-12-23
TW202213574A (zh) 2022-04-01
TWI801873B (zh) 2023-05-11
US20230230853A1 (en) 2023-07-20
KR20230006011A (ko) 2023-01-10
CN115699277A (zh) 2023-02-03

Similar Documents

Publication Publication Date Title
JP4880055B2 (ja) 電子部品実装装置及びその方法
JP5014151B2 (ja) チップ実装装置およびチップ実装方法
US20070181644A1 (en) Component mounting method and component mounting apparatus
JP2014123731A (ja) 基板上に半導体チップを実装するための熱圧着ボンディング方法および装置
JP4957193B2 (ja) 熱圧着装置および熱圧着方法
US20160336291A1 (en) Semiconductor device manufacturing apparatus and method
CN108695180B (zh) 压接装置
JPH09153525A (ja) ボンディング装置およびボンディング方法
JP7320886B2 (ja) 半導体装置の製造装置および製造方法
JP2011151179A (ja) ボンディング装置
WO2015146442A1 (ja) 電子部品接合装置および電子部品接合方法
US10090273B2 (en) Apparatus and method for manufacturing semiconductor device
JP5533480B2 (ja) 電子部品の実装装置及び実装方法
JP7145555B2 (ja) 半導体装置の製造装置および製造方法
KR101591125B1 (ko) 칩 실장 장치
TWI793766B (zh) 半導體裝置的製造裝置及製造方法
JPH09153522A (ja) ボンディング装置およびボンディング方法
JP2014143442A (ja) チップ実装装置
JP4732894B2 (ja) ボンディング方法及びボンディング装置
JP6345819B2 (ja) チップ実装装置
JP2002299376A (ja) ボンディング装置及びボンディンク方法
JP2018129552A (ja) チップ実装装置
JP2021052158A (ja) ワイヤボンディング装置及びワイヤボンディング方法
KR20070022058A (ko) 부품 실장방법 및 부품 실장장치
JPWO2021256433A5 (ja)

Legal Events

Date Code Title Description
A529 Written submission of copy of amendment under article 34 pct

Free format text: JAPANESE INTERMEDIATE CODE: A5211

Effective date: 20221025

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221025

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230627

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230718

R150 Certificate of patent or registration of utility model

Ref document number: 7320886

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150