JP7259406B2 - 固体電解コンデンサ素子及び固体電解コンデンサ素子の製造方法 - Google Patents

Description

本発明は、固体電解コンデンサ素子及び固体電解コンデンサ素子の製造方法に関する。

固体電解コンデンサ素子は、例えば、エッチングにより表面を粗面化した弁作用金属からなる電極体を化成処理して表面に誘電体酸化皮膜を形成した後、ポリイミド等の絶縁性の粘着テープを表裏面側から貼り付けることにより陽極部と陰極部とに分離し、この陰極部に導電性高分子からなる固体電解質層を形成した後、カーボン層及び銀ペースト層の陰極層を形成する等の方法により作製される。

固体電解コンデンサの静電容量は、誘電体酸化皮膜の厚さと比誘電率に依存する。酸化アルミニウムの比誘電率の値は他の弁作用金属の酸化物の比誘電率の値と比較してそれほど高くないため、アルミニウムを他の弁作用金属で置き換えることにより固体電解コンデンサの静電容量を向上させる試みがなされている。例えば、特許文献１には、酸化物の比誘電率がアルミニウムの１０倍以上である純チタンを弁作用金属として用いた固体電解コンデンサが開示されている。

特開昭６３-１６０３２３号公報

特許文献１では、厚み１～７０μｍ程度のアルミ箔上に箔厚の３０～８５％の厚みの多孔質層を形成し、その表面に厚み０．２～３μｍのチタン皮膜を蒸着させることで静電容量を大きくできることが開示されている。

しかしながら、特許文献１に記載されているような、アルミニウム箔に粗面化処理を施すことにより多孔質層を形成し、その後蒸着により、チタン皮膜を形成した弁作用金属では、純チタンを弁作用金属として使用しているため、そのまま使用すると漏れ電流の値が大きくなるという問題がある。また、アルミエッチングで形成した多孔質層の凹部（エッチングピット、又は単にピットともいう）の開口部が狭いため、チタン蒸着膜がピットの内部に形成されず、チタン蒸着膜の比表面積が小さく、大きな静電容量が得られないという問題があった。

本発明は、上記の問題を解決するためになされたものであり、漏れ電流を抑制しつつ、静電容量の大きな固体電解コンデンサ素子を提供することを目的とする。

本発明の固体電解コンデンサ素子は、弁金属機能を備える第１の金属体と、上記第１の金属体と固体電解質を挟んで対向する第２の金属体とを備える固体電解コンデンサであって、上記第１の金属体の表面には、凹部を有する多孔質層が設けられており、上記多孔質層の厚みは５μｍ以上１５μｍ以下であり、上記第１の金属体の厚みは３０μｍ以上５０μｍ以下であり、上記凹部の表面はＴｉ－Ｚｒ－Ｘ多元合金（Ｘは、Ｔｉ及びＺｒと共に多元合金を構成する元素である。）からなる合金層で覆われており、上記合金層の組成が、Ｘ：１０ａｔｍ％以上であることを特徴とする。

本発明の固体電解コンデンサ素子の製造方法は、弁金属機能を備える第１の金属体を準備する金属体準備工程と、上記第１の金属体に凹部を有する多孔質層を設ける多孔質層形成工程と、上記凹部の表面にＴｉ－Ｚｒ－Ｘ多元合金（Ｘは、Ｔｉ及びＺｒと共に多元合金を構成する元素である。）からなる合金層を設ける合金層形成工程とを備え、上記合金層の組成が、Ｘ：１０ａｔｍ％以上であり、上記合金層形成工程は、上記凹部の開口部に対して角度を変化させながら蒸着又はスパッタを行うことを特徴とする。

本発明によれば、漏れ電流を抑制しつつ、静電容量の大きな固体電解コンデンサ素子を提供することができる。

図１は、本発明の固体電解コンデンサ素子の一例を模式的に示す断面図である。 図２は、図１に示す第１の金属体、容量層及び導電体層の境界部の拡大断面図である。 図３は、固体電解質及び誘電体層がない状態の容量層の一例を模式的に示す図である。 図４（ａ）～図４（ｄ）は、本発明の固体電解コンデンサ素子の製造方法における合金層形成工程の一例を模式的に示す図である。 図５は、本発明の固体電解コンデンサ素子の製造方法における誘電体層を形成する工程の一例を模式的に示す図である。

［固体電解コンデンサ素子］
以下、本発明の固体電解コンデンサ素子について説明する。
しかしながら、本発明は、以下の構成に限定されるものではなく、本発明の要旨を変更しない範囲において適宜変更して適用することができる。なお、以下において記載する本発明の個々の望ましい構成を２つ以上組み合わせたものもまた本発明である。

本発明の固体電解コンデンサ素子の構成を説明する。
本発明の固体電解コンデンサ素子の構成の一例について、図１及び図２を参照しながら説明する。
図１は、本発明の固体電解コンデンサ素子の一例を模式的に示す断面図であり、図２は、図１に示す第１の金属体、容量層及び導電体層の境界部の拡大断面図である。
図１に示すように、固体電解コンデンサ素子１は、陽極部となる第１の金属体１０と、対極である陰極部となる第２の金属体４０と、第２の金属体４０側に配置された導電体層３０と、導電体層３０と第１の金属体１０との間に配置された容量層２０からなる。第１の金属体１０と第２の金属体４０は絶縁部１７により絶縁されている。
そして図２に示すように、容量層２０は、第１の金属体１０上に形成された凹部２５を有する多孔質層２８と、凹部２５の表面に形成された合金層２４と、合金層２４の表面に設けられた誘電体層２１とを備える。さらに、誘電体層２１の表面には、導電体層３０を構成する固体電解質３１が、合金層２４の凹部２５を埋めるように充填されているため、誘電体層２１の表面には固体電解質３１が設けられている。
固体電解質３１は導電体層３０を形成する材料でもあり、導電体層３０を構成する固体電解質３１の一部が、凹部２５に充填されることによって、容量層２０が構成されている。
多孔質層２８の表面及び凹部２５の表面には合金層２４が形成されている。
なお、図１及び図２では示していないが、容量層２０を構成する多孔質層２８は第１の金属体１０と電気的に接続されている。
なお、本明細書において、多孔質層の表面とは、多孔質層が有する凹部の表面と、凹部以外の部分の表面の両方を含むものとする。

なお、図１に示す固体電解コンデンサ素子１では、第１の金属体１０の両面に容量層２０、導電体層３０及び第２の金属体４０が形成されているが、第１の金属体１０の一方の面だけに、容量層２０、導電体層３０及び第２の金属体４０が形成されていてもよい。

容量層の構成について、図３を参照しながら説明する。
図３は、固体電解質及び誘電体層がない状態の容量層の一例を模式的に示す図である。
図３に示すように、容量層２０は、第１の金属体（図示しない）上に形成された凹部２５を有する多孔質層２８と、多孔質層２８の表面に形成された合金層２４とからなる。破線は、多孔質層２８と後の工程で形成される導電体層との界面を便宜的に示しており、ピット開口部２３は、凹部２５のうち、該界面に露出している部分である。図３に示すように、多孔質層２８の表面に合金層２４を形成した後、化成処理を行って合金層２４の表面に誘電体層を形成し、凹部２５を埋めるように固体電解質３１を充填することにより、図２に示す容量層２０が得られる。

本発明の固体電解コンデンサ素子において、第１の金属体は、弁作用機能を備える材料で構成される。弁作用機能を備える材料としては、例えば、アルミニウム、タンタル、ニオブ、チタン、ジルコニウム等の金属単体、又は、これらの金属を含む合金等が挙げられる。これらの中では、アルミニウム又はアルミニウム合金が好ましい。

第１の金属体の形状は、平板状であることが好ましく、箔状であることがより好ましい。
第１の金属体の厚みは特に限定されないが、３０μｍ以上５０μｍ以下であることが好ましい。
なお、第１の金属体の厚みには、後述する多孔質層の厚みを含む。従って、厚さ５０μｍの第１の金属体の両面にそれぞれ厚さ１５μｍの多孔質層を形成した場合、第１の金属体の厚みは５０μｍである。

第１の金属体の表面には、凹部を有する多孔質層が設けられている。
多孔質層は、アルミ箔等の弁作用機能を備える材料に対して粗面化処理を行うことにより得ることができる。粗面化処理は、一般的に、エッチング処理により実施される。エッチング液と接触してエッチング作用を受けた金属母材の表面部分が多孔質層となり、エッチング液と接触せずにエッチング作用を受けなかった母材の本体部分が非多孔質の本体部分となる。エッチング液の種類、エッチングの温度および時間などは、所望される電気特性（実効面積を含む）などに応じて適宜選択され得る。例えば、エッチング液には、塩酸などが用いられ得る。

多孔質層の厚みは特に限定されないが、５μｍ以上１５μｍ以下であることが好ましい。
多孔質層の厚みが５μｍ未満の場合には、エッチング効率が低下し、体積容量密度が低くなる。一方、多孔質層の厚みが１５μｍを超える場合、エッチングにより形成される凹部（以下、ピット又はエッチングピットともいう）が細くなり、合金層による被覆率が低下するため、体積容量密度が低くなる。
第１の金属体の厚み及び多孔質層の厚みは、第１の金属体の断面を研磨によって露出させ、切断面を走査型電子顕微鏡（ＳＥＭ）またはマイクロスコープによって観察することで測定することができる。

多孔質層にはピットが設けられている。ピットのうち、多孔質層と導電体層との界面に露出する部分をピット開口部といい、ピット開口部を上面視した際の開口面積の投影面積相当径をピット開口径ともいう。
ピット開口径の平均値は、０．００１μｍ以上１０μｍ以下であることが好ましく、０．２μｍ以上、１０μｍ以下であることがより好ましい。
ピット開口径の平均値は、多孔質層の断面をＳＥＭにより観察する方法、水銀ポロシメータを用いた方法及びＢＥＴ比表面積分析等の方法で測定することができる。例えば、多孔質層の断面画像から多孔質層と導電体層との界面に仮想線をひき、仮想線上におけるピットの幅をピット開口径とし、無作為に選択した１０個のピットについて平均値を求める。

多孔質層の表面積については特に限定されないが、多孔質層が形成される前の第１の金属体の単位面積あたりの表面積に対する多孔質層の単位面積あたりの表面積の倍率（以下、拡面倍率ともいう）が２．５倍以上１００倍以下であることが好ましい。

多孔質層の平均気孔径は、ピット開口径の平均値よりも大きいことが好ましい。
また、多孔質層の平均気孔径は、０．００１μｍ以上、０．２μｍ以下であることが好ましい。
多孔質層の平均気孔径が０．００１μｍ未満であると、後述する合金層を形成する工程において、凹部の内部まで合金層を充分に形成することが難しくなる。
多孔質層の平均気孔径は、水銀ポロシメータにより測定されるメジアン径Ｄ５０である。
多孔質層の平均気孔径は、エッチングにおける各種条件を調整することにより制御することができる。

凹部の開口径（以下、ピット開口径）よりも、多孔質層の平均気孔径が大きいことが望ましい。
ピット開口径よりも多孔質層の平均気孔径が大きいと、ピット開口部が凹部の内部よりも狭くなる。このような構造を有すると、固体電解質と多孔質層とのアンカー効果が強くなり、応力によって容量層にクラックが発生することを抑制できる。

本発明の固体電解コンデンサ素子は、多孔質層の凹部の表面が、Ｔｉ－Ｚｒ－Ｘ多元合金からなる合金層で覆われている。
Ｔｉ－Ｚｒ－Ｘ多元合金の組成は、Ｘ：１０ａｔｍ％以上である。
合金層は、第１の金属体と固体電解質の間に配置されて誘電体層として機能する。Ｔｉ－Ｚｒ－Ｘ多元合金はアルミニウムと比較して比誘電率が大きいため、固体電解コンデンサ素子の静電容量を増加させることができる。
多孔質層の凹部の表面を、Ｔｉ－Ｚｒ－Ｘ多元合金からなる合金層で覆う方法としては、蒸着及びスパッタ等が挙げられる。

Ｘは、Ｔｉ及びＺｒと共にＴｉ－Ｚｒ－Ｘ多元合金を構成する元素（第三成分）であり、Ｓｉ、Ｈｆ、Ｙ、Ａｌ、Ｍｏ、Ｗ、Ｔａ、Ｎｂ及びＶからなる群から選択される少なくとも１種の元素であることが好ましく、Ｓｉ、Ｗ又はＡｌであることがより好ましく、Ａｌであることがさらに好ましい。
第三成分が上記元素であると、Ｔｉ－Ｚｒ合金と比較して、誘電率を向上させたり、漏れ電流を抑制したりすることができる。Ｓｉ及びＡｌは、Ｚｒと同様に酸素親和性が高いが、元素のバンドギャップが大きいため、ＴｉにＺｒのみを添加した２元系の場合と比較して、酸化物である陽極酸化皮膜の耐圧を向上させ、比誘電率を大きくすることができると考えられる。Ｗは熱的安定性が高く、電子を放出し易いため、高温中での陽極酸化皮膜のＴｉの酸化数が変動することを抑制し、安定的な陽極酸化膜の形成に寄与すると考えられる。

Ｔｉ－Ｚｒ－Ｘ多元合金の組成は、Ｘ：１０ａｔｍ％である。
ＸがＡｌである場合、Ｔｉ：６０ａｔｍ％以上、７０ａｔｍ％以下、Ｚｒ：２０ａｔｍ％以上、３０ａｔｍ％以下、Ｘ：１０ａｔｍ％以上、２０ａｔｍ％以下であることが好ましい。Ｔｉ－Ｚｒ－Ｘ多元合金の組成が上記範囲内であると、誘電率を向上させつつ、漏れ電流を抑制することができる。
ＸがＳｉである場合、Ｘの含有量は１０ａｔｍ％より大きく、２０ａｔｍ％以下であることが好ましく、ＸがＷである場合、Ｘの含有量は１０ａｔｍ％より大きく、２０ａｔｍ％以下であることが好ましい。
Ｔｉ含有量が６０ａｔｍ％未満の場合、誘電率の大幅な低下がみられることがある。一方、Ｔｉ含有量が７０ａｔｍ％を超える場合、及び、Ｚｒ含有量が２０ａｔｍ％未満の場合には、漏れ電流特性が悪化することがある。なお、Ｔｉ－Ｚｒ－Ｘ多元合金を構成する成分及び合金組成は、Ｔｉ－Ｚｒ－Ｘ多元合金またはその酸化物である陽極酸化皮膜に対して、Ｘ線光電子分光法（ＸＰＳ）を行うことで測定することができる。

Ｔｉ－Ｚｒ－Ｘ多元合金は、所定の混合比で混合させた合金材料を、アーク電極(Ｗ)とハース(Ｃｕ)との間で放電させてチタン合金を溶融させるアーク溶解、或いは、造粒したチタン合金を金型に入れてプレスしながら焼成するホットプレス焼成法にて、準備することができる。得られたＴｉ－Ｚｒ－Ｘ多元合金のインゴットを蒸着源として使用し、第１の金属体の多孔質層の凹部の表面に、蒸着又はスパッタにより合金層を形成する。
また、Ｔｉ－Ｚｒ－Ｘ多元合金のインゴットを製造しなくとも、Ｔｉ－Ｚｒ－Ｘ多元合金の構成元素である、Ｔｉ－Ｚｒ合金のインゴットとＸのインゴットを用いて、２元から蒸着、或いは、スパッタすることによっても、Ｔｉ－Ｚｒ－Ｘ多元合金からなる合金層を形成することができる。

多孔質層の凹部の表面に合金層を形成する方法としては、多孔質層を形成した第１の金属体の表面に、蒸着またはスパッタ等を行う方法が挙げられる。
このとき、多孔質層に設けられた凹部の開口部に対して角度を変化させながら蒸着又はスパッタを行うことが好ましい。凹部の開口部に対して角度を変化させながら蒸着またはスパッタを行うことで、凹部の底面だけでなく凹部の内側面にも合金層を形成することができる。このとき、凹部の底面に形成される合金層の厚みが、凹部の内側面に形成される合金層の厚みよりも厚くなる。また、合金層の形成は一度に行うのではなく、薄い合金層の形成を多数回に分けて行うことが好ましい。

合金層の厚さは特に限定されないが、１０ｎｍ以上１００ｎｍ以下であることが好ましい。
また、凹部の底部に設けられた合金層の厚みが、凹部内に設けられた合金層の最大厚みであることが好ましい。

凹部の表面に対する合金層の被覆率は特に限定されないが、１０％以上であることが好ましく、３０％以上７０％以下であることがより好ましい。
上記被覆率は、凹部の表面を覆う合金層の面積を凹部の表面の全面積で割ることで得られる。
上記合金層の被覆率を測定する方法としては、固体電解コンデンサ素子を厚さ方向に切断して、ＳＥＭ－ＥＤＸにより切断面の元素マッピングを行い、多孔質層の凹部の表面のうち、合金層が形成された部分及び合金層が形成されていない部分の長さの割合を算出することにより求めることができる。

合金層を形成する方法について、図４（ａ）～図４（ｄ）を参照しながら説明する。
図４（ａ）～図４（ｄ）は、本発明の固体電解コンデンサ素子の製造方法における合金層形成工程の一例を模式的に示す図である。
合金層形成工程では、まず、図４（ａ）に示すように、多孔質層２８の表面（破線部）に露出する凹部２５の開口部２３（以下、ピット開口部２３）に対して、垂直な方向からスパッタ又は蒸着を行うことにより、凹部２５の底面の一部、及び、多孔質層２８の表面の一部に、Ｔｉ－Ｚｒ－Ｘ多元合金からなる合金層２４を形成する。
その後、図４（ｂ）、図４（ｃ）に示すように、ピット開口部２３に対してスパッタ又は蒸着を行う角度を変化させることにより、図４（ｄ）に示すように、凹部２５の内側面にも合金層２４を形成することができる。ここで、上述した凹部の表面とは、凹部２５の内側面を指しており、多孔質層２８の表面（破線部）を含まない。
なお、図４（ａ）～図４（ｄ）では説明していないが、図４（ａ）～図４（ｄ）に示した方向（すなわち、紙面に平行な方向）と直行する方向（すなわち、紙面奥方向及び手前方向）においても、ピット開口部２３に対してスパッタ又は蒸着を行う方向を変更することが好ましい。
また、図４（ａ）～図４（ｄ）では、蒸着又はスパッタの方向を固定し、蒸着又はスパッタの対象物を動かしているが、蒸着又はスパッタの対象物を固定し、蒸着又はスパッタの方向を変化させてもよい。

合金層の表面には誘電体層が設けられている。
誘電体層は、合金層を形成したあとの第１の金属体を電解液に浸漬して化成処理を行うことにより、形成することができる。化成処理によって、合金層が形成された表面にはＴｉ－Ｚｒ－Ｘ多元合金の酸化物からなる誘電体層が形成され、合金層が形成されていない多孔質層の表面には第１の金属体の酸化物からなる誘電体層が形成される。
化成処理の条件、例えば電解液、陽極酸化の温度、時間、電流密度および電圧などは、使用する弁作用金属の種類や、所望される電気特性などに応じて適宜選択され得る。例えば、電解液には、ホウ酸、リン酸、アジピン酸、それらのナトリウム塩およびアンモニウム塩からなる群より選択される少なくとも１種を含む水溶液などが用いられる。
化成処理における電圧は、固体電解コンデンサ素子の定格電圧にあわせて適宜調整すればよく、例えば、５Ｖ以上４０Ｖ以下であることが好ましい。

誘電体層を設ける工程の一例について、図５を参照しながら説明する。
図５は、本発明の固体電解コンデンサ素子の製造方法における誘電体層を形成する工程の一例を模式的に示す図である。
図５に示すように、凹部２５の表面に形成された合金層２４の表面が化成処理により誘電体層２１ａとなる。合金層２４が形成されていない部分については、多孔質層２８の表面が化成処理により誘電体層２１ｂとなる。

誘電体層の表面には、固体電解質が形成されている。
化成処理を施した多孔質層の表面に、導電性高分子配合液を塗布し、乾燥させることによって、誘電体層の表面に固体電解質を形成することができる。
導電性高分子配合液としては、ＰＥＤＯＴ：ＰＳＳの分散液（ポリ（３，４－エチレンジオキシチオフェン）とポリスチレンスルホン酸とが混合された分散液）を用いることができる。
固体電解質は、例えば、第１の金属体の陽極リード部を保持して吊り下げた状態で、多孔質層を導電性高分子の分散液（原料溶液）に、絶縁部の手前まで浸漬し、乾燥させるＤＩＰ工法によって形成できる。溶液を順次塗布し、一連の浸漬または塗布の操作を必要に応じて繰り返して実施することにより、多孔質層に導電性高分子を充填させる

固体電解質を構成する材料は特に限定されないが、例えば、ピロール類、チオフェン類、アニリン類等を骨格とした導電性高分子等が挙げられる。チオフェン類を骨格とする導電性高分子としては、例えば、ＰＥＤＯＴ［ポリ（３，４－エチレンジオキシチオフェン）］が挙げられ、ドーパントとなるポリスチレンスルホン酸（ＰＳＳ）と複合化させたＰＥＤＯＴ：ＰＳＳであってもよい。導電性高分子の構成材料の特定方法としては、液体クロマト法、ガスクロマト法、フーリエ変換赤外線分光分析等が挙げられる。

容量層の表面には、導電体層が形成されている。
導電体層は、容量層のうち、誘電体層の表面に形成された固体電解質と同じ固体電解質からなる層である。導電体層を構成する固体電解質と容量層を構成する固体電解質は、同じであってもよく、異なっていてもよい。
導電体層の厚さは特に限定されないが、５ｎｍ以上、１００ｎｍ以下であることが好ましい。

導電体層の表面には、第２の金属体が配置される。
第２の金属体は、カーボンペーストを塗布し乾燥させることにより形成されるカーボン層及び／又は銀ペーストを塗布し乾燥させることにより形成される銀層からなることが好ましい。
カーボン層は、固体電解質を誘電体層の表面に形成した後、固体電解質の表面にカーボンペーストをスクリーン印刷で塗布し乾燥させることにより形成することができる。カーボン層の厚みは、特に限定されないが、５μｍ以上、１０μｍ以下程度が望ましい。カーボン層の膜厚が厚すぎると固体電解コンデンサの等価直列抵抗（ＥＳＲ）が高くなることがある。
銀層は、固体電解質を誘電体層の表面に形成した後、固体電解質の表面に銀ペーストをスクリーン印刷で塗布し乾燥させることにより形成することができる。銀層は、固体電解質の表面に形成してもよく、上述したカーボン層の表面に形成してもよい。銀層の厚みは、特に限定されないが、５～１０μｍ程度が望ましい。銀層の膜厚が厚すぎると、固体電解コンデンサのＥＳＲが高くなることがある。

カーボン層及び銀層の厚みは、固体電解コンデンサを厚さ方向に沿って切断した際の、断面画像から測定することができる。カーボン層及び銀層の構成材料の特定方法としては、ガスクロマト法、構造解析フーリエ変換赤外線分光分析等が挙げられる。

本発明の固体電解コンデンサ素子においては、第１の金属体と第２の金属体とを確実に絶縁するため、絶縁部が設けられていることが好ましい。
絶縁部の材料としては、例えば、ポリフェニルスルホン樹脂、ポリエーテルスルホン樹脂、シアン酸エステル樹脂、フッ素樹脂（テトラフルオロエチレン、テトラフルオロエチレン・パーフルオロアルキルビニルエーテル共重合体等）、ポリイミド樹脂、ポリアミドイミド樹脂、及び、それらの誘導体又は前駆体等の絶縁性樹脂が挙げられる。

本発明の固体電解コンデンサ素子を複数個組み合わせて固体電解コンデンサとしてもよい。
複数個の固体電解コンデンサ素子を組み合わせる場合、例えば、第１の金属体を互いに溶接や圧着等により、接合するとともに、第１の金属体に外部電極としての陽極端子を接合する。続いて、第２の金属体を互いに電気的に接続させるため、導電体層に対応する部分同士がそれぞれ接するように積層し、導電体層の表面に外部電極としての第２の金属体を接合する方法が挙げられる。
本発明の固体電解コンデンサ素子を複数個積層させる場合、積層される固体電解コンデンサ素子の数は特に限定されないが、２個以上、８個以下であることが好ましい。

１個又は複数個の固体電解コンデンサ素子に一対の外部電極を接続した後、外装樹脂によって封止する。この時、固体電解コンデンサ素子の全体と、一対の外部電極の一部とを覆うように外装樹脂で封止する。外装樹脂で封止する方法としては、例えば、エポキシ樹脂を用いて、トランスファーモールドにより封止する方法が挙げられる。なお、外部電極の形態は引き出しリードに限定されず、任意の形態の外部電極を採用することができる。

［固体電解コンデンサ素子］
本発明の固体電解コンデンサ素子の製造方法は、弁金属機能を備える第１の金属体を準備する金属体準備工程と、上記第１の金属体に凹部を有する多孔質層を設ける多孔質層形成工程と、上記凹部の表面にＴｉ－Ｚｒ－Ｘ多元合金（Ｘは、Ｔｉ及びＺｒと共に多元合金を構成する元素である。）からなる合金層を設ける合金層形成工程とを備え、上記合金層の組成が、Ｘ：１０ａｔｍ％以上であり、上記合金層形成工程は、上記凹部の開口部に対して角度を変化させながら蒸着又はスパッタを行うことを特徴とする。

合金層形成工程において、多孔質層の凹部の開口部に対して角度を変化させながら蒸着又はスパッタを行うことで、凹部の表面に合金層を形成しやすくなる。

以下、本発明の固体電解コンデンサ素子の製造方法を構成する各工程について説明する。ただし、本発明の固体電解コンデンサ素子において既に説明している内容については、記載を省略する。

金属体準備工程では、弁作用機能を備える第１の金属体を準備する。
第１の金属体の厚みは特に限定されないが、４０μｍ以上８０μｍ以下であることが好ましい。
なお、第１の金属体の厚みは、後の多孔質層形成工程において変化する（減少する）ため、金属体準備工程において準備される第１の金属体の厚みは、固体電解コンデンサ素子を構成する第１の金属体の厚みと、その表面に形成される多孔質体の厚みを考慮して決定することが好ましい。

多孔質層形成工程では、第１の金属体の表面に、凹部を有する多孔質層を設ける。
多孔質層の厚みは特に限定されないが、５μｍ以上１５μｍ以下であることが好ましい。

合金層形成工程では、多孔質層の凹部の表面にＴｉ－Ｚｒ－Ｘ多元合金（Ｘは、Ｔｉ及びＺｒと共に多元合金を構成する元素である。）からなる合金層を設ける。
合金層の組成は、Ｘ：１０ａｔｍ％である。
合金層の厚みは特に限定されないが、１０ｎｍ以上１００ｎｍ以下であることが好ましい。
合金層形成工程では、合金層を１回の蒸着又はスパッタで形成してもよいが、蒸着又はスパッタを多数回に渡って行うことが好ましい。
合金層形成工程の詳細は、図４（ａ）～図４（ｄ）を参照して説明したとおりである。

化成処理を行う化成工程によって合金層及び多孔質層の表面に誘電体層を形成する。
誘電体層の厚みは特に限定されないが、５ｎｍ以上１００ｎｍ以下であることが好ましい。
その後、化成処理を施した多孔質層の表面に、導電性高分子配合液を塗布し、乾燥させることによって、誘電体層の表面に導電体層を形成する。

その後、誘電体層の表面にカーボン層及び又は銀層からなる第２の金属体を配置することにより、固体電解コンデンサ素子が得られる。

以下、本発明の固体電解コンデンサ素子をより具体的に開示した実施例を示す。なお、本発明は、これらの実施例のみに限定されるものではない。

（実施例１）
［金属体準備工程］
表面が平滑なアルミニウム箔（厚み：５０μｍ）を準備した。

［多孔質層形成工程］
アルミニウム箔に対してエッチング処理を行い、多孔質層を形成した。
このとき、拡面倍率が７０倍となるように、エッチング条件を調整した。多孔質層の厚みは１５μｍであった。

［合金層形成工程］
スパッタ装置を用いて、Ｔｉ－Ｚｒ－Ｘ多元合金（Ｔｉ：７０ａｔｍ％、Ｚｒ：２０ａｔｍ％、Ｘ＝Ｓｉ：１０ａｔｍ％）を多孔質層の表面にスパッタして合金層を形成した。このとき、多孔質層に形成された凹部の開口部に対するスパッタ角度を変更しながらスパッタを行った。合金層による凹部の表面の被覆率（以下、合金層被覆率ともいう）は３５％であった。合金層の厚みは５０ｎｍであった。

［化成工程］
Ｔｉ－Ｚｒ－Ｘ多元合金をスパッタしたアルミニウム箔を、液温を６５℃にした０．０１ｗｔ％の燐酸水溶液中において、５Ｖで陽極酸化させることで、合金層の一部、及び、合金層が形成されなかった多孔質層の表面に化成処理を施して、誘電体層を形成した。誘電体層の厚みは１０ｎｍであった。

［固体電解コンデンサ素子の作製］
誘電体層の表面に導電性ポリマー配合液を塗布し、乾燥させることによって、導電体層を形成した後、カーボン層、銀層を順次形成して実施例１に係る固体電解コンデンサ素子を作製した。導電性ポリマー配合液としては、固体電解質であるＰＥＤＯＴ：ＰＳＳの分散液（ポリ（３，４－エチレンジオキシチオフェン）とポリスチレンスルホン酸とが混合された分散液）を用いた。

［静電容量及び漏れ電流の測定］
実施例１に係る固体電解コンデンサ素子の静電容量及び漏れ電流の値を測定した。結果を表１に示す。なお、固体電解コンデンサ素子の陽極側（第１の金属体）と陰極側（第２の金属体）のそれぞれにプローブを当てて、電流計を接続して２Ｖの電圧を印加し、２分後の電流値を漏れ電流（ＬＣ＠２分）として測定した。

（実施例２～６、比較例１～９）
Ｔｉ－Ｚｒ－Ｘ多元合金の組成を表１に示すように変更したほかは、実施例１と同様の手順で固体電解コンデンサ素子を作製し、漏れ電流及び静電容量を測定した。結果を表１に示す。

（実施例７～１４、比較例１０～１８）
Ｔｉ－Ｚｒ－Ｘ多元合金の組成は変えず、第１の金属体の厚み、多孔質層の厚み、拡面倍率、多孔質層の凹部に対する合金層の被覆率をそれぞれ、表２に示したように変更したほかは、実施例５と同様の手順で固体電解コンデンサ素子を作製し、漏れ電流及び静電容量を測定した。結果を表２に示す。
なお、表２には、合金層を有しない固体電解コンデンサ素子と比較して、静電容量がどの程度優れているのかについて、下記の基準に基づいて判定した。
［判定基準］
◎：静電容量が、合金層を有しない固体電解コンデンサ素子（比較例１２）の５．０倍以上。
○：静電容量が、合金層を有しない固体電解コンデンサ素子の３．０倍を超えて５．０倍未満。
△：静電容量が、合金層を有しない固体電解コンデンサ素子の２．０倍を超えて３．０倍以下。
×：静電容量が、合金層を有しない固体電解コンデンサ素子の２．０倍以下。

表１及び表２の結果より、本発明の固体電解コンデンサ素子は、漏れ電流を抑制しつつ、大きな静電容量を得ることができることがわかった。

１ 固体電解コンデンサ素子
１０ 第１の金属体（陽極部）
１７ 絶縁部
２０ 容量層
２１ 誘電体層
２３ ピット開口部
２４ 合金層
２５ 凹部（ピット）
２８ 多孔質層
３０ 導電体層
３１ 固体電解質
４０ 第２の金属体（陰極部）

Claims (7)

1. 弁金属機能を備える第１の金属体と、前記第１の金属体と固体電解質を挟んで対向する第２の金属体とを備える固体電解コンデンサであって、
   前記第１の金属体の表面には、凹部を有する多孔質層が設けられており、
   前記凹部の開口径よりも、前記多孔質層の平均気孔径が大きく、
   前記多孔質層の厚みは５μｍ以上１５μｍ以下であり、
   前記第１の金属体の厚みは３０μｍ以上５０μｍ以下であり、
   前記凹部の表面はＴｉ－Ｚｒ－Ｘ多元合金（Ｘは、Ｔｉ及びＺｒと共に多元合金を構成する元素である。）からなる合金層で覆われており、
   前記合金層の組成が、Ｘ：１０ａｔｍ％以上であり、
   前記凹部の底部に設けられた前記合金層の厚みが、前記凹部内に設けられた前記合金層の最大厚みであることを特徴とする固体電解コンデンサ素子。
2. 前記凹部の開口径は０．２μｍ以上１０μｍ以下である請求項１に記載の固体電解コンデンサ素子。
3. 前記凹部の表面に対する前記合金層の被覆率は３０％以上７０％以下であることを特徴とする請求項１又は２に記載の固体電解コンデンサ素子。
4. 前記Ｔｉ－Ｚｒ－Ｘ多元合金を構成する前記ＸがＡｌであり、
   前記合金層の組成が、Ｔｉ：６０ａｔｍ％以上７０ａｔｍ％以下、Ｚｒ：２０ａｔｍ％以上３０ａｔｍ％以下、Ｘ：１０ａｔｍ％以上２０ａｔｍ％以下であることを特徴とする請求項１～３のいずれかに記載の固体電解コンデンサ素子。
5. 弁金属機能を備える第１の金属体を準備する金属体準備工程と、前記第１の金属体に凹部を有する多孔質層を設ける多孔質層形成工程と、前記凹部の表面にＴｉ－Ｚｒ－Ｘ多元合金（Ｘは、Ｔｉ及びＺｒと共に多元合金を構成する元素である。）からなる合金層を設ける合金層形成工程とを備え、
   前記合金層の組成が、Ｘ：１０ａｔｍ％以上であり、
   前記多孔質層形成工程では、前記凹部の開口部よりも、前記多孔質層の平均気孔径が大きくなるように前記多孔質層を設け、
   前記合金層形成工程では、前記凹部の底部に設けられた前記合金層の厚みが、前記凹部内に設けられた前記合金層の最大厚みとなるように、前記凹部の開口部に対して角度を変化させながら蒸着又はスパッタを行うことを特徴とする固体電解コンデンサ素子の製造方法。
6. 前記合金層形成工程は多数回にわたって行う請求項５に記載の固体電解コンデンサ素子の製造方法。
7. 前記合金層に化成処理する化成工程をさらに備える請求項５又は６に記載の固体電解コンデンサ素子の製造方法。

Images