JP7248493B2 - 部品内蔵基板及びその製造方法 - Google Patents

部品内蔵基板及びその製造方法 Download PDF

Info

Publication number
JP7248493B2
JP7248493B2 JP2019085376A JP2019085376A JP7248493B2 JP 7248493 B2 JP7248493 B2 JP 7248493B2 JP 2019085376 A JP2019085376 A JP 2019085376A JP 2019085376 A JP2019085376 A JP 2019085376A JP 7248493 B2 JP7248493 B2 JP 7248493B2
Authority
JP
Japan
Prior art keywords
wiring layer
insulating layer
layer
cavity
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019085376A
Other languages
English (en)
Other versions
JP2020181934A (ja
Inventor
信孝 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2019085376A priority Critical patent/JP7248493B2/ja
Priority to US16/854,112 priority patent/US11158583B2/en
Publication of JP2020181934A publication Critical patent/JP2020181934A/ja
Application granted granted Critical
Publication of JP7248493B2 publication Critical patent/JP7248493B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0269—Marks, test patterns or identification means for visual or optical inspection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/03828—Applying flux
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1181—Cleaning, e.g. oxide removal step, desmearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/1316—Iron [Fe] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/8313—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/83132—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed outside the semiconductor or solid-state body, i.e. "off-chip"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H05K3/4015—Surface contacts, e.g. bumps using auxiliary conductive elements, e.g. pieces of metal foil, metallic spheres
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Description

本開示は、部品内蔵基板及びその製造方法に関する。
部品内蔵基板の製造プロセスでは、レーザ加工によりキャビティを形成し、キャビティ内に電子部品を搭載している（特許文献１）。
一般的に、部品内蔵基板に含まれる配線層の配線パターンは、露光装置によるフォトマスク等を用いたフォトリソグラフィにより形成される。その一方で、キャビティは、レーザ加工機を用いた絶縁層へのレーザ光の照射により形成される。レーザ加工機による加工精度は、フォトリソグラフィによる精度よりも低くなる。このため、配線パターンは高精度で形成することができるが、キャビティの位置精度は配線パターンの位置精度よりも低くなる。また、キャビティ内での電子部品に位置ずれが生じることもある。そこで、電子部品の搭載後に、配線層に形成されているアイメントマークと、電子部品に形成されているアライメントマークとの間の距離を測定し、位置精度の確認を行っている。
特開２０１６－９６２８１号公報
しかしながら、配線層に形成されているアイメントマークと、電子部品に形成されているアライメントマークとの間の距離の測定のための作業は煩雑である。
本開示は、キャビティと電子部品との間の位置精度を容易に確認することができる部品内蔵基板及びその製造方法を提供することを目的とする。
本開示の一態様によれば、基準パターンを備えた第１の配線層と、前記第１の配線層上に形成された第１の絶縁層と、前記第１の絶縁層に形成されたキャビティ内で、前記第１の配線層上に搭載された電子部品と、を有し、前記基準パターンは、目盛りとして、前記第１の配線層を貫通する複数のスリットを有し、前記基準パターンは、平面視で前記電子部品の側面と交差する第１の部分と、平面視で前記キャビティの側面と交差する第２の部分と、を有する部品内蔵基板が提供される。
本開示の技術によれば、キャビティと電子部品との間の位置精度を容易に確認することができる。
第１の実施形態に係る部品内蔵基板の構造を示す断面図である。 基準パターンが形成された配線層の構成を示す図である。 基準パターンに含まれるスリットを示す図である。 配線層、キャビティ及び電子部品の間の位置関係を示す図である。 第１の実施形態に係る部品内蔵基板の製造方法を示す断面図（その１）である。 第１の実施形態に係る部品内蔵基板の製造方法を示す断面図（その２）である。 第１の実施形態に係る部品内蔵基板の製造方法を示す断面図（その３）である。 第１の実施形態に係る部品内蔵基板の製造方法を示す断面図（その４）である。 第１の実施形態に係る部品内蔵基板の製造方法を示す断面図（その５）である。 第１の実施形態に係る部品内蔵基板の製造方法を示す断面図（その６）である。 第１の実施形態に係る部品内蔵基板の製造方法を示す断面図（その７）である。 第１の実施形態に係る部品内蔵基板の製造方法を示す断面図（その８）である。 第１の実施形態に係る部品内蔵基板の製造方法を示す断面図（その９）である。 第１の実施形態に係る部品内蔵基板の製造方法を示す断面図（その１０）である。 第１の実施形態に係る部品内蔵基板の製造方法を示す断面図（その１１）である。 第１の実施形態に係る部品内蔵基板の製造方法を示す断面図（その１２）である。 第１の実施形態に係る部品内蔵基板の製造方法を示す断面図（その１３）である。 第１の実施形態に係る部品内蔵基板の製造方法における基準パターンの露出状態の変化を示す図（その１）である。 第１の実施形態に係る部品内蔵基板の製造方法における基準パターンの露出状態の変化を示す図（その２）である。 第１の実施形態に係る部品内蔵基板の製造方法における基準パターンの露出状態の変化を示す図（その３）である。 第１の実施形態に係る部品内蔵基板の製造方法における基準パターンの露出状態の変化を示す図（その４）である。 第１の状態での配線層、キャビティ及び電子部品の間の位置関係を示す図である。 第２の状態での配線層、キャビティ及び電子部品の間の位置関係を示す図である。 第３の状態での配線層、キャビティ及び電子部品の間の位置関係を示す図である。 第４の状態での配線層、キャビティ及び電子部品の間の位置関係を示す図である。 第５の状態での配線層、キャビティ及び電子部品の間の位置関係を示す図である。 第２の実施形態に係る半導体パッケージを示す断面図である。 スリットの変形例を示す図である。 基準パターンの配置の第１の変形例を示す図である。 基準パターンの配置の第２の変形例を示す図である。
以下、実施形態について添付の図面を参照しながら具体的に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複した説明を省くことがある。
（第１の実施形態）
第１の実施形態について説明する。第１の実施形態は部品内蔵基板に関する。
［部品内蔵基板の構造］
まず、部品内蔵基板の構造について説明する。図１は、第１の実施形態に係る部品内蔵基板の構造を示す断面図である。図２は、基準パターンが形成された配線層の構成を示す図である。図２は、図１中の２点鎖線で囲んだ領域１９ａ内の構成を示す。
図１に示すように、第１の実施形態に係る部品内蔵基板１０は、コア層１１と、貫通配線１２と、配線層２１と、配線層３１とを備えたコア配線基板１０１を有する。部品内蔵基板１０は、更に、絶縁層２２と、配線層２３と、絶縁層２４と、配線層２５と、絶縁層２６と、配線層２７と、絶縁層２８と、配線層２９と、ソルダレジスト層４１と、外部接続端子４２とを有する。部品内蔵基板１０は、更に、絶縁層３２と、配線層３３と、絶縁層３４と、配線層３５と、絶縁層３６と、配線層３７と、絶縁層３８と、配線層３９と、ソルダレジスト層５１とを有する。部品内蔵基板１０は、更に、電子部品６０を有する。
なお、部品内蔵基板１０において、便宜上、ソルダレジスト層４１が形成される側を一方の側（一方の面）、ソルダレジスト層５１が形成される側を他方の側（他方の面）と称する場合がある。本開示においては、平面視とは、一方の側から対象物を視ることをいい、平面形状とは、対象物を一方の側から視た形状のことをいう。但し、部品内蔵基板は天地逆の状態で用いることができ、又は任意の角度で配置することができる。
図１に示すように、部品内蔵基板１０において、コア層１１の一方の面には配線層２１が形成され、他方の面には配線層３１が形成されている。配線層２１と配線層３１とはコア層１１の一方の面からコア層１１の他方の面に貫通する貫通孔１１ｘ内に形成された貫通配線１２により電気的に接続されている。配線層２１及び３１は、各々所定の平面形状にパターニングされている。
コア層１１としては、例えば、ガラスクロスにエポキシ系樹脂を含浸させた所謂ガラスエポキシ基板等を用いることができる。コア層１１として、ガラス繊維、炭素繊維、アラミド繊維等の織布や不織布にエポキシ系樹脂やポリイミド系樹脂等の絶縁性樹脂を含浸させた基板等を用いてもよい。コア層１１の厚さは、例えば、１００μｍ～２００μｍ程度とすることができる。コア層１１には、コア層１１を厚さ方向に貫通する貫通孔１１ｘが設けられている。なお、各図において、ガラスクロス等の図示は省略されている。また、貫通配線１２、配線層２１及び配線層３１の材料としては、例えば、銅（Ｃｕ）等を用いることができる。
図１に示すように、絶縁層２２は、コア層１１の一方の面に配線層２１を覆うように形成されている。絶縁層２２の材料としては、例えば、エポキシ系樹脂やポリイミド系樹脂を主成分とする絶縁性樹脂等を用いることができる。絶縁層２２は、シリカ（ＳｉＯ２）等のフィラーを含有しても構わない。絶縁層２２の厚さは、例えば３０μｍ～７０μｍ程度とすることができる。
配線層２３は、絶縁層２２の一方の側に形成されている。配線層２３は、絶縁層２２を貫通し配線層２１の一方の面を露出するビアホール２２ｘ内に充填されたビア配線、及び絶縁層２２の一方の面に形成された配線パターンを含んで構成されている。ビアホール２２ｘは、絶縁層２４側に開口されていると共に、配線層２１の一方の面によって底面が形成された、開口部の面積が底面の面積よりも大となる円錐台状の凹部である。配線層２３の材料としては、例えば、銅（Ｃｕ）等を用いることができる。配線層２３の厚さは、例えば、１０μｍ～３０μｍ程度とすることができる。詳細は後述するが、図２に示すように、配線層２３は、基準パターン１１０ａ、１１０ｂ、１１０ｃ、１１０ｄ、１２０ａ、１２０ｂ、１２０ｃ及び１２０ｄを含む。配線層２３は第１の配線層の一例である。
絶縁層２４は、絶縁層２２の一方の面に配線層２３を覆うように形成されている。絶縁層２４の材料や厚さは、例えば、絶縁層２２と同様とすることができる。絶縁層２４は、シリカ（ＳｉＯ２）等のフィラーを含有しても構わない。絶縁層２４は第１の絶縁層の一例である。
配線層２５は、絶縁層２４の一方の側に形成されている。配線層２５は、絶縁層２４を貫通し配線層２３の一方の面を露出するビアホール２４ｘ内に充填されたビア配線、及び絶縁層２４の一方の面に形成された配線パターンを含んで構成されている。ビアホール２４ｘは、絶縁層２６側に開口されていると共に、配線層２３の一方の面によって底面が形成された、開口部の面積が底面の面積よりも大となる円錐台状の凹部である。配線層２５の材料や厚さは、例えば、配線層２３と同様とすることができる。詳細は後述するが、配線層２５は、電子部品６０が搭載される領域に、配線層２５を貫通する開口パターン２５ｘを有する。配線層２５は第２の配線層の一例である。
絶縁層２６は、絶縁層２４の一方の面に配線層２５を覆うように形成されている。絶縁層２６の材料や厚さは、例えば、絶縁層２２と同様とすることができる。絶縁層２６は、シリカ（ＳｉＯ２）等のフィラーを含有しても構わない。絶縁層２６は第２の絶縁層の一例である。
配線層２７は、絶縁層２６の一方の側に形成されている。配線層２７は、絶縁層２６を貫通し配線層２５の一方の面を露出するビアホール２６ｘ内に充填されたビア配線、及び絶縁層２６の一方の面に形成された配線パターンを含んで構成されている。ビアホール２６ｘは、絶縁層２８側に開口されていると共に、配線層２５の一方の面によって底面が形成された、開口部の面積が底面の面積よりも大となる円錐台状の凹部である。配線層２７の材料や厚さは、例えば、配線層２３と同様とすることができる。
絶縁層２６、配線層２５及び絶縁層２４に、絶縁層２６、配線層２５及び絶縁層２４を貫通し配線層２３の一方の面を露出するキャビティ１５が形成されている。例えば、キャビティ１５は、開口パターン２５ｘ及びその周囲の配線層２５の一方の面（上面）が絶縁層２６から露出するように形成されている。キャビティ１５の平面形状は、例えば矩形である。そして、キャビティ１５内にて、配線層２３の一方の面に、接着剤６１を介して電子部品６０が搭載されている。電子部品６０の平面形状は、例えば矩形である。電子部品６０は、例えば半導体チップである。電子部品６０が、キャパシタ、インダクタ、抵抗等の受動素子であってもよい。また、半導体チップに再配線を形成した所謂ＣＳＰ（chip size package）であってもよい。或いは、これらが混在してもよい。電子部品６０は、一方の側に電極パッド６２を有する。
絶縁層２８は、絶縁層２６の一方の面に、キャビティ１５を埋め、配線層２７及び電子部品６０を覆うように形成されている。絶縁層２８の材料や厚さは、例えば、絶縁層２２と同様とすることができる。絶縁層２８は、シリカ（ＳｉＯ２）等のフィラーを含有しても構わない。
配線層２９は、絶縁層２８の一方の側に形成されている。配線層２９は、絶縁層２８を貫通し配線層２７の一方の面を露出するビアホール２８ｘ内に充填されたビア配線、及び絶縁層２８の一方の面に形成された配線パターンを含んで構成されている。ビアホール２８ｘは、ソルダレジスト層４１側に開口されていると共に、配線層２７の一方の面によって底面が形成された、開口部の面積が底面の面積よりも大となる円錐台状の凹部である。配線層２９の材料や厚さは、例えば、配線層２３と同様とすることができる。
ソルダレジスト層４１は、絶縁層２８の一方の面に、配線層２９を覆うように形成されている。ソルダレジスト層４１は、例えば、エポキシ系樹脂やアクリル系樹脂等の感光性樹脂等から形成することができる。ソルダレジスト層４１の厚さは、例えば３０μｍ～７０μｍ程度とすることができる。
ソルダレジスト層４１は、開口部４１ｘを有し、開口部４１ｘ内には配線層２９の一部が露出している。開口部４１ｘ内に露出する配線層２９は、半導体チップ等（図示せず）と電気的に接続されるパッドとして機能する。そこで、開口部４１ｘ内に露出する配線層２９を第１パッド２９と称する場合がある。
第１パッド２９の一方の面に金属層が形成されていたり、ＯＳＰ（Organic Solderability Preservative）処理等の酸化防止処理が施されていたりしてもよい。金属層の例としては、Ａｕ層や、Ｎｉ／Ａｕ層（Ｎｉ層とＡｕ層をこの順番で積層した金属層）、Ｎｉ／Ｐｄ／Ａｕ層（Ｎｉ層とＰｄ層とＡｕ層をこの順番で積層した金属層）等を挙げることができる。金属層の厚さは、例えば、０．０３μｍ～１０μｍ程度とすることができる。
第１パッド２９の一方の面に外部接続端子４２が設けられている。外部接続端子４２としては、例えば、はんだボール等を用いることができる。はんだボールの材料としては、例えばＰｂを含む合金、ＳｎとＣｕの合金、ＳｎとＳｂの合金、ＳｎとＡｇの合金、ＳｎとＡｇとＣｕの合金等を用いることができる。
但し、ソルダレジスト層４１は、配線層２９を完全に露出するように設けてもよい。この場合、配線層２９の側面とソルダレジスト層４１の側面とが接するようにソルダレジスト層４１を設けてもよいし、配線層２９の側面とソルダレジスト層４１の側面との間に隙間ができるようにソルダレジスト層４１を設けてもよい。
なお、配線層２９を構成する配線パターンを絶縁層２８の一方の面に引き出して形成し、絶縁層２８の一方の面に引き出された配線パターン上に開口部４１ｘを形成してもよい。つまり、配線層２９のビアホール２８ｘ上以外の部分に、開口部４１ｘを配置してもよい。また、外部接続端子４２が設けられていなくてもよい。
絶縁層３２は、コア層１１の他方の面に配線層３１を覆うように形成されている。絶縁層３２の材料や厚さは、例えば、絶縁層２２と同様とすることができる。絶縁層３２は、シリカ（ＳｉＯ２）等のフィラーを含有しても構わない。
配線層３３は、絶縁層３２の他方の側に形成されている。配線層３３は、絶縁層３２を貫通し配線層３１の他方の面を露出するビアホール３２ｘ内に充填されたビア配線、及び絶縁層３２の他方の面に形成された配線パターンを含んで構成されている。ビアホール３２ｘは、絶縁層３４側に開口されていると共に、配線層３１の他方の面によって底面が形成された、開口部の面積が底面の面積よりも大となる円錐台状の凹部である。配線層３３の材料や厚さは、例えば、配線層２３と同様とすることができる。
絶縁層３４は、絶縁層３２の他方の面に配線層３３を覆うように形成されている。絶縁層３４の材料や厚さは、例えば、絶縁層２２と同様とすることができる。絶縁層３４は、シリカ（ＳｉＯ２）等のフィラーを含有しても構わない。
配線層３５は、絶縁層３４の他方の側に形成されている。配線層３５は、絶縁層３４を貫通し配線層３３の他方の面を露出するビアホール３４ｘ内に充填されたビア配線、及び絶縁層３４の他方の面に形成された配線パターンを含んで構成されている。ビアホール３４ｘは、絶縁層３６側に開口されていると共に、配線層３３の他方の面によって底面が形成された、開口部の面積が底面の面積よりも大となる円錐台状の凹部である。配線層３５の材料や厚さは、例えば、配線層２３と同様とすることができる。
絶縁層３６は、絶縁層３４の他方の面に配線層３５を覆うように形成されている。絶縁層３６の材料や厚さは、例えば、絶縁層２２と同様とすることができる。絶縁層３６は、シリカ（ＳｉＯ２）等のフィラーを含有しても構わない。
配線層３７は、絶縁層３６の他方の側に形成されている。配線層３７は、絶縁層３６を貫通し配線層３５の他方の面を露出するビアホール３６ｘ内に充填されたビア配線、及び絶縁層３６の他方の面に形成された配線パターンを含んで構成されている。ビアホール３６ｘは、絶縁層３８側に開口されていると共に、配線層３５の他方の面によって底面が形成された、開口部の面積が底面の面積よりも大となる円錐台状の凹部である。配線層３７の材料や厚さは、例えば、配線層２３と同様とすることができる。
絶縁層３８は、絶縁層３６の他方の面に配線層３７を覆うように形成されている。絶縁層３８の材料や厚さは、例えば、絶縁層２２と同様とすることができる。絶縁層３８は、シリカ（ＳｉＯ２）等のフィラーを含有しても構わない。
配線層３９は、絶縁層３８の他方の側に形成されている。配線層３９は、絶縁層３８を貫通し配線層３７の他方の面を露出するビアホール３８ｘ内に充填されたビア配線、及び絶縁層３８の他方の面に形成された配線パターンを含んで構成されている。ビアホール３８ｘは、ソルダレジスト層５１側に開口されていると共に、配線層３７の他方の面によって底面が形成された、開口部の面積が底面の面積よりも大となる円錐台状の凹部である。配線層３９の材料や厚さは、例えば、配線層２３と同様とすることができる。
ソルダレジスト層５１は、絶縁層３８の他方の面に、配線層３９を覆うように形成されている。ソルダレジスト層５１の材料や厚さは、例えば、ソルダレジスト層４１と同様とすることができる。
ソルダレジスト層５１は、開口部５１ｘを有し、開口部５１ｘ内には配線層３９の一部が露出している。開口部５１ｘ内に露出する配線層３９は、マザーボード等の実装基板等（図示せず）と電気的に接続されるパッドとして機能する。そこで、開口部５１ｘ内に露出する配線層３９を第２パッド３９と称する場合がある。なお、第２パッド３９の平面形状は第１パッド２９の平面形状よりも大きく、かつ、第２パッド３９のピッチは第１パッド２９のピッチよりも広い。
第２パッド３９の他方の面に金属層が形成されていたり、ＯＳＰ（Organic Solderability Preservative）処理等の酸化防止処理が施されていたりしてもよい。金属層の例としては、Ａｕ層や、Ｎｉ／Ａｕ層（Ｎｉ層とＡｕ層をこの順番で積層した金属層）、Ｎｉ／Ｐｄ／Ａｕ層（Ｎｉ層とＰｄ層とＡｕ層をこの順番で積層した金属層）等を挙げることができる。金属層の厚さは、例えば、０．０３μｍ～１０μｍ程度とすることができる。また、第２パッド３９の他方の面に、はんだボールやリードピン等の外部接続端子が形成されていてもよい。
なお、配線層３９を構成する配線パターンを絶縁層３８上に引き出して形成し、絶縁層３８上に引き出された配線パターン上に開口部５１ｘを形成してもよい。つまり、配線層３９のビアホール３８ｘ上以外の部分に、開口部５１ｘを配置してもよい。
［基準パターンの構成］
ここで、基準パターン１１０ａ、１１０ｂ、１１０ｃ、１１０ｄ、１２０ａ、１２０ｂ、１２０ｃ及び１２０ｄについて詳細に説明する。
図２に示すように、配線層２３には、電子部品６０が搭載される予定の部品搭載領域１６０が設けられている。部品搭載領域１６０の平面形状は、電子部品６０の平面形状と同様に、例えば矩形であり、互いに平行な１対の辺１６０Ａ及び辺１６０Ｃと、互いに平行な１対の辺１６０Ｂ及び１６０Ｄとを有する。辺１６０Ａ及び１６０Ｃと、辺１６０Ｂ及び１６０Ｄとは互いに直交する。辺１６０Ａは電子部品６０の側面６０ａ（図４参照）と重なり、辺１６０Ｂは電子部品６０の側面６０ｂ（図４参照）と重なり、辺１６０Ｃは電子部品６０の側面６０ｃ（図４参照）と重なり、辺１６０Ｄは電子部品６０の側面６０ｄ（図４参照）と重なる。
また、配線層２３には、平面視でキャビティ１５と重なる予定のキャビティ形成領域１１５が設けられている。キャビティ形成領域１１５の平面形状は、キャビティ１５の平面形状と同様に、例えば矩形であり、互いに平行な１対の辺１１５Ａ及び辺１１５Ｃと、互いに平行な１対の辺１１５Ｂ及び１１５Ｄとを有する。辺１１５Ａ及び１１５Ｃと、辺１１５Ｂ及び１１５Ｄとは互いに直交する。辺１１５Ａは開口パターン２５ｘの側面２５ａ（図４参照）と重なり、辺１１５Ｂは開口パターン２５ｘの側面２５ｂ（図４参照）と重なり、辺１１５Ｃは開口パターン２５ｘの側面２５ｃ（図４参照）と重なり、辺１１５Ｄは開口パターン２５ｘの側面２５ｄ（図４参照）と重なる。
平面視で、キャビティ形成領域１１５は部品搭載領域１６０を包囲する。部品搭載領域１６０から視て、辺１１５Ａは辺１６０Ａと平行に辺１６０Ａの外側に位置し、辺１１５Ｂは辺１６０Ｂと平行に辺１６０Ｂの外側に位置し、辺１１５Ｃは辺１６０Ｃと平行に辺１６０Ｃの外側に位置し、辺１１５Ｄは辺１６０Ｄと平行に辺１６０Ｄの外側に位置する。
基準パターン１１０ａは、少なくとも辺１６０Ａと交差する。基準パターン１１０ａは、例えば、一定の間隔で配列し、配線層２３を貫通する複数のスリットを含む。基準パターン１１０ａは、例えば、部品搭載領域１６０内で屈曲するＶの字型の平面形状を有し、Ｖの字の２つの直線状の部分がそれぞれ辺１６０Ａと交差する。本実施形態では、辺１６０Ａと交差するように、２つの基準パターン１１０ａが形成されているが、辺１６０Ａと交差する基準パターン１１０ａの数が１でもよく、３以上でもよい。また、基準パターン１１０ａが、辺１６０Ａに加えて辺１１５Ａと交差してもよい。基準パターン１１０ａの２つの直線状の部分は、それぞれ第１の部分の一例である。
基準パターン１１０ｂは、少なくとも辺１６０Ｂと交差する。基準パターン１１０ｂは、例えば、一定の間隔で配列し、配線層２３を貫通する複数のスリットを含む。基準パターン１１０ｂは、例えば、部品搭載領域１６０内で屈曲するＶの字型の平面形状を有し、Ｖの字の２つの直線状の部分がそれぞれ辺１６０Ｂと交差する。本実施形態では、辺１６０Ｂと交差するように、１つの基準パターン１１０ｂが形成されているが、辺１６０Ｂと交差する基準パターン１１０ｂの数が２以上でもよい。また、基準パターン１１０ｂが、辺１６０Ｂに加えて辺１１５Ｂと交差してもよい。基準パターン１１０ｂの２つの直線状の部分は、それぞれ第１の部分の一例である。
基準パターン１１０ｃは、少なくとも辺１６０Ｃと交差する。基準パターン１１０ｃは、例えば、一定の間隔で配列し、配線層２３を貫通する複数のスリットを含む。基準パターン１１０ｃは、例えば、部品搭載領域１６０内で屈曲するＶの字型の平面形状を有し、Ｖの字の２つの直線状の部分がそれぞれ辺１６０Ｃと交差する。本実施形態では、辺１６０Ｃと交差するように、２つの基準パターン１１０ｃが形成されているが、辺１６０Ｃと交差する基準パターン１１０ｃの数が１でもよく、３以上でもよい。また、基準パターン１１０ｃが、辺１６０Ｃに加えて辺１１５Ｃと交差してもよい。基準パターン１１０ｃの２つの直線状の部分は、それぞれ第１の部分の一例である。
基準パターン１１０ｄは、少なくとも辺１６０Ｄと交差する。基準パターン１１０ｄは、例えば、一定の間隔で配列し、配線層２３を貫通する複数のスリットを含む。基準パターン１１０ｄは、例えば、部品搭載領域１６０内で屈曲するＶの字型の平面形状を有し、Ｖの字の２つの直線状の部分がそれぞれ辺１６０Ｄと交差する。本実施形態では、辺１６０Ｄと交差するように、１つの基準パターン１１０ｄが形成されているが、辺１６０Ｄと交差する基準パターン１１０ｄの数が２以上でもよい。また、基準パターン１１０ｄが、辺１６０Ｄに加えて辺１１５Ｄと交差してもよい。基準パターン１１０ｄの２つの直線状の部分は、それぞれ第１の部分の一例である。
基準パターン１２０ａは、少なくとも辺１１５Ａと交差する。基準パターン１２０ａは、例えば、一定の間隔で配列し、配線層２３を貫通する複数のスリットを含む。基準パターン１２０ａは、例えば、キャビティ形成領域１１５内で屈曲するＶの字型の平面形状を有し、Ｖの字の２つの直線状の部分がそれぞれ辺１１５Ａと交差する。本実施形態では、辺１１５Ａと交差するように、２つの基準パターン１２０ａが形成されているが、辺１１５Ａと交差する基準パターン１２０ａの数が１でもよく、３以上でもよい。また、基準パターン１２０ａが、辺１１５Ａに加えて辺１６０Ａと交差してもよい。基準パターン１２０ａの２つの直線状の部分は、それぞれ第２の部分の一例である。
基準パターン１２０ｂは、少なくとも辺１１５Ｂと交差する。基準パターン１２０ｂは、例えば、一定の間隔で配列し、配線層２３を貫通する複数のスリットを含む。基準パターン１２０ｂは、例えば、キャビティ形成領域１１５内で屈曲するＶの字型の平面形状を有し、Ｖの字の２つの直線状の部分がそれぞれ辺１１５Ｂと交差する。本実施形態では、辺１１５Ｂと交差するように、１つの基準パターン１２０ｂが形成されているが、辺１１５Ｂと交差する基準パターン１２０ｂの数が２以上でもよい。また、基準パターン１２０ｂが、辺１１５Ｂに加えて辺１６０Ｂと交差してもよい。基準パターン１２０ｂの２つの直線状の部分は、それぞれ第２の部分の一例である。
基準パターン１２０ｃは、少なくとも辺１１５Ｃと交差する。基準パターン１２０ｃは、例えば、一定の間隔で配列し、配線層２３を貫通する複数のスリットを含む。基準パターン１２０ｃは、例えば、キャビティ形成領域１１５内で屈曲するＶの字型の平面形状を有し、Ｖの字の２つの直線状の部分がそれぞれ辺１１５Ｃと交差する。本実施形態では、辺１１５Ｃと交差するように、２つの基準パターン１２０ｃが形成されているが、辺１１５Ｃと交差する基準パターン１２０ｃの数が１でもよく、３以上でもよい。また、基準パターン１２０ｃが、辺１１５Ｃに加えて辺１６０Ｃと交差してもよい。基準パターン１２０ｃの２つの直線状の部分は、それぞれ第２の部分の一例である。
基準パターン１２０ｄは、少なくとも辺１１５Ｄと交差する。基準パターン１２０ｄは、例えば、一定の間隔で配列し、配線層２３を貫通する複数のスリットを含む。基準パターン１２０ｄは、例えば、キャビティ形成領域１１５内で屈曲するＶの字型の平面形状を有し、Ｖの字の２つの直線状の部分がそれぞれ辺１１５Ｄと交差する。本実施形態では、辺１１５Ｄと交差するように、１つの基準パターン１２０ｄが形成されているが、辺１１５Ｄと交差する基準パターン１２０ｄの数が２以上でもよい。また、基準パターン１２０ｄが、辺１１５Ｄに加えて辺１６０Ｄと交差してもよい。基準パターン１２０ｄの２つの直線状の部分は、それぞれ第２の部分の一例である。
［スリットの構成］
次に、基準パターン１１０ａ、１１０ｂ、１１０ｃ、１１０ｄ、１２０ａ、１２０ｂ、１２０ｃ及び１２０ｄに含まれるスリットについて説明する。ここでは、まず、代表として、図３を参照しながら、基準パターン１１０ｃ及び１２０ｃに含まれるスリットについて説明する。図３は、基準パターン１１０ｃ及び１２０ｃに含まれるスリットを示す図である。図３は、図２中の２点鎖線で囲んだ領域１９ｂ内の構成を示す。基準パターン１１０ａ、１１０ｂ、１１０ｃ、１１０ｄ、１２０ａ、１２０ｂ、１２０ｃ及び１２０ｄに含まれるスリットは目盛りの一例である。
図３に示すように、基準パターン１１０ｃは、平面視で、Ｖの字形状を構成するように配列し、配線層２３を貫通する複数のスリット１１１を含む。例えば、各スリット１１１の平面形状は、辺１６０Ｃと平行な２辺の長さが１０μｍで、辺１６０Ｃに垂直な２辺の長さが５μｍの長方形である。複数のスリット１１１は、Ｖの字形状を構成するように、辺１６０Ｃに平行な方向から傾斜する方向に一定の間隔で配列している。例えば、辺１６０Ｃに平行な方向での間隔は５μｍであり、辺１６０Ｃに垂直な方向での間隔は１μｍである。例えば、基準パターン１１０ｃに含まれるスリット１１１の数は１０１個であり、辺１６０Ｃに平行な方向で配列の中心に位置するスリット１１１は、Ｖの字の屈曲点に位置する。また、例えば、電子部品６０が設計通りに搭載されたときに、両端から第ＮＣ１番目のスリット１１１が電子部品６０により横断されるかを予め設定しておく。図３に示す例では、電子部品６０が設計通りに搭載されたときに、両端から第４４番目及び第４５個目のスリット１１１が電子部品６０により横断されるようにスリット１１１が形成されている。基準パターン１１０ｃに含まれるスリット１１１の総数及びＮＣ１の値は任意である。なお、図３では、複数のスリット１１１の全体的な配置を示すために、便宜上、スリット１１１の各辺の長さ（１０μｍ、５μｍ）に対し、スリット１１１の辺１６０Ｃに平行な方向での間隔（５μｍ）を短く図示している。図２２～図２６及び図２８でも同様である。
同様に、基準パターン１２０ｃは、平面視で、Ｖの字形状を構成するように配列し、配線層２３を貫通する複数のスリット１２１を含む。例えば、各スリット１２１の平面形状は、辺１１５Ｃと平行な２辺の長さが１０μｍで、辺１１５Ｃに垂直な２辺の長さが５μｍの長方形である。複数のスリット１２１は、Ｖの字形状を構成するように、辺１１５Ｃに平行な方向から傾斜する方向に一定の間隔で配列している。例えば、辺１１５Ｃに平行な方向での間隔は５μｍであり、辺１１５Ｃに垂直な方向での間隔は１μｍである。例えば、基準パターン１２０ｃに含まれるスリット１２１の数は１０１個であり、辺１１５Ｃに平行な方向で配列の中心に位置するスリット１２１は、Ｖの字の屈曲点に位置する。また、例えば、キャビティ１５が設計通りに形成されたときに、両端から第ＮＣ２番目のスリット１２１が配線層２５の開口パターン２５ｘにより横断されるかを予め設定しておく。図３に示す例では、キャビティ１５が設計通りに形成されたときに、両端から第４４番目及び第４５個目のスリット１２１が開口パターン２５ｘにより横断されるようにスリット１２１が形成されている。基準パターン１２０ｃに含まれるスリット１２１の総数及びＮＣ２の値は任意である。なお、図３では、複数のスリット１２１の全体的な配置を示すために、便宜上、スリット１２１の各辺の長さ（１０μｍ、５μｍ）に対し、スリット１２１の辺１１５Ｃに平行な方向での間隔（５μｍ）を短く図示している。図２２～図２６及び図２８でも同様である。
基準パターン１１０ａは、基準パターン１１０ｃと同様に構成されている。すなわち、図示は省略するが、基準パターン１１０ａは、平面視で、Ｖの字形状を構成するように配列した、配線層２３を貫通する複数のスリット１１１を含む。複数のスリット１１１は、Ｖの字形状を構成するように、辺１６０Ａに平行な方向から傾斜する方向に一定の間隔で配列している。例えば、基準パターン１１０ａに含まれるスリット１１１の数は１０１個であり、辺１６０Ａに平行な方向で配列の中心に位置するスリット１１１は、Ｖの字の屈曲点に位置する。また、例えば、電子部品６０が設計通りに搭載されたときに、両端から第ＮＡ１番目のスリット１１１が電子部品６０により横断されるかを予め設定しておく。基準パターン１１０ａに含まれるスリット１１１の総数及びＮＡ１の値は任意である。
基準パターン１１０ｂは、基準パターン１１０ｃと同様に構成されている。すなわち、図示は省略するが、基準パターン１１０ｃは、平面視で、Ｖの字形状を構成するように配列した、配線層２３を貫通する複数のスリット１１１を含む。ただし、基準パターン１１０ｃと基準パターン１１０ｂとの間では、スリット１１１の向きが相違し、基準パターン１１０ｂに含まれるスリット１１１の平面形状は、辺１６０Ｂと平行な２辺の長さが１０μｍで、辺１６０Ｂに垂直な２辺の長さが５μｍの長方形である。複数のスリット１１１は、Ｖの字形状を構成するように、辺１６０Ｂに平行な方向から傾斜する方向に一定の間隔で配列している。例えば、基準パターン１１０ｂに含まれるスリット１１１の数は１０１個であり、辺１６０Ｂに平行な方向で配列の中心に位置するスリット１１１は、Ｖの字の屈曲点に位置する。また、例えば、電子部品６０が設計通りに搭載されたときに、両端から第ＮＢ１番目のスリット１１１が電子部品６０により横断されるかを予め設定しておく。基準パターン１１０ｂに含まれるスリット１１１の総数及びＮＢ１の値は任意である。
基準パターン１１０ｄは、基準パターン１１０ｂと同様に構成されている。すなわち、図示は省略するが、基準パターン１１０ｄは、平面視で、Ｖの字形状を構成するように配列した、配線層２３を貫通する複数のスリット１１１を含む。複数のスリット１１１は、Ｖの字形状を構成するように、辺１６０Ｄに平行な方向から傾斜する方向に一定の間隔で配列している。例えば、基準パターン１１０ｄに含まれるスリット１１１の数は１０１個であり、辺１６０Ｄに平行な方向で配列の中心に位置するスリット１１１は、Ｖの字の屈曲点に位置する。また、例えば、電子部品６０が設計通りに搭載されたときに、両端から第ＮＤ１番目のスリット１１１が電子部品６０により横断されるかを予め設定しておく。基準パターン１１０ｄに含まれるスリット１１１の総数及びＮＤ１の値は任意である。
基準パターン１２０ａは、基準パターン１２０ｃと同様に構成されている。すなわち、図示は省略するが、基準パターン１２０ａは、平面視で、Ｖの字形状を構成するように配列した、配線層２３を貫通する複数のスリット１２１を含む。複数のスリット１２１は、Ｖの字形状を構成するように、辺１１５Ａに平行な方向から傾斜する方向に一定の間隔で配列している。例えば、基準パターン１２０ａに含まれるスリット１２１の数は１０１個であり、辺１１５Ａに平行な方向で配列の中心に位置するスリット１２１は、Ｖの字の屈曲点に位置する。また、例えば、キャビティ１５が設計通りに形成されたときに、両端から第ＮＡ２番目のスリット１２１が配線層２５の開口パターン２５ｘにより横断されるかを予め設定しておく。基準パターン１２０ａに含まれるスリット１２１の総数及びＮＡ２の値は任意である。
基準パターン１２０ｂは、基準パターン１２０ｃと同様に構成されている。すなわち、図示は省略するが、基準パターン１２０ｃは、平面視で、Ｖの字形状を構成するように配列した、配線層２３を貫通する複数のスリット１２１を含む。ただし、基準パターン１２０ｃと基準パターン１２０ｂとの間では、スリット１２１の向きが相違し、基準パターン１２０ｂに含まれるスリット１２１の平面形状は、辺１１５Ｂと平行な２辺の長さが１０μｍで、辺１１５Ｂに垂直な２辺の長さが５μｍの長方形である。複数のスリット１２１は、Ｖの字形状を構成するように、辺１１５Ｂに平行な方向から傾斜する方向に一定の間隔で配列している。例えば、基準パターン１２０ｂに含まれるスリット１２１の数は１０１個であり、辺１１５Ｂに平行な方向で配列の中心に位置するスリット１２１は、Ｖの字の屈曲点に位置する。また、例えば、キャビティ１５が設計通りに形成されたときに、両端から第ＮＢ２番目のスリット１２１が配線層２５の開口パターン２５ｘにより横断されるかを予め設定しておく。基準パターン１２０ｂに含まれるスリット１２１の総数及びＮＢ２の値は任意である。
基準パターン１２０ｄは、基準パターン１２０ｂと同様に構成されている。すなわち、図示は省略するが、基準パターン１２０ｄは、平面視で、Ｖの字形状を構成するように配列した、配線層２３を貫通する複数のスリット１２１を含む。複数のスリット１２１は、Ｖの字形状を構成するように、辺１１５Ｄに平行な方向から傾斜する方向に一定の間隔で配列している。例えば、基準パターン１２０ｄに含まれるスリット１２１の数は１０１個であり、辺１１５Ｄに平行な方向で配列の中心に位置するスリット１２１は、Ｖの字の屈曲点に位置する。また、例えば、キャビティ１５が設計通りに搭載されたときに、両端から第ＮＤ２番目のスリット１２１が配線層２５の開口パターン２５ｘにより横断されるかを予め設定しておく。基準パターン１２０ｄに含まれるスリット１２１の総数及びＮＤ２の値は任意である。
そして、キャビティ１５が形成され、電子部品６０が搭載された後では、図４に示すように、開口パターン２５ｘが絶縁層２６から露出している。また、電子部品６０から、少なくとも、基準パターン１１０ａ、１１０ｂ、１１０ｃ及び１１０ｄの各々の一部が露出し、配線層２５から、少なくとも、基準パターン１２０ａ、１２０ｂ、１２０ｃ及び１２０ｄの各々の一部が露出している。
従って、電子部品６０の搭載後に、平面視で、電子部品６０の側面６０ａが基準パターン１１０ａ内で横断するスリット１１１と、側面６０ｂが基準パターン１１０ｂ内で横断するスリット１１１と、側面６０ｃが基準パターン１１０ｃ内で横断するスリット１１１と、側面６０ｄが基準パターン１１０ｄ内で横断するスリット１１１とを特定することで、配線層２３に対する電子部品６０の位置精度を特定することができる。
また、配線層２５は配線層２３に対して十分な位置精度で形成することができるため、配線層２３に対する電子部品６０の位置精度から、配線層２５に対する電子部品６０の位置精度を特定することもできる。
また、開口パターン２５ｘの側面２５ａはキャビティ１５の一側面を一方の側に延長した面と一致するとみなすことができ、開口パターン２５ｘの側面２５ｂはキャビティ１５の他の一側面を一方の側に延長した面と一致するとみなすことができ、開口パターン２５ｘの側面２５ｃはキャビティ１５の更に他の一側面を一方の側に延長した面と一致するとみなすことができ、開口パターン２５ｘの側面２５ｄはキャビティ１５の残りの一側面を一方の側に延長した面と一致するとみなすことができる。従って、電子部品６０の搭載後又はキャビティ１５の形成後に、開口パターン２５ｘの側面２５ａが基準パターン１２０ａ内で横断するスリット１２１と、開口パターン２５ｘの側面２５ｂが基準パターン１２０ｂ内で横断するスリット１２１と、開口パターン２５ｘの側面２５ｃが基準パターン１２０ｃ内で横断するスリット１２１と、開口パターン２５ｘの側面２５ｄが基準パターン１２０ｄ内で横断するスリット１２１とを特定することで、配線層２３に対するキャビティ１５の位置精度を特定することができる。
従って、キャビティ１５と電子部品６０との間の位置関係も容易に特定することができる。
［配線基板の製造方法］
次に、第１の実施形態に係る部品内蔵基板１０の製造方法について説明する。図５～図１７は、第１の実施形態に係る部品内蔵基板１０の製造方法を示す断面図である。図１８～図２１は、第１の実施形態に係る部品内蔵基板１０の製造方法における基準パターンの露出状態の変化を示す図である。
まず、図５に示すように、支持体としてコア配線基板１０１を準備する。コア配線基板１０１はコア層１１と、配線層２１と、配線層３１と、貫通配線１２とを有する。コア層１１に、一方の面から他方の面に貫通する貫通孔１１ｘが形成され、貫通配線１２は貫通孔１１ｘ内に形成されている。貫通孔１１ｘは、例えば、ドリルやレーザを用いた加工等により形成することができる。配線層２１はコア層１１の一方の面に形成され、配線層３１はコア層１１の他方の面に形成されている。貫通配線１２、配線層２１及び配線層３１は、例えば、めっき法及びフォトリソグラフィ等により形成することができる。なお、コア配線基板１０１としては、部品内蔵基板１０が複数個取れる大判の基板が使用される。つまり、コア配線基板１０１は、部品内蔵基板１０に対応する構造体が形成される複数の領域を有している。
コア層１１としては、例えば、ガラスクロスにエポキシ系樹脂を含浸させた所謂ガラスエポキシ基板等を用いることができる。コア層１１として、ガラス繊維、炭素繊維、アラミド繊維等の織布や不織布にエポキシ系樹脂やポリイミド系樹脂等の絶縁性樹脂を含浸させた基板等を用いてもよい。コア層１１の厚さは、例えば、１００μｍ～２００μｍ程度とすることができる。また、貫通配線１２、配線層２１及び配線層３１の材料としては、例えば、銅（Ｃｕ）等を用いることができる。
次に、図６に示すように、コア層１１の一方の面に配線層２１を覆うようにフィルム状のエポキシ系樹脂等の絶縁性樹脂フィルムをラミネートし、絶縁層２２を形成する。また、コア層１１の他方の面に配線層３１を覆うようにフィルム状のエポキシ系樹脂等の絶縁性樹脂フィルムをラミネートし、絶縁層３２を形成する。或いは、フィルム状のエポキシ系樹脂等のラミネートに代えて、液状又はペースト状のエポキシ系樹脂等の絶縁性樹脂を塗布後、硬化させて絶縁層２２及び３２を形成してもよい。絶縁層２２及び３２の各々の厚さは、例えば、３０μｍ～７０μｍ程度とすることができる。絶縁層２２及び３２の各々は、シリカ（ＳｉＯ２）等のフィラーを含有しても構わない。
次に、図７に示すように、絶縁層２２に、絶縁層２２を貫通し配線層２１の一方の面を露出させるビアホール２２ｘを形成する。また、絶縁層３２に、絶縁層３２を貫通し配線層３１の他方の面を露出させるビアホール３２ｘを形成する。ビアホール２２ｘ及び３２ｘは、例えば、ＣＯ２レーザ等を用いたレーザ加工法により形成できる。ビアホール２２ｘ及び３２ｘを形成後、デスミア処理を行い、ビアホール２２ｘ及び３２ｘの底部に各々露出する配線層２１及び配線層３１の表面に付着した樹脂残渣を除去することが好ましい。
次に、図８に示すように、絶縁層２２の一方の側に配線層２３を形成する。配線層２３は、ビアホール２２ｘ内に充填されたビア配線、及び絶縁層２２の一方の面に形成された配線パターンを含んで構成される。配線層２３は、ビアホール２２ｘの底部に露出した配線層２１と電気的に接続される。図１８に示すように、配線層２３は、スリット１１１（図３参照）を含む基準パターン１１０ａ～１１０ｄと、スリット１２１（図３参照）を含む基準パターン１２０ａ～１２０ｄとを備えるように形成する。
同様に、絶縁層３２の他方の側に配線層３３を形成する。配線層３３は、ビアホール３２ｘ内に充填されたビア配線、及び絶縁層３２の他方の面に形成された配線パターンを含んで構成される。配線層３３は、ビアホール３２ｘの底部に露出した配線層３１と電気的に接続される。
配線層２３及び３３の各々の材料としては、例えば、銅（Ｃｕ）等を用いることができる。配線層２３及び３３の各々の厚さは、例えば、１０μｍ～３０μｍ程度とすることができる。配線層２３及び３３の各々は、セミアディティブ法やサブトラクティブ法等の各種の配線形成方法を用いて形成できる。
次に、図９に示すように、図６～図８に示す工程を繰り返すことにより、配線層２３に、絶縁層２４、配線層２５、絶縁層２６及び配線層２７を順次積層する。また、配線層３３に、絶縁層３４、配線層３５、絶縁層３６及び配線層３７を順次積層する。但し、配線層と絶縁層は任意の積層数とすることができる。
すなわち、絶縁層２２の一方の面に配線層２３を覆うように絶縁層２４を形成する。同様に、絶縁層３２の他方の面に配線層３３を覆うように絶縁層３４を形成する。そして、絶縁層２４を貫通し配線層２３の一方の面を露出するビアホール２４ｘを形成する。同様に、絶縁層３４を貫通し配線層３３の他方の面を露出するビアホール３４ｘを形成する。絶縁層２４及び３４の各々の材料や厚さは、例えば、絶縁層２２と同様とすることができる。絶縁層２４及び３４の各々は、シリカ（ＳｉＯ２）等のフィラーを含有しても構わない。
更に、絶縁層２４の一方の側に配線層２５を形成する。配線層２５は、ビアホール２４ｘ内に充填されたビア配線、及び絶縁層２４の一方の面に形成された配線パターンを含んで構成される。配線層２５は、ビアホール２４ｘ内に露出した配線層２３と電気的に接続される。同様に、絶縁層３４の他方の側に配線層３５を形成する。配線層３５は、ビアホール３４ｘ内に充填されたビア配線、及び絶縁層３４の他方の面に形成された配線パターンを含んで構成される。配線層３５は、ビアホール３４ｘ内に露出した配線層３３と電気的に接続される。配線層２５及び３５の各々の材料や厚さは、例えば、配線層２３と同様とすることができる。
更に、絶縁層２４の一方の面に配線層２５を覆うように絶縁層２６を形成する。同様に、絶縁層３４の他方の面に配線層３５を覆うように絶縁層３６を形成する。絶縁層２４、配線層２５、絶縁層２６及び配線層２７の形成後には、図１９に示すように、配線層２３に形成されている基準パターン１１０ａ～１１０ｄと基準パターン１２０ａ～１２０ｄとは、絶縁層２６及び絶縁層２４（図９参照）に隠れる。そして、絶縁層２６を貫通し配線層２５の一方の面を露出するビアホール２６ｘを形成する。同様に、絶縁層３６を貫通し配線層３５の他方の面を露出するビアホール３６ｘを形成する。絶縁層２６及び３６の各々の材料や厚さは、例えば、絶縁層２２と同様とすることができる。絶縁層２６及び３６の各々は、シリカ（ＳｉＯ２）等のフィラーを含有しても構わない。
更に、絶縁層２６の一方の側に配線層２７を形成する。配線層２７は、ビアホール２６ｘ内に充填されたビア配線、及び絶縁層２６の一方の面に形成された配線パターンを含んで構成される。配線層２７は、ビアホール２６ｘ内に露出した配線層２５と電気的に接続される。同様に、絶縁層３６の他方の側に配線層３７を形成する。配線層３７は、ビアホール３６ｘ内に充填されたビア配線、及び絶縁層３６の他方の面に形成された配線パターンを含んで構成される。配線層３７は、ビアホール３６ｘ内に露出した配線層３５と電気的に接続される。配線層２７及び３７の各々の材料や厚さは、例えば、配線層２３と同様とすることができる。
次に、図１０に示すように、絶縁層２６、配線層２５及び絶縁層２４に、絶縁層２６、配線層２５及び絶縁層２４を貫通し配線層２３の一方の面を露出するキャビティ１５を形成する。キャビティ１５は、例えば、配線層２５に予め形成してあるアライメントマークとの位置合わせを行いながら、ＣＯ２レーザ等を用いたレーザ加工法により形成できる。キャビティ１５の形成後には、図２０に示すように、開口パターン２５ｘが絶縁層２６から露出し、開口パターン２５ｘから配線層２３の一部が露出する。
また、開口パターン２５ｘの側面２５ａが基準パターン１２０ａと交差し、開口パターン２５ｘの側面２５ｂが基準パターン１２０ｂと交差し、開口パターン２５ｘの側面２５ｃが基準パターン１２０ｃと交差し、開口パターン２５ｘの側面２５ｄが基準パターン１２０ｄと交差する。設計通りにキャビティ１５が形成されれば、開口パターン２５ｘの側面２５ａとキャビティ形成領域１１５の辺１１５Ａとが重なり、開口パターン２５ｘの側面２５ｂとキャビティ形成領域１１５の辺１１５Ｂとが重なり、開口パターン２５ｘの側面２５ｃとキャビティ形成領域１１５の辺１１５Ｃとが重なり、開口パターン２５ｘの側面２５ｄとキャビティ形成領域１１５の辺１１５Ｄとが重なる。
次に、図１１に示すように、キャビティ１５内にて、配線層２３の一方の面に、接着剤６１を介して、一方の側に電極パッド６２を有する電子部品６０を搭載する。電子部品６０は、例えば、配線層２５に予め形成してあるアライメントマークと、電子部品６０に予め形成してあるアライメントマークとを用いた位置合わせを行いながら、配線層２３の一方の面に搭載する。電子部品６０の搭載後には、図２１に示すように、電子部品６０から配線層２３の一部が露出する。
また、平面視で、電子部品６０の側面６０ａが基準パターン１１０ａと交差し、電子部品６０の側面６０ｂが基準パターン１１０ｂと交差し、電子部品６０の側面６０ｃが基準パターン１１０ｃと交差し、電子部品６０の側面６０ｄが基準パターン１１０ｄと交差する。設計通りに電子部品６０が搭載されれば、平面視で、電子部品６０の側面６０ａと部品搭載領域１６０の辺１６０Ａとが重なり、電子部品６０の側面６０ｂと部品搭載領域１６０の辺１６０Ｂとが重なり、電子部品６０の側面６０ｃと部品搭載領域１６０の辺１６０Ｃとが重なり、電子部品６０の側面６０ｄと部品搭載領域１６０の辺１６０Ｄとが重なる。
電子部品６０の搭載後に、キャビティ１５及び電子部品６０の位置精度を確認する。以下、キャビティ１５及び電子部品６０の具体的な状態を参照しながら、キャビティ１５及び電子部品６０の位置精度を確認する方法について説明する。図２２は、キャビティ１５が設計通りに形成され、電子部品６０が設計通りに搭載された第１の状態における、配線層２３及び２５と、キャビティ１５と、電子部品６０との間の位置関係を示す図である。図２３は、電子部品６０が設計通りに搭載され、キャビティ１５に並進方向のずれが生じた第２の状態における、配線層２３及び２５と、キャビティ１５と、電子部品６０との間の位置関係を示す図である。図２４は、電子部品６０が設計通りに搭載され、キャビティ１５に回転方向のずれが生じた第３の状態における、配線層２３及び２５と、キャビティ１５と、電子部品６０との間の位置関係を示す図である。図２５は、キャビティ１５が設計通りに形成され、電子部品６０に並進方向のずれが生じた第４の状態における、配線層２３及び２５と、キャビティ１５と、電子部品６０との間の位置関係を示す図である。図２６は、キャビティ１５が設計通りに形成され、電子部品６０に回転方向のずれが生じた第５の状態における、配線層２３及び２５と、キャビティ１５と、電子部品６０との間の位置関係を示す図である。
例えば顕微鏡を用いて、開口パターン２５ｘの側面２５ａ～２５ｄが横断するスリット１２１を、それぞれ基準パターン１２０ａ～１２０ｄ内で特定する。キャビティ１５が設計通りに形成されていれば（第１の状態）、図２２に示すように、側面２５ｃは、平面視で、基準パターン１２０ｃ内で両端から第４４番目及び第４５番目のスリット１２１を横断する。キャビティ１５が設計通りに形成されたときに横断するスリット１２１が両端から第４４番目及び第４５番目のスリット１２１となるようにスリット１２１が形成されているため、この観察結果から、キャビティ１５が設計通りに形成されたことを特定できる。
これに対し、キャビティ１５が並進方向にずれて形成されていれば（第２の状態）、図２３に示すように、側面２５ｃは、平面視で、基準パターン１２０ｃ内で両端から第４４番目及び第４５番目のスリット１２１の組み合わせとは異なるスリット１２１を横断する。図２３に示す例では、側面２５ｃが、基準パターン１２０ｃ内で両端から第４６番目及び第４７番目のスリット１２１の組み合わせを横断している。この観察結果から、キャビティ１５が辺１１５Ｃに垂直な並進方向に２個のスリット１２１分だけずれて形成されたことを特定できる。また、このずれの方向でのスリット１２１の間隔は１μｍであるため、ずれの量が２μｍであることも特定することができる。
また、キャビティ１５が回転方向にずれて形成されていれば（第３の状態）、図２４に示すように、側面２５ｃは、平面視で、基準パターン１２０ｃ内で両端から第４４番目及び第４５番目のスリット１２１の組み合わせとは異なるスリット１２１を横断する。図２４に示す例では、側面２５ｃが、基準パターン１２０ｃ内で一端から第４２番目及び第４３番目の組み合わせを横断し、他端から第４６番目及び第４７番目の組み合わせを横断している。この観察結果から、キャビティ１５が回転方向にずれて形成されたことを確認できる。また、スリット１２１の、辺１１５Ｃに平行な方向での間隔及び辺１１５Ｃに垂直な方向での間隔から、回転角度を容易に算出することもできる。
開口パターン２５ｘの側面２５ａ、２５ｂ、２５ｄについても同様の観察を行うことで、キャビティ１５の並進方向及び回転方向の位置精度を特定することができる。
また、例えば顕微鏡を用いて、電子部品６０の側面６０ａ～６０ｄが横断するスリット１１１を、それぞれ基準パターン１１０ａ～１１０ｄ内で特定する。電子部品６０が設計通りに搭載されていれば（第１の状態）、図２２に示すように、側面６０ｃは、平面視で、基準パターン１１０ｃ内で両端から第４４番目及び第４５番目のスリット１１１を横断する。電子部品６０が設計通りに形成されたときに横断するスリット１１１が両端から第４４番目及び第４５番目のスリット１１１となるようにスリット１１１が形成されているため、この観察結果から、電子部品６０が設計通りに形成されたことを特定できる。
これに対し、電子部品６０が並進方向にずれて搭載されていれば（第４の状態）、図２５に示すように、側面６０ｃは、平面視で、基準パターン１１０ｃ内で両端から第４４番目及び第４５番目のスリット１１１の組み合わせとは異なるスリット１１１を横断する。図２５に示す例では、側面６０ｃが、基準パターン１１０ｃ内で両端から第４９番目及び第５０番目のスリット１１１の組み合わせを横断している。この観察結果から、電子部品６０が辺１６０Ｃに垂直な並進方向に５個のスリット１１１分だけずれて形成されたことを確認できる。また、このずれの方向でのスリット１１１の間隔は１μｍであるため、ずれの量が５μｍであることも特定することができる。
また、電子部品６０が回転方向にずれて形成されていれば（第５の状態）、図２６に示すように、側面６０ｃは、平面視で、基準パターン１１０ｃ内で両端から第４４番目及び第４５番目のスリット１１１の組み合わせとは異なるスリット１１１を横断する。図２６に示す例では、側面６０ｃが、基準パターン１２０ｃ内で一端から第４２番目及び第４３番目の組み合わせを横断し、他端から第４６番目及び第４７番目の組み合わせを横断している。この観察結果から、電子部品６０が回転方向にずれて搭載されたことを確認できる。また、スリット１１１の、辺１６０Ｃに平行な方向での間隔及び辺１６０Ｃに垂直な方向での間隔から、回転角度を容易に算出することもできる。
電子部品６０の側面６０ａ、６０ｂ、６０ｄについても同様の観察を行うことで、電子部品６０の並進方向及び回転方向の位置精度を特定することができる。
更に、側面６０ａと側面２５ａとの間に露出しているスリット１１１の数から、側面６０ａと側面２５ａとの間の距離を特定することができる。同様に、側面６０ｂと側面２５ｂとの間に露出しているスリット１１１の数から、側面６０ｂと側面２５ｂとの間の距離を特定することができ、側面６０ｃと側面２５ｃとの間に露出しているスリット１１１の数から、側面６０ｃと側面２５ｃとの間の距離を特定することができ、側面６０ｄと側面２５ｄとの間に露出しているスリット１１１の数から、側面６０ｄと側面２５ｄとの間の距離を特定することができる。
キャビティ１５及び電子部品６０の位置精度の確認後に、図１２に示すように、絶縁層２６の一方の面に、キャビティ１５を埋め、配線層２７及び電子部品６０を覆うようにフィルム状のエポキシ系樹脂等の絶縁性樹脂フィルムをラミネートし、絶縁層２８を形成する。また、絶縁層３６の他方の面に配線層３７を覆うようにフィルム状のエポキシ系樹脂等の絶縁性樹脂フィルムをラミネートし、絶縁層３８を形成する。或いは、フィルム状のエポキシ系樹脂等のラミネートに代えて、液状又はペースト状のエポキシ系樹脂等の絶縁性樹脂を塗布後、硬化させて絶縁層２８及び２８を形成してもよい。絶縁層２６上での絶縁層２８の厚さは、例えば、１５μｍ～７０μｍ程度とすることができる。絶縁層３８の厚さは、例えば、３０μｍ～７０μｍ程度とすることができる。絶縁層２８及び３８は、シリカ（ＳｉＯ２）等のフィラーを含有しても構わない。絶縁層２８の一部はキャビティ１５内にも入り込む。このため、絶縁層２８の形成に用いる絶縁性樹脂フィルムの厚さが絶縁層２２等の形成に用いる絶縁性樹脂フィルムの厚さと同一であっても、絶縁層２６上での絶縁層２８の厚さが絶縁層２２等の厚さより薄くなることがある。
次に、図１３に示すように、絶縁層２８に、絶縁層２８を貫通し配線層２７の一方の面及び電子部品６０の電極パッド６２を露出させるビアホール２８ｘを形成する。また、絶縁層３８に、絶縁層３８を貫通し配線層３７の他方の面を露出させるビアホール３８ｘを形成する。ビアホール２８ｘ及び３８ｘは、例えば、ＣＯ２レーザ等を用いたレーザ加工法により形成できる。ビアホール２８ｘ及び３８ｘを形成後、デスミア処理を行い、ビアホール２８ｘの底部に露出する配線層２７及び電極パッド６２の表面に付着した樹脂残渣と、ビアホール３８ｘの底部に露出する配線層３７の表面に付着した樹脂残渣とを除去することが好ましい。
次に、図１４に示すように、絶縁層２８の一方の側に配線層２９を形成する。配線層２９は、ビアホール２８ｘ内に充填されたビア配線、及び絶縁層２８の一方の面に形成された配線パターンを含んで構成される。配線層２９は、ビアホール２８ｘの底部に露出した配線層２７及び電極パッド６２と電気的に接続される。
同様に、絶縁層３８の他方の側に配線層３９を形成する。配線層３９は、ビアホール３８ｘ内に充填されたビア配線、及び絶縁層３８の他方の面に形成された配線パターンを含んで構成される。配線層３９は、ビアホール３８ｘの底部に露出した配線層３７と電気的に接続される。
次に、図１５に示すように、絶縁層２８の一方の面に配線層２９を被覆するソルダレジスト層４１を形成する（但し、前述のように、ソルダレジスト層４１は、配線層２９を完全に露出するように形成してもよい）。ソルダレジスト層４１は、例えば、液状又はペースト状の感光性のエポキシ系絶縁性樹脂を、配線層２９を被覆するように絶縁層２８の一方の面にスクリーン印刷法、ロールコート法、又は、スピンコート法等で塗布することにより形成できる。或いは、例えば、フィルム状の感光性のエポキシ系絶縁性樹脂を、配線層２９を被覆するように絶縁層２８の一方の面にラミネートすることにより形成してもよい。同様にして、絶縁層３８の他方の面に配線層３９を被覆するソルダレジスト層５１を形成する。
そして、塗布又はラミネートした絶縁性樹脂を露光及び現像することでソルダレジスト層４１に開口部４１ｘを形成する（フォトリソグラフィ法）。また、ソルダレジスト層５１に開口部５１ｘを形成する（フォトリソグラフィ法）。なお、開口部４１ｘ及び５１ｘは、レーザ加工法やブラスト処理により形成してもよい。開口部４１ｘ及び５１ｘの各々の平面形状は、例えば、円形状とすることができる。開口部４１ｘ及び５１ｘの各々の直径は、半導体チップやマザーボードの端子ピッチ等に合わせて任意に設計できる。
必要に応じ、開口部４１ｘ及び５１ｘの各々の底部に露出する配線層２９（第１パッド２９）の一方の面及び配線層３９（第２パッド３９）の他方の面に、例えば無電解めっき法等により金属層等を形成してもよい。金属層の例としては、Ａｕ層や、Ｎｉ／Ａｕ層（Ｎｉ層とＡｕ層をこの順番で積層した金属層）、Ｎｉ／Ｐｄ／Ａｕ層（Ｎｉ層とＰｄ層とＡｕ層をこの順番で積層した金属層）等を挙げることができる。また、金属層の形成に代えて、開口部４１ｘ及び５１ｘの各々の底部に露出する配線層２９の一方の面及び配線層３９の他方の面に、ＯＳＰ（Organic Solderability Preservative）処理等の酸化防止処理を施してもよい。
次に、図１６に示すように、第１パッド２９上に、第１パッド２９上に金属層等が形成されている場合には金属層等の上に、外部接続端子４２を形成する。外部接続端子４２としては、例えば、はんだボール等を用いることができる。はんだボールの材料としては、例えばＰｂを含む合金、ＳｎとＣｕの合金、ＳｎとＳｂの合金、ＳｎとＡｇの合金、ＳｎとＡｇとＣｕの合金等を用いることができる。
外部接続端子４２の形成方法の一例では、例えば、まず、第１パッド２９上に、第１パッド２９上に金属層等が形成されている場合には、金属層等の上に、表面処理剤としてのフラックスを塗布する。そして、はんだボールを搭載し、２４０℃～２６０℃程度の温度でリフローする。その後、表面を洗浄してフラックスを除去する。このようにして、外部接続端子４２を形成することができる。
外部接続端子４２の形成後、図１７に示すように、切断線Ｃに沿って部品内蔵基板１０を切断し、個片化する。部品内蔵基板１０は、切断線Ｃに沿ってスライサー等で切断することにより個片化される。
このようにして、第１の実施形態に係る部品内蔵基板１０を製造することができる。なお、部品内蔵基板１０の個片化は、図１５に示す工程の後で、外部接続端子４２を形成せずに行ってもよい。つまり、部品内蔵基板１０に外部接続端子４２を含ませなくてもよい。
このような方法によれば、配線層２３の基準パターン１１０ａ～１１０ｄ及び１２０ａ～１２０ｄを用いてキャビティ１５及び電子部品６０の位置精度を容易に確認することができる。そして、キャビティ１５及び電子部品６０の位置精度を容易に確認しながら、部品内蔵基板１０を製造することができる。
また、本実施形態では、平面視で、電子部品６０の各側面に垂直な方向に並ぶように２つの基準パターンが設けられている。例えば、側面６０Ａに垂直な方向に並ぶように基準パターン１１０ａ及び１２０ａが設けられている。このため、顕微鏡を用いた観察を行う場合に、１視野で、キャビティ１５及び電子部品６０の位置精度を確認しやすい。
更に、本実施形態では、平面視で、基準パターン１１０ａ～１１０ｄが少なくとも２箇所で電子部品６０の側面６０ａ～６０ｄの各々と交差している。このため、電子部品６０の回転方向の位置精度を特定することができる。
なお、基準パターン１１０ａ～１１０ｄが１箇所で電子部品６０の側面６０ａ～６０ｄの各々と交差していてもよい。この場合でも、少なくとも並進方向の位置精度を特定することができる。この場合、後述の変形例のように、特徴的なスリット１１２が含まれていることが好ましい。
キャビティ１５及び電子部品６０の位置精度の確認の結果、予め定められている基準が満たされていない場合には、その後の処理を省略してもよい。この場合、キャビティ１５を形成する際に用いるレーザ装置等の調整や、電子部品６０の搭載に用いる装置等の調整を行った後で、新たに部品内蔵基板１０の製造を開始してもよい。
キャビティ１５及び電子部品６０の位置精度の確認の頻度は特に限定されない。例えば、部品内蔵基板１０の製造毎に行ってもよく、ロット生産する場合はロットの先頭のみで行ってもよい。
キャビティ１５及び電子部品６０の位置精度を確認する方法は、顕微鏡を用いる方法に限定されない。例えば、カメラ等の撮像装置により画像を取得し、この画像の画像処理等により、基準パターン１２０ａ～１２０ｄ又は１１０ａ～１１０ｄを基準にした位置精度の確認を行ってもよい。
（第２の実施形態）
次に、第２の実施形態について説明する。第２の実施形態は、部品内蔵基板１０及び半導体チップを含む半導体パッケージに関する。図２７は、第２の実施形態に係る半導体パッケージを示す断面図である。
図２７に示すように、第２の実施形態に係る半導体パッケージ２０は、部品内蔵基板１０と、部品内蔵基板１０上に実装された半導体チップ７１とを有する。半導体チップ７１は電極パッド７２及びバンプ７３を有しており、電極パッド７２がバンプ７３を介して外部接続端子４２に接続されている。また、部品内蔵基板１０と半導体チップ７１との間にアンダーフィル樹脂７４が充填されている。
このような半導体パッケージ２０を製造するには、例えば、部品内蔵基板１０の外部接続端子４２と半導体チップ７１の電極パッド７２及びバンプ７３とが対応する位置に来るように、部品内蔵基板１０上に半導体チップ７１を配置する。そして、例えば２３０℃程度に加熱し、外部接続端子４２（はんだボール）を構成するはんだ及びバンプ７３を構成するはんだを融解させ、部品内蔵基板１０の第１パッド２９と半導体チップ７１の電極パッド７２とを電気的及び機械的に接続する。そして、部品内蔵基板１０と半導体チップ７１との間にアンダーフィル樹脂７４を充填する。
（変形例）
次に、種々の変形例について説明する。
図２８は、スリットの変形例を示す図である。図２８に示す変形例では、基準パターン１１０ｃにスリット１１１の他に、スリット１１２が含まれる。各スリット１１２の平面形状は、辺１６０Ｃと平行な２辺の長さが２０μｍで、辺１６０Ｃに垂直な２辺の長さが５μｍの長方形である。つまり、スリット１１２は、辺１６０Ｃと平行な方向でスリット１１１よりも長い。そして、複数のスリット１１２が、それらの間に挟まれるスリット１１１の数が一定となるように配置されている。例えば、隣り合うスリット１１２の間に９個のスリット１１１が挟まれるようにして配置されている。隣り合うスリット１１２の間に４個のスリット１１１が挟まれるようにして配置されていてもよい。
同様に、基準パターン１２０ｃにスリット１２１の他に、スリット１２２が含まれる。各スリット１２２の平面形状は、辺１１５Ｃと平行な２辺の長さが２０μｍで、辺１１５Ｃに垂直な２辺の長さが５μｍの長方形である。つまり、スリット１２２は、辺１１５Ｃと平行な方向でスリット１２１よりも長い。そして、複数のスリット１２２が、それらの間に挟まれるスリット１２１の数が一定となるように配置されている。例えば、隣り合うスリット１２２の間に９個のスリット１２１が挟まれるようにして配置されている。隣り合うスリット１２２の間に４個のスリット１２１が挟まれるようにして配置されていてもよい。
他の基準パターン１１０ａ、１１０ｂ、１１０ｄ、１２０ａ、１２０ｂ及び１２０ｄについても、同様にスリット１１２又は１２２が含まれている。
このような変形例によれば、電子部品６０が横断するスリット１１１又は１１２がどの位置に配置されているスリットなのか、より一層特定しやすく、また、開口パターン２５ｘが横断するスリット１２１又は１２２がどの位置に配置されているスリットなのか、より一層特定しやすくすることができる。
図２９は、基準パターンの配置の第１の変形例を示す図である。図２９に示す変形例では、基準パターン１１０ａが辺１１５Ａ及び１６０Ａを横断するように形成され、基準パターン１１０ｂが辺１１５Ｂ及び１６０Ｂを横断するように形成され、基準パターン１１０ｃが辺１１５Ｃ及び１６０Ｃを横断するように形成され、基準パターン１１０ｄが辺１１５Ｄ及び１６０Ｄを横断するように形成されている。その一方で、第１の実施形態における基準パターン１２０ａ、１２０ｂ、１２０ｃ及び１２０ｄに相当する基準パターンは形成されていない。
このような変形例によっても、キャビティ１５及び電子部品６０の位置精度を容易に確認することができる。
図２９に示すように、基準パターン１１０ａ、１１０ｂ、１１０ｃ及び１１０ｄがキャビティ形成領域１１５の外側でＶの字型に屈曲していてもよい。
図３０は、基準パターンの配置の第２の変形例を示す図である。図３０に示す変形例では、基準パターン１１０ａ、１１０ｂ、１２０ａ及び１２０ｂが形成され、第１の実施形態における基準パターン１１０ｃ、１１０ｄ、１２０ｃ及び１２０ｄに相当する基準パターンは形成されていない。
このような変形例によっても、キャビティ１５及び電子部品６０の位置精度を容易に確認することができる。すなわち、電子部品６０の少なくとも互いに０度超の角度で交わる２側面に対応するように基準パターンが設けられていれば、配線層２３の一方の面に平行な方向でのキャビティ１５及び電子部品６０の位置精度を容易に確認することができる。
以上、好ましい実施の形態等について詳説したが、上述した実施の形態等に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施の形態等に種々の変形及び置換を加えることができる。
１０ 部品内蔵基板
１５ キャビティ
２０ 半導体パッケージ
２３ 配線層（第１の配線層）
２４ 絶縁層（第１の絶縁層）
２５ 配線層（第２の配線層）
２５ｘ 開口パターン
２６ 絶縁層（第２の絶縁層）
６０ 電子部品
１１０ａ～１１０ｄ、１２０ａ～１２０ｄ 基準パターン
１１１、１１２、１２１、１２２ スリット
１１５ キャビティ形成領域
１１５Ａ～１１５Ｄ、１６０Ａ～１６０Ｄ 辺
１６０ 部品搭載領域

Claims (11)

  1. 基準パターンを備えた第１の配線層と、
    前記第１の配線層上に形成された第１の絶縁層と、
    前記第１の絶縁層に形成されたキャビティ内で、前記第１の配線層上に搭載された電子部品と、
    を有し、
    前記基準パターンは、目盛りとして、前記第１の配線層を貫通する複数のスリットを有し、
    前記基準パターンは、
    平面視で前記電子部品の側面と交差する第１の部分と、
    平面視で前記キャビティの側面と交差する第２の部分と、
    を有することを特徴とする部品内蔵基板。
  2. 前記第１の絶縁層上に形成された第２の配線層と、
    前記第２の配線層上に形成された第２の絶縁層と、
    を有し、
    前記キャビティは、前記第２の配線層及び前記第２の絶縁層に繋がるように形成され、
    前記キャビティ内において、前記第２の配線層の少なくとも一部の上面が前記第２の絶縁層から露出していることを特徴とする請求項１に記載の部品内蔵基板。
  3. 前記基準パターンは、前記電子部品の互いに０度超の角度で交わる２側面に対応するように設けられていることを特徴とする請求項２に記載の部品内蔵基板。
  4. 前記電子部品は、多角形の平面形状を有し、
    前記基準パターンは、前記多角形の少なくとも２辺に対応して、複数設けられていることを特徴とする請求項１乃至３のいずれか１項に記載の部品内蔵基板。
  5. 前記基準パターンは、前記第１の部分及び前記第２の部分を複数ずつ有することを特徴とする請求項１乃至４のいずれか１項に記載の部品内蔵基板。
  6. 前記複数のスリットは、平面視で、前記電子部品の前記側面に平行な方向から傾斜した方向に一定の間隔で配列していることを特徴とする請求項１乃至５のいずれか１項に記載の部品内蔵基板。
  7. 前記複数のスリットは、
    第１の平面形状の複数の第１のスリットと、
    前記第１の平面形状とは異なる第２の平面形状の複数の第２のスリットと、
    を含み、
    前記第２のスリットは、一定数の前記第１のスリットの群毎に設けられていることを特徴とする請求項６に記載の部品内蔵基板。
  8. 基準パターンを備えた第１の配線層を形成する工程と、
    前記第１の配線層上に第１の絶縁層を形成する工程と、
    前記第１の絶縁層にキャビティを形成する工程と、
    前記キャビティ内で、前記第１の配線層上に電子部品を搭載する工程と、
    を有し、
    前記基準パターンは、
    平面視で前記電子部品の側面と交差する第１の部分と、
    平面視で前記キャビティの側面と交差する第２の部分と、
    を有し、
    前記電子部品を搭載する工程の後に、前記第１の部分及び前記第２の部分のうち前記キャビティ内に露出している部分の前記基準パターンに基づいて前記電子部品と前記キャビティとの間の位置精度を確認する工程を有することを特徴とする部品内蔵基板の製造方法。
  9. 前記第１の絶縁層を形成する工程と前記キャビティを形成する工程との間に、
    前記第１の絶縁層上に第２の配線層を形成する工程と、
    前記第２の配線層上に第２の絶縁層を形成する工程と、
    を有し、
    前記キャビティは、前記第２の配線層及び前記第２の絶縁層に繋がり、前記キャビティ内において、前記第２の配線層の少なくとも一部の上面が前記第２の絶縁層から露出するように形成することを特徴とする請求項８に記載の部品内蔵基板の製造方法。
  10. 基準パターンを備えた第１の配線層を形成する工程と、
    前記第１の配線層上に第１の絶縁層を形成する工程と、
    前記第１の絶縁層にキャビティを形成する工程と、
    前記キャビティ内で、前記第１の配線層上に電子部品を搭載する工程と、
    を有し、
    前記基準パターンは、
    平面視で前記電子部品の側面と交差する第１の部分と、
    平面視で前記キャビティの側面と交差する第２の部分と、
    を有し、
    前記基準パターンが目盛りを有し、
    前記目盛りとして、前記第１の配線層を貫通する複数のスリットを形成する工程を有することを特徴とする部品内蔵基板の製造方法。
  11. 前記複数のスリットを、平面視で、前記電子部品の前記側面に平行な方向から傾斜した方向に一定の間隔で配列させる工程を有することを特徴とする請求項１０に記載の部品内蔵基板の製造方法。
JP2019085376A 2019-04-26 2019-04-26 部品内蔵基板及びその製造方法 Active JP7248493B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019085376A JP7248493B2 (ja) 2019-04-26 2019-04-26 部品内蔵基板及びその製造方法
US16/854,112 US11158583B2 (en) 2019-04-26 2020-04-21 Substrate with built-in component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019085376A JP7248493B2 (ja) 2019-04-26 2019-04-26 部品内蔵基板及びその製造方法

Publications (2)

Publication Number Publication Date
JP2020181934A JP2020181934A (ja) 2020-11-05
JP7248493B2 true JP7248493B2 (ja) 2023-03-29

Family

ID=72917307

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019085376A Active JP7248493B2 (ja) 2019-04-26 2019-04-26 部品内蔵基板及びその製造方法

Country Status (2)

Country Link
US (1) US11158583B2 (ja)
JP (1) JP7248493B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220042705A (ko) * 2020-09-28 2022-04-05 삼성전자주식회사 반도체 패키지 및 반도체 패키지의 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013046291A (ja) 2011-08-25 2013-03-04 Kyocera Corp アンテナ基板およびアンテナモジュール
JP2018164023A (ja) 2017-03-27 2018-10-18 イビデン株式会社 キャビティ付き配線板およびその製造方法
US10211149B2 (en) 2017-02-21 2019-02-19 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06302715A (ja) * 1993-04-13 1994-10-28 Shinko Electric Ind Co Ltd 半導体装置用パッケージ
KR100851194B1 (ko) * 2006-08-24 2008-08-08 엘지이노텍 주식회사 발광 장치 및 그 제조방법, 백 라이트 장치
US9875911B2 (en) * 2009-09-23 2018-01-23 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming interposer with opening to contain semiconductor die
JP2016096281A (ja) 2014-11-17 2016-05-26 イビデン株式会社 キャビティ付き配線板及びその製造方法
US9601461B2 (en) * 2015-08-12 2017-03-21 Semtech Corporation Semiconductor device and method of forming inverted pyramid cavity semiconductor package

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013046291A (ja) 2011-08-25 2013-03-04 Kyocera Corp アンテナ基板およびアンテナモジュール
US10211149B2 (en) 2017-02-21 2019-02-19 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
JP2018164023A (ja) 2017-03-27 2018-10-18 イビデン株式会社 キャビティ付き配線板およびその製造方法

Also Published As

Publication number Publication date
US11158583B2 (en) 2021-10-26
US20200343192A1 (en) 2020-10-29
JP2020181934A (ja) 2020-11-05

Similar Documents

Publication Publication Date Title
TWI434385B (zh) 封裝基板單元及用於製造封裝基板單元之方法
US8381394B2 (en) Circuit board with embedded component and method of manufacturing same
TWI415529B (zh) Wiring board and manufacturing method thereof
TWI387408B (zh) Soft and hard patch panels and electronic devices
KR20150130519A (ko) 배선기판
JP2012256675A (ja) 配線基板、半導体装置及びその製造方法
TWI543676B (zh) 印刷電路板及其製造方法
KR20090101293A (ko) 검사접속패드를 갖는 회로기판을 구비한 반도체 장치 및 그 제조방법
JP6566879B2 (ja) 電子部品内蔵基板
US20170033036A1 (en) Printed wiring board, semiconductor package, and method for manufacturing printed wiring board
JP7199898B2 (ja) 電子部品内蔵基板、電子部品内蔵基板の製造方法
KR100589530B1 (ko) 전자 부품 장치, 그 제조 방법 및 집합 회로 기판
JP2013219228A (ja) 配線基板の製造方法及び配線基板
JP7248493B2 (ja) 部品内蔵基板及びその製造方法
US8243462B2 (en) Printed wiring board, semiconductor device, and method for manufacturing printed wiring board
JP4413798B2 (ja) 半導体装置の製造方法
JP2016111297A (ja) 配線基板、半導体装置及び配線基板の製造方法
JP5581830B2 (ja) 部品内蔵基板の製造方法及び部品内蔵基板
JP2010232616A (ja) 半導体装置及び配線基板
CN104779236B (zh) 用于ic封装基板的倒装芯片焊盘几何结构
US7671477B2 (en) Technique for moderating stresses cause by a difference in thermal expansion coeffiecients between a substrate and an electronic component
JPH08125396A (ja) 実装用電子部品及び実装用電子部品実装方法
CN115346942A (zh) 电路板、半导体装置及电路板的制造方法
US8344265B2 (en) Electronic component
JP6826947B2 (ja) 配線基板、配線基板の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211210

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211210

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220922

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221004

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221104

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230307

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230316

R150 Certificate of patent or registration of utility model

Ref document number: 7248493

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150