JP7244429B2 - 表示パネル及びその割れ検出方法、並びに表示装置 - Google Patents

表示パネル及びその割れ検出方法、並びに表示装置 Download PDF

Info

Publication number
JP7244429B2
JP7244429B2 JP2019547977A JP2019547977A JP7244429B2 JP 7244429 B2 JP7244429 B2 JP 7244429B2 JP 2019547977 A JP2019547977 A JP 2019547977A JP 2019547977 A JP2019547977 A JP 2019547977A JP 7244429 B2 JP7244429 B2 JP 7244429B2
Authority
JP
Japan
Prior art keywords
display panel
detection
pixel
sub
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019547977A
Other languages
English (en)
Other versions
JP2021523389A (ja
Inventor
学光 ▲ハオ▼
勇 ▲喬▼
新▲銀▼ ▲呉▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of JP2021523389A publication Critical patent/JP2021523389A/ja
Application granted granted Critical
Publication of JP7244429B2 publication Critical patent/JP7244429B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N27/00—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means
    • G01N27/02—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating impedance
    • G01N27/04—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating impedance by investigating resistance
    • G01N27/20—Investigating the presence of flaws
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N27/00—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N27/00—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means
    • G01N27/02—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating impedance
    • G01N27/04—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating impedance by investigating resistance
    • G01N27/045—Circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/88—Dummy elements, i.e. elements having non-functional features
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/70—Testing, e.g. accelerated lifetime tests
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0413—Details of dummy pixels or dummy lines in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Immunology (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Electrochemistry (AREA)
  • Pathology (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Description

本願は、２０１８年０５月１７日に提出した中国特許出願第２０１８１０４７３９６６．５号に基づく優先権を要求する。ここで、上記中国特許出願の全ての開示内容を本願の一部分として援引する。
本開示の少なくとも１つの実施例は、表示パネル及びその割れ検出方法、並びに表示装置に関する。
一般には、表示パネルの周辺のパッケージ膜層、フレキシブル基板又はガラスには微小な割れが生じやすく、その結果、周囲環境中の水蒸気が周辺の割れに沿って表示領域に侵入することから、表示素子の金属配線が腐食されたり、有機発光膜層が侵食されたりして、表示パネルの故障を招いてしまう。従来から、主に表示パネルの周辺領域に割れ防止構造を設置することで、割れを予防していた。
本開示の少なくとも１つの実施例は、表示領域と、前記表示領域を取り囲む周辺領域とを備え、前記周辺領域には、検出回路配線と第１検出スイッチ回路とを有する割れ検出回路構造が設置される表示パネルであって、第１サブ画素と、前記第１サブ画素に電気的に接続される第１データ線とを備え、前記第１データ線の第１端は、前記検出回路配線の第１端に電気的に接続され、前記第１データ線の第２端は、前記第１検出スイッチ回路によって前記検出回路配線の第２端に電気的に接続され、前記検出回路配線の第２端は、検出電圧を受けるために用いられる表示パネルを提供する。
いくつかの例では、前記第１サブ画素と前記第１データ線とは、前記表示領域に位置する。
いくつかの例では、前記検出電圧は、電源電圧と同じである。
いくつかの例では、表示パネルは、前記検出回路配線の第２端に電気的に接続され、前記検出回路配線に前記検出電圧を印加するための電圧印加部をさらに備える。
いくつかの例では、前記電圧印加部は、前記周辺領域に設置される第１接触パッドを有し、前記第１接触パッドは、検出プローブに接触し、又は駆動回路基板に電気的に接続されるように配置される。
いくつかの例では、前記電圧印加部は、前記周辺領域に設置される第１接触パッドを備え、前記第１接触パッドは、検出プローブに接触し、且つ駆動回路基板に電気的に接続されるように配置される。
いくつかの例では、表示パネルは、前記第１検出スイッチ回路の制御端に電気的に接続され、前記第１検出スイッチ回路にスイッチ信号を印加して前記第１検出スイッチ回路のオン・オフを制御するためのスイッチ信号印加部をさらに備える。
いくつかの例では、前記スイッチ信号印加部は、前記周辺領域に設置される第２接触パッドを有し、前記第２接触パッドは、検出プローブに接触し、又は駆動回路基板に電気的に接続されるように配置される。
いくつかの例では、前記スイッチ信号印加部は、前記周辺領域に設置される第２接触パッドを有し、前記第２接触パッドは、駆動回路基板に電気的に接続されるように配置される。
いくつかの例では、前記第１検出スイッチ回路は、薄膜トランジスタを少なくとも１つ有し、前記薄膜トランジスタのゲート電極は、前記スイッチ信号印加部に電気的に接続され、前記薄膜トランジスタのソース電極及びドレイン電極のうち、一方は前記第１データ線に電気的に接続され、他方は前記検出回路配線の第２端に電気的に接続される。
いくつかの例では、表示パネルは、前記第１データ線の第２端と前記第１検出スイッチ回路との間に、又は前記第１検出スイッチ回路と前記検出回路配線の第２端との間に接続される抵抗素子をさらに備える。
いくつかの例では、前記検出回路配線は、前記表示領域を取り囲んで設置される。
いくつかの例では、前記検出回路配線は、蛇行構造を有する。
いくつかの例では、前記表示領域には、第２サブ画素と、前記第２サブ画素に電気的に接続される第２データ線とがさらに設置され、前記表示パネルは、制御端に前記スイッチ信号印加部が接続される第２検出スイッチ回路をさらに備え、前記第２データ線は、前記第２検出スイッチ回路に電気的に接続され、前記第２検出スイッチ回路によって、前記表示パネルに黒色画面又は白色画面を表示するためのデータ信号を受信可能に構成される。
いくつかの例では、前記第１サブ画素と前記第２サブ画素とは、発光色が異なる。
いくつかの例では、前記第１サブ画素と前記第２サブ画素の各々は、受けた表示データ電圧が電源電圧と同じである時に駆動電流を出力しないように配置される画素駆動回路と、有機発光素子とを有する。
本開示の少なくとも１つの実施例は、上記実施例のいずれかに係る表示パネルを備える表示装置を提供する。
本開示の少なくとも１つの実施例は、上記実施例のいずれかにおける表示パネルの割れ検出方法であって、前記表示パネルに黒色画面を表示させ、前記第１検出スイッチ回路をオンし且つ前記検出回路配線の第２端に前記検出電圧を印加すること、又は、前記表示パネルに白色画面を表示させ、前記第１検出スイッチ回路をオンし且つ前記検出回路配線の第２端に前記検出電圧を印加することを含む割れ検出方法を提供する。
いくつかの例では、前記黒色画面を表示させる場合に、前記第１サブ画素が発光すると、前記周辺領域に割れが生じたと判断し、又は、前記白色画面を表示させる場合に、前記第１サブ画素が発光しないと、前記周辺領域に割れが生じていないと判断する。
以下、本発明の実施例の技術案をより明確に説明するために、実施例の図面を簡単に紹介する。なお、以下の説明における図面は、本発明のいくつかの実施例に係るものにすぎず、本公開を制限しないことが無論である。
図１Ａは、本開示の一実施例の一例に係る表示パネルの部分概略構造模式図である。 図１Ｂは、本開示の一実施例に係る表示パネルの周辺領域に割れが生じたか否かを判断する原理模式図である。 図１Ｃは、本開示の一実施例に係る表示パネルの周辺領域に割れが生じたか否かを判断する原理模式図である。 図２は、本開示の一実施例の別の例に係る表示パネルの部分概略構造模式図である。 図３Ａは、本開示の一実施例における第１サブ画素に備えられる例示的な画素駆動回路及び有機発光素子の構造模式図である。 図３Ｂは、図３Ａに示される例示的な画素駆動回路の駆動タイミング図である。 図４Ａは、本開示の一実施例の一例に係る表示パネルの部分構造模式図である。 図４Ｂは、本開示の一実施例の別の例に係る表示パネルの部分構造模式図である。 図４Ｃは、本開示の一実施例の別の例に係る表示パネルの部分構造模式図である。 図４Ｄは、本開示の一実施例の別の例に係る表示パネルの部分構造模式図である。 図４Ｅは、本開示の一実施例の別の例に係る表示パネルの部分構造模式図である。 図４Ｆは、本開示の一実施例の別の例に係る表示パネルの部分構造模式図である。 図５Ａは、本開示の別の実施例の一例に係る表示パネルの割れ検出方法の検出プロセスの模式図である。 図５Ｂは、本開示の別の実施例の別の例に係る表示パネルの割れ検出方法の検出プロセスの模式図である。
以下、本公開の実施例の目的、技術案及びメリットをより明らかにするために、本公開の実施例の図面を参照して、本公開の実施例の技術案を明確且つ全面的に述べるが、述べる実施例は、本公開の一部の実施例であって、すべての実施例ではないことが明らかである。当業者が述べられる本公開の実施例から、創造的な労働をすることなく想到し得るすべての他の実施例は、いずれも本公開の保護範囲に属する。
本公開に用いられる技術用語や科学用語は、別途定義しない限り、本公開が属する分野において一般知識を持つ者が理解する通常の意味である。本公開に用いられる「第１」、「第２」等のような用語は、順番、数量又は重要度を示すものではなく、単に異なる構成部分を区分するためのものである。「備える」、「有する」、「含む」、「含める」等のような用語は、該用語の後に記載される素子や部品が、該用語の前に列挙される素子や部品及びその同等を網羅することを意味するが、他の素子や部品を除外するものではない。「上」、「下」、「左」、「右」等は、単に相対的な位置関係を示すためのものであり、説明対象の絶対位置が変わると、該相対的な位置関係も対応して変わる可能性がある。
研究したところ、本願の発明者らは、従来の表示パネル用の割れ防止構造によって通常微小な割れの発生を完全に予防することができないため、一部の表示パネルの周辺に、裸眼で見えない割れが生じることに気付いた。従って、表示パネルの周辺に生じた微小な割れを便利かつ効率的に検出する方法が要望される。
本開示の少なくとも１つの実施例は、表示パネル及びその割れ検出方法、並びに表示装置を提供する。該表示パネルは、表示領域と、表示領域を取り囲む周辺領域とを備え、表示領域には、第１サブ画素と、第１サブ画素に電気的に接続される第１データ線とが設置され、周辺領域には、検出回路配線と第１検出スイッチ回路とを有する割れ検出回路構造が設置される表示パネルであって、第１データ線の第１端は、検出回路配線の第１端に電気的に接続され、第１データ線の第２端は、第１検出スイッチ回路によって検出回路配線の第２端に電気的に接続され、検出回路配線の第２端は、検出電圧を受けるために用いられる。
本開示の実施例における表示パネルに備えられる割れ検出回路構造は、表示パネルの周辺の微小な割れを検出し、不良品をタイムリーに選別でき、これにより、このような不良な表示パネルの後続の使用において外部の水蒸気が表示パネルの内部に侵入して表示装置の金属配線が腐食され、表示パネルの故障を招くという問題を効果的に防止できる。
以下、図面を参照して本開示の実施例に係る表示パネル及びその割れ検出方法、並びに表示装置を説明する。
本開示の一実施例は、表示パネルを提供する。図１Ａは、本実施例の一例に係る表示パネルの部分概略構造模式図である。
図１Ａに示すように、該表示パネルは、表示領域１００と、表示領域１００を取り囲む周辺領域２００とを備える。表示領域１００には、複数のサブ画素を有するサブ画素アレイと、該サブ画素アレイに、走査信号を提供する複数のゲート線（図示せず）、及びデータ信号を提供する複数のデータ線とが設置される。これらのゲート線は、Ｘ方向に平行する方向に延びており、例えば、各ゲート線は、１行のサブ画素に対応する。これらのデータ線は、Ｙ方向に平行する方向に延びており、例えば、各データ線は、１列のサブ画素に対応する。これら複数のサブ画素は、少なくとも１つの第１サブ画素１１０を含み、それに対応して、これら複数のデータ線は、第１サブ画素１１０に電気的に接続される少なくとも１本の第１データ線１２０を含む。異なる色のサブ画素が組み合わせられて、画素ユニットが形成される。例えば、１つの赤色サブ画素、１つの緑色サブ画素及び１つの青色サブ画素が組み合わせられて、１つの画素ユニットが形成される。
図１Ａには、１本の第１データ線１２０に電気的に接続される第１サブ画素１１０が１つのみ例示的に示されているが、例えば表示領域１００における１列の第１サブ画素１１０が同一の第１データ線１２０に電気的に接続され、この１列の第１サブ画素１１０が同一色（例えば緑色）を表示するサブ画素であると理解すべきである。表示パネルに備えられる第１データ線１２０は、少なくとも１本の第１データ線１２０を指し、例えば複数の第１データ線１２０が存在する場合、異なる第１データ線１２０に電気的に接続される異なる列の第１サブ画素１１０は、同一色を表示してもよいし、異なる色を表示してもよい。
図１Ａに示すように、該表示パネルの周辺領域２００には、少なくとも１つの検出回路配線２１１と少なくとも１つの第１検出スイッチ回路２１２とを有する割れ検出回路構造２１０が設置される。図１Ａに示すように、第１データ線１２０の第１端１２１は、検出回路配線２１１の第１端２１１１に電気的に接続され、第１データ線１２０の第１端１２１と反対する第２端１２２は、第１検出スイッチ回路２１２によって、検出回路配線２１１の第１端２１１１と反対する第２端２１１２に電気的に接続され、検出回路配線２１１の第２端２１１２は、検出電圧を受けるために用いられる。なお、本開示の実施例は、以上に限定されず、第１データ線及び第１画素は、表示領域外に別途設置されたデータ線及び画素であってもよい。第１データ線及び第１画素が表示領域に設置されると、材料を節約しプロセスを簡素化させることができるとともに、検出回路配線が表示領域全体の周辺に伸びることが可能となって、検出範囲を拡大させることができる。
なお、上記第１データ線１２０の第１端１２１は、第１データ線１２０の一方側を指し、検出回路配線２１１の第１端２１１１は、第１データ線１２０の第１端１２１に接続される一方側を指し、実際の端点又は端部とする必要がない。例えば、少なくとも１本の第１データ線１２０の第１端１２１が検出回路配線２１１の第１端２１１１に電気的に接続される場合、検出回路配線２１１の第１端２１１１は、第１データ線１２０の第１端１２１が接続される該検出回路配線２１１の接続側である。同様に、第１データ線１２０の第２端１２２は、第１データ線１２０の他方側を指し、検出回路配線２１１の第２端２１１２は、後述する電圧印加部２２０に接続される側であり、実際の端点又は端部とする必要がない。なお、明確のため、図１Ａには、第１データ線１２０の第１端１２１、検出回路配線２１１の第１端２１１１、第１データ線１２０の第２端１２２及び検出回路配線２１１の第２端２１１２のみが例示的に図示されている。
また、なお、該表示パネルにおける第１データ線は、検出回路配線に電気的に接続されるデータ線のみを指す。図１Ａに示される検出回路配線２１１に電気的に接続される第１データ線１２０と、該第１データ線１２０に電気的に接続される第１サブ画素１１０及び割れ検出回路構造２１０とは、共同に表示パネルの周辺領域に割れが生じたか否かを検出して判断する割れ検出構造を構成する。
本実施例に係る表示パネルは、その周辺領域に微小な割れが生じたときに、通電検査によってタイムリーに選別され、これにより、このような不良な表示パネルの後続の使用において外部の水蒸気が表示パネルの内部に侵入して表示装置の金属配線が腐食され、表示パネルの故障を招くという問題を効果的に防止できる。
例えば、図１Ａに示すように、該表示パネルは、検出回路配線２１１の第２端２１１２に電気的に接続され、検出回路配線２１１に検出電圧を印加するための電圧印加部２２０をさらに備える。第１検出スイッチ回路２１２がオン状態にあるとき、電圧印加部２２０は、検出回路配線２１１に検出電圧を印加すると同時に、第１データ線１２０にも検出電圧を印加する。例えば、第１データ線１２０に印加される検出電圧は、第１サブ画素１１０の表示時の電源電圧（Ｖｄｄ）であってもよい。
例えば、電圧印加部２２０は、種々の実現方式を採用することが可能で、例えば電気信号テストパッド（ＥＴテストＰａｄ）及びフレキシブルプリント回路ボンディングパッド（ＦＰＣ Ｂｏｎｄｉｎｇ Ｐａｄ）のうちの少なくとも一方としてもよい。従って、該表示パネルの割れ検出回路構造は電圧印加部２２０の実現方式によって、種々の接続方式を有し、それに対応して種々の割れテスト方式を有する。電圧印加部２２０が電気信号テストパッドである場合、対応する割れテストは、表示パネルの電気テスト段階で行われてよく、電圧印加部２２０がフレキシブルプリント回路ボンディングパッドである場合、対応する割れテストは、表示パネルのモジュールテスト段階で行われてもよい。
例えば、図１Ａに示すように、一例では、電圧印加部２２０は、周辺領域に設置される第１接触パッド２２１を有し、該第１接触パッド２２１は、検出プローブ（図示せず）に接触するように配置され、該検出プローブは、表示パネルの外部に位置する検出装置等に接続され、これにより電圧印加部２２０に電圧を供給して、検出回路配線２１１に検出電圧を印加する。
例えば、別の例では、該第１接触パッド２２１は、駆動回路基板（図示せず）に電気的に接続するように配置され、該駆動回路基板は、表示パネルの内部に設置されてもよいし、表示パネルの外部に設置されてもよく、また、例えばフレキシブル回路基板（ＦＰＣ）等の方式によって表示パネルに取り付けられる。該駆動回路基板は、電圧印加部２２０に電圧を供給して、検出回路配線２１１に検出電圧を印加する。
例えば、図１Ａに示すように、該表示パネルは、第１検出スイッチ回路２１２の制御端２１２０に電気的に接続され、第１検出スイッチ回路２１２にスイッチ信号を印加して第１検出スイッチ回路２１２のオン・オフを制御するためのスイッチ信号印加部２３０をさらに備える。
例えば、スイッチ信号印加部２３０は、種々の実現方式を採用することが可能で、例えば同様に電気信号テストパッド及びフレキシブルプリント回路ボンディングパッドのうちの少なくとも一方としてもよい。従って、スイッチ信号印加部２３０の実現方式によって、該表示パネルの割れ検出回路構造は、種々の接続方式を有する。
例えば、図１Ａに示すように、一例では、スイッチ信号印加部２３０は、周辺領域２００に設置される第２接触パッド２３１を有し、該第２接触パッド２３１は、検出プローブ（図示せず）に接触するように配置され、該検出プローブは、表示パネルの外部に位置する検出装置等に接続され、これによりスイッチ信号印加部２３０に電圧を供給して、第１検出スイッチ回路２１２のオン・オフを制御する。
例えば、別の例では、該第２接触パッド２３１は、駆動回路基板（図示せず）に電気的に接続するように配置され、該駆動回路基板は、表示パネルの内部に設置されてもよいし、表示パネルの外部に設置されてもよく、また、例えばフレキシブル回路基板等の方式によって表示パネルに取り付けられる。該駆動回路基板は、スイッチ信号印加部２３０に電圧を供給して、第１検出スイッチ回路２１２のオン・オフを制御する。
例えば、本実施例における電圧印加部とスイッチ信号印加部とは、同じタイプとしてもよい。例えば、電圧印加部とスイッチ信号印加部とは、両方とも電気信号テストパッド又はフレキシブルプリント回路ボンディングパッドとしてもよい。なお、本実施例は、これに限定されない。
例えば、電圧印加部とスイッチ信号印加部とは、異なるタイプとしてもよい。例えば、電圧印加部とスイッチ信号印加部のうちの一方は、電気信号テストパッドとフレキシブルプリント回路ボンディングパッドのうちの一方とし、電圧印加部とスイッチ信号印加部のうちの他方は、電気信号テストパッドとフレキシブルプリント回路ボンディングパッドのうちの他方としてもよい。なお、本実施例では、これについて限定せず、実際の状況に応じて設計することが可能である。
例えば、図１Ａに示すように、表示パネルの表示領域１００には、第２サブ画素１３０と、第２サブ画素１３０に電気的に接続される第２データ線１４０とがさらに設置される。第２データ線１４０は、検出回路配線２１１に電気的に接続されていないデータ線である。表示領域１００において、１列の第２サブ画素１３０は、同一の第２データ線１４０に電気的に接続され、この１列の第２サブ画素１３０は、同一色（例えば赤色又は青色）を表示するサブ画素である。
図１Ａには、１本の第２データ線１４０に電気的に接続される第２サブ画素１３０が１つのみ例示的に示されており、表示パネルに備えられる第２データ線１４０は、少なくとも１本の第２データ線１４０を指し、例えば、複数の第２データ線１４０が存在する場合、異なる第２データ線１４０に電気的に接続される異なる列の第２サブ画素１３０は、同一色を表示してもよいし、異なる色を表示してもよい。
例えば、第１サブ画素１１０と第２サブ画素１３０の色は、同じであってもよい。例えば、両者は、隣り合うものではなく、それぞれ異なる画素ユニットに属する。
例えば、第１サブ画素１１０の色と第２サブ画素１３０の色とは、異なってもよい。例えば、第１サブ画素１１０は、緑色サブ画素であるに対し、第２サブ画素１３０は、青色サブ画素及び／又は赤色サブ画素である。なお、本実施例では、これについて限定しない。
例えば、図１Ａに示すように、一例では、表示パネルは、第２検出スイッチ回路２１３をさらに備え、スイッチ信号印加部２３０は、第２検出スイッチ回路２１３の制御端に接続されて第２検出スイッチ回路２１３のオン・オフを制御することが可能である。第２検出スイッチ回路２１３は、第１端が第２データ線１４０に電気的に接続され、第２端が電圧印加部２２０に電気的に接続されることが可能である。
例えば、第２検出スイッチ回路２１３は、薄膜トランジスタを有し、スイッチ信号印加部２３０は、該薄膜トランジスタのゲート電極に接続されて第２検出スイッチ回路のオン・オフを制御し、第２検出スイッチ回路に備えられる薄膜トランジスタのソース電極とドレイン電極のうち、一方は第２データ線１４０に電気的に接続され、他方は表示パネルに黒色画面又は白色画面を表示するためのデータ信号を受信するために用いられる。
例えば、図１Ａに示すように、第２データ線１４０は、第２検出スイッチ回路２１３によって電圧印加部２２０に電気的に接続されており、スイッチ信号印加部２３０が第２検出スイッチ回路２１３をオン状態に制御する時に、電圧印加部２２０は、第２検出スイッチ回路２１３によって第２データ線１４０に電圧を印加して、表示パネルに黒色画面又は白色画面を表示させる。
例えば、該電圧印加部２２０は、第２データ線１４０と第１データ線１２０にそれぞれ異なる電圧を印加するように、複数のサブ電圧印加部を備えてもよい。
例えば、第２データ線１４０は、第２検出スイッチ回路２１３によって、電圧印加部２２０とは別の、電圧信号を提供する他の手段に接続されてもよい。なお、本実施例では、これについて制限しない。
例えば、第２検出スイッチ回路２１３は、第１検出スイッチ回路２１２と同時にオンにすることが可能であれば、スイッチ信号印加部２３０とは別の、スイッチ信号を提供する他の手段によって接続されてもよい。
図１Ｂ及び図１Ｃは、本開示の実施例に係る表示パネルの周辺領域に割れが生じたか否かを判断する原理模式図である。図１Ｂ及び図１Ｃに示される原理模式図では、電圧印加部とスイッチ信号印加部が同一手段である例を挙げて説明するが、これに限定されない。
例えば、図１Ｂに示すように、スイッチ信号印加部２３０は、第１検出スイッチ回路２１２にスイッチ信号を印加して第１検出スイッチ回路２１２をオンに制御する。表示パネルの周辺領域に割れが生じていない時、検出回路配線２１１はオン状態になり、電圧印加部２２０より検出回路配線２１１に、及び第１検出スイッチ回路２１２を通じて第１データ線１２０に検出電圧を印加し、これにより検出回路配線２１１と第１データ線１２０とに閉回路（図１Ｂ中の破線矢印で示される回路）を形成させ、該閉回路に電位差がないため、第１サブ画素１１０と第１データ線１２０とが互いに電気的に接続されるＰ点における電圧は、電圧印加部２２０より印加する検出電圧（例えば、Ｖｄｄ）と同じであり、また、電圧差がないため、駆動電流がＰ点を経てそれに接続された第１サブ画素１１０に流れることがなく、すなわち第１サブ画素１１０は発光しない。
図１Ｃに示すように、スイッチ信号印加部２３０は、第１検出スイッチ回路２１２にスイッチ信号を印加して第１検出スイッチ回路２１２をオンに制御する。表示パネルの周辺領域に割れが生じた時、検出回路配線２１１は、オフ状態になり（例えば、断線が生じる）、すなわち開回路又は準開回路を形成し、電圧印加部２２０は、第１検出スイッチ回路２１２を通じて第１データ線１２０に検出電圧を印加するしかできず、この時、図１Ｂに示される閉回路がなく、第１サブ画素１１０と第１データ線１２０が互いに電気的に接続されるＰ点と電圧印加部２２０より印加する検出電圧との間に電位差（例えば、第１検出スイッチ回路に起因する電圧降下）が生じ、すなわち、Ｐ点における電圧は、電圧印加部２２０より印加する検出電圧よりも小さくなる。この時、サブ画素を駆動する電流は第１データ線１２０からＰ点を経てそれに接続された第１サブ画素１１０に流れて、その有機発光素子１３１０を発光駆動し、すなわち該第１サブ画素１１０は発光する。
例えば、図２は、本実施例の別の例に係る表示パネルの部分概略構造模式図である。図２に示すように、本例では、図１Ａに示されるものに比べて、表示パネルは、抵抗素子２４０をさらに備えてもよく、該抵抗素子２４０は、第１データ線１２０の第２端１２２と第１検出スイッチ回路２１２との間に接続されてもよいし（図示せず）、又は第１検出スイッチ回路２１２と検出回路配線２１１の第２端２１１２との間に接続されてもよい。これにより、検出回路配線２１１の第２端２１１２から第１検出スイッチ回路２１２を経て第１データ線１２０の第２端１２２に到達する導電経路は、抵抗素子２４０を通過する必要がある。なお、本実施例に係る抵抗素子２４０は、第１データ線１２０の第２端１２２と第１検出スイッチ回路２１２との間、又は第１検出スイッチ回路２１２と検出回路配線２１１の第２端２１１２との間の電圧降下を増加させ、これにより表示パネルの周辺領域に割れが生じたときの検出効果を更に向上させることができる。
例えば、図１Ｂ及び図１Ｃに示される原理模式図において図２に示される抵抗素子が設置される場合、表示パネルの周辺領域に割れが生じていない時、検出回路配線２１１はオン状態になり、電圧印加部２２０より検出回路配線２１１に印加する検出電圧は、検出回路配線２１１を経て第１データ線１２０の第１サブ画素１１０に電気的に接続されるＰ点に伝送される過程において電圧降下がないため、Ｐ点における電圧は、電圧印加部２２０より印加する検出電圧と同じであり、電圧降下がないため、駆動電流はＰ点を経てそれに接続された第１サブ画素１１０に流れることがなく、すなわち第１サブ画素１１０は発光しない。
例えば、図１Ｂ及び図１Ｃに示される原理模式図において図２に示される抵抗素子が設置される場合、表示パネルの周辺領域に割れが生じた時、検出回路配線２１１はオフ状態になり、電圧印加部２２０は、第１検出スイッチ回路２１２によって第１データ線１２０に検出電圧を印加するしかできず、電圧印加部２２０より第１データ線１２０に印加する検出電圧は、第１データ線１２０のＰ点に伝送される過程において電圧降下が生じるため、Ｐ点における電圧は、電圧印加部２２０より印加する検出電圧よりも小さくなる。サブ画素を駆動する電流は第１データ線１２０からＰ点を経てそれに接続された第１サブ画素１１０に流れて、その有機発光素子１３１０を発光駆動し、すなわち該第１サブ画素１１０は発光する。
図３Ａは、本実施例における第１サブ画素に備えられる例示的な画素駆動回路及び有機発光素子の構造模式図であり、この例示的な画素駆動回路は、受けた表示データ電圧が電源電圧と同じである時に駆動電流を出力しないように配置される。図３Ｂは、この例示的な画素駆動回路の駆動タイミング図である。
図３Ａ及び図３Ｂに示すように、この例示的な画素駆動回路は、Ｐチャネルトランジスタである６つの薄膜トランジスタ（ＴＦＴ）と、２つのコンデンサＣ１及びＣ２とを有し、Ｔ１－Ｔ５はスイッチングトランジスタ、ＤＴＦＴは駆動トランジスタである。該画素駆動回路は、２つの制御信号端Ｓ１及びＳ２と、１つのデータ信号端Ｖｄａｔａ（すなわちデータ線により入力される表示データ信号）と、３つの電圧信号端ＶＤＤ、ＶＳＳ、ＶＲＥＦとをさらに有する。例えば、電圧信号端ＶＤＤ、ＶＳＳ、ＶＲＥＦは、いずれも直流電圧信号端子であり、例えば、電圧信号端ＶＤＤ及びＶＳＳのうち、前者は高電圧端であり、後者は低電圧端（例えば接地端）であり、電圧信号端ＶＲＥＦは参照電圧端であり、その電圧値として、必要に応じて低電圧（例えば接地）を選択できる。
図３Ｂのタイミング図に示される第（１）（図中の丸１に対応。以下同じ。）段階は画素リセット段階であり、第１制御信号Ｓ１は低レベル、第２制御信号Ｓ２は低レベル、データ信号Ｖｄａｔａは低レベルである。この時、スイッチングトランジスタＴ１～Ｔ５はともにオンする。この時、Ｔ１がオンするため、駆動トランジスタＤＴＦＴがダイオード接続状態にある。この時、ＤＴＦＴのドレイン電圧がＶＤＤ＋Ｖｔｈである。第（１）段階の最後に、Ａ点の電位がＶＤＤ＋Ｖｔｈに達し、Ｂ点の電位がＶＲＥＦ、Ｃ点の電位がＶＤＤである。
表示駆動を行う時に、例えば、データ書込段階であるタイミング図に示される第（２）（図中の丸２に対応。）段階では、第１制御信号Ｓ１は高レベル、第２制御信号Ｓ２は低レベル、データ信号Ｖｄａｔａは高レベルであり、この時、スイッチングトランジスタＴ１、Ｔ４及びＴ５がオンし、スイッチングトランジスタＴ２及びＴ３がオフする。Ａ点の電位がＶＤＤ＋Ｖｔｈ、Ｂ点の電位がＶＲＥＦ、Ｃ点の電位がＶｄａｔａであり、コンデンサＣ１及びＣ２がともに充電状態にある。
発光段階であるタイミング図に示される第（３）（図中の丸３に対応。）段階では、第１制御信号Ｓ１は低レベル、第２制御信号Ｓ２は高レベル、データ信号Ｖｄａｔａは低レベルであり、この時、スイッチングトランジスタＴ１、Ｔ４及びＴ５はオフし、スイッチングトランジスタＴ２及びＴ３はオンする。Ａ点の電位が２ＶＤＤ＋Ｖｔｈ－Ｖｄａｔａ、Ｂ点の電位がＶＲＥＦ＋ＶＤＤ－Ｖｄａｔａ、Ｃ点の電位がＶＤＤであり、駆動トランジスタＤＴＦＴについて、ゲート電極とソース電極との電圧差Ｖｇｓ＝ＶＤＤ＋Ｖｔｈ－Ｖｄａｔａであり、ＤＴＦＴは飽和状態にあり、有機発光素子１３１０を充電し、出力する電流が以下のとおりであり、
Ｉ＝１／２＊β＊（Ｖｇｓ－Ｖｔｈ）２
＝１／２＊β＊（ＶＤＤ＋Ｖｔｈ－Ｖｄａｔａ－Ｖｔｈ）２
＝１／２＊β＊（ＶＤＤ－Ｖｄａｔａ）２
ただし、βは定数値であり、電源電圧ＶＤＤが不変である場合、駆動電流Ｉの大きさがデータ信号Ｖｄａｔａ（すなわち表示データ電圧）に直接相関する。データ信号Ｖｄａｔａが電源電圧ＶＤＤに等しい場合、駆動トランジスタＤＴＦＴの出力電流Ｉが零であり、すなわち有機発光素子１３１０を流れる電流がなく、従って、該画素駆動回路を有する第１サブ画素が発光せず、すなわち黒表示をする一方、データ信号Ｖｄａｔａが電源電圧ＶＤＤに等しくない場合、駆動トランジスタＤＴＦＴの出力電流Ｉが零ではなく、すなわち電流が有機発光素子１３１０を流れ、従って、該画素駆動回路を有する第１サブ画素が発光し、すなわち白表示をし、且つデータ信号Ｖｄａｔａと電源電圧ＶＤＤとの差分が大きいほど、出力電流Ｉが大きく、その分、サブ画素に表示されるグレースケールが高い。
なお、本開示の実施例における表示パネルのサブ画素の画素駆動回路は、図３Ａに示される回路に限定されず、受けた表示データ電圧が電源電圧と同じである時に駆動電流を出力しないことを満たせば、他の形態の回路構造を採用してもよいと理解すべきである。
図１Ｂ及び図３Ａ、図３Ｂに示すように、表示パネルの周囲に割れが生じていない場合に、割れ検出を行う過程において、電圧印加部２２０より印加する検出電圧が第１サブ画素１１０の画素駆動回路の電源電圧ＶＤＤである時に、Ｐ点における電圧（すなわち、第１データ線１２０上の表示データ電圧）が電圧印加部２２０より印加するＶＤＤと同じであるため、第１データ線１２０上の表示データ電圧Ｖｄａｔａ＝ＶＤＤである。前述した駆動電流Ｉの式によれば、表示データ電圧Ｖｄａｔａが電源電圧ＶＤＤと同じである時に、駆動電流Ｉが零であり、すなわち、有機発光素子を流れる駆動電流がないため、表示パネルの周囲に割れが生じていない場合に、第１データ線１２０に接続される（例えば１列の）第１サブ画素１１０は発光せず、暗線が生じる。
図１Ｃ及び図３Ａ、図３Ｂに示すように、表示パネルの周囲に割れが生じた場合に、電圧印加部２２０より印加する検出電圧が電源電圧ＶＤＤである時に、Ｐ点における電圧が電圧印加部２２０より印加する検出電圧よりも小さいため、第１データ線１２０上の表示データ電圧Ｖｄａｔａ＜ＶＤＤである。前述した駆動電流Ｉの式によれば、表示データ電圧Ｖｄａｔａが電源電圧ＶＤＤと同じではない時に、駆動電流Ｉが零ではなく、すなわち、駆動電流が有機発光素子を流れるため、表示パネルの周囲に割れが生じた場合に、第１データ線１２０に接続される（例えば１列の）第１サブ画素１１０が発光する。
本実施例に係る表示パネルは、第１サブ画素の発光状況から周辺領域に割れが生じたか否かを有効に判断でき、周辺領域の割れの検出率を向上できる。
例えば、本実施例に係る第２サブ画素は、図３Ａに示される画素駆動回路及び有機発光素子をも有しており、第２サブ画素に電気的に接続される第２データ線が検出回路配線に電気的に接続される（例えば、閉回路を形成する）ことがないため、表示パネルの周辺の割れが第２サブ画素の発光状態に影響することがない。
図４Ａは、本開示の実施例の一例に係る表示パネルの部分構造模式図であり、図４Ａの例は、図１Ａ又は図２に示される概略構造を具体化しており、図１Ｂ及び図１Ｃと図３Ａ及び図３Ｂに示される原理を用いて周辺領域に割れが生じたか否かを検出できる。
例えば、図４Ａに示すように、表示パネルの周辺領域２００は、ボンディング領域（図中の表示領域の下方に位置する周辺領域）を含み、該ボンディング領域は、例えばフレキシブル回路基板パッド、ＩＣ回路基板パッド２５０のボンディング等に用いられる。例えば、該ＩＣ回路は、データ駆動チップであり得る。
例えば、検出回路配線２１１の第１端は、表示領域１００のボンディング領域から離れる側に位置し、第１データ線１２０の第１端は、表示領域１００のボンディング領域から離れる側に位置し、第１データ線１２０の第２端は、表示領域１００のボンディング領域に近い側に位置する。
例えば、図４Ａに示すように、検出回路配線２１１は、周辺領域２００において少なくとも部分的に表示領域１００を取り囲んで設置される。
例えば、検出回路配線２１１は、Ｙ方向に延びる部分と、Ｘ方向に延びる部分とを有すてもよい。
例えば、図４Ａに示すように、表示パネルは、Ｙ方向に延びる中心線３００を備え、検出回路配線２１１は、中心線３００の両側に位置し且つ対称的に分布する２つの部分の配線を備え、すなわち、検出回路配線２１１は、Ｘ方向における表示領域１００の両側、及び表示領域１００のボンディング領域から離れる側に分布する。
例えば、図４Ａに示すように、中心線３００の左右両側に位置する２つの部分の検出回路配線２１１は、それぞれ電気的接続関係がない２本の検出回路配線であり、このように、検出精度を向上でき、表示パネルの微小な割れが生じた領域を特定することに有利である。しかし、本実施例は、これに限定されず、例えば、中心線３００の左右両側に位置する２つの部分の検出回路配線２１１は、同一の検出回路配線２１１であってもよい（すなわち、２つの部分の検出回路配線２１１が電気的接続関係を有する）。
例えば、必要に応じて、より多くの検出回路配線２１１を設置し、各検出回路配線をそれぞれ、表示パネルの周辺領域の一部に対応させるようにしてもよい。例えば、図１Ａに示される構成の場合は、表示パネルの左側の周辺領域、右側の周辺領域及び上側の周辺領域にそれぞれ１本の検出回路配線を配置し、これにより、微小な割れが生じた場合に、検出結果によって微小な割れが左側の周辺領域、右側の周辺領域及び上側の周辺領域のうちのどの領域に生じたかを特定することができる。
例えば、図４Ａに示すように、中心線３００の左右両側にそれぞれ位置し且つ検出回路配線２１１に電気的に接続される第１データ線１２０の数は、同じであってもよいし、異なってもよい。
例えば、図４Ａに示すように、中心線３００の左右両側にそれぞれ位置し且つ検出回路配線２１１に電気的に接続される第１データ線１２０の位置は、中心線３００に対して対称的に分布してもよいし、非対称に分布してもよく、本実施例では、これについて限定しない。
例えば、図４Ａに示される例では、電圧印加部２２０とスイッチ信号印加部２３０とは、いずれも電気信号テストパッドであり、該表示パネルの割れ検出は、表示パネルの電気テスト段階で行われる。この時、表示パネルにおけるフレキシブルプリント回路ボンディングパッド２６０と割れ検出回路構造２１０は、電気的接続関係を有しない。
例えば、図４Ａに示すように、本例に係る表示パネルは、中心線３００の左右両側に位置する２つの電気信号テストパッドを備え、各電気信号テストパッドはそれぞれ、中心線３００の両側に位置する２つの部分の検出回路配線２１１に検出電圧を印加する。本実施例は、これに限定されず、電気信号テストパッドが１つのみ設置されてもよい。
例えば、図４Ａに示すように、第１検出スイッチ回路２１２は、薄膜トランジスタ２１２１を少なくとも１つ有し、薄膜トランジスタ２１２１のゲート電極（すなわち第１検出スイッチ回路２１２の制御端）は、スイッチ信号印加部２３０に電気的に接続され、薄膜トランジスタ２１２１のソース電極及びドレイン電極のうち、一方は第１データ線１２０に電気的に接続され、他方は検出回路配線２１１の第２端に電気的に接続される。
例えば、図４Ａに示される例において、第１検出スイッチ回路２１２は、それぞれ表示パネルの周辺領域に割れが生じたか否かを検出するための、第１データ線１２０に対応する６組の薄膜トランジスタを有し、各組の薄膜トランジスタはそれぞれ、第１薄膜トランジスタと第２薄膜トランジスタとを有し、各組の薄膜トランジスタのうち、第１薄膜トランジスタのゲート電極は、中心線３００の左側に位置する電気信号テストパッドに電気的に接続され、第２薄膜トランジスタのゲート電極は、中心線３００の右側に位置する電気信号テストパッドに電気的に接続され、第１薄膜トランジスタのソース電極は、第１データ線１２０に電気的に接続され、第１薄膜トランジスタのドレイン電極は、第２薄膜トランジスタのソース電極及び検出回路配線２１１に電気的に接続され、第２薄膜トランジスタのドレイン電極は、別の第１データ線１２０に電気的に接続される。
例えば、電気検出において、第１薄膜トランジスタと第２薄膜トランジスタは、同時にオン状態になってもよいし、又はそのうちの一方又は１組がオン状態になって第１検出スイッチ回路２１２をオン状態にしてもよく、本実施例はこれについて限定しない。
本開示の実施例の例は、薄膜トランジスタ２１２１がＰチャネル金属酸化物半導体電界効果トランジスタ（ＰＭＯＳ）であることを例に説明する。図４Ａに示される具体例において、電気テスト段階では、電気信号テストパッドはスイッチ信号印加部２３０として薄膜トランジスタ２１２１のゲート電極に低レベル信号を印加して第１検出スイッチ回路２１２をオンに制御し、また、電気信号テストパッドは電圧印加部２２０として、検出回路配線２１１に高レベル信号を検出電圧として印加する。本開示の実施例の例は、これに限定されない。薄膜トランジスタは、ＮＭＯＳ薄膜トランジスタであってもよい。この場合、電気信号テストパッドはスイッチ信号印加部としてＮＭＯＳ薄膜トランジスタに高レベルを印加して第１検出スイッチ回路をオンに制御し、同様に、電気信号テストパッドは電圧印加部２２０として、検出回路配線２１１に高レベル信号を検出電圧として印加する。
例えば、図４Ａに示される表示パネルにおいて、電気テスト段階では、電気信号テストパッドは、第１検出スイッチ回路２１２をオンに制御すると同時に、検出回路配線２１１、第１データ線１２０に検出電圧（例えば、該検出電圧が電源電圧ＶＤＤに等しい）を印加し、黒色画面を表示する第１データ信号が第２データ線に印加されると想定し、表示パネルが黒色画面を表示する場合に、第１データ線１２０に電気的に接続される第１サブ画素が発光すると、周辺領域に割れが生じたことを示す一方、第１データ線１２０に電気的に接続される第１サブ画素が発光しないと、周辺領域に割れが生じていないことを示し、この時、表示パネル全体が黒色画面のみを表示する。
例えば、第１サブ画素が緑色サブ画素で且つ第１データ線１２０が同一列の緑色サブ画素に接続される場合、表示パネルに黒色画面を表示させ且つ第１データ線１２０に電気的に接続される第１サブ画素に印加される表示データ電圧ＶｄａｔａがＶＤＤである時に、表示パネルに緑色の輝線が発生すると、周辺領域に割れが生じたことを示す。なお、本例はこれに限定されず、第１サブ画素は他の色のサブ画素であってもよい。
例えば、図４Ａに示される表示パネルにおいて、電気テスト段階では、電気信号テストパッドは、第１検出スイッチ回路２１２をオンに制御すると同時に、検出回路配線２１１、第１データ線１２０に検出電圧（例えば、該検出電圧が電源電圧ＶＤＤに等しい）を印加し、白色画面を表示する第２データ信号が第２データ線に印加されると想定し、表示パネルが白色画面を表示する場合に、第１サブ画素が発光すると、周辺領域に割れが生じたことを示し、この時、表示パネル全体が白色画面のみを表示する一方、第１サブ画素が発光しないと、周辺領域に割れが生じていないことを示す。
例えば、第１サブ画素が緑色サブ画素で且つ第１データ線１２０が同一列の緑色サブ画素に接続される場合、表示パネルに白色画面を表示させ且つ第１データ線１２０に電気的に接続される第１サブ画素に印加される表示データ電圧ＶｄａｔａがＶＤＤである時に、表示パネルに紫色の輝線が発生すると、周辺領域に割れが生じていないことを示す。
図４Ｂから図４Ｆは、本開示の実施例の他の例に係る表示パネルの部分構造模式図であり、図４Ｂから図４Ｆの例はそれぞれ、図１Ａ又は図２に示される概略構造を具体化しており、図１Ｂ及び図１Ｃと図３Ａ及び図３Ｂに示される原理を用いて周辺領域に割れが生じたか否かを検出できる。
例えば、図４Ｂに示すように、図４Ａに示される例との相違は、図４Ｂに示される例において、検出回路配線２１１が蛇行構造（例えばＳ形配線、Ｚ形配線、Ｗ形配線等）を有し、周辺領域２００に対するカバレージを向上でき、表示パネルの周辺領域に割れが生じたか否かをよりよく検出できることにある。なお、本例の他の構造設計は、図４Ａに示される例の他の構造設計と同じであるため、ここで重複説明を省略する。
例えば、図４Ｃに示すように、図４Ａに示される例との相違は、図４Ｃに示される例では、電圧印加部２２０とスイッチ信号印加部２３０とがいずれもフレキシブルプリント回路ボンディングパッドであり、該表示パネルの割れ検出が表示パネルのモジュールテスト段階で行われることにある。従って、モジュールテスト段階において、フレキシブルプリント回路ボンディングパッドは、電圧印加部２２０として機能するだけでなく、スイッチ信号印加部２３０としても機能する。また、電気信号テストパッド２７０と割れ検出回路構造２１０とは、電気的接続関係を有しない。
例えば、本例に係る表示パネルのフレキシブルプリント回路ボンディングパッドは、中心線（図４Ａ中の中心線３００）の左右両側に位置する２つの入力ポートを有し、これにより中心線の両側に位置する２つの部分の検出回路配線２１１に検出電圧を印加する。なお、本例はこれに限定されず、本例におけるフレキシブルプリント回路ボンディングパッドは、入力ポートを１つのみ有してもよい。
モジュールテスト段階において、フレキシブルプリント回路ボンディングパッドの作動原理は電気信号テストパッドと同様であるため、ここで重複説明を省略する。なお、本例の他の構造設計は、図４Ａに示される例の他の構造設計と同様であるため、ここで重複説明を省略する。
例えば、図４Ｄに示すように、図４Ａに示される例との相違は、図４Ｄに示される例では、電気テスト段階における電気信号テストパッドが電圧印加部２２０とスイッチ信号印加部２３０とを含め、モジュールテスト段階におけるフレキシブルプリント回路ボンディングパッドが電圧印加部２２０とスイッチ信号印加部２３０とを含めることにある。従って、図４Ｄに示される例では、該表示パネルにおける割れ検出回路構造は、電気テスト段階において表示パネルの周辺の微小な割れを検出できるだけでなく、モジュールテスト段階において表示パネルの周辺の微小な割れを検出できる。
図４Ｄに示される実施例では、電圧印加部２２０は電気信号テストパッドとフレキシブルプリント回路ボンディングパッドとを同時に有し、対応する割れテストは、表示パネルの電気テスト段階で行われてもよいし、表示パネルのモジュールテスト段階で行われてもよく、この２種類の割れテスト方式は、互いに干渉又は抵触しない。
従って、該実施例における表示パネルの割れ検出回路構造は、電気テスト段階においてもモジュールテスト段階においても使用できるため、表示パネルの周辺の微小な割れを検出し、表示パネルのうちの不良品をタイムリーに選別でき、これにより、不良な表示パネルの後続の使用において外部の水蒸気が該表示装置の内部に侵入して表示装置の金属配線が腐食され、表示パネルの故障を招くことを効果的に防止できるとともに、ユーザーがこのような不良な表示パネルを用いた移動製品をしばらく使用した後、割れが徐々に広がり、機械的損傷を引き起こし、ディスプレイの故障を招くことを回避できる。
なお、該例における表示パネルは、電気テスト段階においてもモジュールテスト段階においても、割れ検出の実現原理がともに図４Ａに示される表示パネルの割れ検出の実現原理と同様であるため、ここで重複説明を省略する。
上記各例において、電気テスト段階において、電気信号テストパッドは電圧印加部とスイッチ信号印加部とを含め、モジュールテスト段階において、フレキシブルプリント回路ボンディングパッドは、電圧印加部とスイッチ信号印加部とを含める。
例えば、図４Ｅに示すように、図４Ａに示される例との相違は、図４Ｅに示される例では、電圧印加部２２０が電気信号テストパッド、スイッチ信号印加部２３０がフレキシブルプリント回路ボンディングパッドであることにある。従って、電気信号テストパッドは、検出回路配線２１１に検出電圧を印加するために用いられ、フレキシブル印刷ボンディングパッドは、第１検出スイッチ回路２１２にスイッチ信号を印加して第１検出スイッチ回路２１２のオン・オフを制御するために用いられる。
例えば、図４Ｆに示すように、図４Ａに示される例との相違は、図４Ｆに示される例では、電圧印加部２２０がフレキシブルプリント回路ボンディングパッド、スイッチ信号印加部２３０が電気信号テストパッドであることにある。従って、フレキシブルプリント回路ボンディングパッドは、検出回路配線２１１に検出電圧を印加するために用いられ、電気信号テストパッドは、第１検出スイッチ回路２１２にスイッチ信号を印加して第１検出スイッチ回路２１２のオン・オフを制御するために用いられる。
図４Ｅ及び図４Ｆに示される例では、電気信号テストパッドとフレキシブルプリント回路ボンディングパッドとは、それぞれ電圧印加部とスイッチ信号印加部として、表示パネルの周辺領域の割れ検出を実現する。
図５Ａは、本開示の別の実施例の一例に係る表示パネルの割れ検出方法の検出プロセスの模式図である。なお、本実施例における表示パネルは、上記例のいずれかに係る表示パネルである。図５Ａに示すように、該割れ検出方法、具体的には、
第１検出スイッチ回路と第２検出スイッチ回路をオンするステップＳ２０１と、
検出回路配線の第２端に検出電圧を印加するステップＳ２０２と、
黒色画面を表示するための第１データ信号を第２データ線に印加するステップＳ２０３と、を含む。
例えば、本例は、先ず第２検出スイッチ回路をオンし、次に黒色画面を表示するための第１データ信号を表示パネルの第２データ線に印加することによって、表示パネルに黒色画面を表示させる。
例えば、表示パネルに黒色画面を表示させる場合、第１サブ画素が発光すると、周辺領域に割れが生じたと判断する。例えば、第１サブ画素が緑色サブ画素で且つ第１データ線が同一列の緑色サブ画素に接続される時、表示パネルに黒色画面を表示させる場合、表示パネルに緑色の輝線が発生すると、周辺領域に割れが生じたと判断する。
例えば、表示パネルに黒色画面を表示させる場合、第１サブ画素が発光しないと、周辺領域に割れが生じていないと判断し、この時、表示パネル全体が黒色画面のみを表示する。
例えば、本例に係る割れ検出方法は、電気テスト段階で表示パネルの周辺領域に割れが生じたか否かを検出できるだけでなく、モジュールテスト段階で表示パネルの周辺領域に割れが生じたか否かを検出できる。なお、本例は、これに限定されない。
本例では、表示パネルに黒色画面を表示させる場合、第１サブ画素の発光状況から、表示パネルの周辺領域に割れが生じたか否かを判断できる。
図５Ｂは、本開示の別の実施例の一例に係る表示パネルの割れ検出方法の検出プロセスの模式図である。なお、本実施例における表示パネルは、上記例のいずれかに係る表示パネルである。図５Ｂに示すように、該割れ検出方法、具体的には、
第１検出スイッチ回路と第２検出スイッチ回路をオンするステップＳ２１１と、
検出回路配線の第２端に検出電圧を印加するステップＳ２１２と、
白色画面を表示するための第２データ信号を第２データ線に印加するステップＳ２１３と、を含む。
例えば、本例は、先ず第２検出スイッチ回路をオンし、次に白色画面を表示するための第２データ信号を表示パネルの第２データ線に印加することによって、表示パネルに白色画面を表示させる。
例えば、表示パネルに白色画面を表示させる場合、第１サブ画素が発光しないと、周辺領域に割れが生じていないと判断する。例えば、第１サブ画素が緑色サブ画素で且つ第１データ線が同一列の緑色サブ画素に接続される時、表示パネルに白色画面を表示させる場合、表示パネルに紫色の輝線が発生すると、周辺領域に割れが生じていないと判断する。
例えば、表示パネルに白色画面を表示させる場合、第１サブ画素が発光すると、周辺領域に割れが生じたと判断し、この時、表示パネル全体が白色画面のみを表示する。
例えば、本例に係る割れ検出方法は、電気テスト段階で表示パネルの周辺領域に割れが生じたか否かを検出できるだけでなく、モジュールテスト段階で表示パネルの周辺領域に割れが生じたか否かを検出できる。なお、本例は、これに限定されない。
本例では、表示パネルに白色画面を表示させる場合、第１サブ画素の発光状況から、表示パネルの周辺領域に割れが生じたか否かを判断できる。
本開示の別の実施例は、上記例のいずれかに係る表示パネルを備える表示装置を提供する。本実施例に係る表示装置は、電気テスト段階においてもモジュールテスト段階においてもその周辺の微小な割れを検出し、不良品をタイムリーに選別でき、これにより、不良な表示装置の後続の使用において、外部の水蒸気が該表示装置の内部に侵入して該表示装置の内部の金属配線が腐食され、表示装置の故障を招くことを効果的に防止できるとともに、ユーザーがこのような不良な表示装置をしばらく使用した後に、割れが徐々に広がり、機械的損傷を引き起こし、ディスプレイの故障を招くことを回避できる。
例えば、該表示装置は、有機発光ダイオード（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ－Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ、ＯＬＥＤ）表示装置等の表示デバイスや該表示装置を備えるテレビ、デジタルカメラ、携帯電話、腕時計、タブレット、ラップトップ、ナビゲータ等、表示機能を有する製品又は部品である。なお、本実施例は、これに限定されない。
なお、
（１）本開示の実施例の図面では、本開示の実施例に係る構造のみを示しており、他の構造は、通常の設計を参照すればよい。
（２）本開示の同一の実施例及び異なる実施例における特徴は、衝突しない限り、互いに組み合わせることが可能である。
以上は、単なる本公開の具体的な実施形態にすぎず、本公開の保護範囲は、これに限定されない。当業者が本開示に開示されている技術的範囲を逸脱せずに容易に想到し得る変更や置換は、すべて本開示の保護範囲に属することが無論である。従って、本公開の保護範囲は、請求の範囲によって解釈されるべきである。

Claims (16)

  1. 表示領域と、
    前記表示領域を取り囲む周辺領域とを備え、
    前記周辺領域には、検出回路配線と第１検出スイッチ回路とを有する割れ検出回路構造が設置される表示パネルであって、
    第１サブ画素と、
    前記第１サブ画素に電気的に接続される第１データ線とを備え、
    前記第１データ線の第１端は、前記検出回路配線の第１端に電気的に接続され、
    前記第１データ線の第２端は、前記第１検出スイッチ回路によって前記検出回路配線の第２端に電気的に接続され、
    前記検出回路配線の第２端は、検出電圧を受けるために用いられ、
    前記第１検出スイッチ回路の制御端に電気的に接続され、前記第１検出スイッチ回路にスイッチ信号を印加して前記第１検出スイッチ回路のオン・オフを制御するためのスイッチ信号印加部をさらに備え、
    前記表示領域には、第２サブ画素と、前記第２サブ画素に電気的に接続される第２データ線とがさらに設置され、
    前記表示パネルは、制御端に前記スイッチ信号印加部が接続される第２検出スイッチ回路をさらに備え、
    前記第２データ線は、前記第２検出スイッチ回路に電気的に接続され、前記第２検出スイッチ回路によって、前記表示パネルに黒色画面又は白色画面を表示するためのデータ信号を受信可能に構成され、
    前記第１サブ画素と前記第２サブ画素の各々は、受けた表示データ電圧が電源電圧と同じである時に駆動電流を出力しないように配置される画素駆動回路と、有機発光素子とを有する、表示パネル。
  2. 前記第１サブ画素と前記第１データ線とは、前記表示領域に位置する、
    請求項１に記載の表示パネル。
  3. 前記検出電圧は、電源電圧と同じである、
    請求項１に記載の表示パネル。
  4. 前記検出回路配線の第２端に電気的に接続され、前記検出回路配線に前記検出電圧を印加するための電圧印加部をさらに備える、
    請求項１から３のいずれか１項に記載の表示パネル。
  5. 前記電圧印加部は、前記周辺領域に設置される第１接触パッドを有し、
    前記第１接触パッドは、検出プローブに接触するように配置される、
    請求項４に記載の表示パネル。
  6. 前記電圧印加部は、前記周辺領域に設置される第１接触パッドを有し、
    前記第１接触パッドは、駆動回路基板に電気的に接続されるように配置される、
    請求項４に記載の表示パネル。
  7. 前記スイッチ信号印加部は、前記周辺領域に設置される第２接触パッドを有し、
    前記第２接触パッドは、検出プローブに接触し、又は駆動回路基板に電気的に接続されるように配置される、
    請求項１乃至６のいずれか１項に記載の表示パネル。
  8. 前記スイッチ信号印加部は、前記周辺領域に設置される第２接触パッドを有し、
    前記第２接触パッドは、駆動回路基板に電気的に接続されるように配置される、
    請求項１乃至６のいずれか１項に記載の表示パネル。
  9. 前記第１検出スイッチ回路は、薄膜トランジスタを少なくとも１つ有し、
    前記薄膜トランジスタのゲート電極は、前記スイッチ信号印加部に電気的に接続され、
    前記薄膜トランジスタのソース電極及びドレイン電極のうち、一方は前記第１データ線に電気的に接続され、他方は前記検出回路配線の第２端に電気的に接続される、
    請求項７に記載の表示パネル。
  10. 前記第１データ線の第２端と前記第１検出スイッチ回路との間に、又は前記第１検出スイッチ回路と前記検出回路配線の第２端との間に接続される抵抗素子をさらに備える、
    請求項７に記載の表示パネル。
  11. 前記検出回路配線は、前記表示領域を取り囲んで設置される、
    請求項１乃至１０のいずれか１項に記載の表示パネル。
  12. 前記検出回路配線は、蛇行構造を有する、
    請求項１乃至１０のいずれか１項に記載の表示パネル。
  13. 前記第１サブ画素と前記第２サブ画素とは、発光色が異なる、
    請求項１に記載の表示パネル。
  14. 請求項１乃至１３のいずれか１項に記載の表示パネルを備える表示装置。
  15. 請求項１乃至１３のいずれか１項に記載の表示パネルの割れ検出方法であって、
    前記表示パネルに黒色画面を表示させ、前記第１検出スイッチ回路をオンし且つ前記検出回路配線の第２端に前記検出電圧を印加すること、又は、
    前記表示パネルに白色画面を表示させ、前記第１検出スイッチ回路をオンし且つ前記検出回路配線の第２端に前記検出電圧を印加することを含む割れ検出方法。
  16. 前記黒色画面を表示させる場合に、前記第１サブ画素が発光すると、前記周辺領域に割れが生じたと判断し、又は、
    前記白色画面を表示させる場合に、前記第１サブ画素が発光しないと、前記周辺領域に割れが生じていないと判断する、
    請求項１５に記載の割れ検出方法。
JP2019547977A 2018-05-17 2019-01-08 表示パネル及びその割れ検出方法、並びに表示装置 Active JP7244429B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201810473966.5 2018-05-17
CN201810473966.5A CN110503907B (zh) 2018-05-17 2018-05-17 显示面板及其裂纹检测方法、显示装置
PCT/CN2019/070860 WO2019218709A1 (zh) 2018-05-17 2019-01-08 显示面板及其裂纹检测方法、显示装置

Publications (2)

Publication Number Publication Date
JP2021523389A JP2021523389A (ja) 2021-09-02
JP7244429B2 true JP7244429B2 (ja) 2023-03-22

Family

ID=68539397

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019547977A Active JP7244429B2 (ja) 2018-05-17 2019-01-08 表示パネル及びその割れ検出方法、並びに表示装置

Country Status (10)

Country Link
US (1) US11232728B2 (ja)
EP (1) EP3796297A4 (ja)
JP (1) JP7244429B2 (ja)
KR (1) KR102324653B1 (ja)
CN (1) CN110503907B (ja)
AU (1) AU2019261689B2 (ja)
BR (1) BR112019024755A2 (ja)
MX (1) MX2019014146A (ja)
RU (1) RU2720883C1 (ja)
WO (1) WO2019218709A1 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102601650B1 (ko) * 2016-07-26 2023-11-13 삼성디스플레이 주식회사 표시 장치
KR102519733B1 (ko) * 2018-05-21 2023-04-11 삼성전자주식회사 디스플레이의 균열을 확인하는 방법 및 이를 수행하는 전자 장치
KR102576801B1 (ko) * 2018-10-05 2023-09-12 삼성디스플레이 주식회사 크랙 검출부, 표시 장치 및, 표시 장치의 구동 방법
CN109192767B (zh) * 2018-11-01 2020-08-21 武汉天马微电子有限公司 显示面板和显示装置
US11256308B2 (en) * 2019-03-14 2022-02-22 Sharp Kabushiki Kaisha Wiring substrate and display panel
KR20200145976A (ko) * 2019-06-21 2020-12-31 삼성디스플레이 주식회사 전자 패널 및 이를 포함하는 전자 장치
KR20210044356A (ko) * 2019-10-14 2021-04-23 삼성디스플레이 주식회사 표시 장치
CN110853558B (zh) * 2019-12-19 2023-05-12 京东方科技集团股份有限公司 一种柔性显示屏、其检测方法及显示装置
CN111223408B (zh) * 2020-02-11 2022-03-25 京东方科技集团股份有限公司 显示面板、边缘破损检测方法、制备方法、及显示装置
CN111627366B (zh) * 2020-05-27 2022-07-12 武汉华星光电半导体显示技术有限公司 显示面板及显示面板的检测方法
CN111509026B (zh) * 2020-05-27 2023-02-07 京东方科技集团股份有限公司 显示面板及其裂纹检测方法、显示装置
CN111540294B (zh) * 2020-06-04 2023-09-12 京东方科技集团股份有限公司 一种显示面板及其裂纹检测方法、显示装置
KR20220003735A (ko) * 2020-07-02 2022-01-11 엘지디스플레이 주식회사 디스플레이 장치 및 구동 회로
CN111986597B (zh) * 2020-08-31 2023-03-21 云谷（固安）科技有限公司 显示面板、显示面板的检测方法和显示装置
CN112086050B (zh) * 2020-09-21 2023-12-26 京东方科技集团股份有限公司 显示基板、其裂纹的检测方法及显示装置
CN112289837A (zh) * 2020-10-27 2021-01-29 昆山国显光电有限公司 显示基板及其检测方法和显示装置
CN112951133B (zh) * 2021-02-20 2023-10-31 京东方科技集团股份有限公司 显示模组、显示装置、检测方法、存储介质及计算机设备
CN113487990B (zh) * 2021-06-30 2022-09-09 云谷（固安）科技有限公司 裂纹检测电路、显示面板、终端设备和裂纹检测方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160043010A1 (en) 2014-08-06 2016-02-11 Samsung Display Co., Ltd. Display device and method of fabricating the same
US20160232826A1 (en) 2015-02-06 2016-08-11 Samsung Display Co., Ltd. Display device
US20170270842A1 (en) 2016-03-15 2017-09-21 Samsung Display Co., Ltd. Display device
JP2018022156A (ja) 2016-08-01 2018-02-08 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 表示装置
US20180053455A1 (en) 2016-08-19 2018-02-22 Apple Inc. Electronic Device Display With Monitoring Circuitry
US20180053792A1 (en) 2016-08-22 2018-02-22 Samsung Display Co., Ltd. Display device

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100134137A1 (en) * 2007-04-25 2010-06-03 Kazutoshi Kida Liquid crystal display panel and its inspecting method
EP2587473A4 (en) * 2010-06-28 2015-03-04 Sharp Kk ACTIVE MATRIX SUBSTRATE, DISPLAY DEVICE AND METHOD FOR TESTING THE ACTIVE MATRIX SUBSTRATE OR DISPLAY DEVICE
JP6138480B2 (ja) * 2012-12-20 2017-05-31 株式会社ジャパンディスプレイ 表示装置
CN103198793B (zh) * 2013-03-29 2015-04-29 京东方科技集团股份有限公司 像素电路及其驱动方法、显示装置
US20150022211A1 (en) * 2013-07-19 2015-01-22 Shenzhen China Star Optoelectronics Technology Co., Ltd. Detection circuit for display panel
CN103488018B (zh) * 2013-09-25 2016-03-23 深圳市华星光电技术有限公司 液晶显示装置及其显示控制方法
CN104460161B (zh) * 2014-12-30 2017-11-14 厦门天马微电子有限公司 一种边缘电路、阵列基板和显示面板
CN104535620B (zh) * 2015-01-16 2017-05-24 友达光电(厦门)有限公司 显示面板及其裂纹检测方法
KR102409454B1 (ko) * 2015-02-02 2022-06-15 삼성디스플레이 주식회사 표시 패널
KR102314796B1 (ko) * 2015-03-11 2021-10-19 삼성디스플레이 주식회사 표시 패널
KR102417143B1 (ko) * 2015-04-29 2022-07-05 삼성디스플레이 주식회사 표시 장치
KR102446857B1 (ko) * 2015-05-26 2022-09-23 삼성디스플레이 주식회사 표시 장치
KR102601650B1 (ko) * 2016-07-26 2023-11-13 삼성디스플레이 주식회사 표시 장치
KR102590316B1 (ko) * 2016-12-05 2023-10-17 삼성디스플레이 주식회사 표시 장치
CN106875879B (zh) 2017-04-24 2020-05-22 上海天马有机发光显示技术有限公司 一种显示面板、电子设备以及测试方法
KR102432386B1 (ko) * 2017-07-12 2022-08-12 삼성디스플레이 주식회사 표시 장치
CN208111041U (zh) * 2018-05-17 2018-11-16 北京京东方技术开发有限公司 显示面板以及显示装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160043010A1 (en) 2014-08-06 2016-02-11 Samsung Display Co., Ltd. Display device and method of fabricating the same
US20160232826A1 (en) 2015-02-06 2016-08-11 Samsung Display Co., Ltd. Display device
US20170270842A1 (en) 2016-03-15 2017-09-21 Samsung Display Co., Ltd. Display device
JP2018022156A (ja) 2016-08-01 2018-02-08 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 表示装置
US20180053455A1 (en) 2016-08-19 2018-02-22 Apple Inc. Electronic Device Display With Monitoring Circuitry
US20180053792A1 (en) 2016-08-22 2018-02-22 Samsung Display Co., Ltd. Display device

Also Published As

Publication number Publication date
MX2019014146A (es) 2020-02-07
EP3796297A4 (en) 2022-03-16
US20200066196A1 (en) 2020-02-27
WO2019218709A1 (zh) 2019-11-21
CN110503907B (zh) 2024-04-05
KR20200003023A (ko) 2020-01-08
AU2019261689A1 (en) 2019-12-05
KR102324653B1 (ko) 2021-11-11
AU2019261689B2 (en) 2021-02-25
US11232728B2 (en) 2022-01-25
RU2720883C1 (ru) 2020-05-13
EP3796297A1 (en) 2021-03-24
CN110503907A (zh) 2019-11-26
JP2021523389A (ja) 2021-09-02
BR112019024755A2 (pt) 2020-06-09

Similar Documents

Publication Publication Date Title
JP7244429B2 (ja) 表示パネル及びその割れ検出方法、並びに表示装置
US9929344B1 (en) Method of forming an organic light-emitting diode display device having an extension line crossing second signal lines
US11657744B2 (en) Display device having a detection line and method for inspection thereof
US11043189B2 (en) Display device
US8063865B2 (en) Liquid crystal display comprising electrostatic protection circuit and test circuit
US8994380B2 (en) Display device and method for detecting line defects of the display device
US10770533B2 (en) Organic light emitting diode display panel having pads disposed at different distances from an edge and organic light emitting diode display device having the same
KR101931175B1 (ko) 쇼트 불량 검사 방법, 표시 장치의 쇼트 불량 검사 방법 및 유기 발광 표시 장치의 쇼트 불량 검사 방법
KR102423191B1 (ko) 표시장치 및 표시장치의 검사 방법
JP2007226176A (ja) 薄膜トランジスタアレイ基板及び電子インク表示装置
CN115312577A (zh) 显示母板及其检测方法、显示基板和显示装置
KR102389177B1 (ko) 표시 장치
KR20180025533A (ko) 표시장치
CN115798343A (zh) 显示装置
KR102222274B1 (ko) 액정표시장치
JP6927805B2 (ja) 発光素子基板の検査方法および発光素子基板
CN220359680U (zh) 显示装置
CN112863410A (zh) 显示基板、其裂纹检测方法及显示装置
KR20240020361A (ko) 표시 장치
CN117750838A (zh) 显示装置以及用于检查显示装置的方法
JP2019045606A (ja) 発光素子基板の検査方法および発光素子基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220105

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221031

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230125

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230213

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230309

R150 Certificate of patent or registration of utility model

Ref document number: 7244429

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150