JP7238986B2 - 記録ヘッドの駆動回路及び画像記録装置 - Google Patents

Description

この発明は、記録ヘッドの駆動回路及び画像記録装置に関する。

従来、記録素子を動作させることで記録媒体上に画像を記録する画像記録装置がある。これらのうち、インクにより画像を記録する場合の記録素子としては、インク流路（圧力室）の壁面に沿って圧電素子（ピエゾ素子）や振動板を設け、圧電素子に電圧を印加して変形させることでインク流路を圧縮変形させてインクをノズルから吐出させるピエゾ式のものと、インク流路に沿って抵抗素子を設け、当該抵抗素子に電流を流して発熱させてインク流路内のインクを加熱し、気泡を生じさせることでインクを圧縮してインクを吐出させるサーマル式のものなどがある。

記録素子の動作（記録動作）に係る負荷要素の駆動波形としては、矩形波又は台形波が主に用いられている。記録素子を動作させるのに必要とされる電圧及び電流は、デジタルデータの信号送受信に用いられる電圧及び電流と比較していずれも大きいので、画像記録装置では、これらの駆動波形のデジタルデータをアナログ変換して高い増幅率で増幅した上で負荷要素に印加している。特にデジタル信号の電圧から駆動電圧への増幅を１度に行うことが困難であるので、画像記録装置は、複数段の電圧増幅部を有している。記録素子の動作量に応じた適正な制御、例えば、インク滴を適切な分量、形状及び速度で吐出させるためには、圧電素子又は抵抗素子といった負荷要素に印加する駆動電圧波形及びその電圧が適切に維持される必要がある。

しかしながら、これらの増幅回路には、種々のバイアス発生要因や出力波形を歪ませる要因が存在する。これに対し、特許文献１では、電流増幅回路で生じる出力電圧のずれ及び出力波形の歪みの原因を予め見込んで補正を行った電圧波形データを出力する技術を開示している。

特開２００５－１６９７３７号公報

しかしながら、出力電圧のずれ及び電圧波形の歪みの発生有無及びその大きさは、駆動回路の各素子の特性、及び配線の温度などの種々の条件に依存して変化する。また、要求される画質の向上などに応じた記録素子数の増加及び動作周波数の上昇に伴い、一度に動作させる負荷要素の数に応じた消費電力の幅及び要求される波形の精度も非常に大きくなっている。したがって、出力状況に応じて出力電圧のずれ及び電圧波形の歪みを正確に補正した電圧波形データを予め得るのは難しく、また、制御が非常に煩雑になるという課題がある。

この発明の目的は、記録ヘッドの負荷要素に対してより容易かつ安定して周波数特性のよい信号を出力することのできる記録ヘッドの駆動回路及び画像記録装置を提供することにある。

本発明は、上記目的を達成するため、請求項１記載の発明は、
記録素子を備える記録ヘッドの前記記録素子による記録動作に係る負荷要素に対して、前記負荷要素の動作に応じた電力の出力信号を供給する記録ヘッドの駆動回路であって、
前記記録素子の動作に係るアナログ駆動波形信号の電圧を増幅して駆動電圧信号を生成する電圧増幅部を備え、
前記電圧増幅部は、複数の増幅部を有し、
前記複数の増幅部のうち上流側から２個目以降の後段増幅部の少なくともいずれかは、出力する信号を当該後段増幅部の入力側に戻す信号帰還部を含む。

請求項２記載の発明は、請求項１記載の記録ヘッドの駆動回路において、
前記後段増幅部は、トランジスターを有し、当該トランジスターによる増幅を行う。

請求項３記載の発明は、請求項１又は２記載の記録ヘッドの駆動回路において、
前記信号帰還部は、前記後段増幅部のうち最も増幅率が高いものに含まれる。

請求項４記載の発明は、請求項２又は３記載の記録ヘッドの駆動回路において、
前記後段増幅部は、２つのエミッター接地回路を有し、
前記信号帰還部は、前記２つのエミッター接地回路間を接続している。

請求項５記載の発明は、請求項２又は３記載の記録ヘッドの駆動回路において、
前記後段増幅部は、エミッター接地回路とカスコード回路とを有し、
前記信号帰還部は、前記カスコード回路の出力側のコレクターと前記エミッター接地回路のエミッターとの間を接続している。

請求項６記載の発明は、請求項４又は５記載の記録ヘッドの駆動回路において、
前記後段増幅部の入力端に位置する前記エミッター接地回路のトランジスターの出力電圧と供給される電源電圧との電位差が所定の基準電圧以下である。

請求項７記載の発明は、請求項２～６のいずれか一項に記載の記録ヘッドの駆動回路において、
前記複数の増幅部のうち初段の前段増幅部には、オペアンプが用いられる。

請求項８記載の発明は、請求項１～７のいずれか一項に記載の記録ヘッドの駆動回路において、
前記駆動電圧信号の電流を増幅して前記出力信号として出力する電流増幅部を備える。

請求項９記載の発明は、請求項８記載の記録ヘッドの駆動回路において、
前記出力信号の電圧に応じた帰還信号を前記電圧増幅部に負帰還させる帰還部を備える。

請求項１０記載の発明は、請求項８又は９記載の記録ヘッドの駆動回路において、
前記電流増幅部は、２組のトランジスターのプッシュプル動作により電流増幅動作を行う。

請求項１１記載の発明は、請求項１０記載の記録ヘッドの駆動回路において、
前記２組のトランジスターは、いずれもＦＥＴである。

請求項１２記載の発明は、請求項１０記載の記録ヘッドの駆動回路において、
前記２組のトランジスターは、いずれもバイポーラートランジスターである。

請求項１３記載の発明は、請求項１０～１２のいずれか一項に記載の記録ヘッドの駆動回路において、
前記２組のトランジスターにそれぞれ供給する前記駆動電圧信号の間に所定のバイアス電圧を生じさせるバイアス生成部を備える。

請求項１４記載の発明は、請求項１３記載の記録ヘッドの駆動回路において、
前記バイアス生成部が生成する前記バイアス電圧は、前記２組のトランジスターの各動作閾値電圧の和よりも小さい。

請求項１５記載の発明は、請求項１３又は１４記載の記録ヘッドの駆動回路において、
前記バイアス生成部は、前記２組のトランジスターの入力端の間に接続されたバイポーラートランジスターと、前記バイポーラートランジスターのベース－エミッター間及びベース－コレクター間をそれぞれ接続する抵抗素子とを有する。

請求項１６記載の発明は、請求項８～１５のいずれか一項に記載の記録ヘッドの駆動回路において、
前記電流増幅部の出力に一端が接続された抵抗素子を備え、前記抵抗素子の他端から前記出力信号を出力する。

請求項１７記載の発明は、
請求項１～１６のいずれか一項に記載の記録ヘッドの駆動回路と、
前記出力信号が入力される記録ヘッドと、
を備える画像記録装置である。

本発明に従うと、記録ヘッドの負荷要素に対してより容易かつ安定して周波数特性のよい信号を出力することができるという効果がある。

本発明の画像記録装置の実施形態であるインクジェット記録装置の機能構成を示すブロック図である。 駆動回路の構成を示すブロック図である。 電圧増幅部及びフィードバック回路の回路構成を説明する図である。 バイアス電圧発生部の回路構成を示す図である。 電流増幅部の回路構成を示す図である。 後段増幅部の変形例１の回路構成を示す図である。 負帰還回路に応じた出力信号の周波数特性の計算結果を示す図である。 後段増幅部の変形例２の回路構成を示す図である。 後段増幅部の変形例３の回路構成を示す図である。 後段増幅部の変形例４の回路構成を示す図である。 電流増幅部の変形例の回路構成を示す図である。

以下、本発明の実施の形態を図面に基づいて説明する。
図１は、本発明の画像記録装置の実施形態であるインクジェット記録装置の機能構成を示すブロック図である。

このインクジェット記録装置１は、インクジェットヘッドの駆動部１００と、インクジェットヘッド５０（記録ヘッド）と、搬送駆動部７１と、操作受付＆表示部７２と、通信部７３と、制御部８０と、バス９０などを備える。

駆動部１００は、駆動波形信号出力部１０と、デジタル／アナログ変換部２０（ＤＡＣ）と、駆動回路３０（本実施形態の記録ヘッドの駆動回路）と、出力選択部４０と、を備え、インクジェットヘッド５０において選択されたノズルから適切なタイミングでインクを吐出させるための駆動電圧信号を当該選択されたノズルのアクチュエーター５１に対して出力する。駆動波形信号出力部１０は、図示略の発振回路から入力されるクロック信号に同期してインクの吐出や非吐出（画像記録の中断や終了を含む）に応じた駆動波形のデジタルデータを出力する。ＤＡＣ２０は、このデジタルデータの駆動波形をアナログ信号に変換して入力信号Ｖｉｎ（アナログ駆動波形信号）として駆動回路３０へ出力する。

駆動回路３０は、入力信号Ｖｉｎをアクチュエーター５１の駆動電圧に応じて電圧を増幅した駆動電圧信号Ｖｄを生成し、更に、アクチュエーター５１を流れる電流に応じて電流増幅を行った出力信号Ｖｏｕｔとして出力する。
出力選択部４０は、制御部８０から入力された記録対象の画像の画素データに応じて出力信号Ｖｏｕｔの出力対象とされるアクチュエーター５１を選択する切替信号を出力する。

インクジェットヘッド５０は、複数の記録素子を備える。記録素子は、各々ノズルと当該ノズルからのインク吐出動作に係るアクチュエーター５１（負荷要素）とを有する。複数のノズルの開口部は、インクジェットヘッド５０のノズル面に所定のパターンで配列されている。インクジェットヘッド５０は、駆動部１００からの駆動信号に応じた負荷要素の動作により複数のノズルからインクを吐出させることで記録媒体上に画像を記録する。特には限られないが、ここでは、アクチュエーター５１は圧電素子である。この圧電素子が各ノズルへのインク流路に沿って設けられ、駆動回路３０から出力された駆動電圧が各々印加されることで変形して、インク流路内のインクにかかる圧力を変化させる。この圧力変化に応じて、インクは、適切な分量、速度及び液滴形状でノズルの開口部から吐出される。

搬送駆動部７１は、画像記録前の記録媒体を給紙部から取得してインクジェットヘッド５０のノズル面に対向する位置に供給し、また、画像が記録された記録媒体をノズル面と対向する位置から排出させる。インクジェットヘッド５０が記録媒体を移動させながらインクを吐出させることで記録媒体の表面に画像を記録する場合には、搬送駆動部７１は、インクジェットヘッド５０からの駆動電圧信号及び／又は出力選択部４０による切替信号の出力にタイミングを合わせて記録媒体を搬送させる。搬送駆動部７１は、例えば、円筒状のドラム又は無端状ベルトの外周面上に記録媒体を載置させ、円筒状のドラムを回転させたり無端状ベルトを周回移動させたりするものなどである。なお、給紙部から取得される記録媒体は、紙に限定されず、他の種々の記録媒体であってよい。例えば、記録媒体として、布、セラミックス、及びプラスチックなどが用いられてもよい。

操作受付＆表示部７２は、ユーザーなど外部からの入力操作を受け付け、また、画像記録に係るステータス情報及び／又はメニューなどを表示させる。操作受付＆表示部７２は、例えば、表示部として液晶パネルによる表示画面及び当該液晶パネルのドライバーと、操作受付部として液晶画面上に重ねて設けられたタッチパネルとを備え、ユーザーによりタッチ操作がなされた位置と操作の種別に応じた操作検出信号を制御部８０に出力する。操作受付＆表示部７２は、更にＬＥＤ（Light Emitting Diode）ランプ及び押しボタンスイッチなどを有していてもよく、例えば、ＬＥＤランプは、警告表示及び／又は主電源への電力供給有無の表示を行い、押しボタンスイッチは、主電源への電力供給の切り替え操作及び／又は強制終了操作などを受け付けて操作検出信号を出力する。

通信部７３は、所定の通信規格に従って外部とのデータの送受信を行う。
通信規格としては、ＬＡＮ（Local Area Network）ケーブルを用いた通信に係るＴＣＰ／ＩＰ接続、無線ＬＡＮ（ＩＥＥＥ８０２．１１）、Ｂｌｕｅｔｏｏｔｈ（登録商標）などの近距離無線通信（ＩＥＥＥ８０２．１５など）やＵＳＢ（Universal Serial Bus）接続など各種周知の方式が含まれてよい。通信部７３は、利用可能とする通信規格に係る接続端子及び通信接続に係るドライバーのハードウェア（ネットワークカード）などを備える。

制御部８０は、インクジェット記録装置１の全体動作を統括制御する。制御部８０は、ＣＰＵ８１（Central Processing Unit）と、ＲＡＭ８２（Random Access Memory）と、記憶部８３などを備える。ＣＰＵ８１は、インクジェット記録装置１の統括制御に係る各種演算処理を行う。ＲＡＭ８２は、ＣＰＵ８１に作業用のメモリー空間を提供し、一時データを記憶する。記憶部８３は、ＣＰＵ８１により実行される制御プログラムや設定データなどを記憶する。また、記憶部８３は、記録対象の画像の画像データを一時記憶する。記憶部８３は、ＤＲＡＭなどの揮発性メモリーとＨＤＤ（Hard Disk Drive）及び／又はフラッシュメモリーなどの不揮発性の記憶媒体とを備え、これらは、用途に応じて使い分けられる。

バス９０は、これらの各構成間を繋いでデータの送受信を行う通信経路である。

次に、駆動部１００の構成について詳しく説明する。
図２は、駆動部１００の機能構成を示すブロック図である。

駆動波形信号出力部１０は、コントローラー１１と、記憶部１２などを備える。コントローラー１１は、クロック信号に同期して出力する駆動波形信号の波形パターンデータから、変化する駆動電圧に応じたデジタル値を記憶部１２から読み出して順次出力する。記憶部１２は、このインクジェット記録装置１で出力可能な駆動波形信号の波形パターンデータを保持する不揮発性メモリーである。このデジタル値がＤＡＣ２０でアナログ電圧値に変換され、連続的な電圧変化を伴うアナログ信号となる。

ＤＡＣ２０は、周知のデジタル／アナログ変換器であり、入力されるデジタル離散値のサンプリング周波数やビット数などに応じて必要に応じて当該離散値間を連続的に変化させる低域通過フィルターなどが設けられていてよい。

出力選択部４０は、クロック信号に同期して制御部８０から記録対象の画像データの各画素データを取得し、当該各画素データに応じた切替信号により、駆動回路３０からの出力信号の各アクチュエーター５１への出力可否を各々切り替えるスイッチング素子を備える。画素データは、特には限られないが、ここでは、インクの吐出有無のみを示す二値データであり、出力選択部４０では、同一のクロック周期内でインクの吐出動作が行われるノズル（画素）の情報がラスター単位で保持されて、当該二値に応じてスイッチング素子のオンオフが切り替えられる。一つの駆動回路３０に対応するアクチュエーター５１及びスイッチング素子は、例えば、２５６個や１０２４個などであり、したがって、オンされるスイッチング素子が多いほど、駆動回路３０からの出力信号が供給（印加）されるアクチュエーター５１の合計負荷（電流）が大きくなる。

直流電圧変換部６０は、電源電圧Ｖｄｄを安定した供給電圧ＶｐにＤＣ／ＤＣ変換して出力する。なお、ここでは、電源電圧Ｖｄｄは、供給電圧Ｖｐと等しくてもよいが、アクチュエーター５１に出力される信号が歪まない範囲において可能な限り小さい値であることが好ましい。電源電圧Ｖｄｄと供給電圧Ｖｐが等しい場合には、直流電圧変換部６０が備えられていなくてもよい。電源電圧Ｖｄｄは、図示略の外部電源から供給される。また、ＯＰアンプ３１１ａ（図３参照）の供給電圧Ｖｃｃ及び電圧面Ｖｃが接地電圧ではない場合の当該電圧が、同様に直流電圧変換部６０から必要に応じて電圧変換されて供給されてよい。

駆動回路３０は、電圧増幅部３１と、バイアス電圧発生部３２（バイアス生成部）と、電流増幅部３３と、フィードバック部３４（帰還部）などを備え、ＤＡＣ２０から入力された駆動波形信号をアクチュエーター５１の駆動に適した電圧及び必要な電流を出力可能に変換（増幅）する。

電圧増幅部３１は、信号の最も上流側（初段）に位置し、前段増幅部３１１と、前段増幅部より下流側（信号の上流側から２個目以降）に位置し、バイポーラートランジスターを用いた後段増幅部３１２とを備え、２段階（複数段階）の増幅により駆動電圧に増幅する。

図３は、電圧増幅部３１及びフィードバック部３４の回路構成を説明する図である。
前段増幅部３１１は、ＯＰアンプ３１１ａ（オペアンプ）を用いて増幅を行っている。ＤＡＣ２０から出力された入力信号Ｖｉｎは、前段増幅部３１１のＯＰアンプ３１１ａの非反転入力に入力される。また、ＯＰアンプ３１１ａの反転入力には、フィードバック部３４からの帰還信号が入力される。このように前段増幅部３１１により差動増幅が行われて出力電圧の安定化が図られる。ＯＰアンプ３１１ａで増幅された信号は、フィードバック部３４に送られると共に、後段増幅部３１２に送られる。

後段増幅部３１２は、トランジスター（バイポーラートランジスター）を用いた増幅を行っている。後段増幅部３１２は、ｎｐｎ型のトランジスターＴｒ１１とｐｎｐ型のトランジスターＴｒ１２とがそれぞれ供給電圧Ｖｐと電圧Ｖｃ（例えば、接地電圧や－Ｖｐ）との間にエミッター接地で設けられて直列に接続されることで、ＯＰアンプ３１１ａにより増幅された電圧信号を更に増幅する。ｎｐｎ型のトランジスターＴｒ１１及びｐｎｐ型のトランジスターＴｒ１２の増幅率などに応じて、抵抗素子Ｒ１１～Ｒ１４が定められる。抵抗素子Ｒ１５は、これら２つのエミッター接地回路間をつないで、後段、すなわちｐｎｐ型のトランジスターＴｒ１２の出力を前段、すなわちｎｐｎ型のトランジスターＴｒ１１へフィードバックさせる。この抵抗素子Ｒ１５により、ｐｎｐ型のトランジスターＴｒ１２の出力電流がｎｐｎ型のトランジスターＴｒ１１のコレクター電流を制御するので、１段目のｎｐｎ型のトランジスターＴｒ１１の増幅は帰還電流の割合に応じて抑制される形になる。

前段増幅部３１１による電圧増幅率と、後段増幅部３１２による電圧増幅率との比は、特には限られないが、通常では、極端にどちらか一方に偏らない。また、後段増幅部３１２においてエミッター接地回路を単純に重ねて増幅率を向上させると、高周波数帯域におけるゲインが低下するので、後段増幅部３１２内に負帰還回路Ｆ１０（信号帰還部）を設けることで、出力信号の周波数特性を上昇させている。バイポーラートランジスターには、高電圧及び高いスルーレートに対応するものが適宜選択されるとよい。この後段増幅部３１２以降の各構成で用いられるバイポーラートランジスターも同様である。高周波数帯域におけるゲインの確保のため、当該バイポーラートランジスターの入力容量を小さく定めてよい。

抵抗素子Ｒ１５は、負帰還回路Ｆ１０をなし、トランジスターＴｒ２１による２段目のエミッター接地増幅の出力側であるコレクター端子（駆動電圧信号Ｖｄ）を、トランジスターＴｒ２２による１段目のエミッター接地増幅の入力側であるエミッター端子と接続することで、駆動電圧信号Ｖｄを局所的に負帰還させる。すなわち、例えば、出力電圧に応じた帰還電流の増加に応じてトランジスターＴｒ２１の出力電流が減少することで、トランジスターＴｒ２２への入力が減少して帰還電流も減少する。このような局所的な負帰還により、ゲイン（利得）が安定し、出力信号の周波数特性が改善される。

抵抗素子Ｒ１２は、トランジスターＴｒ１２への入力（ベース）電圧、すなわち、トランジスターＴｒ１１の出力（コレクター）電圧が供給電圧Ｖｐから大きく低下させないように定められるとよい。これにより、エミッター接地に係るミラー効果による見かけ上の容量上昇に応じた高周波数特性の低下を抑制する。例えば、供給電圧Ｖｐ（供給される電源電圧の電位）からトランジスターＴｒ１１（後段増幅部３１２の入力端に位置するエミッター接地回路）の出力電圧を減算した値（電位差、差分）が２Ｖ（所定の基準電圧）以内となるように定められてもよい。ここでは、抵抗素子Ｒ１２に流れる電流を十分に抑制でき、かつトランジスターＴｒ１１のコレクター電位がクリップされず、安定して少ないロスで動作できる値として、トランジスターＴｒ１２のベース－エミッター間電圧の３倍程度である２Ｖを所定の基準電圧としているが、所定の基準電圧は、トランジスターＴｒ１１の出力電圧がクリップされたりトランジスターＴｒ１２の動作に問題が生じたりしない範囲（下限値）で、出力電圧の範囲によって若干（例えば、３－４Ｖ程度）調整されてもよい。

フィードバック部３４は、電流増幅部３３の出力からフィードバックされたフィードバック信号Ｖｆｂと前段増幅部３１１の出力信号とを合成して前段増幅部３１１の入力に負帰還させる。フィードバック部３４は、抵抗素子Ｒ４１、Ｒ４２、Ｒ１０及びコンデンサーＣ１０を有する。

抵抗素子Ｒ４１、Ｒ４２は、フィードバック信号Ｖｆｂと接地電圧との間で分圧する。分圧された電圧信号は、ＯＰアンプ３１１ａの出力に係る電圧信号と合成されてＯＰアンプ３１１ａの反転出力に入力される。抵抗素子Ｒ４１とＲ４２の抵抗値の比は、電圧増幅部３１における電圧増幅率に応じて定められる。これにより入力電圧と同一振幅とされた信号が合成される。

ＯＰアンプ３１１ａの出力は、並列に設けられた抵抗素子Ｒ１０及びコンデンサーＣ１０を介してフィードバック信号Ｖｆｂに係る電圧信号と合成されて、当該ＯＰアンプ３１１ａの反転入力に戻される。抵抗素子Ｒ１０及びコンデンサーＣ１０は、低域通過フィルター（低域通過部、ＬＰＦ）を構成し、この低域通過フィルターによりＯＰアンプ３１１ａの出力信号における低周波数成分がフィードバック信号Ｖｆｂに重畳されて帰還信号とされる。これにより、負帰還による反転入力と非反転入力との間の位相ずれ、及び当該負帰還に応じた電圧の応答時間未満の周波数成分などの影響に係る発振を防ぎつつ、アクチュエーター５１の容量性成分などの影響によるフィードバック信号Ｖｆｂに含まれる遅延成分を低減し、フィードバック信号Ｖｆｂの線形応答性の低下、すなわち歪みを抑えた適切な波形信号をＯＰアンプ３１１ａから出力させる。

図４は、バイアス電圧発生部３２の回路構成を示す図である。
バイアス電圧発生部３２は、電圧増幅部３１で得られた駆動電圧信号Ｖｄに対し、電流増幅部３３で用いられるプッシュプル動作用の２つのトランジスターにそれぞれ入力させる電圧（ゲート電圧）の間にバイアス電圧を生じさせて、電流増幅部３３の出力信号Ｖｏｕｔの歪みの抑制と、アイドリング時の電流の低減とを図る。バイアス電圧発生部３２は、トランジスターＴｒ２１～Ｔｒ２３と、抵抗素子Ｒ２１～Ｒ２６などを備える。

トランジスターＴｒ２１、Ｔｒ２３は、それぞれエミッターフォロワーをなし、出力側の容量に応じた電流調整を行う。
抵抗素子Ｒ２５、Ｒ２６は、電流増幅部３３における２つのトランジスターＴｒ３１、Ｔｒ３２の発振防止用である。

バイアス電圧発生部３２では、電流増幅部３３の２つの入力端（トランジスターＴｒ３１、Ｔｒ３２の各ゲート）の間に位置するトランジスターＴｒ２２と、抵抗素子Ｒ２１、Ｒ２２によりバイアス電圧が生成される。トランジスターＴｒ２２は、バイポーラートランジスターであり、コレクターから駆動信号Ｖｄｈの出力側に接続され、エミッターが駆動信号Ｖｄｌの出力側に接続される。抵抗素子Ｒ２１は、トランジスターＴｒ２２のベース－エミッター間を接続し、抵抗素子Ｒ２２は、トランジスターＴｒ２２のベース－コレクター間を接続している。

抵抗素子Ｒ２１とＲ２２は、駆動信号Ｖｄｈ、Ｖｄｌの電圧間のバイアス（バイアス電圧）の大きさ、すなわち、トランジスターＴｒ２２におけるコレクター－エミッター間の電圧を定める。ここでは、トランジスターＴｒ３１、Ｔｒ３２がエンハンストモードであってよく、電流増幅部３３がＢ級アンプであってもよい。すなわち、この場合、バイアス電圧の大きさは、電流増幅部３３における２つのトランジスターＴｒ３１、Ｔｒ３２のゲート－ソース電圧（動作閾値電圧）の和より小さくてよい。抵抗素子Ｒ２４にかかる電圧は、このバイアス電圧からトランジスターＴｒ２１のベース－エミッター間電圧を引いたものとなる。抵抗素子Ｒ２３にかかる電圧は、トランジスターＴｒ２１のベース－コレクター電圧に対応する。

図５は、電流増幅部３３及びその出力を示す回路構成図である。
電流増幅部３３は、ここでは、２つのトランジスターＴｒ３１、Ｔｒ３２（２組のトランジスター）を備える。トランジスターＴｒ３１は、ｐチャンネルのＦＥＴであり、駆動信号Ｖｄｈが入力される。トランジスターＴｒ３２は、ｎチャンネルのＦＥＴであり、駆動信号Ｖｄｈよりも上記バイアス電圧分電圧の低い駆動信号Ｖｄｌが入力される。トランジスターＴｒ３１、Ｔｒ３２のソース端子がそれぞれ出力に接続され、プッシュプル型のソースフォロワーをなして、電流増幅動作を行っている。

電流増幅部３３の出力信号は、フィードバック信号Ｖｆｂとしてフィードバック部３４に送られ、また、抵抗素子Ｒ４３に入力される。抵抗素子Ｒ４３は、終端抵抗であり、インクジェットヘッド５０（アクチュエーター５１）の負荷の変動による影響を吸収する。抵抗素子Ｒ４３の電流増幅部３３と接続された側（一端）とは反対側の端（他端）からは、出力選択部４０（スイッチング素子）の動作に応じて選択された各アクチュエーター５１（負荷）へ出力信号Ｖｏｕｔが出力される。

駆動回路３０では、以上の回路構成、特に、フィードバック部３４、負帰還用の抵抗素子Ｒ１５（負帰還回路Ｆ１０）及び終端抵抗である抵抗素子Ｒ４３により、負荷の影響及びその変動に応じた出力信号Ｖｏｕｔのゆがみを低減させている。

図６は、変形例１の後段増幅部３１２ａの回路構成を示す図である。
ここでは、後段増幅部３１２は、負帰還回路Ｆ１０の代わりに負帰還回路Ｆ１０ａを有する。負帰還回路Ｆ１０ａは、トランジスターＴｒ１２のコレクター（出力）とトランジスターＴｒ１１のエミッター（入力）との間に、抵抗素子Ｒ１５とコンデンサーＣ１１とが並列に設けられている。この負帰還回路Ｆ１０ａにより、出力信号の特に高周波数側での位相特性が改善される。

図７は、後段増幅部３１２における負帰還回路の有無に応じた振幅及び位相の周波数特性をシミュレートした結果を示すグラフ図である。ここでは、負帰還回路がない場合、負帰還回路Ｆ１０（抵抗素子）がある場合、及び負帰還回路Ｆ１０ａ（並列に配置された抵抗素子及びコンデンサー）がある場合についてそれぞれ示している。

負帰還回路があることで、振幅及び位相の高周波数特性が改善していることが分かる。また、コンデンサーを追加することで、さらに位相特性が改善する。

図８Ａは、変形例２の後段増幅部３１２ｂの回路構成を示し、図８Ｂは、変形例３の後段増幅部３１２ｃの回路構成を示す。

図８Ａでは、負帰還回路Ｆ１０ｂは、直列に並ぶ抵抗素子Ｒ１６及びコンデンサーＣ１１の組が抵抗素子１５に対して並列に位置している。このような回路であっても、振幅及び位相の特性が改善される。また、特に位相特性を所望の周波数などに合わせて調節するのが容易である。

図８Ｂでは、負帰還回路Ｆ１０ａは、変形例１と同一である。一方で、変形例３の後段増幅部３１２ｃでは、１段目のエミッター接地回路に対して２段目がトランジスターＴｒ１２、Ｔｒ１３によるカスコード回路となっている。トランジスターＴｒ１３は、トランジスターＴｒ１２と同じ極性、ここでは、ｐｎｐ型トランジスターであり、ベースが接地され（交流的に接地、図示略の直流電圧源により適宜な直流バイアス電圧が印加されていてよい）、エミッターがトランジスターＴｒ１２のコレクターと接続される。これにより、トランジスターＴｒ１３のコレクターから駆動電圧信号Ｖｄが出力される。

このようにベース接地部分を含むカスコード回路を有する後段増幅部３１２ｄでは、ミラー効果を抑制し、より入力信号を反映した正確な信号を増幅して出力することが可能となる。

図９は、変形例４の後段増幅部３１２ｄの回路構成を示す図である。
この後段増幅部３１２ｄでは、実施形態及び変形例１～３の各後段増幅部３１２、４１２ａ～３１２ｃにおける抵抗素子Ｒ１３が削除されている。トランジスターＴｒ１３のコレクター電流は、抵抗素子Ｒ１５、Ｒ１１を介して電圧面Ｖｃに流れることになる。このように負帰還される構成であっても、上記と同様に出力信号の周波数特性を向上させることができる。

図１０は、変形例の電流増幅部３３ａの回路構成を示す図である。
電流増幅部３３ａでは、電流増幅部３３におけるＦＥＴのソースフォロワープッシュプル構成の代わりにバイポーラー型のトランジスターＴｒ３１ａ、Ｔｒ３２ａのエミッターフォロワープッシュプル構成を有する。この場合には、トランジスターＴｒ３１ａのエミッターとトランジスターＴｒ３２ａのエミッターとの間に、電流を制限する抵抗素子Ｒ３１、Ｒ３２が設けられて、熱暴走を抑制している。

なお、この場合、バイアス電圧発生部３２が発振防止用の抵抗素子Ｒ２５、Ｒ２６を有していなくてよい。また、この場合、バイアス電圧発生部３２のトランジスターＴｒ２２とトランジスターＴｒ３１ａ、Ｔｒ３２ａとを熱結合させて、ベース－エミッター間電圧をそろえるようにしてもよい。また、電流増幅部３３ａは、上記実施形態と同様にＢ級アンプでもよく、バイアス電圧は、トランジスターＴｒ３１ａ、Ｔｒ３２ａのベース－エミッター間電圧（動作閾値電圧）の和よりも小さくてよい。

以上のように、本実施形態の駆動回路３０は、記録素子を備えるインクジェットヘッド５０の記録素子による記録動作に係るアクチュエーター５１に対して、アクチュエーター５１の動作に応じた電力の出力信号を供給する駆動回路３０である。駆動回路３０は、記録素子の動作に係る入力信号Ｖｉｎ（アナログ駆動波形信号）の電圧を増幅して駆動電圧信号Ｖｄを生成する電圧増幅部３１を備え、電圧増幅部３１は、複数の増幅部を有し、複数の増幅部のうち上流側から２個目以降の後段増幅部３１２の少なくともいずれかは、出力する信号を当該後段増幅部３１２の入力側に戻す負帰還回路Ｆ１０を含む。これにより、増幅率の高い画像記録装置において高周波数側まで周波数特性を改善することができるので、容易かつ安定して波形精度のよい駆動信号をアクチュエーター５１に対して出力することができる。これにより、インクジェット記録装置１による画像の画質を適切に維持することができる。

また、後段増幅部３１２は、トランジスターＴｒ１１、Ｔｒ１２を有し、当該トランジスターＴｒ１１、Ｔｒ１２による増幅を行う。すなわち、トランジスター増幅により大電圧かつ高速変化する増幅信号を精度よく少ない波形のゆがみで生成して、出力させることができる。

また、負帰還回路Ｆ１０は、後段増幅部３１２のうち最も増幅率が高いものに含まれる。ミラー効果は増幅率の大きい回路に対する影響が大きいので、最も増幅率が高い回路で負帰還させることで、効果的に周波数特性の向上を図ることができる。

また、後段増幅部３１２は、２つのエミッター接地回路を有し、負帰還回路Ｆ１０は、２つのエミッター接地回路間を接続している。これにより、効率的に高い増幅率を得ることができ、また、増幅時における信号の周波数特性の劣化を抑制することができる。

また、後段増幅部３１２は、エミッター接地回路とカスコード回路とを有し、負帰還回路Ｆ１０ａは、カスコード回路の出力側のコレクターとエミッター接地回路のエミッターとの間を接続している。このように、２段目にカスコード回路が位置し、最後のトランジスターがベース接地となることで、ミラー効果の影響を効果的に抑えながら高い増幅率を得ることができるので、信号の周波数特性を良好に保つことができる。

また、後段増幅部３１２の入力端に位置するエミッター接地回路のトランジスターＴｒ１１の出力電圧と供給電圧Ｖｐとの電位差が所定の基準電圧（２Ｖ）以下である。このように、１段目のエミッター接地回路の出力電圧を保つことで、ミラー効果の影響が出にくくなり、信号の周波数特性の劣化を抑制することができる。

また、複数の増幅部のうち初段の前段増幅部３１１には、ＯＰアンプ３１１ａが用いられて、先に差動増幅を行うので、発振を容易に抑えることができる。

また、駆動回路３０は、駆動電圧信号Ｖｄの電流を増幅して出力信号Ｖｏｕｔとして出力する電流増幅部３３を備える。最終段で電流増幅して出力することで、多数のアクチュエーター５１の動作有無に応じた大きな電流変動に効果的に対応して安定した電力を出力することができる。

また、駆動回路３０は、出力信号Ｖｏｕｔの電圧に応じたフィードバック信号Ｖｆｂを電圧増幅部３１に負帰還させるフィードバック部３４を備える。これにより、アクチュエーター５１の容量性成分などの影響による帰還信号の遅延、電力損失、及び供給電圧Ｖｐの揺らぎといった影響をより適切に抑えて、周波数特性のよい良好な波形の出力信号Ｖｏｕｔを最終的に出力させることができる。

また、電流増幅部３３は、２組のトランジスターＴｒ３１、Ｔｒ３２のプッシュプル動作により電流増幅動作を行う。これにより、待機時の電流消費を低減させることができるので、より効率的に増幅後の適正な駆動波形の出力信号Ｖｏｕｔを出力することができる。

また、２組のトランジスターＴｒ３１、Ｔｒ３２は、いずれもＦＥＴである。これにより、熱暴走などをしづらく安定して、良好な波形の出力信号Ｖｏｕｔを出力することができる。

また、２組のトランジスターＴｒ３１ａ、Ｔｒ３２ａは、いずれもバイポーラートランジスターである。この場合、ＦＥＴよりも動作閾値電圧が低く、また、それぞれダイオード１つ分で安定するので、より効率的に安定した波形の出力信号Ｖｏｕｔを出力することができる。

また、駆動回路３０は、２組のトランジスターＴｒ３１、Ｔｒ３２にそれぞれ供給する駆動信号Ｖｄｈ、Ｖｄｌの間に所定のバイアス電圧を生じさせるバイアス電圧発生部３２を備える。これにより、２組のトランジスターＴｒ３１、Ｔｒ３２がいずれも動作しない不感帯を狭めることができるので、出力信号Ｖｏｕｔの波形のゆがみを抑制することができる。

また、バイアス電圧発生部３２が生成するバイアス電圧（駆動信号Ｖｄｈ、Ｖｄｌの差）は、２組のトランジスターＴｒ３１、Ｔｒ３２の各動作閾値電圧（ゲート－ソース間の電圧又はベース－エミッター間の電圧）の和よりも小さい。このように、Ｂ級アンプとすることで、アイドル時の消費電力を効果的に低減することができる。

また、バイアス電圧発生部３２は、２組のトランジスターＴｒ３１、Ｔｒ３２の入力端の間に接続されたバイポーラー型のトランジスターＴｒ２２と、バイポーラー型のトランジスターＴｒ２２のベース－エミッター間及びベース－コレクター間をそれぞれ接続する抵抗素子Ｒ２１、Ｒ２２とを有する。これにより、容易な構成で適切なバイアス電圧を生成することができ、手間及びコストを増大させない。

また、駆動回路３０は、電流増幅部３３の出力に一端が接続された抵抗素子Ｒ４３を備え、抵抗素子Ｒ４３の電流増幅部３３とは反対側の端から出力信号Ｖｏｕｔを出力する。このように出力側終端部分に終端抵抗を設けることで、アクチュエーター５１の負荷が大きく変動した場合に変動の影響を吸収して、駆動回路３０の各部に悪影響を与えて信号を不安定化、劣化させるのを抑制することができる。

また、本実施形態のインクジェット記録装置１は、上記の駆動回路３０と、出力信号が入力されるインクジェットヘッド５０と、を備える。インクジェットヘッド５０に上記駆動回路３０から安定して周波数特性の良好な駆動信号が入力されることで、このインクジェット記録装置１では、適正な画質を安定して維持した画像を記録、出力することができる。

なお、電圧増幅部３１において、後段増幅部３１２を複数有し、当該複数の後段増幅部３１２が直列に接続されていてもよい。この場合、複数の後段増幅部３１２の増幅率は、各々異なっていてもよく、また、ｎｐｎ型のトランジスターとｐｎｐ型のトランジスターの順番なども適宜入れ替えられてよい。複数の後段増幅部３１２の全てに負帰還回路Ｆ１０が設けられていなくてもよく、例えば、増幅率が一番大きいものを含む一部に負帰還回路が設けられていてもよい。

また、後段増幅部３１２は、２つのエミッター接地回路の組み合わせ又はエミッター接地回路とカスコード回路の組み合わせに限られるものではない。また、カスコード回路にブートストラップがかけられていてもよい。また、後段増幅部３１２にＯＰアンプが含まれてもよい。ただし、この場合、ＯＰアンプを直接増幅に用いなくてもよい。

また、上記実施の形態では、前段増幅部３１１がＯＰアンプ３１１ａによる増幅を行うものとして示したが、これに限られなくてもよい。

また、上記実施の形態では、電流増幅部３３が２つのトランジスターによるプッシュプル動作を行って電流増幅を行うこととしたが、２組のトランジスターがそれぞれダーリントン接続又はインバーテッドダーリントン接続などにより複数のトランジスターを有していてもよい。

また、上記実施の形態では、ＤＡＣ２０で駆動波形に係るデジタル信号をアナログ変換して電圧及び電流の増幅を行ったが、外部からアナログ信号を取得して当該アナログ信号を単純に増幅して出力しても良いし、反対に、ＤＡＣ２０と駆動回路３０とが同一の基板（チップ）上にまとめて設けられてもよい。さらに、駆動波形信号出力部１０も駆動回路３０と同一基板（チップ）上に設けられてもよい。

また、上記実施の形態では、インクの吐出有無のみを切り替えることとしたが、インクの吐出量を複数段階で切替可能であってもよい。この場合には、駆動波形の種類を増やしたり、複数の駆動波形の組合せで一回のインク吐出を行わせたりすることができる。

また、上記実施の形態では、圧電素子を負荷要素として用いたピエゾ式のインクジェット記録装置を例に挙げて説明したが、抵抗素子などの発熱によりインクを気泡化させて圧力を加えるサーマル式のインクジェット記録装置についても本発明を適用可能である。なお、ピエゾ式を用いた場合には、サーマル式よりも圧電素子の容量性負荷の影響が帰還信号に出やすいので、出力信号ＶｏｕｔとＯＰアンプ３１１ａの出力電圧信号とを合成して負帰還させることによる安定性の向上の効果がより顕著となりやすい。

また、上記実施の形態では、記録素子としてインクを吐出するノズルが配列されたインクジェット記録装置を例に挙げて説明したが、配列された複数の記録素子を動作させて画像を記録する他の画像記録装置、例えば、ＬＥＤプリンターなどに対しても本発明を適用することができる。

また、上述した回路構成は、基本部分であり、信号を安定させるために抵抗素子及び／又はコンデンサーなどを周知の各所に設けることができる。
その他、上記実施の形態で示した具体的な細部は、本発明の趣旨を逸脱しない範囲において適宜変更可能である。

この発明は、記録ヘッドの駆動回路及び画像記録装置に利用することができる。

１ インクジェット記録装置
１０ 駆動波形信号出力部
１１ コントローラー
１２ 記憶部
１５ 抵抗素子
２０ アナログ変換部
３０ 駆動回路
３１ 電圧増幅部
３１１ 前段増幅部
３１１ａ ＯＰアンプ
３１２、３１２ａ～３１２ｄ 後段増幅部
３２ バイアス電圧発生部
３３、３３ａ 電流増幅部
３４ フィードバック部
４０ 出力選択部
５０ インクジェットヘッド
５１ アクチュエーター
６０ 直流電圧変換部
１００ 駆動部
Ｆ１０、Ｆ１０ａ、Ｆ１０ｂ 負帰還回路
Ｖｄ 駆動電圧信号
Ｖｆｂ フィードバック信号
Ｖｉｎ 入力信号
Ｖｏｕｔ 出力信号
Ｖｐ 供給電圧

Claims (17)

1. 記録素子を備える記録ヘッドの前記記録素子による記録動作に係る負荷要素に対して、前記負荷要素の動作に応じた電力の出力信号を供給する記録ヘッドの駆動回路であって、
   前記記録素子の動作に係るアナログ駆動波形信号の電圧を増幅して駆動電圧信号を生成する電圧増幅部を備え、
   前記電圧増幅部は、複数の増幅部を有し、
   前記複数の増幅部のうち上流側から２個目以降の後段増幅部の少なくともいずれかは、出力する信号を当該後段増幅部の入力側に戻す信号帰還部を含む
   記録ヘッドの駆動回路。
2. 前記後段増幅部は、トランジスターを有し、当該トランジスターによる増幅を行う請求項１記載の記録ヘッドの駆動回路。
3. 前記信号帰還部は、前記後段増幅部のうち最も増幅率が高いものに含まれる請求項１又は２記載の記録ヘッドの駆動回路。
4. 前記後段増幅部は、２つのエミッター接地回路を有し、
   前記信号帰還部は、前記２つのエミッター接地回路間を接続している
   請求項２又は３記載の記録ヘッドの駆動回路。
5. 前記後段増幅部は、エミッター接地回路とカスコード回路とを有し、
   前記信号帰還部は、前記カスコード回路の出力側のコレクターと前記エミッター接地回路のエミッターとの間を接続している
   請求項２又は３記載の記録ヘッドの駆動回路。
6. 前記後段増幅部の入力端に位置する前記エミッター接地回路のトランジスターの出力電圧と供給される電源電圧との電位差が所定の基準電圧以下である請求項４又は５記載の記録ヘッドの駆動回路。
7. 前記複数の増幅部のうち初段の前段増幅部には、オペアンプが用いられる請求項２～６のいずれか一項に記載の記録ヘッドの駆動回路。
8. 前記駆動電圧信号の電流を増幅して前記出力信号として出力する電流増幅部を備える請求項１～７のいずれか一項に記載の記録ヘッドの駆動回路。
9. 前記出力信号の電圧に応じた帰還信号を前記電圧増幅部に負帰還させる帰還部を備える請求項８記載の記録ヘッドの駆動回路。
10. 前記電流増幅部は、２組のトランジスターのプッシュプル動作により電流増幅動作を行う請求項８又は９記載の記録ヘッドの駆動回路。
11. 前記２組のトランジスターは、いずれもＦＥＴである請求項１０記載の記録ヘッドの駆動回路。
12. 前記２組のトランジスターは、いずれもバイポーラートランジスターである請求項１０記載の記録ヘッドの駆動回路。
13. 前記２組のトランジスターにそれぞれ供給する前記駆動電圧信号の間に所定のバイアス電圧を生じさせるバイアス生成部を備える請求項１０～１２のいずれか一項に記載の記録ヘッドの駆動回路。
14. 前記バイアス生成部が生成する前記バイアス電圧は、前記２組のトランジスターの各動作閾値電圧の和よりも小さい請求項１３記載の記録ヘッドの駆動回路。
15. 前記バイアス生成部は、前記２組のトランジスターの入力端の間に接続されたバイポーラートランジスターと、前記バイポーラートランジスターのベース－エミッター間及びベース－コレクター間をそれぞれ接続する抵抗素子とを有する請求項１３又は１４記載の記録ヘッドの駆動回路。
16. 前記電流増幅部の出力に一端が接続された抵抗素子を備え、前記抵抗素子の他端から前記出力信号を出力する請求項８～１５のいずれか一項に記載の記録ヘッドの駆動回路。
17. 請求項１～１６のいずれか一項に記載の記録ヘッドの駆動回路と、
    前記出力信号が入力される記録ヘッドと、
    を備える画像記録装置。

Images