WO2020255188A1 - 記録ヘッドの駆動回路及び画像記録装置 - Google Patents

記録ヘッドの駆動回路及び画像記録装置 Download PDF

Info

Publication number
WO2020255188A1
WO2020255188A1 PCT/JP2019/023847 JP2019023847W WO2020255188A1 WO 2020255188 A1 WO2020255188 A1 WO 2020255188A1 JP 2019023847 W JP2019023847 W JP 2019023847W WO 2020255188 A1 WO2020255188 A1 WO 2020255188A1
Authority
WO
WIPO (PCT)
Prior art keywords
voltage
recording head
drive circuit
signal
unit
Prior art date
Application number
PCT/JP2019/023847
Other languages
English (en)
French (fr)
Inventor
慎一 川口
中村　肇
Original Assignee
コニカミノルタ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by コニカミノルタ株式会社 filed Critical コニカミノルタ株式会社
Priority to JP2021528044A priority Critical patent/JP7238986B2/ja
Priority to US17/617,780 priority patent/US11993080B2/en
Priority to PCT/JP2019/023847 priority patent/WO2020255188A1/ja
Priority to EP19934089.4A priority patent/EP3984752B1/en
Priority to CN201980097502.1A priority patent/CN113993705B/zh
Publication of WO2020255188A1 publication Critical patent/WO2020255188A1/ja

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/015—Ink jet characterised by the jet generation process
    • B41J2/04—Ink jet characterised by the jet generation process generating single droplets or particles on demand
    • B41J2/045—Ink jet characterised by the jet generation process generating single droplets or particles on demand by pressure, e.g. electromechanical transducers
    • B41J2/04501—Control methods or devices therefor, e.g. driver circuits, control circuits
    • B41J2/04541—Specific driving circuit
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/015—Ink jet characterised by the jet generation process
    • B41J2/04—Ink jet characterised by the jet generation process generating single droplets or particles on demand
    • B41J2/045—Ink jet characterised by the jet generation process generating single droplets or particles on demand by pressure, e.g. electromechanical transducers
    • B41J2/04501—Control methods or devices therefor, e.g. driver circuits, control circuits
    • B41J2/0458—Control methods or devices therefor, e.g. driver circuits, control circuits controlling heads based on heating elements forming bubbles
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/015—Ink jet characterised by the jet generation process
    • B41J2/04—Ink jet characterised by the jet generation process generating single droplets or particles on demand
    • B41J2/045—Ink jet characterised by the jet generation process generating single droplets or particles on demand by pressure, e.g. electromechanical transducers
    • B41J2/04501—Control methods or devices therefor, e.g. driver circuits, control circuits
    • B41J2/04581—Control methods or devices therefor, e.g. driver circuits, control circuits controlling heads based on piezoelectric elements
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/015—Ink jet characterised by the jet generation process
    • B41J2/04—Ink jet characterised by the jet generation process generating single droplets or particles on demand
    • B41J2/045—Ink jet characterised by the jet generation process generating single droplets or particles on demand by pressure, e.g. electromechanical transducers
    • B41J2/04501—Control methods or devices therefor, e.g. driver circuits, control circuits
    • B41J2/04588—Control methods or devices therefor, e.g. driver circuits, control circuits using a specific waveform

Definitions

  • the present invention relates to a drive circuit of a recording head and an image recording device.
  • an image recording device that records an image on a recording medium by operating a recording element.
  • a recording element for recording an image with ink a piezoelectric element (piezo element) or a vibrating plate is provided along the wall surface of the ink flow path (pressure chamber), and a voltage is applied to the piezoelectric element to deform the element.
  • a piezo type that compresses and deforms the ink flow path to discharge ink from the nozzle, and a resistance element is provided along the ink flow path, and a current is passed through the resistance element to generate heat in the ink flow path.
  • a thermal type that heats the ink and generates bubbles to compress the ink and discharge the ink.
  • a rectangular wave or a trapezoidal wave is mainly used as a drive waveform of a load element related to the operation of the recording element (recording operation). Since the voltage and current required to operate the recording element are both large compared to the voltage and current used for signal transmission and reception of digital data, the image recording device analogizes the digital data of these drive waveforms. It is converted and amplified at a high amplification factor before being applied to the load element. In particular, since it is difficult to amplify the voltage of the digital signal to the drive voltage at one time, the image recording device has a plurality of stages of voltage amplification units.
  • the drive voltage waveform applied to the load element such as the piezoelectric element or the resistance element and its voltage are appropriate. Needs to be maintained.
  • Patent Document 1 discloses a technique for outputting voltage waveform data that has been corrected by anticipating the causes of output voltage deviation and output waveform distortion that occur in a current amplifier circuit.
  • An object of the present invention is to provide a recording head drive circuit and an image recording device capable of more easily and stably outputting a signal having good frequency characteristics to a load element of the recording head.
  • the invention according to claim 1 is A drive circuit of a recording head that supplies an output signal of electric power corresponding to the operation of the load element to a load element related to the recording operation by the recording element of the recording head including the recording element. It is provided with a voltage amplification unit that amplifies the voltage of the analog drive waveform signal related to the operation of the recording element and generates a drive voltage signal.
  • the voltage amplification unit has a plurality of amplification units and has a plurality of amplification units. Of the plurality of amplification units, at least one of the second and subsequent rear-stage amplification units from the upstream side includes a signal feedback unit that returns the output signal to the input side of the rear-stage amplification unit.
  • the invention according to claim 2 is the drive circuit of the recording head according to claim 1.
  • the latter-stage amplification unit has a transistor, and amplification is performed by the transistor.
  • the invention according to claim 3 is the drive circuit of the recording head according to claim 1 or 2.
  • the signal feedback section is included in the latter-stage amplification section having the highest amplification factor.
  • the invention according to claim 4 is the drive circuit of the recording head according to claim 2 or 3.
  • the latter-stage amplification unit has two emitter grounding circuits.
  • the signal feedback unit connects the two grounded emitter circuits.
  • the invention according to claim 5 is the drive circuit of the recording head according to claim 2 or 3.
  • the latter-stage amplification unit has an emitter grounded circuit and a cascode circuit.
  • the signal feedback unit connects a collector on the output side of the cascode circuit and an emitter of the grounded-emitter circuit.
  • the invention according to claim 6 is the drive circuit of the recording head according to claim 4 or 5.
  • the potential difference between the output voltage of the transistor of the grounded-emitter circuit located at the input end of the post-stage amplification unit and the supplied power supply voltage is equal to or less than a predetermined reference voltage.
  • the invention according to claim 7 is the drive circuit of the recording head according to any one of claims 2 to 6.
  • An operational amplifier is used for the first-stage front-stage amplification unit among the plurality of amplification units.
  • the invention according to claim 8 is the drive circuit of the recording head according to any one of claims 1 to 7.
  • a current amplification unit that amplifies the current of the drive voltage signal and outputs it as the output signal is provided.
  • the invention according to claim 9 is the drive circuit of the recording head according to claim 8.
  • a feedback unit that negatively feeds a feedback signal corresponding to the voltage of the output signal to the voltage amplification unit is provided.
  • the invention according to claim 10 is the drive circuit of the recording head according to claim 8 or 9.
  • the current amplification unit performs a current amplification operation by a push-pull operation of two sets of transistors.
  • the invention according to claim 11 is the drive circuit of the recording head according to claim 10.
  • the two sets of transistors are both FETs.
  • the invention according to claim 12 is the drive circuit of the recording head according to claim 10.
  • the two sets of transistors are both bipolar transistors.
  • the invention according to claim 13 is the drive circuit of the recording head according to any one of claims 10 to 12.
  • a bias generation unit that generates a predetermined bias voltage between the drive voltage signals supplied to the two sets of transistors is provided.
  • the invention according to claim 14 is the drive circuit of the recording head according to claim 13.
  • the bias voltage generated by the bias generation unit is smaller than the sum of the operating threshold voltages of the two sets of transistors.
  • the invention according to claim 15 is the drive circuit of the recording head according to claim 13 or 14.
  • the bias generation unit includes a bipolar transistor connected between the input ends of the two sets of transistors, and a resistance element for connecting the base-emitter and the base-collector of the bipolar transistor, respectively.
  • the invention according to claim 16 is the drive circuit of the recording head according to any one of claims 8 to 15.
  • a resistance element having one end connected to the output of the current amplification unit is provided, and the output signal is output from the other end of the resistance element.
  • the invention according to claim 17 The drive circuit for the recording head according to any one of claims 1 to 16.
  • the recording head to which the output signal is input and It is an image recording apparatus provided with.
  • FIG. 1 is a block diagram showing a functional configuration of an inkjet recording device according to an embodiment of the image recording device of the present invention.
  • the inkjet recording device 1 includes a drive unit 100 of an inkjet head, an inkjet head 50 (recording head), a transport drive unit 71, an operation reception & display unit 72, a communication unit 73, a control unit 80, and a bus 90. And so on.
  • the drive unit 100 includes a drive waveform signal output unit 10, a digital / analog conversion unit 20 (DAC), a drive circuit 30 (the drive circuit of the recording head of the present embodiment), and an output selection unit 40, and is an inkjet device.
  • a drive voltage signal for ejecting ink from the selected nozzle in the head 50 at an appropriate timing is output to the actuator 51 of the selected nozzle.
  • the drive waveform signal output unit 10 outputs digital data of the drive waveform according to ink ejection or non-ejection (including interruption or termination of image recording) in synchronization with a clock signal input from an oscillation circuit (not shown). ..
  • the DAC 20 converts the drive waveform of the digital data into an analog signal and outputs it as an input signal Vin (analog drive waveform signal) to the drive circuit 30.
  • the drive circuit 30 generates a drive voltage signal Vd in which the input signal Vin is amplified according to the drive voltage of the actuator 51, and further outputs the output signal Vout in which the current is amplified according to the current flowing through the actuator 51. ..
  • the output selection unit 40 outputs a switching signal for selecting the actuator 51 to be output of the output signal Vout according to the pixel data of the image to be recorded input input from the control unit 80.
  • the inkjet head 50 includes a plurality of recording elements. Each recording element has a nozzle and an actuator 51 (load element) related to an ink ejection operation from the nozzle.
  • the openings of the plurality of nozzles are arranged in a predetermined pattern on the nozzle surface of the inkjet head 50.
  • the inkjet head 50 records an image on a recording medium by ejecting ink from a plurality of nozzles by operating a load element in response to a drive signal from the drive unit 100.
  • the actuator 51 is a piezoelectric element.
  • This piezoelectric element is provided along the ink flow path to each nozzle, and is deformed by applying the drive voltage output from the drive circuit 30 to change the pressure applied to the ink in the ink flow path. In response to this pressure change, the ink is ejected from the nozzle opening in an appropriate volume, velocity and droplet shape.
  • the transport drive unit 71 acquires the recording medium before image recording from the paper feeding unit and supplies it to a position facing the nozzle surface of the inkjet head 50, and also supplies the recording medium on which the image is recorded to a position facing the nozzle surface. Discharge from.
  • the transport drive unit 71 is a drive voltage signal from the inkjet head 50 and / or an output selection unit 40. The recording medium is conveyed in time with the output of the switching signal by.
  • the transport drive unit 71 is, for example, a device in which a recording medium is placed on the outer peripheral surface of a cylindrical drum or an endless belt, and the cylindrical drum is rotated or the endless belt is orbitally moved.
  • the recording medium acquired from the paper feed unit is not limited to paper, and may be various other recording media. For example, cloth, ceramics, plastic, or the like may be used as the recording medium.
  • the operation reception & display unit 72 accepts input operations from the outside such as a user, and displays status information and / or menus related to image recording.
  • the operation reception & display unit 72 includes, for example, a display screen by a liquid crystal panel as a display unit, a driver of the liquid crystal panel, and a touch panel provided on the liquid crystal screen as an operation reception unit, and a touch operation is performed by the user.
  • the operation detection signal corresponding to the position and the type of operation is output to the control unit 80.
  • the operation reception & display unit 72 may further include an LED (Light Emitting Diode) lamp, a push button switch, and the like.
  • the LED lamp displays a warning and / or displays whether or not power is supplied to the main power supply.
  • the pushbutton switch receives an operation of switching the power supply to the main power supply and / or a forced termination operation and outputs an operation detection signal.
  • the communication unit 73 transmits / receives data to / from the outside in accordance with a predetermined communication standard.
  • Communication standards include TCP / IP connection related to communication using a LAN (Local Area Network) cable, short-range wireless communication (IEEE802.15, etc.) such as wireless LAN (IEEE802.11), Bluetooth (registered trademark), and USB.
  • LAN Local Area Network
  • IEEE802.15 short-range wireless communication
  • Bluetooth registered trademark
  • USB Universal Serial Bus
  • the communication unit 73 includes a connection terminal according to a communication standard to be used, a driver hardware (network card) related to a communication connection, and the like.
  • the control unit 80 controls the entire operation of the inkjet recording device 1 in an integrated manner.
  • the control unit 80 includes a CPU 81 (Central Processing Unit), a RAM 82 (Random Access Memory), a storage unit 83, and the like.
  • the CPU 81 performs various arithmetic processes related to the integrated control of the inkjet recording device 1.
  • the RAM 82 provides the CPU 81 with a working memory space and stores temporary data.
  • the storage unit 83 stores a control program, setting data, and the like executed by the CPU 81.
  • the storage unit 83 temporarily stores the image data of the image to be recorded.
  • the storage unit 83 includes a volatile memory such as a DRAM and a non-volatile storage medium such as an HDD (Hard Disk Drive) and / or a flash memory, and these are used properly according to the intended use.
  • HDD Hard Disk Drive
  • the bus 90 is a communication path that connects each of these configurations to send and receive data.
  • FIG. 2 is a block diagram showing a functional configuration of the drive unit 100.
  • the drive waveform signal output unit 10 includes a controller 11, a storage unit 12, and the like.
  • the controller 11 reads out the digital value corresponding to the changing drive voltage from the waveform pattern data of the drive waveform signal output in synchronization with the clock signal from the storage unit 12 and sequentially outputs the digital value.
  • the storage unit 12 is a non-volatile memory that holds waveform pattern data of the drive waveform signal that can be output by the inkjet recording device 1. This digital value is converted into an analog voltage value by the DAC 20, and becomes an analog signal accompanied by a continuous voltage change.
  • the DAC 20 is a well-known digital / analog converter, and is provided with a low-pass filter or the like that continuously changes between the discrete values as needed according to the sampling frequency and the number of bits of the input digital discrete values. It may have been done.
  • the output selection unit 40 acquires each pixel data of the image data to be recorded from the control unit 80 in synchronization with the clock signal, and each actuator of the output signal from the drive circuit 30 is generated by a switching signal corresponding to each pixel data.
  • a switching element for switching whether or not to output to 51 is provided.
  • the pixel data is not particularly limited, but here, it is binary data indicating only the presence or absence of ink ejection, and in the output selection unit 40, the nozzle (pixel) in which the ink ejection operation is performed within the same clock cycle. Information is held in raster units, and the switching element is switched on and off according to the binary value.
  • the actuators 51 and switching elements corresponding to one drive circuit 30 are, for example, 256 or 1024, and therefore, the more switching elements are turned on, the more the output signal from the drive circuit 30 is supplied (applied). The total load (current) of the actuator 51 increases.
  • the DC voltage converter 60 converts the power supply voltage Vdd into a stable supply voltage Vp by DC / DC conversion and outputs it.
  • the power supply voltage Vdd may be equal to the supply voltage Vp, but is preferably as small as possible within a range in which the signal output to the actuator 51 is not distorted.
  • the DC voltage conversion unit 60 may not be provided.
  • the power supply voltage Vdd is supplied from an external power supply (not shown). Further, when the supply voltage Vcc and the voltage surface Vc of the OP amplifier 311a (see FIG. 3) are not the ground voltage, the relevant voltage may be similarly voltage-converted and supplied from the DC voltage conversion unit 60 as necessary.
  • the drive circuit 30 includes a voltage amplification unit 31, a bias voltage generation unit 32 (bias generation unit), a current amplification unit 33, a feedback unit 34 (feedback unit), and the like, and actuators the drive waveform signal input from the DAC 20.
  • the voltage suitable for driving the 51 and the required current are converted (amplified) so that they can be output.
  • the voltage amplification unit 31 is located on the most upstream side (first stage) of the signal, is located on the front stage amplification unit 311 and the downstream side from the front stage amplification unit (second and subsequent from the upstream side of the signal), and uses a bipolar transistor. It is provided with a post-stage amplification unit 312 that has been used, and amplifies to a drive voltage by amplification in two stages (plurality of stages).
  • FIG. 3 is a diagram illustrating a circuit configuration of the voltage amplification unit 31 and the feedback unit 34.
  • the pre-stage amplification unit 311 amplifies using the OP amplifier 311a (op amp).
  • the input signal Vin output from the DAC 20 is input to the non-inverting input of the OP amplifier 311a of the pre-stage amplification unit 311.
  • a feedback signal from the feedback unit 34 is input to the inverting input of the OP amplifier 311a. In this way, differential amplification is performed by the pre-stage amplification unit 311 to stabilize the output voltage.
  • the signal amplified by the OP amplifier 311a is sent to the feedback unit 34 and also to the subsequent amplification unit 312.
  • the post-stage amplification unit 312 performs amplification using a transistor (bipolar transistor).
  • a transistor bipolar transistor
  • an npn-type transistor Tr11 and a pnp-type transistor Tr12 are provided in series between a supply voltage Vp and a voltage Vc (for example, a ground voltage or ⁇ Vp) with an emitter grounded, respectively.
  • Vp supply voltage
  • Vc voltage
  • the resistance elements R11 to R14 are defined according to the amplification factors of the npn-type transistor Tr11 and the pnp-type transistor Tr12.
  • the resistance element R15 connects these two grounded emitter circuits and feeds back the output of the rear stage, that is, the pnp type transistor Tr12 to the front stage, that is, the npn type transistor Tr11. Since the output current of the pnp type transistor Tr12 controls the collector current of the npn type transistor Tr11 by the resistance element R15, the amplification of the first stage npn type transistor Tr11 is suppressed according to the ratio of the feedback current. Take shape.
  • the ratio of the voltage amplification factor by the front-stage amplification unit 311 and the voltage amplification factor by the rear-stage amplification unit 312 is not particularly limited, but usually, it is not extremely biased to either one. Further, if the grounded emitter circuit is simply overlapped in the rear amplification unit 312 to improve the amplification factor, the gain in the high frequency band decreases. Therefore, a negative feedback circuit F10 (signal feedback unit) is provided in the rear amplification unit 312. Therefore, the frequency characteristic of the output signal is increased.
  • the bipolar transistor one corresponding to a high voltage and a high slew rate may be appropriately selected. The same applies to the bipolar transistors used in each configuration after the subsequent amplification unit 312. In order to secure the gain in the high frequency band, the input capacitance of the bipolar transistor may be set small.
  • the resistance element R15 forms a negative feedback circuit F10, and the collector terminal (drive voltage signal Vd) which is the output side of the second-stage emitter grounded amplification by the transistor Tr21 is the input side of the first-stage emitter grounded amplification by the transistor Tr22.
  • the drive voltage signal Vd is locally negatively fed back. That is, for example, as the output current of the transistor Tr21 decreases as the feedback current increases according to the output voltage, the input to the transistor Tr22 decreases and the feedback current also decreases. Due to such local negative feedback, the gain is stabilized and the frequency characteristics of the output signal are improved.
  • the resistance element R12 may be defined so that the input (base) voltage to the transistor Tr12, that is, the output (collector) voltage of the transistor Tr11 does not drop significantly from the supply voltage Vp.
  • the value (potential difference, difference) obtained by subtracting the output voltage of the transistor Tr11 (emitter grounded circuit located at the input end of the post-stage amplification unit 312) from the supply voltage Vp (potential of the supplied power supply voltage) is 2V (predetermined reference). It may be set to be within the voltage).
  • the value that can sufficiently suppress the current flowing through the resistance element R12, the collector potential of the transistor Tr11 is not clipped, and can operate stably with a small loss is about three times the base-emitter voltage of the transistor Tr12.
  • a certain 2V is set as a predetermined reference voltage, but the predetermined reference voltage is a range (lower limit value) in which the output voltage of the transistor Tr11 is not clipped or a problem does not occur in the operation of the transistor Tr12, and is slightly (lower limit value) depending on the range of the output voltage. For example, it may be adjusted (about 3-4V).
  • the feedback unit 34 synthesizes the feedback signal Vfb fed back from the output of the current amplification unit 33 and the output signal of the front stage amplification unit 311 and negatively feeds them back to the input of the front stage amplification unit 311.
  • the feedback unit 34 has resistance elements R41, R42, R10 and a capacitor C10.
  • the resistance elements R41 and R42 divide the voltage between the feedback signal Vfb and the ground voltage.
  • the divided voltage signal is combined with the voltage signal related to the output of the OP amplifier 311a and input to the inverting output of the OP amplifier 311a.
  • the ratio of the resistance values of the resistance elements R41 and R42 is determined according to the voltage amplification factor in the voltage amplification unit 31. As a result, a signal having the same amplitude as the input voltage is synthesized.
  • the output of the OP amplifier 311a is combined with the voltage signal related to the feedback signal Vfb via the resistance element R10 and the capacitor C10 provided in parallel, and returned to the inverting input of the OP amplifier 311a.
  • the resistance element R10 and the capacitor C10 form a low-pass filter (low-pass filter, LPF), and the low-frequency component in the output signal of the OP amplifier 311a is superimposed on the feedback signal Vfb by this low-pass filter to provide a feedback signal. It is said that.
  • the capacitive component of the actuator 51 is prevented from oscillating due to the influence of the phase shift between the inverting input and the non-inverting input due to negative feedback and the frequency component of the voltage less than the response time corresponding to the negative feedback.
  • the delay component contained in the feedback signal Vfb due to the influence of the above is reduced, and an appropriate waveform signal in which the linear responsiveness of the feedback signal Vfb is suppressed, that is, distortion is suppressed, is output from the OP amplifier 311a.
  • FIG. 4 is a diagram showing a circuit configuration of the bias voltage generation unit 32.
  • the bias voltage generation unit 32 biases the drive voltage signal Vd obtained by the voltage amplification unit 31 between the voltages (gate voltages) input to the two transistors for push-pull operation used in the current amplification unit 33, respectively.
  • a voltage is generated to suppress distortion of the output signal Vout of the current amplification unit 33 and to reduce the current during idling.
  • the bias voltage generation unit 32 includes transistors Tr21 to Tr23, resistance elements R21 to R26, and the like.
  • the transistors Tr21 and Tr23 each form an emitter follower, and adjust the current according to the capacitance on the output side.
  • the resistance elements R25 and R26 are for preventing oscillation of the two transistors Tr31 and Tr32 in the current amplification unit 33.
  • a bias voltage is generated by the transistor Tr22 located between the two input terminals (transistors Tr31 and Tr32 gates) of the current amplification unit 33 and the resistance elements R21 and R22.
  • the transistor Tr22 is a bipolar transistor, and the collector is connected to the output side of the drive signal Vdh, and the emitter is connected to the output side of the drive signal Vdl.
  • the resistance element R21 connects the base and the emitter of the transistor Tr22, and the resistance element R22 connects the base and the collector of the transistor Tr22.
  • the resistance elements R21 and R22 determine the magnitude of the bias (bias voltage) between the voltages of the drive signals Vdh and Vdl, that is, the voltage between the collector and the emitter in the transistor Tr22.
  • the transistors Tr31 and Tr32 may be in the enhanced mode, and the current amplification unit 33 may be a class B amplifier. That is, in this case, the magnitude of the bias voltage may be smaller than the sum of the gate-source voltage (operating threshold voltage) of the two transistors Tr31 and Tr32 in the current amplification unit 33.
  • the voltage applied to the resistance element R24 is obtained by subtracting the base-emitter voltage of the transistor Tr21 from this bias voltage.
  • the voltage applied to the resistance element R23 corresponds to the base-collector voltage of the transistor Tr21.
  • FIG. 5 is a circuit configuration diagram showing the current amplification unit 33 and its output.
  • the current amplification unit 33 includes two transistors Tr31 and Tr32 (two sets of transistors).
  • the transistor Tr31 is a p-channel FET, and a drive signal Vdh is input to the transistor Tr31.
  • the transistor Tr32 is an n-channel FET, and a drive signal Vdl having a bias voltage component voltage lower than that of the drive signal Vdh is input.
  • the source terminals of the transistors Tr31 and Tr32 are connected to the outputs, respectively, and form a push-pull type source follower to perform a current amplification operation.
  • the output signal of the current amplification unit 33 is sent to the feedback unit 34 as a feedback signal Vfb, and is also input to the resistance element R43.
  • the resistance element R43 is a terminating resistor and absorbs the influence of fluctuations in the load of the inkjet head 50 (actuator 51).
  • the output signal Vout is output to).
  • the above circuit configuration particularly the feedback unit 34, the negative feedback resistance element R15 (negative feedback circuit F10), and the terminating resistance element R43, causes an output signal according to the influence of the load and its fluctuation. The distortion of Vout is reduced.
  • FIG. 6 is a diagram showing a circuit configuration of the subsequent amplification unit 312a of the first modification.
  • the post-stage amplification unit 312 has a negative feedback circuit F10a instead of the negative feedback circuit F10.
  • a resistance element R15 and a capacitor C11 are provided in parallel between the collector (output) of the transistor Tr12 and the emitter (input) of the transistor Tr11.
  • the negative feedback circuit F10a improves the phase characteristics of the output signal, especially on the high frequency side.
  • FIG. 7 is a graph showing the results of simulating the frequency characteristics of the amplitude and phase depending on the presence or absence of the negative feedback circuit in the subsequent amplification unit 312.
  • the case where there is no negative feedback circuit the case where there is a negative feedback circuit F10 (resistive element), and the case where there is a negative feedback circuit F10a (resistive element and capacitor arranged in parallel) are shown.
  • the presence of the negative feedback circuit improves the high frequency characteristics of the amplitude and phase. Moreover, the phase characteristic is further improved by adding a capacitor.
  • FIG. 8A shows the circuit configuration of the post-stage amplification unit 312b of the modified example 2
  • FIG. 8B shows the circuit configuration of the post-stage amplification unit 312c of the modified example 3.
  • a set of a resistor element R16 and a capacitor C11 arranged in series is located in parallel with the resistor element 15. Even in such a circuit, the amplitude and phase characteristics are improved. Further, it is particularly easy to adjust the phase characteristic according to a desired frequency or the like.
  • the negative feedback circuit F10a is the same as the modification 1.
  • the second-stage is a cascode circuit with transistors Tr12 and Tr13 with respect to the first-stage emitter grounded circuit.
  • the transistor Tr13 has the same polarity as the transistor Tr12, and here, it is a pnp type transistor, the base is grounded (AC grounded, an appropriate DC bias voltage may be applied by a DC voltage source (not shown)), and an emitter. Is connected to the collector of the transistor Tr12. As a result, the drive voltage signal Vd is output from the collector of the transistor Tr13.
  • the post-stage amplification unit 312d having a cascode circuit including the base grounded portion can suppress the Miller effect and can amplify and output an accurate signal that more reflects the input signal.
  • FIG. 9 is a diagram showing a circuit configuration of the subsequent amplification unit 312d of the modified example 4.
  • the resistance element R13 in each of the latter-stage amplification units 312, 412a to 312c of the embodiment and the modified examples 1 to 3 is deleted.
  • the collector current of the transistor Tr13 flows to the voltage surface Vc via the resistance elements R15 and R11. Even with such a negative feedback configuration, the frequency characteristics of the output signal can be improved in the same manner as described above.
  • FIG. 10 is a diagram showing a circuit configuration of the current amplification unit 33a of the modified example.
  • the current amplification unit 33a has an emitter follower push-pull configuration of bipolar transistors Tr31a and Tr32a instead of the source follower push-pull configuration of the FET in the current amplification unit 33.
  • resistance elements R31 and R32 that limit the current are provided between the emitter of the transistor Tr31a and the emitter of the transistor Tr32a to suppress thermal runaway.
  • the bias voltage generating unit 32 does not have to have the resistance elements R25 and R26 for preventing oscillation.
  • the transistor Tr22 of the bias voltage generation unit 32 and the transistors Tr31a and Tr32a may be thermally coupled to make the base-emitter voltage uniform.
  • the current amplification unit 33a may be a class B amplifier as in the above embodiment, and the bias voltage may be smaller than the sum of the base-emitter voltages (operating threshold voltage) of the transistors Tr31a and Tr32a.
  • the drive circuit 30 of the present embodiment is a drive that supplies an output signal of electric power corresponding to the operation of the actuator 51 to the actuator 51 related to the recording operation by the recording element of the inkjet head 50 including the recording element.
  • the drive circuit 30 includes a voltage amplification unit 31 that amplifies the voltage of the input signal Vin (analog drive waveform signal) related to the operation of the recording element to generate a drive voltage signal Vd, and the voltage amplification unit 31 includes a plurality of amplification units.
  • At least one of the second and subsequent post-stage amplification units 312 from the upstream side among the plurality of amplification units includes a negative feedback circuit F10 that returns an output signal to the input side of the post-stage amplification unit 312.
  • the frequency characteristics can be improved up to the high frequency side, so that a drive signal with good waveform accuracy can be easily and stably output to the actuator 51.
  • the image quality of the image produced by the inkjet recording device 1 can be appropriately maintained.
  • the post-stage amplification unit 312 has transistors Tr11 and Tr12, and amplifies by the transistors Tr11 and Tr12. That is, it is possible to accurately generate an amplified signal that changes at a high voltage and at high speed by transistor amplification with a small amount of waveform distortion and output it.
  • the negative feedback circuit F10 is included in the post-stage amplification unit 312 having the highest amplification factor. Since the Miller effect has a large effect on a circuit having a large amplification factor, it is possible to effectively improve the frequency characteristics by performing negative feedback in the circuit having the highest amplification factor.
  • the post-stage amplification unit 312 has two grounded-emitter circuits, and the negative feedback circuit F10 connects the two grounded-emitter circuits. As a result, a high amplification factor can be efficiently obtained, and deterioration of the frequency characteristics of the signal during amplification can be suppressed.
  • the post-stage amplification unit 312 has an emitter grounded circuit and a cascode circuit, and the negative feedback circuit F10a connects between the collector on the output side of the cascode circuit and the emitter of the emitter grounded circuit.
  • the cascode circuit is located in the second stage and the last transistor is grounded to the base, so that a high amplification factor can be obtained while effectively suppressing the influence of the Miller effect, so that the frequency characteristics of the signal can be improved. Can be kept good.
  • the potential difference between the output voltage and the supply voltage Vp of the transistor Tr11 of the grounded emitter circuit located at the input end of the post-stage amplification unit 312 is equal to or less than a predetermined reference voltage (2V).
  • the OP amplifier 311a is used for the first-stage front-stage amplification unit 311 to perform differential amplification first, so that oscillation can be easily suppressed.
  • the drive circuit 30 includes a current amplification unit 33 that amplifies the current of the drive voltage signal Vd and outputs it as an output signal Vout. By amplifying the current in the final stage and outputting it, it is possible to effectively respond to a large current fluctuation depending on the presence or absence of operation of a large number of actuators 51 and output stable power.
  • the drive circuit 30 includes a feedback unit 34 that negatively feeds back the feedback signal Vfb corresponding to the voltage of the output signal Vout to the voltage amplification unit 31.
  • a feedback unit 34 that negatively feeds back the feedback signal Vfb corresponding to the voltage of the output signal Vout to the voltage amplification unit 31.
  • the current amplification unit 33 performs a current amplification operation by a push-pull operation of two sets of transistors Tr31 and Tr32. As a result, the current consumption during standby can be reduced, so that the output signal Vout of the appropriate drive waveform after amplification can be output more efficiently.
  • the two sets of transistors Tr31 and Tr32 are both FETs. As a result, it is possible to output an output signal Vout having a good waveform in a stable manner with less thermal runaway.
  • the two sets of transistors Tr31a and Tr32a are both bipolar transistors.
  • the operating threshold voltage is lower than that of the FET, and each is stabilized by one diode, so that the output signal Vout having a stable waveform can be output more efficiently.
  • the drive circuit 30 includes a bias voltage generating unit 32 that generates a predetermined bias voltage between the drive signals Vdh and Vdl supplied to the two sets of transistors Tr31 and Tr32, respectively.
  • a bias voltage generating unit 32 that generates a predetermined bias voltage between the drive signals Vdh and Vdl supplied to the two sets of transistors Tr31 and Tr32, respectively.
  • the bias voltage (difference between drive signals Vdh and Vdl) generated by the bias voltage generator 32 is the operating threshold voltage (gate-source voltage or base-emitter voltage) of the two sets of transistors Tr31 and Tr32. Is smaller than the sum of. In this way, by using the class B amplifier, the power consumption at idle can be effectively reduced.
  • the bias voltage generation unit 32 connects the bipolar transistor Tr22 connected between the input ends of the two sets of transistors Tr31 and Tr32, and the base-emitter and base-collector of the bipolar transistor Tr22. It has resistance elements R21 and R22 to be connected, respectively. As a result, an appropriate bias voltage can be generated with a simple configuration, which does not increase labor and cost.
  • the drive circuit 30 includes a resistance element R43 having one end connected to the output of the current amplification unit 33, and outputs an output signal Vout from the end of the resistance element R43 opposite to the current amplification unit 33.
  • the inkjet recording device 1 of the present embodiment includes the above-mentioned drive circuit 30 and an inkjet head 50 to which an output signal is input.
  • the inkjet recording device 1 can record and output an image in which an appropriate image quality is stably maintained. it can.
  • the voltage amplification unit 31 may have a plurality of post-stage amplification units 312, and the plurality of post-stage amplification units 312 may be connected in series.
  • the amplification factors of the plurality of post-stage amplification units 312 may be different from each other, and the order of the npn-type transistor and the pnp-type transistor may be appropriately exchanged.
  • Negative feedback circuits F10 may not be provided in all of the plurality of post-stage amplification units 312, and for example, negative feedback circuits may be provided in some of them including those having the largest amplification factor.
  • the post-stage amplification unit 312 is not limited to a combination of two grounded emitter circuits or a combination of a grounded emitter circuit and a cascode circuit. Further, the cascode circuit may be bootstrapped. Further, the OP amplifier may be included in the post-stage amplification unit 312. However, in this case, the OP amplifier does not have to be used for direct amplification.
  • the pre-stage amplification unit 311 is shown to perform amplification by the OP amplifier 311a, but the present invention is not limited to this.
  • the current amplification unit 33 performs a push-pull operation by two transistors to perform current amplification, but the two sets of transistors are connected to a plurality of transistors by Darlington connection or inverted Darlington connection, respectively. May have.
  • the digital signal related to the drive waveform is analog-converted by the DAC 20 to amplify the voltage and current, but the analog signal is acquired from the outside and the analog signal is simply amplified and output.
  • the DAC 20 and the drive circuit 30 may be provided together on the same substrate (chip).
  • the drive waveform signal output unit 10 may also be provided on the same substrate (chip) as the drive circuit 30.
  • the ink ejection amount may be switched in a plurality of stages.
  • the types of drive waveforms can be increased, or a combination of a plurality of drive waveforms can be used to eject ink once.
  • the piezo type inkjet recording device using the piezoelectric element as the load element has been described as an example, but the thermal type inkjet in which the ink is bubbled by the heat generated by the resistance element or the like and pressure is applied.
  • the present invention can also be applied to a recording device.
  • the piezo type is used, the influence of the capacitive load of the piezoelectric element is more likely to appear in the feedback signal than in the thermal type, so the output signal Vout and the output voltage signal of the OP amplifier 311a are combined and negatively fed back. As a result, the effect of improving stability tends to be more remarkable.
  • an inkjet recording device in which nozzles for ejecting ink are arranged as a recording element has been described as an example, but other images for recording an image by operating a plurality of arranged recording elements.
  • the present invention can also be applied to a recording device such as an LED printer.
  • circuit configuration described above is a basic part, and resistance elements and / or capacitors and the like can be provided in well-known places in order to stabilize the signal.
  • specific details shown in the above-described embodiment can be appropriately changed without departing from the spirit of the present invention.
  • the present invention can be used for a drive circuit of a recording head and an image recording device.
  • Inkjet recording device 10 Drive waveform signal output unit 11 Controller 12 Storage unit 15 Resistance element 20 Analog conversion unit 30 Drive circuit 31 Voltage amplification unit 311 Front stage amplification unit 311a OP amplifier 312, 312a to 312d Rear stage amplification unit 32 Bias voltage generation unit 33 , 33a Current amplification unit 34 Feedback unit 40 Output selection unit 50 Inkjet head 51 Actuator 60 DC voltage conversion unit 100 Drive unit F10, F10a, F10b Negative feedback circuit Vd Drive voltage signal Vfb Feedback signal Vin Input signal Vout Output signal Vp Supply voltage

Landscapes

  • Amplifiers (AREA)

Abstract

記録ヘッドの負荷要素に対してより容易かつ安定して周波数特性のよい信号を出力することのできる記録ヘッドの駆動回路及び画像記録装置を提供する。記録素子を備える記録ヘッドの記録素子による記録動作に係る負荷要素に対して、負荷要素の動作に応じた電力の出力信号を供給する記録ヘッドの駆動回路は、記録素子の動作に係る入力信号（Ｖｉｎ）の電圧を増幅して駆動電圧信号（Ｖｄ）を生成する電圧増幅部（３１）を備える。電圧増幅部（３１）は、複数の増幅部を有し、複数の増幅部のうち上流側から２個目以降の後段増幅部（３１２）の少なくともいずれかは、出力する信号を後段増幅部（３１２）の入力側に戻す負帰還回路（Ｆ１０）を含む。

Description

記録ヘッドの駆動回路及び画像記録装置
　この発明は、記録ヘッドの駆動回路及び画像記録装置に関する。
　従来、記録素子を動作させることで記録媒体上に画像を記録する画像記録装置がある。これらのうち、インクにより画像を記録する場合の記録素子としては、インク流路（圧力室）の壁面に沿って圧電素子（ピエゾ素子）や振動板を設け、圧電素子に電圧を印加して変形させることでインク流路を圧縮変形させてインクをノズルから吐出させるピエゾ式のものと、インク流路に沿って抵抗素子を設け、当該抵抗素子に電流を流して発熱させてインク流路内のインクを加熱し、気泡を生じさせることでインクを圧縮してインクを吐出させるサーマル式のものなどがある。
　記録素子の動作（記録動作）に係る負荷要素の駆動波形としては、矩形波又は台形波が主に用いられている。記録素子を動作させるのに必要とされる電圧及び電流は、デジタルデータの信号送受信に用いられる電圧及び電流と比較していずれも大きいので、画像記録装置では、これらの駆動波形のデジタルデータをアナログ変換して高い増幅率で増幅した上で負荷要素に印加している。特にデジタル信号の電圧から駆動電圧への増幅を１度に行うことが困難であるので、画像記録装置は、複数段の電圧増幅部を有している。記録素子の動作量に応じた適正な制御、例えば、インク滴を適切な分量、形状及び速度で吐出させるためには、圧電素子又は抵抗素子といった負荷要素に印加する駆動電圧波形及びその電圧が適切に維持される必要がある。
　しかしながら、これらの増幅回路には、種々のバイアス発生要因や出力波形を歪ませる要因が存在する。これに対し、特許文献１では、電流増幅回路で生じる出力電圧のずれ及び出力波形の歪みの原因を予め見込んで補正を行った電圧波形データを出力する技術を開示している。
特開２００５－１６９７３７号公報
　しかしながら、出力電圧のずれ及び電圧波形の歪みの発生有無及びその大きさは、駆動回路の各素子の特性、及び配線の温度などの種々の条件に依存して変化する。また、要求される画質の向上などに応じた記録素子数の増加及び動作周波数の上昇に伴い、一度に動作させる負荷要素の数に応じた消費電力の幅及び要求される波形の精度も非常に大きくなっている。したがって、出力状況に応じて出力電圧のずれ及び電圧波形の歪みを正確に補正した電圧波形データを予め得るのは難しく、また、制御が非常に煩雑になるという課題がある。
　この発明の目的は、記録ヘッドの負荷要素に対してより容易かつ安定して周波数特性のよい信号を出力することのできる記録ヘッドの駆動回路及び画像記録装置を提供することにある。
　本発明は、上記目的を達成するため、請求項１記載の発明は、
　記録素子を備える記録ヘッドの前記記録素子による記録動作に係る負荷要素に対して、前記負荷要素の動作に応じた電力の出力信号を供給する記録ヘッドの駆動回路であって、
　前記記録素子の動作に係るアナログ駆動波形信号の電圧を増幅して駆動電圧信号を生成する電圧増幅部を備え、
　前記電圧増幅部は、複数の増幅部を有し、
　前記複数の増幅部のうち上流側から２個目以降の後段増幅部の少なくともいずれかは、出力する信号を当該後段増幅部の入力側に戻す信号帰還部を含む。
　請求項２記載の発明は、請求項１記載の記録ヘッドの駆動回路において、
　前記後段増幅部は、トランジスターを有し、当該トランジスターによる増幅を行う。
　請求項３記載の発明は、請求項１又は２記載の記録ヘッドの駆動回路において、
　前記信号帰還部は、前記後段増幅部のうち最も増幅率が高いものに含まれる。
　請求項４記載の発明は、請求項２又は３記載の記録ヘッドの駆動回路において、
　前記後段増幅部は、２つのエミッター接地回路を有し、
　前記信号帰還部は、前記２つのエミッター接地回路間を接続している。
　請求項５記載の発明は、請求項２又は３記載の記録ヘッドの駆動回路において、
　前記後段増幅部は、エミッター接地回路とカスコード回路とを有し、
　前記信号帰還部は、前記カスコード回路の出力側のコレクターと前記エミッター接地回路のエミッターとの間を接続している。
　請求項６記載の発明は、請求項４又は５記載の記録ヘッドの駆動回路において、
　前記後段増幅部の入力端に位置する前記エミッター接地回路のトランジスターの出力電圧と供給される電源電圧との電位差が所定の基準電圧以下である。
　請求項７記載の発明は、請求項２～６のいずれか一項に記載の記録ヘッドの駆動回路において、
　前記複数の増幅部のうち初段の前段増幅部には、オペアンプが用いられる。
　請求項８記載の発明は、請求項１～７のいずれか一項に記載の記録ヘッドの駆動回路において、
　前記駆動電圧信号の電流を増幅して前記出力信号として出力する電流増幅部を備える。
　請求項９記載の発明は、請求項８記載の記録ヘッドの駆動回路において、
　前記出力信号の電圧に応じた帰還信号を前記電圧増幅部に負帰還させる帰還部を備える。
　請求項１０記載の発明は、請求項８又は９記載の記録ヘッドの駆動回路において、
　前記電流増幅部は、２組のトランジスターのプッシュプル動作により電流増幅動作を行う。
　請求項１１記載の発明は、請求項１０記載の記録ヘッドの駆動回路において、
　前記２組のトランジスターは、いずれもＦＥＴである。
　請求項１２記載の発明は、請求項１０記載の記録ヘッドの駆動回路において、
　前記２組のトランジスターは、いずれもバイポーラートランジスターである。
　請求項１３記載の発明は、請求項１０～１２のいずれか一項に記載の記録ヘッドの駆動回路において、
　前記２組のトランジスターにそれぞれ供給する前記駆動電圧信号の間に所定のバイアス電圧を生じさせるバイアス生成部を備える。
　請求項１４記載の発明は、請求項１３記載の記録ヘッドの駆動回路において、
　前記バイアス生成部が生成する前記バイアス電圧は、前記２組のトランジスターの各動作閾値電圧の和よりも小さい。
　請求項１５記載の発明は、請求項１３又は１４記載の記録ヘッドの駆動回路において、
　前記バイアス生成部は、前記２組のトランジスターの入力端の間に接続されたバイポーラートランジスターと、前記バイポーラートランジスターのベース－エミッター間及びベース－コレクター間をそれぞれ接続する抵抗素子とを有する。
　請求項１６記載の発明は、請求項８～１５のいずれか一項に記載の記録ヘッドの駆動回路において、
　前記電流増幅部の出力に一端が接続された抵抗素子を備え、前記抵抗素子の他端から前記出力信号を出力する。
　請求項１７記載の発明は、
　請求項１～１６のいずれか一項に記載の記録ヘッドの駆動回路と、
　前記出力信号が入力される記録ヘッドと、
　を備える画像記録装置である。
　本発明に従うと、記録ヘッドの負荷要素に対してより容易かつ安定して周波数特性のよい信号を出力することができるという効果がある。
本発明の画像記録装置の実施形態であるインクジェット記録装置の機能構成を示すブロック図である。 駆動回路の構成を示すブロック図である。 電圧増幅部及びフィードバック回路の回路構成を説明する図である。 バイアス電圧発生部の回路構成を示す図である。 電流増幅部の回路構成を示す図である。 後段増幅部の変形例１の回路構成を示す図である。 負帰還回路に応じた出力信号の周波数特性の計算結果を示す図である。 後段増幅部の変形例２の回路構成を示す図である。 後段増幅部の変形例３の回路構成を示す図である。 後段増幅部の変形例４の回路構成を示す図である。 電流増幅部の変形例の回路構成を示す図である。
　以下、本発明の実施の形態を図面に基づいて説明する。
　図１は、本発明の画像記録装置の実施形態であるインクジェット記録装置の機能構成を示すブロック図である。
　このインクジェット記録装置１は、インクジェットヘッドの駆動部１００と、インクジェットヘッド５０（記録ヘッド）と、搬送駆動部７１と、操作受付＆表示部７２と、通信部７３と、制御部８０と、バス９０などを備える。
　駆動部１００は、駆動波形信号出力部１０と、デジタル／アナログ変換部２０（ＤＡＣ）と、駆動回路３０（本実施形態の記録ヘッドの駆動回路）と、出力選択部４０と、を備え、インクジェットヘッド５０において選択されたノズルから適切なタイミングでインクを吐出させるための駆動電圧信号を当該選択されたノズルのアクチュエーター５１に対して出力する。駆動波形信号出力部１０は、図示略の発振回路から入力されるクロック信号に同期してインクの吐出や非吐出（画像記録の中断や終了を含む）に応じた駆動波形のデジタルデータを出力する。ＤＡＣ２０は、このデジタルデータの駆動波形をアナログ信号に変換して入力信号Ｖｉｎ（アナログ駆動波形信号）として駆動回路３０へ出力する。
　駆動回路３０は、入力信号Ｖｉｎをアクチュエーター５１の駆動電圧に応じて電圧を増幅した駆動電圧信号Ｖｄを生成し、更に、アクチュエーター５１を流れる電流に応じて電流増幅を行った出力信号Ｖｏｕｔとして出力する。
　出力選択部４０は、制御部８０から入力された記録対象の画像の画素データに応じて出力信号Ｖｏｕｔの出力対象とされるアクチュエーター５１を選択する切替信号を出力する。
　インクジェットヘッド５０は、複数の記録素子を備える。記録素子は、各々ノズルと当該ノズルからのインク吐出動作に係るアクチュエーター５１（負荷要素）とを有する。複数のノズルの開口部は、インクジェットヘッド５０のノズル面に所定のパターンで配列されている。インクジェットヘッド５０は、駆動部１００からの駆動信号に応じた負荷要素の動作により複数のノズルからインクを吐出させることで記録媒体上に画像を記録する。特には限られないが、ここでは、アクチュエーター５１は圧電素子である。この圧電素子が各ノズルへのインク流路に沿って設けられ、駆動回路３０から出力された駆動電圧が各々印加されることで変形して、インク流路内のインクにかかる圧力を変化させる。この圧力変化に応じて、インクは、適切な分量、速度及び液滴形状でノズルの開口部から吐出される。
　搬送駆動部７１は、画像記録前の記録媒体を給紙部から取得してインクジェットヘッド５０のノズル面に対向する位置に供給し、また、画像が記録された記録媒体をノズル面と対向する位置から排出させる。インクジェットヘッド５０が記録媒体を移動させながらインクを吐出させることで記録媒体の表面に画像を記録する場合には、搬送駆動部７１は、インクジェットヘッド５０からの駆動電圧信号及び／又は出力選択部４０による切替信号の出力にタイミングを合わせて記録媒体を搬送させる。搬送駆動部７１は、例えば、円筒状のドラム又は無端状ベルトの外周面上に記録媒体を載置させ、円筒状のドラムを回転させたり無端状ベルトを周回移動させたりするものなどである。なお、給紙部から取得される記録媒体は、紙に限定されず、他の種々の記録媒体であってよい。例えば、記録媒体として、布、セラミックス、及びプラスチックなどが用いられてもよい。
　操作受付＆表示部７２は、ユーザーなど外部からの入力操作を受け付け、また、画像記録に係るステータス情報及び／又はメニューなどを表示させる。操作受付＆表示部７２は、例えば、表示部として液晶パネルによる表示画面及び当該液晶パネルのドライバーと、操作受付部として液晶画面上に重ねて設けられたタッチパネルとを備え、ユーザーによりタッチ操作がなされた位置と操作の種別に応じた操作検出信号を制御部８０に出力する。操作受付＆表示部７２は、更にＬＥＤ（Light Emitting Diode）ランプ及び押しボタンスイッチなどを有していてもよく、例えば、ＬＥＤランプは、警告表示及び／又は主電源への電力供給有無の表示を行い、押しボタンスイッチは、主電源への電力供給の切り替え操作及び／又は強制終了操作などを受け付けて操作検出信号を出力する。
　通信部７３は、所定の通信規格に従って外部とのデータの送受信を行う。
　通信規格としては、ＬＡＮ（Local Area Network）ケーブルを用いた通信に係るＴＣＰ／ＩＰ接続、無線ＬＡＮ（ＩＥＥＥ８０２．１１）、Ｂｌｕｅｔｏｏｔｈ（登録商標）などの近距離無線通信（ＩＥＥＥ８０２．１５など）やＵＳＢ（Universal Serial Bus）接続など各種周知の方式が含まれてよい。通信部７３は、利用可能とする通信規格に係る接続端子及び通信接続に係るドライバーのハードウェア（ネットワークカード）などを備える。
　制御部８０は、インクジェット記録装置１の全体動作を統括制御する。制御部８０は、ＣＰＵ８１（Central Processing Unit）と、ＲＡＭ８２（Random Access Memory）と、記憶部８３などを備える。ＣＰＵ８１は、インクジェット記録装置１の統括制御に係る各種演算処理を行う。ＲＡＭ８２は、ＣＰＵ８１に作業用のメモリー空間を提供し、一時データを記憶する。記憶部８３は、ＣＰＵ８１により実行される制御プログラムや設定データなどを記憶する。また、記憶部８３は、記録対象の画像の画像データを一時記憶する。記憶部８３は、ＤＲＡＭなどの揮発性メモリーとＨＤＤ（Hard Disk Drive）及び／又はフラッシュメモリーなどの不揮発性の記憶媒体とを備え、これらは、用途に応じて使い分けられる。
　バス９０は、これらの各構成間を繋いでデータの送受信を行う通信経路である。
　次に、駆動部１００の構成について詳しく説明する。
　図２は、駆動部１００の機能構成を示すブロック図である。
　駆動波形信号出力部１０は、コントローラー１１と、記憶部１２などを備える。コントローラー１１は、クロック信号に同期して出力する駆動波形信号の波形パターンデータから、変化する駆動電圧に応じたデジタル値を記憶部１２から読み出して順次出力する。記憶部１２は、このインクジェット記録装置１で出力可能な駆動波形信号の波形パターンデータを保持する不揮発性メモリーである。このデジタル値がＤＡＣ２０でアナログ電圧値に変換され、連続的な電圧変化を伴うアナログ信号となる。
　ＤＡＣ２０は、周知のデジタル／アナログ変換器であり、入力されるデジタル離散値のサンプリング周波数やビット数などに応じて必要に応じて当該離散値間を連続的に変化させる低域通過フィルターなどが設けられていてよい。
　出力選択部４０は、クロック信号に同期して制御部８０から記録対象の画像データの各画素データを取得し、当該各画素データに応じた切替信号により、駆動回路３０からの出力信号の各アクチュエーター５１への出力可否を各々切り替えるスイッチング素子を備える。画素データは、特には限られないが、ここでは、インクの吐出有無のみを示す二値データであり、出力選択部４０では、同一のクロック周期内でインクの吐出動作が行われるノズル（画素）の情報がラスター単位で保持されて、当該二値に応じてスイッチング素子のオンオフが切り替えられる。一つの駆動回路３０に対応するアクチュエーター５１及びスイッチング素子は、例えば、２５６個や１０２４個などであり、したがって、オンされるスイッチング素子が多いほど、駆動回路３０からの出力信号が供給（印加）されるアクチュエーター５１の合計負荷（電流）が大きくなる。
　直流電圧変換部６０は、電源電圧Ｖｄｄを安定した供給電圧ＶｐにＤＣ／ＤＣ変換して出力する。なお、ここでは、電源電圧Ｖｄｄは、供給電圧Ｖｐと等しくてもよいが、アクチュエーター５１に出力される信号が歪まない範囲において可能な限り小さい値であることが好ましい。電源電圧Ｖｄｄと供給電圧Ｖｐが等しい場合には、直流電圧変換部６０が備えられていなくてもよい。電源電圧Ｖｄｄは、図示略の外部電源から供給される。また、ＯＰアンプ３１１ａ（図３参照）の供給電圧Ｖｃｃ及び電圧面Ｖｃが接地電圧ではない場合の当該電圧が、同様に直流電圧変換部６０から必要に応じて電圧変換されて供給されてよい。
　駆動回路３０は、電圧増幅部３１と、バイアス電圧発生部３２（バイアス生成部）と、電流増幅部３３と、フィードバック部３４（帰還部）などを備え、ＤＡＣ２０から入力された駆動波形信号をアクチュエーター５１の駆動に適した電圧及び必要な電流を出力可能に変換（増幅）する。
　電圧増幅部３１は、信号の最も上流側（初段）に位置し、前段増幅部３１１と、前段増幅部より下流側（信号の上流側から２個目以降）に位置し、バイポーラートランジスターを用いた後段増幅部３１２とを備え、２段階（複数段階）の増幅により駆動電圧に増幅する。
　図３は、電圧増幅部３１及びフィードバック部３４の回路構成を説明する図である。
　前段増幅部３１１は、ＯＰアンプ３１１ａ（オペアンプ）を用いて増幅を行っている。ＤＡＣ２０から出力された入力信号Ｖｉｎは、前段増幅部３１１のＯＰアンプ３１１ａの非反転入力に入力される。また、ＯＰアンプ３１１ａの反転入力には、フィードバック部３４からの帰還信号が入力される。このように前段増幅部３１１により差動増幅が行われて出力電圧の安定化が図られる。ＯＰアンプ３１１ａで増幅された信号は、フィードバック部３４に送られると共に、後段増幅部３１２に送られる。
　後段増幅部３１２は、トランジスター（バイポーラートランジスター）を用いた増幅を行っている。後段増幅部３１２は、ｎｐｎ型のトランジスターＴｒ１１とｐｎｐ型のトランジスターＴｒ１２とがそれぞれ供給電圧Ｖｐと電圧Ｖｃ（例えば、接地電圧や－Ｖｐ）との間にエミッター接地で設けられて直列に接続されることで、ＯＰアンプ３１１ａにより増幅された電圧信号を更に増幅する。ｎｐｎ型のトランジスターＴｒ１１及びｐｎｐ型のトランジスターＴｒ１２の増幅率などに応じて、抵抗素子Ｒ１１～Ｒ１４が定められる。抵抗素子Ｒ１５は、これら２つのエミッター接地回路間をつないで、後段、すなわちｐｎｐ型のトランジスターＴｒ１２の出力を前段、すなわちｎｐｎ型のトランジスターＴｒ１１へフィードバックさせる。この抵抗素子Ｒ１５により、ｐｎｐ型のトランジスターＴｒ１２の出力電流がｎｐｎ型のトランジスターＴｒ１１のコレクター電流を制御するので、１段目のｎｐｎ型のトランジスターＴｒ１１の増幅は帰還電流の割合に応じて抑制される形になる。
　前段増幅部３１１による電圧増幅率と、後段増幅部３１２による電圧増幅率との比は、特には限られないが、通常では、極端にどちらか一方に偏らない。また、後段増幅部３１２においてエミッター接地回路を単純に重ねて増幅率を向上させると、高周波数帯域におけるゲインが低下するので、後段増幅部３１２内に負帰還回路Ｆ１０（信号帰還部）を設けることで、出力信号の周波数特性を上昇させている。バイポーラートランジスターには、高電圧及び高いスルーレートに対応するものが適宜選択されるとよい。この後段増幅部３１２以降の各構成で用いられるバイポーラートランジスターも同様である。高周波数帯域におけるゲインの確保のため、当該バイポーラートランジスターの入力容量を小さく定めてよい。
　抵抗素子Ｒ１５は、負帰還回路Ｆ１０をなし、トランジスターＴｒ２１による２段目のエミッター接地増幅の出力側であるコレクター端子（駆動電圧信号Ｖｄ）を、トランジスターＴｒ２２による１段目のエミッター接地増幅の入力側であるエミッター端子と接続することで、駆動電圧信号Ｖｄを局所的に負帰還させる。すなわち、例えば、出力電圧に応じた帰還電流の増加に応じてトランジスターＴｒ２１の出力電流が減少することで、トランジスターＴｒ２２への入力が減少して帰還電流も減少する。このような局所的な負帰還により、ゲイン（利得）が安定し、出力信号の周波数特性が改善される。
　抵抗素子Ｒ１２は、トランジスターＴｒ１２への入力（ベース）電圧、すなわち、トランジスターＴｒ１１の出力（コレクター）電圧が供給電圧Ｖｐから大きく低下させないように定められるとよい。これにより、エミッター接地に係るミラー効果による見かけ上の容量上昇に応じた高周波数特性の低下を抑制する。例えば、供給電圧Ｖｐ（供給される電源電圧の電位）からトランジスターＴｒ１１（後段増幅部３１２の入力端に位置するエミッター接地回路）の出力電圧を減算した値（電位差、差分）が２Ｖ（所定の基準電圧）以内となるように定められてもよい。ここでは、抵抗素子Ｒ１２に流れる電流を十分に抑制でき、かつトランジスターＴｒ１１のコレクター電位がクリップされず、安定して少ないロスで動作できる値として、トランジスターＴｒ１２のベース－エミッター間電圧の３倍程度である２Ｖを所定の基準電圧としているが、所定の基準電圧は、トランジスターＴｒ１１の出力電圧がクリップされたりトランジスターＴｒ１２の動作に問題が生じたりしない範囲（下限値）で、出力電圧の範囲によって若干（例えば、３－４Ｖ程度）調整されてもよい。
　フィードバック部３４は、電流増幅部３３の出力からフィードバックされたフィードバック信号Ｖｆｂと前段増幅部３１１の出力信号とを合成して前段増幅部３１１の入力に負帰還させる。フィードバック部３４は、抵抗素子Ｒ４１、Ｒ４２、Ｒ１０及びコンデンサーＣ１０を有する。
　抵抗素子Ｒ４１、Ｒ４２は、フィードバック信号Ｖｆｂと接地電圧との間で分圧する。分圧された電圧信号は、ＯＰアンプ３１１ａの出力に係る電圧信号と合成されてＯＰアンプ３１１ａの反転出力に入力される。抵抗素子Ｒ４１とＲ４２の抵抗値の比は、電圧増幅部３１における電圧増幅率に応じて定められる。これにより入力電圧と同一振幅とされた信号が合成される。
　ＯＰアンプ３１１ａの出力は、並列に設けられた抵抗素子Ｒ１０及びコンデンサーＣ１０を介してフィードバック信号Ｖｆｂに係る電圧信号と合成されて、当該ＯＰアンプ３１１ａの反転入力に戻される。抵抗素子Ｒ１０及びコンデンサーＣ１０は、低域通過フィルター（低域通過部、ＬＰＦ）を構成し、この低域通過フィルターによりＯＰアンプ３１１ａの出力信号における低周波数成分がフィードバック信号Ｖｆｂに重畳されて帰還信号とされる。これにより、負帰還による反転入力と非反転入力との間の位相ずれ、及び当該負帰還に応じた電圧の応答時間未満の周波数成分などの影響に係る発振を防ぎつつ、アクチュエーター５１の容量性成分などの影響によるフィードバック信号Ｖｆｂに含まれる遅延成分を低減し、フィードバック信号Ｖｆｂの線形応答性の低下、すなわち歪みを抑えた適切な波形信号をＯＰアンプ３１１ａから出力させる。
　図４は、バイアス電圧発生部３２の回路構成を示す図である。
　バイアス電圧発生部３２は、電圧増幅部３１で得られた駆動電圧信号Ｖｄに対し、電流増幅部３３で用いられるプッシュプル動作用の２つのトランジスターにそれぞれ入力させる電圧（ゲート電圧）の間にバイアス電圧を生じさせて、電流増幅部３３の出力信号Ｖｏｕｔの歪みの抑制と、アイドリング時の電流の低減とを図る。バイアス電圧発生部３２は、トランジスターＴｒ２１～Ｔｒ２３と、抵抗素子Ｒ２１～Ｒ２６などを備える。
　トランジスターＴｒ２１、Ｔｒ２３は、それぞれエミッターフォロワーをなし、出力側の容量に応じた電流調整を行う。
　抵抗素子Ｒ２５、Ｒ２６は、電流増幅部３３における２つのトランジスターＴｒ３１、Ｔｒ３２の発振防止用である。
　バイアス電圧発生部３２では、電流増幅部３３の２つの入力端（トランジスターＴｒ３１、Ｔｒ３２の各ゲート）の間に位置するトランジスターＴｒ２２と、抵抗素子Ｒ２１、Ｒ２２によりバイアス電圧が生成される。トランジスターＴｒ２２は、バイポーラートランジスターであり、コレクターから駆動信号Ｖｄｈの出力側に接続され、エミッターが駆動信号Ｖｄｌの出力側に接続される。抵抗素子Ｒ２１は、トランジスターＴｒ２２のベース－エミッター間を接続し、抵抗素子Ｒ２２は、トランジスターＴｒ２２のベース－コレクター間を接続している。
　抵抗素子Ｒ２１とＲ２２は、駆動信号Ｖｄｈ、Ｖｄｌの電圧間のバイアス（バイアス電圧）の大きさ、すなわち、トランジスターＴｒ２２におけるコレクター－エミッター間の電圧を定める。ここでは、トランジスターＴｒ３１、Ｔｒ３２がエンハンストモードであってよく、電流増幅部３３がＢ級アンプであってもよい。すなわち、この場合、バイアス電圧の大きさは、電流増幅部３３における２つのトランジスターＴｒ３１、Ｔｒ３２のゲート－ソース電圧（動作閾値電圧）の和より小さくてよい。抵抗素子Ｒ２４にかかる電圧は、このバイアス電圧からトランジスターＴｒ２１のベース－エミッター間電圧を引いたものとなる。抵抗素子Ｒ２３にかかる電圧は、トランジスターＴｒ２１のベース－コレクター電圧に対応する。
　図５は、電流増幅部３３及びその出力を示す回路構成図である。
　電流増幅部３３は、ここでは、２つのトランジスターＴｒ３１、Ｔｒ３２（２組のトランジスター）を備える。トランジスターＴｒ３１は、ｐチャンネルのＦＥＴであり、駆動信号Ｖｄｈが入力される。トランジスターＴｒ３２は、ｎチャンネルのＦＥＴであり、駆動信号Ｖｄｈよりも上記バイアス電圧分電圧の低い駆動信号Ｖｄｌが入力される。トランジスターＴｒ３１、Ｔｒ３２のソース端子がそれぞれ出力に接続され、プッシュプル型のソースフォロワーをなして、電流増幅動作を行っている。
　電流増幅部３３の出力信号は、フィードバック信号Ｖｆｂとしてフィードバック部３４に送られ、また、抵抗素子Ｒ４３に入力される。抵抗素子Ｒ４３は、終端抵抗であり、インクジェットヘッド５０（アクチュエーター５１）の負荷の変動による影響を吸収する。抵抗素子Ｒ４３の電流増幅部３３と接続された側（一端）とは反対側の端（他端）からは、出力選択部４０（スイッチング素子）の動作に応じて選択された各アクチュエーター５１（負荷）へ出力信号Ｖｏｕｔが出力される。
　駆動回路３０では、以上の回路構成、特に、フィードバック部３４、負帰還用の抵抗素子Ｒ１５（負帰還回路Ｆ１０）及び終端抵抗である抵抗素子Ｒ４３により、負荷の影響及びその変動に応じた出力信号Ｖｏｕｔのゆがみを低減させている。
　図６は、変形例１の後段増幅部３１２ａの回路構成を示す図である。
　ここでは、後段増幅部３１２は、負帰還回路Ｆ１０の代わりに負帰還回路Ｆ１０ａを有する。負帰還回路Ｆ１０ａは、トランジスターＴｒ１２のコレクター（出力）とトランジスターＴｒ１１のエミッター（入力）との間に、抵抗素子Ｒ１５とコンデンサーＣ１１とが並列に設けられている。この負帰還回路Ｆ１０ａにより、出力信号の特に高周波数側での位相特性が改善される。
　図７は、後段増幅部３１２における負帰還回路の有無に応じた振幅及び位相の周波数特性をシミュレートした結果を示すグラフ図である。ここでは、負帰還回路がない場合、負帰還回路Ｆ１０（抵抗素子）がある場合、及び負帰還回路Ｆ１０ａ（並列に配置された抵抗素子及びコンデンサー）がある場合についてそれぞれ示している。
　負帰還回路があることで、振幅及び位相の高周波数特性が改善していることが分かる。また、コンデンサーを追加することで、さらに位相特性が改善する。
　図８Ａは、変形例２の後段増幅部３１２ｂの回路構成を示し、図８Ｂは、変形例３の後段増幅部３１２ｃの回路構成を示す。
　図８Ａでは、負帰還回路Ｆ１０ｂは、直列に並ぶ抵抗素子Ｒ１６及びコンデンサーＣ１１の組が抵抗素子１５に対して並列に位置している。このような回路であっても、振幅及び位相の特性が改善される。また、特に位相特性を所望の周波数などに合わせて調節するのが容易である。
　図８Ｂでは、負帰還回路Ｆ１０ａは、変形例１と同一である。一方で、変形例３の後段増幅部３１２ｃでは、１段目のエミッター接地回路に対して２段目がトランジスターＴｒ１２、Ｔｒ１３によるカスコード回路となっている。トランジスターＴｒ１３は、トランジスターＴｒ１２と同じ極性、ここでは、ｐｎｐ型トランジスターであり、ベースが接地され（交流的に接地、図示略の直流電圧源により適宜な直流バイアス電圧が印加されていてよい）、エミッターがトランジスターＴｒ１２のコレクターと接続される。これにより、トランジスターＴｒ１３のコレクターから駆動電圧信号Ｖｄが出力される。
　このようにベース接地部分を含むカスコード回路を有する後段増幅部３１２ｄでは、ミラー効果を抑制し、より入力信号を反映した正確な信号を増幅して出力することが可能となる。
　図９は、変形例４の後段増幅部３１２ｄの回路構成を示す図である。
　この後段増幅部３１２ｄでは、実施形態及び変形例１～３の各後段増幅部３１２、４１２ａ～３１２ｃにおける抵抗素子Ｒ１３が削除されている。トランジスターＴｒ１３のコレクター電流は、抵抗素子Ｒ１５、Ｒ１１を介して電圧面Ｖｃに流れることになる。このように負帰還される構成であっても、上記と同様に出力信号の周波数特性を向上させることができる。
　図１０は、変形例の電流増幅部３３ａの回路構成を示す図である。
　電流増幅部３３ａでは、電流増幅部３３におけるＦＥＴのソースフォロワープッシュプル構成の代わりにバイポーラー型のトランジスターＴｒ３１ａ、Ｔｒ３２ａのエミッターフォロワープッシュプル構成を有する。この場合には、トランジスターＴｒ３１ａのエミッターとトランジスターＴｒ３２ａのエミッターとの間に、電流を制限する抵抗素子Ｒ３１、Ｒ３２が設けられて、熱暴走を抑制している。
　なお、この場合、バイアス電圧発生部３２が発振防止用の抵抗素子Ｒ２５、Ｒ２６を有していなくてよい。また、この場合、バイアス電圧発生部３２のトランジスターＴｒ２２とトランジスターＴｒ３１ａ、Ｔｒ３２ａとを熱結合させて、ベース－エミッター間電圧をそろえるようにしてもよい。また、電流増幅部３３ａは、上記実施形態と同様にＢ級アンプでもよく、バイアス電圧は、トランジスターＴｒ３１ａ、Ｔｒ３２ａのベース－エミッター間電圧（動作閾値電圧）の和よりも小さくてよい。
　以上のように、本実施形態の駆動回路３０は、記録素子を備えるインクジェットヘッド５０の記録素子による記録動作に係るアクチュエーター５１に対して、アクチュエーター５１の動作に応じた電力の出力信号を供給する駆動回路３０である。駆動回路３０は、記録素子の動作に係る入力信号Ｖｉｎ（アナログ駆動波形信号）の電圧を増幅して駆動電圧信号Ｖｄを生成する電圧増幅部３１を備え、電圧増幅部３１は、複数の増幅部を有し、複数の増幅部のうち上流側から２個目以降の後段増幅部３１２の少なくともいずれかは、出力する信号を当該後段増幅部３１２の入力側に戻す負帰還回路Ｆ１０を含む。これにより、増幅率の高い画像記録装置において高周波数側まで周波数特性を改善することができるので、容易かつ安定して波形精度のよい駆動信号をアクチュエーター５１に対して出力することができる。これにより、インクジェット記録装置１による画像の画質を適切に維持することができる。
　また、後段増幅部３１２は、トランジスターＴｒ１１、Ｔｒ１２を有し、当該トランジスターＴｒ１１、Ｔｒ１２による増幅を行う。すなわち、トランジスター増幅により大電圧かつ高速変化する増幅信号を精度よく少ない波形のゆがみで生成して、出力させることができる。
　また、負帰還回路Ｆ１０は、後段増幅部３１２のうち最も増幅率が高いものに含まれる。ミラー効果は増幅率の大きい回路に対する影響が大きいので、最も増幅率が高い回路で負帰還させることで、効果的に周波数特性の向上を図ることができる。
　また、後段増幅部３１２は、２つのエミッター接地回路を有し、負帰還回路Ｆ１０は、２つのエミッター接地回路間を接続している。これにより、効率的に高い増幅率を得ることができ、また、増幅時における信号の周波数特性の劣化を抑制することができる。
　また、後段増幅部３１２は、エミッター接地回路とカスコード回路とを有し、負帰還回路Ｆ１０ａは、カスコード回路の出力側のコレクターとエミッター接地回路のエミッターとの間を接続している。このように、２段目にカスコード回路が位置し、最後のトランジスターがベース接地となることで、ミラー効果の影響を効果的に抑えながら高い増幅率を得ることができるので、信号の周波数特性を良好に保つことができる。
　また、後段増幅部３１２の入力端に位置するエミッター接地回路のトランジスターＴｒ１１の出力電圧と供給電圧Ｖｐとの電位差が所定の基準電圧（２Ｖ）以下である。このように、１段目のエミッター接地回路の出力電圧を保つことで、ミラー効果の影響が出にくくなり、信号の周波数特性の劣化を抑制することができる。
　また、複数の増幅部のうち初段の前段増幅部３１１には、ＯＰアンプ３１１ａが用いられて、先に差動増幅を行うので、発振を容易に抑えることができる。
　また、駆動回路３０は、駆動電圧信号Ｖｄの電流を増幅して出力信号Ｖｏｕｔとして出力する電流増幅部３３を備える。最終段で電流増幅して出力することで、多数のアクチュエーター５１の動作有無に応じた大きな電流変動に効果的に対応して安定した電力を出力することができる。
　また、駆動回路３０は、出力信号Ｖｏｕｔの電圧に応じたフィードバック信号Ｖｆｂを電圧増幅部３１に負帰還させるフィードバック部３４を備える。これにより、アクチュエーター５１の容量性成分などの影響による帰還信号の遅延、電力損失、及び供給電圧Ｖｐの揺らぎといった影響をより適切に抑えて、周波数特性のよい良好な波形の出力信号Ｖｏｕｔを最終的に出力させることができる。
　また、電流増幅部３３は、２組のトランジスターＴｒ３１、Ｔｒ３２のプッシュプル動作により電流増幅動作を行う。これにより、待機時の電流消費を低減させることができるので、より効率的に増幅後の適正な駆動波形の出力信号Ｖｏｕｔを出力することができる。
　また、２組のトランジスターＴｒ３１、Ｔｒ３２は、いずれもＦＥＴである。これにより、熱暴走などをしづらく安定して、良好な波形の出力信号Ｖｏｕｔを出力することができる。
　また、２組のトランジスターＴｒ３１ａ、Ｔｒ３２ａは、いずれもバイポーラートランジスターである。この場合、ＦＥＴよりも動作閾値電圧が低く、また、それぞれダイオード１つ分で安定するので、より効率的に安定した波形の出力信号Ｖｏｕｔを出力することができる。
　また、駆動回路３０は、２組のトランジスターＴｒ３１、Ｔｒ３２にそれぞれ供給する駆動信号Ｖｄｈ、Ｖｄｌの間に所定のバイアス電圧を生じさせるバイアス電圧発生部３２を備える。これにより、２組のトランジスターＴｒ３１、Ｔｒ３２がいずれも動作しない不感帯を狭めることができるので、出力信号Ｖｏｕｔの波形のゆがみを抑制することができる。
　また、バイアス電圧発生部３２が生成するバイアス電圧（駆動信号Ｖｄｈ、Ｖｄｌの差）は、２組のトランジスターＴｒ３１、Ｔｒ３２の各動作閾値電圧（ゲート－ソース間の電圧又はベース－エミッター間の電圧）の和よりも小さい。このように、Ｂ級アンプとすることで、アイドル時の消費電力を効果的に低減することができる。
　また、バイアス電圧発生部３２は、２組のトランジスターＴｒ３１、Ｔｒ３２の入力端の間に接続されたバイポーラー型のトランジスターＴｒ２２と、バイポーラー型のトランジスターＴｒ２２のベース－エミッター間及びベース－コレクター間をそれぞれ接続する抵抗素子Ｒ２１、Ｒ２２とを有する。これにより、容易な構成で適切なバイアス電圧を生成することができ、手間及びコストを増大させない。
　また、駆動回路３０は、電流増幅部３３の出力に一端が接続された抵抗素子Ｒ４３を備え、抵抗素子Ｒ４３の電流増幅部３３とは反対側の端から出力信号Ｖｏｕｔを出力する。このように出力側終端部分に終端抵抗を設けることで、アクチュエーター５１の負荷が大きく変動した場合に変動の影響を吸収して、駆動回路３０の各部に悪影響を与えて信号を不安定化、劣化させるのを抑制することができる。
　また、本実施形態のインクジェット記録装置１は、上記の駆動回路３０と、出力信号が入力されるインクジェットヘッド５０と、を備える。インクジェットヘッド５０に上記駆動回路３０から安定して周波数特性の良好な駆動信号が入力されることで、このインクジェット記録装置１では、適正な画質を安定して維持した画像を記録、出力することができる。
　なお、電圧増幅部３１において、後段増幅部３１２を複数有し、当該複数の後段増幅部３１２が直列に接続されていてもよい。この場合、複数の後段増幅部３１２の増幅率は、各々異なっていてもよく、また、ｎｐｎ型のトランジスターとｐｎｐ型のトランジスターの順番なども適宜入れ替えられてよい。複数の後段増幅部３１２の全てに負帰還回路Ｆ１０が設けられていなくてもよく、例えば、増幅率が一番大きいものを含む一部に負帰還回路が設けられていてもよい。
　また、後段増幅部３１２は、２つのエミッター接地回路の組み合わせ又はエミッター接地回路とカスコード回路の組み合わせに限られるものではない。また、カスコード回路にブートストラップがかけられていてもよい。また、後段増幅部３１２にＯＰアンプが含まれてもよい。ただし、この場合、ＯＰアンプを直接増幅に用いなくてもよい。
　また、上記実施の形態では、前段増幅部３１１がＯＰアンプ３１１ａによる増幅を行うものとして示したが、これに限られなくてもよい。
　また、上記実施の形態では、電流増幅部３３が２つのトランジスターによるプッシュプル動作を行って電流増幅を行うこととしたが、２組のトランジスターがそれぞれダーリントン接続又はインバーテッドダーリントン接続などにより複数のトランジスターを有していてもよい。
　また、上記実施の形態では、ＤＡＣ２０で駆動波形に係るデジタル信号をアナログ変換して電圧及び電流の増幅を行ったが、外部からアナログ信号を取得して当該アナログ信号を単純に増幅して出力しても良いし、反対に、ＤＡＣ２０と駆動回路３０とが同一の基板（チップ）上にまとめて設けられてもよい。さらに、駆動波形信号出力部１０も駆動回路３０と同一基板（チップ）上に設けられてもよい。
　また、上記実施の形態では、インクの吐出有無のみを切り替えることとしたが、インクの吐出量を複数段階で切替可能であってもよい。この場合には、駆動波形の種類を増やしたり、複数の駆動波形の組合せで一回のインク吐出を行わせたりすることができる。
　また、上記実施の形態では、圧電素子を負荷要素として用いたピエゾ式のインクジェット記録装置を例に挙げて説明したが、抵抗素子などの発熱によりインクを気泡化させて圧力を加えるサーマル式のインクジェット記録装置についても本発明を適用可能である。なお、ピエゾ式を用いた場合には、サーマル式よりも圧電素子の容量性負荷の影響が帰還信号に出やすいので、出力信号ＶｏｕｔとＯＰアンプ３１１ａの出力電圧信号とを合成して負帰還させることによる安定性の向上の効果がより顕著となりやすい。
　また、上記実施の形態では、記録素子としてインクを吐出するノズルが配列されたインクジェット記録装置を例に挙げて説明したが、配列された複数の記録素子を動作させて画像を記録する他の画像記録装置、例えば、ＬＥＤプリンターなどに対しても本発明を適用することができる。
　また、上述した回路構成は、基本部分であり、信号を安定させるために抵抗素子及び／又はコンデンサーなどを周知の各所に設けることができる。
　その他、上記実施の形態で示した具体的な細部は、本発明の趣旨を逸脱しない範囲において適宜変更可能である。
　この発明は、記録ヘッドの駆動回路及び画像記録装置に利用することができる。
１     インクジェット記録装置
１０   駆動波形信号出力部
１１   コントローラー
１２   記憶部
１５   抵抗素子
２０   アナログ変換部
３０   駆動回路
３１   電圧増幅部
３１１ 前段増幅部
３１１ａ      ＯＰアンプ
３１２、３１２ａ～３１２ｄ  後段増幅部
３２   バイアス電圧発生部
３３、３３ａ  電流増幅部
３４   フィードバック部
４０   出力選択部
５０   インクジェットヘッド
５１   アクチュエーター
６０   直流電圧変換部
１００ 駆動部
Ｆ１０、Ｆ１０ａ、Ｆ１０ｂ  負帰還回路
Ｖｄ   駆動電圧信号
Ｖｆｂ フィードバック信号
Ｖｉｎ 入力信号
Ｖｏｕｔ      出力信号
Ｖｐ   供給電圧

Claims (17)

  1. 　記録素子を備える記録ヘッドの前記記録素子による記録動作に係る負荷要素に対して、前記負荷要素の動作に応じた電力の出力信号を供給する記録ヘッドの駆動回路であって、
    　前記記録素子の動作に係るアナログ駆動波形信号の電圧を増幅して駆動電圧信号を生成する電圧増幅部を備え、
    　前記電圧増幅部は、複数の増幅部を有し、
    　前記複数の増幅部のうち上流側から２個目以降の後段増幅部の少なくともいずれかは、出力する信号を当該後段増幅部の入力側に戻す信号帰還部を含む
    　記録ヘッドの駆動回路。
  2. 　前記後段増幅部は、トランジスターを有し、当該トランジスターによる増幅を行う請求項１記載の記録ヘッドの駆動回路。
  3. 　前記信号帰還部は、前記後段増幅部のうち最も増幅率が高いものに含まれる請求項１又は２記載の記録ヘッドの駆動回路。
  4. 　前記後段増幅部は、２つのエミッター接地回路を有し、
    　前記信号帰還部は、前記２つのエミッター接地回路間を接続している
    　請求項２又は３記載の記録ヘッドの駆動回路。
  5. 　前記後段増幅部は、エミッター接地回路とカスコード回路とを有し、
    　前記信号帰還部は、前記カスコード回路の出力側のコレクターと前記エミッター接地回路のエミッターとの間を接続している
    　請求項２又は３記載の記録ヘッドの駆動回路。
  6. 　前記後段増幅部の入力端に位置する前記エミッター接地回路のトランジスターの出力電圧と供給される電源電圧との電位差が所定の基準電圧以下である請求項４又は５記載の記録ヘッドの駆動回路。
  7. 　前記複数の増幅部のうち初段の前段増幅部には、オペアンプが用いられる請求項２～６のいずれか一項に記載の記録ヘッドの駆動回路。
  8. 　前記駆動電圧信号の電流を増幅して前記出力信号として出力する電流増幅部を備える請求項１～７のいずれか一項に記載の記録ヘッドの駆動回路。
  9. 　前記出力信号の電圧に応じた帰還信号を前記電圧増幅部に負帰還させる帰還部を備える請求項８記載の記録ヘッドの駆動回路。
  10. 　前記電流増幅部は、２組のトランジスターのプッシュプル動作により電流増幅動作を行う請求項８又は９記載の記録ヘッドの駆動回路。
  11. 　前記２組のトランジスターは、いずれもＦＥＴである請求項１０記載の記録ヘッドの駆動回路。
  12. 　前記２組のトランジスターは、いずれもバイポーラートランジスターである請求項１０記載の記録ヘッドの駆動回路。
  13. 　前記２組のトランジスターにそれぞれ供給する前記駆動電圧信号の間に所定のバイアス電圧を生じさせるバイアス生成部を備える請求項１０～１２のいずれか一項に記載の記録ヘッドの駆動回路。
  14. 　前記バイアス生成部が生成する前記バイアス電圧は、前記２組のトランジスターの各動作閾値電圧の和よりも小さい請求項１３記載の記録ヘッドの駆動回路。
  15. 　前記バイアス生成部は、前記２組のトランジスターの入力端の間に接続されたバイポーラートランジスターと、前記バイポーラートランジスターのベース－エミッター間及びベース－コレクター間をそれぞれ接続する抵抗素子とを有する請求項１３又は１４記載の記録ヘッドの駆動回路。
  16. 　前記電流増幅部の出力に一端が接続された抵抗素子を備え、前記抵抗素子の他端から前記出力信号を出力する請求項８～１５のいずれか一項に記載の記録ヘッドの駆動回路。
  17. 　請求項１～１６のいずれか一項に記載の記録ヘッドの駆動回路と、
    　前記出力信号が入力される記録ヘッドと、
    　を備える画像記録装置。
PCT/JP2019/023847 2019-06-17 2019-06-17 記録ヘッドの駆動回路及び画像記録装置 WO2020255188A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2021528044A JP7238986B2 (ja) 2019-06-17 2019-06-17 記録ヘッドの駆動回路及び画像記録装置
US17/617,780 US11993080B2 (en) 2019-06-17 2019-06-17 Drive circuit of recording head and image recorder
PCT/JP2019/023847 WO2020255188A1 (ja) 2019-06-17 2019-06-17 記録ヘッドの駆動回路及び画像記録装置
EP19934089.4A EP3984752B1 (en) 2019-06-17 2019-06-17 Drive circuit of recording head and image recorder
CN201980097502.1A CN113993705B (zh) 2019-06-17 2019-06-17 记录头的驱动电路以及图像记录装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2019/023847 WO2020255188A1 (ja) 2019-06-17 2019-06-17 記録ヘッドの駆動回路及び画像記録装置

Publications (1)

Publication Number Publication Date
WO2020255188A1 true WO2020255188A1 (ja) 2020-12-24

Family

ID=74040163

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/023847 WO2020255188A1 (ja) 2019-06-17 2019-06-17 記録ヘッドの駆動回路及び画像記録装置

Country Status (5)

Country Link
US (1) US11993080B2 (ja)
EP (1) EP3984752B1 (ja)
JP (1) JP7238986B2 (ja)
CN (1) CN113993705B (ja)
WO (1) WO2020255188A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030202024A1 (en) * 2002-04-30 2003-10-30 Corrigan George H. Self-calibration of power delivery control to firing resistors
JP2005169737A (ja) 2003-12-09 2005-06-30 Ricoh Co Ltd 駆動波形生成回路、駆動波形生成方法および画像形成装置
JP2008018657A (ja) * 2006-07-14 2008-01-31 Konica Minolta Holdings Inc 液体噴射ヘッドの電圧制御装置、液体噴射ヘッドの電圧制御方法及び液体噴射装置。
JP2012045913A (ja) * 2010-08-30 2012-03-08 Fujifilm Corp 液体吐出ヘッドの駆動装置、液体吐出装置、及びインクジェット記録装置
WO2016181946A1 (ja) * 2015-05-13 2016-11-17 コニカミノルタ株式会社 記録ヘッドの駆動回路及び画像記録装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2311017C (en) * 1999-06-14 2004-07-20 Canon Kabushiki Kaisha Recording head, substrate for use of recording head, and recording apparatus
JP2004181678A (ja) * 2002-11-29 2004-07-02 Canon Inc 記録ヘッド
JP4403786B2 (ja) * 2003-12-01 2010-01-27 富士ゼロックス株式会社 インクジェット記録ヘッドの駆動回路、インクジェット記録ヘッド、及びインクジェットプリンタ

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030202024A1 (en) * 2002-04-30 2003-10-30 Corrigan George H. Self-calibration of power delivery control to firing resistors
JP2005169737A (ja) 2003-12-09 2005-06-30 Ricoh Co Ltd 駆動波形生成回路、駆動波形生成方法および画像形成装置
JP2008018657A (ja) * 2006-07-14 2008-01-31 Konica Minolta Holdings Inc 液体噴射ヘッドの電圧制御装置、液体噴射ヘッドの電圧制御方法及び液体噴射装置。
JP2012045913A (ja) * 2010-08-30 2012-03-08 Fujifilm Corp 液体吐出ヘッドの駆動装置、液体吐出装置、及びインクジェット記録装置
WO2016181946A1 (ja) * 2015-05-13 2016-11-17 コニカミノルタ株式会社 記録ヘッドの駆動回路及び画像記録装置

Also Published As

Publication number Publication date
EP3984752A4 (en) 2022-07-06
CN113993705B (zh) 2023-05-05
CN113993705A (zh) 2022-01-28
US11993080B2 (en) 2024-05-28
EP3984752A1 (en) 2022-04-20
EP3984752B1 (en) 2023-09-27
US20220227129A1 (en) 2022-07-21
JPWO2020255188A1 (ja) 2020-12-24
JP7238986B2 (ja) 2023-03-14

Similar Documents

Publication Publication Date Title
JP6662380B2 (ja) 記録ヘッドの駆動回路及び画像記録装置
US6068360A (en) Printer head drive system having negative feedback control
JP3503656B2 (ja) インクジェットヘッドの駆動装置
US20050231179A1 (en) Capacitive load driving circuit, droplet ejection device, droplet ejection unit and inkjet head driving circuit
US9048792B2 (en) Power amplifier and liquid jet printing apparatus
JP2001260358A (ja) インクジェット記録ヘッドの駆動装置及びその方法
JP2009153272A (ja) 容量性負荷の駆動回路及び液滴噴射装置
WO2020255188A1 (ja) 記録ヘッドの駆動回路及び画像記録装置
WO2017212865A1 (ja) インクジェットヘッドの駆動波形信号出力装置、インクジェット記録装置及びインクジェットヘッドの駆動波形信号出力方法
JP4433709B2 (ja) インクジェットヘッドの駆動回路
JP6911848B2 (ja) インクジェットヘッドの駆動波形増幅回路、インクジェット記録装置及びインクジェットヘッドの駆動波形増幅方法
JP4765880B2 (ja) 液滴吐出制御装置および液滴吐出装置
JP4438393B2 (ja) 駆動波形生成回路、駆動波形生成方法および画像形成装置
JP3653939B2 (ja) 記録装置用ヘッド駆動装置
JP2002059545A (ja) 印刷装置の駆動電力制御
JP3424791B2 (ja) プリンタヘッドの駆動回路
JP6687019B2 (ja) インクジェットヘッドの駆動装置、インクジェットヘッド及びインクジェット記録装置
JP3156405B2 (ja) インクジェットヘッドの駆動方法
JP5045936B2 (ja) 容量性負荷の駆動回路及び液体吐出装置
JP2000101364A (ja) プリドライバー回路およびそれを用いたドライバー回路
JP2009178923A (ja) 容量性負荷駆動回路、液体噴射ヘッド及び液体吐出装置
JPH1120155A (ja) 記録装置用ヘッド駆動装置
JP2005254644A (ja) 印刷ヘッド駆動回路
JP2003285439A (ja) インクジェット式プリンタのヘッド駆動装置
JPH09277514A (ja) インクジェットヘッドの駆動装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19934089

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2021528044

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2019934089

Country of ref document: EP

Effective date: 20220117