JP2002059545A

JP2002059545A - 印刷装置の駆動電力制御

Info

Publication number: JP2002059545A
Application number: JP2000248243A
Authority: JP
Inventors: Atsushi Umeda; 篤梅田
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2000-08-18
Filing date: 2000-08-18
Publication date: 2002-02-26

Abstract

(57)【要約】【課題】キャリッジ上の回路において過大な熱を発生
させることなく、歪みの少ない駆動信号を電気機械変換
素子へ供給する技術を提供する。【解決手段】電気機械変換素子に供給すべき駆動信号の
第１の電圧波形に応じて変化する第２の電圧波形を発生
する第２の電圧波形発生部を印刷装置本体内に、第２の
電圧波形を電源電圧として用いるとともに、前記第１の
電圧波形を制御入力として用いて前記駆動信号を生成し
て前記電気機械変換素子に供給する駆動信号供給部をキ
ャリッジ上に設けることを特徴とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、印刷装置に用い
られてインクを吐出する電気機械変換素子を動作させる
ための駆動電力を制御する技術に関する。

【０００２】

【従来の技術】インクジェットプリンタやインクジェッ
トプロッタなどの各種インクジェット記録装置（「印刷
装置」とも呼ぶ）に用いられる印刷ヘッドには、ピエゾ
素子などのように電気信号を機械力に変換する電気機械
変換素子を用いて、ノズルからインク滴を吐出する方式
のものが知られている。このような印刷装置は、ピエゾ
素子に所定の波形の駆動電圧を加えるために、駆動電力
制御回路を備えている。

【０００３】図１２は、従来の駆動電力制御回路と印刷
ヘッドの回路構成の例を示す図である。印刷装置の本体
側には駆動電力制御回路２００が設けられており、印刷
ヘッドが搭載されるキャリッジには駆動回路２１０が設
けられている。駆動電力制御回路２００と駆動回路２１
０とは、柔軟なケーブル２３０で電気的に接続されてい
る。駆動回路２１０は、各ノズル毎に、アナログスイッ
チ回路２１２とピエゾ素子２１４とを有している。駆動
電力制御回路２００は、駆動波形発生部２０２と、２個
のトランジスタ２０４，２０６と、電源２０８とを備え
ている。２つのトランジスタ２０４，２０６は、電源２
０８と接地電位との間に直列に接続されている。２つの
トランジスタ２０４，２０６のエミッタ間の節点は、ケ
ーブル２３０に接続されている。また、２つのトランジ
スタ２０４，２０６のベース端子には、駆動波形発生部
２０２で生成された基準駆動波形信号ＣＯＭrefが共通
に供給されている。この結果、２つのトランジスタ２０
４，２０６は、基準駆動波形信号ＣＯＭrefとほぼ同一
の波形を有し、より大電流である共通駆動信号ＣＯＭ
を、ケーブル２３０を介して駆動回路２１０に供給す
る。すなわち、２つのトランジスタ２０４，２０６は、
ピエゾ素子２１４に印加される駆動信号の電流を増幅す
る電流増幅器として構成されている。

【０００４】なお、図１２において、ケーブル２３０上
に描かれたコイルは、ケーブル２３０がインダクタンス
成分を有することを示すものである。このインダクタン
ス成分は、駆動電力制御回路２００とキャリッジ上の駆
動回路２１０との間が、柔軟で長いケーブル２３０で接
続されているために生じているものである。

【０００５】

【発明が解決しようとする課題】図１３は、従来の駆動
電力制御回路における基準駆動波形信号ＣＯＭrefと共
通駆動波形信号ＣＯＭとを比較して示す図である。ピエ
ゾ素子２１４に印加される共通駆動信号ＣＯＭは、ケー
ブル２３０のインダクタンスの影響によって歪みを受
け、基準駆動波形信号ＣＯＭref（すなわち理想的な波
形）とは多少異なる波形を有する。このような歪みは、
近年、印刷速度の高速化等を目的としてノズル数が増加
し、これに伴って共通駆動信号ＣＯＭの電流が増加する
のに従ってさらに顕著になる傾向にある。

【０００６】共通駆動波形信号ＣＯＭの歪みを低減する
ためには、たとえば、電流増幅器を構成する２個のトラ
ンジスタ２０４，２０６をキャリッジ上に設ければよ
い。しかし、この場合には、これらのトランジスタ２０
４，２０６による発熱によって、キャリッジ上の回路の
発熱量が大きくなるという問題があった。

【０００７】この発明は、従来技術における上述の課題
を解決するためになされたものであり、キャリッジ上の
回路での発熱量を過度に増大させることなく、従来より
も歪みの少ない駆動信号を電気機械変換素子に供給する
ことのできる技術を提供することを目的とする。

【０００８】

【課題を解決するための手段およびその作用・効果】上
述の課題の少なくとも一部を解決するため、本発明の印
刷装置は、複数のノズルからインクを吐出することによ
って印刷を行う印刷装置であって、前記印刷装置の本体
と、複数のノズルと、前記複数のノズルからインクを吐
出させるための複数の電気機械変換素子とを有する印刷
ヘッドが搭載され、主走査方向に移動可能なキャリッジ
と、前記複数の電気機械変換素子に印加するための駆動
電力を制御する駆動電力制御回路と、を備え、前記駆動
電力制御回路は、前記本体内に設けられ、前記電気機械
変換素子に供給すべき駆動信号の第１の電圧波形を発生
させる第１の電圧波形発生部と、前記本体内に設けら
れ、前記第１の電圧波形に応じて、前記第１の電圧波形
に伴って変化する第２の電圧波形を発生する第２の電圧
波形発生部と、前記キャリッジ上に設けられ、前記第２
の電圧波形を電源電圧として用いるとともに、前記第１
の電圧波形を制御入力として用いて前記駆動信号を生成
して前記電気機械変換素子に供給する駆動信号供給部
と、を備えることを特徴とする。

【０００９】最終的な駆動信号を生成する駆動信号供給
部は、キャリッジ上に設けられているので、従来よりも
歪みの少ない駆動信号をピエゾ素子に供給することがで
きる。さらに、駆動信号を生成するための回路の大きな
熱発生源は第２の電圧波形生成部と駆動信号供給部とに
分かれており、第２の電圧波形生成部は本体内に設けら
れているので、キャリッジ上の回路における熱発生量を
過度に増加させることがないという効果がある。

【００１０】上記制御回路において、前記第２の電圧波
形は、前記第２の電圧波形部の出力端子のうち高電位側
では、前記第１の電圧波形より電位が高く、前記第２の
電圧波形部の出力端子のうち高電位側では、前記第１の
電圧波形より電位が低いようにするのが好ましい。

【００１１】こうすれば、駆動信号供給部に対して確実
に、その作動に必要な電力を供給することができる。

【００１２】上記制御回路において、前記第２の電圧波
形発生部は、導電型が互いに異なる第１のトランジスタ
対を備えており、前記第１のトランジスタ対の共通制御
入力として前記第１の電圧波形が供給されているととも
に、前記第１のトランジスタ対の間に前記駆動信号供給
部が直列に接続されているようにしても良い。

【００１３】また、上記制御回路において、前記駆動信
号供給部は、前記第１のトランジスタ対の間において互
いに直列に接続され、導電型が互いに異なる第２のトラ
ンジスタ対を備えており、前記第２のトランジスタ対の
共通制御入力として前記第１の電圧波形が供給されてい
るとともに、前記第２のトランジスタ対の直列接続の中
央の節点から前記駆動信号が出力されているようにして
も良い。

【００１４】なお、本発明は、印刷装置、駆動波形生成
装置、駆動波形生成方法等の種々の形態で実現すること
が可能である。

【００１５】

【発明の実施の形態】次に、本発明の実施の形態を実施
例に基づいて以下の順序で説明する。Ａ．印刷装置の構成：Ｂ．実施例の駆動電力制御回路の構成と動作：

【００１６】Ａ．印刷装置の構成：図１は、本発明の一
実施例としてのプリンタ２０の概略構成図である。この
プリンタ２０は、紙送りモータ２３によって印刷用紙Ｐ
を副走査方向に搬送する副走査送り機構と、キャリッジ
モータ２４によってキャリッジ３０をプラテン２６の軸
方向（主走査方向）に往復動させる主走査送り機構と、
キャリッジ３０に搭載された記録ヘッド５０（図示せ
ず）を駆動してインクの吐出およびドット形成を制御す
るヘッド駆動機構と、これらの紙送りモータ２３，キャ
リッジモータ２４，記録ヘッド５０および操作パネル３
２との信号のやり取りを司る制御回路４０とを備えてい
る。制御回路４０は、コネクタ５９を介してコンピュー
タ９０に接続されている。

【００１７】印刷用紙Ｐを搬送する副走査送り機構は、
紙送りモータ２３の回転をプラテン２６と用紙搬送ロー
ラ（図示せず）とに伝達するギヤトレインを備える（図
示省略）。また、キャリッジ３０を往復動させる主走査
送り機構は、プラテン２６の軸と並行に架設されキャリ
ッジ３０を摺動可能に保持する摺動軸３４と、キャリッ
ジモータ２４との間に無端の駆動ベルト３６を張設する
プーリ３８と、キャリッジ３０の原点位置を検出する位
置センサ３９とを備えている。

【００１８】図２は、制御回路の内部の構成を示すブロ
ック図である。制御回路４０は、コンピュータ９０から
の印刷信号等を受け取るインタフェース４１と、各種デ
ータの記憶を行うＲＡＭ４２と、各種データ処理のため
のルーチン等を記憶したＲＯＭ４３と、発振回路４４
と、ＣＰＵ等からなる制御部４５と、駆動波形生成回路
４６と、紙送りモータ２３やキャリッジモータ２４や記
録ヘッド（「印刷ヘッド」とも呼ぶ）５０に印刷信号や
駆動信号を送るためのインタフェース４７と、を備えて
いる。

【００１９】ＲＡＭ４２は、受信バッファ４２Ａや中間
バッファ４２Ｂあるいは出力バッファ４２Ｃとして利用
される。コンピュータ９０からの印刷信号は、インタフ
ェース４１を介して受信バッファ４２Ａに蓄えられる。
このデータは、中間コードに変換されて中間バッファ４
２Ｂに蓄えられる。そして、ＲＯＭ４３内のフォントデ
ータやグラフィック関数等を参照して制御部４５により
必要な処理が行われ、ドットパターンデータが展開さ
れ、出力バッファ４２Ｃに記憶される。ドットパターン
データは、インタフェース４７を介してキャリッジ３０
上の記録ヘッド５０に送られる。

【００２０】図３は、記録ヘッド５０の電気的な構成を
示すブロック図である。記録ヘッド５０は、ノズルの数
に対応した複数のシフトレジスタ５１Ａ〜５１Ｎと、複
数のラッチ回路５２Ａ〜５２Ｎと、複数のレベルシフタ
５３Ａ〜５３Ｎと、複数のスイッチ回路５４Ａ〜５４Ｎ
と、複数のピエゾ素子５５Ａ〜５５Ｎと、を備えてい
る。印刷信号ＳＩは、発振回路４４からのクロック信号
ＣＬＫに同期してシフトレジスタ５１Ａ〜５１Ｎに入力
される。そして、ラッチ信号ＬＡＴに同期してラッチ回
路５２Ａ〜５２Ｎにラッチされる。ラッチされた印刷信
号ＳＩは、レベルシフタ５３Ａ〜５３Ｎによりスイッチ
回路５４Ａ〜５４Ｎを駆動できる電圧まで増幅され、ス
イッチ回路５４Ａ〜５４Ｎに供給される。スイッチ回路
５４Ａ〜５４Ｎの入力側には、後述する共通駆動信号Ｃ
ＯＭが入力され、出力側にはピエゾ素子５５Ａ〜５５Ｎ
が接続されている。

【００２１】スイッチ回路５４Ａ〜５４Ｎは、例えば、
印刷信号ＳＩが「１」の場合は駆動信号ＣＯＭをピエゾ
素子５５Ａ〜５５Ｎに供給して動作させ、「０」の場合
は遮断して動作させない。ピエゾ素子は、周知のよう
に、電圧の印加により結晶構造が歪み、電気−機械エネ
ルギの変換を極めて高速に行う素子である。図示しない
が、駆動信号ＣＯＭがピエゾ素子５５Ａ〜５５Ｎに供給
されると、それに応じてピエゾ素子５５Ａ〜５５Ｎは変
形し、インク室の壁も変形する。これによりノズルから
のインク滴の吐出を制御する。吐出されたインク滴が印
刷媒体に付着することにより印刷が行われる。

【００２２】図２に示すように、キャリッジ３０に搭載
された記録ヘッド５０は、ＦＦＣ（ＦＬＥＸＩＢＬＥ
ＦＬＡＴＣＡＢＬＥ）と呼ばれるケーブルを介して、
制御回路４０に接続されている。このケーブルＦＦＣ
は、記録ヘッド５０と制御回路４０との間の長い距離を
接続するとともに、キャリッジ３０の動きに追従できる
ように変形可能となっている。このため、ケーブルＦＦ
Ｃは、記録ヘッド５０の駆動信号の歪みの原因となるイ
ンダクタンス成分を有する。

【００２３】なお、本明細書においては、キャリッジ３
０とケーブルＦＦＣ以外の印刷装置の部分を「印刷装置
本体」または単に「本体」と呼ぶ。ここで、「印刷装置
本体」とは、キャリッジ３０とは異なり、印刷を実行す
るために移動する必要がない部分を意味する。

【００２４】図４は、記録ヘッド５０の内部の概略構成
を示す説明図である。図示しないインク用カートリッジ
が記録ヘッド５０に装着されると、インク用カートリッ
ジ内のインクが導入管７１〜７６を介して吸い出され、
図４に示したように、記録ヘッド５０下部に設けられた
記録ヘッド５０の各インク室（図示せず）に導かれる。
記録ヘッド５０は、複数のノズルｎと、各ノズルｎに設
けられたピエゾ素子５５を動作させるためのアクチュエ
ータ回路１３０と、を有している。

【００２５】図５は、ピエゾ素子５５によるノズルｎの
駆動原理を示す説明図である。ピエゾ素子５５は、ノズ
ルｎまでインクを導くインク通路８０に接する位置に設
置されている。本実施例では、ピエゾ素子５５の両端に
設けられた電極間に所定の波形を有する電圧を印加する
ことにより、図５（Ｂ）に示すように、ピエゾ素子５５
が急速に伸張し、インク通路８０の一側壁を変形させ
る。この結果、インク通路８０の体積は、ピエゾ素子５
５の伸張に応じて収縮し、この収縮分に相当するインク
が、粒子Ｉｐとなって、ノズルｎの先端から高速に吐出
される。このインク粒子Ｉｐがプラテン２６（図１）に
装着された用紙Ｐに染み込むことにより、印刷が行なわ
れることになる。なお、ピエゾ素子は、いわゆるたわみ
振動モードと縦振動モードのいずれのモードで動作させ
てもよい。

【００２６】Ｂ．実施例の駆動電力制御回路の構成と動
作：図６は、本発明の第１実施例の駆動電力制御回路を
示す図である。この第１実施例の駆動電力制御回路は、
制御回路４０内に設けられた駆動波形生成回路４６（図
２）と、記録ヘッド５０に設けられたアクチュエータ回
路１３０と、これらの回路４６、１３０の間を接続する
ケーブルＦＦＣとを備える。駆動波形生成回路４６は、
基準電圧発生部１２２と、第１段の電力制御回路１２４
とを有している。第１段の電力制御回路１２４は、直流
電源１２０と、ＮＰＮ型の第１のトランジスタＱ１と、
ＰＮＰ型の第２のトランジスタＱ２とを有している。第
１のトランジスタＱ１のベース端子は、抵抗Ｒ_Cを介し
て直流電源１２０の正極に接続されているとともに、抵
抗Ｒ_Aを介して基準電圧発生部１２２の出力端子にも接
続されている。また、第１のトランジスタＱ１のコレク
タ端子は、直流電源１２０の正極に接続されている。第
２のトランジスタＱ２のベース端子は、抵抗Ｒ_Dを介し
て直流電源１２０の負極に接続されているとともに、抵
抗Ｒ_Bを介して基準電圧発生部１２２の出力端子にも接
続されている。また、第２のトランジスタＱ２のコレク
タ端子は、直流電源１２０の負極に接続されている。な
お、直流電源１２０の負極は接地されている。

【００２７】アクチュエータ回路１３０は、第２段の電
力制御回路１３２と、各ノズル毎に設けられたアナログ
スイッチ回路５４およびピエゾ素子５５と、を有してい
る。第２段の電力制御回路１３２は、ＮＰＮ型の第３の
トランジスタＱ３と、ＰＮＰ型の第４のトランジスタＱ
４とを有している。第３のトランジスタＱ３のベース端
子と第４のトランジスタＱ４のベース端子とは、基準電
圧発生部１２２の出力端子にケーブルＦＦＣを介して共
通に接続されている。また、第３のトランジスタＱ３の
エミッタ端子と第４のトランジスタＱ４のエミッタ端子
とは、ピエゾ素子５５にアナログスイッチ回路５４を介
して共通に接続されている。また、第３のトランジスタ
Ｑ３のコレクタ端子は、第１のトランジスタＱ１のエミ
ッタ端子に、第４のトランジスタＱ３のコレクタ端子
は、第２のトランジスタＱ２のエミッタ端子に、それぞ
れケーブルＦＦＣ介して接続されている。なお、ピエゾ
素子５５の負極は接地されている。

【００２８】基準電圧発生部１２２は、ピエゾ素子５５
に供給すべき電圧波形を有する基準電圧信号ＣＯＭ１を
生成する。第１段の電力制御回路１２４は、この基準電
圧信号ＣＯＭ１に応じて、第２段の電力制御回路１３２
の電源電圧を可変に制御するための回路である。第１段
の電力制御回路１２４の第１のトランジスタＱ１のベー
ス端子には、直流電源１２０の電源電圧Ｖ_CCと基準電圧
信号ＣＯＭ１の電位差を２つの抵抗Ｒ_A，Ｒ_Cによって分
圧した電圧が印加されている。この結果、第１のトラン
ジスタＱ１のベース端子には、基準電圧信号ＣＯＭ１の
電圧レベルよりもやや高い電圧が印加される。同様に、
第２のトランジスタＱ２のベース端子には、基準電圧信
号ＣＯＭ１の電圧が、２つの抵抗Ｒ_B，Ｒ_Dによって分圧
されて印加されている。この結果、第２のトランジスタ
Ｑ２のベース端子には、基準電圧信号ＣＯＭ１の電圧よ
りもやや低い電圧が印加される。従って、これらの２つ
のトランジスタＱ１，Ｑ２のエミッタから出力される信
号ＣＯＭ２ａ、ＣＯＭ２ｂは、基準電圧信号ＣＯＭ１の
変化に伴って変化するように調整される。なお、以下で
は信号ＣＯＭ２ａ、ＣＯＭ２ｂを、「可変電圧信号」と
呼ぶ。また、第１のトランジスタＱ１から出力される可
変電圧信号ＣＯＭ２ａを「高電位側可変電圧信号」と呼
び、第２のトランジスタＱ２から出力される可変電圧信
号ＣＯＭ２ｂを「低電位側可変電圧信号」と呼ぶ。

【００２９】図７は、基準電圧信号ＣＯＭ１の波形と、
可変電圧信号ＣＯＭ２ａ、ＣＯＭ２ｂの波形とを比較し
て示す説明図である。この図から理解できるように、高
電位側の可変電圧信号ＣＯＭ２ａは、基準電圧信号ＣＯ
Ｍ１よりも電位が高く、低電位側の可変電圧信号ＣＯＭ
２ｂは、基準電圧信号ＣＯＭ１よりも電位が低い。

【００３０】これらの可変電圧信号ＣＯＭ２ａ、ＣＯＭ
２ｂは、第２段の電力制御回路１３２の電源電圧として
供給される。第２段の電力制御回路１３２の２つのトラ
ンジスタＱ３，Ｑ４のベース端子には、基準駆動信号Ｃ
ＯＭ１がそのまま印加されている。従って、これらの２
つのトランジスタＱ３，Ｑ４の中央の節点からは、基準
駆動信号ＣＯＭ１とほぼ同じ電圧波形を有する共通駆動
信号ＣＯＭが出力される。

【００３１】基準電圧信号ＣＯＭ１は比較的小電流の信
号であり、可変電圧信号ＣＯＭ２ａ、ＣＯＭ２ｂと共通
駆動信号ＣＯＭは比較的大電流の信号である。しかし、
共通駆動信号ＣＯＭは、キャリッジ３０上に設けられた
第２段の電力制御回路１３２で生成された後に、長いケ
ーブルを経ることなくピエゾ素子５５に印加される。ま
た、共通駆動信号ＣＯＭを生成するために第２段の電力
制御回路１３２の制御入力として用いられる基準電圧信
号ＣＯＭ１は、比較的小電流の信号なので、長いケーブ
ルＦＦＣを経ても、大電流の信号が長いケーブルを流れ
る場合に比べて歪が少ない。従って、本実施例の第２の
電力制御回路１３２は、従来に比べて歪みの少ない共通
駆動信号ＣＯＭを生成することが可能である。

【００３２】また、電流制御は、第１段の電力制御回路
１２４と第２段の電力制御回路１３２との２段階で行わ
れるので、１段の電力制御回路をキャリッジ上に設ける
場合に比べて、キャリッジ上の回路における発熱量が少
なくて済むという利点もある。

【００３３】図８は、本発明の第１実施例の駆動電力制
御回路がピエゾ素子５５に充電している状態とそのとき
の各トランジスタのエミッタの電位を示す図である。こ
れは、ピエゾ素子５５に印加する電圧が上昇している状
態であり、この印加電圧の上昇のために、すべてのピエ
ゾ素子５５の静電容量の総和に応じた電流をピエゾ素子
５５に流し込んでいる状態である。

【００３４】図８（ａ）の回路に示す太い線がピエゾ素
子５５に電流を流し込むための主な経路である。まず、
トランジスタＱ１に着目する。直流電源１２０から出た
電流は、トランジスタＱ１のコレクタに供給され、この
ときの電位はＶ_CCである。この電流は、トランジスタＱ
１のエミッタから出力されるが、このときの電位はトラ
ンジスタＱ１のベースの電位より、一般的に、０．６Ｖ
低い。これはＮＰＮ型シリコントランジスタの一般的特
性に基づくものである。

【００３５】トランジスタＱ１のベースの電位は、抵抗
Ｒ_Aの上端の電位と同じである。また、トランジスタＱ
１のベースの電位は、（Ｒ_A・Ｖ_CC＋Ｒ_C・Ｖ_R）／（Ｒ_A
＋Ｒ _C）となる。以上より、トランジスタＱ１のエミッ
タの電位は、（Ｒ_A・Ｖ_CC＋Ｒ _C・Ｖ_R）／（Ｒ_A＋Ｒ_C）
−０．６Ｖであることが分かる。

【００３６】次に、トランジスタＱ３に着目する。トラ
ンジスタＱ３のコレクタの電位は、トランジスタＱ１の
エミッタに直接接続されているので、トランジスタＱ１
のエミッタの電位と同じである。

【００３７】トランジスタＱ３のエミッタの電位は、ト
ランジスタＱ３のベースの電位より０．６Ｖ低く、ま
た、トランジスタＱ３のベースの電位は、基準電圧発生
部４８の出力する基準電位Ｖ_Rと同じであるので、Ｖ_R−
０．６Ｖである。

【００３８】以上の各電位を整理すると以下の通りであ
る。（１）電源とトランジスタＱ１のコレクタ：Ｖ_CC （２）トランジスタＱ１のベース：（Ｒ_A・Ｖ_CC＋Ｒ_C・
Ｖ_R）／（Ｒ_A＋Ｒ_C）（３）トランジスタＱ１のエミッタとトランジスタＱ３
のコレクタ：（Ｒ_A・Ｖ_C _C＋Ｒ_C・Ｖ_R）／（Ｒ_A＋Ｒ_C）
−０．６Ｖ（４）トランジスタＱ３のベース：Ｖ_R （５）トランジスタＱ３のエミッタ：Ｖ_R−０．６Ｖ

【００３９】図８（ｂ）は、トランジスタＱ１、Ｑ３の
各トランジスタのエミッタの電位を示す図である。この
図は、Ｖ_CCから各トランジスタＱ１、Ｑ３で電位が下が
っていく様子を表している。具体的には、トランジスタ
Ｑ１のコレクタ・エミッタ間でＶ_CCからトランジスタＱ
１のＶ_E（（Ｒ_A・Ｖ_CC＋Ｒ_C・Ｖ_R）／（Ｒ_A＋Ｒ_C）−
０．６Ｖ）に電位が下がっている。この電圧降下がＱ１
のＶ_CEに相当する。次に、トランジスタＱ３のコレクタ
・エミッタ間でトランジスタＱ３のＶ_C（（Ｒ_A・Ｖ_CC＋
Ｒ_C・Ｖ_R）／（Ｒ_A＋Ｒ_C）−０．６Ｖ）からＶ_E（Ｖ_R−
０．６Ｖ）に電位が下がっている。この電圧降下（（Ｒ
_A・Ｖ_CC＋Ｒ_C・Ｖ_R）／（Ｒ_A＋Ｒ_C）−Ｖ_R）がＱ３のＶ
_CEに相当する。

【００４０】トランジスタの熱発生量はそのコレクタ損
失Ｐ_Cと等しいことが知られており、コレクタ損失Ｐ
_Cは、コレクタ電流Ｉ_Cとコレクタ・エミッタ間電圧Ｖ_CE
との積として求めることができる。各トランジスタのコ
レクタ損失Ｐ_Cを求めると、トランジスタＱ１の熱発生
量は、トランジスタＱ１のコレクタ電流Ｉ_Cとコレクタ
・エミッタ間電圧Ｖ_CEとの積なので、Ｉ_C×（Ｖ_CC−
（Ｒ_A・Ｖ_CC＋Ｒ_C・Ｖ_R）／（Ｒ_A＋Ｒ_C）＋０．６Ｖ）
となる。一方、トランジスタＱ３の熱発生量は、同様
に、Ｉ_C×（（Ｒ_A・Ｖ_CC＋Ｒ_C・Ｖ_R）／（Ｒ_A＋Ｒ_C）−
Ｖ_R）となる。トランジスタＱ１はキャリッジ外に、ト
ランジスタＱ３はキャリッジ内にあるので、キャリッジ
外とキャリッジ内の熱発生量は、それぞれＩ_C×（Ｖ_CC
−（Ｒ_A・Ｖ_CC＋Ｒ _C・Ｖ_R）／（Ｒ_A＋Ｒ_C）＋０．６
Ｖ）とＩ_C×（（Ｒ_A・Ｖ_CC＋Ｒ_C・Ｖ_R）／（Ｒ _A＋Ｒ_C）
−Ｖ_R）となる。

【００４１】キャリッジ外とキャリッジ内の熱発生量の
配分は、（Ｒ_A・Ｖ_CC＋Ｒ_C・Ｖ_R）／（Ｒ_A＋Ｒ_C）を調
節する事により、自由に設定できる。具体的には、２個
の抵抗Ｒ_A、Ｒ_CとＶ_CCにより、この配分が決定されるこ
とになる。一方、Ｖ_CCは、基準電位Ｖ_Rをピエゾ素子に
印加するために、必要十分な電圧として設定される。よ
って、キャリッジ外とキャリッジ内の熱発生量の配分
は、現実には、主として２個の抵抗Ｒ_A、Ｒ_Cにより調整
されることになる。なお、２個のトランジスタＱ１、Ｑ
３に流れる電流がほぼ同じであるので、図８（ｂ）の
「＋」でハッチングされた部分の面積がキャリッジ外で
の熱発生量に相当し、「−」でハッチングされた部分の
面積がキャリッジ内での熱発生量に相当する。

【００４２】図１２に示した従来の駆動電力制御回路で
は、一段階で増幅していたので、トランジスタＱ１、Ｑ
２で発生する熱が一つのトランジスタ２０４で発生して
いた。このため、仮に、共通駆動信号ＣＯＭの歪みを小
さくするために、トランジスタ２０４をキャリッジ上に
配置すると、キャリッジ上ですべての熱が発生すること
になる。これに対して、本発明の第１実施例の駆動電力
制御回路では、キャリッジ上での熱発生量を低減できる
という特徴がある。

【００４３】キャリッジ外とキャリッジ内の熱発生量の
配分を決定する２個の抵抗Ｒ_A、Ｒ_Cの設定は、たとえ
ば、トランジスタＱ１から供給される比較的大きな電流
に発生されると予想される歪み量を考慮して、トランジ
スタＱ３がピエゾ素子５５を適切に駆動できるようなコ
レクタ・エミッタ間電圧Ｖ_CEを確保できるように行う。
具体的には、（Ｒ_A・Ｖ_CC＋Ｒ_C・Ｖ_R）／（Ｒ_A＋Ｒ_C）
が大きくなるように設定すると、トランジスタＱ１から
供給される可変電圧の歪み量が大きくてもトランジスタ
Ｑ３は、基準電圧信号ＣＯＭ１でピエゾ素子５５に十分
に電流を供給できるが、キャリッジ上の熱発生量が大き
くなるというトレードオフの関係がある。２個の抵抗Ｒ
_A、Ｒ_Cの値はこのようなトレードオフ考慮して、設定す
ることになる。

【００４４】図９は、本発明の第１実施例の駆動電力制
御回路がピエゾ素子から放電している状態とそのときの
各トランジスタのエミッタの電位を示す図である。これ
は、ピエゾ素子５５に印加する電圧が下降している状態
であり、この印加電圧の下降のために、すべてのピエゾ
素子５５の静電容量の総和に応じた電流をピエゾ素子５
５から流出させている状態である。

【００４５】図９（ａ）の回路に示す太い線がピエゾ素
子５５から電流を流出させるための主な経路である。ま
ず、トランジスタＱ４に着目する。ピエゾ素子５５から
出た電流は、トランジスタＱ４のエミッタに供給され
る。この電流の一部は、トランジスタＱ４のベースから
流出するが、このときの電位はトランジスタＱ４のベー
スに印加されている基準電位Ｖ_Rと等しい。また、シリ
コントランジスタの一般的特性から、ＰＮＰ型トランジ
スタのエミッタの電位は、ベースの電位より、０．６Ｖ
高い。したがって、トランジスタＱ４のエミッタの電位
は、Ｖ_R＋０．６Ｖであることが分かる。

【００４６】次に、トランジスタＱ２に着目する。トラ
ンジスタＱ２のベースの電位は、抵抗Ｒ_Bの下端の電位
と同じである。また、抵抗Ｒ_Bによる電圧降下は（Ｒ_B・
Ｖ_CC＋Ｒ_D・Ｖ_R）／（Ｒ_B＋Ｒ_D）である。そして、抵抗
Ｒ_Bの上端の電位は、基準電圧発生部４８の出力する基
準電圧波形ＣＯＭ１の電位Ｖ_Rと同じである。したがっ
て、トランジスタＱ２のベースの電位は、Ｖ_R−（Ｒ_B・
Ｖ_CC＋Ｒ_D・Ｖ_R）／（Ｒ_B＋Ｒ_D）となる。また、トラン
ジスタＱ２のエミッタの電位は、ベースの電位より０．
６Ｖ高いので、Ｖ_R−（Ｒ_B・Ｖ_CC＋Ｒ_D・Ｖ_R）／（Ｒ_B
＋Ｒ_D）＋０．６Ｖであることが分かる。

【００４７】トランジスタＱ４のコレクタの電位は、ト
ランジスタＱ２のエミッタに直接接続されているので、
トランジスタＱ２のエミッタの電位（Ｖ_R−（Ｒ_B・Ｖ_CC
＋Ｒ _D・Ｖ_R）／（Ｒ_B＋Ｒ_D）＋０．６Ｖ）と同じであ
る。一方、トランジスタＱ２のコレクタの電位は、接地
されているので０Ｖである。

【００４８】以上の各電位を整理すると以下の通りであ
る。（１）ピエゾ素子５５の一端とトランジスタＱ４のエミ
ッタ：Ｖ_R＋０．６（２）トランジスタＱ４のベース：Ｖ_R （３）トランジスタＱ４のコレクタとトランジスタＱ２
のエミッタ：Ｖ_R−（Ｒ_B・Ｖ_CC＋Ｒ_D・Ｖ_R）／（Ｒ_B＋
Ｒ_D）＋０．６Ｖ（４）トランジスタＱ２のベース：Ｖ_R−（Ｒ_B・Ｖ_CC＋
Ｒ_D・Ｖ_R）／（Ｒ_B＋Ｒ_D）（５）トランジスタＱ２のコレクタ：０

【００４９】図９（ｂ）は、トランジスタＱ２、Ｑ４の
各トランジスタのエミッタの電位を示す図である。この
図は、ピエゾ素子５５の一端の電位であるＱ４のＶ_Eか
ら各トランジスタＱ４、Ｑ２で電位が下がっていく様子
を表している。具体的には、トランジスタＱ４のコレク
タ・エミッタ間でＱ４のＶ_E（Ｖ_R＋０．６Ｖ）からトラ
ンジスタＱ４のＶ_C（Ｖ_R−（Ｒ_B・Ｖ_CC＋Ｒ_D・Ｖ_R）／
（Ｒ_B＋Ｒ_D）＋０．６Ｖ）に電位が下がっている。この
電圧降下がＱ４のＶ_CE（（Ｒ_B・Ｖ_CC＋Ｒ_D・Ｖ _R）／
（Ｒ_B＋Ｒ_D））に相当する。次に、トランジスタＱ２の
コレクタ・エミッタ間でトランジスタＱ２のＶ_E（Ｖ_R−
（Ｒ_B・Ｖ_CC＋Ｒ_D・Ｖ_R）／（Ｒ_B＋Ｒ_D）＋０．６Ｖ）
からＶ_C（０Ｖ）に電位が下がっている。この電圧降下
（Ｖ_R−（Ｒ _B・Ｖ_CC＋Ｒ_D・Ｖ_R）／（Ｒ_B＋Ｒ_D）＋０．
６Ｖ）がＱ２のＶ_CEに相当する。

【００５０】以上より、ピエゾ素子５５への印加電圧を
上昇させているときと同様に、２個の抵抗Ｒ_C、Ｒ_Dの設
定により、トランジスタＱ４の熱発生量を調整できるこ
とが分かる。なお、熱発生量の配分は、２個のトランジ
スタに流れる電流がほぼ同じであるので、図９（ｂ）の
「＋」でハッチングされた部分の面積がキャリッジ外で
の、「−」でハッチングされた部分の面積がキャリッジ
内での熱発生量となる。

【００５１】一方、基準電圧発生部４８の出力する基準
電圧波形ＣＯＭ１は、ピエゾ素子５５に対して流入と流
出を行う電流に比較して、電流量が極めて小さい。した
がって、ケーブルＦＦＣが有するインダクタンス成分に
より歪みを受けることなく、第２段の電力制御回路１３
２の制御入力として伝達できる。

【００５２】以上に説明したように、本発明の第１実施
例の駆動電力制御回路は、歪みを生じることなく、か
つ、キャリッジ上の熱発生量を過度に大きくすることな
く、ピエゾ素子５５に駆動電圧を印加することができる
という特徴を有する。なお、この例では、バイポーラト
ランジスタを使用しているが、ユニポーラトランジスタ
（ＦＥＴ）を使用しても同様に機能する。この場合、導
電型が互いに異なるトランジスタは、Ｎ型チャネルＦＥ
ＴとＰ型チャネルＦＥＴとに相当する。

【００５３】図１０は、本発明の第２実施例の駆動電力
制御回路を示す図である。この回路は、トランジスタＱ
１、Ｑ２へのベース電圧を制御する抵抗Ｒ_A,Ｒ_Bを一定
の安定した電圧を発生することができるツェナダイオー
ドＺ１、Ｚ２に置き換えたものである。こうすれば、Ｖ
_CCに比較的大きな変動が生じる可能性があるような場合
であっても、正常に回路が作動するという利点がある。

【００５４】図１１は、本発明の第３実施例の駆動電力
制御回路を示す図である。この回路は、第１実施例の第
１段の電力制御回路１２４をパルス幅変調方式の電力制
御回路に置き換えたものである。こうすれば、回路全体
として損失電力を低減することができ、また、ノズル数
が飛躍的に増大し、大電力が必要となった場合にも対応
できる。

【００５５】第１実施例の第１段階の電力制御回路１２
４の方式は、リニア方式と呼ばれるものでトランジスタ
素子を能動領域、すなわち、一種の抵抗のような領域で
使用するものである。このため回路が簡単であり、電気
的ノイズの発生が少ないという長所があるが、一方で、
損失電力が大きく大電力の用途には向かないという短所
もある。これに対して、パルス幅変調方式は、回路が複
雑で電気的ノイズの発生要因となるという短所がある
が、損失電力が大きく大電力の用途にも向くという長所
がある。

【００５６】この第３実施例は、比較的大きな電力を制
御する第１段階の電力制御回路１２４でパルス幅変調方
式を採用し、微調整的な制御を行う第２段の電力制御回
路１３２でリニア方式の制御を行うという、両者の利点
を活かした設計となっている。なお、第１段の電力制御
回路１２４には、この他の電源も利用できる。

【００５７】以上の第１ないし第３実施例から理解でき
るように、印刷装置の本体側に設けられる第１段の電力
制御回路は、基準電圧信号ＣＯＭ１（第１の電圧波形）
に応じて、その基準電圧信号ＣＯＭ１の変化に伴って変
化する電源電圧波形（第２の電圧波形）を発生する機能
を有する回路であればよい。また、キャリッジ上に設け
られる第２段の電力制御回路は、第１段の電力制御回路
で生成された波形を電源電圧として用い、基準電圧信号
ＣＯＭ１を制御入力として用いて最終的な駆動信号を生
成する回路であればよい。

【図面の簡単な説明】

【図１】本発明の印刷装置のプリンタ２０の概略構成
図。

【図２】制御回路の内部構成を示すブロック図。

【図３】記録ヘッド５０の電気的な構成を示すブロック
図。

【図４】記録ヘッド５０の内部の概略構成を示す説明
図。

【図５】ピエゾ素子５５によるノズルｎの駆動原理を示
す説明図。

【図６】本発明の第１実施例の駆動電力制御回路を示す
図。

【図７】基準電圧信号ＣＯＭ１の波形と、可変電圧信号
ＣＯＭ２の波形とを比較して示す説明図。

【図８】本発明の第１実施例の駆動電力制御回路がピエ
ゾ素子に充電している状態とそのときの各トランジスタ
のエミッタの電位を表す図。

【図９】本発明の第１実施例の駆動電力制御回路がピエ
ゾ素子から放電している状態とそのときの各トランジス
タのエミッタの電位を表す図。

【図１０】本発明の第２実施例の駆動電力制御回路を示
す図。

【図１１】本発明の第３実施例の駆動電力制御回路を示
す図。

【図１２】従来の駆動電力制御回路を示す図。

【図１３】従来の駆動電力制御回路使用時において駆動
波形に生じた歪みを表す図。

【符号の説明】

２０…プリンタ２３…紙送りモータ２４…キャリッジモータ２６…プラテン３０…キャリッジ３２…操作パネル３４…摺動軸３６…駆動ベルト３８…プーリ３９…位置センサ４０…制御回路４１…インタフェース４２…ＲＡＭ４３…ＲＯＭ４４…発振回路４５…制御部４６…駆動波形生成回路４７…インタフェース４８…基準電圧発生部５０…記録ヘッド５１…シフトレジスタ５２…ラッチ回路５３…レベルシフタ５４…アナログスイッチ回路５５…ピエゾ素子５９…コネクタ７１〜７６…導入管８０…インク通路９０…コンピュータ１２０…直流電源１２２…基準電圧発生部１２４…電力制御回路１３０…アクチュエータ回路１３２…第２の電力制御回路２００…駆動電力制御回路２０２…駆動波形発生部２０４，２０６…トランジスタ２０８…電源２１０…駆動回路２１２…アナログスイッチ回路２１４…ピエゾ素子２２０…駆動回路２３０…ケーブル

Claims

【特許請求の範囲】

【請求項１】複数のノズルからインクを吐出すること
によって印刷を行う印刷装置であって、前記印刷装置の本体と、複数のノズルと、前記複数のノズルからインクを吐出さ
せるための複数の電気機械変換素子とを有する印刷ヘッ
ドが搭載され、主走査方向に移動可能なキャリッジと、前記複数の電気機械変換素子に印加するための駆動電力
を制御する駆動電力制御回路と、を備え、前記駆動電力制御回路は、前記本体内に設けられ、前記電気機械変換素子に供給す
べき駆動信号の第１の電圧波形を発生させる第１の電圧
波形発生部と、前記本体内に設けられ、前記第１の電圧波形に応じて、
前記第１の電圧波形に伴って変化する第２の電圧波形を
発生する第２の電圧波形発生部と、前記キャリッジ上に設けられ、前記第２の電圧波形を電
源電圧として用いるとともに、前記第１の電圧波形を制
御入力として用いて前記駆動信号を生成して前記電気機
械変換素子に供給する駆動信号供給部と、を備えること
を特徴とする印刷装置。
【請求項２】請求項１記載の印刷装置であって、前記第２の電圧波形は、前記第２の電圧波形発生部の高
電位側の出力端子では、前記第１の電圧波形より電位が
高く、前記第２の電圧波形発生部の低電位側の出力端子
では、前記第１の電圧波形より電位が低い、印刷装置。
【請求項３】請求項１または２記載の印刷装置であっ
て、前記第２の電圧波形発生部は、導電型が互いに異なる第
１のトランジスタ対を備えており、前記第１のトランジスタ対の共通制御入力として前記第
１の電圧波形が供給されるとともに、前記第１のトラン
ジスタ対の間に前記駆動信号供給部が直列に接続されて
いる、印刷装置。
【請求項４】請求項３記載の印刷装置であって、前記駆動信号供給部は、前記第１のトランジスタ対の間
において互いに直列に接続され、導電型が互いに異なる
第２のトランジスタ対を備えており、前記第２のトランジスタ対の共通制御入力として前記第
１の電圧波形が供給されるとともに、前記第２のトラン
ジスタ対の直列接続の中央の節点から前記駆動信号が出
力される、印刷装置。