JP4770361B2 - 容量性負荷の駆動回路、及び液滴吐出装置 - Google Patents

容量性負荷の駆動回路、及び液滴吐出装置 Download PDF

Info

Publication number
JP4770361B2
JP4770361B2 JP2005278806A JP2005278806A JP4770361B2 JP 4770361 B2 JP4770361 B2 JP 4770361B2 JP 2005278806 A JP2005278806 A JP 2005278806A JP 2005278806 A JP2005278806 A JP 2005278806A JP 4770361 B2 JP4770361 B2 JP 4770361B2
Authority
JP
Japan
Prior art keywords
mosfet
circuit
signal
voltage
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005278806A
Other languages
English (en)
Other versions
JP2007096364A (ja
Inventor
直 石崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Fujifilm Business Innovation Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd, Fujifilm Business Innovation Corp filed Critical Fuji Xerox Co Ltd
Priority to JP2005278806A priority Critical patent/JP4770361B2/ja
Priority to US11/349,399 priority patent/US7850265B2/en
Publication of JP2007096364A publication Critical patent/JP2007096364A/ja
Priority to US12/882,569 priority patent/US7997671B2/en
Application granted granted Critical
Publication of JP4770361B2 publication Critical patent/JP4770361B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/015—Ink jet characterised by the jet generation process
    • B41J2/04—Ink jet characterised by the jet generation process generating single droplets or particles on demand
    • B41J2/045—Ink jet characterised by the jet generation process generating single droplets or particles on demand by pressure, e.g. electromechanical transducers
    • B41J2/04501—Control methods or devices therefor, e.g. driver circuits, control circuits
    • B41J2/04581—Control methods or devices therefor, e.g. driver circuits, control circuits controlling heads based on piezoelectric elements
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/015—Ink jet characterised by the jet generation process
    • B41J2/04—Ink jet characterised by the jet generation process generating single droplets or particles on demand
    • B41J2/045—Ink jet characterised by the jet generation process generating single droplets or particles on demand by pressure, e.g. electromechanical transducers
    • B41J2/04501—Control methods or devices therefor, e.g. driver circuits, control circuits
    • B41J2/04541—Specific driving circuit
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R17/00—Piezoelectric transducers; Electrostrictive transducers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R3/00—Circuits for transducers, loudspeakers or microphones

Description

本発明は、容量性負荷の駆動回路、及び液滴吐出装置に係り、特に、容量性負荷を安定して動作させる容量性負荷の駆動回路、及び液滴吐出装置に関する。
インクジェットヘッドの駆動回路は、インクジェットヘッドのノズルからインク滴を吐出するための圧電素子にアナログ駆動信号を出力することによって、当該圧電素子に対応して設けられたノズルからインク滴を吐出させている。圧電型アクチュエータは容量性負荷であり、これを駆動させるためには以下の３つの問題がある。
第１に、この駆動回路は、アナログ増幅回路（Ｂ級増幅回路）である。このため、多数のノズルを同時に駆動すると多くの熱が発生してしまい、エネルギー効率が悪い（３０〜４０％）問題がある。第２に、同時に駆動するノズルが多いと、負荷のインピーダンスが下がり、波形がなまり、その結果ヘッド噴射特性に影響を与えてしまう。第３に、実装上、放熱のために大型のヒートシンクが必要である。このため、多数のノズルを使用して高速プリントを実現する際、実装面積が増大してしまいコストが高くなってしまう問題もある。
そこで、駆動波形生成用の波形データ群を予め保存しておき、該波形データ群の中から利用する少なくとも１つの波形データを選択して読み出し、読み出された波形データに対し所定の演算処理を行い、駆動波形を作り出し、この駆動波形の信号をＤ／Ａ変換した上で増幅して出力するインクジェット式プリントヘッドの駆動波形生成装置が提案されている（例えば特許文献１参照。）。
また、インク滴の径毎の駆動波形信号を発生させるための駆動波形情報を記憶する記憶手段と、インク滴の径毎に設けられ、発生させるべき駆動波形信号の形状に対応した駆動波形情報を記憶手段から読み出して順次出力する複数の波形制御手段と、インク滴の径毎に設けられ、波形制御手段から順次出力される駆動波形情報をアナログ変換した後、積分処理して対応する駆動波形信号を生成する複数の波形発生手段と、複数の波形発生手段から出力される複数の駆動波形信号の中から、１つの駆動波形信号を印字データの値に応じて選択して圧電素子に印加する駆動手段と、を備えたインクジェット記録ヘッドの駆動回路が提案されている（例えば特許文献２参照。）。
また、ヘッド駆動チャンネルを選択するためのスイッチ回路とこのスイッチ回路へヘッドを駆動する電力を供給する電力増幅器とが配線材により接続された記録装置用ヘッド駆動装置が提案されている（例えば特許文献３及び４参照。）
特許文献３の記録装置用ヘッド駆動装置は、前記電力増幅器は負帰還回路を有し、前記負帰還回路は、前記スイッチ回路の入力端から前記電力増幅器まで負帰還用信号線を導出して、負帰還ループ内に前記配線材の電送系が挿入されている。また、特許文献４の記録装置用ヘッド駆動装置は、前記電力増幅器は帰還回路を有し、前記帰還回路は、前記スイッチ回路の一つのスイッチとヘッドの一つのチャンネルを接続した点及びグランド点から電力増幅器まで帰還用信号線を導出して、帰還ループ内に前記スイッチが挿入されている。
また、駆動波形信号を発生する波形発生回路と、駆動波形信号を一方の入力として、駆動波形信号を増幅して圧電素子に出力する電力増幅回路と、を有し、圧電素子の端子電圧を帰還させた帰還信号と電力増幅回路からの出力信号とを併せて電力増幅回路の他方の入力とすることを特徴とするインクジェットヘッドの駆動回路が提案されている（例えば特許文献５参照。）。
特許第２９４０５４２号公報 特許第３２２３８９１号公報 特開平１１−０２０１５１号公報 特開平１１−０２０１５５号公報 特許第３６０１４５０号公報
特許文献１乃至５のいずれの技術であっても、上述した第１及び第２問題を概ね解決することができる。しかし、発熱に起因して実装面積が増大してしまうという第３の問題を解決することはできなかい。
本発明は、上述した課題を解決するために提案されたものであり、実装面積を抑制しつつ、安定して容量性負荷を駆動できる容量性負荷の駆動回路、及び液滴吐出装置を提供することを目的とする。
本発明に係る容量性負荷の駆動回路は、容量性負荷に駆動信号を印加して前記容量性負荷を駆動させる容量性負荷の駆動回路であって、反転入力端子に入力された信号と非反転入力端子に入力されたアナログ駆動信号との差信号を出力し、かつ、ループゲインを決定する演算増幅器と、前記演算増幅器により出力された差信号をパルス幅変調してデジタル信号を出力するパルス幅変調器と、前記デジタル信号の電圧を増幅するデジタル電圧増幅器と、前記デジタル電圧増幅器により出力されたデジタル信号を平滑化し、平滑化した信号を前記駆動信号として前記容量性負荷に供給する第１フィルタと、第１フィルタの出力信号のインピーダンスを変換するインピーダンス変換回路と、前記第１フィルタから出力された駆動信号を、前記インピーダンス変換回路を介して、前記演算増幅器の反転入力端子に帰還する第１帰還回路と、を備え、前記デジタル電圧増幅器は、
第１ＭＯＳＦＥＴ及び第１抵抗により構成され、前記第１ＭＯＳＦＥＴのゲートに前記デジタル信号が入力され、前記第１ＭＯＳＦＥＴのソースが接地され、前記第１ＭＯＳＦＥＴドレインが前記第１抵抗を介して低電圧電源に接続され、前記第１ＭＯＳＦＥＴのゲートに入力された信号を反転させつつ電圧増幅して前記第１ＭＯＳＦＥＴのドレインから出力する第１増幅回路と、前記第１抵抗に並列に接続され、前記第１ＭＯＳＦＥＴがオフの間、オンとなって前記第１抵抗を短絡させる第２ＭＯＳＦＥＴと、前記第１増幅回路により増幅された信号に応じてオン、オフする第３ＭＯＳＦＥＴとを有し、当該第３ＭＯＳＦＥＴがオンになったときに出力端子からローレベルの電圧を出力する第１スイッチング回路と、
第４ＭＯＳＦＥＴ及び第２抵抗により構成され、前記第４ＭＯＳＦＥＴのゲートに前記第１増幅回路により増幅された信号が入力され、前記第４ＭＯＳＦＥＴのソースが接地され、前記第４ＭＯＳＦＥＴドレインが前記第２抵抗を介して前記低電圧電源に接続され、前記第４ＭＯＳＦＥＴのゲートに入力された信号を反転させつつ電圧増幅して前記第４ＭＯＳＦＥＴのドレインから出力する第２増幅回路と、前記第２抵抗に並列に接続され、前記第４ＭＯＳＦＥＴがオフの間、オンとなって前記第２抵抗を短絡させる第５ＭＯＳＦＥＴと、及び前記第２増幅回路により増幅された信号に応じてオン、オフする第６ＭＯＳＦＥＴとを有し、当該第６ＭＯＳＦＥＴがオンになったときに出力端子からハイレベルの電圧を出力する第２スイッチング回路と、を含んで構成されている。
デジタル電圧増幅器は、パルス幅変調器によってパルス幅変調されたデジタル信号の電圧を増幅する。このため、熱の発生を抑制できるので、実装面積を抑制できる。そして、デジタル電圧増幅器から出力されたデジタル信号は、第１フィルタを介して容量性負荷に供給されると共に、第１帰還回路、インピーダンス変換回路を介して演算増幅器に帰還される。ここで、インピーダンス変換回路はゲインが１のバッファ回路である。よって、演算増幅器が決定するループゲインには、第１帰還回路の影響は何ら及ばない。
したがって、上記発明は、実装面積を抑制しつつ、安定して容量性負荷を駆動することができる。また、本発明は、容量性負荷の駆動方法にも適用可能である。
本発明に係る液滴吐出装置は、ノズルから吐出する液滴を充填する複数の圧力発生室と、各圧力発生室に対応して設けられた複数の圧電素子と、を含んだ液滴吐出ヘッドを備え、前記圧電素子に駆動信号を印加して圧力発生室の容量を変化させることにより、前記圧力発生室から液滴を吐出させる液滴吐出装置において、反転入力端子に入力された信号と非反転入力端子に入力されたアナログ駆動信号との差信号を出力し、かつ、ループゲインを決定する演算増幅器と、前記演算増幅器により出力された差信号をパルス幅変調してデジタル信号を出力するパルス幅変調器と、前記デジタル信号の電圧を増幅するデジタル電圧増幅器と、前記デジタル電圧増幅器により出力されたデジタル信号を平滑化し、平滑化した信号を前記駆動信号として前記圧電素子に供給する第１フィルタと、入力される信号のインピーダンスを変換するインピーダンス変換回路と、前記第１フィルタから出力された駆動信号を、前記インピーダンス変換回路を介して、前記演算増幅器の反転入力端子に帰還する第１帰還回路と、を備え、前記デジタル電圧増幅器は、
第１ＭＯＳＦＥＴ及び第１抵抗により構成され、前記第１ＭＯＳＦＥＴのゲートに前記デジタル信号が入力され、前記第１ＭＯＳＦＥＴのソースが接地され、前記第１ＭＯＳＦＥＴドレインが前記第１抵抗を介して低電圧電源に接続され、前記第１ＭＯＳＦＥＴのゲートに入力された信号を反転させつつ電圧増幅して前記第１ＭＯＳＦＥＴのドレインから出力する第１増幅回路と、前記第１抵抗に並列に接続され、前記第１ＭＯＳＦＥＴがオフの間、オンとなって前記第１抵抗を短絡させる第２ＭＯＳＦＥＴと、前記第１増幅回路により増幅された信号に応じてオン、オフする第３ＭＯＳＦＥＴとを有し、当該第３ＭＯＳＦＥＴがオンになったときに出力端子からローレベルの電圧を出力する第１スイッチング回路と、
第４ＭＯＳＦＥＴ及び第２抵抗により構成され、前記第４ＭＯＳＦＥＴのゲートに前記第１増幅回路により増幅された信号が入力され、前記第４ＭＯＳＦＥＴのソースが接地され、前記第４ＭＯＳＦＥＴドレインが前記第２抵抗を介して前記低電圧電源に接続され、前記第４ＭＯＳＦＥＴのゲートに入力された信号を反転させつつ電圧増幅して前記第４ＭＯＳＦＥＴのドレインから出力する第２増幅回路と、前記第２抵抗に並列に接続され、前記第４ＭＯＳＦＥＴがオフの間、オンとなって前記第２抵抗を短絡させる第５ＭＯＳＦＥＴと、及び前記第２増幅回路により増幅された信号に応じてオン、オフする第６ＭＯＳＦＥＴとを有し、当該第６ＭＯＳＦＥＴがオンになったときに出力端子からハイレベルの電圧を出力する第２スイッチング回路と、を含んで構成されている。
上記発明は、実装面積を抑制しつつ、安定して圧電素子を駆動することにより、圧力発生室に充填された液滴を安定して吐出することができる。
本発明は、実装面積を抑制しつつ、安定して容量性負荷を駆動することができる。
以下、図面を参照して本発明の実施の形態について詳細に説明する。第１乃至第４の実施形態では、液滴を吐出する液滴吐出装置を例に挙げて説明する。液滴吐出装置は、図示しないが、ノズルから吐出する液滴を充填する複数の圧力発生室と、各圧力発生室に対応して設けられた複数の圧電アクチュエータと、を含んだヘッドと、を備え、該圧電アクチュエータに駆動信号を印加して圧力発生室の容量を変化させることによりヘッドから液滴を吐出させるものである。なお、液滴吐出装置は、インクジェット装置や半導体パターン形成装置に適用可能である。
［第１実施形態］
図１は、第１実施形態に係る液滴吐出装置の回路構成を示す図である。液滴吐出装置は、駆動回路基板１及びヘッド２を有している。駆動回路基板１には、演算増幅器１１、比較器１２、デジタル電圧増幅器１３、第１フィルタ１４、第２フィルタ３８、平滑回路４２、及び平滑回路４０が設けられている。
（全体構成１）
ヘッド２は、ｎ（ｎは自然数）個の伝達ゲート２１1〜２１nと、各伝達ゲート２１1〜２１nにそれぞれ直列接続されたｎ個の圧電アクチュエータ２２1〜２２nと、を備えている。
演算増幅器１１の非反転入力端子には、アナログ駆動信号が入力される。演算増幅器１１の出力端子は、パルス幅変調器を構成する比較器１２の非反転入力端子に接続されている。また、演算増幅器１１の出力端子は、抵抗Ｒ２及びコンデンサＣ１で構成された直列回路を介して、演算増幅器１１の反転入力端子に接続されている。抵抗Ｒ２及びコンデンサＣ１で構成された直列回路には、抵抗Ｒ１が並列に接続されている。
コンデンサＣ１及び抵抗Ｒ１は、高周波帯域で演算増幅器１１のゲインを下げる働きをする。これにより、必要以上に帯域を延ばして不安定にさせないようにする。抵抗Ｒ２は、演算増幅器１１の出力が比較器１２の同相入力範囲を超えないようにゲインを制御する。ただし、抵抗Ｒ２の値が小さすぎると開ループゲインが下がりすぎて圧電アクチュエータ２２の出力に定常偏差（オフセット）が生じるので、その値の決定は両者のトレ−ドオフによる。
比較器１２の反転入力端子には三角波が入力され、非反転入力端子には演算増幅器１１の出力信号が入力される。比較器１２は、パルス幅変調器であり、非反転入力端子に入力された誤差信号の電圧が、反転入力端子に入力された三角波の電圧より高い時にハイレベルの信号を出力し、低いときにローレベルの信号を出力する。比較器１２の出力端子は、デジタル電圧増幅器１３の入力端子に接続されている。
（デジタル電圧増幅器１３の構成）
図２は、デジタル電圧増幅器１３の回路構成を示す図である。デジタル電圧増幅器１３は、上側スイッチング回路３２及び下側スイッチング回路３４を有している。
上側スイッチング回路３２は、ダイオードＤ０、Ｄ１１、Ｄ１２、コンデンサＣ１１、Ｃ１２、抵抗Ｒ１１、Ｒ１２、Ｒ１３、Ｒ１４、ＰチャンネルのＭＯＳＦＥＴＱ１１、Ｑ１４と、ＮチャンネルのＭＯＳＦＥＴＱ１２、Ｑ１３，Ｑ１５を有している。
下側スイッチング回路３４は、コンデンサＣ２１、Ｃ２２、ダイオードＤ２１、Ｄ２２、抵抗Ｒ２１、Ｒ２２、Ｒ２３、Ｒ２４、ＰチャンネルのＭＯＳＦＥＴＱ２１、Ｑ２４、ＮチャンネルのＭＯＳＦＥＴＱ２２、Ｑ２３、Ｑ２５を有している。
（下側スイッチング回路３４の構成）
ＭＯＳＦＥＴＱ２２のゲートは、入力信号端子６３を介して比較器１２の出力端子に接続され、ソースは接地されている。ＭＯＳＦＥＴＱ２２のドレインは、抵抗Ｒ２２を介して、下側スイッチング回路３４を駆動するための下側ゲート駆動電源端子９０に接続されている。
ＭＯＳＦＥＴＱ２１のドレインは、下側ゲート駆動電源端子９０に接続されている。ＭＯＳＦＥＴＱ２１のソースは、ＭＯＳＦＥＴＱ２２のドレインに接続されている。
ＭＯＳＦＥＴＱ２１のゲートは、ダイオードＤ２１のアノードに接続されている。ダイオードＤ２１のカソードは、下側ゲート駆動電源端子９０に接続されている。また、ＭＯＳＦＥＴＱ２１のゲートは、抵抗Ｒ２１を介して下側ゲート駆動電源端子９０に接続され、コンデンサＣ２１を介して入力信号端子６３に接続されている。
ＭＯＳＦＥＴＱ２３、Ｑ２４は、ゲートが互いに接続され、プッシュプル型バッファ回路７８を構成している。ＭＯＳＦＥＴＱ２３のドレインは下側ゲート駆動電源端子９０に接続され、ソースはＭＯＳＦＥＴＱ２４のドレインに接続されている。ＭＯＳＦＥＴＱ２４のソースは接地されている。
このため、ＭＯＳＦＥＴＱ２３、Ｑ２４のゲートは、プッシュプル型バッファ回路７８の入力端子となる。また、ＭＯＳＦＥＴＱ２３のソース及びＭＯＳＦＥＴＱ２４のドレインは、プッシュプル型バッファ回路７８の出力端子となる。プッシュプル型バッファ回路７８の入力端子は、抵抗Ｒ２を介して、下側ゲート駆動電源端子９０に接続されている。
バッファ回路７８の出力端子は、抵抗Ｒ２３及びダイオードＤ２２で構成された並列回路、コンデンサＣ２２を介して、ＭＯＳＦＥＴＱ２５のゲートに接続されている。なお、ダイオードＤ２２のカソードはプッシュプル型バッファ回路７８の出力端子に接続され、そのアノードはコンデンサ２２に接続されている。ＭＯＳＦＥＴＱ２５のソースは接地されており、ドレインは出力端子５１に接続されている。ＭＯＳＦＥＴＱ２５のゲートは、抵抗Ｒ２４を介して接地されている。
（上側スイッチング回路３２の構成）
上側スイッチング回路３２は、下側スイッチング回路３４とほぼ同様に構成されている。このため、上側スイッチング回路３２の詳細な構成は省略し、下側スイッチング回路３４と異なる接続関係を主に説明する。
なお、上側スイッチング回路３２のコンデンサＣ１１、Ｃ１２、ダイオードＤ１１、Ｄ１２、抵抗Ｒ１１、Ｒ１２、Ｒ１３、Ｒ１４、ＭＯＳＦＥＴＱ１１、Ｑ１２、Ｑ１３、Ｑ１４の各々は、それぞれ下側スイッチング回路３４のコンデンサＣ２１、Ｃ２２、ダイオードＤ２１、Ｄ２２、抵抗Ｒ２１、Ｒ２２、Ｒ２３、Ｒ２４、ＭＯＳＦＥＴＱ２１、Ｑ２２、Ｑ２３、Ｑ２４の各々に対応する。ＭＯＳＦＥＴＱ１３及びＭＯＳＦＥＴＱ１４で構成されるプッシュプル型バッファ回路８４は、プッシュプル型バッファ回路７８に対応する。
ＭＯＳＦＥＴＱ１２のゲートは、入力信号端子６３ではなく、プッシュプル型バッファ回路７８の出力端子に接続されている。ＭＯＳＦＥＴＱ１２のソースは接地されている。ＭＯＳＦＥＴＱ１４、Ｑ１５のソースは出力端子５１に接続されており、ＭＯＳＦＥＴＱ１５のドレインは電流を増幅するための高圧側電源端子９１に接続されている。
ダイオードＤ１１のカソード、抵抗Ｒ１１、Ｒ１３、ＭＯＳＦＥＴＱ１３のドレインの各々は、ダイオードＤ０を介して、下側ゲート駆動電源端子９０に接続されている。なお、ダイオードＤ０のアノードは下側ゲート駆動電源端子９０に接続されている。また、下側ゲート駆動電源端子９０は、ダイオードＤ０、コンデンサＣ０を介して、ＭＯＳＦＥＴＱ１５のソースに接続されている。
（全体構成２）
図１に示すように、デジタル電圧増幅器１３の出力端子は、第１フィルタ１４に接続されている。第１フィルタ１４は、デジタル電圧増幅器１３の出力端子に接続されたインダクタＬ１と、インダクタＬ１の出力側に接続された抵抗Ｒ３と、抵抗Ｒ３の出力側に一端が接続され他端が接地されたコンデンサＣ２とを備えている。第１フィルタ１４は、インダクタＬ１に入力された信号を平滑化処理して抵抗Ｒ３から出力するローパスフィルタとして機能する。また、第１フィルタ１４は、抵抗Ｒ３及びコンデンサＣ２からなる回路と、インダクタＬ１との、高周波数帯域を減衰させる２つの要素を備え、２次遅れ要素となっている。
第１フィルタ１４の出力端子は、ヘッド２の各伝達ゲート２１1〜２１nに接続されている。ｎ個の伝達ゲート２１1〜２１nは、各伝達ゲート２１に対応してｎ個の圧電アクチュエータ２２1〜２２nに接続されている。圧電アクチュエータ２２1〜２２nの他端側は接地されている。
また、第１フィルタ１４の出力端子は、第１帰還回路１５、演算増幅器１７、抵抗Ｒ７を介して、演算増幅器１１の反転入力端子に接続されている。第１帰還回路１５は、並列に接続されたコンデンサＣ３及び抵抗Ｒ４と、抵抗Ｒ４の出力側に一端が接続され他端が接地された抵抗Ｒ６と、を備えている。抵抗Ｒ４及びＲ６は、第１フィルタ１４の出力電圧（圧電アクチュエータ２２の端子電圧）を分圧する。また、コンデンサＣ３及び抵抗Ｒ４の並列回路は、第１フィルタ１４の出力端子の位相調整を行う。
演算増幅器１７の反転入力端子は出力端子に接続されている。演算増幅器１７の非反転入力端子は、第１帰還回路１５の出力側（抵抗Ｒ４の出力側）に接続されている。このため、演算増幅器１７は、電圧ゲインが“１”のインピーダンス変換回路として機能する。
ここで、第１帰還回路１５のコンデンサＣ３、抵抗Ｒ４、Ｒ６の値は、演算増幅器１１に接続された抵抗Ｒ１、Ｒ２コンデンサＣ１の値の決定方法に影響を及ぼす。したがって、第１帰還回路１５の定数如何によっては、十分な開ループゲインの確保が困難な場合がある。
しかし、演算増幅器１７は、インピーダンス変換回路であり、第１帰還回路１５と演算増幅回路１１を緩衝する、いわゆるバッファ回路である。これにより、第１帰還回路１５の諸定数と演算増幅回路１１の定数Ｃ１，Ｒ１，Ｒ２を独立して設定することができるようになり、十分な開ループゲインを確保できる。結果として、定常偏差のない、追従性のよい回路を構成することが可能となる。
また、第１フィルタ１４には圧電アクチュエータ２２1〜２２nが並列に接続されているので、第１フィルタ１４の遮断周波数が変化する。しかし、閉ループの中に第１フィルタ１４、および圧電アクチュエータ２２1〜２２nが入るので、遮断周波数の変動を抑えることができる。
（液滴吐出装置の動作）
図１に示すように、演算増幅器１１は、非反転入力端子に入力されたアナログ駆動信号と、圧電アクチュエータ２２の端子電圧が第１帰還回路１５、演算増幅器１７、抵抗Ｒ７を介して帰還された信号との誤差信号を、比較器１２の非反転入力端子へ出力する。
比較器１２は、非反転入力端子に入力された演算増幅器１１の誤差信号と、反転入力端子に入力された三角波とに基づいて、パルス幅変調を行う。そして、比較器１２は、非反転入力端子に入力された誤差信号の電圧の変動に応じたデューティ比のデジタル信号をデジタル電圧増幅器１３へ出力する。
このため、圧電アクチュエータ２２の端子電圧が上がれば、演算増幅器１１の誤差信号のレベルが下がる。そして、比較器１２から出力されるデジタル信号のデューティ比は下がり、圧電アクチュエータ２２の端子電圧も下がる。すなわち、比較器１２は、演算増幅器１１の誤差信号の電圧が０となるように制御する。
デジタル電圧増幅器１３は、比較器１２が出力したデジタル信号を、スイッチング動作により圧電アクチュエータ２２を駆動可能な電力（例えば、電圧略２０Ｖから４０Ｖ）となるように、電圧及び電流を増幅する。第１フィルタ１４は、デジタル電圧増幅器１３からの出力を平滑化して、ヘッド２の伝達ゲート２１1〜２１n各々へ出力する。
各伝達ゲート２１1〜２１nには、電力増幅された駆動信号が入力されると共に画像データに応じた電圧が印加される。これにより、伝達ゲート２１1〜２１nにそれぞれ対応して接続された圧電アクチュエータ２２1〜２２nに、駆動電圧が印加される。
圧電アクチュエータ２２1〜２２n各々は、容量性負荷であるので、画像データに応じた同時に駆動する圧電アクチュエータ２２1〜２２nの数の変動に応じて、第１フィルタ１４の遮断周波数が変動するおそれがある。詳細には、第１フィルタ１４を構成するコンデンサＣ２と、容量性負荷である圧電アクチュエータ２２1〜２２nとは、並列となっている。このため、同時に駆動する圧電アクチュエータ２２1〜２２nの数が変動すると、第１フィルタ１４の負荷が変動することとなり、遮断周波数が変動する可能性がある。
しかし、第１フィルタ１４から出力された信号（圧電アクチュエータ２２の端子電圧）は、第１帰還回路１５、演算増幅器１７を介して、演算増幅器１１の反転入力端子に帰還される。従って、第１フィルタ１４の遮断周波数の変動を抑制することができる。また、第１フィルタ１４の遮断周波数の変動を抑制することによって、圧電アクチュエータ２２1〜２２nの端子電圧を、略一定となるように補償することができる。
（デジタル電圧増幅器１３の動作）
圧電アクチュエータ２２1〜２２n各々を駆動するための駆動信号は、１００ＫＨｚから１ＭＨｚの周波数帯域である。このような周波数におけるスイッチング動作をデジタル電圧増幅器１３において行うには、略１０ＭＨｚのサンプリング周波数が必要である。従って、デジタル電圧増幅器１３は、１０ｎｓｅｃで高速スイッチング動作を行う。
（入力信号がハイレベルの場合）
入力端子６３を介して入力されるデジタル信号がハイレベルのときは、下側スイッチング回路３４のＭＯＳＦＥＴＱ２２は、ソース電圧に対してゲート電圧が高くなるので、ＭＯＳＦＥＴＱ２２はオンする。このとき、ＭＯＳＦＥＴＱ２２のドレイン電圧とＭＯＳＦＥＴＱ２５のソース電圧は同一であるため、ＭＯＳＦＥＴＱ２５はオフする。
また、入力端子６３から入力されたデジタル信号がハイレベルのときには、下側スイッチング回路３４のＭＯＳＦＥＴＱ２２がオンするので、上側スイッチング回路３２のＭＯＳＦＥＴＱ１２のゲートには、グランドレベル、すなわちローレベルの電圧が入力される。
ＭＯＳＦＥＴＱ１２のソースはグランドに接続されているので、ＭＯＳＦＥＴＱ１２はオフとなる。ＭＯＳＦＥＴＱ１２がオフのときには、ＭＯＳＦＥＴＱ１５のソースには、下側ゲート駆動電源端子９０から電源電圧が入力される。コンデンサＣ０に全く電荷が溜まっていない状態では、ＭＯＳＦＥＴＱ１５のソース電圧に対してゲート電圧が大きくなるので、ＭＯＳＦＥＴＱ１５はオンする。
このため、入力端子６３から入力されたデジタル信号がハイレベルのときに、上側スイッチング回路３２のＭＯＳＦＥＴＱ１５はオンし、下側スイッチング回路３４のＭＯＳＦＥＴＱ２５はオフするので、上側スイッチング回路３２は導通状態となる。このとき、下側スイッチング回路３４は、ＭＯＳＦＥＴＱ２５がオフするので、開放状態となる。
したがって、入力端子６３に入力されたデジタル信号がハイレベルのときに、デジタル電圧増幅器１３は、全体としては正論理の電力増幅回路となり、上側スイッチング回路３２が、圧電アクチュエータ２２1〜２２n各々を充電する。
（入力信号がローレベルの場合）
入力端子６３から入力されたデジタル信号がローレベルのときは、反対に、上側スイッチング回路３２のＭＯＳＦＥＴＱ１５はオフし、下側スイッチング回路３４のＭＯＳＦＥＴＱ２５はオンするので、下側スイッチング回路３４は導通状態となる。このとき、上側スイッチング回路３２は、開放状態となる。
このため、入力端子６３に入力されたデジタル信号がローレベルのときは、下側スイッチング回路３４は、圧電アクチュエータ２２1〜２２n各々を放電する。このとき、上側スイッチング回路３２は、開放状態となる。
したがって、入力端子６３に入力されたデジタル信号がローレベルのときに、デジタル電圧増幅器１３は、全体としては負論理の電力増幅回路となり、下側スイッチング回路３４が、圧電アクチュエータ２２1〜２２n各々を放電する。
このように、デジタル電圧増幅器１３は、スイッチング動作というデジタル的な手法を用いて、電圧増幅及び電流増幅を行う。このため、アナログ信号を電圧増幅及び電流増幅する従来の電力増幅器に比べて、電力増幅時の発熱を抑制することができる。
（発熱抑制と高速動作）
上側スイッチング回路３２のＭＯＳＦＥＴＱ１２及び抵抗Ｒ１２から構成される直列回路は、デジタル信号の電圧を増幅するための回路であり、入力端子６３から入力されたデジタル信号に応じて電圧増幅を行う。
入力端子６３から入力されたデジタル信号がハイレベルのとき、ＭＯＳＦＥＴＱ１２はオフする。ＭＯＳＦＥＴＱ１２がオフのときには、下側ゲート駆動電源端子９０からの電源電圧が抵抗Ｒ１２を介して入力され、抵抗Ｒ１２及びＭＯＳＦＥＴＱ１２から構成される直列回路によって電圧増幅がなされた後に、バッファ回路８４に出力される。
ここで、入力端子６３から入力されたデジタル信号が、ローレベルからハイレベルに変化すると、ＭＯＳＦＥＴＱ１２は、オンからオフに遷移する。ＭＯＳＦＥＴＱ１２がオンからオフへ遷移する遷移状態では、下側ゲート駆動電源端子９０から、抵抗Ｒ１２を介してＭＯＳＦＥＴＱ１２のゲート／ドレイン間の帰還容量に電力が印加される。このときＭＯＳＦＥＴＱ１２のゲート／ドレイン間の帰還容量は、略数ｐＦのオーダであるが、ＭＯＳＦＥＴＱ１２を高速に動作させるには、抵抗Ｒ１２の値を小さい値、例えば１ＫΩに定めなければならない。しかし、ＭＯＳＦＥＴＱ１２がオンからオフに遷移する遷移状態に、下側ゲート駆動電源端子９０から抵抗Ｒ１２を介してＭＯＳＦＥＴＱ１２のゲート／ドレイン間の帰還容量に電流が流れると、１Ｗオーダーの大きな熱が発生するおそれがある。
このような発熱を抑制するためには、抵抗Ｒ１２の値を大きくする必要があるが、抵抗Ｒ１２の値を大きくすると、ＭＯＳＦＥＴＱ１２を高速動作することが困難となる。
そこで、本実施の形態では、入力端子６３から入力されたデジタル信号がローレベルからハイレベルに変化するとオンするとともに、オンのときに下側ゲート駆動電源端子９０からＭＯＳＦＥＴＱ１２のドレインに至る経路においてＲ１２を短絡するようにＭＯＳＦＥＴＱ１１が接続されている。また、抵抗Ｒ１２の値を大きく定める。本実施の形態では、例えば、１０ＫΩ以上の値を定めている。入力端子６３から入力されたデジタル信号がローレベルからハイレベルに変化するとＭＯＳＦＥＴＱ１１がオンすることで抵抗Ｒ１２が短絡され、下側ゲート駆動電源端子９０から抵抗Ｒ１１を介して、ＭＯＳＦＥＴＱ１２のドレインに電流が流れる。
このように、抵抗Ｒ１２の値を大きく定め、入力端子６３を介して入力されたデジタル信号がローレベルからハイレベルに変化するとオンするＭＯＳＦＥＴＱ１１が抵抗Ｒ１２を短絡させるように設けられているので、デジタル信号がローレベルからハイレベルに変化したときに抵抗Ｒ１２を経由しない別の迂回路を設けることができるので、発熱を抑制することができるとともに、高速にＭＯＳＦＥＴＱ１２を動作させることができる。
なお、抵抗Ｒ１２の抵抗を大きくし、ＭＯＳＦＥＴＱ１３及びＭＯＳＦＥＴＱ１４をバイポーラで構成すると、ＭＯＳＦＥＴＱ１３及びＭＯＳＦＥＴＱ１４への電流供給が困難となるので、本実施の形態では、ＭＯＳＦＥＴＱ１３及びＭＯＳＦＥＴＱ１４は、ＰチャネルＭＯＳＦＥＴで構成されている。
（下側ゲート駆動電源端子９０への逆バイアス防止）
入力端子６３から入力されるデジタル信号がハイレベルのときは、コンデンサＣ１１には、下側ゲート駆動電源端子９０から供給された電力と略等しいピンチオフ電圧がかかっている。入力端子６３から入力されるデジタル信号がローレベルになると、ＭＯＳＦＥＴＱ１２がオンするので、ＭＯＳＦＥＴＱ１１のゲート電圧は短時間で減少する。ＭＯＳＦＥＴＱ１１のゲート電圧が短時間で減少すると、コンデンサＣ１１の下側端子電圧も下がるので、ＭＯＳＦＥＴＱ１２のゲート／ソース間の入力容量も高速で放電される。このため、ＭＯＳＦＥＴＱ１１を、ＰチャネルＭＯＳＦＥＴで構成しても、ＭＯＳＦＥＴＱ１１を速い速度で動作させることができる。
また、コンデンサＣ１１には、ダイオードＤ１１のアノードが接続されており、ダイオードＤ１１のカソードは、下側ゲート駆動電源端子９０に接続されている。このようにダイオードＤ１１が接続されているので、ＭＯＳＦＥＴＱ１２のゲート電圧が上がって下側ゲート駆動電源端子９０へ逆バイアスがかかることを防ぐことができる。
このように、上側電圧増幅回路として機能する上記コンデンサＣ１１、ダイオードＤ１１、抵抗Ｒ１１、ＭＯＳＦＥＴＱ１１、抵抗Ｒ１２、及びＭＯＳＦＥＴＱ１２について、入力端子６３を介して入力されたデジタル信号がローレベルのときにオンするＭＯＳＦＥＴＱ１２と抵抗Ｒ１２とを直列接続した電圧増幅回路として機能する直列回路を構成し、抵抗Ｒ１２の抵抗を大きい値となるように定めるとともに、デジタル信号がローレベルからハイレベルに変化するとオンすることによって抵抗Ｒ１２を短絡させるようにＭＯＳＦＥＴＱ１１を接続したので、直列回路の発熱を回避することができるとともに、高速にＭＯＳＦＥＴＱ１２を動作させることができる。
また、コンデンサＣ１１によって、ＭＯＳＦＥＴＱ１１のゲート／ソース容量を高速で放電することができるので、ＭＯＳＦＥＴＱ１１を速いスピードで動作させることができる。また、ダイオードＤ１１によって、下側ゲート駆動電源端子９０へ逆バイアスがかかることを防ぐことができる。
（上側スイッチング回路３２の各素子の作用）
次に、上側スイッチング回路３２のＭＯＳＦＥＴＱ１３、ＭＯＳＦＥＴＱ１４、抵抗Ｒ１３、ダイオードＤ１２、コンデンサＣ１２、及び抵抗Ｒ１４各々の作用、及び上側スイッチング素子として機能するＭＯＳＦＥＴＱ１５の作用について説明する。
上述のように、入力端子６３から入力されたデジタル信号がハイレベルのとき、ＭＯＳＦＥＴＱ１２はオフし、抵抗Ｒ１２及びＭＯＳＦＥＴＱ１２から構成される直列回路によって電圧増幅がなされる。電圧増幅された信号は、バッファ回路８４に出力される。
バッファ回路８４は、ＭＯＳＦＥＴＱ１３及びＭＯＳＦＥＴＱ１４からなるプッシュプル型のバッファ回路であって、電圧増幅された信号を電流増幅する。電圧増幅及び電流増幅された信号は、抵抗Ｒ１３及びコンデンサＣ１２を介してＭＯＳＦＥＴＱ１５のゲートに出力される。入力端子６３から入力されるデジタル信号がハイレベルのときには、ＭＯＳＦＥＴＱ１５はオンするので、電圧増幅及び電流増幅された信号が、出力端子５１から出力される。このため、上側スイッチング回路３２は圧電アクチュエータ２２1〜２２n各々を充電する。
ここで、圧電アクチュエータ２２1〜２２n各々を駆動するための駆動信号は、数１００ＫＨｚから１ＭＨｚの周波数帯域であることが知られている。このため、デジタル電圧増幅器１３は、１０ｎｓｅｃオーダーの高速スイッチングを実現する必要がある。
本実施の形態では、ＭＯＳＦＥＴＱ１５には、ＰチャネルＭＯＳＦＥＴに比べて数倍動作が速いＮチャネルＭＯＳＦＥＴを用いるので、高速なスイッチング動作を行うことができる。
また、ＭＯＳＦＥＴは、ゲート／ソース間に入力容量がある。このため、ＭＯＳＦＥＴＱ１５を高速で動作させるには、このＭＯＳＦＥＴＱ１５のゲート／ソース間の入力容量についても、高速に充電及び放電を行う必要がある。
本実施の形態では、電流増幅回路として機能するＭＯＳＦＥＴＱ１３及びＭＯＳＦＥＴＱ１４は、プッシュプル型のバッファ回路で構成されている。この回路はソースフォロアを構成しており出力インピーダンスが低いため、ＭＯＳＦＥＴＱ１５のゲート／ソース間の入力容量について、高速に充電及び放電を行うことができ、ＭＯＳＦＥＴＱ１５の高速動作を実現することができる。
また、本実施の形態では、ＭＯＳＦＥＴＱ１３及びＭＯＳＦＥＴＱ１４から構成されるプッシュプル型のバッファ回路とＭＯＳＦＥＴＱ１５との間に、更に抵抗Ｒ１３が接続されている。ＭＯＳＦＥＴＱ１５のゲート／ソース間の入力容量の充電及び放電を高速化しすぎると、瞬間的に大きな電流が流れるため、ノイズが発生する恐れがあるが、抵抗Ｒ１３によって、バッファ回路８４とＭＯＳＦＥＴＱ１５との間を流れる電流の速度を抑制することができるので、ＭＯＳＦＥＴＱ１５のゲート／ソース間の入力容量の充電速度を抑えることができ、ノイズの発生を抑制することができる。
ここで、基本的には、上側スイッチング回路３２のＭＯＳＦＥＴＱ１５と、下側スイッチング回路３４のＭＯＳＦＥＴＱ２５とが同時にオンとなることはない。しかし、ＭＯＳＦＥＴＱ１５の高速動作が実現されるとともに、同様に構成された下側スイッチング回路３４の下側電流増幅回路のＭＯＳＦＥＴＱ２５の高速動作が実現されると、ＭＯＳＦＥＴＱ１５とＭＯＳＦＥＴＱ２５のターンオン時間とターンオフ時間が重なる恐れがある。ＭＯＳＦＥＴＱ１５及びＭＯＳＦＥＴＱ２５のターンオン時間とターンオフ時間とが重なる期間では、上側スイッチング回路３２と下側スイッチング回路３４が同時に導通状態となるため、誤動作を引き起こすだけでなく素子を破壊する可能性がある。
本実施の形態では、更に、ＭＯＳＦＥＴＱ１５のゲート／ソース間の入力容量の放電時に抵抗Ｒ１３を短絡するように、ダイオードＤ１２が接続されている。このため、ＭＯＳＦＥＴＱ１５の入力容量を高速に放電することができるので、ＭＯＳＦＥＴＱ１５のターンオン時間を遅く、且つターンオフ時間を速くすることができる。また、更に、抵抗Ｒ１３とＭＯＳＦＥＴＱ１５との間に、コンデンサＣ１２が接続されている。抵抗Ｒ１３とＭＯＳＦＥＴＱ１５との間にコンデンサＣ１２が接続されているので、ＭＯＳＦＥＴＱ１５のゲート／ソース間の入力容量とコンデンサＣ１２とは、直列回路を構成することとなり、ＭＯＳＦＥＴＱ１５のゲート／ソース間の入力容量はより速く放電され、ＭＯＳＦＥＴＱ１５のターンオフ時間を速くすることができる。
このように、上側電流増幅回路のＭＯＳＦＥＴＱ１５はＮチャネルＭＯＳＦＥＴで構成されているので、高速にＭＯＳＦＥＴＱ１５を動作することができる。また、上側電流増幅回路に、ＭＯＳＦＥＴＱ１３及びＭＯＳＦＥＴＱ１４からなるプッシュプル型のバッファ回路８４を設けたので、ＭＯＳＦＥＴＱ１５のゲート／ソース間の入力容量を高速に充電及び放電することができる。また、ＭＯＳＦＥＴＱ１３及びＭＯＳＦＥＴＱ１４から構成される電流増幅回路として機能するプッシュプル型のバッファ回路８４を、抵抗Ｒ１３及びコンデンサＣ１２を介してＭＯＳＦＥＴＱ１５に直列接続するとともに、ＭＯＳＦＥＴＱ１５の入力容量の放電時に抵抗Ｒ１３を短絡するようにダイオードＤ１２を設けたので、ＭＯＳＦＥＴＱ１５の入力容量の充電速度を抑制するとともに、ＭＯＳＦＥＴＱ１５のターンオン時間を遅く且つターンオフ時間を速くすることができる。
また、ＭＯＳＦＥＴＱ１５及びＭＯＳＦＥＴＱ２５のターンオン時間を遅く且つターンオフ時間を速くすることができるので、上側スイッチング回路３２と下側スイッチング回路３４が同時に導通状態となることを防ぐことができる。
なお、下側スイッチング回路３４においても、上側スイッチング回路３２と同様の構成であるので、上側スイッチング回路３２と同様の効果を得ることができる。
また、プッシュプル型のバッファ回路８４を構成するＭＯＳＦＥＴＱ１３及びＭＯＳＦＥＴＱ１４各々を、ＭＯＳＦＥＴで構成したので、電圧増幅回路として機能する抵抗Ｒ１２とＭＯＳＦＥＴＱ１２から構成される直列回路の、抵抗Ｒ１２に対して入力インピーダンスを上げることができるので、増幅率の低下を抑制することができる。
（ブートストラップ回路）
次に、下側ゲート駆動電源端子９０からダイオードＤ０及びコンデンサＣ０によって構成されるブートストラップ回路について説明する。
上側スイッチング回路３２の上側電流増幅回路に設けたＭＯＳＦＥＴＱ１５は、ＮチャネルＭＯＳＦＥＴで構成されている。このため、ＭＯＳＦＥＴＱ１５のゲート駆動電源には、ソース電圧より高い電圧の電源が必要となる。ＭＯＳＦＥＴＱ１５のドレインには、高圧側電源端子９１が接続されている。
本実施の形態では、入力端子６３から入力されるデジタル信号電圧は５Ｖであり、下側ゲート駆動電源端子９０の電圧は５Ｖであり、電圧増幅及び電流増幅した４０Ｖのデジタル信号が出力端子５１から出力されるものとし、高圧側電源端子９１の電圧は４０Ｖであるものとする。
上側電流増幅回路７４のＭＯＳＦＥＴＱ１５を駆動するためには、ＭＯＳＦＥＴＱ１５のソース電圧より高い電圧の駆動電源を、上側電流増幅回路７４のＭＯＳＦＥＴＱ１５を駆動するための電源として用意する必要がある。本実施の形態では、約４５Ｖ程度の駆動電源が別途必要となる。このような高い電圧の駆動電源を、上側スイッチング回路３２のゲート駆動電源として、下側ゲート駆動電源とは別に用意することについて、技術的な困難は全くないが、コスト的にはデメリットとなる。
そこで、本実施の形態では、下側ゲート駆動電源端子９０が、ダイオードＤ０及びコンデンサＣ０を介して、ＭＯＳＦＥＴＱ１５のソースに接続され、ブートストラップ回路を構成している。入力端子６３から入力されたデジタル信号がローレベルのときには、下側スイッチング回路３４のＭＯＳＦＥＴＱ２５はオンし、上側スイッチング回路３２のＭＯＳＦＥＴＱ１５はオフする。このように、下側スイッチング回路３４が導通状態であるときには、下側ゲート駆動電源端子９０からダイオードＤ０を介してコンデンサＣ０に至るループが形成されるので、コンデンサＣ０は、下側ゲート駆動電源端子９０からの電圧によって充電される。
入力端子６３から入力されたデジタル信号がローレベルからハイレベルに遷移すると、下側スイッチング回路３４のＭＯＳＦＥＴＱ２５はオンからオフとなり、上側スイッチング回路３２のＭＯＳＦＥＴＱ１５はオフからオンに遷移する。ＭＯＳＦＥＴＱ１５がオンに遷移し始めると、ＭＯＳＦＥＴＱ１５のソース電圧が上昇し、ＭＯＳＦＥＴＱ１５には、コンデンサＣ０に充電された電荷が印加され、ＭＯＳＦＥＴＱ１５は駆動可能な状態となる。ＭＯＳＦＥＴＱ１５が完全にオンに遷移したときに、コンデンサＣ０は充電された状態にあるので、コンデンサＣ０の下側端子電圧は、約４５Ｖに跳ね上がる。これに連動して、上側スイッチング回路３２の駆動中の回路の電圧は全て、約４５Ｖに跳ね上がる。上側電流増幅回路７４のＭＯＳＦＥＴＱ１５が完全にオンに遷移すると、下側ゲート駆動電源端子９０からダイオードＤ０を介してコンデンサＣ０に至るコンデンサＣ０の充電ループが無くなり、出力端子５１から電圧増幅及び電流増幅された、ハイレベル（４０Ｖ）の信号が出力される。
ここで、ＭＯＳＦＥＴＱ１１に、ＰＮＰバイポーラトランジスタを用いると、コンデンサＣ１１の電荷がベース／エミッタ間の順方向にダイオードＤ１１を介して逃げるため、電圧降下を起こし、上側スイッチング回路３２を動作させる事ができなくなる恐れがあるが、本実施の形態では、ＭＯＳＦＥＴＱ１１をＭＯＳＦＥＴで構成しているので、この問題を解決することができる。
上記説明したように、ダイオードＤ０及びコンデンサＣ０がブートストラップ回路として機能するので、上側スイッチング回路３２の専用ゲート駆動電源を別途設けることなく、下側スイッチング回路３４の下側ゲート駆動電源により、上側スイッチング回路３２を駆動することができる。
なお、本実施例では下側スイッチング回路３４の下側ゲート駆動電源を使用する場合を説明したが、使用するトランジスタ（ＭＯＳＦＥＴ）を更に低い電圧で動作するものを使用すれば、より低い電圧、例えば論理回路の電源電圧を使用しても良い。
（効果）
図３は、１個の圧電アクチュエータを駆動したときに相当する無負荷駆動時の第１フィルタ１４の出力端子における駆動波形を示す図である。図４は、約１０００個の圧電アクチュエータを同時駆動した場合に相当する０．７［ｕＦ］負荷駆動時の第１フィルタ１４の出力端子における駆動波形を示す図である。図３及び図４に示すように、液滴吐出装置は、駆動する圧電アクチュエータの数に影響を受けることなく、略一定の駆動波形を得た。したがって、液滴吐出装置は、圧電アクチュエータの数によらず、安定した動作を実現することができる。
以上説明したように、第１実施形態の液滴吐出装置は、抵抗Ｒ１、コンデンサＣ１、抵抗Ｒ２によってゲインが調整された演算増幅器１１の誤差信号を、パルス幅変調し、デジタル増幅し、フィルタ処理を行った後に圧電アクチュエータ２２1〜２２nに供給することにより、ヘッド２に液滴を吐出させることができる。そして、液滴吐出装置は、フィルタ処理後の信号を、第１帰還回路１５、インピーダンス変換回路である演算増幅器１７を介して演算増幅器１１に帰還する。これにより、液滴吐出装置は、第１帰還回路１５を構成する素子の影響を受けることなく、演算増幅器１１のゲインを決定することができ、その結果、安定して動作することができる。
また、容量性負荷である圧電アクチュエータ２２1〜２２nによって第１フィルタ１４の遮断周波数が変動する恐れがあるが、第１フィルタ１４の出力を演算増幅器１１の反転入力端子に帰還するので、第１フィルタ１４の遮断周波数の変動を抑制することができる。
また、デジタル電圧増幅器１３は、デジタル的な手法でスイッチング動作して電圧増幅及び電流増幅を行う。このため液滴吐出装置の発熱を抑制することができると共に、高周波数帯域であっても圧電アクチュエータ２２1〜２２nに対して一定の波形の駆動信号を出力することができる。
［第２実施形態］
つぎに、本発明の第２実施形態について説明する。なお、第１実施形態と同一の回路には同一の符号を付し、重複する回路の詳細な説明は省略する。
図５は、第２実施形態に係る液滴吐出装置の回路構成を示す図である。第２実施形態に係る液滴吐出装置は、図１に示す構成に第２帰還回路１６を追加したものである。
第２帰還回路１６は、コンデンサＣ４及び抵抗Ｒ５の並列回路である。抵抗Ｒ５の一端は、第１フィルタ１４のインダクタＬ１の出力側（インダクタＬ１と抵抗Ｒ３の接続箇所）に接続されている。抵抗Ｒ５の他端は、演算増幅器１７の非反転入力端子に接続されている。
ここで、デジタル電圧増幅器１３の出力電圧をＶｉｎ、インダクタＬ１の出力電圧をＶＢ、抵抗Ｒ３の出力電圧をＶＡとする。さらに、第１帰還回路１５を経由する帰還ループを第１帰還ループＬ１、第２帰還回路１６を経由する帰還ループを第２帰還ループＬ２とする。電圧ＶＢは第２帰還ループＬ２によって演算増幅器１１に帰還される電圧であり、電圧ＶＡは圧電アクチュエータ２２の端子電圧であると共に第１帰還ループＬ１によって演算増幅器１１に帰還される電圧である。このとき、電圧Ｖｉｎに対する電圧ＶＡの利得は式（１）で表され、電圧Ｖｉｎに対する電圧ＶＢの利得は式（２）で表される。
Figure 0004770361
二次遅れ要素を表す式（１）から一次遅れ要素を表す式（２）をみると、式（２）は式（１）に対して一次進み要素となる。すなわち、電圧ＶＢは、電圧ＶＡより位相が進んでいる。したがって、第２帰還ループＬ２は、電圧ＶＢを、第１帰還ループＬ１によって帰還される電圧ＶＡに加算することによって、第１帰還ループＬ１によって生じる高周波帯域の位相遅れを補償して、高周波帯域での第１フィルタ１４の動作を安定させることができる。
また、第１及び第２帰還ループＬ１、Ｌ２は、インピーダンス変換回路である演算増幅器１７を介して、電圧ＶＡ及びＶＢを演算増幅器１１に帰還する。これにより、液滴吐出装置は、第１及び第２第１帰還回路１５、１６を構成する素子の影響を受けることなく、演算増幅器１１のゲインを調整することができ、その結果安定して動作することができる。
以上のように、第２実施形態に係る液滴吐出装置は、第１及び第２帰還ループＬ１、Ｌ２にインピーダンス変換回路である演算増幅器１７を設けることにより、第１及び第２第１帰還回路１５、１６を構成する素子の影響を受けることなく演算増幅器１１のゲインを調整することができ、その結果安定して動作することができる。
また、液滴吐出装置は、第１帰還ループＬ１の電圧ＶＡよりも位相の進んでいる電圧ＶＢを第１フィルタ１４から取り出して、その電圧ＶＢを電圧ＶＡに加算することによって、高周波帯域での第１フィルタ１４の位相遅れを補償して、動作を安定させることができる。
［第３の実施形態］
つぎに、本発明の第３の実施形態について説明する。なお、上述した実施形態と同一の回路には同一の符号を付し、重複する回路の詳細な説明は省略する。
図６は、第３の実施形態に係る液滴吐出装置の回路構成を示す図である。第３の実施形態に係る液滴吐出装置は、図１に示す構成に第２帰還回路１６及び第２フィルタ１８を追加したものである。
第２帰還回路１６は、第２実施形態（図５）と同様に構成されている。但し、抵抗Ｒ５の一端は、第２フィルタ１８を介してデジタル電圧増幅器１３の出力端子に接続されている。抵抗Ｒ５の他端は、演算増幅器１７の非反転入力端子に接続されている。
第２フィルタ１８は、抵抗Ｒ９及びコンデンサＣ６で構成されている。抵抗Ｒ９の一端はデジタル電圧増幅器１３の出力端子に接続され、その他端はコンデンサＣ６及び第２帰還回路１６の抵抗Ｒ５に接続されている。コンデンサＣ６の他端（抵抗Ｒ９に接続されてない側）は接地されている。このため、第２フィルタ１８は、抵抗Ｒ９の一端に入力された信号を平滑化して、抵抗Ｒの他端から平滑済みの信号を出力する。
ここで、第２フィルタ１８は１次遅れ要素であるのに対して、第１フィルタ１４は２次遅れ要素である。つまり、第２フィルタ１８は、第１フィルタ１４に対して１次進んでいるので、第１フィルタ１４からみると高周波帯域の位相を進ませるように作用する。
したがって、第３の実施形態に係る液滴吐出装置は、２次遅れ要素の第１フィルタ１４から出力された電圧を、第１帰還ループＬ１を介して演算増幅器１１に帰還すると共に、１次遅れ要素の第２フィルタ１８から出力された電圧を、第２帰還ループＬ２を介して演算増幅器１１に帰還する。これにより、第１フィルタ１４によって生じる高周波帯域の位相遅れを補償することができるので、動作の安定化を図ることができる。
また、液滴吐出装置は、第１及び第２帰還ループＬ１、Ｌ２にインピーダンス変換回路である演算増幅器１７を設けることにより、第１及び第２第１帰還回路１５、１６を構成する素子の影響を受けることなく演算増幅器１１のゲインを決定することができ、その結果安定して動作することができる。
［第４の実施形態］
つぎに、本発明の第４の実施形態について説明する。なお、上述した実施形態と同一の回路には同一の符号を付し、重複する回路の詳細な説明は省略する。
図７は、第４の実施形態に係る液滴吐出装置の回路構成図である。第４の実施形態に係る液滴吐出装置は、駆動回路基板１とヘッド２が物理的に遠く離れ、両者を接続するケーブル４の抵抗Ｒ０（以下「配線抵抗Ｒ０」という。）が圧電アクチュエータ２２1〜２２nの静電容量に対して無視できない大きさの場合に適用される。なお、ヘッド２は、中継基板３、ケーブル４を介して、駆動回路基板１に接続されている。
容量性負荷である圧電アクチュエータ２２1〜２２nと配線抵抗Ｒ０によってローパスフィルタが構成される。第１帰還ループＬ１は、第１フィルタ１４による２次遅れ要素と、配線４及び圧電アクチュエータ２２1〜２２nによる１次遅れ要素とにより、３次遅れ要素を含むことになる。このため、第１フィルタ１４から出力された電圧が第１帰還ループＬ１を介して演算増幅器１１の反転入力端子に帰還されると、圧電アクチュエータ２２1〜２２nの駆動動作が不安定になる可能性がある。
そこで、本実施形態に係る液滴吐出装置は、図５に示す構成に加えて、第３帰還回路１９を備えている。第３帰還回路１９は、コンデンサＣ５及び抵抗Ｒ８の並列回路である。抵抗Ｒ８の一端は中継基板３（配線抵抗Ｒ０のヘッド２側）に接続され、その他端は演算増幅器１７の非反転入力端子に接続されている。
第３帰還回路４５を経由する第３帰還ループＬ３には、第１フィルタ１４による２次遅れ要素と、配線抵抗Ｒ９及び圧電アクチュエータ２２による１次遅れ要素とからなる３次遅れ要素が含まれる。また、第１帰還ループＬ１には第１フィルタ１４による２次遅れ要素が含まれ、第２帰還ループＬ２には１次遅れ要素が含まれる。
したがって、液滴吐出装置は、第３帰還ループＬ３の内側に２次遅れ要素を含む第１帰還ループＬ１を設け、第１帰還ループＬ１の内側に１次遅れ要素を含む第２帰還ループＬ２を設けている。
以上のように、第４の実施形態に係る液滴吐出装置は、外側の帰還ループより時定数の小さい位相調整回路を含む帰還ループを２重に構成しているので、外側の帰還ループの位相遅れを補償して、圧電アクチュエータ２２1〜２２nの動作を安定させることができる。
また、第１乃至第３帰還ループＬ１、Ｌ２、Ｌ３は、インピーダンス変換回路である演算増幅器１７を介して、演算増幅器１１に帰還している。これにより、液滴吐出装置は、第１乃至第３第１帰還回路１５、１６、１９を構成する素子の影響を受けることなく、演算増幅器１１のゲインを調整することができ、その結果安定して動作することができる。なお、液滴吐出装置は次のような構成であってもよい。
図８は、第４の実施形態に係る液滴吐出装置の他の回路構成を示す図である。この液滴吐出装置は、図６に示す液滴吐出装置の駆動回路基板１とヘッド２の間の配線抵抗Ｒ０が無視できない大きさの場合に適用できる。
第２フィルタ１８は図６と同様の構成である。よって、第２フィルタ１８は１次遅れ要素であるのに対して、第１フィルタ１４は２次遅れ要素である。つまり、第２フィルタ１８は、第１フィルタ１４に対して１次進んでいるので、第１フィルタ１４からみると高周波帯域の位相を進ませるように作用する。したがって、図８に示す液滴吐出装置は、図７に示す液滴吐出装置と同様に、圧電アクチュエータ２２1〜２２nの動作を安定させることができる。
［第５の実施形態］
つぎに、本発明の第５の実施形態について説明する。なお、上述した実施形態と同一の回路には同一の符号を付し、重複する回路の詳細な説明は省略する。
図９は、圧電スピーカ駆動装置の回路構成を示す図である。ここで圧電スピーカは、容量性負荷であり、図９の圧電素子３０に対応する。
（全体構成）
圧電スピーカ駆動装置は、演算増幅器１１、比較器１２Ａ、１２Ｂ、デジタル電圧増幅器１３Ａ、１３Ｂ、第１フィルタ１４Ａ、１４Ｂ、第１帰還回路１５Ａ、１５Ｂ、第２帰還回路１６Ａ、１６Ｂ、圧電素子３０、演算増幅器１７を備えている。ここで用いた符号ＡとＢは、同じ構成であるが、逆相の関係であることを示している。以下では“Ａ”が付された回路を主に説明するものとする。
演算増幅器１１、抵抗Ｒ１、Ｒ２、コンデンサＣ１の接続関係は、図１と同様である。したがって、演算増幅器１１のゲインは、抵抗Ｒ１、Ｒ２、コンデンサＣ１によって調整される。また、演算増幅器１１の非反転入力端子には駆動信号が入力され、その反転入力端子には帰還ループを経由した信号が入力される。
比較器１２Ａ、１２Ｂは、図１の比較器１２と同一である。比較器１２Ａの反転入力端子と比較器１２Ｂの非反転入力端子には、三角波が入力される。比較器１２Ａの非反転入力端子と比較器１２Ｂの反転入力端子は、演算増幅器１１の出力端子に接続されている。したがって、比較器１２Ａと比較器１２Ｂは、互いに１８０度位相がずれた信号を出力する。
デジタル電圧増幅器１３Ａは、上側スイッチング回路３２Ａ及び下側スイッチング回路３４Ａを備えている。上側スイッチング回路３２Ａは、比較器１２Ｂの出力電圧がハイレベルのときにオンになり、ローレベルのときにオフになる。上側スイッチング回路３４Ａは、比較器１２Ａの出力電圧がハイレベルのときにオンになり、ローレベルのときにオフになる。デジタル電圧増幅器１３Ｂは、上側スイッチング回路３２Ｂ及び下側スイッチング回路３４Ｂを備えている。上側スイッチング回路３２Ｂは、比較器１２Ａの出力電圧がハイレベルのときにオンになり、ローレベルのときにオフになる。上側スイッチング回路３４Ｂは、比較器１２Ｂの出力電圧がハイレベルのときにオンになり、ローレベルのときにオフになる。
第１フィルタ１４Ａ、１４Ｂは、図１に示す第１フィルタ１４と同様に構成されている。第１フィルタ１４Ａは、インダクタＬ１Ａ、抵抗Ｒ３Ａ、コンデンサＣ２Ａを備えている。インダクタＬ１Ａの一端は、デジタル電圧増幅器１３に接続され、その他端は抵抗Ｒ３Ａに接続されている。抵抗Ｒ３Ａの他端（インダクタＬ１Ａに接続されていない側）は、コンデンサＣ２Ａ及び圧電素子３０に接続されている。コンデンサＣ２Ａの他端（抵抗Ｒ３Ａに接続されていない側）は接地されている。また、第１フィルタ１４Ｂとデジタル電圧増幅器１３Ｂとの接続関係は、第１フィルタ１４Ａとデジタル電圧増幅器１３Ａとの接続関係と同様である。
したがって、上側スイッチング回路３２Ａがオンになると第１フィルタ１４Ａには高圧側電源からのハイレベルの電圧が印加され、下側スイッチング回路３４Ａがオンになると第１フィルタ１４Ａにはローレベル（ゼロ）の電圧が印加される。一方、上側スイッチング回路３２Ｂがオンになると第１フィルタ１４Ｂには高圧側電源からのハイレベルの電圧が印加され、下側スイッチング回路３４Ｂがオンになると第１フィルタ１４Ｂにはローレベル（ゼロ）の電圧が印加される。
第１フィルタ１４Ａの出力端子（抵抗Ｒ３Ａと圧電素子３０との接続箇所である点Ｐ１Ａ）は、第１帰還回路１５Ａ、演算増幅器１７、抵抗Ｒ７を介して、演算増幅器１１の反転入力端子に接続されている。この帰還ループを第１帰還ループＬ１Ａという。第１帰還回路１５Ａは、コンデンサＣ３Ａ及び抵抗Ｒ４Ａの並列回路である。
第１フィルタ１４Ａ内のインダクタＬ１Ａと抵抗Ｒ３Ａとの接続箇所である点Ｐ２Ａは、第２帰還回路１６Ａ、演算増幅器１７、抵抗Ｒ７を介して、演算増幅器１１の反転入力端子に接続されている。第２帰還回路１６Ａは、コンデンサＣ４Ａ及び抵抗Ｒ５Ａの並列回路である。この帰還ループを第２帰還ループＬ２Ａという。
なお、第１帰還ループＬ１Ｂは第１帰還ループＬ１Ａと同様に、第２帰還ループＬ２Ｂは第２帰還ループＬ２Ａと同様に構成されている。
演算増幅器１７の反転入力端子は、第１帰還回路１５Ａを介して点Ｐ１Ａに接続されていると共に、第２帰還回路１６Ａを介して点Ｐ２Ａに接続されている。演算増幅器１７の反転入力端子は、第１帰還回路１５Ｂを介して点Ｐ１Ｂに接続されていると共に、第２帰還回路１６Ｂを介して点Ｐ２Ｂに接続され、更に、抵抗Ｒ６を介して接地されている。また、演算増幅器１７の出力端子は、抵抗Ｒ１０を介して反転入力端子に接続されている。
演算増幅器１７は、反転入力端子及び非反転入力端子にそれぞれ入力された信号の差動増幅信号を出力し、抵抗Ｒ７を介して、その信号を演算増幅器１１の反転入力端子に供給する。その際、演算増幅器１７は、インピーダンス変換回路、換言するとバッファ回路としても機能する。
（圧電スピーカ駆動装置の動作）
図１０は、圧電スピーカ駆動装置の要部回路構成図である。ここでは、４つのスイッチング回路を模式的にトランジスタで表している。以下では、上側スイッチング回路３２ＡをトランジスタＱ４＿Ｇ、下側スイッチング回路３４ＡをトランジスタＱ２＿Ｇ、上側スイッチング回路３２ＢをトランジスタＱ１＿Ｇ、下側スイッチング回路３４ＢをトランジスタＱ３＿Ｇで表す。各トランジスタは、ゲート信号がハイレベルの時にオンになる。また、圧電素子３０の極性については、第１フィルタ１４Ｂに接続されている側を正とする。
図１１は、演算増幅器１１に入力される駆動信号及びトランジスタＱ１〜４＿Ｇのゲート信号を示す図である。
比較器１２Ａは、演算増幅器１１から出力された誤差信号が正の最大値で１００％、０Ｖで５０％、負の最大値で０％のデューティ比となるパルス信号を出力し、このパルス信号を上側スイッチング回路３２Ｂ（トランジスタＱ１＿Ｇ）及び下側スイッチング回路３４Ａ（トランジスタＱ２＿Ｇ）に供給する。
逆に、比較器１２Ｂは、演算増幅器１１から出力された誤差信号が正の最大値で０％、０Ｖで５０％、負の最大値で１００％のデューティ比となるパルス信号を出力し、このパルス信号を上側スイッチング回路３２Ａ（トランジスタＱ４＿Ｇ）及び下側スイッチング回路３４Ｂ（トランジスタＱ３＿Ｇ）に供給する。
したがって、図１１に示すように、トランジスタＱ１＿Ｇ、Ｑ２＿ＧがオンのときはトランジスタＱ３＿Ｇ、Ｑ４＿Ｇがオフになり、図１０に示すように、Ｘ方向に沿って電流が流れる。また、トランジスタＱ１＿Ｇ、Ｑ２＿ＧがオフのときはトランジスタＱ３＿Ｇ、Ｑ４＿Ｇがオンになり、Ｙ方向に沿って電流が流れる。
ここで、駆動電圧が正の場合、図１１に示すように、トランジスタＱ１＿Ｇ、Ｑ２＿Ｇのパルス信号のデューティ比は、トランジスタＱ３＿Ｇ、Ｑ４＿Ｇのパルス信号のデューティ比より大きい。したがって、Ｙ方向よりもＸ方向に流れる電流の方が多くなるので、圧電素子３０の端子間電圧は正となる。
駆動電圧がゼロの場合、トランジスタＱ１＿Ｇ、Ｑ２＿Ｇのパルス信号のデューティ比は、トランジスタＱ３＿Ｇ、Ｑ４＿Ｇのパルス信号のデューティ比と等しくなる。Ｙ方向とＸ方向に流れる電流の方が等しくなるので、圧電素子３０の端子間電圧はゼロとなる。
駆動電圧が負の場合、Ｘ方向よりもＹ方向に流れる電流の方が多くなるので、圧電素子３０の端子間電圧は負となる。このように、駆動信号の電圧が正／負反転する毎に、圧電素子３０の極性も反転する。
演算増幅器１７は、第１帰還ループＬ１Ａ、Ｌ１Ｂを介して、圧電素子３０の両端の端子電圧の差動増幅信号を出力し、この信号を演算増幅器１１の反転入力端子に帰還させる。したがって、圧電素子３０の極性状態を考慮して、第１フィルタ１４の遮断周波数の変動を抑制することができる。
また、演算増幅器１７は、第２帰還ループＬ２Ａ、Ｌ２Ｂを介して、第１フィルタ１４Ａの点Ｐ２Ａにおける電圧、第１フィルタ１４ＡＢの点Ｐ２Ｂにおける電圧の差動増幅信号を出力し、この信号を演算増幅器１１の反転入力端子に帰還させる。
したがって、演算増幅器１７は、第１帰還ループＬ１Ａ、Ｌ１Ｂの差動増幅信号にその信号よりも位相の進んでいる第２帰還ループＬ２Ａ、Ｌ２Ｂの差動増幅信号を加算することにより、圧電素子３０の極性状態を考慮しながら、高周波帯域での第１フィルタ１４Ａ、１４Ｂの位相遅れを補償して、動作を安定させることができる。また、演算増幅器１７は、バッファ回路としても機能する。よって、第１帰還回路１５Ａ、１５Ｂ、第２帰還回路１６Ａ、１６Ｂをそれぞれ構成する素子の影響を受けることなく、演算増幅器１１のゲインを調整することができ、その結果安定して動作することができる。
以上のように、本実施形態に係る圧電スピーカ駆動装置は、第１帰還ループＬ１Ａ、Ｌ１Ｂの差動増幅信号にその信号よりも位相の進んでいる第２帰還ループＬ２Ａ、Ｌ２Ｂの差動増幅信号を加算する。これにより、圧電素子３０の極性状態を考慮しながら、高周波帯域での第１フィルタ１４Ａ、１４Ｂの位相遅れを補償して、動作を安定させることができる。
なお、本発明は、上述した実施の形態に限定されるものではなく、特許請求の範囲に記載された範囲内で設計上の変更をされたものにも適用可能であるのは勿論である。
第１実施形態に係る液滴吐出装置の回路構成を示す図である。 デジタル電圧増幅器の回路構成を示す図である。 １個の圧電アクチュエータを駆動したときに相当する無負荷駆動時の第１フィルタ１４の出力端子における駆動波形を示す図である。 約１０００個の圧電アクチュエータを同時駆動した場合に相当する０．７［ｕＦ］負荷駆動時の第１フィルタの出力端子における駆動波形を示す図である。 第２実施形態に係る液滴吐出装置の回路構成を示す図である。 第３の実施形態に係る液滴吐出装置の回路構成を示す図である。 第４の実施形態に係る液滴吐出装置の回路構成図である。 第４の実施形態に係る液滴吐出装置の他の回路構成を示す図である。 圧電スピーカ駆動装置の回路構成を示す図である。 圧電スピーカ駆動装置の要部回路構成図である。 演算増幅器に入力される駆動信号及びトランジスタＱ１〜４＿Ｇのゲート信号を示す図である。
符号の説明
１１ 演算増幅器
１２ 比較器
１３ デジタル電圧増幅器
１４，１４Ａ，１４Ｂ 第１フィルタ
１５，１５Ａ，１５Ｂ 第１帰還回路
１６，１６Ａ，１６Ｂ 第２帰還回路
１７ 演算増幅器
１８ 第２フィルタ
１９ 第３帰還回路
２１1〜２１n 伝達ゲート
２２1〜２２n 圧電アクチュエータ

Claims (5)

  1. 容量性負荷に駆動信号を印加して前記容量性負荷を駆動させる容量性負荷の駆動回路であって、
    反転入力端子に入力された信号と非反転入力端子に入力されたアナログ駆動信号との差信号を出力し、かつ、ループゲインを決定する演算増幅器と、
    前記演算増幅器により出力された差信号をパルス幅変調してデジタル信号を出力するパルス幅変調器と、
    前記デジタル信号の電圧を増幅するデジタル電圧増幅器と、
    前記デジタル電圧増幅器により出力されたデジタル信号を平滑化し、平滑化した信号を前記駆動信号として前記容量性負荷に供給する第１フィルタと、
    第１フィルタの出力信号のインピーダンスを変換するインピーダンス変換回路と、
    前記第１フィルタから出力された駆動信号を、前記インピーダンス変換回路を介して、前記演算増幅器の反転入力端子に帰還する第１帰還回路と、
    を備え、
    前記デジタル電圧増幅器は、
    第１ＭＯＳＦＥＴ及び第１抵抗により構成され、前記第１ＭＯＳＦＥＴのゲートに前記デジタル信号が入力され、前記第１ＭＯＳＦＥＴのソースが接地され、前記第１ＭＯＳＦＥＴドレインが前記第１抵抗を介して低電圧電源に接続され、前記第１ＭＯＳＦＥＴのゲートに入力された信号を反転させつつ電圧増幅して前記第１ＭＯＳＦＥＴのドレインから出力する第１増幅回路と、前記第１抵抗に並列に接続され、前記第１ＭＯＳＦＥＴがオフの間、オンとなって前記第１抵抗を短絡させる第２ＭＯＳＦＥＴと、前記第１増幅回路により増幅された信号に応じてオン、オフする第３ＭＯＳＦＥＴとを有し、当該第３ＭＯＳＦＥＴがオンになったときに出力端子からローレベルの電圧を出力する第１スイッチング回路と、
    第４ＭＯＳＦＥＴ及び第２抵抗により構成され、前記第４ＭＯＳＦＥＴのゲートに前記第１増幅回路により増幅された信号が入力され、前記第４ＭＯＳＦＥＴのソースが接地され、前記第４ＭＯＳＦＥＴドレインが前記第２抵抗を介して前記低電圧電源に接続され、前記第４ＭＯＳＦＥＴのゲートに入力された信号を反転させつつ電圧増幅して前記第４ＭＯＳＦＥＴのドレインから出力する第２増幅回路と、前記第２抵抗に並列に接続され、前記第４ＭＯＳＦＥＴがオフの間、オンとなって前記第２抵抗を短絡させる第５ＭＯＳＦＥＴと、及び前記第２増幅回路により増幅された信号に応じてオン、オフする第６ＭＯＳＦＥＴとを有し、当該第６ＭＯＳＦＥＴがオンになったときに出力端子からハイレベルの電圧を出力する第２スイッチング回路と、を含んで構成された
    容量性負荷の駆動回路。
  2. 前記デジタル電圧増幅器から出力された信号であって前記駆動信号よりも位相の進んだ信号を、前記インピーダンス変換回路を介して、前記演算増幅器の反転入力端子に帰還する第２帰還回路を更に備えた
    請求項１に記載の容量性負荷の駆動回路。
  3. 前記第２帰還回路は、前記デジタル増幅器の出力を平滑化する第２フィルタを備え、該第２フィルタで平滑化された信号を、前記インピーダンス変換回路を介して、前記演算増幅器の反転入力端子に帰還する
    請求項２に記載の容量性負荷の駆動回路。
  4. 前記第１フィルタから出力され、前記第１フィルタと前記容量性負荷との間の配線抵抗を伝搬した前記駆動信号を、前記インピーダンス変換回路を介して、前記演算増幅器の反転入力端子に帰還する第３帰還回路を更に備えた
    請求項１から請求項３のいずれか１項に記載の容量性負荷の駆動回路。
  5. ノズルから吐出する液滴を充填する複数の圧力発生室と、各圧力発生室に対応して設けられた複数の圧電素子と、を含んだ液滴吐出ヘッドを備え、前記圧電素子に駆動信号を印加して圧力発生室の容量を変化させることにより、前記圧力発生室から液滴を吐出させる液滴吐出装置において、
    反転入力端子に入力された信号と非反転入力端子に入力されたアナログ駆動信号との差信号を出力し、かつ、ループゲインを決定する演算増幅器と、
    前記演算増幅器により出力された差信号をパルス幅変調してデジタル信号を出力するパルス幅変調器と、
    前記デジタル信号の電圧を増幅するデジタル電圧増幅器と、
    前記デジタル電圧増幅器により出力されたデジタル信号を平滑化し、平滑化した信号を前記駆動信号として前記圧電素子に供給する第１フィルタと、
    入力される信号のインピーダンスを変換するインピーダンス変換回路と、
    前記第１フィルタから出力された駆動信号を、前記インピーダンス変換回路を介して、前記演算増幅器の反転入力端子に帰還する第１帰還回路と、を備え、
    前記デジタル電圧増幅器は、
    第１ＭＯＳＦＥＴ及び第１抵抗により構成され、前記第１ＭＯＳＦＥＴのゲートに前記デジタル信号が入力され、前記第１ＭＯＳＦＥＴのソースが接地され、前記第１ＭＯＳＦＥＴドレインが前記第１抵抗を介して低電圧電源に接続され、前記第１ＭＯＳＦＥＴのゲートに入力された信号を反転させつつ電圧増幅して前記第１ＭＯＳＦＥＴのドレインから出力する第１増幅回路と、前記第１抵抗に並列に接続され、前記第１ＭＯＳＦＥＴがオフの間、オンとなって前記第１抵抗を短絡させる第２ＭＯＳＦＥＴと、前記第１増幅回路により増幅された信号に応じてオン、オフする第３ＭＯＳＦＥＴとを有し、当該第３ＭＯＳＦＥＴがオンになったときに出力端子からローレベルの電圧を出力する第１スイッチング回路と、
    第４ＭＯＳＦＥＴ及び第２抵抗により構成され、前記第４ＭＯＳＦＥＴのゲートに前記第１増幅回路により増幅された信号が入力され、前記第４ＭＯＳＦＥＴのソースが接地され、前記第４ＭＯＳＦＥＴドレインが前記第２抵抗を介して前記低電圧電源に接続され、前記第４ＭＯＳＦＥＴのゲートに入力された信号を反転させつつ電圧増幅して前記第４ＭＯＳＦＥＴのドレインから出力する第２増幅回路と、前記第２抵抗に並列に接続され、前記第４ＭＯＳＦＥＴがオフの間、オンとなって前記第２抵抗を短絡させる第５ＭＯＳＦＥＴと、及び前記第２増幅回路により増幅された信号に応じてオン、オフする第６ＭＯＳＦＥＴとを有し、当該第６ＭＯＳＦＥＴがオンになったときに出力端子からハイレベルの電圧を出力する第２スイッチング回路と、を含んで構成された
    液滴吐出装置。
JP2005278806A 2005-09-26 2005-09-26 容量性負荷の駆動回路、及び液滴吐出装置 Expired - Fee Related JP4770361B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005278806A JP4770361B2 (ja) 2005-09-26 2005-09-26 容量性負荷の駆動回路、及び液滴吐出装置
US11/349,399 US7850265B2 (en) 2005-09-26 2006-02-06 Capacitive load driving circuit and method, liquid droplet ejection device, and piezoelectric speaker driving device
US12/882,569 US7997671B2 (en) 2005-09-26 2010-09-15 Capacitive load driving circuit and method, liquid droplet ejection device, and piezoelectric speaker driving device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005278806A JP4770361B2 (ja) 2005-09-26 2005-09-26 容量性負荷の駆動回路、及び液滴吐出装置

Publications (2)

Publication Number Publication Date
JP2007096364A JP2007096364A (ja) 2007-04-12
JP4770361B2 true JP4770361B2 (ja) 2011-09-14

Family

ID=37910039

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005278806A Expired - Fee Related JP4770361B2 (ja) 2005-09-26 2005-09-26 容量性負荷の駆動回路、及び液滴吐出装置

Country Status (2)

Country Link
US (2) US7850265B2 (ja)
JP (1) JP4770361B2 (ja)

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007072945A1 (ja) * 2005-12-22 2007-06-28 Seiko Epson Corporation インクジェットプリンタのヘッド駆動装置及び駆動制御方法、並びにインクジェットプリンタ
CN101370662B (zh) 2006-01-17 2010-08-25 精工爱普生株式会社 喷墨打印机的喷头驱动装置及喷墨打印机
EP1980401B1 (en) * 2006-01-20 2011-07-06 Seiko Epson Corporation Inkjet printer head driving apparatus and inkjet printer
WO2007086375A1 (ja) * 2006-01-25 2007-08-02 Seiko Epson Corporation インクジェットプリンタのヘッド駆動装置及びヘッド駆動方法、並びにインクジェットプリンタ
JP4930231B2 (ja) 2006-07-20 2012-05-16 セイコーエプソン株式会社 液体噴射装置
JP5141117B2 (ja) * 2006-07-24 2013-02-13 セイコーエプソン株式会社 液体噴射装置および印刷装置
JP2008049699A (ja) 2006-07-24 2008-03-06 Seiko Epson Corp 液体噴射装置および印刷装置
JP4946685B2 (ja) * 2006-07-24 2012-06-06 セイコーエプソン株式会社 液体噴射装置および印刷装置
JP5034771B2 (ja) 2006-09-05 2012-09-26 セイコーエプソン株式会社 駆動回路、液体噴射装置および印刷装置
JP2008132765A (ja) * 2006-10-25 2008-06-12 Seiko Epson Corp 液体噴射装置および印刷装置
US7731317B2 (en) 2007-01-12 2010-06-08 Seiko Epson Corporation Liquid jetting device
JP4321600B2 (ja) * 2007-02-07 2009-08-26 セイコーエプソン株式会社 インクジェットプリンタ
JP2008283830A (ja) * 2007-05-14 2008-11-20 Fuji Xerox Co Ltd 容量性負荷の駆動回路、圧電ヘッドの駆動装置、及び液滴吐出装置
JP5118411B2 (ja) 2007-08-07 2013-01-16 オンセミコンダクター・トレーディング・リミテッド パワーアンプ
JP5094431B2 (ja) * 2008-01-11 2012-12-12 ローム株式会社 電力増幅回路
JP5256713B2 (ja) 2007-11-29 2013-08-07 セイコーエプソン株式会社 容量性負荷の駆動回路、液体噴射装置及び印刷装置
JP4492693B2 (ja) 2007-12-19 2010-06-30 富士ゼロックス株式会社 容量性負荷の駆動回路及び液滴噴射装置
JP5145921B2 (ja) 2007-12-25 2013-02-20 セイコーエプソン株式会社 液体噴射装置
JP5109651B2 (ja) 2007-12-27 2012-12-26 セイコーエプソン株式会社 液体噴射装置および印刷装置
JP4518152B2 (ja) 2008-01-16 2010-08-04 セイコーエプソン株式会社 液体噴射装置及びインクジェットプリンタ
JP5256768B2 (ja) * 2008-02-21 2013-08-07 セイコーエプソン株式会社 液体噴射装置
DE102008022947B4 (de) * 2008-05-09 2021-11-04 Vitesco Technologies GmbH Verfahren und Vorrichtung zur Ansteuerung eines Stellantriebs
JP4561907B2 (ja) 2008-08-25 2010-10-13 富士ゼロックス株式会社 容量性負荷の駆動回路及び液滴噴射装置
JP5287299B2 (ja) * 2009-01-29 2013-09-11 株式会社リコー インクジェット方式の印字ヘッド駆動装置、駆動方法及び駆動プログラム
JP4957756B2 (ja) 2009-06-25 2012-06-20 セイコーエプソン株式会社 容量性負荷駆動回路、液体噴射装置および印刷装置
WO2011010443A1 (ja) * 2009-07-24 2011-01-27 旭化成エレクトロニクス株式会社 駆動装置
JP5471325B2 (ja) 2009-11-10 2014-04-16 セイコーエプソン株式会社 液体噴射装置及び印刷装置及び手術具
JP5494108B2 (ja) * 2010-03-26 2014-05-14 セイコーエプソン株式会社 容量性負荷駆動装置、液体噴射装置および印刷装置
JP5625437B2 (ja) 2010-03-30 2014-11-19 セイコーエプソン株式会社 手術機器
JP5577811B2 (ja) * 2010-04-15 2014-08-27 セイコーエプソン株式会社 容量性負荷駆動装置、液体噴射装置およびウォーターパルスメス
JP5136613B2 (ja) * 2010-09-03 2013-02-06 セイコーエプソン株式会社 容量性負荷駆動回路、液体噴射装置および印刷装置
JP5644399B2 (ja) * 2010-11-15 2014-12-24 セイコーエプソン株式会社 容量性負荷駆動回路および液体噴射装置
JP2012105241A (ja) * 2010-11-15 2012-05-31 Seiko Epson Corp 容量性負荷駆動回路
JP5693177B2 (ja) * 2010-11-26 2015-04-01 株式会社 和光電子 圧電振動子駆動回路
JP5630273B2 (ja) * 2011-01-07 2014-11-26 セイコーエプソン株式会社 容量性負荷駆動回路および液体噴射装置
JP5728962B2 (ja) * 2011-01-18 2015-06-03 セイコーエプソン株式会社 容量性負荷駆動回路および流体噴射装置
JP5776237B2 (ja) * 2011-03-17 2015-09-09 セイコーエプソン株式会社 容量性負荷駆動回路および流体噴射装置
JP5772170B2 (ja) * 2011-04-13 2015-09-02 セイコーエプソン株式会社 容量性負荷駆動回路および流体噴射装置
JP5842417B2 (ja) * 2011-07-05 2016-01-13 セイコーエプソン株式会社 圧電素子駆動回路、および流体噴射装置
JP5903816B2 (ja) * 2011-09-16 2016-04-13 セイコーエプソン株式会社 脈動発生装置用制御装置および液体噴射装置
DE102012110310A1 (de) * 2012-10-29 2014-04-30 Endress + Hauser Conducta Gesellschaft für Mess- und Regeltechnik mbH + Co. KG Elektronische Schaltung
JP6155733B2 (ja) * 2013-03-22 2017-07-05 セイコーエプソン株式会社 液体吐出装置および容量性負荷駆動回路
JP6187756B2 (ja) 2013-09-05 2017-08-30 セイコーエプソン株式会社 液体吐出装置
JP5664752B2 (ja) * 2013-12-18 2015-02-04 セイコーエプソン株式会社 容量性負荷駆動装置、液体噴射装置および印刷装置
TWI559781B (zh) 2014-08-21 2016-11-21 國立交通大學 壓電揚聲器驅動系統和其驅動方法
KR101601229B1 (ko) 2014-11-17 2016-03-08 현대자동차주식회사 마이크로폰
JP6421560B2 (ja) * 2014-11-25 2018-11-14 セイコーエプソン株式会社 液体吐出装置、ヘッドユニット、容量性負荷駆動用集積回路装置および容量性負荷駆動回路
JP6390843B2 (ja) * 2014-12-10 2018-09-19 セイコーエプソン株式会社 液体吐出装置、ヘッドユニット、容量性負荷駆動回路および容量性負荷駆動用集積回路装置
JP6365281B2 (ja) * 2014-12-11 2018-08-01 セイコーエプソン株式会社 液体吐出装置、ヘッドユニット、容量性負荷駆動回路および容量性負荷駆動用集積回路装置
JP2016175333A (ja) * 2015-03-20 2016-10-06 セイコーエプソン株式会社 液体吐出装置、駆動回路およびヘッドユニット
JP2016032939A (ja) * 2015-09-25 2016-03-10 セイコーエプソン株式会社 制御装置および流体噴射装置
JP6327373B2 (ja) * 2017-02-16 2018-05-23 セイコーエプソン株式会社 液体吐出装置及び駆動信号生成回路
EP3721555B1 (en) * 2017-12-07 2023-09-06 Purifi ApS An amplifier with an at least second order filter in the control loop
JP2022074362A (ja) * 2020-11-04 2022-05-18 セイコーエプソン株式会社 プリントヘッド

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03223891A (ja) 1990-01-30 1991-10-02 Toshiba Corp 信号レベル表示回路
GB2314474B (en) 1996-06-21 2001-03-07 Univ Bristol Low power audio device
JP2940542B2 (ja) 1997-05-07 1999-08-25 セイコーエプソン株式会社 インクジェット式プリントヘッドの駆動波形生成装置及び駆動波形生成方法
JPH1120151A (ja) 1997-06-30 1999-01-26 Brother Ind Ltd 記録装置用ヘッド駆動装置
JP3677945B2 (ja) 1997-06-30 2005-08-03 ブラザー工業株式会社 記録装置用ヘッド駆動装置
JPH11205050A (ja) * 1998-01-20 1999-07-30 Nec Eng Ltd 差動型増幅装置
JP3223891B2 (ja) 1998-10-20 2001-10-29 日本電気株式会社 インクジェット記録ヘッドの駆動回路
US6587670B1 (en) 1998-12-22 2003-07-01 Harris Corporation Dual mode class D amplifiers
JP3601450B2 (ja) 2001-01-22 2004-12-15 富士ゼロックス株式会社 インクジェットヘッドの駆動回路及び、インクジェットヘッドの駆動方法
JP2002359525A (ja) * 2001-03-27 2002-12-13 Victor Co Of Japan Ltd オーディオ電力増幅回路
US6606929B2 (en) * 2001-06-25 2003-08-19 Joseph H. Evreniadis Apparatus and method for cutting gel and other sheet materials
JP4205977B2 (ja) * 2003-03-24 2009-01-07 アロカ株式会社 超音波診断装置用受信回路
JP4433709B2 (ja) * 2003-07-15 2010-03-17 富士ゼロックス株式会社 インクジェットヘッドの駆動回路
JP4566566B2 (ja) * 2004-01-21 2010-10-20 パナソニック株式会社 電力増幅装置
US20080024099A1 (en) 2004-03-15 2008-01-31 Rohm Co., Ltd. Power Supply Apparatus
JP4639922B2 (ja) * 2004-04-20 2011-02-23 富士ゼロックス株式会社 容量性負荷の駆動回路及び方法、液滴吐出装置、液滴吐出ユニット、インクジェットヘッドの駆動回路
US7230637B2 (en) * 2004-12-02 2007-06-12 Lexmark International, Inc. Torsion oscillator current control driver

Also Published As

Publication number Publication date
JP2007096364A (ja) 2007-04-12
US20070079710A1 (en) 2007-04-12
US7850265B2 (en) 2010-12-14
US7997671B2 (en) 2011-08-16
US20110002486A1 (en) 2011-01-06

Similar Documents

Publication Publication Date Title
JP4770361B2 (ja) 容量性負荷の駆動回路、及び液滴吐出装置
JP4639922B2 (ja) 容量性負荷の駆動回路及び方法、液滴吐出装置、液滴吐出ユニット、インクジェットヘッドの駆動回路
JP4735279B2 (ja) 液滴吐出ヘッドの駆動回路及び方法、液滴吐出装置
JP4492693B2 (ja) 容量性負荷の駆動回路及び液滴噴射装置
JP5245767B2 (ja) アクチュエータの駆動方法及び電力増幅装置
US9349937B2 (en) Drive circuit including connection path selection sections and voltage generation section
US20110298851A1 (en) Inkjet head driving apparatus
JP2006042296A (ja) Ｄ級増幅器
JP2003115730A (ja) Ｐｗｍ変調回路及び電力増幅回路
JP2006222852A (ja) デジタルアンプ
JP6662380B2 (ja) 記録ヘッドの駆動回路及び画像記録装置
US20130011282A1 (en) Piezoelectric element drive circuit and liquid ejecting apparatus
US6420930B1 (en) Class D audio amplifier
WO2012036066A1 (ja) 自励型発振回路及びｄ級増幅装置
JP2016040860A (ja) 液体吐出装置およびヘッドユニット
US11588451B2 (en) Amplifier for driving a capacitive load
JP4433709B2 (ja) インクジェットヘッドの駆動回路
JP3988555B2 (ja) Ｄ級増幅器
US9991852B2 (en) System and method for close-down pop reduction
CN113993705B (zh) 记录头的驱动电路以及图像记录装置
JP6911848B2 (ja) インクジェットヘッドの駆動波形増幅回路、インクジェット記録装置及びインクジェットヘッドの駆動波形増幅方法
JP2021104591A (ja) 液体吐出装置、及び駆動回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080821

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100517

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100525

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100726

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110308

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110502

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110524

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110606

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140701

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees