JP7223941B2 - 発光素子の製造方法 - Google Patents
発光素子の製造方法 Download PDFInfo
- Publication number
- JP7223941B2 JP7223941B2 JP2020210180A JP2020210180A JP7223941B2 JP 7223941 B2 JP7223941 B2 JP 7223941B2 JP 2020210180 A JP2020210180 A JP 2020210180A JP 2020210180 A JP2020210180 A JP 2020210180A JP 7223941 B2 JP7223941 B2 JP 7223941B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor
- forming
- semiconductor layer
- light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 41
- 238000004519 manufacturing process Methods 0.000 title claims description 37
- 239000004065 semiconductor Substances 0.000 claims description 196
- 230000001681 protective effect Effects 0.000 claims description 31
- 239000000758 substrate Substances 0.000 claims description 23
- 238000005229 chemical vapour deposition Methods 0.000 claims description 19
- 238000000151 deposition Methods 0.000 claims description 14
- 230000008021 deposition Effects 0.000 claims description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 12
- 238000007788 roughening Methods 0.000 claims description 3
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 claims description 2
- 239000002994 raw material Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 description 292
- 239000007769 metal material Substances 0.000 description 15
- 239000000463 material Substances 0.000 description 14
- 230000006866 deterioration Effects 0.000 description 9
- 238000000605 extraction Methods 0.000 description 9
- 239000007789 gas Substances 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 5
- 229910045601 alloy Inorganic materials 0.000 description 5
- 239000000956 alloy Substances 0.000 description 5
- 239000002356 single layer Substances 0.000 description 5
- 238000001312 dry etching Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- 229910052697 platinum Inorganic materials 0.000 description 4
- 229910052709 silver Inorganic materials 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 238000000227 grinding Methods 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 238000001579 optical reflectometry Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 229910002704 AlGaN Inorganic materials 0.000 description 2
- 239000012670 alkaline solution Substances 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910016525 CuMo Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 229910052745 lead Inorganic materials 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 229910052703 rhodium Inorganic materials 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
- H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0016—Processes relating to electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0025—Processes relating to coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
- H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
- Chemical Vapour Deposition (AREA)
- Formation Of Insulating Films (AREA)
Description
本発明は、発光素子の製造方法に関する。
複数の半導体層を積層することにより形成された半導体積層体を有する発光素子において、光取り出し面となる半導体層の表面を保護膜で被覆している（例えば、特許文献１参照）。
しかしながら、半導体層の表面に保護膜を成膜すると、発光素子の光取り出し効率が低下することがある。本発明者は、光取り出し効率の低下の主な原因は、保護膜による光吸収ではなく、保護膜の成膜時に半導体層の表面が変質することに起因することを見出した。
本発明の一実施形態は、この知見に基づきなされたものであり、半導体積層体の防湿性を高めつつ、光取り出し効率を向上させることができる発光素子の製造方法を提供することを目的とする。
本発明の一実施形態は、この知見に基づきなされたものであり、半導体積層体の防湿性を高めつつ、光取り出し効率を向上させることができる発光素子の製造方法を提供することを目的とする。
本発明の一実施形態の発光素子の製造方法は、基板上に順に形成された第１半導体層と、活性層と、第２半導体層とを含む半導体積層体を準備する工程と、前記基板を除去し、前記第１半導体層の表面を露出させる工程と、前記第１半導体層の前記表面に保護膜を形成する工程と、を備える。前記保護膜を形成する工程は、化学気相成長法により、成膜室内に第１流量の原料ガスを導入しつつ、前記第１半導体層の前記表面に第１層を形成する工程と、化学気相成長法により、成膜室内に前記第１流量よりも少ない第２流量の原料ガスを導入しつつ、前記第１層上に第２層を形成する工程と、を有する。
本発明の一実施形態の発光素子の製造方法は、基板上に順に形成された第１半導体層と、活性層と、第２半導体層とを含む半導体積層体を準備する工程と、前記基板を除去し、前記第１半導体層の表面を露出させる工程と、前記第１半導体層の前記表面に保護膜を形成する工程と、を備える。前記保護膜を形成する工程は、化学気相成長法により、前記半導体積層体側に第１電力を印加しつつ、前記第１半導体層の前記表面に第１層を形成する工程と、化学気相成長法により、前記半導体積層体側に前記第１電力よりも大きい第２電力を印加しつつ、前記第１層上に第２層を形成する工程と、を有する。
本発明の一実施形態の発光素子の製造方法は、基板上に順に形成された第１半導体層と、活性層と、第２半導体層とを含む半導体積層体を準備する工程と、前記基板を除去し、前記第１半導体層の表面を露出させる工程と、前記第１半導体層の前記表面に保護膜を形成する工程と、を備える。前記保護膜を形成する工程は、化学気相成長法により、成膜室内に第１圧力を印加しつつ、前記第１半導体層の前記表面に第１層を形成する工程と、化学気相成長法により、成膜室内に前記第１圧力よりも小さい第２圧力を印加しつつ、前記第１層上に第２層を形成する工程と、を有する。
本発明の一実施形態によれば、半導体積層体の防湿性を高めつつ、光取り出し効率を向上させることができる発光素子の製造方法を提供することができる。
以下に示す形態は、本発明の技術思想を具体化するための例示であって、本発明を以下に限定するものではない。また、各図面が示す部材の大きさや位置関係等は、説明を明確にするために誇張していることがある。さらに、同一もしくは同様の要素には、同一符号を付して、重複した説明は適宜省略する。
［第１実施形態］
図１は、第１実施形態の発光素子１００の模式上面図である。
図２は、第１実施形態の発光素子１００の模式断面図であり、図１のII－II線における断面図である。
図１は、第１実施形態の発光素子１００の模式上面図である。
図２は、第１実施形態の発光素子１００の模式断面図であり、図１のII－II線における断面図である。
図２に示すように、発光素子１００は、支持部材１１と、接合層１７と、半導体積層体１０と、保護膜２０と、反射電極１２と、第１配線１３と、第２配線１４と、第１パッド電極１５ｐと、第２パッド電極１５ｎと、絶縁層１６とを有する。
半導体積層体１０は、第１半導体層１０ｎと、第２半導体層１０ｐと、第１半導体層１０ｎと第２半導体層１０ｐとの間に位置する活性層１０ａとを有する。本実施形態において、第１半導体層１０ｎはｎ側半導体層であり、第２半導体層１０ｐはｐ側半導体層である。
半導体積層体１０は、例えば、ＩｎｘＡｌｙＧａ１－ｘ－ｙＮ（０≦ｘ、０≦ｙ、ｘ＋ｙ≦１）などの窒化物半導体を含む。窒化物半導体としては、例えば、ＧａＮ、ＩｎＧａＮ、ＡｌＧａＮ、ＡｌＩｎＧａＮ等があげられる。第１半導体層１０ｎ及び第２半導体層１０ｐは、複数の窒化物半導体層を含む積層構造とすることができる。活性層１０ａは、光を発する発光層である。活性層１０ａは、複数の障壁層と複数の井戸層とを含み、障壁層と井戸層とが交互に積層された多重量子井戸構造とすることができる。活性層１０ａが発する光の発光ピーク波長は、例えば、３００ｎｍ以上５００ｎｍ以下である。
第２半導体層１０ｐの表面には、光反射性及び導電性を有する反射電極１２が設けられている。第１配線１３は、反射電極１２と、外部との接続部である第１パッド電極１５ｐとを電気的に接続するように設けられている。
第１半導体層１０ｎは、活性層１０ａ及び第２半導体層１０ｐが積層されておらず、活性層１０ａ及び第２半導体層１０ｐから露出する接続面１０ｃを有する。第２配線１４は、第１半導体層１０ｎの接続面１０ｃと、外部との接続部である第２パッド電極１５ｎとを電気的に接続するように設けられている。
絶縁層１６は、第１配線１３と第２配線１４との間に設けられ、第１配線１３と第２配線１４との電気的な接続を防止する。絶縁層１６の材料としては、ＳｉＯＡ１ＮＢ１（０≦Ａ１、０≦Ｂ１、０＜Ａ１＋Ｂ１）、ＡｌＯＡ２ＮＢ２（０≦Ａ２、０≦Ｂ２、０＜Ａ２＋Ｂ２）等の絶縁性材料を用いることができる。絶縁層１６は、これらの絶縁性材料からなる層の単層構造としてもよいし、複数層を積層した積層構造としてもよい。
活性層１０ａからの光は、主に第１半導体層１０ｎの表面１０ｂから半導体積層体１０の外部に取り出される。第１半導体層１０ｎの表面１０ｂの反対側に位置する第１半導体層１０ｎの表面に、活性層１０ａ、第２半導体層１０ｐ、及び接続面１０ｃが位置する。第１半導体層１０ｎの表面１０ｂは、粗面化加工が施された凹凸面を含む。第１半導体層１０ｎの凹凸面の算術平均粗さは、例えば、０．１μｍ以上５μｍ以下である。
反射電極１２は、活性層１０ａから第２半導体層１０ｐ側に向かう光を第１半導体層１０ｎの表面１０ｂ側に反射させ、光取り出し効率を向上させる役割を有する。また、反射電極１２は、第２半導体層１０ｐに電気的に接続されており、第２半導体層１０ｐに電力を供給する役割も有する。これらの観点から、反射電極１２には、高い光反射性を備える金属材料を用いることが好ましい。反射電極１２の金属材料としては、Ａｇ、Ａｌ、Ｒｈ、Ｎｉ、Ｔｉ、Ｐｔなどの金属材料、又はそれらを主成分とする合金等を用いることができる。反射電極１２は、これらの金属材料からなる層の単層構造としてもよいし、複数層を積層した積層構造としてもよい。高い光反射性を備える金属材料とは、活性層１０ａが発する光の発光ピーク波長に対して、例えば、７０％以上、好ましくは８０％以上の反射率を有する金属材料である。
第１配線１３は、反射電極１２に電気的に接続され、外部から第１パッド電極１５ｐに供給された電力を反射電極１２を通じて第２半導体層１０ｐへ供給するための配線である。第１配線１３の材料としては、Ａｌ、Ｒｈ、Ａｇ、Ｔｉ、Ｐｔ、Ａｕ、Ｃｕ、Ｓｉ等の金属材料や半導体材料、又はそれらを主成分とする合金を用いることができる。第１配線１３は、これらの金属材料からなる層の単層構造としてもよいし、複数層を積層した積層構造としてもよい。
第２配線１４は、第１半導体層１０ｎの接続面１０ｃに電気的に接続され、外部から第２パッド電極１５ｎに供給された電力を第１半導体層１０ｎへ供給するための配線である。第２配線１４の材料としては、Ａｌ、Ｒｈ、Ａｇ、Ｔｉ、Ｐｔ、Ａｕ、Ｃｕ、Ｓｉ、Ｎｉ、Ｓｎ等の金属材料や半導体材料、又はそれらを主成分とする合金を用いることができる。第２配線１４は、これらの金属材料からなる層の単層構造としてもよいし、複数層を積層した積層構造としてもよい。
第１パッド電極１５ｐ及び第２パッド電極１５ｎには、金属ワイヤーなどが適宜接続される。第１パッド電極１５ｐ及び第２パッド電極１５ｎの材料としては、Ａｕ、Ｒｈ、Ｐｔ、Ｔｉ等の金属材料、又はそれらを主成分とする合金を用いることができる。第１パッド電極１５ｐ及び第２パッド電極１５ｎは、これらの金属材料からなる層の単層構造としてもよいし、複数層を積層した積層構造としてもよい。
接合層１７は、支持部材１１と第２配線１４との間に設けられ、支持部材１１と第２配線１４とを接合している。接合層１７の材料としては、Ａｕ、Ｓｎ、Ｎｉ、Ｉｎ、Ｐｂ、Ｓｂ、Ｂｉ、Ｃｕ、Ａｇ等の金属材料、又はそれらを主成分とする合金を用いることができる。
支持部材１１は、接合層１７を介して半導体積層体１０やその他の前述した各部材と接合され、これらを機械的あるいは物理的に支持する役割を有する。支持部材１１の材料としては、ＣｕＷ、Ｓｉ、Ｍｏ、ＣｕＭｏ等の半導体材料や金属材料を用いることができる。
保護膜２０は、第１半導体層１０ｎの表面１０ｂに設けられ、表面１０ｂの全面を覆っている。保護膜２０は、半導体積層体１０における絶縁層１６から露出する側面１０ｄにも設けられ、側面１０ｄを覆っている。保護膜２０は、絶縁層１６の上面も覆っている。
半導体積層体１０は、大気などに存在する水分により劣化することがあり、そのような劣化は、発光素子１００の信頼性を低下させる要因になり得る。保護膜２０は、このような水分から半導体積層体１０を保護するために設けられ、例えば、活性層１０ａや、第２半導体層１０ｐと反射電極１２との界面、第１半導体層１０ｎと第２配線１４との界面への水分の侵入を抑制する役割を有する。特に、窒化物半導体からなる第１半導体層１０ｎを用いる場合、第１半導体層１０ｎの表面１０ｂが窒素で終端した窒素面であると、窒素面は酸化しやすいので保護膜２０を形成することにより防湿性を確保することが求められる。
水分は、例えば、半導体積層体１０と絶縁層１６との界面等から侵入する。水分により生じる不具合としては、例えば、半導体積層体１０の劣化や反射電極１２に用いる金属材料のマイグレーション等がある。そのため、保護膜２０は、半導体積層体１０の側面１０ｄを覆うように形成することが好ましい。
保護膜２０は、第１層２１と第２層２２とを有する。第１層２１は、第１半導体層１０ｎの表面１０ｂ、側面１０ｄ、及び絶縁層１６の上面に連続して設けられ、それらを覆っている。第２層２２は、第１層２１上に設けられ、第１層２１を覆っている。
第１層２１の厚さは第２層２２の厚さよりも薄い。第１層２１の密度は第２層２２の密度よりも低い。例えば、第１層２１はシリコン酸化膜である。例えば、第２層２２は、シリコン酸化膜または窒化アルミニウム膜である。
図３～図９は第１実施形態の発光素子１００の製造方法を模式的に表す断面図である。以下、図３～図９を用いて第１実施形態の発光素子１００の製造方法を説明する。
まず、図３に示すように、基板５０上に、第１半導体層１０ｎと、活性層１０ａと、第２半導体層１０ｐとが順に形成された半導体積層体１０を準備する。例えば、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法により、基板５０上に、第１半導体層１０ｎと、活性層１０ａと、第２半導体層１０ｐとを順に形成することで半導体積層体１０を準備する。
基板５０上に第１半導体層１０ｎを形成する前に、例えば、ＡｌＧａＮからなるバッファ層を形成してもよい。基板５０としては、例えば、サファイア基板を用いることができる。第１半導体層１０ｎは、例えば、１μｍ以上５μｍ以下の厚さで形成する。活性層１０ａは、例えば、１００ｎｍ以上３００ｎｍ以下の厚さで形成する。第２半導体層１０ｐは、例えば、１００ｎｍ以上３００ｎｍ以下の厚さで形成する。
次に、図４に示すように、第２半導体層１０ｐの上面の一部に、反射電極１２をスパッタリング法等で形成する。反射電極１２を形成した後、半導体積層体１０を部分的にエッチングして、第２半導体層１０ｐ及び活性層１０ａから第１半導体層１０ｎの一部を露出させることで接続面１０ｃを形成する。半導体積層体１０のエッチングは、例えば、ＲＩＥ（Reactive Ion Etching）法等のドライエッチングにより行う。
次に、反射電極１２の上面の一部に開口部を有する絶縁部材を、ＣＶＤ（Chemical Vapor Deposition）法等を用いて形成する。次に、絶縁部材の上面に設けられ、反射電極１２に接続された第１配線１３をスパッタリング法等で形成する。次に、絶縁部材を第１配線１３の上面に形成する。次に、絶縁部材の一部を、ドライエッチング法等でエッチングし、第１半導体層１０ｎの接続面１０ｃの一部を絶縁部材から露出させる開口部を形成する。これらの絶縁部材を形成する工程により、反射電極１２及び接続面１０ｃの一部を露出させる開口部を有する絶縁層１６を形成する。次に、絶縁層１６の上面に設けられ、接続面１０ｃに接続された第２配線１４をスパッタリング法等で形成する。ここで、各部材の形成は、フォトリソグラフィー法を用いてパターニングを行い、エッチング法やリフトオフ法を適宜用いて行われる。
次に、図５に示すように、支持部材１１を準備し、支持部材１１と第２配線１４とを接合層１７を介して接合する。接合層１７は、支持部材１１側と第２配線１４側のいずれか一方のみに設けてもよく、両方に設けてもよい。接合層１７を用いた接合は、接合層１７に用いる材料にもよるが、基板５０及び支持部材１１を１００℃～３５０℃程度に加熱し、１ＭＰａ～２０ＭＰａ程度の荷重を加えることで行う。
次に、基板５０を、ＬＬＯ（Laser Lift Off）法や、研削、エッチング等の方法によって剥離、もしくは除去する。本実施形態では、基板５０はサファイア基板であるため、ＬＬＯ法により剥離することが好ましい。基板５０を剥離することで、第１半導体層１０ｎの表面１０ｂが露出する。
図６に示すように、露出した第１半導体層１０ｎの表面１０ｂに粗面化加工を施し、表面１０ｂに凹凸面を形成する。光の主な取り出し面である表面１０ｂに凹凸面を形成することで、発光素子の光取り出し効率を向上させることができる。例えば、表面１０ｂにおいて粗面化する領域に開口部を有するマスクを用いて、ＴＭＡＨ等のアルカリ溶液を使用したウェットエッチングにより表面１０ｂを粗面化する。マスク材料としては、使用するアルカリ溶液により溶けにくいＳｉＯ２等の材料を用いることが好ましい。
第１半導体層１０ｎの表面１０ｂを粗面化した後、図７に示すように、絶縁層１６上に位置する第１半導体層１０ｎの一部をエッチングし、絶縁層１６の一部を露出させる。絶縁層１６上で連続していた半導体積層体１０が複数の半導体部に分離される。例えば、第１半導体層１０ｎ上に、複数の半導体部を覆う、上面視において略四角形状のマスクを用いたドライエッチングにより、第１半導体層１０ｎをエッチングする。
次に、第１半導体層１０ｎの表面１０ｂに保護膜２０を形成する。保護膜２０を形成する工程は、第１層２１を形成する工程と、第２層２２を形成する工程とを有する。
まず、図８に示すように、第１半導体層１０ｎの表面１０ｂに凹凸面を覆うように第１層２１を形成する。第１層２１は、第１半導体層１０ｎの側面１０ｄと、絶縁層１６の上面にも形成される。
第１層２１を形成した後、図９に示すように、第１層２１上に第２層２２を形成する。第２層２２は、第１層２１の全面を覆う。
第１層２１及び第２層２２は化学気相成長法（ＣＶＤ法）により形成する。例えば、第１層２１及び第２層２２として、ＴＥＯＳ（tetraethyl orthosilicate）を含む原料ガスを用いたプラズマＣＶＤ法又は熱ＣＶＤ法により、シリコン酸化膜を形成する。
第１層２１を形成するときは、第２層２２を形成するときよりも、第１半導体層１０ｎの表面１０ｂに堆積する原子が持つエネルギーが低くなるようにする。第１層２１の成膜時のエネルギーを低くすることで、第１半導体層１０ｎの表面１０ｂに変質層が形成されることを抑制できる。
第１層２１を形成するときは、成膜室内に第１流量の原料ガスを導入し、半導体積層体１０側に第１電力を印加し、成膜室内の圧力を第１圧力にする。
第２層２２を形成するときは、成膜室内に第１流量よりも少ない第２流量の原料ガスを導入し、半導体積層体１０側に第１電力よりも大きい第２電力を印加し、成膜室内の圧力を第１圧力よりも小さい第２圧力にする。
第１層２１を形成するときの第１流量を、第２層２２を形成するときの第２流量よりも多くすることで、第１層２１を形成するときの成膜室内の原子同士の衝突を第２層２２を形成するときよりも増加させることができる。これにより、第１層２１を形成するときに膜成分が第１半導体層１０ｎの表面１０ｂに直接衝突することが低減される。その結果、第１半導体層１０ｎの表面１０ｂへのダメージを低減し、第１半導体層１０ｎの表面１０ｂが変質することを抑制できる。例えば、第１流量を第２流量の２倍以上とすることが好ましい。例えば、第１層２１を形成するときのＴＥＯＳガスの第１流量を１８ｓｃｃｍ以上２２ｓｃｃｍ以下、第２層２２を形成するときのＴＥＯＳガスの第２流量を６ｓｃｃｍ以上１０ｓｃｃｍ以下とすることができる。
第１層２１を形成するときの第１電力を、第２層２２を形成するときの第２電力よりも小さくすることで、第１層２１を形成するときの原子の半導体積層体１０側に向けた加速力を第２層２２を形成するときよりも弱くすることができる。これにより、第１半導体層１０ｎの表面１０ｂへのダメージを低減し、第１半導体層１０ｎの表面１０ｂが変質することを抑制できる。例えば、第１電力を第２電力の０．５倍以下とすることが好ましい。例えば、第１層２１を形成するときの第１電力を４５Ｗ以上５５Ｗ以下、第２層２２を形成するときの第２電力を１８０Ｗ以上２２０Ｗ以下とすることができる。
第１層２１を形成するときの第１圧力を、第２層２２を形成するときの第２圧力よりも大きくすることで、第１層２１を形成するときの成膜室内での原子同士の衝突を第２層２２を形成するときよりも増加させることができる。これにより、第１層２１を形成するときに膜成分が第１半導体層１０ｎの表面１０ｂに直接衝突することが低減される。その結果、第１半導体層１０ｎの表面１０ｂへのダメージを低減し、第１半導体層１０ｎの表面１０ｂが変質することを抑制できる。例えば、第１圧力を第２圧力の２倍以上とすることが好ましい。例えば、第１層２１を形成するときの第１圧力を１８０Ｐａ以上２２０Ｐａ以下、第２層２２を形成するときの第２圧力を６０Ｐａ以上１００Ｐａ以下とすることができる。
上記第１流量と第２流量との関係、第１電力と第２電力との関係、及び第１圧力と第２圧力との関係の３つの条件のうち少なくもいずれか１つの条件を満たすように第１層２１を形成することで、第１半導体層１０ｎの表面１０ｂへのダメージを低減し、第１半導体層１０ｎの表面１０ｂが変質することを抑制することができる。
上記３つの条件のうち２つの条件を満たすように第１層２１を形成することで、１つの条件を満たすだけの場合に比べて、第１半導体層１０ｎの表面１０ｂへのダメージを低減し、第１半導体層１０ｎの表面１０ｂが変質することを抑制することができる。さらに、３つの条件のすべてを満たすように第１層２１を形成することで、２つの条件を満たすだけの場合に比べて、第１半導体層１０ｎの表面１０ｂへのダメージを低減し、第１半導体層１０ｎの表面１０ｂが変質することを抑制することができる。
第１半導体層１０ｎの表面１０ｂがダメージを受ける時間は、第１層２１の成膜時間に比例し、第１層２１の成膜時間は第１層２１の厚さに比例する。したがって、第１層２１の厚さは、第２層２２の厚さよりも薄いことが好ましい。例えば、第１層２１の厚さは、１０ｎｍ以上５０ｎｍ以下が好ましい。
半導体積層体１０の防湿性を高めるために、第２層２２の厚さは第１層２１の厚さよりも厚いことが好ましい。例えば、第２層２２の厚さは、１００ｎｍ以上２０００ｎｍ以下である。より好ましくは、第２層２２の厚さは、６００ｎｍ以上２０００ｎｍ以下である。また、第２層２２は第１層２１よりも高い密度で形成されることが好ましい。
本実施形態によれば、第１層２１により第１半導体層１０ｎの表面１０ｂに変質層が形成されることを抑制しつつ、第２層２２により防湿性を高めることができる。したがって、半導体積層体１０の防湿性を高めつつ、光取り出し効率を向上させることができる。
第１半導体層１０ｎの表面１０ｂにＴＥＯＳガスの流量を２０ｓｃｃｍでシリコン酸化膜を形成した場合の光出力は、第１半導体層１０ｎの表面１０ｂにＴＥＯＳガスの流量を８ｓｃｃｍでシリコン酸化膜を形成した場合の光出力よりも、約２．９％増加した。
第１半導体層１０ｎの表面１０ｂに５０Ｗの電力でシリコン酸化膜を形成した場合の光出力は、第１半導体層１０ｎの表面１０ｂに２００Ｗの電力でシリコン酸化膜を形成した場合の光出力よりも、約３．９％増加した。
第１半導体層１０ｎの表面１０ｂに２００Ｐａの圧力でシリコン酸化膜を形成した場合の光出力は、第１半導体層１０ｎの表面１０ｂに８０Ｐａの圧力でシリコン酸化膜を形成した場合の光出力よりも、約１．８％増加した。
第１層２１を形成するとき成膜室内を第１周波数とし、第２層２２を形成するとき成膜室内を第１周波数よりも低い第２周波数とすることもできる。第１層２１及び第２層２２はＣＶＤ法により形成する。第１周波数は、例えば、１２ＭＨｚ以上１５ＭＨｚ以下である。第２周波数は、例えば、３００ｋＨｚ以上５００ｋＨｚ以下である。
第１層２１を形成するときの第１周波数を、第２層２２を形成するときの第２周波数よりも高くすることで、第１層２１を形成するときの原子が第２層２２を形成するときよりも加速されにくくなる。これにより、第１層２１を形成するときの第１半導体層１０ｎの表面１０ｂへのダメージを低減し、第１半導体層１０ｎの表面１０ｂが変質することを抑制することができる。
成膜室内の周波数を１３ＭＨｚ程度として、第１半導体層１０ｎの表面１０ｂにシリコン酸化膜を形成した場合の光出力は、成膜室内の周波数を３８０ｋＨｚ程度として、第１半導体層１０ｎの表面１０ｂにシリコン酸化膜を形成した場合の光出力よりも、約３．２％増加した。
第１層２１をＡＬＤ（Atomic Layer Deposition）法で形成し、第２層２２をＣＶＤ法で形成することもできる。第１層２１をＡＬＤ法で形成することで、第２層２２と同じ条件のＣＶＤ法で第１層２１を形成する場合よりも、第１半導体層１０ｎの表面１０ｂに変質層が形成されることを抑制することができる。
保護膜２０を形成した後、図２に示す第１パッド電極１５ｐ及び第２パッド電極１５ｎを形成する。まず、半導体積層体１０の周辺の領域に位置する保護膜２０の一部及び絶縁層１６の一部に、第１配線１３を露出させる第１開口部と、第２配線１４を露出させる第２開口部を形成する。第１パッド電極１５ｐを、第１配線１３と接続するように、第１開口部内に形成する。第２パッド電極１５ｎを、第２配線１４と接続するように、第２開口部内に形成する。
その後、必要に応じて、支持部材１１を所定の厚さに加工する。支持部材１１の加工は、例えば、支持部材１１における接合層１７が設けられていない側の面側から研削や研削等により行う。その後、例えば、レーザーダイシングやブレードダイシングによって、複数の発光素子に個片化する。
［第２実施形態］
図１０は、第２実施形態の発光素子２００の模式断面図である。図１０は、図２と同様の断面を表す。
図１０は、第２実施形態の発光素子２００の模式断面図である。図１０は、図２と同様の断面を表す。
第２実施形態の発光素子２００では、保護膜２０の第１層２１が、半導体積層体１０の側面１０ｄ及び絶縁層１６の上面には設けられず、第１半導体層１０ｎの表面１０ｂに設けられている。
第２層２２は、第１層２１の端部２１ａ及び半導体積層体１０の側面１０ｄを覆うように、第１層２１上及び絶縁層１６の上面に設けられている。
図１１～図１４は、第２実施形態の発光素子２００の製造方法を表す模式断面図である。
半導体積層体１０の成長に用いた基板５０を除去し、第１半導体層１０ｎの表面１０ｂに凹凸面を形成した後、図１１に示すように、凹凸面を覆うように第１半導体層１０ｎの表面１０ｂに第１層２１を形成する。第１層２１は、第１半導体層１０ｎの表面１０ｂの全面には形成せず、凹凸面を含む表面１０ｂの一部に形成する。
第１層２１を形成した後、図１２に示すように、絶縁層１６上に位置する第１半導体層１０ｎの一部をエッチングする。これにより、絶縁層１６上で連続していた半導体積層体１０が複数の半導体部に分離される。半導体積層体１０を複数の半導体部に分離することにより半導体積層体１０の側面１０ｄが形成される。なお、図１２では、第１層２１の端部２１ａが第１半導体層１０ｎの表面１０ｂの外縁に沿って形成されているが、第１層２１の端部２１ａを第１半導体層１０ｎの表面１０ｂの外縁よりも内側に位置させてもよい。
次に、図１３に示すように、第２層２２を、第１層２１の端部２１ａ及び半導体積層体１０の側面１０ｄを覆うように第１層２１上に形成する。なお、第１層２１と第２層２２の成膜条件は、第１実施形態と同じ条件である。第２層２２は、半導体積層体１０の周辺の領域に位置する絶縁層１６の上面にも形成される。
第２層２２を形成した後、図１４に示すように、半導体積層体１０の周辺の領域に位置する保護膜２０の一部及び絶縁層１６の一部に、第１配線１３に達する第１開口部６０ａと、第２配線１４に達する第２開口部６０ｂを形成する。その後、第１開口部６０ａ内に、第１配線１３と接続する第１パッド電極１５ｐを形成し、第２開口部６０ｂ内に、第２配線１４と接続する第２パッド電極１５ｎを形成する。
第１層２１は、第２層２２よりも密度が低く、第２層２２よりもエッチングレートが速い傾向がある。絶縁層１６上に第１層２１が形成されている場合、第１開口部６０ａ及び第２開口部６０ｂを形成する領域の第１層２１を部分的に除去する必要がある。薬液を使ったウェットエッチングの場合、第１層２１にサイドエッチングが進行して、薬液が半導体積層体１０に到達する懸念がある。ドライエッチングの場合、互いに異なる膜質（例えば密度）の第２層２２と第１層２１を順にエッチングすることになるので、工程管理が難しくなる。第２実施形態によれば、第１開口部６０ａ及び第２開口部６０ｂを形成する領域に第１層２１が形成されていないので、薬液の半導体積層体１０への浸入が抑制され、また工程管理が容易になる。
以上、本発明の実施形態について説明した。しかし、本発明はこれらの記述に限定されるものではない。前述の実施の形態に関して、当業者が適宜設計変更を加えたものも、本発明の特徴を備えている限り、本発明の範囲に包含される。例えば、発光素子やその製造方法が備える各要素・工程の内容、形状、寸法、材質、配置、条件などは、例示したものに限定されるわけではなく適宜変更することができる。
また、前述した各実施の形態が備える各要素・工程は、技術的に可能な限りにおいて組み合わせることができ、これらを組み合わせたものも本発明の特徴を含む限り本発明の範囲に包含される。
また、前述した各実施の形態が備える各要素・工程は、技術的に可能な限りにおいて組み合わせることができ、これらを組み合わせたものも本発明の特徴を含む限り本発明の範囲に包含される。
１０…半導体積層体、１０ｎ…第１半導体層、１０ａ…活性層、１０ｐ…第２半導体層、１２…反射電極、１３…第１配線、１４…第２配線、１５ｐ…第１パッド電極、１５ｎ…第２パッド電極、２０…保護膜、２１…第１層、２２…第２層、５０…基板、１００,２００…発光素子
Claims (15)
- 基板上に順に形成された第１半導体層と、活性層と、第２半導体層とを含む半導体積層体を準備する工程と、
前記基板を除去し、前記第１半導体層の表面を露出させる工程と、
前記第１半導体層の前記表面に保護膜を形成する工程と、
を備え、
前記保護膜を形成する工程は、
化学気相成長法により、成膜室内に第１流量の原料ガスを導入しつつ、前記第１半導体層の前記表面に第１層を形成する工程と、
化学気相成長法により、成膜室内に前記第１流量よりも少ない第２流量の原料ガスを導入しつつ、前記第１層上に第２層を形成する工程と、
を有する発光素子の製造方法。 - 基板上に順に形成された第１半導体層と、活性層と、第２半導体層とを含む半導体積層体を準備する工程と、
前記基板を除去し、前記第１半導体層の表面を露出させる工程と、
前記第１半導体層の前記表面に粗面化加工を施し凹凸面を形成する工程と、
前記第１半導体層の前記表面に前記凹凸面を形成した後、前記第１半導体層の前記表面に保護膜を形成する工程と、
を備え、
前記保護膜を形成する工程は、
化学気相成長法により、前記半導体積層体側に第１電力を印加しつつ、前記第１半導体層の前記表面及び前記凹凸面を覆うように第１層を形成する工程と、
化学気相成長法により、前記半導体積層体側に前記第１電力よりも大きい第２電力を印加しつつ、前記第１層上に第２層を形成する工程と、
を有する発光素子の製造方法。 - 基板上に順に形成された第１半導体層と、活性層と、第２半導体層とを含む半導体積層体を準備する工程と、
前記基板を除去し、前記第１半導体層の表面を露出させる工程と、
前記第１半導体層の前記表面に保護膜を形成する工程と、
を備え、
前記保護膜を形成する工程は、
化学気相成長法により、成膜室内に第１圧力を印加しつつ、前記第１半導体層の前記表面に第１層を形成する工程と、
化学気相成長法により、成膜室内に前記第１圧力よりも小さい第２圧力を印加しつつ、前記第１層上に第２層を形成する工程と、
を有する発光素子の製造方法。 - 基板上に順に形成された第１半導体層と、活性層と、第２半導体層とを含む半導体積層体を準備する工程と、
前記基板を除去し、前記第１半導体層の表面を露出させる工程と、
前記第１半導体層の前記表面に保護膜を形成する工程と、
を備え、
前記保護膜を形成する工程は、
化学気相成長法により、成膜室内を第１周波数としつつ、前記第１半導体層の前記表面に第１層を形成する工程と、
化学気相成長法により、成膜室内を前記第１周波数よりも低い第２周波数としつつ、前記第１層上に第２層を形成する工程と、
を有する発光素子の製造方法。 - 前記第１層を、前記半導体積層体側に第１電力を印加しつつ形成し、
前記第２層を、前記半導体積層体側に前記第１電力よりも大きい第２電力を印加しつつ形成する請求項１に記載の発光素子の製造方法。 - 前記第１層を、成膜室内に第１圧力を印加しつつ形成し、
前記第２層を、成膜室内に前記第１圧力よりも小さい第２圧力を印加しつつ形成する請求項５に記載の発光素子の製造方法。 - 前記第１流量を、前記第２流量の２倍以上とする請求項１に記載の発光素子の製造方法。
- 前記第１電力を、前記第２電力の０．５倍以下とする請求項２、５又は６に記載の発光素子の製造方法。
- 前記第１圧力を、前記第２圧力の２倍以上とする請求項３又は６に記載の発光素子の製造方法。
- 前記第１層の厚さは、前記第２層の厚さよりも薄い請求項１～９のいずれか１つに記載の発光素子の製造方法。
- 前記第１層の密度は、前記第２層の密度よりも低い請求項１～１０のいずれか１つに記載の発光素子の製造方法。
- 前記第１層は、シリコン酸化膜であり、
前記第２層は、シリコン酸化膜、または窒化アルミニウム膜である請求項１～１１のいずれか１つに記載の発光素子の製造方法。 - 前記半導体積層体は、ＩｎｘＡｌｙＧａ１－ｘ－ｙＮ（０≦ｘ≦１，０≦ｙ≦１，ｘ＋ｙ≦１）を含む請求項１～１２のいずれか１つに記載の発光素子の製造方法。
- 前記第１半導体層の前記表面に前記第１層を形成した後、前記半導体積層体を複数の半導体部に分離し、前記半導体積層体の側面を露出させる工程をさらに備え、
前記第２層を前記第１層上に、前記第１層の端部および前記半導体積層体の前記側面を覆うように形成する請求項１～１３のいずれか１つに記載の発光素子の製造方法。 - 前記第１層を形成する前に、前記第１半導体層の前記表面に粗面化加工を施し凹凸面を形成する工程をさらに備え、
前記第１層を、前記第１半導体層の前記表面及び前記凹凸面を覆うように形成する請求項１、３、または４に記載の発光素子の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020210180A JP7223941B2 (ja) | 2020-12-18 | 2020-12-18 | 発光素子の製造方法 |
| US17/539,521 US20220199864A1 (en) | 2020-12-18 | 2021-12-01 | Method for manufacturing light-emitting element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020210180A JP7223941B2 (ja) | 2020-12-18 | 2020-12-18 | 発光素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2022096917A JP2022096917A (ja) | 2022-06-30 |
| JP7223941B2 true JP7223941B2 (ja) | 2023-02-17 |
Family
ID=82022605
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2020210180A Active JP7223941B2 (ja) | 2020-12-18 | 2020-12-18 | 発光素子の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20220199864A1 (ja) |
| JP (1) | JP7223941B2 (ja) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005019972A (ja) | 2003-05-30 | 2005-01-20 | Showa Denko Kk | Ｉｉｉ族窒化物半導体素子の製造方法 |
| JP2013115402A (ja) | 2011-12-01 | 2013-06-10 | Mitsubishi Heavy Ind Ltd | 絶縁保護膜形成方法 |
| US20130187183A1 (en) | 2010-08-03 | 2013-07-25 | Osram Opto Semiconductors Gmbh | Light-emitting diode chip |
| JP2015138836A (ja) | 2014-01-21 | 2015-07-30 | スタンレー電気株式会社 | 発光素子の製造方法 |
| CN108365057A (zh) | 2017-12-28 | 2018-08-03 | 映瑞光电科技(上海)有限公司 | 一种垂直结构发光二极管及其制造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0620065B2 (ja) * | 1983-08-08 | 1994-03-16 | 株式会社日立製作所 | プラズマシリコン酸化膜の製造方法 |
| JPH0950990A (ja) * | 1995-08-04 | 1997-02-18 | Seiko Epson Corp | シリコン酸化膜の製造方法 |
-
2020
- 2020-12-18 JP JP2020210180A patent/JP7223941B2/ja active Active
-
2021
- 2021-12-01 US US17/539,521 patent/US20220199864A1/en active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005019972A (ja) | 2003-05-30 | 2005-01-20 | Showa Denko Kk | Ｉｉｉ族窒化物半導体素子の製造方法 |
| US20130187183A1 (en) | 2010-08-03 | 2013-07-25 | Osram Opto Semiconductors Gmbh | Light-emitting diode chip |
| JP2013115402A (ja) | 2011-12-01 | 2013-06-10 | Mitsubishi Heavy Ind Ltd | 絶縁保護膜形成方法 |
| JP2015138836A (ja) | 2014-01-21 | 2015-07-30 | スタンレー電気株式会社 | 発光素子の製造方法 |
| CN108365057A (zh) | 2017-12-28 | 2018-08-03 | 映瑞光电科技(上海)有限公司 | 一种垂直结构发光二极管及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2022096917A (ja) | 2022-06-30 |
| US20220199864A1 (en) | 2022-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7307662B2 (ja) | 半導体発光素子および半導体発光素子の製造方法 | |
| US9837579B2 (en) | Semiconductor light emitting element and method for producing the same | |
| JP5376467B2 (ja) | 垂直構造窒化ガリウム系発光ダイオ−ド素子及びその製造方法 | |
| JP6811293B1 (ja) | 半導体発光素子および半導体発光素子の製造方法 | |
| JP6902569B2 (ja) | 半導体発光素子および半導体発光素子の製造方法 | |
| JP5423390B2 (ja) | Ｉｉｉ族窒化物系化合物半導体素子及びその製造方法 | |
| JP7312056B2 (ja) | 半導体発光素子および半導体発光素子の製造方法 | |
| JP7146589B2 (ja) | 半導体発光素子および半導体発光素子の製造方法 | |
| JP7146562B2 (ja) | 半導体発光素子および半導体発光素子の製造方法 | |
| TWI583023B (zh) | 用於一半導體發光裝置的接觸件 | |
| JP2011029574A (ja) | Ｉｉｉ族窒化物系化合物半導体素子の製造方法 | |
| JP7223941B2 (ja) | 発光素子の製造方法 | |
| JP7344937B2 (ja) | 半導体発光素子および半導体発光素子の製造方法 | |
| JP7345524B2 (ja) | 半導体発光素子および半導体発光素子の製造方法 | |
| JP7344936B2 (ja) | 半導体発光素子および半導体発光素子の製造方法 | |
| CN113964245A (zh) | 发光元件和发光元件的制造方法 | |
| JP7450157B2 (ja) | 発光素子及びその製造方法 | |
| JP7296001B2 (ja) | 半導体発光素子および半導体発光素子の製造方法 | |
| JP7296002B2 (ja) | 半導体発光素子および半導体発光素子の製造方法 | |
| JP7472354B1 (ja) | 半導体発光素子および半導体発光素子の製造方法 | |
| JP7312953B2 (ja) | 発光素子及び発光素子の製造方法 | |
| TWI842807B (zh) | 半導體發光元件以及半導體發光元件的製造方法 | |
| JP7174247B2 (ja) | 半導体素子の製造方法 | |
| JP2023086403A (ja) | 発光素子の製造方法 | |
| JP2010109127A (ja) | 発光素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220113 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20221031 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20221102 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221121 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230105 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230118 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 7223941 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |