JP2005019972A - Ｉｉｉ族窒化物半導体素子の製造方法 - Google Patents

Abstract

【課題】基板やIII族窒化物半導体結晶に開口部を有するＳｉＯ_２やＳｉＮ_ｘの部分的なマスクを形成させる方法において、従来のプラズマＣＶＤ法はプラズマ中のイオン種が膜形成初期に基板やIII族窒化物半導体結晶の表面にダメージを与えていたが、本発明はこのダメージを少なくしたマスクを提供することを目的とする。
【解決手段】本発明のIII族窒化物半導体素子の製造方法は、基板あるいはIII族窒化物半導体結晶上に形成するＳｉＯ_２膜をラジカルシャワーＣＶＤ法で作製したものである。ラジカルシャワーＣＶＤ法はプラズマ領域と成膜領域を分離したＣＶＤ法である。
また、本発明のIII族窒化物半導体素子の製造方法は、基板あるいはIII族窒化物半導体結晶上に形成するＳｉＮ_ｘ膜をカタリティックＣＶＤ法で作製したものである。カタリティックＣＶＤ法は加熱体、好ましくは原料の分解触媒である加熱されたカタライザーで原料ガスを分解するＣＶＤ法である。
【選択図】なし

Description

本発明は、高出力の発光ダイオード（ＬＥＤ）の製造方法に関する。特に、III族窒化物半導体（例えばＩｎＧａＡｌＮで表される）発光ダイオード（ＬＥＤ）の製造方法に関する。

III族窒化物半導体は、可視光から紫外光領域に相当するエネルギーの直接遷移型のバンドギャップをもち高効率な発光が可能であるため、近紫外領域から青色領域にて高出力のＬＥＤが成されている。また、これら高出力のＬＥＤに蛍光体を加えた白色ＬＥＤが実現され、照明用途に向けてさらに高出力・高効率のＬＥＤが求められている。

これら近紫外領域から青色領域のＬＥＤの効率は、注入した電子・正孔対から光子への変換効率である「内部量子効率」と発生した光子が空気中に取り出される効率である「光取り出し効率」に大別される。従来のIII族窒化物半導体からなる近紫外領域から青色領域のＬＥＤは主に内部量子効率の向上に注力されてきた。

III族窒化物半導体からなる近紫外領域から青色領域のＬＥＤに関してなされた光取り出し効率の検討として、凹凸構造を設けたサファイア基板を用いた発光素子（例えば、非特許文献１参照）が開示されている。これら凹凸構造の形成には酸化珪素（ＳｉＯ_２）や窒化珪素（ＳｉＮ_ｘ）などを表面全体に成膜し、フォトリソグラフィーの手法を用いて開口部を有した選択エッチングマスクを形成し、リアクティブ・イオン・エッチング（ＲＩＥ）法によって開口部の基板やIII族窒化物半導体結晶を部分的にエッチングする手法が利用されている。ＳｉＯ_２やＳｉＮ_ｘの成膜にはプラズマＣＶＤ法が広く用いられている。

一方、III族窒化物半導体結晶表面にＳｉＯ_２やＳｉＮ_ｘからなる開口部を有する選択成長マスクを形成し、III族窒化物半導体結晶を選択成長した例としては、レーザーダイオード用の電流狭窄構造作製を意図したもの（特許文献１参照）が、貫通転位密度の低減を意図したもの（特許文献２参照）が挙げられる。

また、基板表面にＳｉＯ_２やＳｉＮ_ｘに開口部を有する選択成長マスクを形成し、III族窒化物半導体結晶を選択成長した先行例としては、サファイア基板にマスクを形成したもの（特許文献２）が挙げられる。

特開平１０−１９０１４２号 特開平１１−３１８６４号 ジャパニーズ・ジャーナル・オブ・アプライド・フィジクス Ｖｏｌ．４１（２００２）ｐｐ．Ｌ１４３１-Ｌ１４３３

基板やIII族窒化物半導体結晶にＳｉＯ_２やＳｉＮ_ｘからなる選択エッチングマスクや選択成長マスクをプラズマＣＶＤ法で形成する際に、基板やIII族窒化物半導体結晶の表面にダメージを与え、特性や歩留まりを悪化させている事を本発明者は見出した。
第１に、ｎ型コンタクト層を表出させるドライエッチングを実施する際、エッチングさせないｐ型コンタクト層の部分に予めＳｉＯ_２膜やＳｉＮ_ｘ膜を保護膜として形成するが、従来のプラズマＣＶＤ法ではこれら保護膜形成時にｐ型コンタクト層にダメージが加わり、ｐ型コンタクト層の接触抵抗を悪化させ、順方向電圧が下がらないという問題を抱えていた。
第２に、ｐ型電極とｎ型電極の間あるいは素子全体を覆う絶縁保護膜をＳｉＯ_２膜あるいはＳｉＮ_ｘ膜で形成するが、従来のプラズマＣＶＤ法で形成すると、電極の縁部分やコンタクト層表面、あるいはｐ型層、ｎ型層、発光層それぞれの側面に加速されたプラズマイオン種が直接衝突し、ダメージを与え、順方向電圧印加時の低電流域や逆方向電圧印加時のリーク電流が低減できなかった。
第３に、基板やIII族窒化物半導体の表面にＳｉＯ_２やＳｉＮ_ｘの選択成長マスクを形成し、その上にIII族窒化物半導体結晶を成長する、一般的にＥＬＯ(エピタキシー・ラテラル・オーバーグロース)法と呼ばれる手法を実施する際、従来のプラズマＣＶＤ法では歩留まりが悪いという問題があった。選択成長マスク形成時に試料全面にＳｉＯ_２やＳｉＮ_ｘをプラズマＣＶＤ法で形成し、その後、III族窒化物半導体結晶を成長させたい部分のＳｉＯ_２膜やＳｉＮ_ｘ膜を除去するが、表出した基板表面、あるいは表出したIII族窒化物半導体結晶表面の原子配列が乱れており、その上に成長したIII族窒化物半導体結晶核同士の結晶方位がずれている様子がＸ線回折法の測定により認められた。この結果、結晶核同士が合体して全面が平坦化する際に、お互いの方位や結晶面が揃わず、段差が生じたり、ピットが埋めきれず、作製したＬＥＤはダイオード特性を示さなかった。
その原因はマスク形成時に加速されたプラズマガス中の電荷を持つ原子、分子等（イオン種）が基板に衝突し、再成長表面にダメージを与えた為と考えられる。
本発明は、基板やIII族窒化物半導体結晶にＳｉＯ_２やＳｉＮ_ｘをＣＶＤ法で成膜させる際に、基板表面やIII族窒化物半導体結晶表面にダメージを与えない製造方法を提供する。その結果、歩留まりが高く良質なIII族窒化物半導体素子を多量に製造することが可能となる。

本発明は、上記の課題を解決するためになされたもので、プラズマガス中のイオン種をできるだけ低減して基板に接触させることからなる。即ち本発明は以下の構成からなる。
（１）基板上に基板を部分的に覆うＳｉＯ_２マスクを形成し、次いでIII族窒化物半導体を形成する半導体素子の製造方法において、該ＳｉＯ_２膜の形成をラジカルシャワーＣＶＤ法で実施することを特徴とするIII族窒化物半導体素子の製造方法。
（２）III族窒化物半導体結晶表面上にIII族窒化物半導体結晶表面を部分的に覆うＳｉＯ_２マスクを形成し、次いでIII族窒化物半導体を形成する半導体素子の製造方法において、該ＳｉＯ_２膜の形成をラジカルシャワーＣＶＤ法で実施することを特徴とするIII族窒化物半導体素子の製造方法。
（３）基板上に基板を部分的に覆うＳｉＮ_ｘマスクを形成し、次いでIII族窒化物半導体を形成する半導体素子の製造方法において、該ＳｉＮ_ｘ膜の形成をカタリティックＣＶＤ法で実施することを特徴とするIII族窒化物半導体素子の製造方法。
（４）III族窒化物半導体結晶表面上にIII族窒化物半導体結晶表面を部分的に覆うＳｉＮ_ｘマスクを形成し、次いでIII族窒化物半導体を形成する半導体素子の製造方法において、該ＳｉＮ_ｘ膜の形成をカタリティックＣＶＤ法で実施することを特徴とするIII族窒化物半導体素子の製造方法。
である。

本発明のIII族窒化物半導体結晶、III族窒化物半導体結晶の製造方法を用いると、ＳｉＯ_２膜形成時またはＳｉＮ_ｘ膜形成時に基板やIII族窒化物半導体結晶に与えるダメージを低減させることができるので、選択成長時のＧａＮ層平坦化を促進させ、ひいてはIII族窒化物半導体結晶デバイスの歩留まりを格段に向上させる。

本発明のIII族窒化物半導体素子の製造方法は、基板あるいはIII族窒化物半導体結晶上に形成するＳｉＯ_２膜をラジカルシャワーＣＶＤ法で作製したものである。ラジカルシャワーＣＶＤ法はプラズマ領域と成膜領域を分離し、基板あるいはIII族窒化物半導体結晶にプラズマダメージを与えないＣＶＤ法である。但し、成膜したい元素の中性ラジカルの寿命は各元素により異なるため、基板に到達可能な寿命の長い元素に対して有効な手法である。酸素の中性ラジカルは寿命が長いので本ラジカルシャワーＣＶＤ法が有効である。その反応過程は
ＳｉＨ_４＋Ｏ＊→Ｈ_３ＳｉＯ→Ｈ_２ＳｉＯ→ＳｉＯ
と推測され、基板表面上でＳｉＯ_２が形成される。

このラジカルシャワーＣＶＤ法（ＲＳ−ＣＶＤという）を図１により説明する。ＣＶＤ装置１は隔壁プレート３によりプラズマ領域９と成膜領域１０に分離される。プラズマガスがこの隔壁プレート３に接触することによってプラズマ領域９中のプラスあるいはマイナスの電荷を有するイオン種がラジカル等の中性原子あるいは分子となり、これが成膜領域に入り、基板上に導入される。基板上に導く為にプラズマ領域の圧力Ｐ１と成膜領域の圧力Ｐ２はＰ１＞Ｐ２の関係に保たれている。このようにＣＶＤ法において電荷を有するプラズマ領域と電荷を低減させた成膜領域に分離した方法を本発明ではＲＳ−ＣＶＤ法という。隔壁プレートはプラズマ中の電荷を中性にするものであればよいが、図１に示すものは１例にして導電性の隔壁プレート、例えば金属製の接地３２されたものが使用されている。プラズマ領域は高周波電源（ＶＨＦ）を用いた電極２により形成され、その中に酸素ガスが供給されている。隔壁プレートは中空にしてこの中にＳｉＨ_４ガスとＨｅガスが供給され、そこから成膜領域に導入される。プラズマガスは隔壁プレート３に接触して電荷が中和され、プラスあるいはマイナスのイオン種が低減され、それが隔壁プレートの通気口３１を通って成膜領域に入る。そして基板４上にＳｉＯ_２膜が形成される。図の５は基板支持体である。

本発明のIII族窒化物半導体素子の製造方法において、基板あるいは半導体結晶表面を部分的に覆うマスクがＳｉＮ_ｘ膜である場合はカタリティックＣＶＤ法により作製する。カタリティックＣＶＤ法は原料ガスを高温の加熱体、望ましくは原料の分解触媒となる加熱体により、原料を分解し、基板あるいは半導体結晶表面にＳｉＮ_ｘ膜を形成する方法である。この方法も基板等の表面ではプラスやマイナスのイオン種は従来のプラズマ法に比べ低減されているので、プラズマダメージが少なく良好なＳｉＮ_ｘ膜が得られる。
このカタリティックＣＶＤ法を図２により説明する。図２において図１と同一符号は同じものを表す。原料ガスであるＳｉＨ_４とＮ_２およびキャリアガスのＨ_２は原料供給体６によりＣＶＤ装置１内に供給され、そのガスが加熱体７に接触する。加熱体７はタングステン等の原料ガスの分解触媒となる金属等が好ましい。この金属等は例えばそのワイヤーをネット状にしたものが用いられる。その他粒状のものを層状にして通気性を持たせたものでもよい。
上記のラジカルシャワーＣＶＤ法およびカタリティックＣＶＤ法によれば基板等の表面でイオンを有する原子等が少ないことはプラズマ分光法により確かめられている。また平板プローブ法によりラジカルシャワーＣＶＤ法の成膜室でのプラズマイオン密度は１０^２〜１０^３ｃｍ^−３が確認されており、従来の平行平板プラズマＣＶＤでの値１０^８〜１０^１０ｃｍ^−３に比して７桁以下となっている。

本発明のＲＳ−ＣＶＤ法およびカタリティックＣＶＤ法は従来のＣＶＤ法に比べエッチングにより露出させた基板表面あるいはIII族窒化物半導体結晶表面の原子配列や表面平坦性を損なうことがない。ＧａＮ膜上にＲＳ−ＣＶＤ法で形成したＳｉＯ_２膜およびカタリティックＣＶＤ法で形成したＳｉＮ_ｘ膜を除去したＧａＮ膜表面について、ＡＦＭで観測したＧａＮ膜表面のステップフローの様子はＳｉＯ_２膜やＳｉＮ_ｘ膜形成前と同様になだらかなステップフローが明確に観測された。従来のＣＶＤ法ではＳｉＯ_２膜、ＳｉＮ_ｘ膜を除去した後のＧａＮ膜表面はステップフローのラインがなだらかではなく細かいひだ状になっていた。また、転位芯のまわりは大きくエッチングされ、ピットとして明確に観測されていた。断面ＴＥＭのＺＣ像によれば、ＳｉＯ_２膜あるいはＳｉＮ_ｘ膜を形成した界面付近のＧａＮ膜について、ＲＳ−ＣＶＤ法あるいはカタリティックＣＶＤ法で形成したＧａＮ膜と、従来ＣＶＤ法で形成したＧａＮ膜と顕著な差が認められた。従来ＣＶＤ法では界面付近のＧａＮ膜が界面から遠い部分のＧａＮ膜に比べ、白く見えた。これは界面付近の格子配列または結晶方位が乱れた事を示すものである。ＲＳ−ＣＶＤ法あるいはカタリティックＣＶＤ法で形成した試料では界面付近のＧａＮ膜と界面から遠いＧａＮ膜にコントラストの違いは認められなかった。以上の効果により、以下の問題点が解決された。

第１に、ｎ型コンタクト層を表出させるドライエッチングを実施する際、ｐ型コンタクト層にダメージを与えず、ｐ型コンタクト層の接触抵抗は改善し、順方向電圧の低減に効果が認められた。
第２にｐ型電極とｎ型電極の間あるいは素子全体を覆う絶縁保護膜形成時に電極の縁部分やコンタクト層表面、あるいはｐ型層、ｎ型層、発光層それぞれの側面にダメージを与えず、順方向電圧印加時の低電流域や逆方向電圧印加時のリーク電流が改善された。
第３に、ＥＬＯ法を実施する際、結晶核同士の合体が改善され２インチウエハ全面が平坦化し、作製したＬＥＤの特性、歩留まりが大幅に改善された。
概して、従来のＣＶＤ法を用いたIII族窒化物半導体素子の製造方法に比べ、本発明のラジカルシャワーＣＶＤ法あるいはカタリティックＣＶＤ法によるIII族窒化物半導体素子の製造方法は特性・歩留まりが優れている。

本発明では、ラジカルシャワーＣＶＤで形成したＳｉＯ_２膜表面あるいはカタリティックＣＶＤ法で形成したＳｉＮ_ｘ膜表面にフォトリソグラフ法によりレジスト膜をパターン形成し弗酸を用いて基板あるいはIII族窒化物半導体結晶を部分的に露出することが望ましい。
本発明においてＳｉＯ_２及びＳｉＮ_ｘによる部分的なマスクの形成方法としてはIII族窒化物半導体結晶の（１１−２０）方向または（１−１００）方向に沿ったストライプ構造あるいは六角形状のマスクが前記方向に沿って所定の間隔で多数配置されている構造のものが好ましい。なお本明細書でマスクを（１１−２０）方向または（１−１００）方向に沿って形成するとは、±５℃以内の範囲で方向がずれた場合を含むものとする。ストライプ構造については図３に示すようにライン状のストライプ１２−１がマスクで、その間がスペース１２−２となり、これらは紙面に対し垂直方向に伸びている。

本発明では、基板としてサファイア、ＧａＮ、ＡｌＮ、ＳｉＣを初め、ガラス、Ｓｉ、ＧａＡｓ、ＧａＰなどを用いることができる。
六方晶基板の面方位としては、ｍ面、ａ面、ｃ面等が使えるが、なかでもｃ面（（０００１）面）が好ましく、さらに基板表面の垂直軸が＜０００１＞方向から特定の方向に傾斜していることが望ましい。また本発明に用いる基板は、有機洗浄やエッチングのような前処理を行うと基板表面の状態を一定の状態に保つことができるため好ましい。

本発明の発光素子の製造において、ｎ型層、ｐ型層、発光層の成長や電極の形成、樹脂封入等は、従来公知の方法を用いることができる。半導体の成長方法は、気相成長法としては有機金属化学気相成長法(ＭＯＣＶＤ法)、気相エピタキシー法(ＶＰＥ法)、分子線エピタキシー法（ＭＢＥ法）を用いることができる。

以下、本発明を実施例に基づいて具体的に説明する。
（実施例１）
本実施例１では、表面を（０００１）面とする２インチφのサファイア基板を使用した。サファイア基板を有機洗浄、酸洗浄した後、図１に示すラジカルシャワーＣＶＤ法にて膜厚８０ｎｍのＳｉＯ_２膜を全面に成膜した。
その後、レジスト膜をスピンコートにより全面塗布し、乾燥した。２μｍ×２μｍのライン＆スペースのストライプ構造のフォトマスクをサファイア基板の＜１−１００＞方向に一致させて固定し、露光機にてレジスト膜の一部を感光させ、感光部分のレジスト膜を洗い流した。次いで弗酸を用いてレジスト膜の無い部分のＳｉＯ_２膜を除去し、サファイア基板を露出させた。エッチング条件によりＳｉＯ_２の側面は意図的に傾斜させてある。最後に残っているレジストを除去した。以上の様にして、サファイア基板上に２μｍ×２μｍの図３に示すＳｉＯ_２ストライプ構造の選択成長マスクを形成した。

作製した選択成長ＳｉＯ_２マスク付きサファイア基板を有機洗浄、酸洗浄し、ＭＯＣＶＤ装置に投入した。投入後１１６０℃まで昇温し以後一定に保った。このサファイア基板上に第１の工程として、トリメチルアルミニウム（ＴＭＡｌ）の蒸気を含む気体を流通する処理を施し、基板上にＡｌ粒あるいはＡｌ膜を形成した。続いて第２の工程としてアンモニアを流通しＡｌ粒あるいはＡｌ膜を全て窒化アルミニウムに変質させた。引き続き第３の工程としてＴＭＧａとアンモニアを流通して非ドーピングの窒化ガリウム（ＧａＮ）結晶層を３時間形成した。３時間成長後のＧａＮ表面は平坦である。

その後引き続き、以下の工程でｎ型層、発光層、ｐ型層の順に積層し、ＬＥＤ用エピタキシャルウェーハを作製した。
非ドーピングのＧａＮ結晶層に引き続きＴＭＧａ及びＮＨ_３の供給を続けたままＳｉＨ_４の供給を開始し、Ｓｉドープのｎ型ＧａＮ層の成長を約１時間１５分行った。ＳｉＨ₄の供給量は、ＳｉドープＧａＮ層の電子濃度が１×１０^1９ｃｍ^-3となるように調整した。ＳｉドープＧａＮ層の膜厚は２μｍである。

ＳｉドープＧａＮ層を成長した後、ＴＭＧａとＳｉＨ₄のバルブを切り替えて、これらの原料の炉内への供給を停止した。アンモニアはそのまま流通させながら、バルブを切り替えてキャリアガスを水素から窒素へ切り替えた。その後、基板の温度を１１６０℃から８３０℃へ低下させた。
温度変更に伴う成長中断中にあらかじめトリメチルインジウム（ＴＭＩｎ）とトリエチルガリウム（ＴＥＧａ）のバブラへのキャリアガスの流通を開始しておいた。バブリングによって発生したＴＭＩｎおよびＴＥＧａの蒸気は、クラッド層の成長工程が始まるまでは、キャリアガスと一緒に除害装置への配管へ流通させ、除害装置を通して系外へ放出した。

次に、ＧａＮよりなる障壁層とＩｎ_0.06Ｇａ_0.94Ｎよりなる井戸層で構成される多重量子井戸構造の発光層を作製した。多重量子井戸構造の作製にあたっては、始めに７ｎｍのＧａＮ障壁層を形成し、そのＧａＮ障壁層上に３ｎｍのＩｎ_0.06Ｇａ_0.94Ｎ井戸層を形成した。この構造を５回繰り返し積層したのち、５番目のＩｎ_0.06Ｇａ_0.94Ｎ井戸層上に、６番目のＧａＮ障壁層を形成し、多重量子井戸構造の両側をＧａＮ障壁層で構成する構造とした。

この多重量子井戸構造上に、基板の温度を１１００℃まで昇温し、キャリアガスを水素に変更し、３ｎｍの膜厚を成すノンドープのＡｌ_0.2Ｇａ_0.8Ｎクラッド層を作製した。

更に、このノンドープのＡｌ_0.2Ｇａ_0.8Ｎクラッド層上に、０．１μｍの膜厚を成すＭｇドープのＧａＮからなるｐ型コンタクト層を作製した。Ｍｇ原料としてはＣｐ₂Ｍｇ（ビスシクロペンタジエニルマグネシウム、分子式（Ｃ_２Ｈ_５）_２Ｍg）を用いた。Ｃｐ₂Ｍｇの供給量はｐ型ＧａＮ層の正孔濃度が１×１０^1８ｃｍ^-3となるように調整した。

ＭｇドープＧａＮ層の成長を終了した後、誘導加熱式ヒータへの通電を停止して、基板の温度を室温まで２０分をかけて降温した。成長温度から３００℃までの降温中は、反応炉内のキャリアガスを窒素のみから構成し、容量にして１％のＮＨ₃を流通した。その後、基板温度が３００℃となったのを確認した時点でＮＨ₃の流通を停止し、雰囲気ガスを窒素のみとした。基板温度が室温まで降温したのを確認して、ウェーハを大気中に取り出した。

以上のような手順により、半導体発光素子用のエピタキシャル層構造を有するエピタキシャルウェーハを作製した。ここでＭｇドープＧａＮ層はｐ型キャリアを活性化するためのアニール処理を行わなくてもｐ型を示した。
以上のようにして作製された半導体発光素子を図３に示す。

次いで、上記のサファイア基板上にエピタキシャル層構造が積層されたエピタキシャルウェーハを用いて半導体発光素子の一種である発光ダイオードを作製した。作製したウェーハについて、フォトリソグラフィー法によってＭｇドープＧａＮ層の表面上に、表面側から順にチタン、アルミニウム、金を積層した構造を持つｐ電極ボンディングパッドとそれに接合したＡｕのみからなる透光性ｐ電極を形成し、ｐ側電極を作製した。

更にその後ウェーハにドライエッチングを行い、ＳｉドープＧａＮ層のｎ側電極を形成する部分を露出させ、露出した部分にＮｉ、Ａｌ、Ｔｉ、Ａｕの４層よりなるｎ電極を作製した。

このようにしてｐ側およびｎ側の電極を形成したウェーハについて、サファイア基板の裏面を１００μｍ厚まで研削し、研磨してミラー状の面とした。その後、該ウェーハを３５０μｍ角の正方形のチップに切断し、電極が下になるように、サブマウントに載置し、サブマウントからリードフレームへ結線して発光素子とした。更に、エポキシ樹脂で砲弾型に封止し、ＬＥＤランプを作製した。

上記のようにして作製したＬＥＤランプ１００ヶについて２０ｍＡ印加の順方向電流を流したところ、発光波長の最頻値は３８２±１ｎｍ、出力値の最頻値は１４．０±１．０ｍＷであり、両者を満たした個数は９２ヶであった。残りの８ヶを解析した所、パーティクル起因によるエピ成長不良が存在する試料である事が判明した。

（比較例１）
比較例１では、実施例１とほとんど同じ工程で、ラジカルシャワーＣＶＤ法に変えてプラズマＣＶＤ法でＳｉＯ_２膜を形成したことだけが異なるＬＥＤランプ１００ヶについて２０ｍＡ印加の順方向電流を流したところ、発光波長の最頻値は３８２±１ｎｍ、出力値の最頻値は１４．０±１．０ｍＷであり、両者を満たした個数は５５ヶであった。残りの４５ヶを解析した所、パーティクル起因によるエピ成長不良が存在する試料と、ＳｉＯ_２マスク上でＧａＮ膜が合体する部分で六角錘のピットが残り電流リークを引き起こしている試料である事が判明した。

（実施例２）
実施例２では、ラジカルシャワーＣＶＤ法に変えて図２に示すカタリティックＣＶＤ法でＳｉＮ_ｘ膜を形成したことだけが異なり、その他の工程は実施例１と同じである。カタリティックＣＶＤ法における加熱体はタングステンワイヤーネットを使用した。得られたＬＥＤランプ１００ヶについて２０ｍＡ印加の順方向電流を流したところ、発光波長の最頻値は３８２±１ｎｍ、出力値の最頻値は１４．０±１．０ｍＷであり、両者を満たした個数は９６ヶであった。残りの４ヶを解析した所、パーティクル起因によるエピ成長不良が存在する試料である事が判明した。

近紫外領域から青色領域まで高出力のＬＥＤとして利用され、またこれに蛍光体を加えて白色ＬＥＤとしての応用が可能である。

ラジカルシャワーＣＶＤ法の概略断面図である。 カタリティックＣＶＤ法の概略断面図である。 本発明の実施例１に係わる半導体発光素子用のエピタキシャル層構造を有するエピタキシャルウェーハの断面を示す模式図である。

符号の説明

１ ＣＶＤ装置
２ 電極
３ 隔壁プレート
３１ 通気孔
３２ 接地
４ 基板
５ 基板支持体
６ 原料供給体
７ 加熱体（タングステンワイヤーネット）
８ ガス排出口
９ プラズマ領域
１０ 成膜領域
１１ 基板
１２ ＳｉＯ_２マスクあるいはＳｉＮ_ｘマスク
１３ 非ドーピングのIII族窒化物半導体結晶層
１４ ｎ型クラッド層 兼 ｎ型コンタクト層
１５ 発光層
１６ ｐ型クラッド層
１７ ｐ型コンタクト層

Claims (4)

1. 基板上に基板を部分的に覆うＳｉＯ_２マスクを形成し、次いでIII族窒化物半導体を形成する半導体素子の製造方法において、該ＳｉＯ_２膜の形成をラジカルシャワーＣＶＤ法で実施することを特徴とするIII族窒化物半導体素子の製造方法。
2. III族窒化物半導体結晶表面上にIII族窒化物半導体結晶表面を部分的に覆うＳｉＯ_２マスクを形成し、次いでIII族窒化物半導体を形成する半導体素子の製造方法において、該ＳｉＯ_２膜の形成をラジカルシャワーＣＶＤ法で実施することを特徴とするIII族窒化物半導体素子の製造方法。
3. 基板上に基板を部分的に覆うＳｉＮ_ｘマスクを形成し、次いでIII族窒化物半導体を形成する半導体素子の製造方法において、該ＳｉＮ_ｘ膜の形成をカタリティックＣＶＤ法で実施することを特徴とするIII族窒化物半導体素子の製造方法。
4. III族窒化物半導体結晶表面上にIII族窒化物半導体結晶表面を部分的に覆うＳｉＮ_ｘマスクを形成し、次いでIII族窒化物半導体を形成する半導体素子の製造方法において、該ＳｉＮ_ｘ膜の形成をカタリティックＣＶＤ法で実施することを特徴とするIII族窒化物半導体素子の製造方法。
   

Images