JP7450157B2 - 発光素子及びその製造方法 - Google Patents

発光素子及びその製造方法 Download PDF

Info

Publication number
JP7450157B2
JP7450157B2 JP2020089053A JP2020089053A JP7450157B2 JP 7450157 B2 JP7450157 B2 JP 7450157B2 JP 2020089053 A JP2020089053 A JP 2020089053A JP 2020089053 A JP2020089053 A JP 2020089053A JP 7450157 B2 JP7450157 B2 JP 7450157B2
Authority
JP
Japan
Prior art keywords
layer
region
semiconductor
semiconductor layer
protective film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020089053A
Other languages
English (en)
Other versions
JP2021184422A (ja
Inventor
衛司 村本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Corp
Original Assignee
Nichia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Corp filed Critical Nichia Corp
Priority to JP2020089053A priority Critical patent/JP7450157B2/ja
Publication of JP2021184422A publication Critical patent/JP2021184422A/ja
Application granted granted Critical
Publication of JP7450157B2 publication Critical patent/JP7450157B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Led Devices (AREA)

Description

本実施形態は、発光素子及びその製造方法に関する。
複数の半導体層を積層することにより形成された半導体積層体を有する発光素子において、高い光取り出し効率が求められている。このため、電極や保護膜に高反射性または高透過率性を有する材料を用いることで、光取り出し効率のより一層の向上が図られている。
半導体層を用いた発光素子では、光取り出し面となる半導体層の表面を保護するために透光性や絶縁性を有する保護膜で被覆している(例えば、特許文献1参照)。
特開2008-130799号公報
しかしながら、半導体層の表面に保護膜を成膜すると、発光素子の光取り出し効率が低下することがある。本発明者は、光取り出し効率の低下の主な原因は、保護膜による光吸収ではなく、保護膜の成膜時に半導体層の表面が変質することに起因することを見出した。
本実施形態は、この知見に基づきなされたものであり、従来の発光素子に比べて高い光取り出し効率を有する発光素子及びその製造方法を提供することを目的とする。
本発明の一実施形態の発光素子は、第1半導体層と、第2半導体層と、前記第1半導体層と前記第2半導体層との間に位置する活性層と、を含み、前記第2半導体層の表面に第1領域および第2領域を有する半導体積層体と、前記第1領域を被覆せず、前記第2領域を被覆する保護膜と、前記第1半導体層上に設けられた光反射性を有する第一電極と、を備え、前記半導体積層体の積層方向において、前記第1領域と前記第一電極が設けられた領域とは重なっており、前記第2領域には、前記第1領域より高い濃度のSiを含む変質層が形成されている。
本発明の一実施形態の発光素子の製造方法は、第1半導体層と、第2半導体層と、前記第1半導体層と前記第2半導体層との間に位置する活性層を含み、前記第2半導体層の表面に第1領域および第2領域を有する半導体積層体を準備する工程と、前記第1半導体層上に光反射性を有する第一電極を形成する工程と、前記第1領域および前記第2領域に保護膜を形成するとともに、前記第1領域および前記第2領域に前記半導体積層体が変質された変質層を形成する工程と、前記第1領域上に形成された前記保護膜と、前記第1領域に形成された前記変質層と、を除去する工程と、を備え、前記第一電極を形成する工程において、前記第一電極を、前記半導体積層体の積層方向において、前記第1領域と重なる前記第1半導体層上に形成する。
本実施形態によれば、高い光取り出し効率を有する発光素子、及びその製造方法を提供することができる。
実施形態に係る発光素子の構成を模式的に表す上面図である。 実施形態に係る発光素子の構成を模式的に表す断面図であり、図1のA-A’線における断面図である。 実施形態に係る発光素子の製造方法を表す模式断面図である。 実施形態に係る発光素子の製造方法を表す模式断面図である。 実施形態に係る発光素子の製造方法を表す模式断面図である。 実施形態に係る発光素子の製造方法を表す模式断面図である。 実施形態に係る発光素子の製造方法を表す模式断面図である。 実施形態に係る発光素子の製造方法を表す模式断面図である。 実施形態に係る発光素子の製造方法を表す模式断面図である。
以下に示す形態は、本発明の技術思想を具体化するための例示であって、本発明を以下に限定するものではない。また、各図面が示す部材の大きさや位置関係等は、説明を明確にするために誇張していることがある。さらに、同一もしくは同様の要素には、同一符号を付して、重複した説明は適宜省略する。
図1は、本実施形態に係る発光素子100の上面視を示す平面図である。
図2は、図1のA-A’線における断面図である。
図2に示すように、発光素子100は、支持部材11と、接合層17と、半導体積層体10と、第一電極12と、第二電極14と、を有する。半導体積層体10は、第1半導体層10pと、第2半導体層10nと、第1半導体層10pと第2半導体層10nとの間に位置する活性層10aと、を有する。本実施形態において、第1半導体層10pはp側半導体層であり、第2半導体層10nはn側半導体層である。第1半導体層10pの表面には、光反射性を有する第一電極12が設けられている。第2半導体層10nは、活性層10a及び第1半導体層10pが積層されておらず、活性層10a及び第1半導体層10pから露出する露出領域10eを有する。配線電極13は、第一電極12と、外部との接続領域である第一接続部15pと、を電気的に接続するように設けられている。第二電極14は、第2半導体層10nの露出領域10eと、外部との接続領域である第二接続部15nと、を電気的に接続するように設けられている。
発光素子100は、さらに、配線電極13と第二電極14とが電気的に接続することを抑制するために、配線電極13と第二電極14との間に設けられた絶縁層16を有する。また、発光素子100は、半導体積層体10の表面に設けられ、半導体積層体10の上面の一部に開口部を有する保護膜18を有する。半導体積層体10の表面は、第1領域10sおよび第2領域10qを有している。第1領域10sには、保護膜18が設けられておらず、第1領域10sは発光素子100からの光が主に取り出される光取り出し領域である。保護膜18は、第1領域10sを被覆せず、第2領域10qを被覆している。保護膜18の開口部が設けられた領域が第1領域10sと対応する。第2領域10qには、保護膜18が設けられている。
半導体積層体10の第2領域10qには、変質層19が形成されている。変質層19は、例えば、保護膜18を形成する際に半導体積層体10の表面が変質することで形成された層である。保護膜18が設けられていない第1領域10sには、変質層19は形成されていない。本実施形態の発光素子100は、半導体積層体10の表面のうち、光取り出し領域である第1領域10sには変質層19が位置せず、第2領域10qは保護膜18により被覆されている。これにより、本実施形態の発光素子100は、半導体積層体10の水分等による劣化を抑制しつつ、光取り出し効率を向上させることができる。
半導体積層体10には、例えば、InAlGa1-X-YN(0≦X、0≦Y、X+Y≦1)などの窒化物半導体を用いることができる。窒化物半導体としては、例えば、GaN、InGaN、AlGaN、AlInGaN等があげられる。第1半導体層10p及び第2半導体層10nは、複数の窒化物半導体層を含む積層構造としてもよい。活性層10aは、複数の障壁層と複数の井戸層とを含み、障壁層と井戸層とが交互に積層された多重量子井戸構造としてもよい。
第一電極12は、活性層10aから第1半導体層10pに向かう光を第1領域10s側に反射させ、光取り出し効率を向上させる役割を有する。また、第一電極12は、第1半導体層10p上に電気的に接続されており、第1半導体層10pに電力を供給する役割も有する。これらの観点から、第一電極12には、高い光反射性と低い接触抵抗を備える金属材料を用いることが好ましい。第一電極12の金属材料としては、Ag、Al、Rh、Ni、Ti、Ptなどの金属材料、又はそれらを主成分とする合金等を用いることができる。第一電極12は、これらの金属材料からなる層の単層構造としてもよいし、複数層を積層した積層構造としてもよい。
配線電極13は、第一電極12に電気的に接続され、外部から第一接続部15pに供給された電力を第一電極12へ供給するための電極である。配線電極13の材料としては、Al、Rh、Ag、Ti、Pt、Au、Cu、Si等の金属材料や半導体材料、又はそれらを主成分とする合金を用いることができる。配線電極13は、これらの金属材料からなる層の単層構造としてもよいし、複数層を積層した積層構造としてもよい。
第二電極14は、第2半導体層10nに接続され、外部から第二接続部15nに供給された電力を供給するための電極である。第二電極14の材料としては、Al、Rh、Ag、Ti、Pt、Au、Cu、Si、Ni、Sn等の金属材料や半導体材料、又はそれらを主成分とする合金を用いることができる。第二電極14は、これらの金属材料からなる層の単層構造としてもよいし、複数層を積層した積層構造としてもよい。
第一接続部15pは、配線電極13と電気的に接続される。第二接続部15nは、第二電極14と電気的に接続される。第一接続部15p及び第二接続部15nは、外部と電気的に接続される領域であり、金属ワイヤーなどが適宜接続される。第一接続部15p及び第二接続部15nの材料としては、Au、Rh、Pt、Ti等の金属材料、又はそれらを主成分とする合金を用いることができる。第一接続部15p及び第二接続部15nは、これらの金属材料からなる層の単層構造としてもよいし、複数層を積層した積層構造としてもよい。
絶縁層16は、配線電極13と、第二電極14と、が電気的に接続されることを防ぐために設けられる。絶縁層16の材料としては、SiO(0≦X、0≦Y、0<X+Y)、AlO(0≦X、0≦Y、0<X+Y)等の絶縁性材料を用いることができる。絶縁層16は、これらの絶縁性材料からなる層の単層構造としてもよいし、複数層を積層した積層構造としてもよい。
接合層17は、支持部材11と第二電極14との間に設けられ、支持部材11と第二電極14とを接合している。接合層17の材料としては、Au、Sn、Ni、In、Pb、Sb、Bi、Cu、Ag等の金属材料、又はそれらを主成分とする合金を用いることができる。
保護膜18は、半導体積層体10の表面の一部に設けられており、半導体積層体10を保護する役割を有する。保護膜18には、透光性と防湿性を備える材料を用いることが好ましい。保護膜18の材料としては、上述した絶縁層16と同様の材料からなる絶縁性材料を用いることができる。保護膜18には、例えば、Siを含む材料を用いることができる。
半導体積層体10は、大気などに存在する水分により劣化することがあり、そのような劣化は、発光素子100の信頼性を低下させる要因になる。保護膜18は、このような水分から半導体積層体10を保護するために設けられ、例えば、発光層となる活性層10aや、第1半導体層10pと第一電極12との界面、第2半導体層10nと第二電極14との界面への水分の侵入を抑制する役割を有する。水分は、例えば、半導体積層体10と、絶縁層16と、の界面等から侵入する。水分により生じる不具合としては、例えば、半導体積層体10の劣化や第一電極12に用いる金属材料のマイグレーション等がある。そのため、保護膜18は、半導体積層体10の側面を覆うように形成することが好ましい。
発光素子100では、半導体積層体10の表面のうち第1領域10sが主として光を取り出す面となる。半導体積層体10の表面のうち第2領域10qは、半導体積層体10の劣化を抑制するために透光性を有する保護膜18により被覆されている。前述したように、半導体積層体10の劣化は、水分が活性層10aや、第1半導体層10pに接続された第一電極12に侵入することにより誘発される。そのため、半導体積層体10の外周に位置する側面を覆うように保護膜18を形成することで、半導体積層体10の劣化を効果的に抑制できる。
保護膜18を半導体積層体10の表面全てを覆うように形成することで水分の侵入を抑制できるため信頼性を向上できるが、保護膜18の光吸収により光出力が低減しやすい傾向がある。しかし、本発明者は、光吸収は保護膜18によるものだけではなく、保護膜18を形成した際に、半導体積層体10が変質して形成される変質層19による光吸収が生じていると推測した。ここで、半導体積層体10が変質するとは、例えば、半導体積層体10を構成する窒化物半導体層に含まれる元素の含有割合が、変質していない領域の窒化物半導体層とは異なることを意味する。半導体積層体10が変質することで元素の含有量が変化し、結晶欠陥が増加すると推測される。変質層19において結晶欠陥が増加している場合、半導体積層体10が変質した変質層19には、変質していない領域より高い濃度のSiが含まれる。変質層19において結晶欠陥が増加している場合、半導体積層体10が変質した変質層19には、変質していない領域より高い濃度のSiとOが含まれる。また、変質層19には、変質していない領域よりも、O、C、S、Cl等の元素が多く含まれていてもよい。これらの元素の含有量を計測する方法としては、XPS (X-ray Photoelectron Spectroscopy)法やAES(Auger Electron Spectroscopy)法、GDS(Glow Discharge Spectroscopy)法等が挙げられる。
変質層19は、第1領域10sには設けられておらず、第2領域10qに設けられている。第1領域10sに変質層19が設けられていないことで、変質層19による光吸収が抑制され、光取り出し効率を向上させることができる。第2領域10qに結晶欠陥を含む変質層19が設けられていることで、半導体積層体10と保護膜18との界面を通る電流の量を、半導体積層体10の表面に変質層19が設けられていない場合に比較して抑制することができる。発光素子100の信頼性を保ちつつ、光取り出し効率を向上することができる。半導体積層体10の積層方向において、第1領域10sは、第一電極12が設けられた領域と重なっている、あるいは対向している。第一電極12が設けられた領域は、活性層10aから第一電極12に向かう光を第1領域10s側に反射する領域である。そのため、第1領域10sを第一電極12が設けられた領域と対向させることで効率よく光を取り出すことができる。
半導体積層体10の第1領域10sを複数の凸部を有する粗面、すなわち微細な凹凸を有する面としてもよい。上面を粗面とすることで、活性層10aからの光が半導体積層体10から取り出されやすくなり、光取り出し効率を向上させることができる。例えば、複数の凸部を形成することにより粗面とする場合、凸部の算術平均高さは、光取り出し効率を適切に向上させるために、0.2μm以上3.0μm以下とすることが好ましく、0.4μm以上1.5μm以下とすることがさらに好ましい。
支持部材11は、接合層17を介して半導体積層体10やその他の前述した各部材と接合され、これらを機械的あるいは物理的に支持する役割を有する。支持部材11の材料としては、CuW、Si、Mo、CuMo等の半導体材料や金属材料を用いることができる。
図3~図9は本実施形態の発光素子の製造方法を模式的に表す断面図である。以下、図3~図9を用いて本実施形態の発光素子の製造方法を説明する。
まず、図3に示すように、半導体層を成長させるための成長基板20上に、第2半導体層10nと、活性層10aと、第1半導体層10pと、を順に積層する。第2半導体層10nは、第1領域10sおよび第2領域10qを有する。活性層10aは、第1半導体層10pと第2半導体層10nの間に位置する。これらの半導体層は、例えば、MOCVD(Metal Organic Chemical Vapor Deposition)法により形成する。成長基板20上に第2半導体層10nを形成する前に、例えば、AlGaNからなるバッファ層を形成してもよい。成長基板20としては、例えば、サファイア基板を用いることができる。第2半導体層10nは、例えば、3μm以上5μm以下の厚さで形成する。活性層10aは、例えば、100nm以上300nm以下の厚さで形成する。第1半導体層10pは、例えば、50nm以上200nm以下の厚さで形成する。
次に、図4に示すように、第1半導体層10pの表面の一部に、第一電極12をスパッタリング法等で形成する。第一電極12は、半導体積層体10の積層方向において、第1領域10sと重なる第1半導体層10p上に形成される。次に、半導体積層体10を部分的にエッチングして、第1半導体層10p及び活性層10aから第2半導体層10nを露出させることで露出領域10eを形成する。半導体積層体10のエッチングは、例えば、RIE(Reactive Ion Etching)法等のドライエッチングにより行う。次に、第一電極12の上面の一部に開口部を有する絶縁部材を、CVD(Chemical Vapor Deposition)法等を用いて形成する。次に、絶縁部材の上面に設けられ、第一電極12に接続された配線電極13をスパッタリング法等で形成する。次に、絶縁部材を配線電極13の上面に形成する。次に、絶縁部材の一部を、ドライエッチング法等でエッチングし、第2半導体層10nの露出領域10eの一部を絶縁部材から露出させる開口部を形成する。これらの絶縁部材を形成する工程により、第一電極12及び露出領域10eの一部を露出させる開口部を有する絶縁層16を形成する。次に、絶縁層16の上面に設けられ、露出領域10eに接続された第二電極14をスパッタリング法等で形成する。ここで、各部材の形成は、フォトリソグラフィー法を用いてパターニングを行い、エッチング法やリフトオフ法を適宜用いて行われる。
次に、図5に示すように、支持部材11を準備し、支持部材11と第二電極14とを接合層17を介して接合する。接合層17は、支持部材11側と第二電極14側のいずれか一方のみに設けてもよく、両方に設けてもよい。接合層17を用いた接合は、接合層17に用いる材料にもよるが、成長基板20及び支持部材11を100℃~350℃程度に加熱し、1MPa~20MPa程度の荷重を加えることで行う。
次に、成長基板20を、LLO(Laser Lift Off)法や、基板研削、基板エッチング等の方法によって剥離、もしくは除去する。本実施形態では、成長基板20はサファイア基板であるため、LLO法により剥離することが好ましい。
次に、図6~図9に示す工程について説明する。
図6に示すように、絶縁層16上に位置する第2半導体層10nの一部をエッチングする。具体的には、まず、フォトリソグラフィー等により、所望の素子形状にパターニングするためのレジスト等のマスクを形成する。マスクにより決定される素子の大きさは用途により適宜変更することができる。本実施形態では、例えば上面視において、一辺が0.5mm~2.0mmの正方形状のマスクを形成して、半導体積層体10をエッチングしている。第2半導体層10nのエッチングは、ドライエッチング等の方法によって行われる。ドライエッチングのガスには、例えば塩素系のガスを使用することができる。
次に、図7に示すように、第2半導体層10nの表面を被覆する保護膜18を形成する。前述したように、保護膜18には防湿性が要求されるため、プラズマCVD、熱CVD等のCVD法やスパッタリング法等の高密度に原子を成膜できる方法を用いて保護膜18を形成することが望ましい。保護膜18の材料としては、前述したように、SiO、SiN、SiON等があげられる。ここで、前述した方法を用いて高密度の保護膜18を成膜する場合、プラズマエネルギーや、熱エネルギーにより半導体積層体10の表面は変質し、半導体積層体10の表面に変質層19が形成される。この変質層19は、活性層10aからの光を吸収する光吸収層となると推測される。保護膜18の厚さは、例えば、100nm~2000nm程度とすることができる。保護膜18をCVD法により成膜する場合、例えば、温度を150℃~350℃に設定し、圧力を50Pa~150Paに設定して行う。
次に、図8に示すように、第2半導体層10nの表面に粗面10rを形成する。第2半導体層10nの表面に複数の凸部を形成し、第2半導体層10nの表面を粗面化することで光取り出し効率を向上させることができる。本実施形態の場合、発光素子が位置する領域のうち強く発光する領域は、第一電極12の直上付近である。そこで、第2半導体層10nの表面のうち、少なくとも第一電極12の直上の領域を粗面化することが好ましい。第2半導体層10nの表面に粗面10rを形成する工程において、フォトリソグラフィー等により、粗面化する領域に開口部を有するレジストを形成する。その後、レジストの開口部に位置する保護膜18をエッチングする。保護膜18がSiO、SiN、SiONである場合には、エッチャントとして、例えば、フッ化水素水溶液やフッ化アンモニウム水溶液等を用いてエッチングする。第2半導体層10nの表面の粗面化は、例えばTMAH等のアルカリ溶液を使用したウェットエッチングにより行うことができる。その際、マスク材料としては、使用するアルカリ溶液により溶けにくいSiO等の材料を用いることが好ましい。また、保護膜18をマスクとして使用することで、工程削減が可能であり、保護膜18が除去された粗面化したい領域を効率よく加工できる。保護膜18を形成した後、第2半導体層10nの表面に粗面化加工を行うため、保護膜18を成膜する際に形成された変質層19は粗面化加工時に除去される。これにより、変質層19による光吸収が抑制され、光取り出し効率を向上させることができる。
変質層19を除去する工程において、TMAHの温度は30℃~90℃程度に液温が調整されることが好ましい。これは、変質層19におけるTMAHによる加工レートが、変質していない半導体積層体10に比べて遅いためである。変質していない半導体積層体10に比べて変質層19がSiやOを多く含むことにより、加工レートが遅くなると推測される。
変質層19を除去した後、半導体積層体10の表面に粗面化加工を行う際、TMAHの温度は25℃~30℃程度に液温調整して行ってもよい。変質していない半導体積層体10の表面と変質層19とを同じ条件で粗面化加工する場合、変質していない半導体積層体10の加工レートは、変質層19の加工レートより速い傾向にある。そのため、工程管理をする場合において、半導体積層体10の粗面化加工時のTMAHの温度を、変質層19を除去する際のTMAHの温度よりも低く設定することが好ましい。これにより、工程の管理が容易になり、粗面10rに形成される凸部の大きさのバラつきを低減することが可能となる。
変質層19の除去は、上述したアルカリ溶液以外の方法で実施してもよい。他の方法としては、例えば、ドライエッチングやウェットエッチングが挙げられる。ドライエッチングによる行う場合は、エッチングガスとして塩素系のガスを使用することが好ましい。ウェットエッチングにより行う場合は、エッチャントとしてリン酸等を使用することが好ましい。半導体積層体10の表面状態の分析結果から、変質層19は第2半導体層10nの表面から10nm程度の厚さで形成されていると推測されるので、第2半導体層10nの表面から半導体積層体10を10nm以上除去することが好ましく、10nm以上30nm以下除去することがさらに好ましい。半導体積層体10の表面に粗面化加工を行う際、半導体積層体10を、例えば300nm~5000nm除去する。そのため、半導体積層体10の表面のうち粗面化加工が施される領域に形成された変質層19は、半導体積層体10の粗面化加工により完全に除去される。
上述した工程により、半導体積層体10に、第2半導体層10nの表面から変質層19が除去され、粗面化加工が施された第1領域10sを形成することができる。
次に、図9に示すように、外部と電気的に接続される領域である第一接続部15p、第二接続部15nを形成する。まず、半導体積層体10が設けられた領域よりも外側に位置する絶縁層16の一部に、配線電極13を露出させる開口部と、第二電極14を露出させる開口部と、を形成する。第一接続部15pを、配線電極13と電気的に接続するように、絶縁層16に設けた開口部内に形成する。第二接続部15nを第二電極14と電気的に接続するように、絶縁層16に設けた開口部内に形成する。第一接続部15p及び第二接続部15nは、上面視において、半導体積層体10が設けられた領域よりも外側にそれぞれ形成される。その後、支持部材11を所定の厚さに加工する。支持部材11の加工は、例えば、支持部材11の接合層17が設けられていない側の表面側から研削や研削等により行う。支持部材11がSiからなる場合は、例えば、50μm~300μm程度の厚さとする。次に、支持部材11の表面に導通部材22を形成する。導通部材22は、発光素子の実装方法によって材料を適宜変更してもよい。導通部材22には、例えばAu、Ti、Pt、Sn、Ni、AuSn等を使用することができる。その後、支持部材11を所定の形状に加工し、複数の発光装置に個片化する。支持部材11の加工は、例えば、レーザーダイシングやブレードダイシングによって行う。
以上説明した方法により、高い光取り出し効率を有する発光素子100を製造することができる。
本実施形態における発光素子100において、変質層19と保護膜18の厚さと光出力の関係を検証した。検証には、本実施形態と同様の構造を備える発光素子において、半導体積層体10の表面に保護膜18が形成されていないサンプルと、保護膜18の膜厚を10nm~800nmの間で段階的に変更して形成した9個のサンプルを用意し、それぞれのサンプルにおける光出力を測定した。また、これらのサンプルと保護膜18の膜厚が同じ条件のシミュレーションによりそれぞれのサンプルにおける光出力を計算した。なお、シミュレーションは、半導体積層体10と、保護膜18と、空気と、をモデルに使用した。
サンプルの実測値とシミュレーションの結果から、保護膜18の膜厚を10nm~800nmの間で段階的に変更した各条件においては、光出力の増減の挙動はほぼ一致していることがわかった。しかしながら、保護膜18が形成されていないサンプルにおいて、実測値とシミュレーションの結果とにずれが生じていることがわかった。具体的には、シミュレーションの結果では、保護膜18が形成されていないサンプルと、保護膜18の膜厚が10nmのサンプルと、で光出力にあまり変化がない。一方で、実測値においては、保護膜18が形成されていないサンプルと保護膜18の膜厚が10nmのサンプルとでは、光出力に大きな差があり、保護膜18が形成されていないサンプルの方が大きいことがわかった。保護膜18が形成されていないサンプルにおいては、実測値の方がシミュレーションの結果よりも光出力が大きい結果となっていた。
これらの検証結果から本発明者は、光出力の増減に影響している構造が、シミュレーションに使用した保護膜18と、半導体積層体10と、空気と、の3つ以外に存在していると推察した。光出力の増減に影響している構造は、保護膜18の成膜時に半導体積層体10の表面が変質することで形成される変質層19であると考えた。この変質層19が活性層からの光を吸収する層となったことによって、光出力の低下が引き起こされたと推測し、以下の評価実験を行った。
(評価実験)
サファイアからなる成長基板20上に、半導体積層体10を形成した。半導体積層体10は、不純物としてSiがドープされたGaN層を含む膜厚10μm程度の第2半導体層10nと、GaN層とInGaN層からなる多重量子井戸構造を含む膜厚140nm程度の活性層10aと、不純物としてMgがドープされたGaN層を含む膜厚120nm程度の第1半導体層10pと、を成長基板20側から順に含む。その後、第1半導体層10p上に接合層を介してSiからなる支持部材11を接合した。その後、半導体積層体10から成長基板20を剥離し、半導体積層体10の表面をエッチングすることで第2半導体層10nを露出させた。そして、第2半導体層10nの表面に保護膜18を形成したことによる変化を評価するために以下のサンプル1、2を準備した。サンプル1として、第2半導体層10nの表面に保護膜18を形成していないサンプルを準備した。サンプル2として、第2半導体層10nの表面にSiOからなる保護膜18を形成し、その保護膜18を除去することで第2半導体層10nの表面を露出させたサンプル2を準備した。保護膜18の成膜は、CVD法により行った。保護膜18の膜厚は100nm程度とした。保護膜18の除去は、フッ化アンモニウム水溶液で行った。
サンプル1、2における第2半導体層10nの状態を評価するために、GDS装置を用いて、第2半導体層10n中に含まれるSiと、Gaそれぞれの分光発光強度を計測した。表1に、サンプル1、2それぞれの第2半導体層10nの表面と内部における分光発光強度の計測結果を示す。なお、表1において、分光発光強度の単位は任意単位で示している。ここで、第2半導体層10nの内部とは、第2半導体層10nの表面から500nm程度のことである。

表1から、サンプル1では、第2半導体層10nの表面と内部でSiの検出量はほぼ同じであることがわかる。一方、サンプル2では、第2半導体層10nの内部よりも第2半導体層10nの表面の方が高濃度のSiが検出されていることがわかる。これは、CVD法による成膜により、第2半導体層10nの表面に高濃度のSiを含む層が形成されているためであると推測される。また、第2半導体層10nの表面に形成される層は、SiOからなる保護膜18の除去に使用したフッ化アンモニウム水溶液では除去が困難である可能性があることがわかる。
本発明の実施形態によれば、保護膜18の成膜時に半導体積層体10の表面に形成される変質層19を、保護膜18の成膜後に部分的に除去している。そのため、上記評価実験で確認されたSiを含む変質層19等による光吸収が抑制でき、高い光取り出し効率を有する発光素子を提供することができる。
以上、本発明の実施形態について説明した。しかし、本発明はこれらの記述に限定されるものではない。前述の実施の形態に関して、当業者が適宜設計変更を加えたものも、本発明の特徴を備えている限り、本発明の範囲に包含される。例えば、発光素子やその製造方法が備える各要素・工程の内容、形状、寸法、材質、配置、条件などは、例示したものに限定されるわけではなく適宜変更することができる。
また、前述した各実施の形態が備える各要素・工程は、技術的に可能な限りにおいて組み合わせることができ、これらを組み合わせたものも本発明の特徴を含む限り本発明の範囲に包含される。
10 半導体積層体
10a 活性層
10p 第1半導体層
10n 第2半導体層
10e 露出領域
10s 第1領域
10q 第2領域
11 支持部材
12 第一電極
13 配線電極
14 第二電極
15p 第一接続部
15n 第二接続部
16 絶縁層
17 接合層
18 保護膜
19 変質層
20 成長基板
22 導通部材
100 発光素子

Claims (9)

  1. 第1半導体層と、第2半導体層と、前記第1半導体層と前記第2半導体層との間に位置する活性層と、を含み、前記第2半導体層の表面に第1領域および第2領域を有する半導体積層体と、
    前記第1領域を被覆せず、前記第2領域を被覆する保護膜と、
    前記第1半導体層上に設けられた光反射性を有する第一電極と、
    を備え、
    前記半導体積層体の積層方向において、前記第1領域と前記第一電極が設けられた領域とは重なっており、
    前記第2領域には、前記第1領域より高い濃度のSiを含む変質層が形成されている発光素子。
  2. 前記第1領域は、複数の凸部が形成された粗面である請求項1記載の発光素子。
  3. 前記複数の凸部の算術平均高さは、0.2μm以上3.0μm以下である請求項2記載の発光素子。
  4. 前記半導体積層体は、InAlGa1-X-YN(0≦X、0≦Y、X+Y≦1)により形成されている請求項1~3のいずれか1つに記載の発光素子。
  5. 前記保護膜は、SiO、SiN、SiONのいずれかにより形成されている請求項1~4のいずれか1つに記載の発光素子。
  6. 第1半導体層と、第2半導体層と、前記第1半導体層と前記第2半導体層との間に位置する活性層を含み、前記第2半導体層の表面に第1領域および第2領域を有する半導体積層体を準備する工程と、
    前記第1半導体層上に光反射性を有する第一電極を形成する工程と、
    前記第1領域および前記第2領域に保護膜を形成するとともに、前記第1領域および前記第2領域に前記半導体積層体が変質された変質層を形成する工程と、
    前記第1領域上に形成された前記保護膜と、前記第1領域に形成された前記変質層と、を除去する工程と、
    を備え、
    前記第一電極を形成する工程において、前記第一電極は、前記半導体積層体の積層方向において、前記第1領域と重なる前記第1半導体層上に形成される発光素子の製造方法。
  7. 前記変質層を除去する工程において、前記変質層を除去しつつ前記半導体積層体の表面に複数の凸部を有する粗面を形成する請求項6記載の発光素子の製造方法。
  8. 前記変質層を除去する工程において、前記変質層を、エッチャントにTMAHを用いたウェットエッチングにより除去する請求項6または7に記載の発光素子の製造方法。
  9. 前記保護膜をCVD法またはスパッタリング法により形成する請求項6~8のいずれか1つに記載の発光素子の製造方法。

JP2020089053A 2020-05-21 2020-05-21 発光素子及びその製造方法 Active JP7450157B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020089053A JP7450157B2 (ja) 2020-05-21 2020-05-21 発光素子及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020089053A JP7450157B2 (ja) 2020-05-21 2020-05-21 発光素子及びその製造方法

Publications (2)

Publication Number Publication Date
JP2021184422A JP2021184422A (ja) 2021-12-02
JP7450157B2 true JP7450157B2 (ja) 2024-03-15

Family

ID=78767512

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020089053A Active JP7450157B2 (ja) 2020-05-21 2020-05-21 発光素子及びその製造方法

Country Status (1)

Country Link
JP (1) JP7450157B2 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011171743A (ja) 2010-02-18 2011-09-01 Lg Innotek Co Ltd 発光素子及び発光素子パッケージ
JP2011233881A (ja) 2010-04-23 2011-11-17 Lg Innotek Co Ltd 発光素子
JP2013125929A (ja) 2011-12-16 2013-06-24 Toyoda Gosei Co Ltd Iii族窒化物半導体発光素子

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011171743A (ja) 2010-02-18 2011-09-01 Lg Innotek Co Ltd 発光素子及び発光素子パッケージ
JP2011233881A (ja) 2010-04-23 2011-11-17 Lg Innotek Co Ltd 発光素子
JP2013125929A (ja) 2011-12-16 2013-06-24 Toyoda Gosei Co Ltd Iii族窒化物半導体発光素子

Also Published As

Publication number Publication date
JP2021184422A (ja) 2021-12-02

Similar Documents

Publication Publication Date Title
US9837579B2 (en) Semiconductor light emitting element and method for producing the same
JP6902569B2 (ja) 半導体発光素子および半導体発光素子の製造方法
JP7312056B2 (ja) 半導体発光素子および半導体発光素子の製造方法
JP6068091B2 (ja) 発光素子
WO2011055664A1 (ja) 半導体発光素子および半導体発光素子の製造方法
JP7146589B2 (ja) 半導体発光素子および半導体発光素子の製造方法
JP7146562B2 (ja) 半導体発光素子および半導体発光素子の製造方法
JP2019207925A (ja) 半導体発光素子および半導体発光素子の製造方法
JP4738999B2 (ja) 半導体光素子の製造方法
JP2023020629A (ja) 半導体発光素子
JP6261927B2 (ja) 半導体発光素子
TWI625870B (zh) 製造半導體發光裝置的方法
JP7296001B2 (ja) 半導体発光素子および半導体発光素子の製造方法
US9553238B2 (en) Method of manufacturing light emitting element
JP7450157B2 (ja) 発光素子及びその製造方法
JP5945409B2 (ja) 半導体素子とその製造方法
TWI688117B (zh) 半導體發光裝置
JP2023020627A (ja) 半導体発光素子および半導体発光素子の製造方法
CN115148870A (zh) 垂直发光二极管及其制备方法
JP5153082B2 (ja) 半導体素子
JP2023020628A (ja) 半導体発光素子および半導体発光素子の製造方法
JP7223941B2 (ja) 発光素子の製造方法
TWI832544B (zh) 半導體發光元件以及半導體發光元件的製造方法
JP7472354B1 (ja) 半導体発光素子および半導体発光素子の製造方法
JP2007158130A (ja) Iii族窒化物系化合物半導体光素子及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230421

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240131

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240202

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240215

R151 Written notification of patent or utility model registration

Ref document number: 7450157

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151