JP7450157B2 - 発光素子及びその製造方法 - Google Patents
発光素子及びその製造方法 Download PDFInfo
- Publication number
- JP7450157B2 JP7450157B2 JP2020089053A JP2020089053A JP7450157B2 JP 7450157 B2 JP7450157 B2 JP 7450157B2 JP 2020089053 A JP2020089053 A JP 2020089053A JP 2020089053 A JP2020089053 A JP 2020089053A JP 7450157 B2 JP7450157 B2 JP 7450157B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- region
- semiconductor
- semiconductor layer
- protective film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 239000004065 semiconductor Substances 0.000 claims description 186
- 230000001681 protective effect Effects 0.000 claims description 72
- 238000000034 method Methods 0.000 claims description 36
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 claims description 14
- 238000005229 chemical vapour deposition Methods 0.000 claims description 8
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 6
- 238000004544 sputter deposition Methods 0.000 claims description 5
- 238000001039 wet etching Methods 0.000 claims description 4
- 229910004541 SiN Inorganic materials 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 198
- 239000000463 material Substances 0.000 description 20
- 238000000605 extraction Methods 0.000 description 19
- 239000000758 substrate Substances 0.000 description 14
- 239000007769 metal material Substances 0.000 description 13
- 230000003287 optical effect Effects 0.000 description 9
- 230000006866 deterioration Effects 0.000 description 8
- 230000031700 light absorption Effects 0.000 description 7
- 238000004088 simulation Methods 0.000 description 7
- 238000001312 dry etching Methods 0.000 description 6
- 238000005530 etching Methods 0.000 description 6
- 238000007788 roughening Methods 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000000956 alloy Substances 0.000 description 5
- 229910045601 alloy Inorganic materials 0.000 description 5
- 150000004767 nitrides Chemical class 0.000 description 5
- 229910052697 platinum Inorganic materials 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 239000002356 single layer Substances 0.000 description 5
- 229910052719 titanium Inorganic materials 0.000 description 5
- 239000013078 crystal Substances 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 229910052709 silver Inorganic materials 0.000 description 4
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 description 3
- 239000012670 alkaline solution Substances 0.000 description 3
- 239000007864 aqueous solution Substances 0.000 description 3
- 239000000460 chlorine Substances 0.000 description 3
- 229910052801 chlorine Inorganic materials 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 238000011156 evaluation Methods 0.000 description 3
- 238000002474 experimental method Methods 0.000 description 3
- 238000000227 grinding Methods 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 229910052594 sapphire Inorganic materials 0.000 description 3
- 239000010980 sapphire Substances 0.000 description 3
- 230000003595 spectral effect Effects 0.000 description 3
- 229910052718 tin Inorganic materials 0.000 description 3
- 229910002704 AlGaN Inorganic materials 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 238000004833 X-ray photoelectron spectroscopy Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 238000001579 optical reflectometry Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000000682 scanning probe acoustic microscopy Methods 0.000 description 2
- 238000012795 verification Methods 0.000 description 2
- 229910016525 CuMo Inorganic materials 0.000 description 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910052745 lead Inorganic materials 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 229910052703 rhodium Inorganic materials 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000004611 spectroscopical analysis Methods 0.000 description 1
- 229910052717 sulfur Inorganic materials 0.000 description 1
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Landscapes
- Led Devices (AREA)
Description
本実施形態は、発光素子及びその製造方法に関する。
複数の半導体層を積層することにより形成された半導体積層体を有する発光素子において、高い光取り出し効率が求められている。このため、電極や保護膜に高反射性または高透過率性を有する材料を用いることで、光取り出し効率のより一層の向上が図られている。
半導体層を用いた発光素子では、光取り出し面となる半導体層の表面を保護するために透光性や絶縁性を有する保護膜で被覆している（例えば、特許文献１参照）。
半導体層を用いた発光素子では、光取り出し面となる半導体層の表面を保護するために透光性や絶縁性を有する保護膜で被覆している（例えば、特許文献１参照）。
しかしながら、半導体層の表面に保護膜を成膜すると、発光素子の光取り出し効率が低下することがある。本発明者は、光取り出し効率の低下の主な原因は、保護膜による光吸収ではなく、保護膜の成膜時に半導体層の表面が変質することに起因することを見出した。
本実施形態は、この知見に基づきなされたものであり、従来の発光素子に比べて高い光取り出し効率を有する発光素子及びその製造方法を提供することを目的とする。
本実施形態は、この知見に基づきなされたものであり、従来の発光素子に比べて高い光取り出し効率を有する発光素子及びその製造方法を提供することを目的とする。
本発明の一実施形態の発光素子は、第１半導体層と、第２半導体層と、前記第１半導体層と前記第２半導体層との間に位置する活性層と、を含み、前記第２半導体層の表面に第１領域および第２領域を有する半導体積層体と、前記第１領域を被覆せず、前記第２領域を被覆する保護膜と、前記第１半導体層上に設けられた光反射性を有する第一電極と、を備え、前記半導体積層体の積層方向において、前記第１領域と前記第一電極が設けられた領域とは重なっており、前記第２領域には、前記第１領域より高い濃度のＳｉを含む変質層が形成されている。
本発明の一実施形態の発光素子の製造方法は、第１半導体層と、第２半導体層と、前記第１半導体層と前記第２半導体層との間に位置する活性層を含み、前記第２半導体層の表面に第１領域および第２領域を有する半導体積層体を準備する工程と、前記第１半導体層上に光反射性を有する第一電極を形成する工程と、前記第１領域および前記第２領域に保護膜を形成するとともに、前記第１領域および前記第２領域に前記半導体積層体が変質された変質層を形成する工程と、前記第１領域上に形成された前記保護膜と、前記第１領域に形成された前記変質層と、を除去する工程と、を備え、前記第一電極を形成する工程において、前記第一電極を、前記半導体積層体の積層方向において、前記第１領域と重なる前記第１半導体層上に形成する。
本実施形態によれば、高い光取り出し効率を有する発光素子、及びその製造方法を提供することができる。
以下に示す形態は、本発明の技術思想を具体化するための例示であって、本発明を以下に限定するものではない。また、各図面が示す部材の大きさや位置関係等は、説明を明確にするために誇張していることがある。さらに、同一もしくは同様の要素には、同一符号を付して、重複した説明は適宜省略する。
図１は、本実施形態に係る発光素子１００の上面視を示す平面図である。
図２は、図１のＡ－Ａ’線における断面図である。
図１は、本実施形態に係る発光素子１００の上面視を示す平面図である。
図２は、図１のＡ－Ａ’線における断面図である。
図２に示すように、発光素子１００は、支持部材１１と、接合層１７と、半導体積層体１０と、第一電極１２と、第二電極１４と、を有する。半導体積層体１０は、第１半導体層１０ｐと、第２半導体層１０ｎと、第１半導体層１０ｐと第２半導体層１０ｎとの間に位置する活性層１０ａと、を有する。本実施形態において、第１半導体層１０ｐはｐ側半導体層であり、第２半導体層１０ｎはｎ側半導体層である。第１半導体層１０ｐの表面には、光反射性を有する第一電極１２が設けられている。第２半導体層１０ｎは、活性層１０ａ及び第１半導体層１０ｐが積層されておらず、活性層１０ａ及び第１半導体層１０ｐから露出する露出領域１０ｅを有する。配線電極１３は、第一電極１２と、外部との接続領域である第一接続部１５ｐと、を電気的に接続するように設けられている。第二電極１４は、第２半導体層１０ｎの露出領域１０ｅと、外部との接続領域である第二接続部１５ｎと、を電気的に接続するように設けられている。
発光素子１００は、さらに、配線電極１３と第二電極１４とが電気的に接続することを抑制するために、配線電極１３と第二電極１４との間に設けられた絶縁層１６を有する。また、発光素子１００は、半導体積層体１０の表面に設けられ、半導体積層体１０の上面の一部に開口部を有する保護膜１８を有する。半導体積層体１０の表面は、第１領域１０ｓおよび第２領域１０ｑを有している。第１領域１０ｓには、保護膜１８が設けられておらず、第１領域１０ｓは発光素子１００からの光が主に取り出される光取り出し領域である。保護膜１８は、第１領域１０ｓを被覆せず、第２領域１０ｑを被覆している。保護膜１８の開口部が設けられた領域が第１領域１０ｓと対応する。第２領域１０ｑには、保護膜１８が設けられている。
半導体積層体１０の第２領域１０ｑには、変質層１９が形成されている。変質層１９は、例えば、保護膜１８を形成する際に半導体積層体１０の表面が変質することで形成された層である。保護膜１８が設けられていない第１領域１０ｓには、変質層１９は形成されていない。本実施形態の発光素子１００は、半導体積層体１０の表面のうち、光取り出し領域である第１領域１０ｓには変質層１９が位置せず、第２領域１０ｑは保護膜１８により被覆されている。これにより、本実施形態の発光素子１００は、半導体積層体１０の水分等による劣化を抑制しつつ、光取り出し効率を向上させることができる。
半導体積層体１０には、例えば、ＩｎＸＡｌＹＧａ１－Ｘ－ＹＮ（０≦Ｘ、０≦Ｙ、Ｘ＋Ｙ≦１）などの窒化物半導体を用いることができる。窒化物半導体としては、例えば、ＧａＮ、ＩｎＧａＮ、ＡｌＧａＮ、ＡｌＩｎＧａＮ等があげられる。第１半導体層１０ｐ及び第２半導体層１０ｎは、複数の窒化物半導体層を含む積層構造としてもよい。活性層１０ａは、複数の障壁層と複数の井戸層とを含み、障壁層と井戸層とが交互に積層された多重量子井戸構造としてもよい。
第一電極１２は、活性層１０ａから第１半導体層１０ｐに向かう光を第１領域１０ｓ側に反射させ、光取り出し効率を向上させる役割を有する。また、第一電極１２は、第１半導体層１０ｐ上に電気的に接続されており、第１半導体層１０ｐに電力を供給する役割も有する。これらの観点から、第一電極１２には、高い光反射性と低い接触抵抗を備える金属材料を用いることが好ましい。第一電極１２の金属材料としては、Ａｇ、Ａｌ、Ｒｈ、Ｎｉ、Ｔｉ、Ｐｔなどの金属材料、又はそれらを主成分とする合金等を用いることができる。第一電極１２は、これらの金属材料からなる層の単層構造としてもよいし、複数層を積層した積層構造としてもよい。
第一電極１２は、活性層１０ａから第１半導体層１０ｐに向かう光を第１領域１０ｓ側に反射させ、光取り出し効率を向上させる役割を有する。また、第一電極１２は、第１半導体層１０ｐ上に電気的に接続されており、第１半導体層１０ｐに電力を供給する役割も有する。これらの観点から、第一電極１２には、高い光反射性と低い接触抵抗を備える金属材料を用いることが好ましい。第一電極１２の金属材料としては、Ａｇ、Ａｌ、Ｒｈ、Ｎｉ、Ｔｉ、Ｐｔなどの金属材料、又はそれらを主成分とする合金等を用いることができる。第一電極１２は、これらの金属材料からなる層の単層構造としてもよいし、複数層を積層した積層構造としてもよい。
配線電極１３は、第一電極１２に電気的に接続され、外部から第一接続部１５ｐに供給された電力を第一電極１２へ供給するための電極である。配線電極１３の材料としては、Ａｌ、Ｒｈ、Ａｇ、Ｔｉ、Ｐｔ、Ａｕ、Ｃｕ、Ｓｉ等の金属材料や半導体材料、又はそれらを主成分とする合金を用いることができる。配線電極１３は、これらの金属材料からなる層の単層構造としてもよいし、複数層を積層した積層構造としてもよい。
第二電極１４は、第２半導体層１０ｎに接続され、外部から第二接続部１５ｎに供給された電力を供給するための電極である。第二電極１４の材料としては、Ａｌ、Ｒｈ、Ａｇ、Ｔｉ、Ｐｔ、Ａｕ、Ｃｕ、Ｓｉ、Ｎｉ、Ｓｎ等の金属材料や半導体材料、又はそれらを主成分とする合金を用いることができる。第二電極１４は、これらの金属材料からなる層の単層構造としてもよいし、複数層を積層した積層構造としてもよい。
第一接続部１５ｐは、配線電極１３と電気的に接続される。第二接続部１５ｎは、第二電極１４と電気的に接続される。第一接続部１５ｐ及び第二接続部１５ｎは、外部と電気的に接続される領域であり、金属ワイヤーなどが適宜接続される。第一接続部１５ｐ及び第二接続部１５ｎの材料としては、Ａｕ、Ｒｈ、Ｐｔ、Ｔｉ等の金属材料、又はそれらを主成分とする合金を用いることができる。第一接続部１５ｐ及び第二接続部１５ｎは、これらの金属材料からなる層の単層構造としてもよいし、複数層を積層した積層構造としてもよい。
第二電極１４は、第２半導体層１０ｎに接続され、外部から第二接続部１５ｎに供給された電力を供給するための電極である。第二電極１４の材料としては、Ａｌ、Ｒｈ、Ａｇ、Ｔｉ、Ｐｔ、Ａｕ、Ｃｕ、Ｓｉ、Ｎｉ、Ｓｎ等の金属材料や半導体材料、又はそれらを主成分とする合金を用いることができる。第二電極１４は、これらの金属材料からなる層の単層構造としてもよいし、複数層を積層した積層構造としてもよい。
第一接続部１５ｐは、配線電極１３と電気的に接続される。第二接続部１５ｎは、第二電極１４と電気的に接続される。第一接続部１５ｐ及び第二接続部１５ｎは、外部と電気的に接続される領域であり、金属ワイヤーなどが適宜接続される。第一接続部１５ｐ及び第二接続部１５ｎの材料としては、Ａｕ、Ｒｈ、Ｐｔ、Ｔｉ等の金属材料、又はそれらを主成分とする合金を用いることができる。第一接続部１５ｐ及び第二接続部１５ｎは、これらの金属材料からなる層の単層構造としてもよいし、複数層を積層した積層構造としてもよい。
絶縁層１６は、配線電極１３と、第二電極１４と、が電気的に接続されることを防ぐために設けられる。絶縁層１６の材料としては、ＳｉＯＸＮＹ（０≦Ｘ、０≦Ｙ、０＜Ｘ＋Ｙ）、ＡｌＯＸＮＹ（０≦Ｘ、０≦Ｙ、０＜Ｘ＋Ｙ）等の絶縁性材料を用いることができる。絶縁層１６は、これらの絶縁性材料からなる層の単層構造としてもよいし、複数層を積層した積層構造としてもよい。
接合層１７は、支持部材１１と第二電極１４との間に設けられ、支持部材１１と第二電極１４とを接合している。接合層１７の材料としては、Ａｕ、Ｓｎ、Ｎｉ、Ｉｎ、Ｐｂ、Ｓｂ、Ｂｉ、Ｃｕ、Ａｇ等の金属材料、又はそれらを主成分とする合金を用いることができる。
接合層１７は、支持部材１１と第二電極１４との間に設けられ、支持部材１１と第二電極１４とを接合している。接合層１７の材料としては、Ａｕ、Ｓｎ、Ｎｉ、Ｉｎ、Ｐｂ、Ｓｂ、Ｂｉ、Ｃｕ、Ａｇ等の金属材料、又はそれらを主成分とする合金を用いることができる。
保護膜１８は、半導体積層体１０の表面の一部に設けられており、半導体積層体１０を保護する役割を有する。保護膜１８には、透光性と防湿性を備える材料を用いることが好ましい。保護膜１８の材料としては、上述した絶縁層１６と同様の材料からなる絶縁性材料を用いることができる。保護膜１８には、例えば、Ｓｉを含む材料を用いることができる。
半導体積層体１０は、大気などに存在する水分により劣化することがあり、そのような劣化は、発光素子１００の信頼性を低下させる要因になる。保護膜１８は、このような水分から半導体積層体１０を保護するために設けられ、例えば、発光層となる活性層１０ａや、第１半導体層１０ｐと第一電極１２との界面、第２半導体層１０ｎと第二電極１４との界面への水分の侵入を抑制する役割を有する。水分は、例えば、半導体積層体１０と、絶縁層１６と、の界面等から侵入する。水分により生じる不具合としては、例えば、半導体積層体１０の劣化や第一電極１２に用いる金属材料のマイグレーション等がある。そのため、保護膜１８は、半導体積層体１０の側面を覆うように形成することが好ましい。
発光素子１００では、半導体積層体１０の表面のうち第１領域１０ｓが主として光を取り出す面となる。半導体積層体１０の表面のうち第２領域１０ｑは、半導体積層体１０の劣化を抑制するために透光性を有する保護膜１８により被覆されている。前述したように、半導体積層体１０の劣化は、水分が活性層１０ａや、第１半導体層１０ｐに接続された第一電極１２に侵入することにより誘発される。そのため、半導体積層体１０の外周に位置する側面を覆うように保護膜１８を形成することで、半導体積層体１０の劣化を効果的に抑制できる。
保護膜１８を半導体積層体１０の表面全てを覆うように形成することで水分の侵入を抑制できるため信頼性を向上できるが、保護膜１８の光吸収により光出力が低減しやすい傾向がある。しかし、本発明者は、光吸収は保護膜１８によるものだけではなく、保護膜１８を形成した際に、半導体積層体１０が変質して形成される変質層１９による光吸収が生じていると推測した。ここで、半導体積層体１０が変質するとは、例えば、半導体積層体１０を構成する窒化物半導体層に含まれる元素の含有割合が、変質していない領域の窒化物半導体層とは異なることを意味する。半導体積層体１０が変質することで元素の含有量が変化し、結晶欠陥が増加すると推測される。変質層１９において結晶欠陥が増加している場合、半導体積層体１０が変質した変質層１９には、変質していない領域より高い濃度のＳｉが含まれる。変質層１９において結晶欠陥が増加している場合、半導体積層体１０が変質した変質層１９には、変質していない領域より高い濃度のＳｉとＯが含まれる。また、変質層１９には、変質していない領域よりも、Ｏ、Ｃ、Ｓ、Ｃｌ等の元素が多く含まれていてもよい。これらの元素の含有量を計測する方法としては、ＸＰＳ （X-ray Photoelectron Spectroscopy）法やＡＥＳ（Auger Electron Spectroscopy）法、ＧＤＳ（Glow Discharge Spectroscopy）法等が挙げられる。
変質層１９は、第１領域１０ｓには設けられておらず、第２領域１０ｑに設けられている。第１領域１０ｓに変質層１９が設けられていないことで、変質層１９による光吸収が抑制され、光取り出し効率を向上させることができる。第２領域１０ｑに結晶欠陥を含む変質層１９が設けられていることで、半導体積層体１０と保護膜１８との界面を通る電流の量を、半導体積層体１０の表面に変質層１９が設けられていない場合に比較して抑制することができる。発光素子１００の信頼性を保ちつつ、光取り出し効率を向上することができる。半導体積層体１０の積層方向において、第１領域１０ｓは、第一電極１２が設けられた領域と重なっている、あるいは対向している。第一電極１２が設けられた領域は、活性層１０ａから第一電極１２に向かう光を第１領域１０ｓ側に反射する領域である。そのため、第１領域１０ｓを第一電極１２が設けられた領域と対向させることで効率よく光を取り出すことができる。
半導体積層体１０の第１領域１０ｓを複数の凸部を有する粗面、すなわち微細な凹凸を有する面としてもよい。上面を粗面とすることで、活性層１０ａからの光が半導体積層体１０から取り出されやすくなり、光取り出し効率を向上させることができる。例えば、複数の凸部を形成することにより粗面とする場合、凸部の算術平均高さは、光取り出し効率を適切に向上させるために、０．２μｍ以上３．０μｍ以下とすることが好ましく、０．４μｍ以上１．５μｍ以下とすることがさらに好ましい。
支持部材１１は、接合層１７を介して半導体積層体１０やその他の前述した各部材と接合され、これらを機械的あるいは物理的に支持する役割を有する。支持部材１１の材料としては、ＣｕＷ、Ｓｉ、Ｍｏ、ＣｕＭｏ等の半導体材料や金属材料を用いることができる。
支持部材１１は、接合層１７を介して半導体積層体１０やその他の前述した各部材と接合され、これらを機械的あるいは物理的に支持する役割を有する。支持部材１１の材料としては、ＣｕＷ、Ｓｉ、Ｍｏ、ＣｕＭｏ等の半導体材料や金属材料を用いることができる。
図３～図９は本実施形態の発光素子の製造方法を模式的に表す断面図である。以下、図３～図９を用いて本実施形態の発光素子の製造方法を説明する。
まず、図３に示すように、半導体層を成長させるための成長基板２０上に、第２半導体層１０ｎと、活性層１０ａと、第１半導体層１０ｐと、を順に積層する。第２半導体層１０ｎは、第１領域１０ｓおよび第２領域１０ｑを有する。活性層１０ａは、第１半導体層１０ｐと第２半導体層１０ｎの間に位置する。これらの半導体層は、例えば、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法により形成する。成長基板２０上に第２半導体層１０ｎを形成する前に、例えば、ＡｌＧａＮからなるバッファ層を形成してもよい。成長基板２０としては、例えば、サファイア基板を用いることができる。第２半導体層１０ｎは、例えば、３μｍ以上５μｍ以下の厚さで形成する。活性層１０ａは、例えば、１００ｎｍ以上３００ｎｍ以下の厚さで形成する。第１半導体層１０ｐは、例えば、５０ｎｍ以上２００ｎｍ以下の厚さで形成する。
次に、図４に示すように、第１半導体層１０ｐの表面の一部に、第一電極１２をスパッタリング法等で形成する。第一電極１２は、半導体積層体１０の積層方向において、第１領域１０ｓと重なる第１半導体層１０ｐ上に形成される。次に、半導体積層体１０を部分的にエッチングして、第１半導体層１０ｐ及び活性層１０ａから第２半導体層１０ｎを露出させることで露出領域１０ｅを形成する。半導体積層体１０のエッチングは、例えば、ＲＩＥ（Reactive Ion Etching）法等のドライエッチングにより行う。次に、第一電極１２の上面の一部に開口部を有する絶縁部材を、ＣＶＤ（Chemical Vapor Deposition）法等を用いて形成する。次に、絶縁部材の上面に設けられ、第一電極１２に接続された配線電極１３をスパッタリング法等で形成する。次に、絶縁部材を配線電極１３の上面に形成する。次に、絶縁部材の一部を、ドライエッチング法等でエッチングし、第２半導体層１０ｎの露出領域１０ｅの一部を絶縁部材から露出させる開口部を形成する。これらの絶縁部材を形成する工程により、第一電極１２及び露出領域１０ｅの一部を露出させる開口部を有する絶縁層１６を形成する。次に、絶縁層１６の上面に設けられ、露出領域１０ｅに接続された第二電極１４をスパッタリング法等で形成する。ここで、各部材の形成は、フォトリソグラフィー法を用いてパターニングを行い、エッチング法やリフトオフ法を適宜用いて行われる。
次に、図５に示すように、支持部材１１を準備し、支持部材１１と第二電極１４とを接合層１７を介して接合する。接合層１７は、支持部材１１側と第二電極１４側のいずれか一方のみに設けてもよく、両方に設けてもよい。接合層１７を用いた接合は、接合層１７に用いる材料にもよるが、成長基板２０及び支持部材１１を１００℃～３５０℃程度に加熱し、１ＭＰａ～２０ＭＰａ程度の荷重を加えることで行う。
次に、成長基板２０を、ＬＬＯ（Laser Lift Off）法や、基板研削、基板エッチング等の方法によって剥離、もしくは除去する。本実施形態では、成長基板２０はサファイア基板であるため、ＬＬＯ法により剥離することが好ましい。
次に、図６～図９に示す工程について説明する。
図６に示すように、絶縁層１６上に位置する第２半導体層１０ｎの一部をエッチングする。具体的には、まず、フォトリソグラフィー等により、所望の素子形状にパターニングするためのレジスト等のマスクを形成する。マスクにより決定される素子の大きさは用途により適宜変更することができる。本実施形態では、例えば上面視において、一辺が０．５ｍｍ～２．０ｍｍの正方形状のマスクを形成して、半導体積層体１０をエッチングしている。第２半導体層１０ｎのエッチングは、ドライエッチング等の方法によって行われる。ドライエッチングのガスには、例えば塩素系のガスを使用することができる。
図６に示すように、絶縁層１６上に位置する第２半導体層１０ｎの一部をエッチングする。具体的には、まず、フォトリソグラフィー等により、所望の素子形状にパターニングするためのレジスト等のマスクを形成する。マスクにより決定される素子の大きさは用途により適宜変更することができる。本実施形態では、例えば上面視において、一辺が０．５ｍｍ～２．０ｍｍの正方形状のマスクを形成して、半導体積層体１０をエッチングしている。第２半導体層１０ｎのエッチングは、ドライエッチング等の方法によって行われる。ドライエッチングのガスには、例えば塩素系のガスを使用することができる。
次に、図７に示すように、第２半導体層１０ｎの表面を被覆する保護膜１８を形成する。前述したように、保護膜１８には防湿性が要求されるため、プラズマＣＶＤ、熱ＣＶＤ等のＣＶＤ法やスパッタリング法等の高密度に原子を成膜できる方法を用いて保護膜１８を形成することが望ましい。保護膜１８の材料としては、前述したように、ＳｉＯ２、ＳｉＮ、ＳｉＯＮ等があげられる。ここで、前述した方法を用いて高密度の保護膜１８を成膜する場合、プラズマエネルギーや、熱エネルギーにより半導体積層体１０の表面は変質し、半導体積層体１０の表面に変質層１９が形成される。この変質層１９は、活性層１０ａからの光を吸収する光吸収層となると推測される。保護膜１８の厚さは、例えば、１００ｎｍ～２０００ｎｍ程度とすることができる。保護膜１８をＣＶＤ法により成膜する場合、例えば、温度を１５０℃～３５０℃に設定し、圧力を５０Ｐａ～１５０Ｐａに設定して行う。
次に、図８に示すように、第２半導体層１０ｎの表面に粗面１０ｒを形成する。第２半導体層１０ｎの表面に複数の凸部を形成し、第２半導体層１０ｎの表面を粗面化することで光取り出し効率を向上させることができる。本実施形態の場合、発光素子が位置する領域のうち強く発光する領域は、第一電極１２の直上付近である。そこで、第２半導体層１０ｎの表面のうち、少なくとも第一電極１２の直上の領域を粗面化することが好ましい。第２半導体層１０ｎの表面に粗面１０ｒを形成する工程において、フォトリソグラフィー等により、粗面化する領域に開口部を有するレジストを形成する。その後、レジストの開口部に位置する保護膜１８をエッチングする。保護膜１８がＳｉＯ２、ＳｉＮ、ＳｉＯＮである場合には、エッチャントとして、例えば、フッ化水素水溶液やフッ化アンモニウム水溶液等を用いてエッチングする。第２半導体層１０ｎの表面の粗面化は、例えばＴＭＡＨ等のアルカリ溶液を使用したウェットエッチングにより行うことができる。その際、マスク材料としては、使用するアルカリ溶液により溶けにくいＳｉＯ２等の材料を用いることが好ましい。また、保護膜１８をマスクとして使用することで、工程削減が可能であり、保護膜１８が除去された粗面化したい領域を効率よく加工できる。保護膜１８を形成した後、第２半導体層１０ｎの表面に粗面化加工を行うため、保護膜１８を成膜する際に形成された変質層１９は粗面化加工時に除去される。これにより、変質層１９による光吸収が抑制され、光取り出し効率を向上させることができる。
変質層１９を除去する工程において、ＴＭＡＨの温度は３０℃～９０℃程度に液温が調整されることが好ましい。これは、変質層１９におけるＴＭＡＨによる加工レートが、変質していない半導体積層体１０に比べて遅いためである。変質していない半導体積層体１０に比べて変質層１９がＳｉやＯを多く含むことにより、加工レートが遅くなると推測される。
変質層１９を除去した後、半導体積層体１０の表面に粗面化加工を行う際、ＴＭＡＨの温度は２５℃～３０℃程度に液温調整して行ってもよい。変質していない半導体積層体１０の表面と変質層１９とを同じ条件で粗面化加工する場合、変質していない半導体積層体１０の加工レートは、変質層１９の加工レートより速い傾向にある。そのため、工程管理をする場合において、半導体積層体１０の粗面化加工時のＴＭＡＨの温度を、変質層１９を除去する際のＴＭＡＨの温度よりも低く設定することが好ましい。これにより、工程の管理が容易になり、粗面１０ｒに形成される凸部の大きさのバラつきを低減することが可能となる。
変質層１９の除去は、上述したアルカリ溶液以外の方法で実施してもよい。他の方法としては、例えば、ドライエッチングやウェットエッチングが挙げられる。ドライエッチングによる行う場合は、エッチングガスとして塩素系のガスを使用することが好ましい。ウェットエッチングにより行う場合は、エッチャントとしてリン酸等を使用することが好ましい。半導体積層体１０の表面状態の分析結果から、変質層１９は第２半導体層１０ｎの表面から１０ｎｍ程度の厚さで形成されていると推測されるので、第２半導体層１０ｎの表面から半導体積層体１０を１０ｎｍ以上除去することが好ましく、１０ｎｍ以上３０ｎｍ以下除去することがさらに好ましい。半導体積層体１０の表面に粗面化加工を行う際、半導体積層体１０を、例えば３００ｎｍ～５０００ｎｍ除去する。そのため、半導体積層体１０の表面のうち粗面化加工が施される領域に形成された変質層１９は、半導体積層体１０の粗面化加工により完全に除去される。
上述した工程により、半導体積層体１０に、第２半導体層１０ｎの表面から変質層１９が除去され、粗面化加工が施された第１領域１０ｓを形成することができる。
上述した工程により、半導体積層体１０に、第２半導体層１０ｎの表面から変質層１９が除去され、粗面化加工が施された第１領域１０ｓを形成することができる。
次に、図９に示すように、外部と電気的に接続される領域である第一接続部１５ｐ、第二接続部１５ｎを形成する。まず、半導体積層体１０が設けられた領域よりも外側に位置する絶縁層１６の一部に、配線電極１３を露出させる開口部と、第二電極１４を露出させる開口部と、を形成する。第一接続部１５ｐを、配線電極１３と電気的に接続するように、絶縁層１６に設けた開口部内に形成する。第二接続部１５ｎを第二電極１４と電気的に接続するように、絶縁層１６に設けた開口部内に形成する。第一接続部１５ｐ及び第二接続部１５ｎは、上面視において、半導体積層体１０が設けられた領域よりも外側にそれぞれ形成される。その後、支持部材１１を所定の厚さに加工する。支持部材１１の加工は、例えば、支持部材１１の接合層１７が設けられていない側の表面側から研削や研削等により行う。支持部材１１がＳｉからなる場合は、例えば、５０μｍ～３００μｍ程度の厚さとする。次に、支持部材１１の表面に導通部材２２を形成する。導通部材２２は、発光素子の実装方法によって材料を適宜変更してもよい。導通部材２２には、例えばＡｕ、Ｔｉ、Ｐｔ、Ｓｎ、Ｎｉ、ＡｕＳｎ等を使用することができる。その後、支持部材１１を所定の形状に加工し、複数の発光装置に個片化する。支持部材１１の加工は、例えば、レーザーダイシングやブレードダイシングによって行う。
以上説明した方法により、高い光取り出し効率を有する発光素子１００を製造することができる。
以上説明した方法により、高い光取り出し効率を有する発光素子１００を製造することができる。
本実施形態における発光素子１００において、変質層１９と保護膜１８の厚さと光出力の関係を検証した。検証には、本実施形態と同様の構造を備える発光素子において、半導体積層体１０の表面に保護膜１８が形成されていないサンプルと、保護膜１８の膜厚を１０ｎｍ～８００ｎｍの間で段階的に変更して形成した９個のサンプルを用意し、それぞれのサンプルにおける光出力を測定した。また、これらのサンプルと保護膜１８の膜厚が同じ条件のシミュレーションによりそれぞれのサンプルにおける光出力を計算した。なお、シミュレーションは、半導体積層体１０と、保護膜１８と、空気と、をモデルに使用した。
サンプルの実測値とシミュレーションの結果から、保護膜１８の膜厚を１０ｎｍ～８００ｎｍの間で段階的に変更した各条件においては、光出力の増減の挙動はほぼ一致していることがわかった。しかしながら、保護膜１８が形成されていないサンプルにおいて、実測値とシミュレーションの結果とにずれが生じていることがわかった。具体的には、シミュレーションの結果では、保護膜１８が形成されていないサンプルと、保護膜１８の膜厚が１０ｎｍのサンプルと、で光出力にあまり変化がない。一方で、実測値においては、保護膜１８が形成されていないサンプルと保護膜１８の膜厚が１０ｎｍのサンプルとでは、光出力に大きな差があり、保護膜１８が形成されていないサンプルの方が大きいことがわかった。保護膜１８が形成されていないサンプルにおいては、実測値の方がシミュレーションの結果よりも光出力が大きい結果となっていた。
これらの検証結果から本発明者は、光出力の増減に影響している構造が、シミュレーションに使用した保護膜１８と、半導体積層体１０と、空気と、の３つ以外に存在していると推察した。光出力の増減に影響している構造は、保護膜１８の成膜時に半導体積層体１０の表面が変質することで形成される変質層１９であると考えた。この変質層１９が活性層からの光を吸収する層となったことによって、光出力の低下が引き起こされたと推測し、以下の評価実験を行った。
これらの検証結果から本発明者は、光出力の増減に影響している構造が、シミュレーションに使用した保護膜１８と、半導体積層体１０と、空気と、の３つ以外に存在していると推察した。光出力の増減に影響している構造は、保護膜１８の成膜時に半導体積層体１０の表面が変質することで形成される変質層１９であると考えた。この変質層１９が活性層からの光を吸収する層となったことによって、光出力の低下が引き起こされたと推測し、以下の評価実験を行った。
（評価実験）
サファイアからなる成長基板２０上に、半導体積層体１０を形成した。半導体積層体１０は、不純物としてＳｉがドープされたＧａＮ層を含む膜厚１０μｍ程度の第２半導体層１０ｎと、ＧａＮ層とＩｎＧａＮ層からなる多重量子井戸構造を含む膜厚１４０ｎｍ程度の活性層１０ａと、不純物としてＭｇがドープされたＧａＮ層を含む膜厚１２０ｎｍ程度の第１半導体層１０ｐと、を成長基板２０側から順に含む。その後、第１半導体層１０ｐ上に接合層を介してＳｉからなる支持部材１１を接合した。その後、半導体積層体１０から成長基板２０を剥離し、半導体積層体１０の表面をエッチングすることで第２半導体層１０ｎを露出させた。そして、第２半導体層１０ｎの表面に保護膜１８を形成したことによる変化を評価するために以下のサンプル１、２を準備した。サンプル１として、第２半導体層１０ｎの表面に保護膜１８を形成していないサンプルを準備した。サンプル２として、第２半導体層１０ｎの表面にＳｉＯ２からなる保護膜１８を形成し、その保護膜１８を除去することで第２半導体層１０ｎの表面を露出させたサンプル２を準備した。保護膜１８の成膜は、ＣＶＤ法により行った。保護膜１８の膜厚は１００ｎｍ程度とした。保護膜１８の除去は、フッ化アンモニウム水溶液で行った。
サファイアからなる成長基板２０上に、半導体積層体１０を形成した。半導体積層体１０は、不純物としてＳｉがドープされたＧａＮ層を含む膜厚１０μｍ程度の第２半導体層１０ｎと、ＧａＮ層とＩｎＧａＮ層からなる多重量子井戸構造を含む膜厚１４０ｎｍ程度の活性層１０ａと、不純物としてＭｇがドープされたＧａＮ層を含む膜厚１２０ｎｍ程度の第１半導体層１０ｐと、を成長基板２０側から順に含む。その後、第１半導体層１０ｐ上に接合層を介してＳｉからなる支持部材１１を接合した。その後、半導体積層体１０から成長基板２０を剥離し、半導体積層体１０の表面をエッチングすることで第２半導体層１０ｎを露出させた。そして、第２半導体層１０ｎの表面に保護膜１８を形成したことによる変化を評価するために以下のサンプル１、２を準備した。サンプル１として、第２半導体層１０ｎの表面に保護膜１８を形成していないサンプルを準備した。サンプル２として、第２半導体層１０ｎの表面にＳｉＯ２からなる保護膜１８を形成し、その保護膜１８を除去することで第２半導体層１０ｎの表面を露出させたサンプル２を準備した。保護膜１８の成膜は、ＣＶＤ法により行った。保護膜１８の膜厚は１００ｎｍ程度とした。保護膜１８の除去は、フッ化アンモニウム水溶液で行った。
サンプル１、２における第２半導体層１０ｎの状態を評価するために、ＧＤＳ装置を用いて、第２半導体層１０ｎ中に含まれるＳｉと、Ｇａそれぞれの分光発光強度を計測した。表１に、サンプル１、２それぞれの第２半導体層１０ｎの表面と内部における分光発光強度の計測結果を示す。なお、表１において、分光発光強度の単位は任意単位で示している。ここで、第２半導体層１０ｎの内部とは、第２半導体層１０ｎの表面から５００ｎｍ程度のことである。
表１から、サンプル１では、第２半導体層１０ｎの表面と内部でＳｉの検出量はほぼ同じであることがわかる。一方、サンプル２では、第２半導体層１０ｎの内部よりも第２半導体層１０ｎの表面の方が高濃度のＳｉが検出されていることがわかる。これは、ＣＶＤ法による成膜により、第２半導体層１０ｎの表面に高濃度のＳｉを含む層が形成されているためであると推測される。また、第２半導体層１０ｎの表面に形成される層は、ＳｉＯ２からなる保護膜１８の除去に使用したフッ化アンモニウム水溶液では除去が困難である可能性があることがわかる。
表１から、サンプル１では、第２半導体層１０ｎの表面と内部でＳｉの検出量はほぼ同じであることがわかる。一方、サンプル２では、第２半導体層１０ｎの内部よりも第２半導体層１０ｎの表面の方が高濃度のＳｉが検出されていることがわかる。これは、ＣＶＤ法による成膜により、第２半導体層１０ｎの表面に高濃度のＳｉを含む層が形成されているためであると推測される。また、第２半導体層１０ｎの表面に形成される層は、ＳｉＯ２からなる保護膜１８の除去に使用したフッ化アンモニウム水溶液では除去が困難である可能性があることがわかる。
本発明の実施形態によれば、保護膜１８の成膜時に半導体積層体１０の表面に形成される変質層１９を、保護膜１８の成膜後に部分的に除去している。そのため、上記評価実験で確認されたＳｉを含む変質層１９等による光吸収が抑制でき、高い光取り出し効率を有する発光素子を提供することができる。
以上、本発明の実施形態について説明した。しかし、本発明はこれらの記述に限定されるものではない。前述の実施の形態に関して、当業者が適宜設計変更を加えたものも、本発明の特徴を備えている限り、本発明の範囲に包含される。例えば、発光素子やその製造方法が備える各要素・工程の内容、形状、寸法、材質、配置、条件などは、例示したものに限定されるわけではなく適宜変更することができる。
また、前述した各実施の形態が備える各要素・工程は、技術的に可能な限りにおいて組み合わせることができ、これらを組み合わせたものも本発明の特徴を含む限り本発明の範囲に包含される。
また、前述した各実施の形態が備える各要素・工程は、技術的に可能な限りにおいて組み合わせることができ、これらを組み合わせたものも本発明の特徴を含む限り本発明の範囲に包含される。
１０ 半導体積層体
１０ａ 活性層
１０ｐ 第１半導体層
１０ｎ 第２半導体層
１０ｅ 露出領域
１０ｓ 第１領域
１０ｑ 第２領域
１１ 支持部材
１２ 第一電極
１３ 配線電極
１４ 第二電極
１５ｐ 第一接続部
１５ｎ 第二接続部
１６ 絶縁層
１７ 接合層
１８ 保護膜
１９ 変質層
２０ 成長基板
２２ 導通部材
１００ 発光素子
１０ａ 活性層
１０ｐ 第１半導体層
１０ｎ 第２半導体層
１０ｅ 露出領域
１０ｓ 第１領域
１０ｑ 第２領域
１１ 支持部材
１２ 第一電極
１３ 配線電極
１４ 第二電極
１５ｐ 第一接続部
１５ｎ 第二接続部
１６ 絶縁層
１７ 接合層
１８ 保護膜
１９ 変質層
２０ 成長基板
２２ 導通部材
１００ 発光素子
Claims (9)
- 第１半導体層と、第２半導体層と、前記第１半導体層と前記第２半導体層との間に位置する活性層と、を含み、前記第２半導体層の表面に第１領域および第２領域を有する半導体積層体と、
前記第１領域を被覆せず、前記第２領域を被覆する保護膜と、
前記第１半導体層上に設けられた光反射性を有する第一電極と、
を備え、
前記半導体積層体の積層方向において、前記第１領域と前記第一電極が設けられた領域とは重なっており、
前記第２領域には、前記第１領域より高い濃度のＳｉを含む変質層が形成されている発光素子。 - 前記第１領域は、複数の凸部が形成された粗面である請求項１記載の発光素子。
- 前記複数の凸部の算術平均高さは、０．２μｍ以上３．０μｍ以下である請求項２記載の発光素子。
- 前記半導体積層体は、ＩｎＸＡｌＹＧａ１－Ｘ－ＹＮ（０≦Ｘ、０≦Ｙ、Ｘ＋Ｙ≦１）により形成されている請求項１～３のいずれか１つに記載の発光素子。
- 前記保護膜は、ＳｉＯ２、ＳｉＮ、ＳｉＯＮのいずれかにより形成されている請求項１～４のいずれか１つに記載の発光素子。
- 第１半導体層と、第２半導体層と、前記第１半導体層と前記第２半導体層との間に位置する活性層を含み、前記第２半導体層の表面に第１領域および第２領域を有する半導体積層体を準備する工程と、
前記第１半導体層上に光反射性を有する第一電極を形成する工程と、
前記第１領域および前記第２領域に保護膜を形成するとともに、前記第１領域および前記第２領域に前記半導体積層体が変質された変質層を形成する工程と、
前記第１領域上に形成された前記保護膜と、前記第１領域に形成された前記変質層と、を除去する工程と、
を備え、
前記第一電極を形成する工程において、前記第一電極は、前記半導体積層体の積層方向において、前記第１領域と重なる前記第１半導体層上に形成される発光素子の製造方法。 - 前記変質層を除去する工程において、前記変質層を除去しつつ前記半導体積層体の表面に複数の凸部を有する粗面を形成する請求項６記載の発光素子の製造方法。
- 前記変質層を除去する工程において、前記変質層を、エッチャントにＴＭＡＨを用いたウェットエッチングにより除去する請求項６または７に記載の発光素子の製造方法。
- 前記保護膜をＣＶＤ法またはスパッタリング法により形成する請求項６～８のいずれか１つに記載の発光素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020089053A JP7450157B2 (ja) | 2020-05-21 | 2020-05-21 | 発光素子及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020089053A JP7450157B2 (ja) | 2020-05-21 | 2020-05-21 | 発光素子及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2021184422A JP2021184422A (ja) | 2021-12-02 |
| JP7450157B2 true JP7450157B2 (ja) | 2024-03-15 |
Family
ID=78767512
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2020089053A Active JP7450157B2 (ja) | 2020-05-21 | 2020-05-21 | 発光素子及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7450157B2 (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011171743A (ja) | 2010-02-18 | 2011-09-01 | Lg Innotek Co Ltd | 発光素子及び発光素子パッケージ |
| JP2011233881A (ja) | 2010-04-23 | 2011-11-17 | Lg Innotek Co Ltd | 発光素子 |
| JP2013125929A (ja) | 2011-12-16 | 2013-06-24 | Toyoda Gosei Co Ltd | Ｉｉｉ族窒化物半導体発光素子 |
-
2020
- 2020-05-21 JP JP2020089053A patent/JP7450157B2/ja active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011171743A (ja) | 2010-02-18 | 2011-09-01 | Lg Innotek Co Ltd | 発光素子及び発光素子パッケージ |
| JP2011233881A (ja) | 2010-04-23 | 2011-11-17 | Lg Innotek Co Ltd | 発光素子 |
| JP2013125929A (ja) | 2011-12-16 | 2013-06-24 | Toyoda Gosei Co Ltd | Ｉｉｉ族窒化物半導体発光素子 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2021184422A (ja) | 2021-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9837579B2 (en) | Semiconductor light emitting element and method for producing the same | |
| JP6902569B2 (ja) | 半導体発光素子および半導体発光素子の製造方法 | |
| JP7312056B2 (ja) | 半導体発光素子および半導体発光素子の製造方法 | |
| WO2011055664A1 (ja) | 半導体発光素子および半導体発光素子の製造方法 | |
| JP7146562B2 (ja) | 半導体発光素子および半導体発光素子の製造方法 | |
| JP2019207925A (ja) | 半導体発光素子および半導体発光素子の製造方法 | |
| JP4738999B2 (ja) | 半導体光素子の製造方法 | |
| US20140319455A1 (en) | Semiconductor light emitting apparatus | |
| JP2023020629A (ja) | 半導体発光素子 | |
| JP6261927B2 (ja) | 半導体発光素子 | |
| JP2023020627A (ja) | 半導体発光素子および半導体発光素子の製造方法 | |
| JP2008016629A (ja) | ３族窒化物系発光ダイオード素子の製造方法 | |
| TWI625870B (zh) | 製造半導體發光裝置的方法 | |
| JP7296001B2 (ja) | 半導体発光素子および半導体発光素子の製造方法 | |
| US9553238B2 (en) | Method of manufacturing light emitting element | |
| JP7450157B2 (ja) | 発光素子及びその製造方法 | |
| JP5945409B2 (ja) | 半導体素子とその製造方法 | |
| TWI688117B (zh) | 半導體發光裝置 | |
| CN115148870A (zh) | 垂直发光二极管及其制备方法 | |
| JP5153082B2 (ja) | 半導体素子 | |
| JP2023020628A (ja) | 半導体発光素子および半導体発光素子の製造方法 | |
| JP7223941B2 (ja) | 発光素子の製造方法 | |
| TWI832544B (zh) | 半導體發光元件以及半導體發光元件的製造方法 | |
| JP7472354B1 (ja) | 半導体発光素子および半導体発光素子の製造方法 | |
| JP2007158130A (ja) | Ｉｉｉ族窒化物系化合物半導体光素子及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230421 |
|
| TRDD | Decision of grant or rejection written | ||
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20240131 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240202 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240215 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 7450157 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |