JP7145671B2 - バイアス出力装置及び画像形成装置 - Google Patents

Description

本発明は、バイアス出力装置及び当該バイアス出力装置を備えた画像形成装置に関する。

電子写真方式の画像形成装置は、画像形成処理において、様々な高圧バイアスを使用する。このため、画像形成装置は、高圧バイアスを生成して出力する電圧出力回路を有する。特許文献１は、電圧出力回路が出力する高圧バイアスに基づき生成した電圧と所定値とを比較することで電圧出力回路の故障を判定する検知回路を開示している。検知回路は、故障の有無を示す２値信号を制御回路に出力している。

特開平８－２０２２１８号公報

特許文献１の構成では、複数の電圧出力回路の故障検出を行う場合、電圧出力回路の数と同じ数の２値信号を制御回路に出力する必要がある。例えば、４つの色で画像を形成する画像形成装置は、４つの現像用の電圧出力回路により、４つの現像バイアス電圧を生成する。したがって、４つの現像用の電圧出力回路の故障検出を行う場合、それぞれの電圧出力回路について、故障の有無を示す２値信号を制御回路に出力する必要があり、故障通知用の信号線数が増加する。

本発明は、複数の電圧出力回路の故障を電圧出力回路の数よりも少ない数の信号線を用いて簡易な構成で通知できる技術を提供するものである。

本発明の一態様によると、バイアス出力装置は、負荷に供給するバイアス電圧と、当該バイアス電圧に基づき生成した判定電圧と、をそれぞれが出力する複数の電圧出力回路と、前記複数の電圧出力回路それぞれが出力する前記判定電圧に基づき、２値の判定信号を出力する判定手段と、前記複数の電圧出力回路を制御し、前記判定手段が出力する前記判定信号に基づき前記複数の電圧出力回路の故障の有無を判定する制御手段と、を備え、前記制御手段は、前記複数の電圧出力回路が順に前記バイアス電圧を出力する様に前記複数の電圧出力回路を制御している間の前記判定信号の出力パターンが所定の第１パターンとは異なる場合、前記複数の電圧出力回路に故障があると判定するものであり、前記所定の第１パターンは、前記複数の電圧出力回路のそれぞれが前記バイアス電圧を出力する度に、前記判定信号の出力が反転するパターンであることを特徴とする。

本発明によると、複数の電圧出力回路の故障を電圧出力回路の数よりも少ない数の信号線を用いて簡易な構成で通知することができる。

一実施形態による画像形成装置の構成図。 一実施形態による現像高圧基板の構成図。 一実施形態による現像高圧回路の回路図。 一実施形態による判定回路の回路図。 一実施形態による故障検出処理の説明図。 一実施形態による故障検出処理のフローチャート。 一実施形態による判定回路の回路図。 一実施形態による故障検出処理の説明図。

以下、本発明の例示的な実施形態について図面を参照して説明する。なお、以下の実施形態は例示であり、本発明を実施形態の内容に限定するものではない。また、以下の各図において、実施形態の説明に必要ではない構成要素については図から省略する。

＜第一実施形態＞
図１は、本実施形態による画像形成装置１０の構成図である。画像形成装置１０は、イエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）、ブラック（Ｋ）のトナー像を形成して中間転写ベルト５に転写する、各色の画像形成部を有する。具体的には、図１の参照符号の末尾が"ａ"の部材は、イエローの画像形成部を構成し、末尾が"ｂ"の部材は、マゼンタの画像形成部を構成し、末尾が"ｃ"の部材は、シアンの画像形成部を構成し、末尾が"ｄ"の部材は、ブラックの画像形成部を構成している。各画像形成部の構成は、使用するトナーの色以外は同様であるため、以下では、代表して、イエローの画像形成部によるイエローのトナー像の形成及び中間転写ベルト５への転写について説明する。感光体１ａは、画像形成時、図の反時計回り方向に回転駆動される。帯電ローラ２ａは、帯電バイアス電圧を出力することで、感光体１ａの表面を一様な電位に帯電させる。なお、以下、バイアス電圧を単にバイアスと称する。レーザスキャナ３ａは、感光体１ａを露光し、感光体１ａに静電潜像を形成する。現像器４ａは、現像バイアスを出力することで、感光体１ａの静電潜像をトナーで現像し、感光体１ａの表面にイエローのトナー像を形成する。一次転写ローラ６ａは、一次転写バイアスを出力することで、感光体１ａのトナー像を、図の時計回り方向に回転駆動される中間転写ベルト５に転写する。なお、感光体１ａ～１ｄのトナー像を重ねて中間転写ベルト５に転写することで、フルカラーのトナー像を中間転写ベルト５に形成することができる。二次転写ローラ７は、二次転写バイアスを出力することで、用紙カセット９から搬送された記録材Ｐに中間転写ベルト５のトナー像を転写する。トナー像が転写された記録材Ｐは、定着器８に搬送される。定着器８は、記録材Ｐを加熱及び加圧して、トナー像をシートに定着させる。トナー像の定着後、記録材Ｐは、画像形成装置１０の外部に排出される。

図２は、現像器４ａ～４ｄが出力する現像バイアスを生成するための構成を示している。現像高圧基板２００は、複数の電圧出力回路（以下、現像高圧回路）３００Ｙ、３００Ｍ、３００Ｃ及び３００Ｋを有する。現像高圧回路３００Ｙは現像器４ａの現像バイアスＹを生成し、現像高圧回路３００Ｍは現像器４ｂの現像バイアスＭを生成し、現像高圧回路３００Ｃは、現像器４ｃの現像バイアスＣを生成し、現像高圧回路３００Ｋは現像器４ｄの現像バイアスＫを生成する。現像高圧回路３００Ｙ、３００Ｍ、３００Ｃ及び３００Ｋは、それぞれ、制御基板１００の制御部１０１からの駆動信号３５１と、対応する出力設定値に基づき現像バイアスを出力する。また、現像高圧回路３００Ｙ、３００Ｍ、３００Ｃ及び３００Ｋは、それぞれ、出力する現像バイアスに基づき判定電圧を生成して、判定回路７００に出力する。判定回路７００は、各判定電圧に基づき現像高圧回路３００Ｙ、３００Ｍ、３００Ｃ及び３００Ｋの故障を判定し、判定結果を示す２値信号を制御部１０１に出力する。

本実施形態において、制御部１０１が出力する駆動信号３５１は、５０ｋＨｚで、デューティ比が２５％のクロック信号であり、現像高圧回路３００Ｙ、３００Ｍ、３００Ｃ及び３００Ｋそれぞれに入力される。また、制御部１０１が出力する出力設定値Ｙ、Ｍ、Ｃ及びＫは、３．４Ｖ、５０ＫＨｚのパルス幅変調（ＰＷＭ）信号であり、対応する現像高圧回路が出力すべき現像バイアスに応じたデューティ比に調整される。上述した様に、各画像形成部で形成されたトナー像は、中間転写ベルト５上で重ね合わされる。したがって、各画像形成部におけるトナー像の形成開始タイミングも異なり、図１の構成では、イエローの画像形成部が最も早く、ブラックの画像形成部が最も遅くなる。本実施形態では、各画像形成部の画像形成開始タイミングの差を６００ｍｓとする。このため、制御部１０１は、出力設定値Ｙ、Ｍ、Ｃ及びＫの出力タイミングを、それぞれ、６００ｍｓだけ異ならせる。つまり、制御部１０１は、駆動信号３５１を出力した状態で、まず、出力設定値Ｙを出力し、出力設定値Ｙの出力後、６００ｍｓが経過すると出力設定値Ｍを出力する。制御部１０１は、出力設定値Ｍを出力後、６００ｍｓが経過すると出力設定値Ｃを出力し、出力設定値Ｃを出力後、６００ｍｓが経過すると出力設定値Ｋを出力する。また、画像形成が終了すると、制御部１０１は、出力設定値Ｙ、Ｍ、Ｃ及びＫの順で、出力を停止する。なお、この停止間隔も６００ｍｓである。

現像高圧回路３００Ｙ、３００Ｍ、３００Ｃ及び３００Ｋの構成は同様であり、以下では、代表して、現像高圧回路３００Ｙの構成を図３により説明する。ＰＷＭ平滑部３０１は、ＰＷＭ信号である出力設定値Ｙを平滑化し、直流電圧に変換する。ＰＷＭ平滑部３０１は、抵抗Ｒ３０１及びコンデンサＣ３０１で構成されるローパスフィルタである。定電圧制御部３０２は、オペアンプＩＣ３０１、コンデンサＣ３０２、トランジスタＱ３０１及び電解コンデンサＣ３０３から構成される。オペアンプＩＣ３０１の負端子には、ＰＷＭ平滑部３０１からの直流電圧が入力され、正端子には、判定電圧Ｙが入力される。オペアンプＩＣ３０１は、負端子と正端子の電圧が一致する様に出力電圧を調整する反転増幅回路を構成している。なお、コンデンサＣ３０２は反転増幅回路の出力電圧の安定化を目的とした積分要素である。オペアンプＩＣ３０１の出力はコレクタ接地のトランジスタＱ３０１のベースに接続される。トランジスタＱ３０１のエミッタは、オペアンプＩＣ３０１の出力電圧よりトランジスタＱ３０１のベース・エミッタ間電圧（約０．６Ｖ）だけ低い電圧となる。トランジスタＱ３０１のエミッタには電圧安定化用の電解コンデンサＣ３０３が接続される。

トランス駆動部３０３は、トランスＴ３０１を駆動するための回路であり、プルダウン抵抗Ｒ３０２、ダンピング抵抗Ｒ３０３及びＦＥＴ Ｑ３０２から構成される。ＦＥＴ Ｑ３０２は、駆動信号３５１に従ってオン、オフを繰り返す。ＦＥＴ Ｑ３０２のオン、オフに従い、トランスＴ３０１の１次側の電流が制御される。高圧整流部３０４は、高圧ダイオードＤ３０１、高圧セラミックコンデンサＣ３０４から構成され、トランスＴ３０１から出力される交流電圧の負の電圧を整流・平滑化し、負の直流電圧を現像バイアスＹとして出力する。電圧検出部３０５は、現像バイアスＹと＋３．４Ｖを三つの抵抗Ｒ３０４、Ｒ３０５、Ｒ３０６で分圧した電圧を判定電圧Ｙとして出力する。

本実施形態では、出力設定値Ｙのデューティ比が８８％、５０％、０％の場合、それぞれ、現像バイアスＹとして、０Ｖ、－５００Ｖ、－１１００Ｖが出力されるものとする。なお、出力設定値Ｙのデューティ比が８８％、５０％、０％は、それぞれ、ＰＷＭ平滑部３０１が出力する直流電圧に換算すると、凡そ３.０Ｖ、１．７Ｖ、０Ｖになる。また、図３の回路から、この電圧が、判定電圧Ｙとして出力される。したがって、本実施形態では、現像高圧回路３０１Ｙが正常であると、現像バイアスＹが、０Ｖ、－５００Ｖ、－１０００Ｖのときには、それぞれ、３.０Ｖ、１．７Ｖ、０Ｖが、判定電圧Ｙとして出力される。なお、本実施形態では、現像バイアスＹ、Ｍ、Ｃ及びＫとして、－５００Ｖ以下の値を出力するものとする。したがって、判定電圧Ｙ、Ｍ、Ｃ及びＫは、現像高圧回路が正常であると、１．７Ｖ以下になる。

図４は、判定回路７００の構成図である。判定回路７００は、４つのコンパレータＩＣ７０１～ＩＣ７０４を有する。コンパレータＩＣ７０４の正端子には判定電圧Ｋが入力され、負端子には、３．４Ｖを抵抗Ｒ７０７及び７０８で分圧した閾値電圧が入力される。なお、本実施形態では、抵抗Ｒ７０１、Ｒ７０３、Ｒ７０５、Ｒ７０７が１３ｋΩであり、抵抗Ｒ７０２、Ｒ７０４、Ｒ７０６、Ｒ７０８が２７ｋΩであるものとする。したがって、閾値電圧は２．３Ｖになる。コンパレータＩＣ７０４の出力は、抵抗Ｒ７０５と抵抗Ｒ７０６の接続点に接続される。抵抗Ｒ７０５の他方の端子は３．４Ｖに接続され、抵抗Ｒ７０６の他方の端子はグラウンド（０Ｖ）に接続される。さらに、コンパレータＩＣ７０４の出力と、抵抗Ｒ７０５と、抵抗Ｒ７０６の接続点は、コンパレータＩＣ７０３の負端子に入力される。なお、コンパレータＩＣ７０３の正端子には、判定電圧Ｃが入力される。コンパレータＩＣ７０２と、コンパレータＩＣ７０３との接続関係は、コンパレータＩＣ７０３と、コンパレータＩＣ７０４との接続関係と同様である。但し、コンパレータＩＣ７０２の正端子には、判定電圧Ｍが入力される。さらに、コンパレータＩＣ７０１と、コンパレータＩＣ７０２との接続関係は、コンパレータＩＣ７０２と、コンパレータＩＣ７０３との接続関係と同様である。但し、コンパレータＩＣ７０１の正端子には、判定電圧Ｙが入力される。コンパレータＩＣ７０１の出力は、判定信号として制御部１０１に出力される。なお、判定信号は、制御基板１００内で抵抗Ｒ３０１を介して３．４Ｖにプルアップされる。

以下、画像形成開始により各現像バイアスを順に出力する際の、現像バイアスの出力状態と、判定信号の値との関係について図５を用いて説明する。なお、図５の"Ｈ"は、コンパレータＩＣの正端子の電圧が負端子の電圧以上であり、当該コンパレータＩＣの出力がオープンとなっていることを示している。また、図５の"Ｌ"は、コンパレータＩＣの正端子の電圧が負端子の電圧より小さく、当該コンパレータＩＣの出力が０Ｖとなっていることを示している。図４に示す様に、コンパレータＩＣ７０１の出力は、制御基板１００内で、抵抗Ｒ１０１を介して３．４Ｖにプルアップされている。したがって、コンパレータＩＣ７０１の出力がオープン（Ｈ）であると、判定信号は、ハイレベル（Ｈ）となり、コンパレータＩＣ７０１の出力が０Ｖ（Ｌ）であると、判定信号は、ローレベル（Ｌ）となる。

＜全現像バイアスの出力停止時：図５の＃１＞
現像バイアスＹ、Ｍ、Ｃ及びＫ総ての出力が停止されているとき、上述した様に、判定電圧Ｙ、Ｍ、Ｃ及びＫは、それぞれ、３．０Ｖであり、閾値電圧２．３Ｖより大きい。したがって、コンパレータＩＣ７０４の出力はオープンとなり、コンパレータＩＣ７０３の負端子に入力される電圧は、閾値電圧である２．３Ｖとなる。したがって、コンパレータＩＣ７０３の出力はオープンとなる。コンパレータＩＣ７０２及びコンパレータＩＣ７０１も同様であり、よって、コンパレータＩＣ７０１の出力はオープンとなる。したがって、判定信号はハイレベル（Ｈ）となる。

＜現像バイアスＹの出力時：図５の＃２＞
上述した様に、画像形成時、画像形成装置１０は、最初に現像バイアスＹを出力する。なお、その他の現像バイアスの出力は停止されているため、コンパレータＩＣ７０２～７０４の出力は、図５の＃１と同様である。上述した様に、正常時、判定電圧Ｙの値は、１．７Ｖ以下であり、コンパレータＩＣ７０１の正端子の電圧は、閾値電圧である２．３Ｖより小さくなる。したがって、コンパレータＩＣ７０１の出力は０Ｖとなり、判定信号は、ローレベル（Ｌ）となる。

＜現像バイアスＭの出力時：図５の＃３＞
上述した様に、現像バイアスＹの出力後、６００ｍｓが経過すると、画像形成装置１０は、現像バイアスＭを出力する。現像バイアスＣ及びＫは出力されていないため、コンパレータＩＣ７０３及び７０４の出力は、図５の＃２と同様である。上述した様に、正常時、判定電圧Ｍの値は、１．７Ｖ以下であり、コンパレータＩＣ７０２の正端子の電圧は、閾値電圧である２．３Ｖより小さくなる。したがって、コンパレータＩＣ７０２の出力は０Ｖとなる。よって、コンパレータＩＣ７０１の負端子の電圧は０Ｖとなり、正端子（判定電圧Ｙが入力）の電圧の方が大きくなるため、コンパレータＩＣ７０１の出力は、オープンとなる。したがって、判定信号は、ハイレベル（Ｈ）となる。

＜現像バイアスＣの出力時：図５の＃４＞
上述した様に、現像バイアスＭの出力後、６００ｍｓが経過すると、画像形成装置１０は、現像バイアスＣを出力する。現像バイアスＭの出力時と同様に、現像バイアスＣの出力によりコンパレータＩＣ７０３の出力は０Ｖとなり、コンパレータＩＣ７０２の出力はオープンとなる。したがって、コンパレータＩＣ７０１の出力は０Ｖとなり、判定信号は、ローレベル（Ｌ）となる。

＜現像バイアスＫの出力時：図５の＃５＞
上述した様に、現像バイアスＣの出力後、６００ｍｓが経過すると、画像形成装置１０は、現像バイアスＫを出力する。現像バイアスＣの出力時と同様に、現像バイアスＫの出力によりコンパレータＩＣ７０４の出力は０Ｖとなり、コンパレータＩＣ７０３の出力はオープンとなり、コンパレータＩＣ７０２の出力は０Ｖとなる。したがって、コンパレータＩＣ７０１の出力はオープンとなり、判定信号は、ハイレベル（Ｈ）となる。

この様に、画像形成の開始時、総ての現像バイアスの出力を停止した状態から、現像バイアスＹ、Ｍ、Ｃ及びＫが順に正常に出力されると、ハイレベルとローレベルが順に切り替わるパターンが判定信号として出力される。したがって、制御部１０１は、総ての現像バイアスの出力を停止している状態で判定信号がハイレベルであり、現像バイアスを出力する度に、判定信号のレベルが反転することを監視することで、現像高圧基板２００が正常に動作しているか否かを検出することができる。

図６は、画像形成開始時における現像高圧基板２００の故障検出処理のフローチャートである。制御部１０１は、Ｓ１０１で、駆動信号３５１を出力する。制御部１０１は、Ｓ１０２で、１００ｍｓだけ待機した後、Ｓ１０３で、判定信号がハイレベルであるか否かを判定する。判定信号がローレベルであると、制御部１０１は、現像高圧基板２００が故障であると判定する。一方、判定信号がハイレベルであると、制御部１０１は、Ｓ１０４で、出力設定値Ｙを出力し、現像バイアスＹ及び判定電圧Ｙを現像高圧回路３００Ｙに出力させる。制御部１０１は、Ｓ１０５で、１００ｍｓだけ待機した後、Ｓ１０６で、判定信号がローベルであるか否かを判定する。判定信号がハイレベルであると、制御部１０１は、現像高圧基板２００が故障であると判定する。一方、判定信号がローレベルであると、制御部１０１は、Ｓ１０７で、５００ｍｓだけ待機し、Ｓ１０８で、出力設定値Ｍを出力し、現像バイアスＭ及び判定電圧Ｍを現像高圧回路３００Ｍに出力させる。制御部１０１は、Ｓ１０９で、１００ｍｓだけ待機した後、Ｓ１１０で、判定信号がハイレベルであるか否かを判定する。判定信号がローレベルであると、制御部１０１は、現像高圧基板２００が故障であると判定する。

一方、判定信号がハイレベルであると、制御部１０１は、Ｓ１１１で、５００ｍｓだけ待機し、Ｓ１１２で、出力設定値Ｃを出力し、現像バイアスＣ及び判定電圧Ｃを現像高圧回路３００Ｃに出力させる。制御部１０１は、Ｓ１１３で、１００ｍｓだけ待機した後、Ｓ１１４で、判定信号がローレベルであるか否かを判定する。判定信号がハイレベルであると、制御部１０１は、現像高圧基板２００が故障であると判定する。一方、判定信号がローレベルであると、制御部１０１は、Ｓ１１５で、５００ｍｓだけ待機し、Ｓ１１６で、出力設定値Ｋを出力し、現像バイアスＫ及び判定電圧Ｋを現像高圧回路３００Ｋに出力させる。制御部１０１は、Ｓ１１７で、１００ｍｓだけ待機した後、Ｓ１１８で、判定信号がハイレベルであるか否かを判定する。判定信号がローレベルであると、制御部１０１は、現像高圧基板２００が故障であると判定する。一方、判定信号がハイレベルであると、制御部１０１は、現像高圧基板２００が正常であると判定する。

なお、Ｓ１０２、Ｓ１０５、Ｓ１０９、Ｓ１１３、Ｓ１１７で、１００ｍｓだけ待機するのは、現像高圧基板２００の各出力が安定するまでの時間を考慮したものである。また、Ｓ１０７、Ｓ１１１、Ｓ１１５で５００ｍｓだけ待機するのは、本実施形態では、ある現像バイアスについては、１つ前の現像バイアスの出力から６００ｍｓ後に出力するからである。

以上、本実施形態では、画像形成時、正常な現像バイアスが順に出力されると、判定信号の出力パターンは、現像バイアスの出力毎にその値が反転するパターンとなる。上記構成により、１つの信号線から出力される２値の判定信号で、複数の現像高圧回路の故障を判定することができる。なお、総ての現像バイアスが正常に出力されていると、判定信号はハイレベルである。したがって、制御部１０１は、総ての現像バイアスを出力している間においても判定信号を監視し、判定信号がローレベルになると、制御基板２００の故障と判定する構成とすることができる。なお、上記実施形態では、コンパレータＩＣ７０１～７０４に入力される閾値電圧を総て２．３Ｖとした。しかしながら、閾値電圧は、現像バイアスが正常に出力されているときの判定電圧の範囲に基づき決定され、その値は、コンパレータＩＣ毎に異なる構成とすることもできる。また、本実施形態では、正常な現像バイアスが順に出力されると、判定信号の出力パターンは、現像バイアスの出力毎にその値が反転するパターンであった。しかしながら、正常な現像バイアスが順に出力された場合の判定信号のパターンが、その他の所定パターンとなる構成であっても良い。いずれにしても、制御部１０１は、各現像バイアスが順に出力される様に各現像高圧回路を制御している間、判定信号が所定パターンに従い変化するかを監視し、所定パターンとは異なる変化を示すと、現像高圧基板２００が故障であると判定する。

図４の判定回路７００は、４つの電圧出力回路の故障を判定するものであるが、以下では、より一般的に、ｎ個（ｎは２以上の整数）の電圧出力回路の故障を判定する場合について述べる。まず、ｎ個の電圧出力回路を、第１電圧出力回路から第ｎ電圧出力回路と呼ぶものとする。なお、制御部１０１は、画像形成開始時、第１電圧出力回路からその昇順にバイアスが出力される様に、第１電圧出力回路から第ｎ電圧出力回路を制御する。また、第ｋ電圧出力回路（ｋは１～Ｎまでの整数）は、第ｋバイアス電圧と、第ｋ判定電圧を出力するものとする。この場合、判定回路７００は、第１判定部から第ｎ判定部を有する。第１判定部から第ｎ判定部は、例えば、コンパレータＩＣである。第ｎ判定部は、第ｎ閾値と第ｎ判定電圧とを比較して、第ｎバイアス電圧が正常に出力されているかを判定し、第ｎバイアス電圧が正常に出力されていると第１結果を示す第ｎ比較結果を出力する。一方、それ以外の場合、第ｎ判定部は、第２結果を示す第ｎ比較結果を出力する。なお、それ以外の場合とは、制御部１０１が、第ｎバイアス電圧を出力していない状態（０Ｖを出力している状態）も含む。なお、第１結果は、図４の構成におけるローレベル（０Ｖ）に対応する。一方、第２結果は、図４の構成におけるハイレベル（オープン）に対応する。

第ｍ判定部（ｍは１～（ｎ－１）までの整数）は、第（ｍ＋１）判定部による第（ｍ＋１）比較結果が第２結果（Ｈ）を示していると、第ｍ閾値と第ｍ判定電圧とを比較することで、第ｍ電圧出力回路から第ｍバイアス電圧が正常に出力されているかを判定する。そして、第ｍ判定部は、判定結果に応じて、第１結果又は第２結果を示す第ｍ比較結果を出力する。一方、第ｍ判定部は、第（ｍ＋１）比較結果が第１結果を示していると、第２結果（Ｈ）を示す第ｍ比較結果を出力する。そして、判定信号は、第１比較結果に基づき生成される。なお、第ｋ閾値は、第ｋバイアス電圧が正常に出力されているときの第ｋ判定電圧と、第ｋバイアス電圧が出力されていないときの第ｋ判定電圧との間の値に設定される。

＜第二実施形態＞
第一実施形態では、画像形成開始により現像バイアスを順に出力している間に現像高圧基板２００の故障を判定していた。一方、画像形成終了時には、現像バイアスＹ、Ｍ、Ｃ及びＫの順で、その出力を停止するが、第一実施形態の構成では、この画像形成終了時において現像高圧基板２００の故障判定ができない。具体的には、図５の＃５に示す様に、総ての現像バイアスを出力していると、コンパレータＩＣ７０１の負端子の入力は０Ｖである。一方、現像バイアスＹが正常に出力されていると、コンパレータＩＣ７０１の正端子に入力される判定電圧Ｙは、１．７Ｖ以下である。つまり、コンパレータＩＣ７０１の正端子には負端子より大きい電圧が入力されている。この状態から、現像バイアスＹの出力を停止すると、コンパレータＩＣ７０１の正端子に入力される判定電圧Ｙは３．０Ｖとなるが、コンパレータＩＣ７０１の正端子と負端子の電圧の大小関係に変化はない。よって、図５の＃６に示す様に、判定信号はハイレベルのままである。コンパレータＩＣ７０１の負端子の入力は、閾値電圧である２．３Ｖ又は０Ｖであり、共にコンパレータＩＣ７０１の正端子に入力される３．０Ｖより小さい。したがって、その後、図５の＃７、８、９に示す様に、順に、現像バイアスを停止しても、コンパレータＩＣ７０１の出力はオープンのままであり、よって、判定信号はハイレベルのままになる。したがって、第一実施形態の構成において、制御部１０１は、画像形成終了時において現像高圧基板２００の故障判定ができない。本実施形態では、画像形成開始時のみならず、画像形成終了により現像バイアスの出力を順に停止している間にも現像高圧基板２００の故障を判定する。

本実施形態の現像高圧基板２００の構成は、図２(図４)の判定回路７００を、図７に示す判定回路８００の置き換えたものである。判定回路８００は、コンパレータＩＣ８０１、ＩＣ８０２、ＩＣ８０３及びＩＣ８０４を有する。コンパレータＩＣ８０１、ＩＣ８０２、ＩＣ８０３及びＩＣ８０４の正端子には、それぞれ、判定電圧Ｙ、Ｍ、Ｃ及びＫが入力される。抵抗Ｒ８０１及びＲ８０２の抵抗値は、それぞれ、１３ｋΩ及び２７ｋΩであり、コンパレータＩＣ８０１、ＩＣ８０２、ＩＣ８０３及びＩＣ８０４の負端子には、閾値電圧である２．３Ｖが入力される。

コンパレータＩＣ８０１及び８０２の出力は、排他的論理和（ＥＸＯＲ）ＩＣ（排他的論理和回路）８０５に入力される。また、コンパレータＩＣ８０３及び８０４の出力は、ＥＸＯＲ ＩＣ８０６に入力される。なお、コンパレータＩＣ８０１、ＩＣ８０２、ＩＣ８０３及びＩＣ８０４の出力は、それぞれ、抵抗Ｒ８１０、Ｒ８１１、Ｒ８１２及びＲ８１３を介して３．４Ｖにプルアップされる。ＥＸＯＲ ＩＣ８０５及び８０６の出力は、ＥＸＯＲ ＩＣ８０７に入力され、ＥＸＯＲ ＩＣ８０７の出力が判定信号となる。

現像バイアスの出力停止時、各判定電圧は３．０Ｖであり、閾値電圧より高いため、対応するコンパレータＩＣの出力はオープンとなり、対応するＥＸＯＲ ＩＣにはハイレベル（Ｈ）が入力される。一方、現像バイアスが正常に出力されると、各判定電圧は閾値電圧より小さくなるため、対応するコンパレータＩＣの出力は０Ｖとなり、対応するＥＸＯＲ ＩＣにはローレベル（Ｌ）が入力される。以下、画像形成開始により各現像バイアスを順に出力する際と、画像形成終了により各現像バイアスの出力を順に停止する際の、現像バイアスの出力状態と、判定信号の値との関係について図８を用いて説明する。

＜全現像バイアスの出力停止時：図８の＃１＞
現像バイアスＹ、Ｍ、Ｃ及びＫ総ての出力が停止されていると、上述した様に、コンパレータＩＣ８０１～８０４は、ハイレベルを出力する。したがって、ＥＸＯＲ ＩＣ８０５及び８０６の出力は共にローレベルとなる。よって、ＥＸＯＲ ＩＣ８０７の出力である判定信号はローレベルとなる。

＜現像バイアスＹの出力時：図８の＃２＞
現像バイアスＹが出力されると、コンパレータＩＣ８０１がローレベルとなり、よって、ＥＸＯＲ ＩＣ８０５の出力はハイレベルとなる。なお、ＥＸＯＲ ＩＣ８０６の出力はローレベルのままである。よって、ＥＸＯＲ ＩＣ８０７の出力である判定信号はハイレベルとなる。

＜現像バイアスＭの出力時：図８の＃３＞
現像バイアスＭが出力されると、コンパレータＩＣ８０２がローレベルとなり、よって、ＥＸＯＲ ＩＣ８０５の出力はローレベルとなる。なお、ＥＸＯＲ ＩＣ８０６の出力はローレベルのままである。よって、ＥＸＯＲ ＩＣ８０７の出力である判定信号はローレベルとなる。

＜現像バイアスＣの出力時：図８の＃４＞
現像バイアスＣが出力されると、コンパレータＩＣ８０３がローレベルとなり、よって、ＥＸＯＲ ＩＣ８０６の出力はハイレベルとなる。なお、ＥＸＯＲ ＩＣ８０５の出力はローレベルのままである。よって、ＥＸＯＲ ＩＣ８０７の出力である判定信号はハイレベルとなる。

＜現像バイアスＫの出力時：図８の＃５＞
現像バイアスＫが出力されると、コンパレータＩＣ８０４がローレベルとなり、よって、ＥＸＯＲ ＩＣ８０６の出力はローレベルとなる。なお、ＥＸＯＲ ＩＣ８０５の出力はローレベルのままである。よって、ＥＸＯＲ ＩＣ８０７の出力である判定信号はローレベルとなる。

＜現像バイアスＹの出力停止時：図８の＃６＞
現像バイアスＹの出力を停止すると、コンパレータＩＣ８０１がハイレベルとなり、よって、ＥＸＯＲ ＩＣ８０５の出力はハイレベルとなる。なお、ＥＸＯＲ ＩＣ８０６の出力はローレベルのままである。よって、ＥＸＯＲ ＩＣ８０７の出力である判定信号はハイレベルとなる。

＜現像バイアスＭの出力停止時：図８の＃７＞
現像バイアスＭの出力を停止すると、コンパレータＩＣ８０２がハイレベルとなり、よって、ＥＸＯＲ ＩＣ８０５の出力はローレベルとなる。なお、ＥＸＯＲ ＩＣ８０６の出力はローレベルのままである。よって、ＥＸＯＲ ＩＣ８０７の出力である判定信号はローレベルとなる。

＜現像バイアスＣの出力停止時：図８の＃８＞
現像バイアスＣの出力を停止すると、コンパレータＩＣ８０３がハイレベルとなり、よって、ＥＸＯＲ ＩＣ８０６の出力はハイレベルとなる。なお、ＥＸＯＲ ＩＣ８０５の出力はローレベルのままである。よって、ＥＸＯＲ ＩＣ８０７の出力である判定信号はハイレベルとなる。

＜現像バイアスＫの出力停止時：図８の＃９＞
現像バイアスＫの出力を停止すると、コンパレータＩＣ８０４がハイレベルとなり、よって、ＥＸＯＲ ＩＣ８０６の出力はローレベルとなる。なお、ＥＸＯＲ ＩＣ８０５の出力はローレベルのままである。よって、ＥＸＯＲ ＩＣ８０７の出力である判定信号はローレベルとなる。

図８に示す様に、総ての現像バイアスの出力を停止した状態から現像バイアスを順に出力する際、第一実施形態と同様に、判定信号は、現像バイアスを出力する度にその値が反転する。さらに、本実施形態では、総ての現像バイアスを出力した状態から現像バイアスの出力を順に停止する際、判定信号は、現像バイアスの出力を停止する度にその値が反転する。したがって、本実施形態では、画像形成開始時のみならず、画像形成終了時においても現像高圧基板２００の故障判定を行うことができる。

なお、本実施形態の画像形成開始時における現像高圧基板２００の故障検出処理のフローチャートは、図６のＳ１０３、Ｓ１０６、Ｓ１１０、Ｓ１１４、Ｓ１１８における論理（ＨとＬ）が反転している以外は、第一実施形態と同様である。また、画像形成終了時における現像高圧基板２００の故障検出処理の考え方については、画像形成開始時と同様である。つまり、制御部１０１は、現像バイアスＹ、Ｍ、Ｃ、Ｋの順で現像バイアスの出力を停止する度に、判定信号の論理が反転したかを判定する。判定信号の論理が反転しないと、制御部１０１は、現像高圧基板２００が故障であると判定する。一方、現像バイアスＹ、Ｍ、Ｃ、Ｋそれぞれの出力停止の際に判定信号の論理が反転すると、制御部１０１は、現像高圧基板２００が正常であると判定する。また、制御部１０１は、現像バイアスＹ、Ｍ、Ｃ、Ｋの総てを出力している間、判定信号がローレベルであることを監視し、判定信号がハイレベルになると、現像高圧基板２００が故障であると判定することができる。

なお、図７の判定回路８００は、４つの電圧出力回路の故障を判定するものであるが、以下では、より一般的に、ｎ個（ｎは２以上の整数）の電圧出力回路の故障を判定する場合について述べる。まず、ｎ個の電圧出力回路を、第１電圧出力回路から第ｎ電圧出力回路と呼ぶものとする。なお、制御部１０１は、画像形成開始時、第１電圧出力回路からその昇順にバイアスが出力される様に、第１電圧出力回路から第ｎ電圧出力回路を制御する。制御部１０１は、画像形成終了時、第１電圧出力回路からその昇順にバイアスの出力が停止される様に、第１電圧出力回路から第ｎ電圧出力回路を制御する。なお、第ｋ電圧出力回路（ｋは１～Ｎまでの整数）は、第ｋバイアス電圧と、第ｋ判定電圧を出力するものとする。判定回路は、第１判定部から第ｎ判定部を有する。第１判定部から第ｎ判定部は、例えば、コンパレータＩＣである。第ｋ判定部は、第ｋ閾値と第ｋ判定電圧とを比較して、第ｋ電圧出力回路から第ｋバイアス電圧が正常に出力されているかを判定し、第ｋバイアス電圧が正常に出力されていると第１結果を示す第ｋ比較結果を出力する。一方、それ以外の場合、第ｋ判定部は、第２結果を示す第ｋ比較結果を出力する。なお、それ以外の場合とは、制御部１０１が、第ｋバイアス電圧を出力していない状態も含む。なお、第１結果は、図７の構成におけるローレベル（０Ｖ）に対応する。一方、第２結果は、図７の構成におけるハイレベル（オープン）に対応する。また、判定回路８００は、第１比較結果から第ｎ比較結果が入力される論理部を有する。論理部は、ＡＮＤ、ＯＲ，ＥＸＯＲ等の論理回路で構成され、第１比較結果から第ｎ比較結果を論理演算して、正常なバイアスが順に出力されている場合には所定パターンとなる判定信号を生成する。また、論理部は、第１比較結果から第ｎ比較結果を論理演算して、バイアスの出力が正常に順に停止されている場合には所定パターンとなる判定信号を生成する。

［その他の実施形態］
なお、現像バイアス電圧を出力する現像高圧回路を例にして上記各実施形態の説明を行った。しかしながら、本発明は、各画像形成部それぞれの帯電バイアス電圧や、一次転写バイアス電圧を出力する、複数の電圧出力回路の故障監視に対しても同様に適用することができる。さらに、上記実施形態では、バイアスの絶対値が大きくなるに従い、判定電圧の値の絶対値は小さくなったが、バイアスの絶対値が大きくなるに従い、判定電圧の値の絶対値が大きくなる構成とすることもできる。さらに、各実施形態の判定回路の具体的な回路構成は、一例であり、バイアスの出力／停止を順に行うことにより、図５及び図８で説明した様な、所定パターンの判定信号を出力する他の回路構成とすることもできる。

さらに、本発明は、任意の装置内において、当該装置が負荷に供給する複数の電圧（バイアス）を出力するバイアス出力装置としても実現できる。

本発明は、上述の実施形態の１以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける１つ以上のプロセッサーがプログラムを読出し実行する処理でも実現可能である。また、１以上の機能を実現する回路（例えば、ＡＳＩＣ）によっても実現可能である。

３００Ｙ、３００Ｍ、３００Ｃ、３００Ｋ：現像高圧回路、７００、８００：判定回路、１０１：制御部

Claims (11)

1. 負荷に供給するバイアス電圧と、当該バイアス電圧に基づき生成した判定電圧と、をそれぞれが出力する複数の電圧出力回路と、
   前記複数の電圧出力回路それぞれが出力する前記判定電圧に基づき、２値の判定信号を出力する判定手段と、
   前記複数の電圧出力回路を制御し、前記判定手段が出力する前記判定信号に基づき前記複数の電圧出力回路の故障の有無を判定する制御手段と、
   を備え、
   前記制御手段は、前記複数の電圧出力回路が順に前記バイアス電圧を出力する様に前記複数の電圧出力回路を制御している間の前記判定信号の出力パターンが所定の第１パターンとは異なる場合、前記複数の電圧出力回路に故障があると判定するものであり、
   前記所定の第１パターンは、前記複数の電圧出力回路のそれぞれが前記バイアス電圧を出力する度に、前記判定信号の出力が反転するパターンであることを特徴とするバイアス出力装置。
2. 前記複数の電圧出力回路は第１電圧出力回路から第ｎ電圧出力回路（ｎは２以上の整数）を有し、
   第ｋ電圧出力回路（ｋは１からｎまでの整数）は、第ｋバイアス電圧及び前記第ｋバイアス電圧に基づき生成した第ｋ判定電圧を出力し、
   前記判定手段は、前記第１電圧出力回路から前記第ｎ電圧出力回路それぞれに対応する第１判定手段から第ｎ判定手段を、有し、
   前記第ｎ判定手段は、第ｎ閾値と第ｎ判定電圧とを比較して第１結果又は第２結果を示す第ｎ比較結果を出力し、
   第ｍ判定手段（ｍは１からｎ－１までの整数）は、第（ｍ＋１）判定手段による第（ｍ＋１）比較結果が第２結果を示していると、第ｍ閾値と第ｍ判定電圧とを比較して前記第１結果又は前記第２結果を示す第ｍ比較結果を出力し、前記第（ｍ＋１）判定手段による前記第（ｍ＋１）比較結果が前記第１結果を示していると、前記第２結果を示す前記第ｍ比較結果を出力し、
   前記判定手段は、前記第１判定手段による第１比較結果に基づき前記判定信号を出力し、
   前記制御手段は、第ｍ電圧出力回路が第ｍバイアス電圧を出力した後に、第（ｍ＋１）電圧出力回路が第（ｍ＋１）バイアス電圧を出力する様に、前記複数の電圧出力回路を制御することを特徴とする請求項１に記載のバイアス出力装置。
3. 前記第ｎ判定手段は、前記第ｎ閾値と前記第ｎ判定電圧とを比較することで、第ｎバイアス電圧が正常に出力されているかを判定し、前記第ｎバイアス電圧が正常に出力されていると前記第１結果を示す前記第ｎ比較結果を出力し、それ以外の場合には前記第２結果を示す前記第ｎ比較結果を出力し、
   前記第ｍ判定手段は、前記第（ｍ＋１）比較結果が前記第２結果を示していると、前記第ｍ閾値と前記第ｍ判定電圧とを比較することで、前記第ｍバイアス電圧が正常に出力されているかを判定し、前記第ｍバイアス電圧が正常に出力されていると前記第１結果を示す前記第ｍ比較結果を出力し、それ以外の場合には前記第２結果を示す前記第ｍ比較結果を出力することを特徴とする請求項２に記載のバイアス出力装置。
4. 第ｋ閾値は、前記第ｋバイアス電圧が正常に出力されているときの前記第ｋ判定電圧と、前記第ｋバイアス電圧が出力されていないときの前記第ｋ判定電圧との間の値であることを特徴とする請求項２又は３に記載のバイアス出力装置。
5. 前記第１判定手段から前記第ｎ判定手段はそれぞれコンパレータを含むことを特徴とする請求項２から４のいずれか１項に記載のバイアス出力装置。
6. 前記複数の電圧出力回路は第１電圧出力回路から第ｎ電圧出力回路（ｎは２以上の整数）を有し、
   第ｋ電圧出力回路（ｋは１からｎまでの整数）は、第ｋバイアス電圧及び第ｋバイアス電圧に基づき生成した第ｋ判定電圧を出力し、
   前記判定手段は、前記第１電圧出力回路から前記第ｎ電圧出力回路それぞれに対応する第１判定手段から第ｎ判定手段を、有し、
   第ｋ判定手段は、第ｋ閾値と前記第ｋ判定電圧とを比較して第１結果又は第２結果を示す第ｋ比較結果を出力し、
   前記判定手段は、第１比較結果から第ｎ比較結果が示す結果を論理演算して前記判定信号を生成する論理手段を備えていることを特徴とする請求項１に記載のバイアス出力装置。
7. ｎ＝４であり、
   前記論理手段は、
   第１比較結果及び第２比較結果が入力される第１排他的論理和回路と、
   第３比較結果及び第４比較結果が入力される第２排他的論理和回路と、
   前記第１排他的論理和回路と前記第２排他的論理和回路の出力を入力とする第３排他的論理和回路と、
   を有し、
   前記第３排他的論理和回路の出力が前記判定信号として出力されることを特徴とする請求項６に記載のバイアス出力装置。
8. 前記制御手段は、前記複数の電圧出力回路の総てがバイアス電圧を出力する様に前記複数の電圧出力回路を制御している間、前記判定信号を監視することで、前記複数の電圧出力回路の故障の有無を判定することを特徴とする請求項１から７のいずれか１項に記載のバイアス出力装置。
9. 負荷に供給するバイアス電圧と、当該バイアス電圧に基づき生成した判定電圧と、をそれぞれが出力する複数の電圧出力回路と、
   前記複数の電圧出力回路それぞれが出力する前記判定電圧に基づき、２値の判定信号を出力する判定手段と、
   前記複数の電圧出力回路を制御し、前記判定手段が出力する前記判定信号に基づき前記複数の電圧出力回路の故障の有無を判定する制御手段と、
   を備え、
   前記制御手段は、前記複数の電圧出力回路が順に前記バイアス電圧の出力を停止する様に前記複数の電圧出力回路を制御している間の前記判定信号の出力パターンが所定の第２パターンとは異なる場合、前記複数の電圧出力回路に故障があると判定するものであり、
   前記所定の第２パターンは、前記複数の電圧出力回路のそれぞれが前記バイアス電圧の出力を停止する度に、前記判定信号の出力が反転するパターンであることを特徴とするバイアス出力装置。
10. 請求項１から９のいずれか１項に記載のバイアス出力装置と、
    前記バイアス出力装置により出力されるバイアス電圧を用いてシートに画像を形成する画像形成手段と、
    を備えることを特徴とする画像形成装置。
11. 前記画像形成手段は、
    感光体を帯電する帯電手段と、前記感光体に形成された静電潜像をトナーで現像してトナー像を形成する現像手段と、前記トナー像をシートに転写する転写手段と、を有し、
    前記バイアス出力装置は、前記帯電手段のための帯電バイアス電圧、前記現像手段のための現像バイアス電圧、又は、前記転写手段のための転写バイアス電圧を出力することを特徴とする請求項１０に記載の画像形成装置。

Images