JP4265148B2 - 電源装置 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、電源装置、特にプリンタ、複写機等に適用可能な電源装置に関する。さらに詳細には、プリンタ、複写機等の帯電装置、転写装置、ヒューザー装置、現像装置等に適用可能な電源装置であり、状態値検出に基づいたフィードバック制御を行なう電源装置において、出力を確実に実行し、制御エラーによる出力異常、機器損壊の発生を防止可能とした電源装置に関する。
【０００２】
【従来の技術】
プリンタ、複写機等の画像形成装置は、感光体ドラムを帯電装置にて一様に帯電し、露光装置にて静電潜像を形成し、トナー像を現像装置で形成し、一次接転写装置でトナー像を中間転写体に転写する。さらに、二次転写装置で用紙への転写後、剥離（デタック）装置で用紙を感光体等から剥離し画像を出力する。
【０００３】
例えば、カラー印刷装置においては、イエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）、ブラック（Ｋ）の各色ごとに、感光体、帯電装置、現像装置、一次転写装置のいわゆる画像形成ユニットを形成し、これらの各々を動作させてカラー印刷を行なう。
【０００４】
電子写真方式のプリンター・複写機等は、感光体回りの負荷に対して規定電圧もしくは電流を与えるための高圧電源を備えている。電圧もしくは電流は、帯電、現像、転写、剥離、清掃等の処理のために供給される。昨今のプリンター・複写機等は市場での高機能要求を背景に、カラー化、高速化が進んでいる。その要求に対応するべく、感光体、および、帯電、現像、転写機能を含むブロックを各色（例えばＹＭＣＫ色）毎に用意し、ペーパーを1パスで印字するタンデム型エンジンが主流になりつつある。タンデム型の利点は一度に多色（例えばＹＭＣＫ色の4色）を印字できるため、白黒機と同様のスピードパフォーマンスを実現できる。
【０００５】
図８のタンデム型プリンタの動作について簡単に説明する。各感光体８０１の周囲には、帯電ロールを備えた帯電器８０２が備えられ、帯電器８０２により感光体８０１が一様に帯電された後、図示しない露光装置にて露光され、感光体ドラム上に静電潜像が形成され静電潜像は現像器８０３により現像され、感光体ドラム８０１上のトナー像は、一次転写器８０４により中間転写体８０７上に転写される。これらの処理をＹＭＣＫそれぞれ連続して行なった後、二次転写器８０６によって用紙に転写され、剥離（デタック）器８０５で用紙を剥離し出力する。
【０００６】
上記構成において、帯電装置は感光体ドラムに接触しており、帯電電源により帯電用バイアスが印加され、感光体ドラムを一様に帯電する。また、現像装置を構成する現像ロールは、感光体ドラムに近接して配置され、帯電したトナーをその表面に担持して回転し、そのトナーを感光体に向き合う現像位置に運ぶ。また、その現像ロールには、現像電源から、現像バイアスが印加される。この現像バイアスの印加により現像ロールの表面に担持されたトナーが感光体ドラム側に飛翔し、感光体ドラム上にトナー像が形成される。
【０００７】
また、一次転写装置は、中間転写体を介して感光体ドラムに接触した状態に配置されて回転し、一次転写電源により一次転写バイアスが印加され、中間転写体にトナー像が転写され、さらに二次転写装置により用紙上にトナー像が転写される。これら、帯電装置電源、現像装置電源、および一次転写装置電源は、制御回路により、バイアス印加のタイミング等が制御される。
【０００８】
今日、プリンター・複写機等は、高機能、高画質化のため、プリンター・複写機等に利用される高圧電源は多種多様の機能を必要とし、回路自体が複雑化してきている。多機能要求の一例として、プロセススピード可変やフルカラーモード/白黒モード切替、印字解像度可変等があり、高圧電源へは、その仕様に対応しうる複雑な制御を要求される。
【０００９】
特に現像出力に利用される例えば矩形波ＡＣバイアス出力の場合、Ｖｐ−ｐ（peak to peak）、周波数、デューテイ（Duty）値の全てにおいて、可変する場合があり、それを実現するために高圧電源の制御回路が複雑になり、結果、コストアップの要因となっている。図９に矩形波ＡＣバイアス出力と、その制御の３種類の態様としての（ａ）Ｖｐ−ｐ（peak to peak）制御、（ｂ）周波数制御、（ｃ）デューテイ（Duty）可変制御の態様を示す。（ａ），（ｂ）、（ｃ）において、矩形波上に示す矢印方向に矩形波を変化させる制御を行なうことを示している。
【００１０】
このように、Ｖｐ−ｐ（peak to peak）、周波数、デューテイ（Duty）値の制御構成を持つ電源装置として、トランジスタ等のスイッチ素子のスイッチング動作を利用して出力電力を得る、所謂スイッチング電源装置が知られている。
【００１１】
スイッチング電源装置の構成例を図１０に示す。図１０に示すスイッチング電源装置は、ＭＣＵ（マシンコントロールユニット）８２０のＣＰＵ８２１から制御回路８１５に出力情報を送り、制御回路８１５により、スイッチ回路８１１のスイッチング動作を起こさせ、スイッチング動作により昇圧トランス８１２の１次巻線への直流電源による入力電圧の印加／非印加を繰り返し、昇圧トランス８１２の２次側回路８１３にエネルギーを伝達して負荷８３０に供給する出力電力を得る構成である。
【００１２】
出力電圧、又は出力電流を安定して目標値に一致させるために２次側回路８１３に接続された検知回路８１４において検知された出力電圧または電流値に応じて、電圧モニタ信号Ｖmon、または電流モニタ信号Ｉmonを生成し、制御回路８１５において、電圧モニタ値（出力電圧値に相当）、または電流モニタ信号Ｉmonが示す電流モニタ値（出力電流値に相当）が目標値に一致するようにＰＷＭ信号を制御する。ＰＷＭ信号制御態様には、上述の（ａ）Ｖｐ−ｐ（peak to peak）制御、（ｂ）周波数制御、（ｃ）デューテイ（Duty）可変制御が含まれる。
【００１３】
スイッチング回路８１４は、制御されたＰＷＭ信号（パルス幅信号）に基づいて入力電圧をスイッチングして出力制御が実行される。制御回路８１５として一般に利用されているのは、アナログＩＣを利用したアナログ制御回路である。しかし、上述の（ａ）Ｖｐ−ｐ（peak to peak）制御、（ｂ）周波数制御、（ｃ）デューテイ（Duty）可変制御等の複雑な制御をアナログＩＣで実現しようとすると回路規模が大型化し、またその結果としてコストアップを招くという問題があった。
【００１４】
近年、上記問題点を解決する構成として、プログラムによりスイッチング回路に入力するＰＷＭ信号を制御する高圧電源、すなわち、制御をソフトウェアによって実行するデジタル制御方式が提案されている。
【００１５】
図１１に、デジタル制御方式による高圧電源構成を示す。図１１に示すスイッチング電源装置は、図１０のアナログＩＣ等の制御回路を持たず、検知回路８５４において検知された電圧モニタ信号Ｖmon、または電流モニタ信号Ｉmonを、デジタル変換後、直接、ＭＣＵ（マシンコントロールユニット）８６０のＣＰＵ８６１に入力し、入力値に基づいて、ソフトウェアによって出力するＰＷＭ（Pulse Width Modulation、パルス幅変調）信号の制御を実行し、制御ＰＷＭ信号により、スイッチ回路８５１のスイッチング動作を起こさせ、スイッチング動作により昇圧トランス８５２の１次巻線への直流電源による入力電圧の印加／非印加を繰り返し、昇圧トランス８５２の２次側回路８５３にエネルギーを伝達して負荷８７０に供給する出力電力を得る構成である。
【００１６】
本方式は、アナログＩＣ等の制御回路が不必要となり、コストダウンを達成でき、また、制御をソフトウエアで行うため、プロセス仕様の可変要求に対し、柔軟に対応できるという利点がある。
【００１７】
しかしながら、このようなソフトウェア制御方式では、制御をＣＰＵ等のデジタル回路にて行なうため、外乱（電気的ノイズ）等が発生した場合ＣＰＵが暴走し、結果、機器の破損を招く恐れがある。これを解決するため、デジタル回路と、高圧電源のインターフェイス回路に保護回路を設けることがある。
【００１８】
信号異常の判定処理構成としては、ソフトウェアによって異常判定を行なう構成が知られているが、ＣＰＵの誤動作はソフトウェアによる誤動作判定処理にも影響を与え、その信頼性が低下するという問題がある。また、たとえ、ＣＰＵが正常動作しても、ＣＰＵから高圧電源までの通信ライン途中で混入する誘導ノイズによる異常の発生には対応できない。
【００１９】
信号異常による問題点を解決するための技術を開示した従来技術として、例えば、特許第３１００７９７号（特開平６−３３５２４３号）、特許第３１２３６０８号（特開平４−２０７９６９号）がある。特許第３１００７９７号（特開平６−３３５２４３号）は、スイッチング素子を用いた制御構成において、１つのＰＷＭコントローラと、１つのトランスで、正負のＤＣ−ＤＣコンバータを切り換える構成として、正負の出力動作の切り換えをスムーズに行なわせることを可能として、出力異常の発生を防止した構成を持つものである。
【００２０】
特許第３１２３６０８号（特開平４−２０７９６９号）は、ＰＷＭ信号を充放電回路によって直流レベルに変換し、該直流レベルが所定値を越えたときにスイッチ素子を駆動するＰＷＭ信号をグランド（ＧＮＤ）に落とすことによってスイッチ素子の駆動を停止する割込み回路（保護回路と表現）を適用する構成を開示している。
【００２１】
【発明が解決しようとする課題】
上述の（ａ）Ｖｐ−ｐ（peak to peak）制御、（ｂ）周波数制御、（ｃ）デューテイ（Duty）可変制御等の複雑な制御をソフトゥエアで実現する技術として、複数のＰＷＭ信号を用いて、出力波形を制御する技術について、本出願人は、先に特願２０００−３４５２３４号において提案している。
【００２２】
これは、例えば図９に示す出力波形（矩形波）の立上がりを制御するための第1のＰＷＭ信号と、立ち下がりを制御するための第2のＰＷＭ信号を用いるものである。２つのＰＷＭ信号をＭＣＵ（マシンコントロールユニット）のＣＰＵから出力し、２つのスイッチ回路を独立に動作させることにより、上述の（ａ）Ｖｐ−ｐ（peak to peak）制御、（ｂ）周波数制御、（ｃ）デューテイ（Duty）可変制御等の複雑な制御を実現する構成である。
【００２３】
このような複数のＰＷＭ信号を適用した制御構成では、第1のＰＷＭ信号と第２のＰＷＭ信号とがソフトウェアで制御された関係を保ちながらＣＰＵから出力することで、矩形波は生成される。
【００２４】
しかし、外乱等（電気的ノイズ）によりＣＰＵが暴走した場合、例えば、第1のＰＷＭ信号と第２のＰＷＭ信号が同時にオン（Ｏｎ）となった場合、スイッチング回路での電流に異常が発生する。例えばプッシュプル回路に貫通電流が流れるなどの異常が発生して、回路が破損してしまう可能性がある。
【００２５】
上述の従来技術、特許第３１００７９７号（特開平６−３３５２４３号）、特許第３１２３６０８号（特開平４−２０７９６９号）は、本出願人の提案した特願２０００−３４５２３４号に示す複数のＰＷＭ信号による出力制御を考慮した構成ではなく、複数のＰＷＭ信号の相互の制御エラーには対応できるものとはなっていない。
【００２６】
本発明は、例えば本出願人が先に提案した特願２０００−３４５２３４号に示すように、複数のＰＷＭ信号による出力制御を実行する電源装置において、ＰＷＭ信号の動作タイミングを監視する監視回路を設け、ＰＷＭ信号のタイミング異常を検出し、異常と判断した場合、スイッチング素子に与えるＰＷＭ信号を停止させて、高圧出力を停止、あるいは垂下させることにより、負荷に対するダメージ、および高圧電源の破損を未然に防止することを可能とした電源装置を提供することを目的とする。
【００２７】
【課題を解決するための手段】
本発明の第１の側面は、入力電力が供給される一次巻線と、電力が出力される二次巻線とを持つトランスと、前記一次巻線に直列に接続され、パルス幅信号に基づいてスイッチングをする複数のスイッチング手段と、前記トランスの二次側出力を検出する検出手段とを有し、前記検出手段の検出値に基づいてフィードバック制御を行なう電源装置において、前記検出手段の検出値を入力し、前記トランスの二次側出力波形の立上がりを制御するための第１のパルス幅変調信号（ＰＷＭ１）と、前記トランスの二次側出力波形の立下がりを制御するための第２のパルス幅変調信号（ＰＷＭ２）を、前記検出値に応じて生成する制御手段と、前記制御手段の生成する前記第１のパルス幅変調信号（ＰＷＭ１）、および前記第２のパルス幅変調信号（ＰＷＭ２）を入力し、前記第１のパルス幅変調信号（ＰＷＭ１）、および前記第２のパルス幅変調信号（ＰＷＭ２）の両信号共に駆動要求を示す信号値状態で前記複数のスイッチング手段へ入力されることを阻止する出力制御手段であり、前記第１のパルス幅変調信号（ＰＷＭ１）および前記第２のパルス幅変調信号（ＰＷＭ２）の両信号の少なくともいずれか一方が駆動要求信号値でない場合は両信号を前記複数のスイッチング手段へ入力し、前記第１のパルス幅変調信号（ＰＷＭ１）および前記第２のパルス幅変調信号（ＰＷＭ２）の両信号共に駆動要求を示す信号値である場合には入力信号の変更処理または遮断処理を実行する回路構成を持つ出力制御手段と、前記出力制御手段による出力制御処理のなされた前記第１のパルス幅変調信号（ＰＷＭ１）を入力し、前記トランスの二次側出力波形の立上がりを制御する第１のスイッチング手段と、前記出力制御手段による出力制御処理のなされた前記第２のパルス幅変調信号（ＰＷＭ２）を入力し、前記トランスの二次側出力波形の立下がりを制御する第２のスイッチング手段と、を有することを特徴とする電源装置にある。
【００２８】
本構成によれば、スイッチング手段に対するＰＷＭ信号の入力エラーが発生せず、ＰＷＭ信号の入力エラーに基づくスイッチング手段での異常電流が発生せず、負荷ダメージ、高圧電源破損を未然に防ぐことが可能となる。また、スイッチング手段に対する入力信号の変更処理または遮断処理を実行する回路構成を持つ出力制御手段を有する構成としたので、ソフトウェア依存の異常検出、対応処理と異なり、外乱、ノイズによる動作の不安定さを招くことがなく、スイッチング回路に対する異常信号入力を確実に防止することができる。
【００３０】
本構成によれば、スイッチング手段に対するＰＷＭ信号の入力エラーが発生することがなく、トランスの二次側出力波形のデューテイ値、周波数、およびＶｐ−ｐの変更処理を、複数のパルス幅変調信号の更新処理によって実行する高度な制御構成を持つ電源装置においても、スイッチング手段での異常電流の発生を完全に防止して高度な制御を確実に実行できる。
【００３１】
さらに、本発明の電源装置の一実施態様において、前記出力制御手段は、前記制御手段の生成する複数のパルス幅変調信号を入力し、該複数のパルス幅変調信号が駆動要求を示す信号値状態で前記制御手段から入力された場合に、駆動要求を解除した信号値状態に変更して出力する演算処理回路によって構成されたことを特徴とする。
【００３２】
本構成によれば、演算処理回路を用いて出力制御回路を構成したので、複数のスイッチング手段に対して同時に駆動要求を出力することが防止され、スイッチング手段での異常電流が発生せず、負荷ダメージ、高圧電源破損を未然に防ぐことが可能となる。また、外乱、ノイズによる動作の不安定さを招くこともない。
【００３３】
さらに、本発明の電源装置の一実施態様において、前記出力制御手段は、前記制御手段から入力された複数のスイッチング手段各々に対する入力パルス幅変調信号の両信号とも入力対象の各々のスイッチング手段の駆動要求を示す信号値状態で前記制御手段から入力された場合、いずれか一方のスイッチング手段に対する駆動用信号の入力を遮断する遮断回路によって構成され、前記遮断回路は、一方のスイッチング手段の駆動要求を示す入力パルス幅変調信号値状態に応じて、他方のスイッチング手段に対する駆動用信号の入力の遮断動作を行なう回路構成を持つことを特徴とする。
【００３４】
本構成によれば、一方のスイッチング手段の駆動要求を示す入力パルス幅変調信号値状態に応じて、他方のスイッチング手段に対する駆動用信号の入力の遮断動作を行なう遮断回路によって、出力制御回路を構成したので、複数のスイッチング手段に対して同時に駆動要求を出力することが防止され、スイッチング手段での異常電流が発生せず、負荷ダメージ、高圧電源破損を未然に防ぐことが可能となる。また、外乱、ノイズによる動作の不安定さを招くこともない。
【００３５】
さらに、本発明の電源装置の一実施態様において、前記遮断回路によって遮断される駆動用信号は、スイッチング手段に対して入力されるパルス幅変調信号、または基準信号のいずれかであることを特徴とする。
【００３６】
本構成によれば、スイッチング手段に対する基準信号の入力構成の有無にかかわらず、複数のスイッチング手段に対して同時に駆動要求を出力することが防止され、スイッチング手段での異常電流が発生せず、負荷ダメージ、高圧電源破損を未然に防ぐことが可能となる。
【００３７】
さらに、本発明の電源装置の一実施態様において、前記制御手段は、前記トランスの二次側出力波形のデューテイ値、周波数、およびＶｐ−ｐの変更処理のすべてを、前記複数のパルス幅変調信号の更新処理によって実行する構成を有することを特徴とする。
【００３８】
本構成によれば、トランスの二次側出力波形のデューテイ値、周波数、およびＶｐ−ｐの変更処理を、複数のパルス幅変調信号の更新処理によって実行する高度な制御構成を持つ電源装置においても、スイッチング手段に対するＰＷＭ信号の入力エラーが発生せず、ＰＷＭ信号の入力エラーに基づくスイッチング手段での異常電流が発生せず、負荷ダメージ、高圧電源破損を未然に防ぐことが可能となり、高度な制御を確実に実行できる。
【００３９】
【発明の実施の形態】
以下、本発明の電源装置の詳細について図面を参照しながら説明する。
【００４０】
まず、複数のＰＷＭ信号を用いて、出力波形を制御する構成を持つ電源装置構成についての概要を、図１乃至図３を参照して説明する。なお、本電源装置構成は、プリンタ、複写装置等の転写装置、帯電装置、現像装置、ヒューザー装置等における電源において、またプリンタ、複写装置以外の分野において、出力検出によるフィードバック制御構成を有する構成において適用可能である。
【００４１】
図１に示す電源装置は、フィードバック制御構成を持ち、出力負荷２５０に出力値を与える高圧電源１００、高圧電源の制御を行なう制御手段としてのＭＣＵ（マシンコントロールユニット）２００からなる。
【００４２】
ＭＣＵ２００内部には高圧電源１００の制御に必要なＣＰＵ２０１を有し、ＣＰＵ２０１の制御によって生成された複数のパルス幅変調信号を入力し、出力制御処理を実行する出力制御回路２０２を有し、出力制御回路２０２から高圧電源１００のスイッチング回路１０２，１０３に対してパルス幅変調信号：ＰＷＭ１、パルス幅変調信号：ＰＷＭ２が出力される。
【００４３】
ＭＣＵ２００には、高圧電源１００の検出値をディジタル値に変換するＡ／Ｄ変換器２０３が備えられている。ＭＣＵ２００はこの他にも様々な部品で構成されているが、ここでは高圧電源１００のフィードバック制御に関する構成部品、および、本発明の主題であるパルス幅変調信号：ＰＷＭ１、パルス幅変調信号：ＰＷＭ２の出力制御を実行する出力制御回路２０２のみ記載している。
【００４４】
なお、出力制御回路２０２は、図１では、ＭＣＵ（マシンコントロールユニット）２００内に設けた構成例を示しているが、この出力制御回路は、ＭＣＵ（マシンコントロールユニット）２００の外部、例えば高圧電源（ＨＶＰＳ）１００側のスイッチング回路１０２，１０３前段部に設けてもよく、あるいは、ＭＣＵ（マシンコントロールユニット）２００と、高圧電源（ＨＶＰＳ）１００の接続回路内に設ける構成としてもよい。これらの詳細については、後述する。
【００４５】
高圧電源１００は、昇圧トランス１０１、２つのスイッチング回路１０２、１０３、出力検出回路１０４を備えている。ここで出力検出回路１０４の検出値をＭＣＵ２００内部のＡ／Ｄ変換器２０３に入力し、目標値と比較し、比較結果に基づいて、制御用の２つのパルスとしてのパルス幅変調信号：ＰＷＭ１、パルス幅変調信号：ＰＷＭ２を生成し、出力制御回路２０２での制御後に、各パルスを各スイッチング回路１０２、１０３に入力する。
【００４６】
各スイッチング回路１０２、１０３の制御により、トランス１０１の一次側において入力電力のオンオフ制御が実行され、Ｖｐ−ｐ（peak to peak）、周波数、デューテイ（Duty）等を制御した出力ＡＣ波形が生成される。
【００４７】
本発明の電源装置におけるフィードバック制御は、まず、出力検出回路１０４からの検出値と、出力目標値との比較に基づいて２つのパルス信号としてのＰＷＭ１，ＰＷＭ２を生成し、スイッチング回路１０２、１０３に２つのパルスＰＷＭ１，ＰＷＭ２をそれぞれ入力する。
【００４８】
スイッチング回路１０２、１０３で、各入力パルスＰＷＭ１，ＰＷＭ２に基づいてトランス１０１の入力のオンオフを制御することによりフィードバック制御を行なうものである。
【００４９】
図１のブロック図の詳細回路構成例を図２に示す。図２に示すようにスイッチング回路１０２、１０３は、トランス１０１の一次側の一方のラインに接続される。トランス１０１の一次側の他方のラインは、トランス１０１入力電源（１／２Ｖｃｃ）に接続される。トランス１０１の二次側にはコンデンサ１１０、抵抗１７１が接続され、負荷に対する出力Ｖｏｕｔを出力する。各スイッチング回路１０２、１０３には低圧安定化電源から供給される例えば＋２４ＶＤＣが供給される。トランス１０１の２次側からは、負荷に高圧出力Ｖｏｕｔが供給される。
【００５０】
２つのスイッチング回路１０２、１０３には、ＭＣＵ２００からのパルス信号ＰＷＭ１、ＰＷＭ２がそれぞれ入力される。ＭＣＵ２００では、出力検出回路１０４からの検出値（Ｍｏｎ）と、目標値または基準値と比較して、その比較結果に基づいて２つのパルスＰＷＭ１、ＰＷＭ２を生成してそれぞれスイッチング回路１０２、１０３に入力する。なお、出力検出回路１０４では、高圧出力を検出し、検知した高圧出力をＭＣＵ２００のＣＰＵにおいて検知可能な０〜５Ｖになるよう、分圧、整流する処理を行なっている。
【００５１】
スイッチング回路１０２、１０３ではＭＣＵ２００から入力されるＰＷＭ１、ＰＷＭ２に従って、トランジスタ等によって構成されるスイッチング回路のオン／オフが制御され、所定形状の出力波形（矩形波）を生成する。各スイッチング回路１０２、１０３に入力されるＰＷＭ１．ＰＷＭ２のデューティ値により、出力波形のＶｐ−ｐが設定され、ＰＷＭ１、ＰＷＭ２のディレイ（遅延時間）によって出力波形のデューティが設定され、ＰＷＭ１、ＰＷＭ２の周波数によって出力波形の周波数が設定される。
【００５２】
出力検出回路１０４には、オペアンプ１６２が備えられており、オペアンプ１６２の反転入力は、自身の出力端に接続されており、オペアンプ１６２の非反転入力端は、抵抗１６１を介してダイオード１６４、コンデンサ１６３からなる平滑回路に接続されている。また、オペアンプ１６２の出力端は抵抗１６１を介して制御部に接続され、モニター値（Ｍｏｎ）を出力する。
【００５３】
スイッチング回路１０２は、トランジスタ１５２，１５３と、複数の抵抗１５１を有し、スイッチング回路１０３は、トランジスタ１５４，１５５，１５６と複数の抵抗１５１を有する。スイッチング回路１０２のトランジスタ１５３と、スイッチング回路１０３のトランジスタ１５６はトランス１０１の１次巻線に接続され、それぞれのベースはＭＣＵ２００からのＰＷＭ信号をトランジスタおよび抵抗を介して入力する。
【００５４】
スイッチング回路１０２、１０３に入力されるパルスの構成と、これらのパルスに基づいて形成される出力波形の例を図３に示す。
【００５５】
図３（ａ）がＰＷＭ１およびＰＷＭ２信号により形成される出力波形の例である。出力波形の上段ラインと下段ラインとの差分がＶｐ−ｐ、波形の上段領域と下段領域との比率がデューティ、波形の間隔が周波数を定義する要素に対応する。
【００５６】
スイッチング回路１０２には、図３（ｂ）のＰＷＭ１信号が入力され、スイッチング回路１０３には、図３（ｃ）のＰＷＭ２信号が入力される。ここで（ｂ）ＰＷＭ１は、（ａ）出力波形の立上がり部分を決定する信号であり、一方、（ｃ）ＰＷＭ２は、（ａ）出力波形の立下がり部分を決定する信号である。
【００５７】
すなわち、ＰＷＭ１によるトランス１０１の１次側ＬＣ共振により、２次側コンデンサ１１０（図２参照）へ充電し、ＰＷＭ２にて放電する。この繰り返しにより、図３（ａ）の出力波形が生成される。従って、ＰＷＭ１、ＰＷＭ２の各パルス信号自体のデューティ値は、同値であることが必要であり、デューティ書き替えの処理は、ＰＷＭ１、ＰＷＭ２同時に実行することが必要となる。
【００５８】
このように、出力波形の立上がり部分を決定する信号としてのＰＷＭ１、出力波形の立下がり部分を決定する信号としてのＰＷＭ２により、図３（ａ）に示すような出力波形が出力される。図１に示すマシンコントロールユニット２００のＣＰＵ２０１は、このように異なる波形生成処理制御を実行する複数のパルス幅変調信号（ＰＷＭ１，ＰＷＭ２）を、出力検出回路１０４の検出値に応じて生成する制御手段として機能する。
【００５９】
図３から理解されるように、（ｂ）ＰＷＭ１、（ｃ）ＰＷＭ２の周波数により、（ａ）出力波形の周波数が決定される。また、（ｂ）ＰＷＭ１に対する（ｃ）ＰＷＭ２の遅延により、（ａ）出力波形のデューテイが決定される。さらに、（ｂ）ＰＷＭ１、（ｃ）ＰＷＭ２のデューティ値により、（ａ）出力波形のＶｐ−ｐが決定される。
【００６０】
このように、ＰＷＭ１、ＰＷＭ２の２つのパルス信号に基づいて、スイッチング回路１０２，１０３を制御して、例えばＶｐ−ｐ（peak to peak）、周波数、デューテイ（Duty）値を制御した出力ＡＣ波形を生成し、フィードバック制御を行なう。なお、スイッチング回路１０２，１０３に入力するためのＰＷＭ信号の生成は、例えば水晶発振器による基本クロックに基づいて実行される。
【００６１】
（ＰＷＭ信号制御実施例１）
次に、本発明に係るＰＷＭ信号の出力制御回路構成の実施例１について、図４および図５を参照して説明する。ＰＷＭ信号制御実施例１は、演算処理回路によって構成される出力制御回路を用いてＰＷＭ信号の出力制御を行なう構成である。
【００６２】
図４に示す電源装置構成は、図１乃至図３を参照して説明したと同様の複数のパルス幅変調信号（ＰＷＭ信号）、すなわち第1ＰＷＭ信号（ＰＷＭ１ｂ）と、第２ＰＷＭ信号（ＰＷＭ２ｂ）を、高圧電源（ＨＶＰＳ：High Voltage Power Supply）３３０の２つのスイッチング回路に供給する構成を持つ電源装置である。すなわち、第1スイッチング回路３３１、第２スイッチング回路３３２に図３（ｂ），（ｃ）に示すＰＷＭ信号をそれぞれ供給し、トランジスタ等によって構成される２つのスイッチング回路３３１，３３２のオン／オフ制御を実行して、図３（ａ）に示す矩形波を生成させる構成を持つ。
【００６３】
各スイッチング回路３３１、３３２に入力されるＰＷＭ１ｂ、ＰＷＭ２ｂのデューティ値により、出力波形のＶｐ−ｐ（図３参照）が設定され、ＰＷＭ１ｂ、ＰＷＭ２ｂのディレイ（遅延時間）によって出力波形のデューティが設定され、ＰＷＭ１ｂ、ＰＷＭ２ｂの周波数によって出力波形の周波数が設定される。
【００６４】
このように、昇圧回路（トランス）３３３の一次側において入力電力のオンオフ制御を実行し、Ｖｐ−ｐ（peak to peak）、周波数、デューテイ（Duty）等を制御した出力ＡＣ波形が生成されて、昇圧回路（トランス）３３３の２次側（負荷側）に目標値に応じた出力が供給される。
【００６５】
ＭＣＵ（マシンコントロールユニット）３１０のＣＰＵ３４０は、出力検出部３３４からの検出値と、出力目標値との比較に基づいて２つのパルス幅変調信号としてのＰＷＭ１ａ，ＰＷＭ２ａを生成し、出力制御回路を構成するＡＳＩＣ（Application Specific IC）３２０に入力する。
【００６６】
ＣＰＵ３４０から出力されＡＳＩＣ（Application Specific IC）３２０に入力されるパルス幅変調信号：ＰＷＭ１ａ，ＰＷＭ２ａは、ＡＳＩＣ３２０から出力され、高圧電源（ＨＶＰＳ）３３０の第1スイッチング回路３３１、第２スイッチング回路３３２に各々入力されるパルス幅変調信号：ＰＷＭ１ｂ，ＰＷＭ２ｂに各々対応する信号である。
【００６７】
ＣＰＵ３４０から出力されるパルス幅変調信号：ＰＷＭ１ａ，ＰＷＭ２ａは、ＡＳＩＣ（Application Specific IC）３２０により構成される出力制御回路内の排他論理和（ＥＸ−ＯＲ）回路▲１▼，３２１、排他論理和（ＥＸ−ＯＲ）回路▲２▼，３２３、アンド（ＡＮＤ）回路▲１▼，３２２、アンド（ＡＮＤ）回路▲２▼，３２４を介した演算処理の後、高圧電源３３０の各スイッチング回路３３１，３３２に対して出力される。
【００６８】
アンド（ＡＮＤ）回路▲１▼，３２２の出力が、高圧電源（ＨＶＰＳ：High Voltage Power Supply）３３０の第1スイッチング回路３３１への入力としての第1のパルス幅変調信号：ＰＷＭ１ｂとなり、アンド（ＡＮＤ）回路▲２▼，３２４の出力が、高圧電源（ＨＶＰＳ）３３０の第２スイッチング回路３３２への入力としての第２のパルス幅変調信号：ＰＷＭ２ｂとなる。
【００６９】
排他論理和（ＥＸ−ＯＲ）回路３２１，３２３、およびアンド（ＡＮＤ）回路３２２、３２４における信号処理について説明する。ＣＰＵ３４０から検出値と目標値とに基づいて、出力矩形波のＶｐ−ｐ（peak to peak）、周波数、デューテイ（Duty）等を制御可能な出力タイミングおよび出力幅を有する２つのパルス幅変調信号：ＰＷＭ１ａ，ＰＷＭ２ａは、各々が２つの排他論理和（ＥＸ−ＯＲ）回路▲１▼，３２１、排他論理和（ＥＸ−ＯＲ）回路▲２▼，３２３に入力される。
【００７０】
排他論理和（ＥＸ−ＯＲ）回路▲１▼，３２１の出力は、ＣＰＵ３４０から出力されるパルス幅変調信号：ＰＷＭ１ａとともに、アンド（ＡＮＤ）回路▲１▼，３２２に入力されて、アンド（ＡＮＤ）回路▲１▼，３２２の出力が、高圧電源（ＨＶＰＳ）３３０の第１スイッチング回路３３１への入力としての第１のパルス幅変調信号：ＰＷＭ１ｂとなる。
【００７１】
一方、排他論理和（ＥＸ−ＯＲ）回路▲２▼，３２３の出力は、ＣＰＵ３４０から出力されるパルス幅変調信号：ＰＷＭ２ａとともに、アンド（ＡＮＤ）回路▲２▼，３２４に入力されて、アンド（ＡＮＤ）回路▲２▼，３２４の出力が、高圧電源（ＨＶＰＳ）３３０の第２スイッチング回路３３２への入力としての第２のパルス幅変調信号：ＰＷＭ２ｂとなる。
【００７２】
ＣＰＵ３４０からの入力信号としてのＰＷＭ１ａ，２ａ，および、高圧電源３３０の各スイッチング回路３３１，３３２への出力信号としてのＰＷＭ１ｂ，２ｂ、および、排他論理和（ＥＸ−ＯＲ）回路▲１▼，３２１、排他論理和（ＥＸ−ＯＲ）回路▲２▼，３２３、アンド（ＡＮＤ）回路▲１▼，３２２、アンド（ＡＮＤ）回路▲２▼，３２４の出力信号の対応関係を図５に示す。
【００７３】
ＣＰＵ３４０がノイズ等のエラーを発生しない限り、ＣＰＵ３４０からの入力信号としてのＰＷＭ１ａ，２ａは、同時に駆動要求状態信号（Ｈｉｇｈ）となることはない。しかし、何らかのエラーが発生した場合も想定し、ＣＰＵ３４０からの入力信号としてのＰＷＭ１ａ，２ａの全ての組み合わせ、すなわち、
（１）ＰＷＭ１ａ＝Ｈｉｇｈ，ＰＷＭ２ａ＝Ｈｉｇｈ
（２）ＰＷＭ１ａ＝Ｈｉｇｈ，ＰＷＭ２ａ＝Ｌｏｗ
（３）ＰＷＭ１ａ＝Ｌｏｗ，ＰＷＭ２ａ＝Ｈｉｇｈ
（４）ＰＷＭ１ａ＝Ｌｏｗ，ＰＷＭ２ａ＝Ｌｏｗ
上記４態様における各信号の状態を図５に示している。
【００７４】
高圧電源（ＨＶＰＳ）への出力側の信号、ＰＷＭ１ｂ、ＰＷＭ２ｂが同時にオン（ＯＮ）となった場合、高圧電源側のスイッチング回路での電流に異常が発生する。例えばプッシュプル回路に貫通電流が流れるなどの異常が発生して、回路が破損してしまう可能性がある。図４に示す回路構成は、このようなＰＷＭ１ｂ、ＰＷＭ２ｂが同時にオン（ＯＮ）となる状況を防止することが可能となる。
【００７５】
ＣＰＵからの出力信号が、例えばＣＰＵのエラーにより、図５（１）のケース、すなわち、ＰＷＭ１ａ＝駆動要求状態信号（Ｈｉｇｈ），ＰＷＭ２ａ＝駆動要求状態信号（Ｈｉｇｈ）となった場合、排他論理和（ＥＸ−ＯＲ）回路▲１▼，３２１、排他論理和（ＥＸ−ＯＲ）回路▲２▼，３２３の各出力がＬｏｗとなり、その結果、アンド（ＡＮＤ）回路▲１▼，３２２、アンド（ＡＮＤ）回路▲２▼，３２４への入力は、ＨｉｇｈとＬｏｗの組み合わせとなり、その結果、両アンド回路の出力、すなわち、高圧電源への出力であるＰＷＭ１ｂ，ＰＷＭ２ｂは、両者ともＬｏｗとなる。従って、高圧電源の２つのスイッチング回路に対して、２つのパルス幅変調信号が同時に駆動要求を示すオン状態で出力されることはなく、高圧電源側のスイッチング回路において異常電流が流れることがない。
【００７６】
（２）のケース、すなわち、ＰＷＭ１ａ＝Ｈｉｇｈ，ＰＷＭ２ａ＝Ｌｏｗとなった場合は、排他論理和（ＥＸ−ＯＲ）回路▲１▼，３２１、排他論理和（ＥＸ−ＯＲ）回路▲２▼，３２３の各出力がＨｉｇｈとなり、その結果、アンド（ＡＮＤ）回路▲１▼，３２２の出力はＨｉｇｈ、アンド（ＡＮＤ）回路▲２▼，３２４の出力はＬｏｗ、すなわち、高圧電源への出力であるＰＷＭ１ｂはＨｉｇｈ，ＰＷＭ２ｂはＬｏｗとなる。従って、高圧電源に対しては、ＣＰＵからの出力としてのＰＷＭ１ａ＝Ｈｉｇｈ，ＰＷＭ２ａ＝Ｌｏｗ状態と同様の、出力信号ＰＷＭ１ｂ＝Ｈｉｇｈ，ＰＷＭ２ｂ＝Ｌｏｗ状態が正確に入力され、正確な制御が実行される。
【００７７】
（３）のケース、すなわち、ＰＷＭ１ａ＝Ｌｏｗ，ＰＷＭ２ａ＝Ｈｉｇｈとなった場合は、排他論理和（ＥＸ−ＯＲ）回路▲１▼，３２１、排他論理和（ＥＸ−ＯＲ）回路▲２▼，３２３の各出力がＨｉｇｈとなり、その結果、アンド（ＡＮＤ）回路▲１▼，３２２の出力はＬｏｗ、アンド（ＡＮＤ）回路▲２▼，３２４の出力はＨｉｇｈ、すなわち、高圧電源への出力であるＰＷＭ１ｂはＬｏｗ，ＰＷＭ２ｂはＨｉｇｈとなる。従って、高圧電源に対しては、ＣＰＵからの出力としてのＰＷＭ１ａ＝Ｌｏｗ，ＰＷＭ２ａ＝Ｈｉｇｈ状態と同様の、出力信号ＰＷＭ１ｂ＝Ｌｏｗ，ＰＷＭ２ｂ＝Ｈｉｇｈ状態が正確に入力され、正確な制御が実行される。
【００７８】
（４）のケース、すなわち、ＰＷＭ１ａ＝Ｌｏｗ，ＰＷＭ２ａ＝Ｌｏｗとなった場合は、排他論理和（ＥＸ−ＯＲ）回路▲１▼，３２１、排他論理和（ＥＸ−ＯＲ）回路▲２▼，３２３の各出力がＬｏｗとなり、その結果、アンド（ＡＮＤ）回路▲１▼，３２２の出力はＬｏｗ、アンド（ＡＮＤ）回路▲２▼，３２４の出力もＬｏｗ、すなわち、高圧電源への出力であるＰＷＭ１ｂ、ＰＷＭ２ｂともＬｏｗとなる。従って、高圧電源に対しては、ＣＰＵからの出力としてのＰＷＭ１ａ＝Ｌｏｗ，ＰＷＭ２ａ＝Ｌｏｗ状態と同様の、出力信号ＰＷＭ１ｂ＝Ｌｏｗ，ＰＷＭ２ｂ＝Ｌｏｗ状態が正確に入力され、正確な制御が実行される。
【００７９】
このように、ＣＰＵからの正常な出力状態として、発生し得る３状態、すなわち、
（２）ＰＷＭ１ａ＝Ｈｉｇｈ，ＰＷＭ２ａ＝Ｌｏｗ
（３）ＰＷＭ１ａ＝Ｌｏｗ，ＰＷＭ２ａ＝Ｈｉｇｈ
（４）ＰＷＭ１ａ＝Ｌｏｗ，ＰＷＭ２ａ＝Ｌｏｗ
の状態では、高圧電源の各スイッチング回路に対する出力：ＰＷＭ１ｂ，２ｂをＣＰＵからの正常な出力状態：ＰＷＭ１ａ，２ａとして正確に伝達する。
【００８０】
また、ＣＰＵからの異常な出力状態として、発生し得る下記状態、
（１）ＰＷＭ１ａ＝Ｈｉｇｈ，ＰＷＭ２ａ＝Ｈｉｇｈ
の場合には、高圧電源の各スイッチング回路に対する出力：ＰＷＭ１ｂ，２ｂをいずれもＬｏｗに制御して出力することになり、高圧電源に対して、２つのパルス幅変調信号が同時にオン状態で出力されることはない。このように、本実施例における出力制御回路として構成される演算処理回路は、制御手段（ＣＰＵ２０１）から入力される複数のパルス幅変調信号が駆動要求を示す信号値状態（Ｈｉｇｈ）である場合に、駆動要求を解除した信号値状態（Ｌｏｗ）に変更して出力する構成を持つ。
【００８１】
高圧電源に対する出力信号：ＰＷＭ１ｂが駆動要求状態信号（Ｈｉｇｈ）の信号としてスイッチング回路に出力されるのは、ＣＰＵからの信号：ＰＷＭ２ａがＬｏｗの時のみであり、また、。高圧電源に対する出力信号：ＰＷＭ２ｂが駆動要求状態信号（Ｈｉｇｈ）の信号としてスイッチング回路に出力されるのは、ＣＰＵからの信号：ＰＷＭ１ａがＬｏｗの時のみとなる。従って、ＣＰＵ等に異常が発生し、タイミング制御が不安定となった場合でも、高圧電源側のスイッチング回路において異常電流が流れることがなく、スイッチング回路および高圧電源の損壊発生を防止することが可能となる。
【００８２】
また、本構成は、ハードウェアによって出力としての複数のＰＷＭ信号を制御する構成であり、ソフトウェア依存の異常検出、対応処理と異なり、外乱、ノイズによる動作の不安定さを招くことがなく、確実な異常信号入力防止が達成される。
【００８３】
なお、図４に示す排他論理和（ＥＸ−ＯＲ）回路３２１，３２３、およびアンド（ＡＮＤ）回路３２２、３２４から構成される出力制御回路は、上述した例では、ＭＣＵ（マシンコントロールユニット）３１０内に設けた構成として説明したが、この出力制御回路は、ＭＣＵ（マシンコントロールユニット）３１０の外部、例えば高圧電源（ＨＶＰＳ）３３０側に設けてもよく、あるいは、ＭＣＵ（マシンコントロールユニット）３１０と、高圧電源（ＨＶＰＳ）３３０の接続回路として構成してもよい。
【００８４】
（ＰＷＭ信号制御実施例２）
次に、本発明に係るＰＷＭ信号の出力制御回路構成の実施例２について、図６を参照して説明する。
【００８５】
本実施例は、制御手段（ＣＰＵ）から入力される複数のスイッチング手段各々に対する入力パルス幅変調信号の両信号とも入力対象の各々のスイッチング手段の駆動要求を示す信号値状態である場合、いずれか一方のスイッチング手段に対する駆動用信号の入力を遮断する遮断回路を出力制御手段として有する構成である。遮断回路は、一方のスイッチング手段の駆動要求を示す入力パルス幅変調信号値状態に応じて、他方のスイッチング手段に対する駆動用信号としてのパルス幅変調信号の入力の遮断動作を行なう回路構成を持つ。
【００８６】
図６の回路は、先に図２を参照して説明した高圧電源回路構成に対して、ＰＷＭ１信号が駆動要求状態信号（Ｈｉｇｈ）の場合に、ＰＷＭ２信号がエラー等により、駆動要求状態信号（Ｈｉｇｈ）となった場合でも、駆動要求状態信号（Ｈｉｇｈ）となったＰＷＭ２信号がスイッチング手段▲２▼，５０３に伝達しないように、ＰＷＭ１信号が駆動要求状態信号（Ｈｉｇｈ）の場合に動作する遮断手段▲２▼，５９１を設け、また、ＰＷＭ２信号が駆動要求状態信号（Ｈｉｇｈ）の場合に、ＰＷＭ１信号がエラー等により、駆動要求状態信号（Ｈｉｇｈ）となった場合でも、駆動要求状態信号（Ｈｉｇｈ）となったＰＷＭ１信号がスイッチング手段▲１▼，５０２に伝達しないように、ＰＷＭ２信号が駆動要求状態信号（Ｈｉｇｈ）の場合に動作する遮断手段▲１▼，５８１を設けた構成である。
【００８７】
本構成により、ＰＷＭ１信号、ＰＷＭ２信号を出力するＣＰＵ等に異常が発生し、ｐｗｍ信号出力のタイミング制御が不安定となった場合でも、高圧電源側のスイッチング手段への異常信号の入力が防止され、負荷ダメージ、高圧電源破損を未然に防ぐことが可能となる。
【００８８】
図６の回路構成について説明する。図６に示すようにスイッチング手段▲１▼，５０２、スイッチング手段▲２▼，５０３は、トランス５０１の一次側の一方のラインに接続される。トランス５０１の一次側の他方のラインは、トランス５０１入力電源（１／２Ｖｃｃ）に接続される。トランス５０１の二次側にはコンデンサ５１０、抵抗５７１が接続され、負荷に対する出力Ｖｏｕｔを出力する。スイッチング手段▲１▼，５０２、スイッチング手段▲２▼，５０３には低圧安定化電源から供給されるＶｃｃ、例えば＋２４ＶＤＣが供給される。トランス５０１の２次側からは、負荷に高圧出力Ｖｏｕｔが供給される。
【００８９】
２つのスイッチング手段▲１▼，５０２、スイッチング手段▲２▼，５０３には、ＭＣＵ（図示せず）からのパルス信号ＰＷＭ１、ＰＷＭ２がそれぞれ入力される。ＭＣＵでは、出力検出手段５０４からの検出値（Ｍｏｎ）と、目標値または基準値と比較して、その比較結果に基づいて２つのパルスＰＷＭ１、ＰＷＭ２を生成してそれぞれスイッチング手段▲１▼，５０２、スイッチング手段▲２▼，５０３に出力する。なお、出力検出手段５０４では、高圧出力を検出し、検知した高圧出力をＭＣＵのＣＰＵにおいて検知可能な０〜５Ｖになるよう、分圧、整流する処理を行なっている。
【００９０】
スイッチング手段▲１▼，５０２、スイッチング手段▲２▼，５０３ではＭＣＵから入力されるＰＷＭ１、ＰＷＭ２に従って、トランジスタ等によって構成されるスイッチング手段のオン／オフが制御され、所定形状の出力波形（矩形波）を生成する。スイッチング手段▲１▼，５０２、スイッチング手段▲２▼，５０３に入力されるＰＷＭ１．ＰＷＭ２のデューティ値により、出力波形のＶｐ−ｐが設定され、ＰＷＭ１、ＰＷＭ２のディレイ（遅延時間）によって出力波形のデューティが設定され、ＰＷＭ１、ＰＷＭ２の周波数によって出力波形の周波数が設定される。
【００９１】
出力検出手段５０４には、オペアンプ５６２が備えられており、オペアンプ５６２の反転入力は、自身の出力端に接続されており、オペアンプ５６２の非反転入力端は、抵抗５６１を介してダイオード５６４、コンデンサ５６３からなる平滑回路に接続されている。また、オペアンプ５６２の出力端は抵抗５６１を介して制御部に接続され、モニター値（Ｍｏｎ）を出力する。
【００９２】
スイッチング手段▲１▼，５０２は、トランジスタ５５２，５５３と、複数の抵抗５５１を有し、スイッチング手段▲２▼，５０３は、トランジスタ５５４，５５５，５５６と複数の抵抗５５１を有する。スイッチング手段▲１▼，５０２のトランジスタ５５３と、スイッチング手段▲２▼，５０３のトランジスタ５５６はトランス５０１の１次巻線に接続され、それぞれのベースはＭＣＵからのＰＷＭ信号をトランジスタおよび抵抗を介して入力する。
【００９３】
スイッチング手段▲１▼，５０２、スイッチング手段▲２▼，５０３に入力されるパルスの構成と、これらのパルスに基づいて形成される出力波形は、先に図３を参照して説明した通りであり、図３（ａ）がＰＷＭ１およびＰＷＭ２信号により形成される出力波形の例である。出力波形の上段ラインと下段ラインとの差分がＶｐ−ｐ、波形の上段領域と下段領域との比率がデューティ、波形の間隔が周波数を定義する要素に対応する。
【００９４】
スイッチング手段▲１▼，５０２には、図３（ｂ）のＰＷＭ１信号が入力され、スイッチング手段▲２▼，５０３には、図３（ｃ）のＰＷＭ２信号が入力される。ここで（ｂ）ＰＷＭ１は、（ａ）出力波形の立上がり部分を決定する信号であり、一方、（ｃ）ＰＷＭ２は、（ａ）出力波形の立下がり部分を決定する信号である。
【００９５】
すなわち、ＰＷＭ１によるトランス５０１の１次側ＬＣ共振により、２次側コンデンサ５１０へ充電し、ＰＷＭ２にて放電する。この繰り返しにより、図３（ａ）の出力波形が生成される。このように、出力波形の立上がり部分を決定する信号としてのＰＷＭ１、出力波形の立下がり部分を決定する信号としてのＰＷＭ２により、図３（ａ）に示すような出力波形が出力される。
【００９６】
図６の回路には、ＰＷＭ１信号が駆動要求状態信号（Ｈｉｇｈ）の場合に、ＰＷＭ２信号がエラー等により、駆動要求状態信号（Ｈｉｇｈ）となった場合でも、駆動要求状態信号（Ｈｉｇｈ）となったＰＷＭ２信号をスイッチング手段▲２▼，５０３に伝達させないために、ＰＷＭ１信号が駆動要求状態信号（Ｈｉｇｈ）の場合に動作する遮断手段▲２▼，５９１が設けられている。また、ＰＷＭ２信号が駆動要求状態信号（Ｈｉｇｈ）の場合に、ＰＷＭ１信号がエラー等により、駆動要求状態信号（Ｈｉｇｈ）となった場合でも、駆動要求状態信号（Ｈｉｇｈ）となったＰＷＭ１信号がスイッチング手段▲１▼，５０２に伝達しないように、ＰＷＭ２信号が駆動要求状態信号（Ｈｉｇｈ）の場合に動作する遮断手段▲１▼，５８１を設けられている。
【００９７】
遮断手段▲１▼，５８１は、トランジスタ５８２、抵抗５８３，５８４によって構成され、遮断手段▲２▼，５９１は、トランジスタ５９２、抵抗５９３，５９４によって構成されている。遮断手段▲１▼，５８１のトランジスタ５８２のベースは、ＰＷＭ２信号ラインに接続され、コレクタがＰＷＭ１信号ラインに接続され、エミッタが接地された構成を持つ。遮断手段▲１▼，５８１のトランジスタ５８２は、ＰＷＭ２がＨｉｇｈとなることで動作する。遮断手段▲２▼，５９１のトランジスタ５９２のベースは、ＰＷＭ１信号ラインに接続され、コレクタがＰＷＭ２信号ラインに接続され、エミッタが接地された構成を持つ。遮断手段▲２▼，５９１のトランジスタ５９２は、ＰＷＭ１がＨｉｇｈとなることで動作する。
【００９８】
ＰＷＭ１信号がＨｉｇｈである場合、遮断手段▲２▼，５９１のトランジスタ５９２のベースにＨｉｇｈ信号が伝達されトランジスタ５９２はオン状態となる。この時、ＭＣＵ側のＣＰＵエラーによりＰＷＭ２信号がＨｉｇｈになってしまった場合、ＰＷＭ２信号のＨｉｇｈに相当する電流は、オン状態にあるトランジスタ５９２を介して放電され、スイッチング手段▲２▼，５０３に伝達されることがない。
【００９９】
また、ＰＷＭ２信号がＨｉｇｈである場合、遮断手段▲１▼，５８１のトランジスタ５８２のベースにＨｉｇｈ信号が伝達されトランジスタ５８２はオン状態となる。この時、ＭＣＵ側のＣＰＵエラーによりＰＷＭ１信号がＨｉｇｈになってしまった場合、ＰＷＭ１信号のＨｉｇｈ状態によって生じた電流は、オン状態にあるトランジスタ５８２を介して放電され、スイッチング手段▲１▼，５０２に伝達されることがない。
【０１００】
このように、ＰＷＭ１、ＰＷＭ２がＣＰＵエラー等により、同時に駆動要求状態信号（Ｈｉｇｈ）となった場合であっても、スイッチング手段▲１▼，５０２、スイッチング手段▲２▼，５０３に対して、同時に駆動要求状態信号（Ｈｉｇｈ）信号が入力されることが防止さる。従って、異常信号の高圧電源側のスイッチング手段への入力が防止され、負荷ダメージ、高圧電源破損を未然に防ぐことが可能となる。
【０１０１】
また、本構成は、ハードウェアによって出力としての複数のＰＷＭ信号を制御する構成であり、ソフトウェア依存の異常検出、対応処理と異なり、外乱、ノイズによる動作の不安定さを招くことがなく、確実な異常信号入力防止が達成される。
【０１０２】
なお、図６に示す遮断手段▲１▼，５８１、遮断手段▲２▼，５９１は、上述した例では、高圧電源（ＨＶＰＳ）内に設けた構成例として説明したが、これらの遮断手段は、ＭＣＵ（マシンコントロールユニット）内、あるいは、ＭＣＵ（マシンコントロールユニット）と、高圧電源（ＨＶＰＳ）の接続回路内に構成してもよい。
【０１０３】
（ＰＷＭ信号制御実施例３）
次に、本発明に係るＰＷＭ信号の出力制御回路構成の実施例３について、図７を参照して説明する。
【０１０４】
本実施例は、制御手段（ＣＰＵ）から入力される複数のスイッチング手段各々に対する入力パルス幅変調信号の両信号とも入力対象の各々のスイッチング手段の駆動要求を示す信号値状態である場合、いずれか一方のスイッチング手段に対する駆動用信号の入力を遮断する遮断回路を出力制御手段として有する構成である。遮断回路は、一方のスイッチング手段の駆動要求を示す入力パルス幅変調信号値状態に応じて、他方のスイッチング手段に対する駆動用信号としての基準信号の入力の遮断動作を行なう回路構成を持つ。
【０１０５】
図７の回路は、スイッチング手段▲１▼，６０２、スイッチング手段▲２▼，６０３の各々に基準電圧▲１▼および基準電圧▲２▼（例えば５Ｖ）を入力する構成を有する。ＣＰＵから入力するＰＷＭ１信号、ＰＷＭ２信号の入力に応じて、基準電圧によりスイッチング手段▲１▼，６０２、スイッチング手段▲２▼，６０３のスイッチング動作をより確実に実行する構成としたものである。
【０１０６】
基準電圧入力型の高圧電源構成において、図７に示す回路構成では、ＰＷＭ１信号が駆動要求状態信号（Ｈｉｇｈ）の場合に、ＰＷＭ２信号がエラー等により、駆動要求状態信号（Ｈｉｇｈ）となった場合でも、スイッチング手段▲２▼，６０３が動作しないように、スイッチング手段▲２▼，６０３に対する基準電圧▲２▼（５Ｖ）の入力を、ＰＷＭ１信号がＨｉｇｈの場合に動作する遮断手段▲２▼，６９１により遮断する構成としている。
【０１０７】
また、ＰＷＭ２信号が駆動要求状態信号（Ｈｉｇｈ）の場合に、ＰＷＭ１信号がエラー等により、駆動要求状態信号（Ｈｉｇｈ）となった場合でも、スイッチング手段▲１▼，６０２が動作しないように、スイッチング手段▲１▼，６０２に対する基準電圧▲１▼（５Ｖ）の入力を、ＰＷＭ２信号がＨｉｇｈの場合に動作する遮断手段▲１▼，６８１により遮断する構成を持つ。
【０１０８】
従って、ＰＷＭ１信号、ＰＷＭ２信号を出力するＣＰＵ等に異常が発生し、各ＰＷＭ信号出力タイミング制御が不安定となった場合でも、異常信号の高圧電源側のスイッチング手段への入力が防止され、負荷ダメージ、高圧電源破損を未然に防ぐことが可能となる。
【０１０９】
図７の回路構成について説明する。図７に示すようにスイッチング手段▲１▼，６０２、スイッチング手段▲２▼，６０３は、トランス６０１の一次側の一方のラインに接続される。トランス６０１の一次側の他方のラインは、トランス６０１入力電源（１／２Ｖｃｃ）に接続される。トランス６０１の二次側にはコンデンサ６１０、抵抗６７１が接続され、負荷に対する出力Ｖｏｕｔを出力する。スイッチング手段▲１▼，６０２、スイッチング手段▲２▼，６０３には低圧安定化電源から供給されるＶｃｃ、例えば＋２４ＶＤＣが供給される。トランス６０１の２次側からは、負荷に高圧出力Ｖｏｕｔが供給される。
【０１１０】
２つのスイッチング手段▲１▼，６０２、スイッチング手段▲２▼，６０３には、ＭＣＵ（図示せず）からのパルス信号ＰＷＭ１、ＰＷＭ２がそれぞれ入力される。ＭＣＵでは、出力検出手段６０４からの検出値（Ｍｏｎ）と、目標値または基準値と比較して、その比較結果に基づいて２つのパルスＰＷＭ１、ＰＷＭ２を生成してそれぞれスイッチング手段▲１▼，６０２、スイッチング手段▲２▼，６０３に出力する。なお、出力検出手段６０４では、高圧出力を検出し、検知した高圧出力をＭＣＵのＣＰＵにおいて検知可能な０〜５Ｖになるよう、分圧、整流する処理を行なっている。
【０１１１】
スイッチング手段▲１▼，６０２、スイッチング手段▲２▼，６０３では、それぞれ基準電圧▲１▼、▲２▼の入力部を持ち、ＭＣＵから入力されるＰＷＭ１、ＰＷＭ２に従って、トランジスタ７２１，７６１の動作が制御され、さらにトランジスタ７１１，７５１の動作が制御され、その結果、スイッチング手段のトランス６０１接続部のトランジスタ６５３，６５６のオン／オフが制御され、所定形状の出力波形（矩形波）を生成する。
【０１１２】
スイッチング手段▲１▼，６０２、スイッチング手段▲２▼，６０３に入力されるＰＷＭ１．ＰＷＭ２のデューティ値により、出力波形のＶｐ−ｐが設定され、ＰＷＭ１、ＰＷＭ２のディレイ（遅延時間）によって出力波形のデューティが設定され、ＰＷＭ１、ＰＷＭ２の周波数によって出力波形の周波数が設定される。
【０１１３】
出力検出手段６０４には、オペアンプ６６２が備えられており、オペアンプ６６２の反転入力は、自身の出力端に接続されており、オペアンプ６６２の非反転入力端は、抵抗６６１を介してダイオード６６４、コンデンサ６６３からなる平滑回路に接続されている。また、オペアンプ６６２の出力端は抵抗６６１を介して制御部に接続され、モニター値（Ｍｏｎ）を出力する。
【０１１４】
スイッチング手段▲１▼，６０２は、トランジスタ６５２，６５３，７１１，７２１と、複数の抵抗６５１，７１２，７２２を有し、スイッチング手段▲２▼，６０３は、トランジスタ６５４，６５５，６５６，７５１，７６１と複数の抵抗６５１，７５２，７６２を有する。スイッチング手段▲１▼，６０２のトランジスタ６５３と、スイッチング手段▲２▼，６０３のトランジスタ６５６はトランス６０１の１次巻線に接続され、それぞれのベースは、各スイッチング手段にトランジスタおよび抵抗を介して入力する基準電圧▲１▼，▲２▼が接続され、ＭＣＵからのＰＷＭ１信号またはＰＷＭ２信号に基づいて動作制御がなされる。
【０１１５】
スイッチング手段▲１▼，６０２、スイッチング手段▲２▼，６０３に入力されるパルスの構成と、これらのパルスに基づいて形成される出力波形は、先に図３を参照して説明した通りであり、図３（ａ）がＰＷＭ１およびＰＷＭ２信号により形成される出力波形の例である。出力波形の上段ラインと下段ラインとの差分がＶｐ−ｐ、波形の上段領域と下段領域との比率がデューティ、波形の間隔が周波数を定義する要素に対応する。
【０１１６】
スイッチング手段▲１▼，６０２には、図３（ｂ）のＰＷＭ１信号が入力され、スイッチング手段▲２▼，６０３には、図３（ｃ）のＰＷＭ２信号が入力される。ここで（ｂ）ＰＷＭ１は、（ａ）出力波形の立上がり部分を決定する信号であり、一方、（ｃ）ＰＷＭ２は、（ａ）出力波形の立下がり部分を決定する信号である。
【０１１７】
すなわち、ＰＷＭ１によるトランス６０１の１次側ＬＣ共振により、２次側コンデンサ６１０へ充電し、ＰＷＭ２にて放電する。この繰り返しにより、図３（ａ）の出力波形が生成される。このように、出力波形の立上がり部分を決定する信号としてのＰＷＭ１、出力波形の立下がり部分を決定する信号としてのＰＷＭ２により、図３（ａ）に示すような出力波形が出力される。
【０１１８】
図７の回路には、ＰＷＭ１信号が駆動要求状態信号（Ｈｉｇｈ）の場合に、ＰＷＭ２信号がエラー等により、駆動要求状態信号（Ｈｉｇｈ）となった場合でも、スイッチング手段▲２▼，６０３が動作しないように、スイッチング手段▲２▼，６０３に対する基準電圧▲２▼（５Ｖ）の入力を、ＰＷＭ１信号がＨｉｇｈの場合に動作する遮断手段▲２▼，６９１が設けられている。また、ＰＷＭ２信号が駆動要求状態信号（Ｈｉｇｈ）の場合に、ＰＷＭ１信号がエラー等により、駆動要求状態信号（Ｈｉｇｈ）となった場合でも、スイッチング手段▲１▼，６０２が動作しないように、スイッチング手段▲１▼，６０２に対する基準電圧▲１▼（５Ｖ）の入力を、ＰＷＭ２信号がＨｉｇｈの場合に動作する遮断手段▲１▼，６８１が設けられている。
【０１１９】
遮断手段▲１▼，６８１は、トランジスタ６８２、抵抗６８３，６８４によって構成され、遮断手段▲２▼，６９１は、トランジスタ６９２、抵抗６９３，６９４によって構成されている。遮断手段▲１▼，６８１のトランジスタ６８２のベースは、ＰＷＭ２信号ラインに接続され、コレクタがスイッチング手段▲１▼，６０２に対する基準電圧▲１▼（５Ｖ）入力ラインに接続され、エミッタが接地さた構成を持つ。遮断手段▲１▼，６８１のトランジスタ６８２は、ＰＷＭ２がＨｉｇｈとなることで動作する。
【０１２０】
遮断手段▲２▼，６９１のトランジスタ６９２のベースは、ＰＷＭ１信号ラインに接続され、コレクタがスイッチング手段▲２▼，６０３に対する基準電圧▲２▼（５Ｖ）入力ラインに接続され、エミッタが接地された構成を持つ。遮断手段▲２▼，６９１のトランジスタ６９２は、ＰＷＭ１がＨｉｇｈとなることで動作する。
【０１２１】
ＰＷＭ１信号がＨｉｇｈである場合、遮断手段▲２▼，６９１のトランジスタ６９２にＨｉｇｈ信号が伝達されトランジスタ６９２はオン状態となる。この時、ＭＣＵ側のＣＰＵエラーによりＰＷＭ２信号がＨｉｇｈになってしまった場合でも、スイッチング手段▲２▼，６０３に対する基準電圧▲２▼（５Ｖ）は、遮断手段▲２▼，６９１のトランジスタ６９２内のオン状態にあるトランジスタ６９２を介して放電され、スイッチング手段▲２▼，６０３に伝達されることがなく、スイッチング手段▲２▼，６０３は動作しない。
【０１２２】
また、ＰＷＭ２信号がＨｉｇｈである場合、遮断手段▲１▼，６８１のトランジスタ６８２にＨｉｇｈ信号が伝達されトランジスタ６８２はオン状態となる。この時、ＭＣＵ側のＣＰＵエラーによりＰＷＭ１信号がＨｉｇｈになってしまった場合でも、スイッチング手段▲１▼，６０２に対する基準電圧▲１▼（５Ｖ）は、遮断手段▲１▼，６８１のトランジスタ６８２がオン状態にあるため、トランジスタ６８２を介して放電され、スイッチング手段▲１▼，６０２に伝達されることがなく、スイッチング手段▲１▼，６０２は動作しない。
【０１２３】
このように、ＰＷＭ１、ＰＷＭ２がＣＰＵエラー等により、同時にＨｉｇｈとなった場合であっても、スイッチング手段▲１▼，６０２、スイッチング手段▲２▼，６０３に対する基準電圧入力が遮断されることになるため、スイッチング手段▲１▼，６０２、スイッチング手段▲２▼，６０３に対して同時に信号が入力されることが防止さる。従って、異常信号の高圧電源側のスイッチング手段への入力が防止され、負荷ダメージ、高圧電源破損を未然に防ぐことが可能となる。
【０１２４】
また、本構成は、ハードウェアによって出力としての複数のＰＷＭ信号を制御する構成であり、ソフトウェア依存の異常検出、対応処理と異なり、外乱、ノイズによる動作の不安定さを招くことがなく、確実な異常信号入力防止が達成される。
【０１２５】
なお、図７に示す遮断手段▲１▼，６８１、遮断手段▲２▼，６９１は、上述した例では、高圧電源（ＨＶＰＳ）内に設けた構成例として説明したが、これらの遮断手段は、ＭＣＵ（マシンコントロールユニット）内、あるいは、ＭＣＵ（マシンコントロールユニット）と、高圧電源（ＨＶＰＳ）の接続回路内に構成してもよい。
【０１２６】
以上、特定の実施例を参照しながら、本発明について詳解してきた。しかしながら、本発明の要旨を逸脱しない範囲で当業者が該実施例の修正や代用を成し得ることは自明である。すなわち、例示という形態で本発明を開示してきたのであり、限定的に解釈されるべきではない。本発明の要旨を判断するためには、冒頭に記載した特許請求の範囲の欄を参酌すべきである。
【０１２７】
【発明の効果】
以上、説明したように本発明の電源装置によれば、複数のパルス幅変調信号（ＰＷＭ信号）に基づいて駆動するスイッチング回路を持つ電源装置において、駆動信号となる複数のパルス幅変調信号（ＰＷＭ信号）のスイッチング回路に対する入力エラーを確実に防止する出力制御回路を構成したので、スイッチング回路に対するＰＷＭ信号の入力エラーが発生せず、負荷ダメージ、高圧電源破損を未然に防ぐことが可能となる。
【０１２８】
また、本発明の電源装置によれば、複数のパルス幅変調信号（ＰＷＭ信号）に基づいて駆動するスイッチング回路を持つ電源装置において、スイッチング回路の前段にハードウェアによって構成した出力制御回路を設けた構成としたので、ソフトウェア依存の異常検出、対応処理と異なり、外乱、ノイズによる動作の不安定さを招くことがなく、スイッチング回路に対する異常信号入力を確実に防止することができる。
【０１２９】
また、本発明の電源装置によれば、マシンコントロールユニットにおいて生成する複数のパルス幅変調信号：ＰＷＭ１、ＰＷＭ２を演算処理回路によって構成される出力制御回路に入力し、演算処理後に、スイッチング回路に出力する構成とし、ＰＷＭ１、ＰＷＭ２が同時に駆動要求状態（Ｈｉｇｈ）にあるとき、演算処理回路において信号値を変更して非駆動要求信号値としてスイッチング手段に出力する構成としたので、スイッチング回路に対する異常信号入力を確実に防止し、安全な制御が実現される。
【０１３０】
また、本発明の電源装置によれば、複数のパルス幅変調信号：ＰＷＭ１、ＰＷＭ２に基づいて駆動する複数のスイッチング回路を持つ電源装置において、各スイッチング回路の前段に、一方のスイッチング回路に対する入力ＰＷＭ信号が駆動要求状態信号（Ｈｉｇｈ）のときに、他方のスイッチング回路に対する入力ＰＷＭ信号が駆動要求状態信号（Ｈｉｇｈ）となった場合でも、その入力を遮断する、ハードウェアによって構成した遮断回路を設けたので、外乱、ノイズによる動作の不安定さを招くことがなく、スイッチング回路に対する異常信号入力を確実に防止することができる。
【図面の簡単な説明】
【図１】 本発明の電源装置の構成ブロック図である。
【図２】 電源装置の回路構成の詳細を示す図である。
【図３】 本発明の電源装置に適用されるスイッチング回路に入力するＰＷＭ信号との出力波形の対応を説明する図である。
【図４】 本発明の電源装置における出力制御回路構成例（実施例１）を示す図である。
【図５】 図４に示す出力制御回路構成例（実施例１）における入出力信号、各演算手段の出力状態の対応を示す図である。
【図６】 本発明の電源装置における出力制御回路構成例（実施例２）を示す図である。
【図７】 本発明の電源装置における出力制御回路構成例（実施例３）を示す図である。
【図８】 高圧電源を用いたカラー印刷装置の構成を示す図である。
【図９】 矩形波の制御態様を説明する図である。
【図１０】 従来の電源装置の構成ブロック図である。
【図１１】 従来の電源装置におけるフィードバック制御処理フローを示す図である。
【符号の説明】
１００ 高圧電源、１０１ トランス
１０２，１０３ スイッチング回路
１０４ 出力検出回路、２００ マシンコントロールユニット
２０１ ＣＰＵ、２０２ 出力制御回路
２０３ Ａ／Ｄ変換器、２５０ 出力負荷
１１０ コンデンサ、１５１ 抵抗
１５２，１５３，１５４，１５５，１５６ トランジスタ
１６１抵抗、１６２ オペアンプ
１６３ コンデンサ、１６４ ダイオード、 １７１ 抵抗
３１０ マシンコントロールユニット、３２０ ＡＳＩＣ
３２１，３２３ 排他論理和（ＥＸ−ＯＲ）回路
３２２，３２４ アンド回路
３３０ 高圧電源（ＨＶＰＳ）
３３１ 第1スイッチング回路、３３２ 第２スイッチング回路
３３３ 昇圧回路、３３４ 出力検出部、３４０ ＣＰＵ
５０１ トランス、５０２，５０３ スイッチング回路
５０４ 出力検出回路、 ５１０ コンデンサ、５５１ 抵抗
５５２，５５３，５５４，５５５，５５６ トランジスタ
５６１抵抗、５６２ オペアンプ
５６３ コンデンサ、５６４ ダイオード、 ５７１ 抵抗
５８１，５９１ 遮断手段、５８２，５９２ トランジスタ
５８３，５８４，５９３，５９４ 抵抗
６０１ トランス、６０２，６０３ スイッチング回路
６０４ 出力検出回路、 ６１０ コンデンサ、６５１ 抵抗
６５２，６５３，６５４，６５５，６５６ トランジスタ
６６１抵抗、６６２ オペアンプ
６６３ コンデンサ、６６４ ダイオード、 ６７１ 抵抗
６８１，６９１ 遮断手段、６８２，６９２ トランジスタ
６８３，６８４，６９３，６９４ 抵抗
７１１，７５１ トランジスタ、
７１２，７３１，７５２，７７１ 抵抗
８０１ 感光体、８０２ 帯電器、８０３ 現像器
８０４ 一次転写器、８０５ 剥離器
８０６ 二次転写器、８０７ 中間転写体
８１０ 高圧電源、８１１ スイッチ回路
８１２ トランス、８１３ ２次側回路
８２０ マシンコントロールユニット、８２１ ＣＰＵ
８３０ 出力負荷、
８５０ 高圧電源、８５１ スイッチ回路
８５２ トランス、８５３ ２次側回路
８６０ マシンコントロールユニット、８６１ ＣＰＵ
８７０ 出力負荷、

Claims (5)

1. 入力電力が供給される一次巻線と、電力が出力される二次巻線とを持つトランスと、前記一次巻線に直列に接続され、パルス幅信号に基づいてスイッチングをする複数のスイッチング手段と、前記トランスの二次側出力を検出する検出手段とを有し、前記検出手段の検出値に基づいてフィードバック制御を行なう電源装置において、
   前記検出手段の検出値を入力し、前記トランスの二次側出力波形の立上がりを制御するための第１のパルス幅変調信号（ＰＷＭ１）と、前記トランスの二次側出力波形の立下がりを制御するための第２のパルス幅変調信号（ＰＷＭ２）を、前記検出値に応じて生成する制御手段と、
   前記制御手段の生成する前記第１のパルス幅変調信号（ＰＷＭ１）、および前記第２のパルス幅変調信号（ＰＷＭ２）を入力し、前記第１のパルス幅変調信号（ＰＷＭ１）、および前記第２のパルス幅変調信号（ＰＷＭ２）の両信号共に駆動要求を示す信号値状態で前記複数のスイッチング手段へ入力されることを阻止する出力制御手段であり、前記第１のパルス幅変調信号（ＰＷＭ１）および前記第２のパルス幅変調信号（ＰＷＭ２）の両信号の少なくともいずれか一方が駆動要求信号値でない場合は両信号を前記複数のスイッチング手段へ入力し、前記第１のパルス幅変調信号（ＰＷＭ１）および前記第２のパルス幅変調信号（ＰＷＭ２）の両信号共に駆動要求を示す信号値である場合には入力信号の変更処理または遮断処理を実行する回路構成を持つ出力制御手段と、
   前記出力制御手段による出力制御処理のなされた前記第１のパルス幅変調信号（ＰＷＭ１）を入力し、前記トランスの二次側出力波形の立上がりを制御する第１のスイッチング手段と、
   前記出力制御手段による出力制御処理のなされた前記第２のパルス幅変調信号（ＰＷＭ２）を入力し、前記トランスの二次側出力波形の立下がりを制御する第２のスイッチング手段と、
   を有することを特徴とする電源装置。
2. 前記出力制御手段は、
   前記制御手段の生成する複数のパルス幅変調信号を入力し、
   該複数のパルス幅変調信号が駆動要求を示す信号値状態で前記制御手段から入力された場合に、駆動要求を解除した信号値状態に変更して出力する演算処理回路によって構成されたことを特徴とする請求項１に記載の電源装置。
3. 前記出力制御手段は、
   前記制御手段から入力された複数のスイッチング手段各々に対する入力パルス幅変調信号の両信号とも入力対象の各々のスイッチング手段の駆動要求を示す信号値状態で前記制御手段から入力された場合、いずれか一方のスイッチング手段に対する駆動用信号の入力を遮断する遮断回路によって構成され、
   前記遮断回路は、一方のスイッチング手段の駆動要求を示す入力パルス幅変調信号値状態に応じて、他方のスイッチング手段に対する駆動用信号の入力の遮断動作を行なう回路構成を持つことを特徴とする請求項１に記載の電源装置。
4. 前記遮断回路によって遮断される駆動用信号は、スイッチング手段に対して入力されるパルス幅変調信号、または基準信号のいずれかであることを特徴とする請求項３に記載の電源装置。
5. 前記制御手段は、
   前記トランスの二次側出力波形のデューテイ値、周波数、およびＶｐ−ｐの変更処理のすべてを、前記複数のパルス幅変調信号の更新処理によって実行する構成を有することを特徴とする請求項１に記載の電源装置。

Images