JP2003324965A - 電源装置 - Google Patents

Abstract

(57)【要約】 【課題】 複数のＰＷＭ信号に基づいて駆動するスイッ
チング回路を持つ電源装置においてＰＷＭ信号の入力エ
ラーを防止する構成を提供する。 【解決手段】 複数のＰＷＭ信号に基づいて駆動するス
イッチング回路を持つ電源装置において、ＰＷＭ信号の
スイッチング回路に対する入力エラーを防止するハード
ウェア構成による出力制御回路を設けた。ＭＣＵにおい
て生成するＰＷＭ１、ＰＷＭ２信号を各信号が同時に駆
動要求状態にあるとき演算処理回路において信号値を変
更してスイッチング回路に出力する。また、一方のスイ
ッチング回路に対する入力ＰＷＭ信号が駆動要求状態の
ときに、他方のスイッチング回路に対する入力ＰＷＭ信
号の駆動要求状態状態の入力を遮断する遮断回路を設け
た。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電源装置、特にプ
リンタ、複写機等に適用可能な電源装置に関する。さら
に詳細には、プリンタ、複写機等の帯電装置、転写装
置、ヒューザー装置、現像装置等に適用可能な電源装置
であり、状態値検出に基づいたフィードバック制御を行
なう電源装置において、出力を確実に実行し、制御エラ
ーによる出力異常、機器損壊の発生を防止可能とした電
源装置に関する。

【０００２】

【従来の技術】プリンタ、複写機等の画像形成装置は、
感光体ドラムを帯電装置にて一様に帯電し、露光装置に
て静電潜像を形成し、トナー像を現像装置で形成し、一
次接転写装置でトナー像を中間転写体に転写する。さら
に、二次転写装置で用紙への転写後、剥離（デタック）
装置で用紙を感光体等から剥離し画像を出力する。

【０００３】例えば、カラー印刷装置においては、イエ
ロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）、ブラック
（Ｋ）の各色ごとに、感光体、帯電装置、現像装置、一
次転写装置のいわゆる画像形成ユニットを形成し、これ
らの各々を動作させてカラー印刷を行なう。

【０００４】電子写真方式のプリンター・複写機等は、
感光体回りの負荷に対して規定電圧もしくは電流を与え
るための高圧電源を備えている。電圧もしくは電流は、
帯電、現像、転写、剥離、清掃等の処理のために供給さ
れる。昨今のプリンター・複写機等は市場での高機能要
求を背景に、カラー化、高速化が進んでいる。その要求
に対応するべく、感光体、および、帯電、現像、転写機
能を含むブロックを各色（例えばＹＭＣＫ色）毎に用意
し、ペーパーを1パスで印字するタンデム型エンジンが
主流になりつつある。タンデム型の利点は一度に多色
（例えばＹＭＣＫ色の4色）を印字できるため、白黒機
と同様のスピードパフォーマンスを実現できる。

【０００５】図８のタンデム型プリンタの動作について
簡単に説明する。各感光体８０１の周囲には、帯電ロー
ルを備えた帯電器８０２が備えられ、帯電器８０２によ
り感光体８０１が一様に帯電された後、図示しない露光
装置にて露光され、感光体ドラム上に静電潜像が形成さ
れ静電潜像は現像器８０３により現像され、感光体ドラ
ム８０１上のトナー像は、一次転写器８０４により中間
転写体８０７上に転写される。これらの処理をＹＭＣＫ
それぞれ連続して行なった後、二次転写器８０６によっ
て用紙に転写され、剥離（デタック）器８０５で用紙を
剥離し出力する。

【０００６】上記構成において、帯電装置は感光体ドラ
ムに接触しており、帯電電源により帯電用バイアスが印
加され、感光体ドラムを一様に帯電する。また、現像装
置を構成する現像ロールは、感光体ドラムに近接して配
置され、帯電したトナーをその表面に担持して回転し、
そのトナーを感光体に向き合う現像位置に運ぶ。また、
その現像ロールには、現像電源から、現像バイアスが印
加される。この現像バイアスの印加により現像ロールの
表面に担持されたトナーが感光体ドラム側に飛翔し、感
光体ドラム上にトナー像が形成される。

【０００７】また、一次転写装置は、中間転写体を介し
て感光体ドラムに接触した状態に配置されて回転し、一
次転写電源により一次転写バイアスが印加され、中間転
写体にトナー像が転写され、さらに二次転写装置により
用紙上にトナー像が転写される。これら、帯電装置電
源、現像装置電源、および一次転写装置電源は、制御回
路により、バイアス印加のタイミング等が制御される。

【０００８】今日、プリンター・複写機等は、高機能、
高画質化のため、プリンター・複写機等に利用される高
圧電源は多種多様の機能を必要とし、回路自体が複雑化
してきている。多機能要求の一例として、プロセススピ
ード可変やフルカラーモード/白黒モード切替、印字解
像度可変等があり、高圧電源へは、その仕様に対応しう
る複雑な制御を要求される。

【０００９】特に現像出力に利用される例えば矩形波Ａ
Ｃバイアス出力の場合、Ｖｐ−ｐ（peak to peak）、
周波数、デューテイ（Duty）値の全てにおいて、可変す
る場合があり、それを実現するために高圧電源の制御回
路が複雑になり、結果、コストアップの要因となってい
る。図９に矩形波ＡＣバイアス出力と、その制御の３種
類の態様としての（ａ）Ｖｐ−ｐ（peak to peak）制
御、（ｂ）周波数制御、（ｃ）デューテイ（Duty）可変
制御の態様を示す。（ａ），（ｂ）、（ｃ）において、
矩形波上に示す矢印方向に矩形波を変化させる制御を行
なうことを示している。

【００１０】このように、Ｖｐ−ｐ（peak to pea
k）、周波数、デューテイ（Duty）値の制御構成を持つ
電源装置として、トランジスタ等のスイッチ素子のスイ
ッチング動作を利用して出力電力を得る、所謂スイッチ
ング電源装置が知られている。

【００１１】スイッチング電源装置の構成例を図１０に
示す。図１０に示すスイッチング電源装置は、ＭＣＵ
（マシンコントロールユニット）８２０のＣＰＵ８２１
から制御回路８１５に出力情報を送り、制御回路８１５
により、スイッチ回路８１１のスイッチング動作を起こ
させ、スイッチング動作により昇圧トランス８１２の１
次巻線への直流電源による入力電圧の印加／非印加を繰
り返し、昇圧トランス８１２の２次側回路８１３にエネ
ルギーを伝達して負荷８３０に供給する出力電力を得る
構成である。

【００１２】出力電圧、又は出力電流を安定して目標値
に一致させるために２次側回路８１３に接続された検知
回路８１４において検知された出力電圧または電流値に
応じて、電圧モニタ信号Ｖmon、または電流モニタ信号
Ｉmonを生成し、制御回路８１５において、電圧モニタ
値（出力電圧値に相当）、または電流モニタ信号Ｉmon
が示す電流モニタ値（出力電流値に相当）が目標値に一
致するようにＰＷＭ信号を制御する。ＰＷＭ信号制御態
様には、上述の（ａ）Ｖｐ−ｐ（peak to peak）制
御、（ｂ）周波数制御、（ｃ）デューテイ（Duty）可変
制御が含まれる。

【００１３】スイッチング回路８１４は、制御されたＰ
ＷＭ信号（パルス幅信号）に基づいて入力電圧をスイッ
チングして出力制御が実行される。制御回路８１５とし
て一般に利用されているのは、アナログＩＣを利用した
アナログ制御回路である。しかし、上述の（ａ）Ｖｐ−
ｐ（peak to peak）制御、（ｂ）周波数制御、（ｃ）
デューテイ（Duty）可変制御等の複雑な制御をアナログ
ＩＣで実現しようとすると回路規模が大型化し、またそ
の結果としてコストアップを招くという問題があった。

【００１４】近年、上記問題点を解決する構成として、
プログラムによりスイッチング回路に入力するＰＷＭ信
号を制御する高圧電源、すなわち、制御をソフトウェア
によって実行するデジタル制御方式が提案されている。

【００１５】図１１に、デジタル制御方式による高圧電
源構成を示す。図１１に示すスイッチング電源装置は、
図１０のアナログＩＣ等の制御回路を持たず、検知回路
８５４において検知された電圧モニタ信号Ｖmon、また
は電流モニタ信号Ｉmonを、デジタル変換後、直接、Ｍ
ＣＵ（マシンコントロールユニット）８６０のＣＰＵ８
６１に入力し、入力値に基づいて、ソフトウェアによっ
て出力するＰＷＭ（Pulse Width Modulation、パルス幅
変調）信号の制御を実行し、制御ＰＷＭ信号により、ス
イッチ回路８５１のスイッチング動作を起こさせ、スイ
ッチング動作により昇圧トランス８５２の１次巻線への
直流電源による入力電圧の印加／非印加を繰り返し、昇
圧トランス８５２の２次側回路８５３にエネルギーを伝
達して負荷８７０に供給する出力電力を得る構成であ
る。

【００１６】本方式は、アナログＩＣ等の制御回路が不
必要となり、コストダウンを達成でき、また、制御をソ
フトウエアで行うため、プロセス仕様の可変要求に対
し、柔軟に対応できるという利点がある。

【００１７】しかしながら、このようなソフトウェア制
御方式では、制御をＣＰＵ等のデジタル回路にて行なう
ため、外乱（電気的ノイズ）等が発生した場合ＣＰＵが
暴走し、結果、機器の破損を招く恐れがある。これを解
決するため、デジタル回路と、高圧電源のインターフェ
イス回路に保護回路を設けることがある。

【００１８】信号異常の判定処理構成としては、ソフト
ウェアによって異常判定を行なう構成が知られている
が、ＣＰＵの誤動作はソフトウェアによる誤動作判定処
理にも影響を与え、その信頼性が低下するという問題が
ある。また、たとえ、ＣＰＵが正常動作しても、ＣＰＵ
から高圧電源までの通信ライン途中で混入する誘導ノイ
ズによる異常の発生には対応できない。

【００１９】信号異常による問題点を解決するための技
術を開示した従来技術として、例えば、特許第３１００
７９７号（特開平６−３３５２４３号）、特許第３１２
３６０８号（特開平４−２０７９６９号）がある。特許
第３１００７９７号（特開平６−３３５２４３号）は、
スイッチング素子を用いた制御構成において、１つのＰ
ＷＭコントローラと、１つのトランスで、正負のＤＣ−
ＤＣコンバータを切り換える構成として、正負の出力動
作の切り換えをスムーズに行なわせることを可能とし
て、出力異常の発生を防止した構成を持つものである。

【００２０】特許第３１２３６０８号（特開平４−２０
７９６９号）は、ＰＷＭ信号を充放電回路によって直流
レベルに変換し、該直流レベルが所定値を越えたときに
スイッチ素子を駆動するＰＷＭ信号をグランド（ＧＮ
Ｄ）に落とすことによってスイッチ素子の駆動を停止す
る割込み回路（保護回路と表現）を適用する構成を開示
している。

【００２１】

【発明が解決しようとする課題】上述の（ａ）Ｖｐ−ｐ
（peak to peak）制御、（ｂ）周波数制御、（ｃ）デ
ューテイ（Duty）可変制御等の複雑な制御をソフトゥエ
アで実現する技術として、複数のＰＷＭ信号を用いて、
出力波形を制御する技術について、本出願人は、先に特
願２０００−３４５２３４号において提案している。

【００２２】これは、例えば図９に示す出力波形（矩形
波）の立上がりを制御するための第1のＰＷＭ信号と、
立ち下がりを制御するための第2のＰＷＭ信号を用いる
ものである。２つのＰＷＭ信号をＭＣＵ（マシンコント
ロールユニット）のＣＰＵから出力し、２つのスイッチ
回路を独立に動作させることにより、上述の（ａ）Ｖｐ
−ｐ（peak to peak）制御、（ｂ）周波数制御、
（ｃ）デューテイ（Duty）可変制御等の複雑な制御を実
現する構成である。

【００２３】このような複数のＰＷＭ信号を適用した制
御構成では、第1のＰＷＭ信号と第２のＰＷＭ信号とが
ソフトウェアで制御された関係を保ちながらＣＰＵから
出力することで、矩形波は生成される。

【００２４】しかし、外乱等（電気的ノイズ）によりＣ
ＰＵが暴走した場合、例えば、第1のＰＷＭ信号と第２
のＰＷＭ信号が同時にオン（Ｏｎ）となった場合、スイ
ッチング回路での電流に異常が発生する。例えばプッシ
ュプル回路に貫通電流が流れるなどの異常が発生して、
回路が破損してしまう可能性がある。

【００２５】上述の従来技術、特許第３１００７９７号
（特開平６−３３５２４３号）、特許第３１２３６０８
号（特開平４−２０７９６９号）は、本出願人の提案し
た特願２０００−３４５２３４号に示す複数のＰＷＭ信
号による出力制御を考慮した構成ではなく、複数のＰＷ
Ｍ信号の相互の制御エラーには対応できるものとはなっ
ていない。

【００２６】本発明は、例えば本出願人が先に提案した
特願２０００−３４５２３４号に示すように、複数のＰ
ＷＭ信号による出力制御を実行する電源装置において、
ＰＷＭ信号の動作タイミングを監視する監視回路を設
け、ＰＷＭ信号のタイミング異常を検出し、異常と判断
した場合、スイッチング素子に与えるＰＷＭ信号を停止
させて、高圧出力を停止、あるいは垂下させることによ
り、負荷に対するダメージ、および高圧電源の破損を未
然に防止することを可能とした電源装置を提供すること
を目的とする。

【００２７】

【課題を解決するための手段】本発明の第1の側面は、
入力電力が供給される一次巻線と、電力が出力される二
次巻線とを持つトランスと、前記一次巻線に直列に接続
され、パルス幅信号に基づいてスイッチングをするスイ
ッチング手段と、前記トランスの二次側出力を検出する
検出手段とを有し、前記検出手段の検出値に基づいてフ
ィードバック制御を行なう電源装置において、前記検出
手段の検出値を入力し、前記トランスの二次側出力波形
生成制御に適用するパルス幅変調信号を生成する制御手
段であり、各々が異なる波形生成処理制御を実行する複
数のパルス幅変調信号を、前記検出値に応じて生成する
制御手段と、前記制御手段の生成する複数のパルス幅変
調信号を入力し、該複数のパルス幅変調信号各々の相対
的な信号値状態に応じて、スイッチング手段に対する入
力信号の変更処理または遮断処理を実行する回路構成を
持つ出力制御手段と、前記出力制御手段による出力制御
処理のなされたパルス幅変調信号を入力し、該入力信号
に基づくスイッチング動作により、前記トランスの二次
側出力波形生成を実行する複数のスイッチング手段と、
を有することを特徴とする電源装置にある。

【００２８】本構成によれば、スイッチング手段に対す
るＰＷＭ信号の入力エラーが発生せず、ＰＷＭ信号の入
力エラーに基づくスイッチング手段での異常電流が発生
せず、負荷ダメージ、高圧電源破損を未然に防ぐことが
可能となる。また、スイッチング手段に対する入力信号
の変更処理または遮断処理を実行する回路構成を持つ出
力制御手段を有する構成としたので、ソフトウェア依存
の異常検出、対応処理と異なり、外乱、ノイズによる動
作の不安定さを招くことがなく、スイッチング回路に対
する異常信号入力を確実に防止することができる。

【００２９】さらに、本発明の電源装置の一実施態様に
おいて、前記スイッチング手段は、第１のパルス幅変調
信号を入力し、前記トランスの二次側出力波形の立上が
りを制御する第１のスイッチング手段と、第２のパルス
幅変調信号を入力し、前記トランスの二次側出力波形の
立下がりを制御する第２のスイッチング手段とによって
構成され、前記制御手段は、前記第１のパルス幅変調信
号（ＰＷＭ１）、および前記第２のパルス幅変調信号
（ＰＷＭ２）の生成処理を実行する構成を有し、前記出
力制御手段は、前記第１のパルス幅変調信号（ＰＷＭ
１）、および前記第２のパルス幅変調信号（ＰＷＭ
２）、両信号共に駆動要求を示す信号値状態で各スイッ
チング手段へ入力されることを阻止する回路構成を有す
ることを特徴とする。

【００３０】本構成によれば、スイッチング手段に対す
るＰＷＭ信号の入力エラーが発生することがなく、トラ
ンスの二次側出力波形のデューテイ値、周波数、および
Ｖｐ−ｐの変更処理を、複数のパルス幅変調信号の更新
処理によって実行する高度な制御構成を持つ電源装置に
おいても、スイッチング手段での異常電流の発生を完全
に防止して高度な制御を確実に実行できる。

【００３１】さらに、本発明の電源装置の一実施態様に
おいて、前記出力制御手段は、前記制御手段の生成する
複数のパルス幅変調信号を入力し、該複数のパルス幅変
調信号が駆動要求を示す信号値状態で前記制御手段から
入力された場合に、駆動要求を解除した信号値状態に変
更して出力する演算処理回路によって構成されたことを
特徴とする。

【００３２】本構成によれば、演算処理回路を用いて出
力制御回路を構成したので、複数のスイッチング手段に
対して同時に駆動要求を出力することが防止され、スイ
ッチング手段での異常電流が発生せず、負荷ダメージ、
高圧電源破損を未然に防ぐことが可能となる。また、外
乱、ノイズによる動作の不安定さを招くこともない。

【００３３】さらに、本発明の電源装置の一実施態様に
おいて、前記出力制御手段は、前記制御手段から入力さ
れた複数のスイッチング手段各々に対する入力パルス幅
変調信号の両信号とも入力対象の各々のスイッチング手
段の駆動要求を示す信号値状態で前記制御手段から入力
された場合、いずれか一方のスイッチング手段に対する
駆動用信号の入力を遮断する遮断回路によって構成さ
れ、前記遮断回路は、一方のスイッチング手段の駆動要
求を示す入力パルス幅変調信号値状態に応じて、他方の
スイッチング手段に対する駆動用信号の入力の遮断動作
を行なう回路構成を持つことを特徴とする。

【００３４】本構成によれば、一方のスイッチング手段
の駆動要求を示す入力パルス幅変調信号値状態に応じ
て、他方のスイッチング手段に対する駆動用信号の入力
の遮断動作を行なう遮断回路によって、出力制御回路を
構成したので、複数のスイッチング手段に対して同時に
駆動要求を出力することが防止され、スイッチング手段
での異常電流が発生せず、負荷ダメージ、高圧電源破損
を未然に防ぐことが可能となる。また、外乱、ノイズに
よる動作の不安定さを招くこともない。

【００３５】さらに、本発明の電源装置の一実施態様に
おいて、前記遮断回路によって遮断される駆動用信号
は、スイッチング手段に対して入力されるパルス幅変調
信号、または基準信号のいずれかであることを特徴とす
る。

【００３６】本構成によれば、スイッチング手段に対す
る基準信号の入力構成の有無にかかわらず、複数のスイ
ッチング手段に対して同時に駆動要求を出力することが
防止され、スイッチング手段での異常電流が発生せず、
負荷ダメージ、高圧電源破損を未然に防ぐことが可能と
なる。

【００３７】さらに、本発明の電源装置の一実施態様に
おいて、前記制御手段は、前記トランスの二次側出力波
形のデューテイ値、周波数、およびＶｐ−ｐの変更処理
のすべてを、前記複数のパルス幅変調信号の更新処理に
よって実行する構成を有することを特徴とする。

【００３８】本構成によれば、トランスの二次側出力波
形のデューテイ値、周波数、およびＶｐ−ｐの変更処理
を、複数のパルス幅変調信号の更新処理によって実行す
る高度な制御構成を持つ電源装置においても、スイッチ
ング手段に対するＰＷＭ信号の入力エラーが発生せず、
ＰＷＭ信号の入力エラーに基づくスイッチング手段での
異常電流が発生せず、負荷ダメージ、高圧電源破損を未
然に防ぐことが可能となり、高度な制御を確実に実行で
きる。

【００３９】

【発明の実施の形態】以下、本発明の電源装置の詳細に
ついて図面を参照しながら説明する。

【００４０】まず、複数のＰＷＭ信号を用いて、出力波
形を制御する構成を持つ電源装置構成についての概要
を、図１乃至図３を参照して説明する。なお、本電源装
置構成は、プリンタ、複写装置等の転写装置、帯電装
置、現像装置、ヒューザー装置等における電源におい
て、またプリンタ、複写装置以外の分野において、出力
検出によるフィードバック制御構成を有する構成におい
て適用可能である。

【００４１】図１に示す電源装置は、フィードバック制
御構成を持ち、出力負荷２５０に出力値を与える高圧電
源１００、高圧電源の制御を行なう制御手段としてのＭ
ＣＵ（マシンコントロールユニット）２００からなる。

【００４２】ＭＣＵ２００内部には高圧電源１００の制
御に必要なＣＰＵ２０１を有し、ＣＰＵ２０１の制御に
よって生成された複数のパルス幅変調信号を入力し、出
力制御処理を実行する出力制御回路２０２を有し、出力
制御回路２０２から高圧電源１００のスイッチング回路
１０２，１０３に対してパルス幅変調信号：ＰＷＭ１、
パルス幅変調信号：ＰＷＭ２が出力される。

【００４３】ＭＣＵ２００には、高圧電源１００の検出
値をディジタル値に変換するＡ／Ｄ変換器２０３が備え
られている。ＭＣＵ２００はこの他にも様々な部品で構
成されているが、ここでは高圧電源１００のフィードバ
ック制御に関する構成部品、および、本発明の主題であ
るパルス幅変調信号：ＰＷＭ１、パルス幅変調信号：Ｐ
ＷＭ２の出力制御を実行する出力制御回路２０２のみ記
載している。

【００４４】なお、出力制御回路２０２は、図１では、
ＭＣＵ（マシンコントロールユニット）２００内に設け
た構成例を示しているが、この出力制御回路は、ＭＣＵ
（マシンコントロールユニット）２００の外部、例えば
高圧電源（ＨＶＰＳ）１００側のスイッチング回路１０
２，１０３前段部に設けてもよく、あるいは、ＭＣＵ
（マシンコントロールユニット）２００と、高圧電源
（ＨＶＰＳ）１００の接続回路内に設ける構成としても
よい。これらの詳細については、後述する。

【００４５】高圧電源１００は、昇圧トランス１０１、
２つのスイッチング回路１０２、１０３、出力検出回路
１０４を備えている。ここで出力検出回路１０４の検出
値をＭＣＵ２００内部のＡ／Ｄ変換器２０３に入力し、
目標値と比較し、比較結果に基づいて、制御用の２つの
パルスとしてのパルス幅変調信号：ＰＷＭ１、パルス幅
変調信号：ＰＷＭ２を生成し、出力制御回路２０２での
制御後に、各パルスを各スイッチング回路１０２、１０
３に入力する。

【００４６】各スイッチング回路１０２、１０３の制御
により、トランス１０１の一次側において入力電力のオ
ンオフ制御が実行され、Ｖｐ−ｐ（peak to peak）、
周波数、デューテイ（Duty）等を制御した出力ＡＣ波形
が生成される。

【００４７】本発明の電源装置におけるフィードバック
制御は、まず、出力検出回路１０４からの検出値と、出
力目標値との比較に基づいて２つのパルス信号としての
ＰＷＭ１，ＰＷＭ２を生成し、スイッチング回路１０
２、１０３に２つのパルスＰＷＭ１，ＰＷＭ２をそれぞ
れ入力する。

【００４８】スイッチング回路１０２、１０３で、各入
力パルスＰＷＭ１，ＰＷＭ２に基づいてトランス１０１
の入力のオンオフを制御することによりフィードバック
制御を行なうものである。

【００４９】図１のブロック図の詳細回路構成例を図２
に示す。図２に示すようにスイッチング回路１０２、１
０３は、トランス１０１の一次側の一方のラインに接続
される。トランス１０１の一次側の他方のラインは、ト
ランス１０１入力電源（１／２Ｖｃｃ）に接続される。
トランス１０１の二次側にはコンデンサ１１０、抵抗１
７１が接続され、負荷に対する出力Ｖｏｕｔを出力す
る。各スイッチング回路１０２、１０３には低圧安定化
電源から供給される例えば＋２４ＶＤＣが供給される。
トランス１０１の２次側からは、負荷に高圧出力Ｖｏｕ
ｔが供給される。

【００５０】２つのスイッチング回路１０２、１０３に
は、ＭＣＵ２００からのパルス信号ＰＷＭ１、ＰＷＭ２
がそれぞれ入力される。ＭＣＵ２００では、出力検出回
路１０４からの検出値（Ｍｏｎ）と、目標値または基準
値と比較して、その比較結果に基づいて２つのパルスＰ
ＷＭ１、ＰＷＭ２を生成してそれぞれスイッチング回路
１０２、１０３に入力する。なお、出力検出回路１０４
では、高圧出力を検出し、検知した高圧出力をＭＣＵ２
００のＣＰＵにおいて検知可能な０〜５Ｖになるよう、
分圧、整流する処理を行なっている。

【００５１】スイッチング回路１０２、１０３ではＭＣ
Ｕ２００から入力されるＰＷＭ１、ＰＷＭ２に従って、
トランジスタ等によって構成されるスイッチング回路の
オン／オフが制御され、所定形状の出力波形（矩形波）
を生成する。各スイッチング回路１０２、１０３に入力
されるＰＷＭ１．ＰＷＭ２のデューティ値により、出力
波形のＶｐ−ｐが設定され、ＰＷＭ１、ＰＷＭ２のディ
レイ（遅延時間）によって出力波形のデューティが設定
され、ＰＷＭ１、ＰＷＭ２の周波数によって出力波形の
周波数が設定される。

【００５２】出力検出回路１０４には、オペアンプ１６
２が備えられており、オペアンプ１６２の反転入力は、
自身の出力端に接続されており、オペアンプ１６２の非
反転入力端は、抵抗１６１を介してダイオード１６４、
コンデンサ１６３からなる平滑回路に接続されている。
また、オペアンプ１６２の出力端は抵抗１６１を介して
制御部に接続され、モニター値（Ｍｏｎ）を出力する。

【００５３】スイッチング回路１０２は、トランジスタ
１５２，１５３と、複数の抵抗１５１を有し、スイッチ
ング回路１０３は、トランジスタ１５４，１５５，１５
６と複数の抵抗１５１を有する。スイッチング回路１０
２のトランジスタ１５３と、スイッチング回路１０３の
トランジスタ１５６はトランス１０１の１次巻線に接続
され、それぞれのベースはＭＣＵ２００からのＰＷＭ信
号をトランジスタおよび抵抗を介して入力する。

【００５４】スイッチング回路１０２、１０３に入力さ
れるパルスの構成と、これらのパルスに基づいて形成さ
れる出力波形の例を図３に示す。

【００５５】図３（ａ）がＰＷＭ１およびＰＷＭ２信号
により形成される出力波形の例である。出力波形の上段
ラインと下段ラインとの差分がＶｐ−ｐ、波形の上段領
域と下段領域との比率がデューティ、波形の間隔が周波
数を定義する要素に対応する。

【００５６】スイッチング回路１０２には、図３（ｂ）
のＰＷＭ１信号が入力され、スイッチング回路１０３に
は、図３（ｃ）のＰＷＭ２信号が入力される。ここで
（ｂ）ＰＷＭ１は、（ａ）出力波形の立上がり部分を決
定する信号であり、一方、（ｃ）ＰＷＭ２は、（ａ）出
力波形の立下がり部分を決定する信号である。

【００５７】すなわち、ＰＷＭ１によるトランス１０１
の１次側ＬＣ共振により、２次側コンデンサ１１０（図
２参照）へ充電し、ＰＷＭ２にて放電する。この繰り返
しにより、図３（ａ）の出力波形が生成される。従っ
て、ＰＷＭ１、ＰＷＭ２の各パルス信号自体のデューテ
ィ値は、同値であることが必要であり、デューティ書き
替えの処理は、ＰＷＭ１、ＰＷＭ２同時に実行すること
が必要となる。

【００５８】このように、出力波形の立上がり部分を決
定する信号としてのＰＷＭ１、出力波形の立下がり部分
を決定する信号としてのＰＷＭ２により、図３（ａ）に
示すような出力波形が出力される。図１に示すマシンコ
ントロールユニット２００のＣＰＵ２０１は、このよう
に異なる波形生成処理制御を実行する複数のパルス幅変
調信号（ＰＷＭ１，ＰＷＭ２）を、出力検出回路１０４
の検出値に応じて生成する制御手段として機能する。

【００５９】図３から理解されるように、（ｂ）ＰＷＭ
１、（ｃ）ＰＷＭ２の周波数により、（ａ）出力波形の
周波数が決定される。また、（ｂ）ＰＷＭ１に対する
（ｃ）ＰＷＭ２の遅延により、（ａ）出力波形のデュー
テイが決定される。さらに、（ｂ）ＰＷＭ１、（ｃ）Ｐ
ＷＭ２のデューティ値により、（ａ）出力波形のＶｐ−
ｐが決定される。

【００６０】このように、ＰＷＭ１、ＰＷＭ２の２つの
パルス信号に基づいて、スイッチング回路１０２，１０
３を制御して、例えばＶｐ−ｐ（peak to peak）、周
波数、デューテイ（Duty）値を制御した出力ＡＣ波形を
生成し、フィードバック制御を行なう。なお、スイッチ
ング回路１０２，１０３に入力するためのＰＷＭ信号の
生成は、例えば水晶発振器による基本クロックに基づい
て実行される。

【００６１】（ＰＷＭ信号制御実施例１）次に、本発明
に係るＰＷＭ信号の出力制御回路構成の実施例１につい
て、図４および図５を参照して説明する。ＰＷＭ信号制
御実施例１は、演算処理回路によって構成される出力制
御回路を用いてＰＷＭ信号の出力制御を行なう構成であ
る。

【００６２】図４に示す電源装置構成は、図１乃至図３
を参照して説明したと同様の複数のパルス幅変調信号
（ＰＷＭ信号）、すなわち第1ＰＷＭ信号（ＰＷＭ１
ｂ）と、第２ＰＷＭ信号（ＰＷＭ２ｂ）を、高圧電源
（ＨＶＰＳ：High Voltage Power Supply）３３０の２
つのスイッチング回路に供給する構成を持つ電源装置で
ある。すなわち、第1スイッチング回路３３１、第２ス
イッチング回路３３２に図３（ｂ），（ｃ）に示すＰＷ
Ｍ信号をそれぞれ供給し、トランジスタ等によって構成
される２つのスイッチング回路３３１，３３２のオン／
オフ制御を実行して、図３（ａ）に示す矩形波を生成さ
せる構成を持つ。

【００６３】各スイッチング回路３３１、３３２に入力
されるＰＷＭ１ｂ、ＰＷＭ２ｂのデューティ値により、
出力波形のＶｐ−ｐ（図３参照）が設定され、ＰＷＭ１
ｂ、ＰＷＭ２ｂのディレイ（遅延時間）によって出力波
形のデューティが設定され、ＰＷＭ１ｂ、ＰＷＭ２ｂの
周波数によって出力波形の周波数が設定される。

【００６４】このように、昇圧回路（トランス）３３３
の一次側において入力電力のオンオフ制御を実行し、Ｖ
ｐ−ｐ（peak to peak）、周波数、デューテイ（Dut
y）等を制御した出力ＡＣ波形が生成されて、昇圧回路
（トランス）３３３の２次側（負荷側）に目標値に応じ
た出力が供給される。

【００６５】ＭＣＵ（マシンコントロールユニット）３
１０のＣＰＵ３４０は、出力検出部３３４からの検出値
と、出力目標値との比較に基づいて２つのパルス幅変調
信号としてのＰＷＭ１ａ，ＰＷＭ２ａを生成し、出力制
御回路を構成するＡＳＩＣ（Application Specific I
C）３２０に入力する。

【００６６】ＣＰＵ３４０から出力されＡＳＩＣ（Appl
ication Specific IC）３２０に入力されるパルス幅変
調信号：ＰＷＭ１ａ，ＰＷＭ２ａは、ＡＳＩＣ３２０か
ら出力され、高圧電源（ＨＶＰＳ）３３０の第1スイッ
チング回路３３１、第２スイッチング回路３３２に各々
入力されるパルス幅変調信号：ＰＷＭ１ｂ，ＰＷＭ２ｂ
に各々対応する信号である。

【００６７】ＣＰＵ３４０から出力されるパルス幅変調
信号：ＰＷＭ１ａ，ＰＷＭ２ａは、ＡＳＩＣ（Applicat
ion Specific IC）３２０により構成される出力制御回
路内の排他論理和（ＥＸ−ＯＲ）回路，３２１、排他
論理和（ＥＸ−ＯＲ）回路，３２３、アンド（ＡＮ
Ｄ）回路，３２２、アンド（ＡＮＤ）回路，３２４
を介した演算処理の後、高圧電源３３０の各スイッチン
グ回路３３１，３３２に対して出力される。

【００６８】アンド（ＡＮＤ）回路，３２２の出力
が、高圧電源（ＨＶＰＳ：High Voltage Power Suppl
y）３３０の第1スイッチング回路３３１への入力として
の第1のパルス幅変調信号：ＰＷＭ１ｂとなり、アンド
（ＡＮＤ）回路，３２４の出力が、高圧電源（ＨＶＰ
Ｓ）３３０の第２スイッチング回路３３２への入力とし
ての第２のパルス幅変調信号：ＰＷＭ２ｂとなる。

【００６９】排他論理和（ＥＸ−ＯＲ）回路３２１，３
２３、およびアンド（ＡＮＤ）回路３２２、３２４にお
ける信号処理について説明する。ＣＰＵ３４０から検出
値と目標値とに基づいて、出力矩形波のＶｐ−ｐ（peak
to peak）、周波数、デューテイ（Duty）等を制御可
能な出力タイミングおよび出力幅を有する２つのパルス
幅変調信号：ＰＷＭ１ａ，ＰＷＭ２ａは、各々が２つの
排他論理和（ＥＸ−ＯＲ）回路，３２１、排他論理和
（ＥＸ−ＯＲ）回路，３２３に入力される。

【００７０】排他論理和（ＥＸ−ＯＲ）回路，３２１
の出力は、ＣＰＵ３４０から出力されるパルス幅変調信
号：ＰＷＭ１ａとともに、アンド（ＡＮＤ）回路，３
２２に入力されて、アンド（ＡＮＤ）回路，３２２の
出力が、高圧電源（ＨＶＰＳ）３３０の第１スイッチン
グ回路３３１への入力としての第１のパルス幅変調信
号：ＰＷＭ１ｂとなる。

【００７１】一方、排他論理和（ＥＸ−ＯＲ）回路，
３２３の出力は、ＣＰＵ３４０から出力されるパルス幅
変調信号：ＰＷＭ２ａとともに、アンド（ＡＮＤ）回路
，３２４に入力されて、アンド（ＡＮＤ）回路，３
２４の出力が、高圧電源（ＨＶＰＳ）３３０の第２スイ
ッチング回路３３２への入力としての第２のパルス幅変
調信号：ＰＷＭ２ｂとなる。

【００７２】ＣＰＵ３４０からの入力信号としてのＰＷ
Ｍ１ａ，２ａ，および、高圧電源３３０の各スイッチン
グ回路３３１，３３２への出力信号としてのＰＷＭ１
ｂ，２ｂ、および、排他論理和（ＥＸ−ＯＲ）回路，
３２１、排他論理和（ＥＸ−ＯＲ）回路，３２３、ア
ンド（ＡＮＤ）回路，３２２、アンド（ＡＮＤ）回路
，３２４の出力信号の対応関係を図５に示す。

【００７３】ＣＰＵ３４０がノイズ等のエラーを発生し
ない限り、ＣＰＵ３４０からの入力信号としてのＰＷＭ
１ａ，２ａは、同時に駆動要求状態信号（Ｈｉｇｈ）と
なることはない。しかし、何らかのエラーが発生した場
合も想定し、ＣＰＵ３４０からの入力信号としてのＰＷ
Ｍ１ａ，２ａの全ての組み合わせ、すなわち、 （１）ＰＷＭ１ａ＝Ｈｉｇｈ，ＰＷＭ２ａ＝Ｈｉｇｈ （２）ＰＷＭ１ａ＝Ｈｉｇｈ，ＰＷＭ２ａ＝Ｌｏｗ （３）ＰＷＭ１ａ＝Ｌｏｗ，ＰＷＭ２ａ＝Ｈｉｇｈ （４）ＰＷＭ１ａ＝Ｌｏｗ，ＰＷＭ２ａ＝Ｌｏｗ 上記４態様における各信号の状態を図５に示している。

【００７４】高圧電源（ＨＶＰＳ）への出力側の信号、
ＰＷＭ１ｂ、ＰＷＭ２ｂが同時にオン（ＯＮ）となった
場合、高圧電源側のスイッチング回路での電流に異常が
発生する。例えばプッシュプル回路に貫通電流が流れる
などの異常が発生して、回路が破損してしまう可能性が
ある。図４に示す回路構成は、このようなＰＷＭ１ｂ、
ＰＷＭ２ｂが同時にオン（ＯＮ）となる状況を防止する
ことが可能となる。

【００７５】ＣＰＵからの出力信号が、例えばＣＰＵの
エラーにより、図５（１）のケース、すなわち、ＰＷＭ
１ａ＝駆動要求状態信号（Ｈｉｇｈ），ＰＷＭ２ａ＝駆
動要求状態信号（Ｈｉｇｈ）となった場合、排他論理和
（ＥＸ−ＯＲ）回路，３２１、排他論理和（ＥＸ−Ｏ
Ｒ）回路，３２３の各出力がＬｏｗとなり、その結
果、アンド（ＡＮＤ）回路，３２２、アンド（ＡＮ
Ｄ）回路，３２４への入力は、ＨｉｇｈとＬｏｗの組
み合わせとなり、その結果、両アンド回路の出力、すな
わち、高圧電源への出力であるＰＷＭ１ｂ，ＰＷＭ２ｂ
は、両者ともＬｏｗとなる。従って、高圧電源の２つの
スイッチング回路に対して、２つのパルス幅変調信号が
同時に駆動要求を示すオン状態で出力されることはな
く、高圧電源側のスイッチング回路において異常電流が
流れることがない。

【００７６】（２）のケース、すなわち、ＰＷＭ１ａ＝
Ｈｉｇｈ，ＰＷＭ２ａ＝Ｌｏｗとなった場合は、排他論
理和（ＥＸ−ＯＲ）回路，３２１、排他論理和（ＥＸ
−ＯＲ）回路，３２３の各出力がＨｉｇｈとなり、そ
の結果、アンド（ＡＮＤ）回路，３２２の出力はＨｉ
ｇｈ、アンド（ＡＮＤ）回路，３２４の出力はＬｏ
ｗ、すなわち、高圧電源への出力であるＰＷＭ１ｂはＨ
ｉｇｈ，ＰＷＭ２ｂはＬｏｗとなる。従って、高圧電源
に対しては、ＣＰＵからの出力としてのＰＷＭ１ａ＝Ｈ
ｉｇｈ，ＰＷＭ２ａ＝Ｌｏｗ状態と同様の、出力信号Ｐ
ＷＭ１ｂ＝Ｈｉｇｈ，ＰＷＭ２ｂ＝Ｌｏｗ状態が正確に
入力され、正確な制御が実行される。

【００７７】（３）のケース、すなわち、ＰＷＭ１ａ＝
Ｌｏｗ，ＰＷＭ２ａ＝Ｈｉｇｈとなった場合は、排他論
理和（ＥＸ−ＯＲ）回路，３２１、排他論理和（ＥＸ
−ＯＲ）回路，３２３の各出力がＨｉｇｈとなり、そ
の結果、アンド（ＡＮＤ）回路，３２２の出力はＬｏ
ｗ、アンド（ＡＮＤ）回路，３２４の出力はＨｉｇ
ｈ、すなわち、高圧電源への出力であるＰＷＭ１ｂはＬ
ｏｗ，ＰＷＭ２ｂはＨｉｇｈとなる。従って、高圧電源
に対しては、ＣＰＵからの出力としてのＰＷＭ１ａ＝Ｌ
ｏｗ，ＰＷＭ２ａ＝Ｈｉｇｈ状態と同様の、出力信号Ｐ
ＷＭ１ｂ＝Ｌｏｗ，ＰＷＭ２ｂ＝Ｈｉｇｈ状態が正確に
入力され、正確な制御が実行される。

【００７８】（４）のケース、すなわち、ＰＷＭ１ａ＝
Ｌｏｗ，ＰＷＭ２ａ＝Ｌｏｗとなった場合は、排他論理
和（ＥＸ−ＯＲ）回路，３２１、排他論理和（ＥＸ−
ＯＲ）回路，３２３の各出力がＬｏｗとなり、その結
果、アンド（ＡＮＤ）回路，３２２の出力はＬｏｗ、
アンド（ＡＮＤ）回路，３２４の出力もＬｏｗ、すな
わち、高圧電源への出力であるＰＷＭ１ｂ、ＰＷＭ２ｂ
ともＬｏｗとなる。従って、高圧電源に対しては、ＣＰ
Ｕからの出力としてのＰＷＭ１ａ＝Ｌｏｗ，ＰＷＭ２ａ
＝Ｌｏｗ状態と同様の、出力信号ＰＷＭ１ｂ＝Ｌｏｗ，
ＰＷＭ２ｂ＝Ｌｏｗ状態が正確に入力され、正確な制御
が実行される。

【００７９】このように、ＣＰＵからの正常な出力状態
として、発生し得る３状態、すなわち、 （２）ＰＷＭ１ａ＝Ｈｉｇｈ，ＰＷＭ２ａ＝Ｌｏｗ （３）ＰＷＭ１ａ＝Ｌｏｗ，ＰＷＭ２ａ＝Ｈｉｇｈ （４）ＰＷＭ１ａ＝Ｌｏｗ，ＰＷＭ２ａ＝Ｌｏｗ の状態では、高圧電源の各スイッチング回路に対する出
力：ＰＷＭ１ｂ，２ｂをＣＰＵからの正常な出力状態：
ＰＷＭ１ａ，２ａとして正確に伝達する。

【００８０】また、ＣＰＵからの異常な出力状態とし
て、発生し得る下記状態、 （１）ＰＷＭ１ａ＝Ｈｉｇｈ，ＰＷＭ２ａ＝Ｈｉｇｈ の場合には、高圧電源の各スイッチング回路に対する出
力：ＰＷＭ１ｂ，２ｂをいずれもＬｏｗに制御して出力
することになり、高圧電源に対して、２つのパルス幅変
調信号が同時にオン状態で出力されることはない。この
ように、本実施例における出力制御回路として構成され
る演算処理回路は、制御手段（ＣＰＵ２０１）から入力
される複数のパルス幅変調信号が駆動要求を示す信号値
状態（Ｈｉｇｈ）である場合に、駆動要求を解除した信
号値状態（Ｌｏｗ）に変更して出力する構成を持つ。

【００８１】高圧電源に対する出力信号：ＰＷＭ１ｂが
駆動要求状態信号（Ｈｉｇｈ）の信号としてスイッチン
グ回路に出力されるのは、ＣＰＵからの信号：ＰＷＭ２
ａがＬｏｗの時のみであり、また、。高圧電源に対する
出力信号：ＰＷＭ２ｂが駆動要求状態信号（Ｈｉｇｈ）
の信号としてスイッチング回路に出力されるのは、ＣＰ
Ｕからの信号：ＰＷＭ１ａがＬｏｗの時のみとなる。従
って、ＣＰＵ等に異常が発生し、タイミング制御が不安
定となった場合でも、高圧電源側のスイッチング回路に
おいて異常電流が流れることがなく、スイッチング回路
および高圧電源の損壊発生を防止することが可能とな
る。

【００８２】また、本構成は、ハードウェアによって出
力としての複数のＰＷＭ信号を制御する構成であり、ソ
フトウェア依存の異常検出、対応処理と異なり、外乱、
ノイズによる動作の不安定さを招くことがなく、確実な
異常信号入力防止が達成される。

【００８３】なお、図４に示す排他論理和（ＥＸ−Ｏ
Ｒ）回路３２１，３２３、およびアンド（ＡＮＤ）回路
３２２、３２４から構成される出力制御回路は、上述し
た例では、ＭＣＵ（マシンコントロールユニット）３１
０内に設けた構成として説明したが、この出力制御回路
は、ＭＣＵ（マシンコントロールユニット）３１０の外
部、例えば高圧電源（ＨＶＰＳ）３３０側に設けてもよ
く、あるいは、ＭＣＵ（マシンコントロールユニット）
３１０と、高圧電源（ＨＶＰＳ）３３０の接続回路とし
て構成してもよい。

【００８４】（ＰＷＭ信号制御実施例２）次に、本発明
に係るＰＷＭ信号の出力制御回路構成の実施例２につい
て、図６を参照して説明する。

【００８５】本実施例は、制御手段（ＣＰＵ）から入力
される複数のスイッチング手段各々に対する入力パルス
幅変調信号の両信号とも入力対象の各々のスイッチング
手段の駆動要求を示す信号値状態である場合、いずれか
一方のスイッチング手段に対する駆動用信号の入力を遮
断する遮断回路を出力制御手段として有する構成であ
る。遮断回路は、一方のスイッチング手段の駆動要求を
示す入力パルス幅変調信号値状態に応じて、他方のスイ
ッチング手段に対する駆動用信号としてのパルス幅変調
信号の入力の遮断動作を行なう回路構成を持つ。

【００８６】図６の回路は、先に図２を参照して説明し
た高圧電源回路構成に対して、ＰＷＭ１信号が駆動要求
状態信号（Ｈｉｇｈ）の場合に、ＰＷＭ２信号がエラー
等により、駆動要求状態信号（Ｈｉｇｈ）となった場合
でも、駆動要求状態信号（Ｈｉｇｈ）となったＰＷＭ２
信号がスイッチング手段，５０３に伝達しないよう
に、ＰＷＭ１信号が駆動要求状態信号（Ｈｉｇｈ）の場
合に動作する遮断手段，５９１を設け、また、ＰＷＭ
２信号が駆動要求状態信号（Ｈｉｇｈ）の場合に、ＰＷ
Ｍ１信号がエラー等により、駆動要求状態信号（Ｈｉｇ
ｈ）となった場合でも、駆動要求状態信号（Ｈｉｇｈ）
となったＰＷＭ１信号がスイッチング手段，５０２に
伝達しないように、ＰＷＭ２信号が駆動要求状態信号
（Ｈｉｇｈ）の場合に動作する遮断手段，５８１を設
けた構成である。

【００８７】本構成により、ＰＷＭ１信号、ＰＷＭ２信
号を出力するＣＰＵ等に異常が発生し、ｐｗｍ信号出力
のタイミング制御が不安定となった場合でも、高圧電源
側のスイッチング手段への異常信号の入力が防止され、
負荷ダメージ、高圧電源破損を未然に防ぐことが可能と
なる。

【００８８】図６の回路構成について説明する。図６に
示すようにスイッチング手段，５０２、スイッチング
手段，５０３は、トランス５０１の一次側の一方のラ
インに接続される。トランス５０１の一次側の他方のラ
インは、トランス５０１入力電源（１／２Ｖｃｃ）に接
続される。トランス５０１の二次側にはコンデンサ５１
０、抵抗５７１が接続され、負荷に対する出力Ｖｏｕｔ
を出力する。スイッチング手段，５０２、スイッチン
グ手段，５０３には低圧安定化電源から供給されるＶ
ｃｃ、例えば＋２４ＶＤＣが供給される。トランス５０
１の２次側からは、負荷に高圧出力Ｖｏｕｔが供給され
る。

【００８９】２つのスイッチング手段，５０２、スイ
ッチング手段，５０３には、ＭＣＵ（図示せず）から
のパルス信号ＰＷＭ１、ＰＷＭ２がそれぞれ入力され
る。ＭＣＵでは、出力検出手段５０４からの検出値（Ｍ
ｏｎ）と、目標値または基準値と比較して、その比較結
果に基づいて２つのパルスＰＷＭ１、ＰＷＭ２を生成し
てそれぞれスイッチング手段，５０２、スイッチング
手段，５０３に出力する。なお、出力検出手段５０４
では、高圧出力を検出し、検知した高圧出力をＭＣＵの
ＣＰＵにおいて検知可能な０〜５Ｖになるよう、分圧、
整流する処理を行なっている。

【００９０】スイッチング手段，５０２、スイッチン
グ手段，５０３ではＭＣＵから入力されるＰＷＭ１、
ＰＷＭ２に従って、トランジスタ等によって構成される
スイッチング手段のオン／オフが制御され、所定形状の
出力波形（矩形波）を生成する。スイッチング手段，
５０２、スイッチング手段，５０３に入力されるＰＷ
Ｍ１．ＰＷＭ２のデューティ値により、出力波形のＶｐ
−ｐが設定され、ＰＷＭ１、ＰＷＭ２のディレイ（遅延
時間）によって出力波形のデューティが設定され、ＰＷ
Ｍ１、ＰＷＭ２の周波数によって出力波形の周波数が設
定される。

【００９１】出力検出手段５０４には、オペアンプ５６
２が備えられており、オペアンプ５６２の反転入力は、
自身の出力端に接続されており、オペアンプ５６２の非
反転入力端は、抵抗５６１を介してダイオード５６４、
コンデンサ５６３からなる平滑回路に接続されている。
また、オペアンプ５６２の出力端は抵抗５６１を介して
制御部に接続され、モニター値（Ｍｏｎ）を出力する。

【００９２】スイッチング手段，５０２は、トランジ
スタ５５２，５５３と、複数の抵抗５５１を有し、スイ
ッチング手段，５０３は、トランジスタ５５４，５５
５，５５６と複数の抵抗５５１を有する。スイッチング
手段，５０２のトランジスタ５５３と、スイッチング
手段，５０３のトランジスタ５５６はトランス５０１
の１次巻線に接続され、それぞれのベースはＭＣＵから
のＰＷＭ信号をトランジスタおよび抵抗を介して入力す
る。

【００９３】スイッチング手段，５０２、スイッチン
グ手段，５０３に入力されるパルスの構成と、これら
のパルスに基づいて形成される出力波形は、先に図３を
参照して説明した通りであり、図３（ａ）がＰＷＭ１お
よびＰＷＭ２信号により形成される出力波形の例であ
る。出力波形の上段ラインと下段ラインとの差分がＶｐ
−ｐ、波形の上段領域と下段領域との比率がデューテ
ィ、波形の間隔が周波数を定義する要素に対応する。

【００９４】スイッチング手段，５０２には、図３
（ｂ）のＰＷＭ１信号が入力され、スイッチング手段
，５０３には、図３（ｃ）のＰＷＭ２信号が入力され
る。ここで（ｂ）ＰＷＭ１は、（ａ）出力波形の立上が
り部分を決定する信号であり、一方、（ｃ）ＰＷＭ２
は、（ａ）出力波形の立下がり部分を決定する信号であ
る。

【００９５】すなわち、ＰＷＭ１によるトランス５０１
の１次側ＬＣ共振により、２次側コンデンサ５１０へ充
電し、ＰＷＭ２にて放電する。この繰り返しにより、図
３（ａ）の出力波形が生成される。このように、出力波
形の立上がり部分を決定する信号としてのＰＷＭ１、出
力波形の立下がり部分を決定する信号としてのＰＷＭ２
により、図３（ａ）に示すような出力波形が出力され
る。

【００９６】図６の回路には、ＰＷＭ１信号が駆動要求
状態信号（Ｈｉｇｈ）の場合に、ＰＷＭ２信号がエラー
等により、駆動要求状態信号（Ｈｉｇｈ）となった場合
でも、駆動要求状態信号（Ｈｉｇｈ）となったＰＷＭ２
信号をスイッチング手段，５０３に伝達させないため
に、ＰＷＭ１信号が駆動要求状態信号（Ｈｉｇｈ）の場
合に動作する遮断手段，５９１が設けられている。ま
た、ＰＷＭ２信号が駆動要求状態信号（Ｈｉｇｈ）の場
合に、ＰＷＭ１信号がエラー等により、駆動要求状態信
号（Ｈｉｇｈ）となった場合でも、駆動要求状態信号
（Ｈｉｇｈ）となったＰＷＭ１信号がスイッチング手段
，５０２に伝達しないように、ＰＷＭ２信号が駆動要
求状態信号（Ｈｉｇｈ）の場合に動作する遮断手段，
５８１を設けられている。

【００９７】遮断手段，５８１は、トランジスタ５８
２、抵抗５８３，５８４によって構成され、遮断手段
，５９１は、トランジスタ５９２、抵抗５９３，５９
４によって構成されている。遮断手段，５８１のトラ
ンジスタ５８２のベースは、ＰＷＭ２信号ラインに接続
され、コレクタがＰＷＭ１信号ラインに接続され、エミ
ッタが接地された構成を持つ。遮断手段，５８１のト
ランジスタ５８２は、ＰＷＭ２がＨｉｇｈとなることで
動作する。遮断手段，５９１のトランジスタ５９２の
ベースは、ＰＷＭ１信号ラインに接続され、コレクタが
ＰＷＭ２信号ラインに接続され、エミッタが接地された
構成を持つ。遮断手段，５９１のトランジスタ５９２
は、ＰＷＭ１がＨｉｇｈとなることで動作する。

【００９８】ＰＷＭ１信号がＨｉｇｈである場合、遮断
手段，５９１のトランジスタ５９２のベースにＨｉｇ
ｈ信号が伝達されトランジスタ５９２はオン状態とな
る。この時、ＭＣＵ側のＣＰＵエラーによりＰＷＭ２信
号がＨｉｇｈになってしまった場合、ＰＷＭ２信号のＨ
ｉｇｈに相当する電流は、オン状態にあるトランジスタ
５９２を介して放電され、スイッチング手段，５０３
に伝達されることがない。

【００９９】また、ＰＷＭ２信号がＨｉｇｈである場
合、遮断手段，５８１のトランジスタ５８２のベース
にＨｉｇｈ信号が伝達されトランジスタ５８２はオン状
態となる。この時、ＭＣＵ側のＣＰＵエラーによりＰＷ
Ｍ１信号がＨｉｇｈになってしまった場合、ＰＷＭ１信
号のＨｉｇｈ状態によって生じた電流は、オン状態にあ
るトランジスタ５８２を介して放電され、スイッチング
手段，５０２に伝達されることがない。

【０１００】このように、ＰＷＭ１、ＰＷＭ２がＣＰＵ
エラー等により、同時に駆動要求状態信号（Ｈｉｇｈ）
となった場合であっても、スイッチング手段，５０
２、スイッチング手段，５０３に対して、同時に駆動
要求状態信号（Ｈｉｇｈ）信号が入力されることが防止
さる。従って、異常信号の高圧電源側のスイッチング手
段への入力が防止され、負荷ダメージ、高圧電源破損を
未然に防ぐことが可能となる。

【０１０１】また、本構成は、ハードウェアによって出
力としての複数のＰＷＭ信号を制御する構成であり、ソ
フトウェア依存の異常検出、対応処理と異なり、外乱、
ノイズによる動作の不安定さを招くことがなく、確実な
異常信号入力防止が達成される。

【０１０２】なお、図６に示す遮断手段，５８１、遮
断手段，５９１は、上述した例では、高圧電源（ＨＶ
ＰＳ）内に設けた構成例として説明したが、これらの遮
断手段は、ＭＣＵ（マシンコントロールユニット）内、
あるいは、ＭＣＵ（マシンコントロールユニット）と、
高圧電源（ＨＶＰＳ）の接続回路内に構成してもよい。

【０１０３】（ＰＷＭ信号制御実施例３）次に、本発明
に係るＰＷＭ信号の出力制御回路構成の実施例３につい
て、図７を参照して説明する。

【０１０４】本実施例は、制御手段（ＣＰＵ）から入力
される複数のスイッチング手段各々に対する入力パルス
幅変調信号の両信号とも入力対象の各々のスイッチング
手段の駆動要求を示す信号値状態である場合、いずれか
一方のスイッチング手段に対する駆動用信号の入力を遮
断する遮断回路を出力制御手段として有する構成であ
る。遮断回路は、一方のスイッチング手段の駆動要求を
示す入力パルス幅変調信号値状態に応じて、他方のスイ
ッチング手段に対する駆動用信号としての基準信号の入
力の遮断動作を行なう回路構成を持つ。

【０１０５】図７の回路は、スイッチング手段，６０
２、スイッチング手段，６０３の各々に基準電圧お
よび基準電圧（例えば５Ｖ）を入力する構成を有す
る。ＣＰＵから入力するＰＷＭ１信号、ＰＷＭ２信号の
入力に応じて、基準電圧によりスイッチング手段，６
０２、スイッチング手段，６０３のスイッチング動作
をより確実に実行する構成としたものである。

【０１０６】基準電圧入力型の高圧電源構成において、
図７に示す回路構成では、ＰＷＭ１信号が駆動要求状態
信号（Ｈｉｇｈ）の場合に、ＰＷＭ２信号がエラー等に
より、駆動要求状態信号（Ｈｉｇｈ）となった場合で
も、スイッチング手段，６０３が動作しないように、
スイッチング手段，６０３に対する基準電圧（５
Ｖ）の入力を、ＰＷＭ１信号がＨｉｇｈの場合に動作す
る遮断手段，６９１により遮断する構成としている。

【０１０７】また、ＰＷＭ２信号が駆動要求状態信号
（Ｈｉｇｈ）の場合に、ＰＷＭ１信号がエラー等によ
り、駆動要求状態信号（Ｈｉｇｈ）となった場合でも、
スイッチング手段，６０２が動作しないように、スイ
ッチング手段，６０２に対する基準電圧（５Ｖ）の
入力を、ＰＷＭ２信号がＨｉｇｈの場合に動作する遮断
手段，６８１により遮断する構成を持つ。

【０１０８】従って、ＰＷＭ１信号、ＰＷＭ２信号を出
力するＣＰＵ等に異常が発生し、各ＰＷＭ信号出力タイ
ミング制御が不安定となった場合でも、異常信号の高圧
電源側のスイッチング手段への入力が防止され、負荷ダ
メージ、高圧電源破損を未然に防ぐことが可能となる。

【０１０９】図７の回路構成について説明する。図７に
示すようにスイッチング手段，６０２、スイッチング
手段，６０３は、トランス６０１の一次側の一方のラ
インに接続される。トランス６０１の一次側の他方のラ
インは、トランス６０１入力電源（１／２Ｖｃｃ）に接
続される。トランス６０１の二次側にはコンデンサ６１
０、抵抗６７１が接続され、負荷に対する出力Ｖｏｕｔ
を出力する。スイッチング手段，６０２、スイッチン
グ手段，６０３には低圧安定化電源から供給されるＶ
ｃｃ、例えば＋２４ＶＤＣが供給される。トランス６０
１の２次側からは、負荷に高圧出力Ｖｏｕｔが供給され
る。

【０１１０】２つのスイッチング手段，６０２、スイ
ッチング手段，６０３には、ＭＣＵ（図示せず）から
のパルス信号ＰＷＭ１、ＰＷＭ２がそれぞれ入力され
る。ＭＣＵでは、出力検出手段６０４からの検出値（Ｍ
ｏｎ）と、目標値または基準値と比較して、その比較結
果に基づいて２つのパルスＰＷＭ１、ＰＷＭ２を生成し
てそれぞれスイッチング手段，６０２、スイッチング
手段，６０３に出力する。なお、出力検出手段６０４
では、高圧出力を検出し、検知した高圧出力をＭＣＵの
ＣＰＵにおいて検知可能な０〜５Ｖになるよう、分圧、
整流する処理を行なっている。

【０１１１】スイッチング手段，６０２、スイッチン
グ手段，６０３では、それぞれ基準電圧、の入力
部を持ち、ＭＣＵから入力されるＰＷＭ１、ＰＷＭ２に
従って、トランジスタ７２１，７６１の動作が制御さ
れ、さらにトランジスタ７１１，７５１の動作が制御さ
れ、その結果、スイッチング手段のトランス６０１接続
部のトランジスタ６５３，６５６のオン／オフが制御さ
れ、所定形状の出力波形（矩形波）を生成する。

【０１１２】スイッチング手段，６０２、スイッチン
グ手段，６０３に入力されるＰＷＭ１．ＰＷＭ２のデ
ューティ値により、出力波形のＶｐ−ｐが設定され、Ｐ
ＷＭ１、ＰＷＭ２のディレイ（遅延時間）によって出力
波形のデューティが設定され、ＰＷＭ１、ＰＷＭ２の周
波数によって出力波形の周波数が設定される。

【０１１３】出力検出手段６０４には、オペアンプ６６
２が備えられており、オペアンプ６６２の反転入力は、
自身の出力端に接続されており、オペアンプ６６２の非
反転入力端は、抵抗６６１を介してダイオード６６４、
コンデンサ６６３からなる平滑回路に接続されている。
また、オペアンプ６６２の出力端は抵抗６６１を介して
制御部に接続され、モニター値（Ｍｏｎ）を出力する。

【０１１４】スイッチング手段，６０２は、トランジ
スタ６５２，６５３，７１１，７２１と、複数の抵抗６
５１，７１２，７２２を有し、スイッチング手段，６
０３は、トランジスタ６５４，６５５，６５６，７５
１，７６１と複数の抵抗６５１，７５２，７６２を有す
る。スイッチング手段，６０２のトランジスタ６５３
と、スイッチング手段，６０３のトランジスタ６５６
はトランス６０１の１次巻線に接続され、それぞれのベ
ースは、各スイッチング手段にトランジスタおよび抵抗
を介して入力する基準電圧，が接続され、ＭＣＵか
らのＰＷＭ１信号またはＰＷＭ２信号に基づいて動作制
御がなされる。

【０１１５】スイッチング手段，６０２、スイッチン
グ手段，６０３に入力されるパルスの構成と、これら
のパルスに基づいて形成される出力波形は、先に図３を
参照して説明した通りであり、図３（ａ）がＰＷＭ１お
よびＰＷＭ２信号により形成される出力波形の例であ
る。出力波形の上段ラインと下段ラインとの差分がＶｐ
−ｐ、波形の上段領域と下段領域との比率がデューテ
ィ、波形の間隔が周波数を定義する要素に対応する。

【０１１６】スイッチング手段，６０２には、図３
（ｂ）のＰＷＭ１信号が入力され、スイッチング手段
，６０３には、図３（ｃ）のＰＷＭ２信号が入力され
る。ここで（ｂ）ＰＷＭ１は、（ａ）出力波形の立上が
り部分を決定する信号であり、一方、（ｃ）ＰＷＭ２
は、（ａ）出力波形の立下がり部分を決定する信号であ
る。

【０１１７】すなわち、ＰＷＭ１によるトランス６０１
の１次側ＬＣ共振により、２次側コンデンサ６１０へ充
電し、ＰＷＭ２にて放電する。この繰り返しにより、図
３（ａ）の出力波形が生成される。このように、出力波
形の立上がり部分を決定する信号としてのＰＷＭ１、出
力波形の立下がり部分を決定する信号としてのＰＷＭ２
により、図３（ａ）に示すような出力波形が出力され
る。

【０１１８】図７の回路には、ＰＷＭ１信号が駆動要求
状態信号（Ｈｉｇｈ）の場合に、ＰＷＭ２信号がエラー
等により、駆動要求状態信号（Ｈｉｇｈ）となった場合
でも、スイッチング手段，６０３が動作しないよう
に、スイッチング手段，６０３に対する基準電圧
（５Ｖ）の入力を、ＰＷＭ１信号がＨｉｇｈの場合に動
作する遮断手段，６９１が設けられている。また、Ｐ
ＷＭ２信号が駆動要求状態信号（Ｈｉｇｈ）の場合に、
ＰＷＭ１信号がエラー等により、駆動要求状態信号（Ｈ
ｉｇｈ）となった場合でも、スイッチング手段，６０
２が動作しないように、スイッチング手段，６０２に
対する基準電圧（５Ｖ）の入力を、ＰＷＭ２信号がＨ
ｉｇｈの場合に動作する遮断手段，６８１が設けられ
ている。

【０１１９】遮断手段，６８１は、トランジスタ６８
２、抵抗６８３，６８４によって構成され、遮断手段
，６９１は、トランジスタ６９２、抵抗６９３，６９
４によって構成されている。遮断手段，６８１のトラ
ンジスタ６８２のベースは、ＰＷＭ２信号ラインに接続
され、コレクタがスイッチング手段，６０２に対する
基準電圧（５Ｖ）入力ラインに接続され、エミッタが
接地さた構成を持つ。遮断手段，６８１のトランジス
タ６８２は、ＰＷＭ２がＨｉｇｈとなることで動作す
る。

【０１２０】遮断手段，６９１のトランジスタ６９２
のベースは、ＰＷＭ１信号ラインに接続され、コレクタ
がスイッチング手段，６０３に対する基準電圧（５
Ｖ）入力ラインに接続され、エミッタが接地された構成
を持つ。遮断手段，６９１のトランジスタ６９２は、
ＰＷＭ１がＨｉｇｈとなることで動作する。

【０１２１】ＰＷＭ１信号がＨｉｇｈである場合、遮断
手段，６９１のトランジスタ６９２にＨｉｇｈ信号が
伝達されトランジスタ６９２はオン状態となる。この
時、ＭＣＵ側のＣＰＵエラーによりＰＷＭ２信号がＨｉ
ｇｈになってしまった場合でも、スイッチング手段，
６０３に対する基準電圧（５Ｖ）は、遮断手段，６
９１のトランジスタ６９２内のオン状態にあるトランジ
スタ６９２を介して放電され、スイッチング手段，６
０３に伝達されることがなく、スイッチング手段，６
０３は動作しない。

【０１２２】また、ＰＷＭ２信号がＨｉｇｈである場
合、遮断手段，６８１のトランジスタ６８２にＨｉｇ
ｈ信号が伝達されトランジスタ６８２はオン状態とな
る。この時、ＭＣＵ側のＣＰＵエラーによりＰＷＭ１信
号がＨｉｇｈになってしまった場合でも、スイッチング
手段，６０２に対する基準電圧（５Ｖ）は、遮断手
段，６８１のトランジスタ６８２がオン状態にあるた
め、トランジスタ６８２を介して放電され、スイッチン
グ手段，６０２に伝達されることがなく、スイッチン
グ手段，６０２は動作しない。

【０１２３】このように、ＰＷＭ１、ＰＷＭ２がＣＰＵ
エラー等により、同時にＨｉｇｈとなった場合であって
も、スイッチング手段，６０２、スイッチング手段
，６０３に対する基準電圧入力が遮断されることにな
るため、スイッチング手段，６０２、スイッチング手
段，６０３に対して同時に信号が入力されることが防
止さる。従って、異常信号の高圧電源側のスイッチング
手段への入力が防止され、負荷ダメージ、高圧電源破損
を未然に防ぐことが可能となる。

【０１２４】また、本構成は、ハードウェアによって出
力としての複数のＰＷＭ信号を制御する構成であり、ソ
フトウェア依存の異常検出、対応処理と異なり、外乱、
ノイズによる動作の不安定さを招くことがなく、確実な
異常信号入力防止が達成される。

【０１２５】なお、図７に示す遮断手段，６８１、遮
断手段，６９１は、上述した例では、高圧電源（ＨＶ
ＰＳ）内に設けた構成例として説明したが、これらの遮
断手段は、ＭＣＵ（マシンコントロールユニット）内、
あるいは、ＭＣＵ（マシンコントロールユニット）と、
高圧電源（ＨＶＰＳ）の接続回路内に構成してもよい。

【０１２６】以上、特定の実施例を参照しながら、本発
明について詳解してきた。しかしながら、本発明の要旨
を逸脱しない範囲で当業者が該実施例の修正や代用を成
し得ることは自明である。すなわち、例示という形態で
本発明を開示してきたのであり、限定的に解釈されるべ
きではない。本発明の要旨を判断するためには、冒頭に
記載した特許請求の範囲の欄を参酌すべきである。

【０１２７】

【発明の効果】以上、説明したように本発明の電源装置
によれば、複数のパルス幅変調信号（ＰＷＭ信号）に基
づいて駆動するスイッチング回路を持つ電源装置におい
て、駆動信号となる複数のパルス幅変調信号（ＰＷＭ信
号）のスイッチング回路に対する入力エラーを確実に防
止する出力制御回路を構成したので、スイッチング回路
に対するＰＷＭ信号の入力エラーが発生せず、負荷ダメ
ージ、高圧電源破損を未然に防ぐことが可能となる。

【０１２８】また、本発明の電源装置によれば、複数の
パルス幅変調信号（ＰＷＭ信号）に基づいて駆動するス
イッチング回路を持つ電源装置において、スイッチング
回路の前段にハードウェアによって構成した出力制御回
路を設けた構成としたので、ソフトウェア依存の異常検
出、対応処理と異なり、外乱、ノイズによる動作の不安
定さを招くことがなく、スイッチング回路に対する異常
信号入力を確実に防止することができる。

【０１２９】また、本発明の電源装置によれば、マシン
コントロールユニットにおいて生成する複数のパルス幅
変調信号：ＰＷＭ１、ＰＷＭ２を演算処理回路によって
構成される出力制御回路に入力し、演算処理後に、スイ
ッチング回路に出力する構成とし、ＰＷＭ１、ＰＷＭ２
が同時に駆動要求状態（Ｈｉｇｈ）にあるとき、演算処
理回路において信号値を変更して非駆動要求信号値とし
てスイッチング手段に出力する構成としたので、スイッ
チング回路に対する異常信号入力を確実に防止し、安全
な制御が実現される。

【０１３０】また、本発明の電源装置によれば、複数の
パルス幅変調信号：ＰＷＭ１、ＰＷＭ２に基づいて駆動
する複数のスイッチング回路を持つ電源装置において、
各スイッチング回路の前段に、一方のスイッチング回路
に対する入力ＰＷＭ信号が駆動要求状態信号（Ｈｉｇ
ｈ）のときに、他方のスイッチング回路に対する入力Ｐ
ＷＭ信号が駆動要求状態信号（Ｈｉｇｈ）となった場合
でも、その入力を遮断する、ハードウェアによって構成
した遮断回路を設けたので、外乱、ノイズによる動作の
不安定さを招くことがなく、スイッチング回路に対する
異常信号入力を確実に防止することができる。

【図面の簡単な説明】

【図１】 本発明の電源装置の構成ブロック図である。

【図２】 電源装置の回路構成の詳細を示す図である。

【図３】 本発明の電源装置に適用されるスイッチング
回路に入力するＰＷＭ信号との出力波形の対応を説明す
る図である。

【図４】 本発明の電源装置における出力制御回路構成
例（実施例１）を示す図である。

【図５】 図４に示す出力制御回路構成例（実施例１）
における入出力信号、各演算手段の出力状態の対応を示
す図である。

【図６】 本発明の電源装置における出力制御回路構成
例（実施例２）を示す図である。

【図７】 本発明の電源装置における出力制御回路構成
例（実施例３）を示す図である。

【図８】 高圧電源を用いたカラー印刷装置の構成を示
す図である。

【図９】 矩形波の制御態様を説明する図である。

【図１０】 従来の電源装置の構成ブロック図である。

【図１１】 従来の電源装置におけるフィードバック制
御処理フローを示す図である。

【符号の説明】

１００ 高圧電源、１０１ トランス １０２，１０３ スイッチング回路 １０４ 出力検出回路、２００ マシンコントロールユ
ニット ２０１ ＣＰＵ、２０２ 出力制御回路 ２０３ Ａ／Ｄ変換器、２５０ 出力負荷 １１０ コンデンサ、１５１ 抵抗 １５２，１５３，１５４，１５５，１５６ トランジス
タ １６１抵抗、１６２ オペアンプ １６３ コンデンサ、１６４ ダイオード、 １７１
抵抗 ３１０ マシンコントロールユニット、３２０ ＡＳＩ
Ｃ ３２１，３２３ 排他論理和（ＥＸ−ＯＲ）回路 ３２２，３２４ アンド回路 ３３０ 高圧電源（ＨＶＰＳ） ３３１ 第1スイッチング回路、３３２ 第２スイッチ
ング回路 ３３３ 昇圧回路、３３４ 出力検出部、３４０ ＣＰ
Ｕ ５０１ トランス、５０２，５０３ スイッチング回路 ５０４ 出力検出回路、 ５１０ コンデンサ、５５１
抵抗 ５５２，５５３，５５４，５５５，５５６ トランジス
タ ５６１抵抗、５６２ オペアンプ ５６３ コンデンサ、５６４ ダイオード、 ５７１
抵抗 ５８１，５９１ 遮断手段、５８２，５９２ トランジ
スタ ５８３，５８４，５９３，５９４ 抵抗 ６０１ トランス、６０２，６０３ スイッチング回路 ６０４ 出力検出回路、 ６１０ コンデンサ、６５１
抵抗 ６５２，６５３，６５４，６５５，６５６ トランジス
タ ６６１抵抗、６６２ オペアンプ ６６３ コンデンサ、６６４ ダイオード、 ６７１
抵抗 ６８１，６９１ 遮断手段、６８２，６９２ トランジ
スタ ６８３，６８４，６９３，６９４ 抵抗 ７１１，７５１ トランジスタ、 ７１２，７３１，７５２，７７１ 抵抗 ８０１ 感光体、８０２ 帯電器、８０３ 現像器 ８０４ 一次転写器、８０５ 剥離器 ８０６ 二次転写器、８０７ 中間転写体 ８１０ 高圧電源、８１１ スイッチ回路 ８１２ トランス、８１３ ２次側回路 ８２０ マシンコントロールユニット、８２１ ＣＰＵ ８３０ 出力負荷、 ８５０ 高圧電源、８５１ スイッチ回路 ８５２ トランス、８５３ ２次側回路 ８６０ マシンコントロールユニット、８６１ ＣＰＵ ８７０ 出力負荷、

Claims (6)

【特許請求の範囲】
1. 【請求項１】入力電力が供給される一次巻線と、電力が
   出力される二次巻線とを持つトランスと、前記一次巻線
   に直列に接続され、パルス幅信号に基づいてスイッチン
   グをするスイッチング手段と、前記トランスの二次側出
   力を検出する検出手段とを有し、前記検出手段の検出値
   に基づいてフィードバック制御を行なう電源装置におい
   て、 前記検出手段の検出値を入力し、前記トランスの二次側
   出力波形生成制御に適用するパルス幅変調信号を生成す
   る制御手段であり、各々が異なる波形生成処理制御を実
   行する複数のパルス幅変調信号を、前記検出値に応じて
   生成する制御手段と、 前記制御手段の生成する複数のパルス幅変調信号を入力
   し、該複数のパルス幅変調信号各々の相対的な信号値状
   態に応じて、スイッチング手段に対する入力信号の変更
   処理または遮断処理を実行する回路構成を持つ出力制御
   手段と、 前記出力制御手段による出力制御処理のなされたパルス
   幅変調信号を入力し、該入力信号に基づくスイッチング
   動作により、前記トランスの二次側出力波形生成を実行
   する複数のスイッチング手段と、 を有することを特徴とする電源装置。
2. 【請求項２】前記スイッチング手段は、 第１のパルス幅変調信号を入力し、前記トランスの二次
   側出力波形の立上がりを制御する第１のスイッチング手
   段と、 第２のパルス幅変調信号を入力し、前記トランスの二次
   側出力波形の立下がりを制御する第２のスイッチング手
   段とによって構成され、 前記制御手段は、 前記第１のパルス幅変調信号（ＰＷＭ１）、および前記
   第２のパルス幅変調信号（ＰＷＭ２）の生成処理を実行
   する構成を有し、 前記出力制御手段は、 前記第１のパルス幅変調信号（ＰＷＭ１）、および前記
   第２のパルス幅変調信号（ＰＷＭ２）、両信号共に駆動
   要求を示す信号値状態で各スイッチング手段へ入力され
   ることを阻止する回路構成を有することを特徴とする請
   求項１に記載の電源装置。
3. 【請求項３】前記出力制御手段は、 前記制御手段の生成する複数のパルス幅変調信号を入力
   し、 該複数のパルス幅変調信号が駆動要求を示す信号値状態
   で前記制御手段から入力された場合に、駆動要求を解除
   した信号値状態に変更して出力する演算処理回路によっ
   て構成されたことを特徴とする請求項１または２に記載
   の電源装置。
4. 【請求項４】前記出力制御手段は、 前記制御手段から入力された複数のスイッチング手段各
   々に対する入力パルス幅変調信号の両信号とも入力対象
   の各々のスイッチング手段の駆動要求を示す信号値状態
   で前記制御手段から入力された場合、いずれか一方のス
   イッチング手段に対する駆動用信号の入力を遮断する遮
   断回路によって構成され、 前記遮断回路は、一方のスイッチング手段の駆動要求を
   示す入力パルス幅変調信号値状態に応じて、他方のスイ
   ッチング手段に対する駆動用信号の入力の遮断動作を行
   なう回路構成を持つことを特徴とする請求項１または２
   に記載の電源装置。
5. 【請求項５】前記遮断回路によって遮断される駆動用信
   号は、スイッチング手段に対して入力されるパルス幅変
   調信号、または基準信号のいずれかであることを特徴と
   する請求項４に記載の電源装置。
6. 【請求項６】前記制御手段は、 前記トランスの二次側出力波形のデューテイ値、周波
   数、およびＶｐ−ｐの変更処理のすべてを、前記複数の
   パルス幅変調信号の更新処理によって実行する構成を有
   することを特徴とする請求項１または２に記載の電源装
   置。