JP2002357989A - 画像形成装置 - Google Patents
画像形成装置Info
- Publication number
- JP2002357989A JP2002357989A JP2001163348A JP2001163348A JP2002357989A JP 2002357989 A JP2002357989 A JP 2002357989A JP 2001163348 A JP2001163348 A JP 2001163348A JP 2001163348 A JP2001163348 A JP 2001163348A JP 2002357989 A JP2002357989 A JP 2002357989A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- image forming
- voltage power
- forming apparatus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrostatic Charge, Transfer And Separation In Electrography (AREA)
- Control Or Security For Electrophotography (AREA)
- Fax Reproducing Arrangements (AREA)
- Developing For Electrophotography (AREA)
Abstract
(57)【要約】
【課題】 安価で、且つ出力画像品質の高い画像形成装
置を提供すること。 【解決手段】 高圧電源を有し、電子写真プロセスを用
いて可視画像を形成する画像形成装置において、高圧電
源の出力電圧を制御する高圧制御信号から、トランス駆
動クロック信号を生成するタイマ回路を有する。上記タ
イマ回路を設けることにより、ＣＰＵ（ＡＳＩＣ）から
トランス駆動クロック信号を出力する必要がなくなるた
め、ＣＰＵ（ＡＳＩＣ）のポート数を削減し安価な回路
構成とすることができる。さらに、ＣＰＵ（ＡＳＩＣ）
の高圧制御信号出力ポートが故障した場合、高圧出力を
止めることが可能である。
置を提供すること。 【解決手段】 高圧電源を有し、電子写真プロセスを用
いて可視画像を形成する画像形成装置において、高圧電
源の出力電圧を制御する高圧制御信号から、トランス駆
動クロック信号を生成するタイマ回路を有する。上記タ
イマ回路を設けることにより、ＣＰＵ（ＡＳＩＣ）から
トランス駆動クロック信号を出力する必要がなくなるた
め、ＣＰＵ（ＡＳＩＣ）のポート数を削減し安価な回路
構成とすることができる。さらに、ＣＰＵ（ＡＳＩＣ）
の高圧制御信号出力ポートが故障した場合、高圧出力を
止めることが可能である。
Description
【０００１】
【発明の属する技術分野】本発明は、電子写真方式を用
いて可視画像を形成する画像形成装置に関するものであ
る。
いて可視画像を形成する画像形成装置に関するものであ
る。
【０００２】
【従来の技術】図８に、従来の画像形成装置の一例であ
るカラーレーザビームプリンタの全体構成を示す。以
下、この図を用いてレーザビームプリンタの画像形成動
作を簡単に説明する。
るカラーレーザビームプリンタの全体構成を示す。以
下、この図を用いてレーザビームプリンタの画像形成動
作を簡単に説明する。
【０００３】図８において、１Ｙは感光ドラムであり矢
示の方向に所定の周速度（プロセススピード）をもって
回転駆動される。
示の方向に所定の周速度（プロセススピード）をもって
回転駆動される。
【０００４】上記感光ドラム１Ｙは回転過程において、
帯電器２Ｙによる所要極性・所要電位の一様な帯電処理
を受け、次いで目的の画像情報に対応して変調されたレ
ーザビーム３Ｙの照射を受ける。これにより、感光ドラ
ム１Ｙの周面には静電潜像が形成される。この静電潜像
は現像器４Ｙに現像されて可転写のトナー像として可視
化される。
帯電器２Ｙによる所要極性・所要電位の一様な帯電処理
を受け、次いで目的の画像情報に対応して変調されたレ
ーザビーム３Ｙの照射を受ける。これにより、感光ドラ
ム１Ｙの周面には静電潜像が形成される。この静電潜像
は現像器４Ｙに現像されて可転写のトナー像として可視
化される。
【０００５】５Ｙは接触転写手段としての転写ローラで
あり、感光ドラム１Ｙに所定の押圧力をもって接触して
いて、感光ドラム１Ｙとほぼ同じ周速度でドラムの回転
に従動する方向に回転する。
あり、感光ドラム１Ｙに所定の押圧力をもって接触して
いて、感光ドラム１Ｙとほぼ同じ周速度でドラムの回転
に従動する方向に回転する。
【０００６】感光ドラム１Ｙと転写ローラ５Ｙのニップ
部（以下、「転写部」とする）に対して、給紙部７から
転写材８が感光ドラム１Ｙの回転と同期どりされた所定
のタイミングをもって給送されて転写部を通ることで、
感光ドラム１Ｙ面側に形成担持されていたトナー像が転
写材８面側に順次転写されていく。転写ローラ５Ｙには
トナーの荷電極性とは逆極性の所要の高電圧（本例では
正の高電圧）が印加されており、感光ドラム１Ｙ面側の
トナー像が転写材８面側に静電転写される。
部（以下、「転写部」とする）に対して、給紙部７から
転写材８が感光ドラム１Ｙの回転と同期どりされた所定
のタイミングをもって給送されて転写部を通ることで、
感光ドラム１Ｙ面側に形成担持されていたトナー像が転
写材８面側に順次転写されていく。転写ローラ５Ｙには
トナーの荷電極性とは逆極性の所要の高電圧（本例では
正の高電圧）が印加されており、感光ドラム１Ｙ面側の
トナー像が転写材８面側に静電転写される。
【０００７】転写部を通った転写材８は感光ドラム１Ｙ
面から分離され、マゼンタステーション→シアンステー
ション→ブラックステーションの順に搬送される。各ス
テーションでは、転写材８に上記イエローステーション
と同様の画像形成が施される。よってブラックステーシ
ョン通過後、転写材８上には、イエロ一、マゼンタ、シ
アン、ブラック４色のトナー像が重畳転写されている。
面から分離され、マゼンタステーション→シアンステー
ション→ブラックステーションの順に搬送される。各ス
テーションでは、転写材８に上記イエローステーション
と同様の画像形成が施される。よってブラックステーシ
ョン通過後、転写材８上には、イエロ一、マゼンタ、シ
アン、ブラック４色のトナー像が重畳転写されている。
【０００８】この後、転写材８上のカラー画像は、定着
器９によって定着され、不図示の排紙部へと廃止され
る。
器９によって定着され、不図示の排紙部へと廃止され
る。
【０００９】さて、転写材８分離後の各感光ドラム（１
Ｙ、１Ｍ、１Ｃ、１Ｋ）は、クリーニングブレード（６
Ｙ、６Ｍ、６Ｃ、６Ｋ）で転写残りトナー等の付着汚染
物の除去を受けて清浄面化され、繰り返して画像形成に
供される。
Ｙ、１Ｍ、１Ｃ、１Ｋ）は、クリーニングブレード（６
Ｙ、６Ｍ、６Ｃ、６Ｋ）で転写残りトナー等の付着汚染
物の除去を受けて清浄面化され、繰り返して画像形成に
供される。
【００１０】図９に前記カラーレーザビームプリンタの
イエローステーションの詳細な構成を示す。以下ではこ
の図を用いて、１画像形成ステーションの電気的動作に
ついて詳細に説明する。
イエローステーションの詳細な構成を示す。以下ではこ
の図を用いて、１画像形成ステーションの電気的動作に
ついて詳細に説明する。
【００１１】１０Ｙは現像器４Ｙに対する高圧電源、１
１Ｙは帯電器２Ｙに対する高圧電源、１２Ｙは転写ロー
ラ５Ｙに対する高圧電源であり、それぞれ高圧制御部１
３から供給される制御信号（ＰＷＭ１０Ｙ、ＰＷＭ１１
Ｙ、ＰＷＭ１２Ｙ）、および駆動クロック信号（ＣＬＫ
１０Ｙ、ＣＬＫ１１Ｙ、ＣＬＫ１２Ｙ）の２種類の信号
によって制御されている。各高圧電源（１０Ｙ、１１
Ｙ、１２Ｙ）の構成および動作はほぼ同様であるから、
ここでは転写ローラ５Ｙに対する高圧電源１２Ｙについ
てのみ詳細を説明する。
１Ｙは帯電器２Ｙに対する高圧電源、１２Ｙは転写ロー
ラ５Ｙに対する高圧電源であり、それぞれ高圧制御部１
３から供給される制御信号（ＰＷＭ１０Ｙ、ＰＷＭ１１
Ｙ、ＰＷＭ１２Ｙ）、および駆動クロック信号（ＣＬＫ
１０Ｙ、ＣＬＫ１１Ｙ、ＣＬＫ１２Ｙ）の２種類の信号
によって制御されている。各高圧電源（１０Ｙ、１１
Ｙ、１２Ｙ）の構成および動作はほぼ同様であるから、
ここでは転写ローラ５Ｙに対する高圧電源１２Ｙについ
てのみ詳細を説明する。
【００１２】転写ローラ５Ｙに印加する高電圧はインバ
ータトランス１４Ｙより出力される。インバータトラン
ス１４Ｙは高圧制御部１３からの駆動クロック信号ＣＬ
Ｋ１２ＹによりＦＥＴ１５Ｙを介して駆動される。前記
駆動クロック信号ＣＬＫ１２Ｙはインバータトランス１
４Ｙの２次側で整流（ダイオード１６Ｙ、１７Ｙ、コン
デンサ１８Ｙ、１９Ｙ）されて転写ローラ５Ｙに印加さ
れる。この、転写高圧出力電圧（転写ローラ５Ｙに印加
される電圧）Ｖｔｙは、トランジスタ２０Ｙのエミッタ
電位に比例する。
ータトランス１４Ｙより出力される。インバータトラン
ス１４Ｙは高圧制御部１３からの駆動クロック信号ＣＬ
Ｋ１２ＹによりＦＥＴ１５Ｙを介して駆動される。前記
駆動クロック信号ＣＬＫ１２Ｙはインバータトランス１
４Ｙの２次側で整流（ダイオード１６Ｙ、１７Ｙ、コン
デンサ１８Ｙ、１９Ｙ）されて転写ローラ５Ｙに印加さ
れる。この、転写高圧出力電圧（転写ローラ５Ｙに印加
される電圧）Ｖｔｙは、トランジスタ２０Ｙのエミッタ
電位に比例する。
【００１３】ところで、レーザプリンタでは良好な出力
画像を得るため、周囲環境や耐久度合、転写材の種類に
よって、上記現像、帯電、転写高圧出力電圧を変化させ
るのが一般的である。高圧出力電圧を制御する方法に
は、Ｄ／Ａ変換を用いた方式（以下、「Ｄ／Ａ方式」と
略す）やＰＷＭ（パルス幅変調）を用いた方式（以下、
「ＰＷＭ方式」と略す）等が知られている。
画像を得るため、周囲環境や耐久度合、転写材の種類に
よって、上記現像、帯電、転写高圧出力電圧を変化させ
るのが一般的である。高圧出力電圧を制御する方法に
は、Ｄ／Ａ変換を用いた方式（以下、「Ｄ／Ａ方式」と
略す）やＰＷＭ（パルス幅変調）を用いた方式（以下、
「ＰＷＭ方式」と略す）等が知られている。
【００１４】本例では図９および図１０を用いて、ＰＷ
Ｍ方式について説明する。高圧制御部１３中のＣＰＵ２
１から、ボルテージフォロア回路２２Ｙを介してＬＰＦ
（ローパスフィルタ）２３ＹにＰＷＭ信号ＰＷＭ１２Ｙ
が供給される。ここでボルテージフォロア回路２２Ｙを
介した理由は、ＣＰＵ２１の出力ポートは出力電流量が
小さく、そのままＬＰＦ２３Ｙに入力するとＰＷＭ１２
Ｙ信号のＨレベル電圧が降下してしまうためである。
Ｍ方式について説明する。高圧制御部１３中のＣＰＵ２
１から、ボルテージフォロア回路２２Ｙを介してＬＰＦ
（ローパスフィルタ）２３ＹにＰＷＭ信号ＰＷＭ１２Ｙ
が供給される。ここでボルテージフォロア回路２２Ｙを
介した理由は、ＣＰＵ２１の出力ポートは出力電流量が
小さく、そのままＬＰＦ２３Ｙに入力するとＰＷＭ１２
Ｙ信号のＨレベル電圧が降下してしまうためである。
【００１５】ＰＷＭ１２Ｙは図１０に示すように、信号
のＤｕｔｙ比（１００ａ／Ｔ［％］）を設定することが
できる（本例では、ＰＷＭ基本周期Ｔは一定であるとす
る）。一般にＰＷＭ信号のＤｕｔｙ比は８ｂｉｔの分解
能を持ち、その設定値は１６進数を用いて‘００
（ｈ）’〜‘ＦＦ（ｈ）’というように表現される。例
えば設定値‘００（ｈ）’の場合、ＰＷＭ信号のＤｕｔ
ｙ比は０［％］（ａ＝０）であり、設定値‘ＦＦ
（ｈ）’の場合、ＰＷＭ信号のＤｕｔｙ比は１００
［％］（ａ＝Ｔ）となる。
のＤｕｔｙ比（１００ａ／Ｔ［％］）を設定することが
できる（本例では、ＰＷＭ基本周期Ｔは一定であるとす
る）。一般にＰＷＭ信号のＤｕｔｙ比は８ｂｉｔの分解
能を持ち、その設定値は１６進数を用いて‘００
（ｈ）’〜‘ＦＦ（ｈ）’というように表現される。例
えば設定値‘００（ｈ）’の場合、ＰＷＭ信号のＤｕｔ
ｙ比は０［％］（ａ＝０）であり、設定値‘ＦＦ
（ｈ）’の場合、ＰＷＭ信号のＤｕｔｙ比は１００
［％］（ａ＝Ｔ）となる。
【００１６】上記ＰＷＭ１２ＹをＬＰＦ２３Ｙに入力す
ると、ＬＰＦ２３Ｙからは、ＰＷＭ１２ＹのＤｕｔｙ比
に比例したアナログ電圧（基準電圧）Ｖｒｅｆが出力さ
れる。このＶｒｅｆは、以下の（式１）で表される。た
だし、ＶｃｃはＰＷＭ１２ＹのＨレベル出力電圧であ
る。
ると、ＬＰＦ２３Ｙからは、ＰＷＭ１２ＹのＤｕｔｙ比
に比例したアナログ電圧（基準電圧）Ｖｒｅｆが出力さ
れる。このＶｒｅｆは、以下の（式１）で表される。た
だし、ＶｃｃはＰＷＭ１２ＹのＨレベル出力電圧であ
る。
【００１７】 Ｖｒｅｆ＝（ａ／Ｔ）×Ｖｃｃ （式１） 「このＶｒｅｆは、オペアンプ２６Ｙの非反転入力端子
に供給される。オペアンプ２６Ｙの反転入力端子には前
記転写高圧出力電圧Ｖｔｙを分圧（抵抗２４Ｙ、２５
Ｙ）した電圧Ｖｆｅｅｄが供給される。
に供給される。オペアンプ２６Ｙの反転入力端子には前
記転写高圧出力電圧Ｖｔｙを分圧（抵抗２４Ｙ、２５
Ｙ）した電圧Ｖｆｅｅｄが供給される。
【００１８】よって、Ｖｒｅｆ＞Ｖｆｅｅｄの場合、オ
ペアンプ２３の出力電圧ひいてはトランジスタ２０Ｙの
エミッタ電位は上昇し、ＶｔｙおよびＶｆｅｅｄも上昇
する。逆にＶｒｅｆ＜Ｖｆｅｅｄの場合、オペアンプ２
６Ｙの出力電圧ひいてはトランジスタ２０Ｙのエミッタ
電位は減少し、ＶｔｙおよびＶｆｅｅｄも減少する。
ペアンプ２３の出力電圧ひいてはトランジスタ２０Ｙの
エミッタ電位は上昇し、ＶｔｙおよびＶｆｅｅｄも上昇
する。逆にＶｒｅｆ＜Ｖｆｅｅｄの場合、オペアンプ２
６Ｙの出力電圧ひいてはトランジスタ２０Ｙのエミッタ
電位は減少し、ＶｔｙおよびＶｆｅｅｄも減少する。
【００１９】即ち、ＰＷＭ１２ＹのＤｕｔｙ比を制御す
ることで、転写高圧出力電圧Ｖｔｙを制御することがで
きる。
ることで、転写高圧出力電圧Ｖｔｙを制御することがで
きる。
【００２０】
【発明が解決しようとする課題】しかしながら、このよ
うな従来の高圧電源制御方式には以下に述べるような欠
点がある。第一に回路が複雑かつ高価になってしまうと
いう欠点がある。
うな従来の高圧電源制御方式には以下に述べるような欠
点がある。第一に回路が複雑かつ高価になってしまうと
いう欠点がある。
【００２１】前記従来の制御方式では、１つの高圧電源
回路に出力電圧制御信号と駆動クロック信号の２つの信
号が必要となる。例えば、図８に示したカラーレーザプ
リンタでは、１画像形成ステーションにつき現像、帯
電、転写の３つの高圧電源があるから、これら高圧電源
に必要な信号は６つ。プリンタ全休（Ｙ、Ｍ、Ｃ、Ｋの
４ステーション分）では２４もの信号が必要となる。
（図１１参照）これらの信号は一般にＣＰＵやＡＳＩＣ
から出力するから、ＣＰＵ（ＡＳＩＣ）はポート数の多
い（パッケージの大きい）ものを使用しなければならな
い。一般にＣＰＵ（ＡＳＩＣ）の単価は、ポート数が多
い（パッケージが大きい）ほど高くなる。また信号線の
数も増えるため基板上のパターンが複雑となり、これも
コストアップを招く要因となる。
回路に出力電圧制御信号と駆動クロック信号の２つの信
号が必要となる。例えば、図８に示したカラーレーザプ
リンタでは、１画像形成ステーションにつき現像、帯
電、転写の３つの高圧電源があるから、これら高圧電源
に必要な信号は６つ。プリンタ全休（Ｙ、Ｍ、Ｃ、Ｋの
４ステーション分）では２４もの信号が必要となる。
（図１１参照）これらの信号は一般にＣＰＵやＡＳＩＣ
から出力するから、ＣＰＵ（ＡＳＩＣ）はポート数の多
い（パッケージの大きい）ものを使用しなければならな
い。一般にＣＰＵ（ＡＳＩＣ）の単価は、ポート数が多
い（パッケージが大きい）ほど高くなる。また信号線の
数も増えるため基板上のパターンが複雑となり、これも
コストアップを招く要因となる。
【００２２】第二に、ＣＰＵ（ＡＳＩＣ）の暴走やポー
ト故障により、転写ローラ汚れ、転写材の裏汚れや、定
着器への転写材の巻き等が起こり、それ以降の出力画像
品質が低下してしまうという欠点がある。
ト故障により、転写ローラ汚れ、転写材の裏汚れや、定
着器への転写材の巻き等が起こり、それ以降の出力画像
品質が低下してしまうという欠点がある。
【００２３】例えば、図９中のＣＰＵ２１のＰＷＭ１１
Ｙ信号出力ポートが何らかの原因で故障し、常にＨレベ
ル（Ｈレベル出力電圧Ｖｃｃ）を出力する状態になって
しまったとする。すると制御電圧Ｖｒｅｆ＝Ｖｃｃとな
り、帯電高圧電源１１Ｙは常に最大出力電圧を帯電器２
Ｙに印可し続ける。このように帯電の過程が正常に行わ
れないと、感光ドラム表面全体にトナーが現像される、
いわゆる「かぶり」が起こる。この「かぶり」は転写ロ
ーラ汚れ、転写材の裏汚れや、定着器への転写材の巻き
付き等を引き起こし、それ以降の出力画像品質を低下さ
せてしまう。
Ｙ信号出力ポートが何らかの原因で故障し、常にＨレベ
ル（Ｈレベル出力電圧Ｖｃｃ）を出力する状態になって
しまったとする。すると制御電圧Ｖｒｅｆ＝Ｖｃｃとな
り、帯電高圧電源１１Ｙは常に最大出力電圧を帯電器２
Ｙに印可し続ける。このように帯電の過程が正常に行わ
れないと、感光ドラム表面全体にトナーが現像される、
いわゆる「かぶり」が起こる。この「かぶり」は転写ロ
ーラ汚れ、転写材の裏汚れや、定着器への転写材の巻き
付き等を引き起こし、それ以降の出力画像品質を低下さ
せてしまう。
【００２４】また、上記のようなＣＰＵ（ＡＳＩＣ）の
暴走やポート故障を検出するため、ＣＰＵ（ＡＳＩＣ）
の外部に監視回路を設ける構成が考案されている。しか
しながら監視回路を設けることにより、やはり高価で複
雑な回路構成となってしまう。
暴走やポート故障を検出するため、ＣＰＵ（ＡＳＩＣ）
の外部に監視回路を設ける構成が考案されている。しか
しながら監視回路を設けることにより、やはり高価で複
雑な回路構成となってしまう。
【００２５】本発明は、これらの問題に鑑みてなされた
もので、その目的は、安価で、かつ出力画像品質の高い
画像形成装置を提供することである。
もので、その目的は、安価で、かつ出力画像品質の高い
画像形成装置を提供することである。
【００２６】
【課題を解決するための手段】上記課題を解決するた
め、本発明では、高圧電源を有し、電子写真プロセスを
用いて可視画像を形成する画像形成装置において、前記
高圧電源の出力電圧を制御するための制御信号を発生す
る制御信号発生手段、および前記制御信号から前記高圧
電源の駆動信号を生成する駆動信号生成手段を有するこ
とを特徴とする。
め、本発明では、高圧電源を有し、電子写真プロセスを
用いて可視画像を形成する画像形成装置において、前記
高圧電源の出力電圧を制御するための制御信号を発生す
る制御信号発生手段、および前記制御信号から前記高圧
電源の駆動信号を生成する駆動信号生成手段を有するこ
とを特徴とする。
【００２７】
【発明の実施の形態】以下、図面を参照して、本発明の
実施例を説明する。
実施例を説明する。
【００２８】（実施例１）図１は、本発明第一の実施例
を示したものである。なお、本発明第一の実施例を適用
した画像形成装置としてのカラーレーザプリンタの全体
構成、および画像形成動作の概要は、上記従来の技術と
同様であるため（図８参照のこと）、ここでは説明を省
略する。
を示したものである。なお、本発明第一の実施例を適用
した画像形成装置としてのカラーレーザプリンタの全体
構成、および画像形成動作の概要は、上記従来の技術と
同様であるため（図８参照のこと）、ここでは説明を省
略する。
【００２９】以下、図１を参照して、本実施例における
１画像形成ステーションの電気的動作について説明す
る。本実施例の特徴は、各高圧電源（１０Ｙ、１１Ｙ、
１２Ｙ）の出力電圧制御信号（ＰＷＭ１０Ｙ、ＰＷＭ１
１Ｙ、ＰＷＭ１２Ｙ）から駆動クロック信号（ＣＬＫ１
０Ｙ、ＣＬＫ１１Ｙ、ＣＬＫ１２Ｙ）を生成する、タイ
マ回路（現像タイマ回路Ｙ：３０Ｙ、帯電タイマ回路
Ｙ：３１Ｙ、転写タイマ回路Ｙ：３２Ｙ）を有すること
である。これらタイマ回路（３０Ｙ、３１Ｙ、３２Ｙ）
の構成および動作はほぼ同様であるから、ここでは転写
タイマ回路３２Ｙについてのみ詳細を説明する。また図
１において、前記タイマ回路（３０Ｙ、３１Ｙ、３２
Ｙ）以外の部分の動作は、前記従来の技術と同様である
ため（図９参照）、ここでは説明を省略する。
１画像形成ステーションの電気的動作について説明す
る。本実施例の特徴は、各高圧電源（１０Ｙ、１１Ｙ、
１２Ｙ）の出力電圧制御信号（ＰＷＭ１０Ｙ、ＰＷＭ１
１Ｙ、ＰＷＭ１２Ｙ）から駆動クロック信号（ＣＬＫ１
０Ｙ、ＣＬＫ１１Ｙ、ＣＬＫ１２Ｙ）を生成する、タイ
マ回路（現像タイマ回路Ｙ：３０Ｙ、帯電タイマ回路
Ｙ：３１Ｙ、転写タイマ回路Ｙ：３２Ｙ）を有すること
である。これらタイマ回路（３０Ｙ、３１Ｙ、３２Ｙ）
の構成および動作はほぼ同様であるから、ここでは転写
タイマ回路３２Ｙについてのみ詳細を説明する。また図
１において、前記タイマ回路（３０Ｙ、３１Ｙ、３２
Ｙ）以外の部分の動作は、前記従来の技術と同様である
ため（図９参照）、ここでは説明を省略する。
【００３０】高圧制御部１３中のＣＰＵ２１から、ボル
テージフォロア回路２２を介して、ＬＰＦ（ローパスフ
ィルタ）２３Ｙと転写タイマ回路３２ＹにＰＷＭ信号Ｐ
ＷＭ１２Ｙを供給する。ＰＷＭ１２ＹのＤｕｔｙ比は８
ｂｉｔの分解能を持ち、その設定値は１６進数を用いて
‘００（ｈ）’〜‘ＦＦ（ｈ）’というように表現され
ることは、前記従来の技術で説明した。本実施例では図
２に示すように、設定値‘００（ｈ）’〜‘ＦＦ
（ｈ）’のなかで、設定値‘ＦＦ（ｈ）’は使用せず、
設定値‘００（ｈ）’〜‘ＦＥ（ｈ）’の２５５の分解
能でＰＷＭ１２ＹのＤｕｔｙ比を設定する。即ち、ＰＷ
Ｍ１２Ｙが常時Ｈレベル（Ｄｕｔｙ比１００％）となる
ように設定することを禁止する。
テージフォロア回路２２を介して、ＬＰＦ（ローパスフ
ィルタ）２３Ｙと転写タイマ回路３２ＹにＰＷＭ信号Ｐ
ＷＭ１２Ｙを供給する。ＰＷＭ１２ＹのＤｕｔｙ比は８
ｂｉｔの分解能を持ち、その設定値は１６進数を用いて
‘００（ｈ）’〜‘ＦＦ（ｈ）’というように表現され
ることは、前記従来の技術で説明した。本実施例では図
２に示すように、設定値‘００（ｈ）’〜‘ＦＦ
（ｈ）’のなかで、設定値‘ＦＦ（ｈ）’は使用せず、
設定値‘００（ｈ）’〜‘ＦＥ（ｈ）’の２５５の分解
能でＰＷＭ１２ＹのＤｕｔｙ比を設定する。即ち、ＰＷ
Ｍ１２Ｙが常時Ｈレベル（Ｄｕｔｙ比１００％）となる
ように設定することを禁止する。
【００３１】次に、転写タイマ回路３２Ｙの動作につい
て説明する。本実施例では、モノステートブルマルチバ
イブレータ（以下、「ＭＭ」略す）３３Ｙを用いて前記
転写タイマ回路３２Ｙを構成した。
て説明する。本実施例では、モノステートブルマルチバ
イブレータ（以下、「ＭＭ」略す）３３Ｙを用いて前記
転写タイマ回路３２Ｙを構成した。
【００３２】ＭＭは、立ち下がりエッジでトリガする／
Ａ入力端子と、立ち上がりエッジでトリガするＢ入力端
子の２つの入力端子を持ち、その少なくとも１つの入力
端子からアクティブエッジが入力されると、外付け抵抗
Ｒｍと外付けコンデンサＣｍを用いて以下の（式２）で
示す時間ｔだけ出力端子ＱをＨレベルとする。
Ａ入力端子と、立ち上がりエッジでトリガするＢ入力端
子の２つの入力端子を持ち、その少なくとも１つの入力
端子からアクティブエッジが入力されると、外付け抵抗
Ｒｍと外付けコンデンサＣｍを用いて以下の（式２）で
示す時間ｔだけ出力端子ＱをＨレベルとする。
【００３３】 ｔ＝α・Ｒｍ・Ｃｍ （式２） ただしαは既知の定数である。
【００３４】転写タイマ回路３２Ｙでは、ＭＭ３３Ｙの
Ｂ入力端子にＰＷＭ１２Ｙを入力し、出力端子Ｑをイン
バータトランス１４Ｙの駆動クロック信号ＣＬＫ１２Ｙ
としてＦＥＴ１５Ｙのゲート端子に接続している。ま
た、図３に示すように基本周期ＴがＭＭ３３Ｙの出力パ
ルス幅ｔよりも大きくなり、且つ駆動クロック信号ＣＬ
Ｋ１２ＹのＤｕｔｙ比（１００ｔ／Ｔ［％］）がインバ
ータトランス１４Ｙに対して最適な値となるようにＲｍ
とＣｍの値を予め設定している。以下、図３のタイミン
グチャートを用いて、転写タイマ回路３２Ｙが駆動クロ
ック信号ＣＬＫ１２Ｙを生成する様子を説明する。
Ｂ入力端子にＰＷＭ１２Ｙを入力し、出力端子Ｑをイン
バータトランス１４Ｙの駆動クロック信号ＣＬＫ１２Ｙ
としてＦＥＴ１５Ｙのゲート端子に接続している。ま
た、図３に示すように基本周期ＴがＭＭ３３Ｙの出力パ
ルス幅ｔよりも大きくなり、且つ駆動クロック信号ＣＬ
Ｋ１２ＹのＤｕｔｙ比（１００ｔ／Ｔ［％］）がインバ
ータトランス１４Ｙに対して最適な値となるようにＲｍ
とＣｍの値を予め設定している。以下、図３のタイミン
グチャートを用いて、転写タイマ回路３２Ｙが駆動クロ
ック信号ＣＬＫ１２Ｙを生成する様子を説明する。
【００３５】ＰＷＭ１２Ｙは、所望の転写高圧出力電圧
が得られるよう、ＣＰＵにそのＯＮ幅（ａ）を設定され
ている。
が得られるよう、ＣＰＵにそのＯＮ幅（ａ）を設定され
ている。
【００３６】ＭＭ３３Ｙは、ＰＷＭ１２Ｙの立ち上がり
エッジに同期して、出力端子Ｑを時間ｔだけＨレベルに
し、時間ｔ経過後Ｌレベルに戻す。即ちＣＬＫ１２Ｙ
は、ＰＷＭ１２ＹのＤｕｔｙ比によらず、周期：Ｔ、Ｏ
Ｎ幅：ｔの矩形波となり、転写高圧電源１２Ｙを駆動す
る。
エッジに同期して、出力端子Ｑを時間ｔだけＨレベルに
し、時間ｔ経過後Ｌレベルに戻す。即ちＣＬＫ１２Ｙ
は、ＰＷＭ１２ＹのＤｕｔｙ比によらず、周期：Ｔ、Ｏ
Ｎ幅：ｔの矩形波となり、転写高圧電源１２Ｙを駆動す
る。
【００３７】さて本実施例のように、高圧電源の駆動ク
ロック信号を出力制御信号から生成する構成をとると、
以下のような利点がある。
ロック信号を出力制御信号から生成する構成をとると、
以下のような利点がある。
【００３８】第一に、回路を安価に構成することができ
るという利点がある。
るという利点がある。
【００３９】本実施例の構成によれば、１つの高圧電源
回路を駆動するために使用するＣＰＵ（ＡＳＩＣ）のポ
ートは出力制御信号の１つである。例えば図８に示した
カラーレーザプリンタでは、現像、帯電、転写の３つの
高圧電源が４ステーション分、合計１２の高圧電源があ
るから、ＣＰＵ（ＡＳＩＣ）のポートも１２本ですむこ
とになる（図４参照）。前記従来の技術の図１１で説明
した構成では、２４本ものＣＰＵ（ＡＳＩＣ）のポート
が必要であったから、本実施例の構成を用いることによ
り、１２本のポートを削減することができる。
回路を駆動するために使用するＣＰＵ（ＡＳＩＣ）のポ
ートは出力制御信号の１つである。例えば図８に示した
カラーレーザプリンタでは、現像、帯電、転写の３つの
高圧電源が４ステーション分、合計１２の高圧電源があ
るから、ＣＰＵ（ＡＳＩＣ）のポートも１２本ですむこ
とになる（図４参照）。前記従来の技術の図１１で説明
した構成では、２４本ものＣＰＵ（ＡＳＩＣ）のポート
が必要であったから、本実施例の構成を用いることによ
り、１２本のポートを削減することができる。
【００４０】言い換えれば、少ないポート数の（パッケ
ージの小さい）ＣＰＵ（ＡＳＩＣ）を使用することが可
能となるから、ＣＰＵ（ＡＳＩＣ）の単価を押さえるこ
とができ、回路全体を安価な構成とすることができる。
ージの小さい）ＣＰＵ（ＡＳＩＣ）を使用することが可
能となるから、ＣＰＵ（ＡＳＩＣ）の単価を押さえるこ
とができ、回路全体を安価な構成とすることができる。
【００４１】第二に、ＣＰＵ（ＡＳＩＣ）の暴走やポー
ト故障が起きた場合でも出力画像品質の低下を招かない
という利点がある。
ト故障が起きた場合でも出力画像品質の低下を招かない
という利点がある。
【００４２】例えば、図１中のＣＰＵ２１のＰＷＭ１２
Ｙ信号出力ポートが何らかの原因で故障し、常にＨレベ
ル（Ｈレベル出力電圧Ｖｃｃ）を出力する状態になって
しまったとする。すると、転写タイマ回路３２Ｙの出力
信号ＣＬＫ１２Ｙは常にＬレベルとなるため、インバー
タトランス１４Ｙは駆動されず、転写高圧電源出力電圧
Ｖｔｙは零（ＧＮＤレベル）となる。よって、前記従来
の技術で説明したような出力画像品質の低下を招くこと
はない。
Ｙ信号出力ポートが何らかの原因で故障し、常にＨレベ
ル（Ｈレベル出力電圧Ｖｃｃ）を出力する状態になって
しまったとする。すると、転写タイマ回路３２Ｙの出力
信号ＣＬＫ１２Ｙは常にＬレベルとなるため、インバー
タトランス１４Ｙは駆動されず、転写高圧電源出力電圧
Ｖｔｙは零（ＧＮＤレベル）となる。よって、前記従来
の技術で説明したような出力画像品質の低下を招くこと
はない。
【００４３】（実施例２）図５は、本発明第二の実施例
を適用した画像形成装置の１画像形成ステーション（イ
エローステーション）である。なお、前記と同じ機能部
分には同じ番号を付し説明を省略する。本実施例は、各
高圧電源の出力電圧制御信号をシリアルＤ／Ａ変換装置
を用いて生成する画像形成装置に、本発明の特徴である
タイマ回路を適用した場合の構成例である。
を適用した画像形成装置の１画像形成ステーション（イ
エローステーション）である。なお、前記と同じ機能部
分には同じ番号を付し説明を省略する。本実施例は、各
高圧電源の出力電圧制御信号をシリアルＤ／Ａ変換装置
を用いて生成する画像形成装置に、本発明の特徴である
タイマ回路を適用した場合の構成例である。
【００４４】まず、図６を用いて一般的なシリアルＤ／
Ａ変換装置の動作を説明する。シリアルＤ／Ａ変換装置
Ｓ＿Ｄ／Ａは、同期クロック信号ＳＣＬＫ、データロー
ド信号ＤＬＯＡＤ、シリアルデータ信号ＳＤＡＴＡ、ア
ナログ上限電圧Ｖａｈ、アナログ下限電圧Ｖａｌの５本
の入力端子と、アナログ出力（ｃｈ０〜ｃｈ１５）の１
６本の出力端子を持つ。シリアルＤ／Ａ変換装置Ｓ＿Ｄ
／Ａの出力電圧はアナログ上限電圧Ｖａｈとアナログ下
限電圧Ｖａｌの間に８ｂｉｔの分解能を持ち、シリアル
データ信号ＳＤＡＴＡでその出力電圧値および出力端子
を指定する。シリアルデータ信号ＳＤＡＴＡは１２ｂｉ
ｔのシリアル信号で、始めの４ｂｉｔで出力端子を指定
し、後の８ｂｉｔで出力電圧値を指定する。これらのデ
ータは、同期クロック信号ＳＣＬＫの立ち上がりエッジ
に同期してシリアルＤ／Ａ変換装置Ｓ＿Ｄ／Ａ内に取り
込まれる。この後、データロード信号ＤＬＯＡＤをＨレ
ベルすると、上記シリアルデータ信号ＳＤＡＴＡの指定
に従ったアナログ電圧が出力される。
Ａ変換装置の動作を説明する。シリアルＤ／Ａ変換装置
Ｓ＿Ｄ／Ａは、同期クロック信号ＳＣＬＫ、データロー
ド信号ＤＬＯＡＤ、シリアルデータ信号ＳＤＡＴＡ、ア
ナログ上限電圧Ｖａｈ、アナログ下限電圧Ｖａｌの５本
の入力端子と、アナログ出力（ｃｈ０〜ｃｈ１５）の１
６本の出力端子を持つ。シリアルＤ／Ａ変換装置Ｓ＿Ｄ
／Ａの出力電圧はアナログ上限電圧Ｖａｈとアナログ下
限電圧Ｖａｌの間に８ｂｉｔの分解能を持ち、シリアル
データ信号ＳＤＡＴＡでその出力電圧値および出力端子
を指定する。シリアルデータ信号ＳＤＡＴＡは１２ｂｉ
ｔのシリアル信号で、始めの４ｂｉｔで出力端子を指定
し、後の８ｂｉｔで出力電圧値を指定する。これらのデ
ータは、同期クロック信号ＳＣＬＫの立ち上がりエッジ
に同期してシリアルＤ／Ａ変換装置Ｓ＿Ｄ／Ａ内に取り
込まれる。この後、データロード信号ＤＬＯＡＤをＨレ
ベルすると、上記シリアルデータ信号ＳＤＡＴＡの指定
に従ったアナログ電圧が出力される。
【００４５】次に図５を用いて高圧電源の制御方法を説
明する。各高圧電源（１０Ｙ、１１Ｙ、１２Ｙ）の制御
方法は同様であるため、ここでは転写高圧電源１２Ｙの
制御方法についてのみ説明する。
明する。各高圧電源（１０Ｙ、１１Ｙ、１２Ｙ）の制御
方法は同様であるため、ここでは転写高圧電源１２Ｙの
制御方法についてのみ説明する。
【００４６】ＣＰＵ２１は、同期クロック信号ＳＣＬ
Ｋ、データロード信号ＤＬＯＡＤ、シリアルデータ信号
ＳＤＡＴＡをシリアルＤ／Ａ変換装置Ｓ＿Ｄ／Ａ３４に
供給する。また、ＳＣＬＫはバッファ３５を介して転写
タイマ回路Ｍ３３Ｙにも供給される。シリアルＤ／Ａ変
換装置Ｓ＿Ｄ／Ａ３４の出力端子ｃｈ２は制御電圧Ｖｒ
ｅｆとしてオペアンプ２６Ｙの非反転入力端子に供給さ
れおり、ＣＰＵ２１の送出するＳＤＡＴＡの内容にした
がって設定される。
Ｋ、データロード信号ＤＬＯＡＤ、シリアルデータ信号
ＳＤＡＴＡをシリアルＤ／Ａ変換装置Ｓ＿Ｄ／Ａ３４に
供給する。また、ＳＣＬＫはバッファ３５を介して転写
タイマ回路Ｍ３３Ｙにも供給される。シリアルＤ／Ａ変
換装置Ｓ＿Ｄ／Ａ３４の出力端子ｃｈ２は制御電圧Ｖｒ
ｅｆとしてオペアンプ２６Ｙの非反転入力端子に供給さ
れおり、ＣＰＵ２１の送出するＳＤＡＴＡの内容にした
がって設定される。
【００４７】一方、転写タイマ回路は実施例１と同様の
構成であり、その出力パルス幅ｔはＳＣＬＫの周期Ｔよ
りも短く、且つ出力である駆動クロック信号ＣＬＫ１２
ＹのＤｕｔｙ比（１００ｔ／Ｔ［％］）がインバータト
ランス１４Ｙに対して最適な値となるように予め設定さ
れている。よって、転写タイマ回路３２Ｙ内のＭＭ３３
Ｙは、ＳＣＬＫの立ち上がりエッジに同期して、出力端
子Ｑを時間ｔだけＨレベルにし、時間ｔ経過後Ｌレベル
に戻す。即ちＣＬＫ１２Ｙは、周期：Ｔ、ＯＮ幅：ｔの
矩形波となり、転写高圧電源を駆動する。
構成であり、その出力パルス幅ｔはＳＣＬＫの周期Ｔよ
りも短く、且つ出力である駆動クロック信号ＣＬＫ１２
ＹのＤｕｔｙ比（１００ｔ／Ｔ［％］）がインバータト
ランス１４Ｙに対して最適な値となるように予め設定さ
れている。よって、転写タイマ回路３２Ｙ内のＭＭ３３
Ｙは、ＳＣＬＫの立ち上がりエッジに同期して、出力端
子Ｑを時間ｔだけＨレベルにし、時間ｔ経過後Ｌレベル
に戻す。即ちＣＬＫ１２Ｙは、周期：Ｔ、ＯＮ幅：ｔの
矩形波となり、転写高圧電源を駆動する。
【００４８】上記のような構成とすることにより、シリ
アルＤ／Ａ変換装置を用いて高圧電源出力電圧を制御す
る画像形成装置においても実施例１と同様の効果を得る
ことができる。
アルＤ／Ａ変換装置を用いて高圧電源出力電圧を制御す
る画像形成装置においても実施例１と同様の効果を得る
ことができる。
【００４９】（実施例３）実施例１の画像形成装置で
は、高圧電源出力制御信号を出力するＣＰＵ（ＡＳＩ
Ｃ）ポートが故障した場合、その信号が制御する高圧電
源の出力を零（ＧＮＤレベル）にすることが可能となっ
た。
は、高圧電源出力制御信号を出力するＣＰＵ（ＡＳＩ
Ｃ）ポートが故障した場合、その信号が制御する高圧電
源の出力を零（ＧＮＤレベル）にすることが可能となっ
た。
【００５０】ところで、１画像形成ステーションの画像
形成動作は、帯電→露光→現像→転写の一連の過程を持
つことは、前記で説明した。上記過程のいづれか一つで
も正常に行われないと、所望の画像が得られない。
形成動作は、帯電→露光→現像→転写の一連の過程を持
つことは、前記で説明した。上記過程のいづれか一つで
も正常に行われないと、所望の画像が得られない。
【００５１】ことに、帯電の過程が正常に行われない
と、感光ドラム表面全体にトナーが現像されるいわゆる
「かぶり」を引き起こす。この「かぶり」は転写ローラ
汚れ、転写材の裏汚れや、定着器への転写材の巻き付き
の原因となり、それ以降の出力画像品質を低下させてし
まう。
と、感光ドラム表面全体にトナーが現像されるいわゆる
「かぶり」を引き起こす。この「かぶり」は転写ローラ
汚れ、転写材の裏汚れや、定着器への転写材の巻き付き
の原因となり、それ以降の出力画像品質を低下させてし
まう。
【００５２】実施例３に示す画像形成装置は、このよう
な問題に鑑みて考案されたものであり、その特徴は帯電
高圧電源制御信号から生成した駆動クロック信号で帯
電、現像、転写の３つの高圧電源を駆動することであ
る。
な問題に鑑みて考案されたものであり、その特徴は帯電
高圧電源制御信号から生成した駆動クロック信号で帯
電、現像、転写の３つの高圧電源を駆動することであ
る。
【００５３】以下、図７を参照して本実施例の構成を説
明する。なお前記と同じ機能部分には同じ番号を付し説
明を省略する。各タイマ回路（Ｙタイマ回路、Ｍタイマ
回路、Ｃタイマ回路、Ｋタイマ回路、）の構成および動
作は実施例１と同様である。各タイマ回路には、各ステ
ーションの帯電高圧電源制御信号が供給され、その出力
は帯電、現像、転写高圧電源電源に駆動クロック信号と
して供給される。
明する。なお前記と同じ機能部分には同じ番号を付し説
明を省略する。各タイマ回路（Ｙタイマ回路、Ｍタイマ
回路、Ｃタイマ回路、Ｋタイマ回路、）の構成および動
作は実施例１と同様である。各タイマ回路には、各ステ
ーションの帯電高圧電源制御信号が供給され、その出力
は帯電、現像、転写高圧電源電源に駆動クロック信号と
して供給される。
【００５４】上記のような構成とすると、各ステーショ
ンの帯電高圧電源制御信号が、ＣＰＵ（ＡＳＩＣ）の暴
走やポート故障によって常時Ｈレベルになった場合、帯
電、現像、転写高圧電源のすべての出力電圧が零（ＧＮ
Ｄレベル）となる。よって、ＣＰＵ（ＡＳＩＣ）の暴走
やポート故障に起因する帯電不良によって、転写ローラ
汚れ、転写材の裏汚れや、定着器への転写材の巻き付き
が起こり、それ以降の出力画像品質が低下することを防
止できる。
ンの帯電高圧電源制御信号が、ＣＰＵ（ＡＳＩＣ）の暴
走やポート故障によって常時Ｈレベルになった場合、帯
電、現像、転写高圧電源のすべての出力電圧が零（ＧＮ
Ｄレベル）となる。よって、ＣＰＵ（ＡＳＩＣ）の暴走
やポート故障に起因する帯電不良によって、転写ローラ
汚れ、転写材の裏汚れや、定着器への転写材の巻き付き
が起こり、それ以降の出力画像品質が低下することを防
止できる。
【００５５】
【発明の効果】以上説明したように、本発明によれば、
ＣＰＵ（ＡＳＩＣ）の使用ポート数を削減することがで
き、その結果として回路構成を安価にすることができ
る。さらに、ＣＰＵ（ＡＳＩＣ）の高圧制御信号出力ポ
ートの故障に起因する出力画像品質の低下を防止するこ
とができる。
ＣＰＵ（ＡＳＩＣ）の使用ポート数を削減することがで
き、その結果として回路構成を安価にすることができ
る。さらに、ＣＰＵ（ＡＳＩＣ）の高圧制御信号出力ポ
ートの故障に起因する出力画像品質の低下を防止するこ
とができる。
【図１】 実施例１に関わる画像形成装置の１画像形成
ステーション構成図
ステーション構成図
【図２】 実施例１に関わるタイミングチャート
【図３】 実施例１に関わるタイミングチャート
【図４】 実施例１に関わる画像形成装置の電気的構成
図
図
【図５】 実施例２に関わる画像形成装置の１画像形成
ステーション構成図
ステーション構成図
【図６】 実施例２に関わるタイミングチャート
【図７】 実施例３に関わる画像形成装置の電気的構成
図
図
【図８】 従来例に関わる画像形成装置の全体構成図
【図９】 従来例に関わる画像形成装置の１画像形成ス
テーション構成図
テーション構成図
【図１０】 従来例に関わるタイミングチャート
【図１１】 従来例に関わる画像形成装置の電気的構成
図
図
１Ｙ 感光ドラム ２Ｙ 帯電器 ３Ｙ レーザビーム ４Ｙ 現像器 ５Ｙ 転写ローラ
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2H027 ED03 ED09 ED24 ZA01 ZA08 ZA09 2H073 BA01 BA09 BA13 BA41 BA45 2H200 GA12 GA23 GA34 GA44 GA56 GB12 HA12 HB03 HB26 HB48 JA02 JA28 JB06 JB10 NA01 NA11 NA13 NA14 NA15 NA16 PB38 5C074 AA02 AA20 BB02 BB26 DD07 EE06
Claims (11)
- 【請求項１】 駆動信号を変圧することにより高電圧を
得る高圧電源を有する画像形成装置において、前記高圧
電源の出力電圧はＰＷＭ制御によって制御される構成で
あり、前記ＰＷＭ制御に用いるＰＷＭ信号から前記駆動
信号を生成する駆動信号生成手段を有することを特徴と
する画像形成装置。 - 【請求項２】 駆動信号を変圧することにより高電圧を
得る高圧電源を有する画像形成装置において、前記高圧
電源の出力電圧はシリアルＤ／Ａ変換によって生成した
アナログ電圧によって制御される構成であり、前記シリ
アルＤ／Ａ変換に用いる同期用クロック信号から前記駆
動信号を生成する駆動信号生成手段を有することを特徴
とする画像形成装置。 - 【請求項３】 前記駆動信号生成手段は、前記ＰＷＭ信
号の立ち上がりエッジ、あるいは立ち下がりエッジのい
ずれかを検出するエッジ検出手段であることを特徴とす
る請求項１記載の画像形成装置。 - 【請求項４】 前記駆動信号生成手段は、前記同期用ク
ロック信号の立ち上がりエッジ、あるいは立ち下がりエ
ッジのいずれかを検出するエッジ検出手段であることを
特徴とする請求項２記載の画像形成装置。 - 【請求項５】 帯電高圧電源、現像高圧電源、および転
写高圧電源など複数の高圧電源を有する画像形成装置に
おいて、ある特定の１つの高圧電源の出力電圧を制御す
る制御信号を発生する高圧制御信号発生手段、前記制御
信号から前記帯電高圧電源、現像高圧電源、および転写
高圧電源など複数の高圧電源の駆動信号を生成する駆動
信号生成手段を有することを特徴とする画像形成装置。 - 【請求項６】 前記高圧電源の出力電圧は、ＰＷＭ制御
によって制御される構成であり、前記高圧制御信号はＰ
ＷＭ変調された信号であることを特徴とする請求項５記
載の画像形成装置。 - 【請求項７】 前記高圧電源の出力電圧は、シリアルＤ
／Ａ変換によって生成したアナログ電圧により制御され
る構成であり、前記高圧制御信号はシリアルＤ／Ａ変換
に用いられる同期用クロック信号であることを特徴とす
る請求項５記載の画像形成装置。 - 【請求項８】 前記駆動信号生成手段は、前記制御信号
の立ち上がりエッジ、あるいは立ち下がりエッジのいず
れかを検出するエッジ検出手段であることを特徴とする
請求項５〜７のいずれか１項に記載の画像形成装置。 - 【請求項９】 前記高圧電源の出力制御用ＰＷＭ信号
が、前記制御信号の監視装置の役割を担っていることを
特徴とする請求項１、３、５、６又は８のいずれか１項
に記載の画像形成装置。 - 【請求項１０】 前記高圧電源の出力制御用シリアルＤ
／Ａ変換の同期用クロック信号が、前記制御信号の監視
装置の役割を担っていることを特徴とする請求項２、
４、５、７又は８のいずれか１項に記載の画像形成装
置。 - 【請求項１１】 駆動信号を変圧することにより高電圧
を得る高圧電源を有する画像形成装置において、前記高
圧電源の出力電圧は、高圧出力制御手段が生成する高圧
出力制御信号によって制御される構成であり、前記高圧
出力制御信号から前記駆動信号を分離生成する駆動信号
生成手段を有することを特徴とする画像形成装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001163348A JP2002357989A (ja) | 2001-05-30 | 2001-05-30 | 画像形成装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001163348A JP2002357989A (ja) | 2001-05-30 | 2001-05-30 | 画像形成装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002357989A true JP2002357989A (ja) | 2002-12-13 |
Family
ID=19006338
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001163348A Pending JP2002357989A (ja) | 2001-05-30 | 2001-05-30 | 画像形成装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002357989A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009169074A (ja) * | 2008-01-16 | 2009-07-30 | Kyocera Mita Corp | 波形生成装置及び画像形成装置 |
| US7619399B2 (en) | 2005-04-23 | 2009-11-17 | Samsung Electronics Co., Ltd. | Apparatus to generate high voltage using digital control and method thereof |
| JP2010079281A (ja) * | 2008-08-29 | 2010-04-08 | Brother Ind Ltd | パルス幅変調方式とデジタルアナログコンバータとを使用する高圧電源装置、その制御装置及びその製造方法 |
| JP2013156456A (ja) * | 2012-01-30 | 2013-08-15 | Kyocera Document Solutions Inc | 電源制御装置、電子機器、及び画像形成装置 |
| JP2018022079A (ja) * | 2016-08-04 | 2018-02-08 | キヤノン株式会社 | 画像形成装置 |
-
2001
- 2001-05-30 JP JP2001163348A patent/JP2002357989A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7619399B2 (en) | 2005-04-23 | 2009-11-17 | Samsung Electronics Co., Ltd. | Apparatus to generate high voltage using digital control and method thereof |
| JP2009169074A (ja) * | 2008-01-16 | 2009-07-30 | Kyocera Mita Corp | 波形生成装置及び画像形成装置 |
| JP2010079281A (ja) * | 2008-08-29 | 2010-04-08 | Brother Ind Ltd | パルス幅変調方式とデジタルアナログコンバータとを使用する高圧電源装置、その制御装置及びその製造方法 |
| JP2013156456A (ja) * | 2012-01-30 | 2013-08-15 | Kyocera Document Solutions Inc | 電源制御装置、電子機器、及び画像形成装置 |
| JP2018022079A (ja) * | 2016-08-04 | 2018-02-08 | キヤノン株式会社 | 画像形成装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8019241B2 (en) | Image forming apparatus | |
| JPH11160926A (ja) | 画像形成装置 | |
| JPH06175452A (ja) | 電子写真装置 | |
| JP2011100015A (ja) | 画像形成装置 | |
| JP6232865B2 (ja) | 画像形成装置、画像形成装置のバイアス電圧制御方法、およびプログラム | |
| US8577243B2 (en) | Serial communication apparatus and image forming apparatus including the same | |
| US20080298832A1 (en) | Developer collecting/charging device, image forming apparatus and cleaning method | |
| CN101546960A (zh) | 电源装置和图像形成装置 | |
| JP2002357989A (ja) | 画像形成装置 | |
| JP2004133458A (ja) | 現像バイアス供給装置及び画像形成装置 | |
| JPH05313464A (ja) | ハイライト・カラー・トナー識別方法 | |
| JPS62230163A (ja) | 画像処理装置 | |
| JP2009210810A (ja) | 画像形成装置 | |
| JP6665650B2 (ja) | 電源制御装置、画像形成装置及び出力制御方法 | |
| JP2005049672A (ja) | カラー画像形成装置のカラートナー強制消費方法 | |
| JPH07253694A (ja) | 画像形成装置における電位制御方法及びトナー補給制御方法 | |
| JP2001356651A (ja) | 画像形成装置および画像形成方法 | |
| JP2001117325A (ja) | 帯電装置および画像形成装置 | |
| JP4265148B2 (ja) | 電源装置 | |
| JPS63316074A (ja) | 転写材分離装置 | |
| JP2022014397A (ja) | 画像形成装置 | |
| JP3002072B2 (ja) | 画像形成装置 | |
| JP2015012773A (ja) | 高圧電源装置及び画像形成装置 | |
| JP2020118915A (ja) | 画像形成装置、紙分離方法及び紙分離制御プログラム | |
| JPH10240097A (ja) | 画像形成装置 |