JP7123550B2 - 表面平滑化方法 - Google Patents
表面平滑化方法 Download PDFInfo
- Publication number
- JP7123550B2 JP7123550B2 JP2017232589A JP2017232589A JP7123550B2 JP 7123550 B2 JP7123550 B2 JP 7123550B2 JP 2017232589 A JP2017232589 A JP 2017232589A JP 2017232589 A JP2017232589 A JP 2017232589A JP 7123550 B2 JP7123550 B2 JP 7123550B2
- Authority
- JP
- Japan
- Prior art keywords
- plasma etching
- etching step
- smoothing
- plasma
- back surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 109
- 238000009499 grossing Methods 0.000 title claims description 25
- 230000008569 process Effects 0.000 claims description 74
- 238000005530 etching Methods 0.000 claims description 63
- 229910052710 silicon Inorganic materials 0.000 claims description 45
- 239000010703 silicon Substances 0.000 claims description 45
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 44
- 238000001020 plasma etching Methods 0.000 claims description 44
- 239000000758 substrate Substances 0.000 claims description 42
- 239000007789 gas Substances 0.000 claims description 33
- 239000002243 precursor Substances 0.000 claims description 20
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 15
- 239000001301 oxygen Substances 0.000 claims description 15
- 229910052760 oxygen Inorganic materials 0.000 claims description 15
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims description 10
- 229910052731 fluorine Inorganic materials 0.000 claims description 10
- 239000011737 fluorine Substances 0.000 claims description 10
- 230000000737 periodic effect Effects 0.000 claims description 6
- 238000012876 topography Methods 0.000 claims description 6
- 239000000203 mixture Substances 0.000 claims description 4
- 230000009467 reduction Effects 0.000 claims description 3
- 230000001747 exhibiting effect Effects 0.000 claims description 2
- 235000012431 wafers Nutrition 0.000 description 26
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 6
- 238000007689 inspection Methods 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 230000003746 surface roughness Effects 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 229910052786 argon Inorganic materials 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 229910052756 noble gas Inorganic materials 0.000 description 3
- 238000007788 roughening Methods 0.000 description 3
- 238000001878 scanning electron micrograph Methods 0.000 description 3
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000000460 chlorine Substances 0.000 description 2
- 229910052801 chlorine Inorganic materials 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000000879 optical micrograph Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 241001596784 Pegasus Species 0.000 description 1
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000009304 pastoral farming Methods 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 241000894007 species Species 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000010561 standard procedure Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052717 sulfur Inorganic materials 0.000 description 1
- 239000011593 sulfur Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/02008—Multistep processes
- H01L21/0201—Specific process step
- H01L21/02024—Mirror polishing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67017—Apparatus for fluid treatment
- H01L21/67063—Apparatus for fluid treatment for etching
- H01L21/67069—Apparatus for fluid treatment for etching for drying etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Drying Of Semiconductors (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Description
本発明はシリコン基板の表面を平滑化する方法に関する。
多くの半導体用途において、薄いシリコン基板上にデバイスを製造することが望ましい。この望ましさの理由としては、形態因子及び性能考慮が挙げられる。実際上、デバイスは、典型的に、従来のシリコンウエハ上に形成される。例えば、直径300mmのシリコンウエハは、典型的に、約765ミクロンの厚さである。デバイス製造工程が完了すると、従来の研削装置を使用してウエハを最終デバイス厚まで研磨する。除去速度及び表面仕上げは、標準的な手順によって制御することができるが、両方の因子は使用される砥石車及び研磨剤に依存する。研削工程が完了すると、研削された表面は装置製造者の要求仕様を満たすようにポリシングされる。ポリシング工程は攻撃的な研磨作業によって損傷を受けた材料を除去することもできる。そこで、これは、基板及び最終的に製造されるダイの機械特性を改善することができる。
垂直積層半導体ダイでは、ウエハを研削してウエハ厚さのバルクを除去してから、デバイスを三次元スタックに集積する。シリコン貫通ビア（TSV）などの幾つかの方式では、研削工程におけるバルクシリコンの除去に続いて、埋め込み銅TSVがプラズマ又はウェットエッチング「ビア露出」工程により露出される。
研削プロセスは、眼及び検査装置の両方に見える放射状スクラッチパターンを生成する。このことは、疑似欠陥検出、ひいては歩留まりの損失をもたらすことがある。スクラッチは深さ100nm未満であるが、肉眼で適度に見ることができる。したがって、続いて行う従来の光学検査装置の使用を可能にするために、研削されたウエハの表面仕上げを改良することが必要である。この問題に対する現時点の解決法は、プラズマエッチング工程の前にスクラッチを除去するケミカルメカニカル平坦化（CMP）による。 CMPプロセスは高価であり、時間がかかり、再現性の問題に悩まされる。１つの研究は、TSV露出プロセスのコストのほぼ５０％はCMPに関連することを示唆している(https://www.3dincites.com/2016/03/cost-analysis-of-a-wet-etch-tsv-reveal-process/)。
上述の議論から、研削されたシリコン基板の処理においてCMP工程を無くす必要があることが分かる。これは、関連する高価なCMP装置及び消耗品を排除するという望ましい効果をもたらす。課題は処理されたシリコン基板の少なくとも許容可能な平滑性を得ながらCMP工程を無くすことである。
本発明は、その実施形態の少なくとも幾つかにおいて、上述の要望及び課題に対処する。
本発明の第一の態様によれば、
シリコン基板を研削して随伴する粗さを有する裏面を残している、該裏面を有するシリコン基板を提供すること、及び、
プラズマエッチングプロセスを用いて前記シリコン基板の前記裏面を平滑化させること、
の工程を含み、
前記プラズマエッチングプロセスは、
前記裏面から起立している複数の突起物を形成する第一のプラズマエッチング工程を行うこと、及び、
前記突起物を少なくとも部分的にエッチングして、鏡面反射を示す平滑化裏面を提供する第二のプラズマエッチング工程を行うこと、
の工程を含む、シリコン基板の表面を平滑化する方法が提供される。
シリコン基板を研削して随伴する粗さを有する裏面を残している、該裏面を有するシリコン基板を提供すること、及び、
プラズマエッチングプロセスを用いて前記シリコン基板の前記裏面を平滑化させること、
の工程を含み、
前記プラズマエッチングプロセスは、
前記裏面から起立している複数の突起物を形成する第一のプラズマエッチング工程を行うこと、及び、
前記突起物を少なくとも部分的にエッチングして、鏡面反射を示す平滑化裏面を提供する第二のプラズマエッチング工程を行うこと、
の工程を含む、シリコン基板の表面を平滑化する方法が提供される。
このようにして、少なくとも許容可能な結果をもたらしながら、望ましくないCMP工程を回避することが可能である。一般に、本発明はCMP工程を行わずに実施される。
典型的には、第二のエッチング工程は突起物を実質的に除去するように実施される。
第一及び第二のプラズマエッチング工程は交互に繰り返されることができる。第一及び第二のプラズマエッチング工程は所望の仕上げを達成するために何回でも交互に繰り返されることができる。
あるいは、単一の第一の及び/又は単一の第二のプラズマエッチング工程が実施されうる。
第一のプラズマ工程は等方性エッチングプロセスであることができる。
第一のプラズマエッチング工程はRFバイアスを使用せずに実施されうる。
第一のエッチング工程は100W未満のRFバイアス電力を使用して実施されうる。
第一のプラズマエッチング工程は酸素及び少なくとも1種のエッチャント前駆体ガスを含むガス混合物を使用することができる。第一のプラズマエッチング工程は、エッチャント前駆体ガス及び酸素の流れを関連する流速で使用することができる。酸素の流速はエッチャント前駆体ガスの流速よりも大きくてよい。酸素の流速はエッチャント前駆体ガスの流速の少なくとも３倍であってよい。エッチャント前駆体ガスの流速に対して使用される酸素の流速は第一のエッチング工程の間にポリマー種が基板上に確実に堆積されないように選択することができる。
第一のプラズマエッチング工程はフッ素含有エッチャント前駆体ガスを使用することができる。フッ素含有エッチャント前駆体ガスはSF6であることができる。あるいは、フッ素含有エッチャント前駆体ガスはCF4であることができる。
第一のプラズマエッチング工程は100～500mTorrの範囲の圧力で実施することができる。
第一のプラズマエッチング工程は突起物をマスクするように作用する複数の堆積物を裏面上に生成することができる。
第二のプラズマエッチング工程はフッ素含有エッチャント前駆体ガスを使用することができる。フッ素含有エッチャント前駆体ガスはSF6又はCF4であることができる。
第二のエッチング工程において、他のエッチング化学物質を使用することができる。例えば、塩素系エッチング化学物質を使用することができる。これらの実施形態において、第二のプラズマエッチング工程は塩素含有エッチャント前駆体ガスを使用することができる。
第二のエッチング工程は酸素が実質的に存在しない状態で行われてよい。
第二のプラズマエッチング工程はプロセスガスとして貴ガスを使用することができる。貴ガスはアルゴンガスであることができる。特定の理論又は推測によって制限されることを望むものではないが、貴ガスを伴なうスパッタリングは突起物をマスクするように作用する堆積物の裏面上での除去を促進しうると考えられる。
第二のプラズマエッチング工程中にRFバイア電力を使用することができる。第二のプラズマエッチング工程の間に使用されるRFバイアス電力は500Wより大きくてよい。好ましくは、使用されるRF電力は700Wより大きい。
第一及び第二のプラズマエッチング工程が交互に繰り返される実施形態において、第一のエッチング工程及び/又は第二のエッチング工程に関連するエッチング条件は同一のままであってもよい。エッチング条件の例には、RF源電力、ガス流速、エッチング時間及びガス圧が含まれる。しかしながら、プラズマエッチングプロセスが進むにつれて第一のエッチング工程及び/又は第二のエッチング工程に関連するエッチング条件が変化することも本発明の範囲内である。当業者は、限りない数の変形が可能であることを認識するであろう。一般に、プラズマエッチングプロセスは、任意の所与の最終用途及びシステムに最適に適合するように選択される。例えば、第一のエッチング工程及び/又は第二のエッチング工程は、関連する1つ以上のエッチング条件を滑らかに変化させることによって、プラズマエッチングプロセスの進行にわたって滑らかに変化することができる。代わりに又は追加的に、1つ以上の関連するエッチング条件を急激に変化させることによって、第一及び/又は第二のエッチング工程に急激な変化を生じさせることができる。
第一のプラズマエッチング工程は2つ以上の異なる第一のエッチングを含むことができ、第一のエッチングの各々は、異なる関連エッチング条件を有する。代わりに又は追加的に、第二のプラズマエッチング工程は2つ以上の異なる第二のエッチングを含むことができ、第二のエッチングの各々は、異なる関連エッチング条件を有する。第二のエッチングのうちの1つは、ポリッシュエッチング工程であることができる。
ポリッシュエッチング工程は第二のエッチングの他のエッチング速度よりも高いエッチング速度で突起物を少なくとも部分的にエッチングすることができる。ポリッシュエッチング工程は、第二エッチングの他のエッチングよりも高いガス圧を使用して実施することができる。
ポリッシュエッチング工程はシリコン基板に埋め込まれたビアなどの特徴部を露出させるための本願出願人の米国特許出願第2015/0287637号に記載された方法と同様であってよく、又は、同一であってもよい。米国特許第2015/0287637号明細書の全内容を参照により本明細書に取り込む。
ポリッシュエッチング工程はシリコン基板に埋め込まれたビアなどの特徴部を露出させるための本願出願人の米国特許出願第2015/0287637号に記載された方法と同様であってよく、又は、同一であってもよい。米国特許第2015/0287637号明細書の全内容を参照により本明細書に取り込む。
一般に、ポリッシュエッチング工程は最後の第二のエッチング工程として実施される。これは、プラズマエッチングプロセスの終わりに別個の第二のエッチング工程としてポリッシュエッチング工程を設けることによって達成されうる。あるいは、第一及び第二のエッチング工程は第二のプラズマエッチング工程が2つ以上の異なる第二のエッチングを含み、実行される第二のエッチングの最後がポリッシュエッチング工程であるように、第一及び第二のエッチング工程を交互に繰り返すことができる。
プラズマエッチングプロセスは基板の厚さを2.5ミクロン以下だけ低減させうる。
プラズマエッチングプロセスは基板の厚さを減少させる。第一のプラズマエッチング工程は低減の20％未満を占めることができる。
平滑化工程の前に、裏面は100nm以下の高さ変動を有するトポグラフィを有することができる。
平滑化工程は裏面が25nm以下の高さ変動を有するトポグラフィを有するように行われてもよい。
提供されるシリコン基板は裏面に周期的なスクラッチパターンを有することがある。平滑化の工程は周期的なスクラッチパターンを除去するように実施されうる。周期的なスクラッチパターンは、シリコン基板を研削するために以前に使用された研削プロセスによって付与される複数の溝を含むことがある。
基板はビアなどの埋め込み特徴部を含むことができる。この方法は平滑化工程の次の埋め込み特徴部露出プロセスを行う工程をさらに含むことができる。有利には、平滑化を行う工程と埋め込み特徴部露出プロセスを行う工程は、共通チャンバ内で逐次的に行われてよい。平滑化の工程と埋め込み特徴部露出プロセスの工程との間に、共通チャンバ内に基板を残して、共通チャンバ内に配置されたシリコン基板上で、逐次的な平滑化及び埋め込み特徴部露出プロセスを行うことが可能であることは、本発明のかなりの利点である。
突起物は、それ自体がシリコンの尖塔（spires）として現れることがある。
突起物は、それ自体が草状形態として現れることができる。
典型的には、シリコン基板はシリコンウエハである。任意の所望された直径のウエハを使用することができる。
一般に、提供されるシリコンの基板はその上に形成された1つ以上のデバイス構造を含む前面を有する。
本発明の第二の態様によれば、本発明の第一の態様による方法を使用してシリコン基板の表面を平滑化するための装置が提供され、該装置はプラズマエッチングプロセスを行うチャンバ、
第一のプラズマエッチング工程及び第二のプラズマエッチング工程を行うに適したプラズマを生成するための1以上のプラズマ生成デバイス、及び、
本発明の第一の態様による方法を行うように該装置を制御するように構成されたコントローラを含む。
第一のプラズマエッチング工程及び第二のプラズマエッチング工程を行うに適したプラズマを生成するための1以上のプラズマ生成デバイス、及び、
本発明の第一の態様による方法を行うように該装置を制御するように構成されたコントローラを含む。
本発明は上記に説明されてきたが、上述した特徴又は以下の記載、図面又は特許請求の範囲に記載されている特徴の任意の発明的組み合わせにまで広げた範囲である。例えば、本発明の第一の態様に関して記載した任意の特徴は第二の態様との組み合わせでも開示され、その逆も可である。
本発明は様々な方法で実施されてよく、例示のみとして、その実施形態を添付の図面を参照しながらここに説明する。
図１は本発明の方法における工程を示す。第一の工程100において、シリコン基板10は処理のために供給される。典型的に、シリコン基板はウエハである。基板10は研削によって薄くされた薄肉化基板である。この研削プロセスは表面粗さ12を付与する。本発明は、以下に記載されるプラズマエッチングプロセスを用いて表面粗さを平滑化する方法を提供する。
第一のプラズマエッチング工程110において、基板10の粗面はエッチングされて複数の突起物14を生じる。次いで、第二のエッチング工程120において、突起物はエッチバックされて、エッチングプロセスの開始前に薄肉化された基板の表面よりも滑らかな表面16を提供する。第一のエッチング工程110及び第二のエッチング工程120は1回のみ行って、エッチングプロセスが2つの別個のエッチング工程からなることができる。しかしながら、第一のエッチング工程及び第二のエッチング工程が交互に複数回繰り返されるループ状又は繰り返しエッチングプロセスを行うことも可能である。図１において、これはn回サイクルとして示されている。実行するサイクルの数nには基本的な制限はなく、これは、任意の所与のプロセス状況に対するプロセス最適化で決定される。
単なる例として、プロセス条件は、本発明の１つの実施形態についてここに説明される。この実施形態において、第一のエッチング工程及び第二のエッチング工程の両方はプロセスガスとしてSF6を使用する。これはプロセスの観点からは便利であるが、共通のプロセスガスを第一のエッチング工程及び第二のエッチング工程で使用することは必ずしも必要ではない。第一のエッチング工程において、SF6、酸素及び微量のアルゴンの酸素リッチ混合物が用いられる。RFバイアスは印加されず、250mTorrという比較的高い圧力が使用される。 第一のエッチング工程は等方性である。第二のエッチング工程において、SF6、アルゴン及び微量の酸素の混合物は使用される。RFバイアスは印加され、20mTorrという実質的により低い圧力が使用される。プロセス条件を表１に示す。
本例において、RF源電力、ガス流速及びガス圧はすべてループ間で同じままである。しかしながら、それらは異なるループに対して異なり、又は、プロセスの合計時間にわたって変化してもよい。表1はこのプロセスに使用される幾つかの典型的なプロセス条件を単に詳述するだけである。例えば、ループ処理はより低い電力及び/又はガス流速条件に適用することができる。
ループ時間は、初期粗さに対して最適比を得るように選択することができる。典型的なループ時間は第一のエッチング工程に関して30秒、第二のエッチング工程に関して10秒である。しかしながら、ループ時間に関して2秒から600秒の範囲は実用的であると考えられる。使用されるRFバイアス電力は連続レベル、又は、パルス状であることができる。RF源電力及びガス流速などの他のパラメータは連続的レベル、又は、パルス状であることができる。個々のエッチング工程のプロセス時間及びバイアス電力は全プロセス時間の関数として変化することもできる。このプロセスは本発明を実施するために明細書に提供された教示を用いて適合されうる公知のエッチングツールを使用して実施することができる。出願人のペガサスエッチングモジュールはこのように適合させることができる。
研削されたシリコンウエハを本発明に従って処理し、その表面特性を分析した。これらの実験には直径300mmのシリコンウエハを用いた。やってくる研削済みウエハの表面粗さを、Zygo白色光干渉計を用いて、そしてウエハの切断片を使用してSEM（走査型電子顕微鏡）により特性化した。図2（a）において、研削工程後のシリコンウエハの光学外観を見ることができる。図2（b）において、SEM顕微鏡写真は約47nmの範囲でウエハ表面の研削跡を明確に示している。約100nm以下の局所粗さを有するウエハはうまく処理されている。表面上の周期溝は明確に認識できる。これらの溝は研削プロセス中に付与される。溝は肉眼で見ることができ、重要なことに、従来の検査装置で見ることができる。これは、表面粗さを改善するために、特に溝のパターンを低減し又は除去するための工程をとらない限り、疑似欠陥検出を引き起こす可能性がある。
図3（a）及び（b）は第一のエッチング工程を実施した後のウエハ表面を示す。この工程は粗面化工程と考えることができ、複数の突起物の生成をもたらす。これは、図3において、この場合に、約30nmの高さのシリコンの多数の細い尖塔として見ることができる。特徴部を強調するために、これらの測定は延長された5分の粗面化工程の後に行われた。これにより、シリコン表面に「草で覆われたような」外観が与えられる。「草で覆われたような」表面の形成は、研削によって以前に作られた規則的なスクラッチパターンを乱すことができるメカニズムである。第二のエッチング工程は粗面化された表面の減少によって表面をポリッシュするブレイクスルー工程と考えることができる。
初期表面粗さに応じて可変回数のループでこのプロセスを繰り返すことにより、視覚的に平滑な（目に見えるスクラッチがない）表面を作り出す。図4（a）及び（b）は、プロセスの多数のループを受けた後のウエハ表面を示す。視認可能なシリコンの尖塔はなく、粗さは依然として約20nmであるが、研削によって生じた溝は合体し、眼に見えるスクラッチはない。上述したとおり、研削痕をプロセス欠陥と誤認する自動検査装置を通過させるためにこの光学的に滑らかな表面が必要があるので、この基準を選択した。図2（b）（150kX）で使用されたものと同等の拡大率でのエッチング後の表面のSEM断面を図5（a）及び（b）に示す。これらの画像は<14nmの高さのトポグラフィを有する実質的に特徴（構造）のない表面を示す。初期研削パターンは劇的に低減し、鏡面ウエハ表面をもたらし、反射性が高められていた。
図6（a）及び（b）はエッチング平滑化プロセスが使用される前及びその後のウエハの表面トポグラフィの光学顕微鏡写真を示す。これは、表面上のスクラッチのランダム化が目に見えるスクラッチを排除していることを確認する。このプロセスの結果として、標準自動検査装置は処理された研削表面を欠陥品であると誤認しない。
典型的には、エッチングプロセスを使用して約2ミクロンのシリコンを除去し、第一の（草状物形成）エッチング工程により約0.3ミクロンを除去する。>1.2mm/分のエッチング速度が達成可能である。しかしながら、これらの値は代表的な値に過ぎない。本発明により提供される平滑化はまた、基板に対して幾らかの応力除去を提供することも可能である。
特定の理論又は推測に拘束されることを望まないが、我々は、マイクロマスキングによる表面粗面化工程の間に突起物が形成されるものと考える。さらに、我々は、マイクロマスキング特徴部は本質的に非ポリマーであり、硫黄含有化合物によって引き起こされると考える。RFバイアスをほとんど又は全く伴わない酸素リッチ環境で比較的高圧で操作することにより、プラズマ化学物質は非ポリマーであると考えられる。このことは、マイクロマスキング特徴部の密度を制御するために好ましいレジメであるとも考えられる。エッチング工程は、より低い圧力及びArとカップリングしたRFバイアスを使用して、マイクロマスキング材料を除去し、シリコンを除去するためのSF6を提供するのを助ける。
上述のように、第一のエッチング工程及び/又は第二のエッチング工程に関連するエッチング条件は、プラズマエッチングプロセスが進むにつれて変化しうる。当業者は、限りない数の変形が可能であることを認識し、一般に、プラズマエッチングプロセスは任意の所与の最終用途及びシステムに最もよく適合するように選択される。また、ループ内で、第一のプラズマエッチング工程は2つ以上の異なる第一のエッチングを含むことができ、第一のエッチングの各々は異なる関連エッチング条件を有する。追加的に又は代わりに、ループ内で、第二のプラズマエッチング工程は2つ以上の異なる第二のエッチングを含むことができ、第二のエッチングの各々は異なる関連エッチング条件を有する。非限定的な例において、本発明の方法は、各ループが第一のエッチング1A、第二のエッチング2A、第一のエッチング1B及び第二のエッチング2Bから構成され、この順序で行われるn個のループを含むことができる。エッチング1A及び1Bは一緒になって第一のプラズマエッチング工程を構成し、エッチング2A及び2Bは一緒になって第二のプラズマエッチング工程を構成する。第二のエッチングの1つ（好ましくは第二のエッチング2B）は、第二のエッチングの他のエッチング速度よりも高いエッチング速度で突起物をエッチングするポリッシュエッチング工程であってよい。他の変形（より少ない又はより多いエッチングを含むループを使用する）は当業者に示唆される。ポリッシュエッチング工程は、本出願人の特許出願US2015/0287637に記載された方法と同様又は同一であってよい。一般に、ポリッシュエッチング工程は最後の第二のエッチング工程として実施される。
図7は、基板がビアなどの埋め込み特徴部を含む本発明の有利な態様を示す。この態様において、基板表面の平滑化はビア露出プロセスと組み合わされ、すべての工程は単一のプロセスツールの単一のチャンバ内で実施される。これは重要な処理上の利点を提供する。第一の工程700において、薄肉化されたシリコン基板は処理のために供給される。第一のプラズマエッチング工程710では、基板の粗面がエッチングされて複数の突起物14を形成する。第二のエッチング工程720では、突起物がエッチバックされて、エッチングプロセスの開始前の薄肉化された基板の表面より平滑である表面を提供する。次いで、プロセス730は同じチャンバ内で実施され、そこで、シリコンは除去されて、埋め込み特徴部を露出させる。埋め込み特徴部を露出させるための適切なプロセスの例は、本願出願人の特許出願US2015/0287637に記載されており、その全内容を参照により本明細書中に取り込む。
Claims (19)
- シリコン基板を研削して、随伴する粗さを有する裏面を残している、該裏面を有するシリコン基板を提供すること、及び、
プラズマエッチングプロセスを用いて前記シリコン基板の前記裏面を平滑化させること、
の工程を含み、
前記プラズマエッチングプロセスは、
前記裏面から起立している複数の突起物を形成する第一のプラズマエッチング工程を行うこと、及び、
前記突起物を少なくとも部分的にエッチングして、鏡面反射を示す平滑化裏面を提供する第二のプラズマエッチング工程を行うこと、
の工程を含み、
前記第一プラズマエッチング工程は、酸素及び少なくとも１種のエッチャント前駆体ガスを含むガス混合物を使用し、１００～５００ｍＴｏｒｒの範囲の第一圧力下で、ＲＦバイアス電力を使用せず又は１００Ｗ未満のＲＦバイアス電力を使用する条件下で行われ、
前記第二プラズマエッチング工程は、酸素が実質的に存在しない状態で、前記第一圧力より低い圧力下で、ＲＦバイアス電力が５００Ｗを超える条件下で行われる、
シリコン基板の表面を平滑化する方法。 - 前記第一のプラズマエッチング工程及び第二のプラズマエッチング工程は交互に繰り返される、請求項１記載の方法。
- 前記第一のプラズマエッチング工程は等方性エッチングプロセスである、請求項１又は２記載の方法。
- 前記第一のプラズマエッチング工程は関連する流速を有するエッチャント前駆体ガス及び酸素の流れを使用し、酸素の流速はエッチャント前駆体ガスの流速よりも大きい、請求項１～３のいずれか１項記載の方法。
- 酸素の流速はエッチャント前駆体ガスの流速の少なくとも３倍である、請求項４記載の方法。
- 前記第一のプラズマエッチング工程はフッ素含有エッチャント前駆体ガスを使用する、請求項１～５のいずれか１項記載の方法。
- 前記フッ素含有エッチャント前駆体ガスはＳＦ６である、請求項６記載の方法。
- 前記フッ素含有エッチャント前駆体ガスはＣＦ４である、請求項６記載の方法。
- 前記第一のプラズマエッチング工程は前記突起物をマスキングするように作用する複数の堆積物を前記裏面上に生成させる、請求項１～８のいずれか１項記載の方法。
- 前記第二のプラズマエッチング工程はフッ素含有エッチャント前駆体ガスを使用する、請求項１～９のいずれか１項記載の方法。
- 前記フッ素含有エッチャント前駆体ガスはＳＦ６又はＣＦ４である、請求項１０記載の方法。
- 前記プラズマエッチングプロセスは前記基板の厚さを２．５ミクロン以下だけ低減させる、請求項１～１１のいずれか１項記載の方法。
- 前記プラズマエッチングプロセスは前記基板の厚さの低減をもたらし、前記第一のプラズマエッチング工程は前記低減の２０％未満を占める、請求項１～１２のいずれか１項記載の方法。
- 前記平滑化の工程の前に、前記裏面は高さ変動が１００ｎｍ以下であるトポグラフィを有する、請求項１～１３のいずれか１項記載の方法。
- 前記平滑化の工程は、裏面が２５ｎｍ以下の高さ変動を含むトポグラフィを有するように行われる、請求項１～１４のいずれか１項記載の方法。
- 提供される前記シリコン基板は周期的なスクラッチパターンを前記裏面上に有し、前記平滑化の工程は前記周期的なスクラッチパターンを除去するように行われる、請求項１～１５のいずれか１項記載の方法。
- 前記基板は埋め込み特徴部を含み、前記方法は、前記平滑化の工程の後に前記埋め込み特徴部露出プロセスを行う工程をさらに含み、前記平滑化の工程及び前記埋め込み特徴部露出プロセスの工程は共通チャンバ内で逐次的に行われる、請求項１～１６のいずれか１項記載の方法。
- 前記第一のプラズマエッチング工程は２つ以上の異なる第一のエッチングを含み、該第一のエッチングの各々は異なる関連エッチング条件を有し、及び／又は、前記第二のプラズマエッチング工程は２つ以上の異なる第二のエッチングを含み、該第二のエッチングの各々は異なる関連エッチング条件を有する、請求項１～１７のいずれか１項記載の方法。
- 請求項１記載の方法を用いてシリコン基板の表面を平滑化するための装置であって、該装置は、
前記プラズマエッチングプロセスを行うチャンバ、
前記第一のプラズマエッチング工程及び第二のプラズマエッチング工程を行うのに適するプラズマを生成するための１つ以上のプラズマ生成デバイス、及び、
請求項１記載の方法を行うように前記装置を制御するように構成されたコントローラ、
を含む、装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GBGB1620680.7A GB201620680D0 (en) | 2016-12-05 | 2016-12-05 | Method of smoothing a surface |
| GB1620680.7 | 2016-12-05 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2018110217A JP2018110217A (ja) | 2018-07-12 |
| JP7123550B2 true JP7123550B2 (ja) | 2022-08-23 |
Family
ID=58159832
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017232589A Active JP7123550B2 (ja) | 2016-12-05 | 2017-12-04 | 表面平滑化方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US20180158689A1 (ja) |
| EP (1) | EP3331000B1 (ja) |
| JP (1) | JP7123550B2 (ja) |
| KR (1) | KR102517018B1 (ja) |
| CN (1) | CN108231578B (ja) |
| GB (1) | GB201620680D0 (ja) |
| TW (1) | TWI755455B (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11355394B2 (en) * | 2018-09-13 | 2022-06-07 | Applied Materials, Inc. | Wafer dicing using hybrid laser scribing and plasma etch approach with intermediate breakthrough treatment |
| US11731231B2 (en) | 2019-01-28 | 2023-08-22 | Micron Technology, Inc. | Polishing system, polishing pad, and related methods |
| US11282815B2 (en) | 2020-01-14 | 2022-03-22 | Micron Technology, Inc. | Methods of forming microelectronic devices, and related microelectronic devices and electronic systems |
| US11380669B2 (en) | 2020-06-18 | 2022-07-05 | Micron Technology, Inc. | Methods of forming microelectronic devices |
| US11705367B2 (en) | 2020-06-18 | 2023-07-18 | Micron Technology, Inc. | Methods of forming microelectronic devices, and related microelectronic devices, memory devices, electronic systems, and additional methods |
| US11335602B2 (en) | 2020-06-18 | 2022-05-17 | Micron Technology, Inc. | Methods of forming microelectronic devices, and related microelectronic devices and electronic systems |
| US11699652B2 (en) | 2020-06-18 | 2023-07-11 | Micron Technology, Inc. | Microelectronic devices and electronic systems |
| US11557569B2 (en) | 2020-06-18 | 2023-01-17 | Micron Technology, Inc. | Microelectronic devices including source structures overlying stack structures, and related electronic systems |
| US11563018B2 (en) | 2020-06-18 | 2023-01-24 | Micron Technology, Inc. | Microelectronic devices, and related methods, memory devices, and electronic systems |
| US11825658B2 (en) | 2020-08-24 | 2023-11-21 | Micron Technology, Inc. | Methods of forming microelectronic devices and memory devices |
| US11417676B2 (en) | 2020-08-24 | 2022-08-16 | Micron Technology, Inc. | Methods of forming microelectronic devices and memory devices, and related microelectronic devices, memory devices, and electronic systems |
| US11751408B2 (en) | 2021-02-02 | 2023-09-05 | Micron Technology, Inc. | Methods of forming microelectronic devices, and related microelectronic devices, memory devices, and electronic systems |
| EP4202979A1 (en) * | 2021-12-22 | 2023-06-28 | SPTS Technologies Limited | Method of reducing surface roughness |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012521078A (ja) | 2009-03-17 | 2012-09-10 | アイメック | プラズマテクスチャ方法 |
| JP2012182299A (ja) | 2011-03-01 | 2012-09-20 | Hitachi Chem Co Ltd | 半導体基板用研磨液及び半導体基板の研磨方法 |
| JP2015201643A (ja) | 2014-04-04 | 2015-11-12 | エスピーティーエス テクノロジーズ リミティド | エッチング方法 |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5871591A (en) * | 1996-11-01 | 1999-02-16 | Sandia Corporation | Silicon solar cells made by a self-aligned, selective-emitter, plasma-etchback process |
| US6091021A (en) * | 1996-11-01 | 2000-07-18 | Sandia Corporation | Silicon cells made by self-aligned selective-emitter plasma-etchback process |
| DE10004578C1 (de) * | 2000-02-03 | 2001-07-26 | Wacker Siltronic Halbleitermat | Verfahren zur Herstellung einer Halbleiterscheibe mit polierter Kante |
| US6858537B2 (en) * | 2001-09-11 | 2005-02-22 | Hrl Laboratories, Llc | Process for smoothing a rough surface on a substrate by dry etching |
| US7638841B2 (en) * | 2003-05-20 | 2009-12-29 | Fairchild Semiconductor Corporation | Power semiconductor devices and methods of manufacture |
| US20070212888A1 (en) * | 2004-03-29 | 2007-09-13 | Sumitomo Precision Products Co., Ltd. | Silicon Substrate Etching Method |
| US7459100B2 (en) * | 2004-12-22 | 2008-12-02 | Lam Research Corporation | Methods and apparatus for sequentially alternating among plasma processes in order to optimize a substrate |
| US7329586B2 (en) * | 2005-06-24 | 2008-02-12 | Applied Materials, Inc. | Gapfill using deposition-etch sequence |
| CN101016630A (zh) * | 2005-11-14 | 2007-08-15 | 肖特股份公司 | 楔形结构的等离子体刻蚀 |
| JP4786403B2 (ja) * | 2006-04-20 | 2011-10-05 | エルピーダメモリ株式会社 | 半導体装置及びその製造方法 |
| WO2008007944A1 (en) * | 2006-07-12 | 2008-01-17 | Technische Universiteit Eindhoven | Method and device for treating a substrate by means of a plasma |
| EP2097923A1 (en) * | 2006-12-28 | 2009-09-09 | MEMC Electronic Materials, Inc. | Methods for producing smooth wafers |
| US8133819B2 (en) * | 2008-02-21 | 2012-03-13 | Applied Materials, Inc. | Plasma etching carbonaceous layers with sulfur-based etchants |
| US9039908B2 (en) * | 2008-08-27 | 2015-05-26 | Applied Materials, Inc. | Post etch reactive plasma milling to smooth through substrate via sidewalls and other deeply etched features |
| US20110139748A1 (en) * | 2009-12-15 | 2011-06-16 | University Of Houston | Atomic layer etching with pulsed plasmas |
| US9076655B2 (en) * | 2013-01-16 | 2015-07-07 | Stats Chippac, Ltd. | Semiconductor device and method of forming through-silicon-via with sacrificial layer |
| JP6088919B2 (ja) * | 2013-06-28 | 2017-03-01 | 株式会社東芝 | 半導体装置の製造方法 |
| KR102136844B1 (ko) * | 2013-09-30 | 2020-07-22 | 삼성전자 주식회사 | 웨이퍼 가공 방법 및 그 가공 방법을 이용한 반도체 소자 제조방법 |
| US20150099358A1 (en) * | 2013-10-07 | 2015-04-09 | Win Semiconductors Corp. | Method for forming through wafer vias in semiconductor devices |
| CN104576506A (zh) * | 2013-10-22 | 2015-04-29 | 中微半导体设备(上海)有限公司 | 一种刻蚀硅通孔的方法 |
-
2016
- 2016-12-05 GB GBGB1620680.7A patent/GB201620680D0/en not_active Ceased
-
2017
- 2017-12-04 EP EP17275192.7A patent/EP3331000B1/en active Active
- 2017-12-04 TW TW106142394A patent/TWI755455B/zh active
- 2017-12-04 JP JP2017232589A patent/JP7123550B2/ja active Active
- 2017-12-04 US US15/830,969 patent/US20180158689A1/en not_active Abandoned
- 2017-12-05 CN CN201711265604.9A patent/CN108231578B/zh active Active
- 2017-12-05 KR KR1020170165769A patent/KR102517018B1/ko active IP Right Grant
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012521078A (ja) | 2009-03-17 | 2012-09-10 | アイメック | プラズマテクスチャ方法 |
| JP2012182299A (ja) | 2011-03-01 | 2012-09-20 | Hitachi Chem Co Ltd | 半導体基板用研磨液及び半導体基板の研磨方法 |
| JP2015201643A (ja) | 2014-04-04 | 2015-11-12 | エスピーティーエス テクノロジーズ リミティド | エッチング方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20180158689A1 (en) | 2018-06-07 |
| EP3331000B1 (en) | 2021-11-24 |
| CN108231578B (zh) | 2023-05-12 |
| GB201620680D0 (en) | 2017-01-18 |
| JP2018110217A (ja) | 2018-07-12 |
| KR20180064312A (ko) | 2018-06-14 |
| TWI755455B (zh) | 2022-02-21 |
| EP3331000A1 (en) | 2018-06-06 |
| CN108231578A (zh) | 2018-06-29 |
| TW201834059A (zh) | 2018-09-16 |
| KR102517018B1 (ko) | 2023-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7123550B2 (ja) | 表面平滑化方法 | |
| TWI494996B (zh) | 使基板穿孔側壁及其他深度蝕刻特徵結構光滑之後期蝕刻反應電漿研磨 | |
| US6858537B2 (en) | Process for smoothing a rough surface on a substrate by dry etching | |
| TW201517168A (zh) | 橫向修整硬遮罩的方法 | |
| JP7042165B2 (ja) | プラズマエッチング方法及びプラズマダイシング方法 | |
| KR20160130796A (ko) | 기판 표면을 개질하기 위한 지표각 플라즈마 프로세싱 | |
| US20090130960A1 (en) | Method For Producing A Semiconductor Wafer With A Polished Edge | |
| EP2717298B1 (en) | Method of plasma etching | |
| TWI654651B (zh) | 半導體基板之蝕刻方法 | |
| TWI389865B (zh) | 用於電漿處理系統之刻痕停止脈波程序 | |
| KR20030044205A (ko) | 반도체 제조 장치 및 방법 | |
| JP2008263027A (ja) | 基板処理方法 | |
| TWI570804B (zh) | A method of forming a notch at the bottom of the hole during the etching process, and a method of forming the hole | |
| EP4202979A1 (en) | Method of reducing surface roughness | |
| KR101131740B1 (ko) | 원격 플라즈마 발생장치를 이용한 웨이퍼 뒷면 건식 식각 방법 | |
| JP2017183410A5 (ja) | ||
| JP2017107943A (ja) | プラズマ処理装置のクリーニング方法及びクリーニング装置 | |
| WO2014112864A1 (en) | Method of fabricating a bond pad in a semiconductor device | |
| KR101276318B1 (ko) | 원격 플라즈마 발생장치를 이용한 웨이퍼 뒷면 건식 식각 방법 | |
| JP2017079273A (ja) | プラズマ処理方法 | |
| JP2006060089A (ja) | シリコン材のエッチング方法とその装置並びにシリコン成形体 | |
| KR19980070836A (ko) | 실리콘 함유 코팅의 제거 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20200121 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20200203 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20201124 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20211116 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20211118 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220207 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220510 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220531 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220712 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220810 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7123550 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |