JP7103529B2 - 回路基板 - Google Patents
回路基板 Download PDFInfo
- Publication number
- JP7103529B2 JP7103529B2 JP2021549510A JP2021549510A JP7103529B2 JP 7103529 B2 JP7103529 B2 JP 7103529B2 JP 2021549510 A JP2021549510 A JP 2021549510A JP 2021549510 A JP2021549510 A JP 2021549510A JP 7103529 B2 JP7103529 B2 JP 7103529B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit pattern
- circuit
- substrate
- region
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 claims description 68
- 229910052751 metal Inorganic materials 0.000 claims description 41
- 239000002184 metal Substances 0.000 claims description 41
- 229920005989 resin Polymers 0.000 claims description 14
- 239000011347 resin Substances 0.000 claims description 14
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 13
- 229910052802 copper Inorganic materials 0.000 claims description 13
- 239000010949 copper Substances 0.000 claims description 13
- 230000017525 heat dissipation Effects 0.000 description 36
- 238000013461 design Methods 0.000 description 12
- 238000000034 method Methods 0.000 description 10
- 239000000463 material Substances 0.000 description 9
- 238000009826 distribution Methods 0.000 description 8
- 230000001965 increasing effect Effects 0.000 description 8
- 238000005520 cutting process Methods 0.000 description 7
- 238000005530 etching Methods 0.000 description 7
- 238000009413 insulation Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 230000005855 radiation Effects 0.000 description 5
- 239000007769 metal material Substances 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 3
- 239000000470 constituent Substances 0.000 description 2
- 238000001035 drying Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000002708 enhancing effect Effects 0.000 description 2
- 239000000945 filler Substances 0.000 description 2
- 230000020169 heat generation Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000011344 liquid material Substances 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 229910052582 BN Inorganic materials 0.000 description 1
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 239000004640 Melamine resin Substances 0.000 description 1
- 229920000877 Melamine resin Polymers 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229920001807 Urea-formaldehyde Polymers 0.000 description 1
- 235000010724 Wisteria floribunda Nutrition 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920000728 polyester Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 229920005749 polyurethane resin Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229920002050 silicone resin Polymers 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 229920006337 unsaturated polyester resin Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/142—Metallic substrates having insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
- H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
- H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1511—Structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15158—Shape the die mounting substrate being other than a cuboid
- H01L2924/15162—Top view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0313—Organic insulating material
- H05K1/032—Organic insulating material consisting of one material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
- H05K2203/1105—Heating or thermal processing not related to soldering, firing, curing or laminating, e.g. for shaping the substrate or during finish plating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/04—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
- H05K3/043—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by using a moving tool for milling or cutting the conductive material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Ceramic Engineering (AREA)
- Structure Of Printed Boards (AREA)
Description
本発明は、回路基板に関する。
近年、ＩＧＢＴ素子等の電子部品を搭載したパワーモジュールの市場が拡大している。パワーモジュールは、高信頼性・高耐熱が要求される。この種の技術として、これまで放熱機能を有する回路基板（放熱基板ともいう）において様々な開発がなされており、例えば、特許文献１に記載の技術が知られている。特許文献１には、半導体素子をリードフレーム等の支持体に搭載し、支持体と、ヒートシンクに接続される放熱板とを、絶縁樹脂層とで接着したパワーモジュールが開示されている。
近年、そのような回路基板に対して一層高い品質・性能が求められるようになってきた。特に高い放熱性能を有することは、発熱量が大きい電子部品等が実装されることでもあり、回路基板において放熱設計が重要となる。そのような状況において、熱の分布に局所的に高い領域があると、バランスが崩れ、回路基板の反りにつながったりすることから、回路基板の放熱設計において、柔軟な対応を可能とする技術が求められていた。特許文献１に開示の技術では、そのような要求に対して十分に応えられず新たな技術が求められていた。
本発明はこのような状況に鑑みなされたものであって、放熱機能を有する回路基板において、放熱設計の柔軟性を高める技術を提供することを目的とする。
絶縁基板と、
前記絶縁基板上に直接接して設けられた金属の回路パターンと、
を有し、
前記回路パターンは、前記絶縁基板上の第１の領域に形成された第１の回路パターンと、前記絶縁基板上の第２の領域に形成された第２の回路パターンとを有し、
前記第１の領域は、上面視で前記第２の領域を囲んで閉鎖しており、
前記回路パターンの高さをｂ、前記第１の回路パターンと前記第２の回路パターンとの間に設けられた回路間溝部の幅をａとした場合、前記回路間溝部におけるアスペクト比ｂ／ａが０．２以上５以下の領域を有し、
前記高さｂは０．３以上５ｍｍ以下であり、
前記幅ａは、第１の回路パターン及び第２の回路パターンのそれぞれの金属層側面において、高さ方向中央部分間の距離であり、
前記絶縁基板は樹脂基板からなる、回路基板を提供できる。
前記絶縁基板上に直接接して設けられた金属の回路パターンと、
を有し、
前記回路パターンは、前記絶縁基板上の第１の領域に形成された第１の回路パターンと、前記絶縁基板上の第２の領域に形成された第２の回路パターンとを有し、
前記第１の領域は、上面視で前記第２の領域を囲んで閉鎖しており、
前記回路パターンの高さをｂ、前記第１の回路パターンと前記第２の回路パターンとの間に設けられた回路間溝部の幅をａとした場合、前記回路間溝部におけるアスペクト比ｂ／ａが０．２以上５以下の領域を有し、
前記高さｂは０．３以上５ｍｍ以下であり、
前記幅ａは、第１の回路パターン及び第２の回路パターンのそれぞれの金属層側面において、高さ方向中央部分間の距離であり、
前記絶縁基板は樹脂基板からなる、回路基板を提供できる。
本発明によれば、放熱機能を有する回路基板において、放熱設計の柔軟性を高める技術を提供することができる。
以下、本発明の実施の形態について、図面を用いて説明する。
＜放熱基板の概要＞
図１は放熱基板１０の平面図である。図２は放熱基板１０の一部の断面図である。
放熱基板１０は、発熱体の電子部品等を実装する回路基板であって、金属基板１２と、絶縁層１１と、回路パターン２０とで構成されており、図２で示すように下からこの順で積層された積層板（積層体）である。回路パターン２０の上に電子部品等が実装される。回路パターン２０は、図１の平面図（上面視）で略中央部分の領域Ｘに、島形状（「浮島形状」ともいう）の回路パターン（第２の回路パターン１２０）が形成されている。
＜放熱基板の概要＞
図１は放熱基板１０の平面図である。図２は放熱基板１０の一部の断面図である。
放熱基板１０は、発熱体の電子部品等を実装する回路基板であって、金属基板１２と、絶縁層１１と、回路パターン２０とで構成されており、図２で示すように下からこの順で積層された積層板（積層体）である。回路パターン２０の上に電子部品等が実装される。回路パターン２０は、図１の平面図（上面視）で略中央部分の領域Ｘに、島形状（「浮島形状」ともいう）の回路パターン（第２の回路パターン１２０）が形成されている。
放熱基板１０の総厚Ｔ０は、特に限定されないが、例えば、３００μｍ以上５０００μｍ以下であることが好ましく、１０００μｍ以上４０００μｍ以下であることがより好ましい。
＜金属基板１２＞
金属基板１２は、金属材料で構成された層であって、本実施形態では、この上面に絶縁層１１が形成され、下面に放熱フィンやラジエータなどの放熱手段（図示せず）が適宜取り付けられる。
金属基板１２は、金属材料で構成された層であって、本実施形態では、この上面に絶縁層１１が形成され、下面に放熱フィンやラジエータなどの放熱手段（図示せず）が適宜取り付けられる。
金属基板１２を構成する金属材料としては、特定の種類に限定されないが、例えば、銅、銅合金、アルミニウム、アルミニウム合金などを用いることができる。
金属基板１２の厚さＴ１は、特に限定されないが、放熱基板１０で積層される要素（絶縁層１１、金属基板１２、回路パターン２０）の中で最も厚く、総厚Ｔ０に対して１０～９０％が好ましい。
金属基板１２の厚さＴ１の上限値は、例えば、２０．０ｍｍ以下であり、好ましくは５．０ｍｍ以下である。この上限値以下の厚さＴ１の金属基板１２を用いることで、放熱基板１０全体としての薄型化を行うことができる。また、放熱基板１０の外形加工や切り出し加工等における加工性を向上させることができる。
また、金属基板１２の厚さＴ１の下限値は、例えば、０．１ｍｍ以上であり、好ましくは０．５ｍｍ以上であり、さらに好ましくは１．０ｍｍ以上である。この下限値以上の金属基板１２を用いることで、放熱基板１０全体としての放熱性を向上させることができる。
また、金属基板１２の厚さＴ１の下限値は、例えば、０．１ｍｍ以上であり、好ましくは０．５ｍｍ以上であり、さらに好ましくは１．０ｍｍ以上である。この下限値以上の金属基板１２を用いることで、放熱基板１０全体としての放熱性を向上させることができる。
＜絶縁層１１＞
絶縁層１１は、主として樹脂材料で構成された樹脂基板の層であって、金属基板１２と回路パターン２０とを絶縁する機能を有する。なお、絶縁層１１として、樹脂基板の代わりにセラミック基板（窒化アルミ基板や窒化ケイ素基板など）が用いられてもよい。
絶縁層１１は、主として樹脂材料で構成された樹脂基板の層であって、金属基板１２と回路パターン２０とを絶縁する機能を有する。なお、絶縁層１１として、樹脂基板の代わりにセラミック基板（窒化アルミ基板や窒化ケイ素基板など）が用いられてもよい。
絶縁層１１を構成する樹脂材料としては、特定の種類に限定されないが、例えば、熱硬化性樹脂である、エポキシ樹脂、フェノール樹脂、ユリア樹脂、メラミン樹脂、ポリエステル（不飽和ポリエステル）樹脂、ポリイミド樹脂、シリコーン樹脂、ポリウレタン樹脂等が挙げられる。なお、樹脂材料には、これらの樹脂のうちの１種または２種以上を混合して用いることができる。
絶縁層１１を構成する樹脂材料中には、電気絶縁性かつ高熱伝導性を有する粒子で構成されるフィラーを混合することもできる。かかるフィラーの粒子の構成材料としては、例えば、アルミナ等の金属酸化物、窒化ホウ素等の窒化物が挙げられる。
絶縁層１１の厚さＴ２は目的に合わせて適宜設定されるが、機械的強度や耐熱性の向上を図りつつ、電子部品からの熱をより効果的に金属基板１２へ伝えることができる観点から、絶縁層１１の厚さＴ２は４０μｍ以上４００μｍ以下が好ましく、放熱基板１０全体における放熱性と絶縁性のバランスがより一層優れる観点から、８０μｍ以上３００μｍ以下に設定することがより好ましい。絶縁層１１の厚さＴ２を上記上限値以下とすることで、電子部品からの熱を金属基板１２に伝達させやすくすることができる。また、絶縁層１１の厚さＴ２を上記下限値以上とすることで、金属基板１２と絶縁層１１との熱膨張率差による熱応力の発生を絶縁層１１で緩和することが十分にできる。さらに、放熱基板１０の絶縁性が向上する。
＜回路パターン２０＞
回路パターン２０は、導電性を有する金属材料で構成されており、例えば半田により発熱体の電子部品（ＬＥＤ等）と電気的に接続される。回路パターン２０を構成する金属材料には、例えば、銅を好適に用いることができる。これにより、回路パターン２０は、比較的抵抗値が小さくなる。なお、回路パターン２０は、その少なくとも一部がソルダーレジスト層で覆われていてもよい。
回路パターン２０は、導電性を有する金属材料で構成されており、例えば半田により発熱体の電子部品（ＬＥＤ等）と電気的に接続される。回路パターン２０を構成する金属材料には、例えば、銅を好適に用いることができる。これにより、回路パターン２０は、比較的抵抗値が小さくなる。なお、回路パターン２０は、その少なくとも一部がソルダーレジスト層で覆われていてもよい。
回路パターン２０は、例えば、絶縁層１１の絶縁層上面１１ａに積層された金属層を切削及びエッチングにより所定のパターンに加工することにより形成される。形成プロセスについては図４において後述するが、本実施形態では金属層２０Ａとして圧延銅が用いられる。
回路パターン２０の厚さＴ３の下限値は、例えば、０．３ｍｍ以上である。このような数値以上であれば、高電流を要する用途であっても、回路パターンの発熱を抑えることができる。また、回路パターン２０の厚さＴ３の上限値は、例えば、５．０ｍｍ以下であり、好ましくは４．０ｍｍ以下であり、さらに好ましくは３．０ｍｍ以下である。このような数値以下であれば、回路加工性を向上させることができ、また、基板全体としての薄型化を図ることができる。
＜島形状の回路パターン形状＞
図３を参照して、回路パターン２０の具体的な形状、特に図１の領域Ｘに示す島形状の回路パターンについて説明する。図３は島形状の回路パターンを拡大して示した図であり、図３（ａ）～（ｃ）の３種類に態様について示している。
図３を参照して、回路パターン２０の具体的な形状、特に図１の領域Ｘに示す島形状の回路パターンについて説明する。図３は島形状の回路パターンを拡大して示した図であり、図３（ａ）～（ｃ）の３種類に態様について示している。
まず図３（ａ）を参照して、基本的な態様を説明する。
回路パターン２０は、絶縁層１１上の第１の領域に形成された第１の回路パターン１０１と、絶縁層１１上の第２の領域に形成された第２の回路パターン１２０とを有し、上面視において、第１の領域（すなわち第１の回路パターン１０１）は、第２の領域（すなわち第２の回路パターン１２０）を囲んで閉鎖している。ここで、絶縁層１１上の第１の領域とは、絶縁層上面１１ａと第１の回路パターン１０１との界面を言う。また、第２の領域とは、絶縁層上面１１ａと第２の回路パターン１２０との界面を言う。
回路パターン２０は、絶縁層１１上の第１の領域に形成された第１の回路パターン１０１と、絶縁層１１上の第２の領域に形成された第２の回路パターン１２０とを有し、上面視において、第１の領域（すなわち第１の回路パターン１０１）は、第２の領域（すなわち第２の回路パターン１２０）を囲んで閉鎖している。ここで、絶縁層１１上の第１の領域とは、絶縁層上面１１ａと第１の回路パターン１０１との界面を言う。また、第２の領域とは、絶縁層上面１１ａと第２の回路パターン１２０との界面を言う。
具体的には、第２の回路パターン１２０は、平面視で四角環状に形成された回路間溝部１１０によって、第１の回路パターン１０１と分離された形状（すなわち島形状）を呈している。回路間溝部１１０は、回路パターン２０が形成されておらず、絶縁層１１の絶縁層上面１１ａが露わになっている領域である。回路間溝部１１０の幅は一定でもよいし、場所により異なってもよい。
ここで、第１の回路パターン１０１と回路間溝部１１０の境界を上面視で見たときの外郭線を内側外郭線１０１ａとする。第２の回路パターン１２０と回路間溝部１１０の境界を上面視で見たときの外郭線を外側外郭線１２０ｂとする。第１の回路パターン１０１の内側外郭線１０１ａにより囲まれた領域の面積をＳ１、第２の回路パターン１２０の外側外郭線１２０ｂで囲まれた面積をＳ２とする。このとき、面積Ｓ１に対する面積Ｓ２の比Ｓ２／Ｓ１が０．１以上０．９以下である。
なお、本実施形態では、図４の製造プロセスで説明するように、切削およびエッチングにより、絶縁層１１上に設けられた圧延銅の金属層２０Ａを効率的に加工し、所望の回路パターン２０に形成することができる。
例えば、回路パターン２０の高さ（厚さ）をｂ、回路間溝部１１０の幅をａとする。ただし、幅ａは、第１の回路パターン１０１及び第２の回路パターン１２０のそれぞれの金属層側面において、高さ方向中央部分間の距離とする。この条件において、アスペクト比ｂ／ａが０．２以上５以下の領域を有する。言い換えると、その領域は、第１の回路パターン１０１や第２の回路パターン１２０の高さＤ（ｂ）に対して回路間溝部１１０の幅ａが相対的に狭い領域である。
このように、回路間溝部１１０を従来と比較して狭い幅で設けることができるので、第２の回路パターン１２０の形状の自由度が高くなる。すなわち、放熱設計の自由度が高まり、回路パターン２０に電子部品等を実装し駆動させたときの放熱基板１０全体の熱分布のコントロール性が向上する。
なお、上述のように、第１の回路パターン１０１が回路間溝部１１０を挟んで第２の回路パターン１２０を囲んで閉鎖しているが、第１の回路パターン１０１や第２の回路パターン１２０の高さは一定でなくともよい。例えば、一部が凹状に薄く形成されてもよく、これによって放熱基板１０の熱分布をコントロールできる。
つぎに図３（ｂ）を参照して、回路パターン２０に形成される島形状の変形例１を説明する。
変形例１の回路パターン２０において、第１の回路パターン２０１に囲まれる第２の回路パターン２２０は、独立して左右に並んで形成された第２の回路パターン（１）２２１と第２の回路パターン（２）２２２とを有し、それらは回路間溝部２１０で分離されている。
変形例１の回路パターン２０において、第１の回路パターン２０１に囲まれる第２の回路パターン２２０は、独立して左右に並んで形成された第２の回路パターン（１）２２１と第２の回路パターン（２）２２２とを有し、それらは回路間溝部２１０で分離されている。
変形例１においても、回路間溝部２１０を従来と比較して狭い幅で設けることができるので、第２の回路パターン２２０（第２の回路パターン（１）２２１および第２の回路パターン（２）２２２）の形状の自由度が高くなる。すなわち、放熱設計の自由度が高まり、回路パターン２０に電子部品等を実装し駆動させたときの放熱基板１０全体の熱分布のコントロール性が向上する。なお、島形状の回路パターンの数として、３個以上が設けられてもよい。また、島形状の各回路パターンの大きさや形状は異なってもよい。すなわち要求される熱分布を考慮した設計に応じて適当な大きさ・形状を選択することができる。
図３（ｃ）を参照して、回路パターン２０に形成される島形状の変形例２を説明する。
変形例２の回路パターン２０において、第１の回路パターン３０１に囲まれる第２の回路パターン３２０は、第１の回路パターン３０１に第１の回路間溝部３１１により分離されて囲まれる第２の回路パターン（１）３２１と、第２の回路パターン（１）３２１に第２の回路間溝部３１２により分離されて囲まれる第２の回路パターン（２）３２２と、を有する。すなわち、上面視において、島形状の第２の回路パターン（１）３２１の内方領域にさらに島形状の第２の回路パターン（２）３２２が設けられている。なお、第２の回路パターン（２）３２２の内方領域にさらに別の島形状の回路パターンが形成されてもよい。また、第２の回路パターン（１）３２１の内方領域に形成される第２の回路パターン（２）３２２は、複数でもよい。
変形例２の回路パターン２０において、第１の回路パターン３０１に囲まれる第２の回路パターン３２０は、第１の回路パターン３０１に第１の回路間溝部３１１により分離されて囲まれる第２の回路パターン（１）３２１と、第２の回路パターン（１）３２１に第２の回路間溝部３１２により分離されて囲まれる第２の回路パターン（２）３２２と、を有する。すなわち、上面視において、島形状の第２の回路パターン（１）３２１の内方領域にさらに島形状の第２の回路パターン（２）３２２が設けられている。なお、第２の回路パターン（２）３２２の内方領域にさらに別の島形状の回路パターンが形成されてもよい。また、第２の回路パターン（１）３２１の内方領域に形成される第２の回路パターン（２）３２２は、複数でもよい。
変形例２においても、第１の回路間溝部３１１及び第２の回路間溝部３１２を従来と比較して狭い幅で設けることができるので、第２の回路パターン３２０（第２の回路パターン（１）３２１および第２の回路パターン（２）３２２）の形状の自由度が高くなる。すなわち、放熱設計の自由度が高まり、回路パターン２０に電子部品等を実装し駆動させたときの放熱基板１０全体の熱分布のコントロール性が向上する。
＜放熱基板１０の製造方法＞
図４は放熱基板１０の製造プロセスを示すチャート図である。本図を参照して放熱基板１０の製造方法を説明する。
図４は放熱基板１０の製造プロセスを示すチャート図である。本図を参照して放熱基板１０の製造方法を説明する。
（Ｓ１０：積層体準備工程）
下から順に金属基板１２と、絶縁層１１と、金属層２０Ａとが積層された積層板１０Ａを用意する。金属層２０Ａが、以下の工程により加工することで回路パターン２０となる。
積層板１０Ａの製造方法は、公知の手法を用いることができる。例えば、金属基板１２をキャリアとして、厚さＴ１の金属基板１２上に、絶縁層１１の構成材料としての液状材料（ワニス状材料）を、例えばスプレー法等により付与する。
その後、金属基板１２上の液状材料は自然乾燥または強制乾燥により乾燥される。これにより、厚さＴ２の絶縁層１１が得られる。このとき絶縁層１１が完全に硬化していない状態（いわゆるＢステージの状態）であってもよい。
下から順に金属基板１２と、絶縁層１１と、金属層２０Ａとが積層された積層板１０Ａを用意する。金属層２０Ａが、以下の工程により加工することで回路パターン２０となる。
積層板１０Ａの製造方法は、公知の手法を用いることができる。例えば、金属基板１２をキャリアとして、厚さＴ１の金属基板１２上に、絶縁層１１の構成材料としての液状材料（ワニス状材料）を、例えばスプレー法等により付与する。
その後、金属基板１２上の液状材料は自然乾燥または強制乾燥により乾燥される。これにより、厚さＴ２の絶縁層１１が得られる。このとき絶縁層１１が完全に硬化していない状態（いわゆるＢステージの状態）であってもよい。
つぎに、絶縁層１１（すなわち絶縁層上面１１ａ）上に厚さＴ３’の金属層２０Ａを形成する。すなわち、絶縁層１１の絶縁層上面１１ａに、回路パターン２０となる金属層２０Ａ、例えば圧延銅を熱圧プレス等により積層する。これにより、積層板１０Ａが得られる。金属層２０Ａの厚さＴ３’は、後述するエッチング工程を考慮して設定される。
（Ｓ１２：回路パターン切削工程）
つづいて、ルータを用いて、上述の積層板１０Ａの金属層２０Ａを所望のパターンとなるように切削する。このパターンには、島形状となる第２の回路パターン１２０に対応する形状も含まれる。パターンでない部分については、所定厚さの金属層（薄銅部２０Ｂ１）を残すことで、絶縁層１１上には暫定回路パターン２０Ｂが形成される。すなわち、切削で全てのパターンを形成すると、絶縁層１１を破損させる虞があるので、余裕を持たせて一部厚さの金属層（薄銅部２０Ｂ１）を残存させる。これにより、暫定回路パターン２０Ｂを有する積層板１０Ｂが得られる。
つづいて、ルータを用いて、上述の積層板１０Ａの金属層２０Ａを所望のパターンとなるように切削する。このパターンには、島形状となる第２の回路パターン１２０に対応する形状も含まれる。パターンでない部分については、所定厚さの金属層（薄銅部２０Ｂ１）を残すことで、絶縁層１１上には暫定回路パターン２０Ｂが形成される。すなわち、切削で全てのパターンを形成すると、絶縁層１１を破損させる虞があるので、余裕を持たせて一部厚さの金属層（薄銅部２０Ｂ１）を残存させる。これにより、暫定回路パターン２０Ｂを有する積層板１０Ｂが得られる。
（Ｓ１４：エッチング工程）
さらに、暫定回路パターン２０Ｂを有する積層板１０Ｂをエッチング処理することで、残存している金属層（薄銅部２０Ｂ１）を溶かし、所望のパターンを形成することで最終的な回路パターン２０、すなわち、第２の回路パターン１２０や回路間溝部１１０を含むパターンが得られる。これによって、放熱基板１０Ｃが得られる。なお、エッチング工程では、溶かすべき薄銅部２０Ｂ１の厚さが事前の切削工程により十分薄くなっているため、回路パターン２０を形成する際に形成されるスソ引き形状は、回路パターン２０と絶縁層上面１１ａの界面付近の非常に僅かな領域のみとなる。
さらに、暫定回路パターン２０Ｂを有する積層板１０Ｂをエッチング処理することで、残存している金属層（薄銅部２０Ｂ１）を溶かし、所望のパターンを形成することで最終的な回路パターン２０、すなわち、第２の回路パターン１２０や回路間溝部１１０を含むパターンが得られる。これによって、放熱基板１０Ｃが得られる。なお、エッチング工程では、溶かすべき薄銅部２０Ｂ１の厚さが事前の切削工程により十分薄くなっているため、回路パターン２０を形成する際に形成されるスソ引き形状は、回路パターン２０と絶縁層上面１１ａの界面付近の非常に僅かな領域のみとなる。
＜実施形態の効果＞
実施形態の特徴および効果をまとめると次の通りである。
（１）放熱基板１０（回路基板）は、
絶縁層１１（絶縁基板）と、
絶縁層１１上に直接接して設けられた金属の回路パターン２０と、
を有し、
回路パターン２０は、絶縁層１１上の第１の領域に形成された第１の回路パターン１０１と、絶縁層１１上の第２の領域に形成された第２の回路パターン１２０とを有し、
第１の領域（すなわち第１の回路パターン１０１）は、上面視で第２の領域（すなわち第２の回路パターン１２０）を囲んで閉鎖している。
回路パターン２０において、上面視において内方領域に回路間溝部１１０で分離された島形状の第２の回路パターン１２０を設けることで、放熱基板１０の放熱コントロールの柔軟性（すなわち設計上の自由度）が得られる。具体的には、第２の回路パターン１２０を設ける際に、それを囲む第１の回路パターン１０１に開放部分（不連続部分）を設ける必要がない。その結果、電子部品等が実装されたときに、放熱基板１０の温度分布が局所的に大きくならない構成を実現できる。
（２）放熱基板１０において、第２の領域の外側外郭線（第２の回路パターン１２０の外側外郭線１２０ｂ）によって囲まれる領域の面積をＳ２、第１の領域の内側外郭線（第１の回路パターン１０１の内側外郭線２０ａ）によって囲まれる面積をＳ１としたときに、Ｓ２／Ｓ１が０．１以上０．９以下である。
回路間溝部１１０の幅を狭くすることができるため、島形状の設計自由度が高くなり、放熱設計の柔軟性を向上させることができる。
（３）放熱基板１０において、絶縁層１１は樹脂基板からなる。
上述のように、放熱設計の自由度が高まることで、絶縁層１１が樹脂基板であるような場合でも、金属層である回路パターン２０と樹脂基板の絶縁層１１の線膨張係数の違いによる反り等の発生を抑制できる。
（４）放熱基板１０において、回路パターン２０は圧延銅からなる。
回路パターン２０が圧延銅のように熱伝導率が高い素材であっても、放熱設計の自由度が高く、高い意放熱性能を実現できる。また、絶縁層１１の素材として、圧延銅の線膨張係数との差が大きい場合でも、電子部品等の実装時において発生する熱分布を平均化できるため、反り等の発生の予測等が容易になり、対策がし易くなる。
実施形態の特徴および効果をまとめると次の通りである。
（１）放熱基板１０（回路基板）は、
絶縁層１１（絶縁基板）と、
絶縁層１１上に直接接して設けられた金属の回路パターン２０と、
を有し、
回路パターン２０は、絶縁層１１上の第１の領域に形成された第１の回路パターン１０１と、絶縁層１１上の第２の領域に形成された第２の回路パターン１２０とを有し、
第１の領域（すなわち第１の回路パターン１０１）は、上面視で第２の領域（すなわち第２の回路パターン１２０）を囲んで閉鎖している。
回路パターン２０において、上面視において内方領域に回路間溝部１１０で分離された島形状の第２の回路パターン１２０を設けることで、放熱基板１０の放熱コントロールの柔軟性（すなわち設計上の自由度）が得られる。具体的には、第２の回路パターン１２０を設ける際に、それを囲む第１の回路パターン１０１に開放部分（不連続部分）を設ける必要がない。その結果、電子部品等が実装されたときに、放熱基板１０の温度分布が局所的に大きくならない構成を実現できる。
（２）放熱基板１０において、第２の領域の外側外郭線（第２の回路パターン１２０の外側外郭線１２０ｂ）によって囲まれる領域の面積をＳ２、第１の領域の内側外郭線（第１の回路パターン１０１の内側外郭線２０ａ）によって囲まれる面積をＳ１としたときに、Ｓ２／Ｓ１が０．１以上０．９以下である。
回路間溝部１１０の幅を狭くすることができるため、島形状の設計自由度が高くなり、放熱設計の柔軟性を向上させることができる。
（３）放熱基板１０において、絶縁層１１は樹脂基板からなる。
上述のように、放熱設計の自由度が高まることで、絶縁層１１が樹脂基板であるような場合でも、金属層である回路パターン２０と樹脂基板の絶縁層１１の線膨張係数の違いによる反り等の発生を抑制できる。
（４）放熱基板１０において、回路パターン２０は圧延銅からなる。
回路パターン２０が圧延銅のように熱伝導率が高い素材であっても、放熱設計の自由度が高く、高い意放熱性能を実現できる。また、絶縁層１１の素材として、圧延銅の線膨張係数との差が大きい場合でも、電子部品等の実装時において発生する熱分布を平均化できるため、反り等の発生の予測等が容易になり、対策がし易くなる。
図５に実施例及び比較例の断面構造の写真を示す。図５（ａ）は上述した実施形態で示した切削及びエッチングを用いて回路パターン２０を形成して製造した放熱基板１０である（実施例）。図５（ｂ）は、従来の一般的なエッチングのみを用いて回路パターン２０を形成して製造した放熱基板である（比較例）。ここでは、回路断面の写真を比較可能に上下に並べて配置している。これら写真では回路パターン２０の幅、より具体的には金属層下面２２（絶縁層１１との界面）の幅を１ｍｍになるように形成している。
図５（ｂ）に示す比較例では、側面部分が全体にわたりスソ引き形状（略富士山形状）となり、回路パターン２０の上面の面積が狭くなっている。一方、図５（ａ）に示す実施例では、側面部分のスソ引き形状（図３のスソ引き部２３ａ）の領域が僅かで有り、大部分が直線（図３の直線部２３ｂ）となっている。したがって、上述したように、従来より回路パターン２０の密集化が可能となる。
すなわち、実施例では、絶縁層上面１１ａと回路パターン２０との界面付近に形成されるスソ引き形状を小さくできるため、回路間溝部１１０の幅を狭くすることができる。その結果、上述のような面積Ｓ１に対する面積Ｓ２の比Ｓ２／Ｓ１が０．１以上０．９以下である構成を実現できる。すなわち、回路間溝部１１０の幅を狭くすることができるため、島形状の設計自由度が高くなり、放熱設計の柔軟性を向上させることができる。
以上、本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
この出願は、２０２０年６月３日に出願された日本出願特願２０２０－０９６７２９号を基礎とする優先権を主張し、その開示の全てをここに取り込む。
１０ 放熱基板
１１ 絶縁層
１１ａ 絶縁層上面
１２ 金属基板
２０ 回路パターン
２０Ａ、２０Ｂ 金属層
１０１、２０１ 第１の回路パターン
１０１ａ 内側外郭線
１１０、２１０ 回路間溝部
１２０、２２０、３２０ 第２の回路パターン
１２０ｂ 外側外郭線
２２１、３２１ 第２の回路パターン（１）
２２２、３２２ 第２の回路パターン（２）
３１１ 第１の回路間溝部
３１２ 第２の回路間溝部
１１ 絶縁層
１１ａ 絶縁層上面
１２ 金属基板
２０ 回路パターン
２０Ａ、２０Ｂ 金属層
１０１、２０１ 第１の回路パターン
１０１ａ 内側外郭線
１１０、２１０ 回路間溝部
１２０、２２０、３２０ 第２の回路パターン
１２０ｂ 外側外郭線
２２１、３２１ 第２の回路パターン（１）
２２２、３２２ 第２の回路パターン（２）
３１１ 第１の回路間溝部
３１２ 第２の回路間溝部
Claims (3)
- 絶縁基板と、
前記絶縁基板上に直接接して設けられた金属の回路パターンと、
を有し、
前記回路パターンは、前記絶縁基板上の第１の領域に形成された第１の回路パターンと、前記絶縁基板上の第２の領域に形成された第２の回路パターンとを有し、
前記第１の領域は、上面視で前記第２の領域を囲んで閉鎖しており、
前記回路パターンの高さをｂ、前記第１の回路パターンと前記第２の回路パターンとの間に設けられた回路間溝部の幅をａとした場合、前記回路間溝部におけるアスペクト比ｂ／ａが０．２以上５以下の領域を有し、
前記高さｂは０．３以上５ｍｍ以下であり、
前記幅ａは、第１の回路パターン及び第２の回路パターンのそれぞれの金属層側面において、高さ方向中央部分間の距離であり、
前記絶縁基板は樹脂基板からなる、
回路基板。 - 前記第１の領域の内側外郭線によって囲まれる面積をＳ１、前記第２の領域の外側外郭線によって囲まれる領域の面積をＳ２としたときに、Ｓ２／Ｓ１が０．１以上０．９以下である、請求項１に記載の回路基板。
- 前記金属は圧延銅からなる、請求項１または２に記載の回路基板。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020096729 | 2020-06-03 | ||
| JP2020096729 | 2020-06-03 | ||
| PCT/JP2021/018362 WO2021246136A1 (ja) | 2020-06-03 | 2021-05-14 | 回路基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2021246136A1 JPWO2021246136A1 (ja) | 2021-12-09 |
| JP7103529B2 true JP7103529B2 (ja) | 2022-07-20 |
Family
ID=78830894
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2021549510A Active JP7103529B2 (ja) | 2020-06-03 | 2021-05-14 | 回路基板 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20230254970A1 (ja) |
| EP (1) | EP4163961A4 (ja) |
| JP (1) | JP7103529B2 (ja) |
| CN (1) | CN115702490A (ja) |
| WO (1) | WO2021246136A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101682972B1 (ko) * | 2015-06-04 | 2016-12-20 | 이재형 | 동아줄을 이용한 황토길 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000091784A (ja) | 1998-09-07 | 2000-03-31 | Denso Corp | 電子装置及び電子装置の放射ノイズ低減方法 |
| JP2007088272A (ja) | 2005-09-22 | 2007-04-05 | Hitachi Metals Ltd | セラミックス回路基板およびこれを用いたモジュール |
| JP2010238755A (ja) | 2009-03-30 | 2010-10-21 | Murata Mfg Co Ltd | ランド構造 |
| JP2011205151A (ja) | 2011-07-19 | 2011-10-13 | Fujitsu Ltd | プリント配線板およびプリント基板ユニット並びに電子機器 |
| JP2013229377A (ja) | 2012-04-24 | 2013-11-07 | Kyocera Corp | 回路基板およびそれを用いた電子装置 |
| WO2017056360A1 (ja) | 2015-09-28 | 2017-04-06 | 株式会社 東芝 | 回路基板および半導体装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59106188A (ja) * | 1982-12-10 | 1984-06-19 | マスプロ電工株式会社 | プリント基板 |
| FI117234B (fi) * | 2004-05-17 | 2006-07-31 | Aspocomp Technology Oy | Piirilevy, valmistusmenetelmä ja elektroninen laite |
| JP2011216619A (ja) | 2010-03-31 | 2011-10-27 | Nippon Steel Chem Co Ltd | 積層構造体及びその製造方法 |
| JP5539800B2 (ja) * | 2010-07-07 | 2014-07-02 | 日本特殊陶業株式会社 | 配線基板の中間製品及び配線基板の製造方法 |
| JP6344197B2 (ja) * | 2014-10-30 | 2018-06-20 | 富士電機株式会社 | 半導体装置 |
| JP7209181B2 (ja) | 2018-12-18 | 2023-01-20 | パナソニックＩｐマネジメント株式会社 | 電気掃除機 |
-
2021
- 2021-05-14 US US18/007,876 patent/US20230254970A1/en active Pending
- 2021-05-14 EP EP21817320.1A patent/EP4163961A4/en active Pending
- 2021-05-14 WO PCT/JP2021/018362 patent/WO2021246136A1/ja unknown
- 2021-05-14 CN CN202180039959.4A patent/CN115702490A/zh active Pending
- 2021-05-14 JP JP2021549510A patent/JP7103529B2/ja active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000091784A (ja) | 1998-09-07 | 2000-03-31 | Denso Corp | 電子装置及び電子装置の放射ノイズ低減方法 |
| JP2007088272A (ja) | 2005-09-22 | 2007-04-05 | Hitachi Metals Ltd | セラミックス回路基板およびこれを用いたモジュール |
| JP2010238755A (ja) | 2009-03-30 | 2010-10-21 | Murata Mfg Co Ltd | ランド構造 |
| JP2011205151A (ja) | 2011-07-19 | 2011-10-13 | Fujitsu Ltd | プリント配線板およびプリント基板ユニット並びに電子機器 |
| JP2013229377A (ja) | 2012-04-24 | 2013-11-07 | Kyocera Corp | 回路基板およびそれを用いた電子装置 |
| WO2017056360A1 (ja) | 2015-09-28 | 2017-04-06 | 株式会社 東芝 | 回路基板および半導体装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101682972B1 (ko) * | 2015-06-04 | 2016-12-20 | 이재형 | 동아줄을 이용한 황토길 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN115702490A (zh) | 2023-02-14 |
| JPWO2021246136A1 (ja) | 2021-12-09 |
| EP4163961A1 (en) | 2023-04-12 |
| US20230254970A1 (en) | 2023-08-10 |
| EP4163961A4 (en) | 2024-06-26 |
| WO2021246136A1 (ja) | 2021-12-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10957652B2 (en) | Circuit board | |
| KR100186331B1 (ko) | 적층형 패키지 | |
| US7368819B2 (en) | Multilayer printed wiring board and multilayer printed circuit board | |
| JPH08340061A (ja) | ボール・グリッド・アレイ・パッケージ | |
| US20100103623A1 (en) | Low-temperature-cofired-ceramic package and method of manufacturing the same | |
| US8811031B2 (en) | Multichip module and method for manufacturing the same | |
| KR102250997B1 (ko) | 반도체 패키지 | |
| KR20140021910A (ko) | 코어기판 및 이를 이용한 인쇄회로기판 | |
| JP2002151633A (ja) | 樹脂封止型半導体装置 | |
| WO2022009527A1 (ja) | 回路基板及びこれを用いた回路モジュール | |
| JP3813540B2 (ja) | 半導体装置の製造方法及び半導体装置及び半導体装置ユニット | |
| JP7103529B2 (ja) | 回路基板 | |
| JP2008251671A (ja) | 放熱基板およびその製造方法および電子部品モジュール | |
| JP2000077576A (ja) | 半導体装置及びその製造方法 | |
| JP2010093292A (ja) | 回路装置 | |
| JP7052923B2 (ja) | 回路基板 | |
| JP5381175B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2007227762A (ja) | 半導体装置及びこれを備えた半導体モジュール | |
| JP7052935B1 (ja) | 回路基板 | |
| JP2021177535A (ja) | 回路基板の製造方法 | |
| JPH07321471A (ja) | 多層基板 | |
| JP2007188930A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2007067117A (ja) | 回路装置 | |
| KR101164414B1 (ko) | 절연층 적층을 이용하여 열방출 효과가 우수한 방열 인쇄회로기판 및 그 제조 방법 | |
| JPH10125831A (ja) | ヒートシンク放熱フィン |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210823 |
|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20210823 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20211214 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220204 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220510 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220517 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220607 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220620 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 7103529 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |