JP7068381B2 - アライメント装置、成膜装置、アライメント方法、電子デバイスの製造方法、プログラム及び記憶媒体 - Google Patents

アライメント装置、成膜装置、アライメント方法、電子デバイスの製造方法、プログラム及び記憶媒体 Download PDF

Info

Publication number
JP7068381B2
JP7068381B2 JP2020083339A JP2020083339A JP7068381B2 JP 7068381 B2 JP7068381 B2 JP 7068381B2 JP 2020083339 A JP2020083339 A JP 2020083339A JP 2020083339 A JP2020083339 A JP 2020083339A JP 7068381 B2 JP7068381 B2 JP 7068381B2
Authority
JP
Japan
Prior art keywords
substrate
mark
mask
position information
board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020083339A
Other languages
English (en)
Other versions
JP2021178986A (ja
Inventor
康信 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Tokki Corp
Original Assignee
Canon Tokki Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Tokki Corp filed Critical Canon Tokki Corp
Priority to JP2020083339A priority Critical patent/JP7068381B2/ja
Priority to KR1020210052768A priority patent/KR102505828B1/ko
Priority to CN202110480488.2A priority patent/CN113637948B/zh
Publication of JP2021178986A publication Critical patent/JP2021178986A/ja
Application granted granted Critical
Publication of JP7068381B2 publication Critical patent/JP7068381B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/682Mask-wafer alignment
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04Coating on selected surface areas, e.g. using masks
    • C23C14/042Coating on selected surface areas, e.g. using masks using masks
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/24Vacuum evaporation
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/54Controlling or regulating the coating process
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04Coating on selected surface areas, e.g. using masks
    • C23C16/042Coating on selected surface areas, e.g. using masks using masks
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52Controlling or regulating the coating process
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67242Apparatus for monitoring, sorting or marking
    • H01L21/67259Position monitoring, e.g. misposition detection or presence detection
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/681Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10Deposition of organic active material
    • H10K71/16Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H10K71/166Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using selective deposition, e.g. using a mask
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10Deposition of organic active material
    • H10K71/191Deposition of organic active material characterised by provisions for the orientation or alignment of the layer to be deposited

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Physical Vapour Deposition (AREA)
  • Electroluminescent Light Sources (AREA)

Description

本発明は、アライメント装置、成膜装置、アライメント方法、電子デバイスの製造方法、プログラム及び記憶媒体に関する。
有機EL表示装置(有機ELディスプレイ)等の製造においては、蒸着用のマスクを用いて蒸着材料を基板に蒸着させることがある。特許文献1では、マスクを用いた蒸着処理を行うにあたって、基板とマスクのアライメントを行うことが開示されている。
特開2019-189943号公報
ところで、フルカラー表示を行う有機EL表示装置では、一般的に、赤(R)、緑(G)、青(B)の発光色毎に塗分け蒸着を行うことがあるが、混色の防止や高精細化等の観点から、これらの塗り分けは高精度に行われることが望ましい。そのため、基板とマスクのアライメントの精度の改善が望まれる。
本発明は、基板とマスクのアライメントの精度を向上する技術を提供することを目的とする。
本発明の一側面としてのアライメント装置は、マスクに設けられた第1マスクマーク及び第2マスクマーク、並びに前記第1マスクマークに対応して基板に設けられた第1基板マークを検知する検知手段と、前記検知手段によって検知された前記第1基板マークの位置情報に基づいて、前記第2マスクマークに対応する前記基板上の仮想位置情報を設定する設定手段と、前記検知手段によって検知された前記第1マスクマーク、前記第2マスクマーク及び前記第1基板マークの位置情報と、前記仮想位置情報と、に基づいて、前記基板及び前記マスクの相対的な位置調整を行う位置調整手段と、を備える、ことを特徴とする。
本発明によれば、基板とマスクのアライメントの精度を向上することができる。
一実施形態に係る電子デバイスの製造装置の構成の一部を模式的に示す平面図。 一実施形態に係る成膜装置の構成を模式的に示す断面図。 一実施形態に係る基板保持ユニットの斜視図。 図2の成膜装置のハードウェアの構成例を示す図。 (a)~(c)は、マスク及び基板の構成例を示す平面図。 成膜装置によるアライメント工程の概略を模式的に示す図。 ファインアライメント工程の一例を説明する図。 処理部の処理例を示すフローチャート。 (a)及び(b)は、処理部の処理例を示すフローチャート。 表示部の表示例を示す図。 (a)は有機EL表示装置の全体図、(b)は1画素の断面構造を示す図。
以下、添付図面を参照して実施形態を詳しく説明する。尚、以下の実施形態は特許請求の範囲に係る発明を限定するものではなく、また実施形態で説明されている特徴の組み合わせの全てが発明に必須のものとは限らない。実施形態で説明されている複数の特徴のうち二つ以上の特徴が任意に組み合わされてもよい。また、同一若しくは同様の構成には同一の参照番号を付し、重複した説明は省略する。
以下の説明において、X方向及びY方向は直交する水平方向、Z方向は鉛直方向を表す。また、成膜時の基板の短手方向(短辺に平行な方向)をX方向とし、長手方向(長辺に平行な方向)をY方向とする。また、Z軸まわりの回転角をθで表す。なお、以下の説明においては基板の形状が長方形の場合について説明するが、基板の形状は長方形には限定されない。基板の形状が長方形ではない場合には、基板の被処理面内の直交する2つの方向をX方向およびY方向とすればよい。
<第1実施形態>
<製造装置>
図1は、一実施形態に係る電子デバイスの製造装置100の構成の一部を模式的に示す平面図である。図1の製造装置100は、例えば、有機EL表示装置の表示パネルの製造に用いられる。スマートフォン用の表示パネルの場合、例えば第6世代のフルサイズ(約1850mm×約1500mm)又はハーフカットサイズ(約1500mm×約925mm)の基板5(図2参照)に有機EL形成のための成膜を行った後、その基板5をダイシングして複数の小サイズのパネルが作成される。
図1の例では、製造装置100は、複数のクラスタ型ユニット(CU1,CU2,CU3(不図示),…)が連結室を介して連結された構造を有する。クラスタ型ユニットとは、基板搬送手段としての搬送ロボットの周囲に複数の成膜室が配置された構成の成膜ユニットをいう。図1には、製造装置100が有する複数のクラスタ型ユニットのうちの一部のクラスタ型ユニットCU1,CU2及び連結室CN1,CN2の構成を示しているが、図示していない他のクラスタ型ユニット及び連結室も同様の構成を有している。なお、成膜ユニットの上流には、例えば、基板のストッカ、加熱装置、洗浄等の前処理装置などが設けられてもよく、成膜ユニットの下流には、例えば、封止装置、加工装置、処理済み基板のストッカなどが設けられてもよく、それら全体を合わせて電子デバイスの製造装置が構成されてもよい。
クラスタ型ユニットCU1は、ユニットの中央に配置された搬送室TR1と、搬送室TR1の周囲に配置された複数の成膜室EV11~EV14及びマスク室MS11~MS12を有する。隣接する2つのユニットCU1とCU2の間は連結室CN1で接続されており、同様に、隣接する2つのユニットCU2とCU3(不図示)の間は連結室CN2で接続されている。より具体的には、ユニットCU1,CU2の有する搬送室TR1とTR2との間が連結室CN1で接続されており、ユニットCU2,CU3(不図示)の有する搬送室TR2とTR3(不図示)との間が連結室CN2で接続されている。クラスタ型ユニットCU1内の各室TR1、EV11~EV14、MS11~MS12、及び、連結室CN1は空間的につながっており、その内部は真空又は窒素ガスなどの不活性ガス雰囲気に維持されている。本実施形態においては、ユニットCUx及び連結室CNxを構成する各室は不図示の真空ポンプ(真空排気手段)に接続されており、それぞれ独立に真空排気が可能となっている。それぞれの室は「真空チャンバ」又は単に「チャンバ」とも呼ばれる。なお、本明細書において「真空」とは、大気圧より低い圧力の気体で満たされた状態、換言すれば減圧状態をいう。
搬送室TR1には、基板5及びマスク3を搬送する搬送手段としての搬送ロボットRR1が設けられている。搬送ロボットRR1は、例えば、多関節アームに、基板5及びマスク3を保持するロボットハンドが取り付けられた構造を有する多関節ロボットである。クラスタ型ユニットCU1内において、基板3は基板3の被処理面(被成膜面)が重力方向下方を向いた水平状態を保ったまま、搬送ロボットRR1や後述する搬送ロボットRC1等の搬送手段によって搬送される。搬送ロボットRR1や搬送ロボットRC1の有するロボットハンドは、基板3の被処理面の周縁領域を保持するように保持部を有する。搬送ロボットRR1は、上流側のパス室PS0、成膜室EV11~EV14、下流側のバッファ室BC1の間の基板3の搬送を行う。また、搬送ロボットRR1は、マスク室MS11と成膜室EV11、EV13の間のマスク3の搬送、及び、マスク室MS12と成膜室EV13、EV14の間のマスク3の搬送を行う。搬送ロボットRR1や搬送ロボットRC1の有するロボットハンドは、搬送制御部に格納された所定のプログラムに従って、それぞれ所定の動きを行うように構成されている。各ロボットの動きは、複数の基板に対し複数の成膜室、複数のユニットにおいて順次に、あるいは同時並行的に成膜を行う際において、複数の基板が効率的に搬送されるように設定される。なお、搬送経路上における基板の位置は、例えばアームのしなり具合の変動等に起因したロボットハンドの動きの誤差等により、理想的な搬送位置からずれてくることがある。ロボットハンドの動きを微調整すべく、ロボットハンドの動きを決めるプログラムは必要に応じて修正される。
マスク室MS11~MS12には、それぞれ2つずつマスクストッカが設けられる。それぞれの室に設けられる一方のマスクストッカには使用前のマスク3が収容され、他方のマスクストッカには使用済みのマスク3が収容される。マスク室MS11には、成膜室EV11、EV13での成膜で使用される前のマスク3と使用された後のマスク3がストックされ、マスク室MS12には、成膜室EV12、EV14で用いられるマスク3がストックされている。
成膜室EV11~EV14は、基板5の表面に材料層を成膜するための室である。ここで、成膜室EV11とEV13は同じ機能をもつ室(同じ成膜処理を実施可能な室)であり、同様に成膜室EV12とEV14も同じ機能をもつ室である。この構成により、成膜室EV11→EV12という第1ルートでの成膜処理と、成膜室EV13→EV14という第2ルートでの成膜処理を並列に実施することができる。
連結室CN1は、ユニットCU1とユニットCU2とを接続し、ユニットCU1で成膜された基板5を後段のユニットCU2に受け渡す機能を有している。本実施形態の連結室CN1は、上流側から順に、バッファ室BC1、旋回室TC1、及びパス室PS1から構成される。ただし、連結室CN1の構成はこれに限られず、バッファ室BC1又はパス室PS1のみで連結室CN1が構成されていてもよい。
バッファ室BC1は、ユニットCU1内の搬送ロボットRR1と、連結室CN1内の搬送ロボットRC1との間で、基板5の受け渡しを行うための室である。バッファ室BC1は、ユニットCU1と後段のユニットCU2の間に処理速度の差がある場合、又は、下流側のトラブルの影響で基板5を通常どおり流すことができない場合などに、複数の基板5を一時的に収容することで、基板5の搬入速度や搬入タイミングを調整する機能をもつ。例えば、バッファ室BC1内には、複数枚の基板5を基板5の被処理面が重力方向下方を向く水平状態を保ったまま収納可能な多段構造の基板収納棚(カセットとも呼ばれる)と、基板5を搬入又は搬出する段を搬送位置に合わせるために基板収納棚を昇降させる昇降機構とが設けられる。
旋回室TC1は、基板5の向きを180度回転させるための室である。旋回室TC1内には、バッファ室BC1からパス室PS1へと基板5を受け渡す搬送ロボットRC1が設けられている。基板5の上流側の端部を「後端」、下流側の端部を「前端」と呼ぶ場合に、搬送ロボットRC1は、バッファ室BC1で受け取った基板5を支持した状態で180度旋回しパス室PS1に引き渡すことで、バッファ室BC1内とパス室PS1内とで基板5の前端と後端が入れ替わるようにする。これにより、成膜室に基板5を搬入する際の向きを、上流側のユニットCU1と下流側のユニットCU2とで同じ向きにすることができる。その結果、基板5に対する成膜のスキャン方向やマスク3の向きを各ユニットCUxにおいて一致させることができ、マスクMの管理が簡易化されユーザビリティを高めることができる。
パス室PS1は、連結室CN1内の搬送ロボットRC1と、下流側のユニットCU2内の搬送ロボットRR2との間で、基板5の受け渡しを行うための室である。本実施形態では、パス室PS1内において基板5のアライメントが行われる。基板5は搬送ロボットRR1及び搬送ロボットRC1によって搬送されるが、基板の搬送の過程や基板の受け渡しの際に基板の位置にずれが生じ得る。そこで、パス室PS1内における基板5の位置を理想的な位置に合わせるようにアライメントしておくことによって、下流側のユニットCU2の各成膜室に搬入される際の基板の位置精度を高めることができる。その結果、当該成膜室におけるアライメントの精度を高めたり、アライメントに要するタクトタイムを短縮したりすることができる。
成膜室EV11~EV14、マスク室MS11~MS12、搬送室TR1、バッファ室BC1、旋回室TC1、パス室PS1の間には、開閉可能な扉(例えば、ドアバルブ又はゲートバルブ)が設けられていてもよいし、常に開放された構造であってもよい。
各成膜室EV11~EV14にはそれぞれ成膜装置10(蒸着装置)が設けられている。成膜装置10は、搬送ロボットRR1からの基板5の受け渡し、基板5とマスク3(図2参照)の相対位置の調整(アライメント)、マスク3上への基板5の固定、成膜(蒸着)等の一連のプロセスを自動で行う。なお、各成膜室EV11~EV14内の成膜装置10は、蒸発源(図2参照)やマスク3の違いなどはあるものの、主な構成は共通している。成膜装置10の詳細については<成膜装置>で説明する。
なお、製造装置100は、上述の有機EL表示装置の表示パネルに限らず、製造過程において基板表面に真空蒸着やスパッタ、CVD等の各種成膜方法により所望のパターンの薄膜(材料層)を形成する製品の製造に使用可能である。具体的には、製造装置100は、薄膜太陽電池や有機光電変換素子(有機薄膜撮像素子)のような有機電子デバイスや、光学部材等の製造に使用可能である。また、成膜装置10で成膜が行われる基板5の材料としては、ガラス、樹脂、金属等の材料を適宜選択可能であり、ガラス上にポリイミド等の樹脂層が形成されたものが好適に用いられる。また、蒸着材料としては、有機材料、無機材料等の材料を適宜選択可能である。
<成膜装置>
図2は、一実施形態に係る成膜装置10の構成を模式的に示す断面図である。また、図3は、一実施形態に係る基板保持ユニット13の斜視図である。成膜装置10は、マスク3を用いて蒸着材料を基板5に蒸着させることにより、基板5に対して所定のパターンでの成膜を行う装置である。本実施形態では、成膜装置10は、チャンバ11、蒸発源12、基板保持ユニット13、位置調整機構14(図4参照)、マスク台15、検知ユニット16、及び冷却ユニット17を含む。
チャンバ11は、その内部を真空雰囲気、あるいは窒素ガスなどの不活性ガス雰囲気に維持する。チャンバ11の内部には、主として蒸発源12、基板保持ユニット13、マスク台15及び冷却ユニット17が設けられている。
蒸発源12は、真空雰囲気又は不活性ガス雰囲気に維持されたチャンバ11内において蒸着材料を蒸発又は昇華させて基板5上に成膜する成膜手段である。例えば、蒸発源12は、蒸着材料を加熱蒸発させるためのヒータ等の熱源、蒸着材料を収容する容器、蒸着レートを監視する蒸着モニタ等を含み得る。本実施形態では、蒸発源12は複数のノズル(不図示)がX方向に並んで配置され、それぞれのノズルから蒸着材料が放出されるリニア蒸発源である。蒸発源12は、蒸発源移動機構(不図示)によってY方向に往復移動される。
基板保持ユニット13は、チャンバ11内において基板5を保持、搬送する。本実施形態では、基板保持ユニット13は、支持枠体131と、基板アクチュエータ132と、クランプ部材133と、クランプアクチュエータ134とを含む。
支持枠体131は、基板5を支持する。一実施形態において、支持枠体131は、基板5を支持した際に基板を囲むように設けられる枠部1311と、枠部1311から枠部1311の内側に延び、基板5の4辺の近傍(一対の短辺の近傍および一対の長辺の近傍)を下側から支持する複数の支持部1312を有する。基板アクチュエータ132は、枠部1311に接続するように設けられ、支持枠体131を上下方向(Z方向)に移動させることにより、支持枠体131に支持された基板5を上下に移動させる。なお、図3の例では枠部1311は矩形状の基板5の外周を取り囲むような切れ目のない矩形枠形としたが、これに限定はされず、部分的に切り欠きがある矩形枠形であってもよい。枠部1311に切り欠きを設けることで、搬送ロボットRR1から基板保持ユニット13の支持部1312へと基板5を受け渡す際に搬送ロボットRR1を枠部1311を避けて退避させることができるようになり、基板5の搬送および受け渡しの効率を向上させることができる。
クランプ部材133は、支持枠体131とともに基板5を保持する。具体的には、クランプ部材133は、基板5の長辺の近傍(以下、単に「長辺」と称することがある)を支持している複数の支持部1312の位置に対応してそれぞれ設けられた複数の押圧部材1331と、基板5の各長辺に沿ってそれぞれ設けられ、押圧部材1331を支持する基部1332と、を含み、押圧部材1331を支持部1312に押圧させる。これにより、基板5が押圧部材1331と支持部1312とで挟み込まれる。クランプアクチュエータ134は、クランプ部材133を上下方向に移動させる。これにより、支持枠体131及びクランプ部材133は、基板5を挟持したり、挟持状態から解放したりする。なお、クランプアクチュエータ134は、基板アクチュエータ132によって支持枠体131とともに上下方向に移動するように設けられることにより、支持枠体131が上昇又は下降しても基板5の挟持状態が変化しないように構成され得る。なお、支持部1312は「受け爪」又は「フィンガ」とも呼ばれ、押圧部材1331は「クランプ」とも呼ばれることがある。
位置調整機構14(図4参照)は、基板5及びマスク3の相対的な位置調整を行う。具体的には、位置調整機構14は、基板5及びマスク3のXY方向の相対位置及びZ軸回りの相対角度について調整を行う。本実施形態では、位置調整機構14は、基板保持ユニット13をX方向に移動させるアクチュエータ、基板保持ユニット13をY方向に移動させるアクチュエータ及び基板保持ユニット13をZ軸周りに回転させるアクチュエータを備える(いずれも不図示)。これにより、位置調整機構14は、マスク3の位置を維持しながら、基板5を保持した基板保持ユニット13を移動させることにより位置調整を行う。しかしながら、位置調整機構14は、基板5の位置を維持しながらマスク3を移動させたり、基板5及びマスク3の両方を移動させたりすることでこれらの相対位置を調整してもよい。
ここで、本実施形態の成膜装置10は、位置調整機構14により、基板5及びマスク3間のアライメントとして、ラフアライメント及びファインアライメントの2段階のアライメントを実行する。ラフアライメントは基板5及びマスク3の大まかな位置調整であり、ファインアライメントはラフアライメントよりも高精度の基板5及びマスク3の位置調整である。これらの詳細については後述する。
マスク台15は、チャンバ11内においてマスクを支持する台であり、基板保持ユニット13の下方かつ蒸発源12の上方に設けられる。成膜時には、マスク台15に支持されたマスク3の上に基板5が載置される。
検知ユニット16は、基板5及びマスク3に設けられたアライメント用のマークを検知する。本実施形態では、検知ユニット16は、ラフアライメント用のマークを検知する複数のカメラ1601,1602と、ファインアライメント用のマークを検知する複数のカメラ1611~1614とを含む。カメラ1601,1602は、基板5の短辺中央付近の所定領域をそれぞれ撮影し、マスクマーク301,302及び基板マーク501,502(図5(a)~図5(c)参照)を検知する。また、カメラ1611~1614は、基板5の角付近の所定領域をそれぞれ撮影し、マスクマーク311~314及び基板マーク511~514(図5(a)~図5(c)参照)をそれぞれ検知する。なお、以下の説明において、カメラ1601,1602を総称してラフカメラ160と呼び、カメラ1611~1614を総称してファインカメラ161と呼ぶ場合がある。また、検知ユニット16は、カメラに限らずその他の光学的な方法でマークを検知してもよい。
冷却ユニット17は、基板5を冷却し、その温度上昇を抑えることで有機材料の変質や劣化を抑制する。本実施形態では、冷却ユニット17は、冷却板170と、冷却板アクチュエータ171とを含む。
冷却板170は、基板5を冷却する板状の部材であり、例えば蒸発源12によって成膜がなされる基板5の領域と同程度の大きさを有する。例えば、冷却板170は、基板保持ユニット13によって保持された基板5の上側に位置するように設けられ、基板5の成膜がなされる面と反対側の面に接触することで基板5を冷却する。また、冷却板170は、磁力によってマスク3を基板5に引き付けて、基板5とマスク3の密着性を高めるマグネット板を兼ねていてもよい。なお、冷却板170とは別体にマグネット板が設けられる構成も採用可能である。また、冷却板170は水冷機構等によって積極的に基板5を冷却するものに限定はされず、水冷機構等は設けられていないものの基板5と接触することによって基板5の熱を奪うような板状部材であってもよい。冷却板170は押さえ板と呼ぶこともできる。
冷却板アクチュエータ171は、冷却板170を上下方向(Z方向)に移動させる。なお、冷却板170とマグネット板が別体に設けられる場合には、これらを独立に移動可能なように、マグネット板を上下方向に移動させるアクチュエータが別途設けられてもよい。
<制御構成>
図4は、図2に示した成膜装置10のハードウェアの構成例を示す図である。図4では、基板5とマスク3のアライメントに関連する構成を中心に示している。例えば、成膜装置10は、製造装置100を統括的に制御するホストコンピュータHからの指示に基づいて、所定の動作を実行する。
制御部18は、処理部181と、記憶部182と、I/F部183(インタフェース部)とを備え、これらは互いに不図示のバスにより接続されている。処理部181は例えばCPUである。処理部181は、記憶部182に記憶されたプログラムを実行することにより、位置調整機構14や各種アクチュエータ20の駆動を制御する。記憶部182は、例えば、RAM、ROM、ハードディスク等であり、処理部181が実行するプログラムの他、各種のデータが格納される。I/F部183は、処理部181と外部デバイスとの信号の送受信を中継する。I/F部183は、例えば、通信I/Fや入出力I/Fから構成される。
表示部19は、各種情報を表示する。また、各種アクチュエータ20としては、上述の基板アクチュエータ132、クランプアクチュエータ134、冷却板アクチュエータ171等が含まれ得る。
<基板及びマスク>
図5(a)~(c)は、マスク3及び基板5の構成例を示す平面図であって、図5(a)はマスク3単体、図5(b)は基板5単体、図5(c)はマスク3と基板5が重ねられた状態を示している。なお、図5(c)において、領域R1~R6はそれぞれ、カメラ1611~1614,1601,1602の検知領域を示す。また、図5(a)~(c)は、理解を容易にするため各マークを強調して示しているため、実際のサイズとは異なる。
マスク3は、所望のパターンで基板5に蒸着材料を蒸着するためのものである。マスク3の基板5と重なる領域には、所定のパターンの開口が形成されており(図5(a)等では省略)、基板5の一方の面がマスク3に覆われた状態で蒸着を行うことにより、開口に応じたパターンで基板5に蒸着材料が蒸着する。なお、マスク3としては、枠状のマスクフレームに数μm~数十μm程度の厚さのマスク箔が溶接固定された構造を有するマスクを用い得る。マスク3の材質は特に限定はされないが、インバー材などの熱膨張係数の小さい金属を用いることが好ましい。
また、マスク3には、ラフアライメント用のマスクマーク301,302及びファインアライメント用のマスクマーク311~314が設けられている。マスクマーク301,302はそれぞれ、マスク3の短辺の中央付近に設けられ、対応するカメラ1601,1602によって検知される。マスクマーク311~314はそれぞれ、マスク3の角付近に設けられ、対応するカメラ1611~1614によって検知される。なお、以下の説明において、マスクマーク301,302を総称してマスクラフマーク30と呼び、マスクファインマーク311~314を総称してマスクマーク31と呼ぶ場合がある。すなわち、マスクラフマーク30はラフカメラ160によって検知され、マスクファインマーク31はファインカメラ161によって検知される。
基板5は、蒸着物質が蒸着される対象となる部材であり、検知ユニット16によって検知される光を透過する透過性を有する。基板5は、搬送ロボットRR1により基板5がチャンバ11内に搬送されると、基板保持ユニット13に保持された状態で、位置調整機構14によりマスク3との間で位置調整が行われる。また、基板5が透過性を有することにより、マスク3と検知ユニット16の間に基板5が配置されていても検知ユニット16がマスクマーク30,31を検知することができる。
基板5には、ラフアライメント用の基板マーク501,502及びファインアライメント用の基板マーク511~514が設けられている。基板マーク501,502はそれぞれ、基板5の短辺の中央付近に設けられ、対応するカメラ1601,1602によって検知される。基板マーク511~514はそれぞれ、基板5の角付近に設けられ、対応するカメラ1611~1614によって検知される。なお、以下の説明において、基板マーク501,502を総称して基板ラフマーク50と呼び、基板ファインマーク511~514を総称して基板マーク51と呼ぶ場合がある。すなわち、基板ラフマーク50はラフカメラ160によって検知され、基板ファインマーク51はファインカメラ161によって検知される。
本実施形態では、基板マーク50,51はそれぞれ、位置検知用マーク50a,51aと角度検知用マーク50b,51bとにより構成される。しかしながら、これらが一体となった構成や各基板マーク50,51の位置のみを検知する構成も採用可能である。あるいは、基板ファインマーク51は位置検知用マーク51a及び角度検知用マーク51bにより構成され、基板ラフマーク50は位置検知用マーク50aのみによって構成されてもよい。すなわち、基板マーク50,51のいずれか一方は位置検知用マーク及び角度検知用マークにより構成され、他方は位置検知用マークのみによって構成されてもよい。
また、本実施形態では、ラフアライメントにおいては、基板ラフマーク50とそれらに対応するマスクラフマーク30との位置関係が所定条件を満たすように基板5及びマスク3の相対位置が調整される。また、ファインアライメントにおいては、基板ファインマーク51とそれらに対応するマスクファインマーク31との位置関係が所定条件を満たすように基板5及びマスク3に相対位置が調整される。
<アライメント工程の概略>
図6は、成膜装置10によるアライメント工程の概略を模式的に示す図である。状態ST1~ST2はアライメント実施前の状態、状態ST3はラフアライメントが実行されている状態、状態ST4~ST8はファインアライメントが実行されている状態をそれぞれ示している。
状態ST1は、基板5が搬送ロボットRR1によりチャンバ11内に搬入された状態を示している。この状態では、基板5は支持枠体131上に載置されているが、クランプ部材133は基板5の上方に離間している。したがって、基板5は、挟持されていない。また、基板5は自重により中央部分が撓んでいる。
状態ST2は、支持枠体131とクランプ部材133とにより基板5が挟持された状態を示している。具体的には、状態ST1から、クランプアクチュエータ134によりクランプ部材133が下方に移動することで支持枠体131とクランプ部材133とによって基板5の長辺を挟持している。
状態ST3は、ラフアライメントが実行されている状態を示している。具体的には、ラフカメラ160により、基板ラフマーク50及びマスクラフマーク30を検知し、その検知結果に基づいて位置調整機構14が基板5のXY方向の位置及びZ軸周りの回転角θを調整する。なお、位置調整機構14による調整後、再度ラフカメラ160により基板ラフマーク50及びマスクラフマーク30を検知し、検知結果が条件を満たさない場合は再度位置調整機構14による位置調整を行ってもよい。
状態ST4以降は、ファインアライメントが実行されている状態を示している。状態ST4は、基板アクチュエータ132により基板保持ユニット13を下降させてファインカメラ161により基板ファインマーク51及びマスクファインマーク31の検知を行っている状態を示している。なお、検知結果が条件を満たしている場合は状態ST5,ST6を省略してもよい。ここで、アライメントによる位置調整の精度を向上させるためには、検知ユニット16による各マークの検知精度を高めることが求められる。そのため、高い精度での位置調整が求められるファインアライメントにおいて用いられるファインカメラ161としては、高い解像度で画像を取得可能なカメラを用いることが好ましい。しかしながら、カメラの解像度を高めると被写界深度が浅くなるため、撮影対象となる基板5に形成されているマークとマスク3に形成されているマークを同時に撮影するために両マークをファインカメラ161の光軸方向においてより一層接近させる必要がある。そこで本実施形態では、ファインアライメントにおいて基板ファインマーク51及びマスクファインマーク31を検知する際に、基板5を、ラフアライメントにおいて基板ラフマーク50及びマスクラフマーク30を検知する際よりもマスク3に接近させる。このとき、図6の状態ST4に示されるように、基板5は部分的にマスク3と接触した状態となる。基板5は周縁領域を支持されているために自重によって中央部が撓んだ状態となるため、典型的には、基板5の中央部が部分的にマスク3と接触した状態となる。
なお、ラフアライメントにおいては図6の状態ST3に示すように基板5とマスク3とが離間した状態で、基板ラフマーク50およびマスクラフマーク30の検知と、基板5およびマスク3の位置の調整と、が行われる。ラフアライメントにおいては、比較的被写界深度の深いラフカメラ160を用いることで、基板5とマスク3とが離間したままアライメントを行うことができる。本実施形態ではこのように、ラフアライメントによって基板5とマスク3とを離間させたまま大まかに位置の調整を行ってから、位置調整の精度がより高いファインアライメントを行うようにしている。これにより、ファインアライメントにおいてマークの検知のために基板5とマスク3を接近させて接触させた際には、基板5とマスク3はその相対位置が既にある程度調整されているため、基板5の上に形成されている膜のパターンとマスク3の開口パターンとがある程度整列した状態で接触するようになる。そのため、基板5とマスク3とが接触することによる基板5の上に形成されている膜へのダメージを低減することができる。すなわち、本実施形態のように基板5とマスク3を離間させたまま大まかに位置調整を行うラフアライメントと、基板5とマスク3とを部分的に接触させる工程を含むファインアライメントと、を組み合わせて実行することにより、基板5の上に形成されている膜へのダメージを低減しつつ高精度の位置調整を実現することができる。
状態ST5は、カメラ161による検知結果に基づいて、基板5の位置調整を行っている状態を示している。具体的には、基板アクチュエータ132により基板保持ユニット13を上昇させて基板5をマスク3から離間させた後に、位置調整機構14が基板5のXY方向の位置及びZ軸周りの回転角θを調整している。
状態ST6は、基板5をマスク3に再度接近させ、基板5がマスク3に接触した状態でカメラ161により基板マーク51及びマスクマーク31を検知している状態を示している。検知結果が条件を満たしている場合は状態ST7に進み、条件を満たさない場合は状態ST5に戻る。
状態ST7は、基板5をマスク3上に載置し、その上に冷却板170を重ねた状態を示している。具体的には、基板アクチュエータ132により基板保持ユニット13を下降させて基板5をマスク3上に載置した後、冷却板アクチュエータ171により冷却板170を下降させて冷却板170を基板5に接触させている。
状態ST8は、カメラ161による最終的な位置確認を実行している状態を示している。状態ST7で基板5がマスク3と冷却板170とに挟まれた状態となった後に、クランプアクチュエータ134によりクランプ部材133が上方に移動することでクランプ部材133が基板5から離間し、基板5の長辺の挟持状態が解除される。その後、基板アクチュエータ132により基板保持ユニット13を下降させ、基板5の周縁領域と接触していた支持枠体131の複数の支持部1312を基板5から離間させる。これにより、基板5は基板保持ユニット13から離間し、マスク3と冷却板170とによって挟持された状態となる。この状態で、ファインカメラ161により基板ファインマーク51及びマスクファインマーク31を検知し、これらの位置関係が条件を満たしているか否かを確認する。これらの位置関係が条件を満たしていれば基板5とマスク3のアライメントを終了し、条件を満たしていなければ状態ST5に戻る。
図7は、ファインアライメント工程の一例を説明する図である。
処理部181は、各カメラ1611~1614の検知結果に基づいて、マスク3に設けられた複数のマスクマーク311~314の位置P1~P4を取得する。本実施形態では、位置P1~P4はそれぞれ、円形のマスクマーク311~314の中心位置である。また、本実施形態では、記憶部182には、各カメラ1611~1614のそれぞれの視野内における座標系(カメラ座標系)と、成膜装置10の全体における座標系(ワールド座標系)とを紐づけた情報が記憶されている。処理部181は、各カメラ1611~1614のそれぞれの検知結果に基づいて、それぞれのカメラ座標系におけるマスクマーク311~314の位置P1~P4の座標を算出する。処理部181は、上述のカメラ座標系とワールド座標系とを紐づける情報から複数のマスクマーク311~314の位置P1~P4のワールド座標系における座標を取得する。
また、処理部181は、各カメラ1611~1614の検知結果に基づいて、基板5に設けられた複数の基板マーク511~514から、マスクマーク311~314のそれぞれに対応する目標位置511T~514Tを基板5上に設定する。なお、目標位置511T~514Tについてもマスクマーク311~314の位置P1~P4と同様に、カメラ座標系とワールド座標系とを紐づけた情報に基づいて、ワールド座標系における座標で設定される。本実施形態では、十字形の位置検知用マーク511a~514aのX方向に伸びる部分から、所定距離だけ基板5の内側の位置に目標位置511T~514Tが設定される。なお、図7では、位置P1と目標位置511Tとの間の距離をL1で示している。位置P2~P4と目標位置512T~514Tとの間のそれぞれの距離についても同様にL2~L4で示している。
そして、処理部181は、複数のマスクマーク311~314の位置P1~P4と、それらに対応する目標位置511T~514Tとに基づいて、位置調整機構14により基板5とマスク3の相対位置を調整する。一例として、まず、処理部181は、位置P1~P4の重心と、目標位置511T~514Tの重心とが一致するように位置調整機構14により基板5の位置を調整する。その後、処理部181は、距離L1~L4の二乗和が最小になるように、位置P1~P4の重心と目標位置511T~514Tの重心が一致した状態を維持しながら基板5を位置調整機構14により回転させる。なお、説明したアライメント方法は例示であって、他の周知の技術を適用可能である。
ところで、上述のように、有機EL表示装置において赤(R)、緑(G)、青(B)の発光色毎に塗分け蒸着を行う場合等には、高精度のアライメントが要求される。ここで、基板ファインマーク51及びマスクファインマーク31を用いてアライメントを行うにあたっては、互いに対応付けられる基板ファインマーク51及びマスクファインマーク31の組の数が多いほどアライメント後の基板5とマスク3とのずれが小さい値に収束し、アライメント精度が向上する。これは、基板ファインマーク51及びマスクファインマーク31を形成する際の加工誤差や各ファインカメラ161による検知誤差等の各種誤差が平均化されるためである。なお、ここでは基板ファインマーク51及びマスクファインマーク31について説明するが、基板ラフマーク50及びマスクラフマーク30についても同様である。
一方で、基板5は複数の成膜室に順次搬送されつつ複数の蒸着材料による成膜が繰り返し行われるため、搬送の際や成膜の際に基板5のマークが形成されている領域にも材料が付着する等して汚れてしまうことがある。あるいは、蒸着工程の前のTFT回路形成工程(バックプレーン工程)等において基板5のマークが形成されている領域が汚れ、汚れた状態の基板5が蒸着を行う成膜室に搬入されてくることがある。このような場合には、アライメントを行う際に、基板5の汚れ等により検知ユニット16が基板マーク51を検知できないことがある。基板マーク511~514のいずれかが検知できなかった場合、検知できた基板マークとそれに対応するマスクマークのみに基づいてアライメントを行う、すなわち、検知できなかったマークは用いずに、用いるマークの組の数を通常時よりも減らしてアライメントを行うことが考えられる。しかし、この場合、対応付けられる基板ファインマーク51及びマスクファインマーク31の組の数が少なくなることで、アライメントが要求される精度で行えないことがある。
また、製造時には、同じマスク3を用いて複数の基板5に対して成膜を行うことがある。ここで、検知できない基板マーク51が1つあった場合に検知できた残りの3つの基板マーク51でアライメントを行うと、4つの基板マーク51を用いてアライメントを行った場合と異なる位置にアライメント結果が収束してしまうことがある。この結果、同じ製造ロット(ここでは、同じマスク3を用いて成膜を行った基板3を1つの製造ロットとする)内で基板5に対する成膜位置にばらつきが生じてしまうことがある。
そこで、本実施形態では、より高精度なアライメントを行うため、処理部181が以下の処理を実行している。
<処理例>
図8は、処理部181の処理例を示すフローチャートであり、ファインアライメントを行う際の処理の概略を示している。より具体的には、検知ユニット16の検知結果に基づいて、基板5上に仮想的なマーク(仮想マーク)を設定し、仮想マークを用いてアライメントを行う場合の処理が示されている。例えば、本フローチャートは、図6の状態ST4~ST5で示す動作の中で実行される。また、本フローチャートは、例えば処理部181が記憶部182に記憶されているプログラムを読み出して実行することにより実現される。
ステップS1で、処理部181は、マーク検知処理を行う。具体的には、処理部181は、検知ユニット16としてのカメラ1611~1614により、マスク3に設けられたマスクマーク311~314、及びマスクマーク311~314にそれぞれ対応して基板5に設けられた基板マーク511~514を検知する。なお、処理部181は、検知ユニット16により検知できないマーク(マスクファインマーク31又は基板ファインマーク51)があった場合には、その旨の情報を取得しうる。
ステップS2で、処理部181は、仮想位置情報設定処理を行う。本実施形態では、処理部181は、ステップS1で検知できなかった基板ファインマーク51があった場合に、検知できた基板ファインマーク51の位置に基づいて、検知できなかった基板ファインマーク51に対応する仮想マーク51V(図10参照)の仮想位置情報を、基板5上に設定する。処理の詳細については後述する(図9(a)参照)。
ステップS3で、処理部181は、位置調整処理を行う。具体的には、処理部181は、ステップS1での検知結果に基づくマスクマーク311~314及び基板マーク511~514の位置、並びにステップS2で設定した仮想マーク51Vの仮想位置情報に基づいて、基板5及びマスク3の位置調整を行う。処理の詳細については後述する。
ステップS4で、処理部181は、位置調整後に再度のマーク検知処理を行う。具体的な処理はステップS1と同様である。ステップS5で、処理部181は、ステップS4の検知結果が所定条件を満たすか否かを判定し、満たしていればフローチャートを終了し、満たしていなければステップS3の処理に戻る。例えば、処理部181は、複数のマスクマーク311~314の位置P1~P4と、それらに対応する目標位置511T~514Tとの距離の二乗和が所定値以下である場合に所定条件を満たすと判定する。
図9(a)は、処理部181の処理例を示すフローチャートであり、図8のフローチャートのステップS2の具体例を示している。
ステップS201で、処理部181は、ステップS1で検知できない基板マーク511~514が有ったか否かを判定する。検知できない基板マーク51が有った場合にはステップS202に進み、検知すべき全ての基板ファインマーク51を検知できている場合にはステップS203に進む。
ステップS202で、処理部181は、仮想マーク51Vの仮想位置情報を設定する。例えば処理部181は、ステップS1で検知した基板ファインマーク51の位置を基準として、ステップS1で検知できなかった基板ファインマーク51の位置を推定してその位置情報を取得する。そして、取得した位置情報を、ステップS1で検知できなかった基板ファインマーク51に対応する仮想マーク51Vの仮想位置情報として設定する。一般に、基板5上の各基板ファインマーク51の相対的な位置関係は、基板5のサイズや種類等によって予め決められている。換言すれば、各基板ファインマーク51は、予め決められた設計寸法に基づいて基板5上に形成されている。よって、処理部181は、少なくとも1つの基板ファインマーク51の位置情報及び角度情報に基づいて他の基板ファインマーク51の位置情報を推定することができる。また、処理部181は、少なくとも2つの基板ファインマーク51の位置情報に基づいて、他の基板ファインマーク51の位置情報を推定することができる。
仮想マーク51Vの仮想位置情報の設定方法の具体例を、右上の基板マーク512が検知されなかった場合を例に説明する。例えば、基板マーク511及び基板マーク512の相対的な位置関係についての情報を予め記憶部182が記憶しておく。そして、処理部181は、この情報と、検知ユニット16により検知した基板マーク511の位置情報及び角度情報と、に基づいて基板マーク512の位置情報を推定して取得し、その位置を仮想マーク51Vの仮想位置情報として設定する。
また例えば、処理部181は、検知ユニット16により検知した複数の基板マーク511,513,514のうちの少なくとも2つの位置情報に基づいて仮想マーク51Vの仮想位置情報を設定してもよい。処理部181は、左下の基板マーク513から右下の基板マーク514までのX方向距離D1及びY方向距離D2を取得し、左上の基板マーク511を起点として、X方向にD1、Y方向にD2進んだ位置に仮想マーク51Vを設定してもよい。あるいは、基板マーク511、基板マーク512、及び基板マーク513の相対的な位置関係についての情報を予め記憶部182が記憶しておいてもよい。この場合には、処理部181は、記憶部182が記憶している相対的な位置関係の情報と、検知ユニット16により検知した基板マーク511及び基板マーク513の位置情報と、に基づいて基板マーク512の位置情報を推定して取得し、その位置を仮想マーク51Vの仮想位置情報として設定することもできる。
ステップS203で、処理部181は、各種マークを表示部19に表示する。図10は、表示部19の表示例を示す図であり、基板マーク512が検知できなかった場合の例を示している。表示部19の表示画面191には、カメラ1611~1614の撮影画像がそれぞれ表示されている。また、カメラ1612の撮影画像上には、S202で設定された仮想位置情報に基づいて仮想マーク51V(仮想位置検知用マーク51Va及び仮想角度検知用マーク51Vb)が表示されている。また、各カメラ161の撮影画像上には、基板マーク51又は仮想マーク51Vに基づき設定された目標位置T511~T514が表示されている。なお、ステップS1で検知できない基板マーク511~514がなかった場合には仮想位置情報が設定されないので、処理部181はカメラ1611~1614の撮影画像を表示部19に表示させる。
このように、設定された仮想マーク51Vが表示部19の表示画面191に表示されることにより、仮想マーク51Vが設定されたことを装置の使用者が容易に認識することができる。なお、表示部19による表示の態様は適宜設定可能である。また、本ステップを省略し、表示部19による表示を行わずにフローチャートを終了してもよい。
図9(b)は、処理部181の処理例を示すフローチャートであり、図8のフローチャートのステップS3の具体例を示している。
ステップS301で、処理部181は、ステップS202で仮想マーク51Vの仮想位置情報が設定されているか否かを確認する。処理部181は、仮想位置情報が設定されている場合はステップS302に進み、設定されていない場合はステップS303に進む。
ステップS302で、処理部181は、検知ユニット161により検知したマスクマーク311~314及び基板マーク511~514、及びステップS202で設定した仮想位置情報に基づいて位置調整を行う。ステップS303で、処理部181は、検知ユニット161により検知したマスクマーク311~314及び基板マーク511~514に基づいて位置調整を行う。
以上説明したように、本実施形態によれば、基板ファインマーク51に基づいて仮想マーク51Vを設定する。例えば、処理部181は、検知ユニット16の検知結果に基づく、マスクマーク311に対応する基板マーク311の位置に基づいて、マスクマーク312に対応するように基板5上に仮想マーク51Vを設定する。したがって、より多くのマスクマーク31に対して、基板ファインマーク51又は仮想マーク51Vが対応付けられるため、アライメント後の基板5とマスク3とのずれが小さい値に収束し、アライメント精度を向上させることができる。
さらに言えば、本実施形態では、検知できなかった基板ファインマーク51があった場合に、検知した基板ファインマーク51に基づいて検知できなかった基板ファインマーク51に対応する仮想マーク51Vを設定する。これにより、検知できなかった基板ファインマーク51があった場合でも、基板5とマスク3のアライメント精度を維持することができる。
また、基板ファインマーク51は、例えばフォトリソグラフィ及びエッチング等によって高精度に形成される。典型的には、基板5に設けられる複数の基板ファインマーク51は、1つのフォトマスクを用いた一度の露光によって一括でパターニングされるため、それぞれのマークの位置関係も高精度に形成される。よって、検知できなかった基板ファインマーク51に対して仮想マーク51Vを高精度に設定することができる。そのため、仮想マーク51Vを用いてアライメントを行う場合でも製造過程におけるロット内のアライメントのばらつきも抑制することができる。
<電子デバイスの製造方法>
次に、電子デバイスの製造方法の一例を説明する。以下、電子デバイスの例として有機EL表示装置の構成及び製造方法を例示する。
まず、製造する有機EL表示装置について説明する。図11(a)は有機EL表示装置50の全体図、図11(b)は1画素の断面構造を示す図である。
図11(a)に示すように、有機EL表示装置50の表示領域51には、発光素子を複数備える画素52がマトリクス状に複数配置されている。詳細は後で説明するが、発光素子のそれぞれは、一対の電極に挟まれた有機層を備えた構造を有している。なお、ここでいう画素とは、表示領域51において所望の色の表示を可能とする最小単位を指している。カラー有機EL表示装置の場合、互いに異なる発光を示す第1発光素子52R、第2発光素子52G、第3発光素子52Bの複数の副画素の組み合わせにより画素52が構成されている。画素52は、赤色(R)発光素子と緑色(G)発光素子と青色(B)発光素子の3種類の副画素の組み合わせで構成されることが多いが、これに限定はされない。画素52は少なくとも1種類の副画素を含めばよく、2種類以上の副画素を含むことが好ましく、3種類以上の副画素を含むことがより好ましい。画素52を構成する副画素としては、例えば、赤色(R)発光素子と緑色(G)発光素子と青色(B)発光素子と黄色(Y)発光素子の4種類の副画素の組み合わせでもよい。
図11(b)は、図11(a)のA-B線における部分断面模式図である。画素52は、基板53上に、第1の電極(陽極)54と、正孔輸送層55と、赤色層56R・緑色層56G・青色層56Bのいずれかと、電子輸送層57と、第2の電極(陰極)58と、を備える有機EL素子で構成される複数の副画素を有している。これらのうち、正孔輸送層55、赤色層56R、緑色層56G、青色層56B、電子輸送層57が有機層に当たる。赤色層56R、緑色層56G、青色層56Bは、それぞれ赤色、緑色、青色を発する発光素子(有機EL素子と記述する場合もある)に対応するパターンに形成されている。また、第1の電極54は、発光素子ごとに分離して形成されている。正孔輸送層55と電子輸送層57と第2の電極58は、複数の発光素子52R、52G、52Bにわたって共通で形成されていてもよいし、発光素子ごとに形成されていてもよい。すなわち、図11(b)に示すように正孔輸送層55が複数の副画素領域にわたって共通の層として形成された上に赤色層56R、緑色層56G、青色層56Bが副画素領域ごとに分離して形成され、さらにその上に電子輸送層57と第2の電極58が複数の副画素領域にわたって共通の層として形成されていてもよい。なお、近接した第1の電極54の間でのショートを防ぐために、第1の電極54間に絶縁層59が設けられている。さらに、有機EL層は水分や酸素によって劣化するため、水分や酸素から有機EL素子を保護するための保護層60が設けられている。
図11(b)では正孔輸送層55や電子輸送層57が一つの層で示されているが、有機EL表示素子の構造によって、正孔ブロック層や電子ブロック層を有する複数の層で形成されてもよい。また、第1の電極54と正孔輸送層55との間には第1の電極54から正孔輸送層55への正孔の注入が円滑に行われるようにすることのできるエネルギーバンド構造を有する正孔注入層を形成してもよい。同様に、第2の電極58と電子輸送層57の間にも電子注入層を形成してもよい。
赤色層56R、緑色層56G、青色層56Bのそれぞれは、単一の発光層で形成されていてもよいし、複数の層を積層することで形成されていてもよい。例えば、赤色層56Rを2層で構成し、上側の層を赤色の発光層で形成し、下側の層を正孔輸送層又は電子ブロック層で形成してもよい。あるいは、下側の層を赤色の発光層で形成し、上側の層を電子輸送層又は正孔ブロック層で形成してもよい。このように発光層の下側又は上側に層を設けることで、発光層における発光位置を調整し、光路長を調整することによって、発光素子の色純度を向上させる効果がある。なお、ここでは赤色層56Rの例を示したが、緑色層56Gや青色層56Bでも同様の構造を採用してもよい。また、積層数は2層以上としてもよい。さらに、発光層と電子ブロック層のように異なる材料の層が積層されてもよいし、例えば発光層を2層以上積層するなど、同じ材料の層が積層されてもよい。
次に、有機EL表示装置の製造方法の例について具体的に説明する。ここでは、赤色層56Rが下側層56R1と上側層56R2の2層からなり、緑色層56Gと青色層56Bは単一の発光層からなる場合を想定する。
まず、有機EL表示装置を駆動するための回路(不図示)及び第1の電極54が形成された基板53を準備する。なお、基板53の材質は特に限定はされず、ガラス、プラスチック、金属などで構成することができる。本実施形態においては、基板53として、ガラス基板上にポリイミドのフィルムが積層された基板を用いる。
第1の電極54が形成された基板53の上にアクリル又はポリイミド等の樹脂層をバーコートやスピンコートでコートし、樹脂層をリソグラフィ法により、第1の電極54が形成された部分に開口が形成されるようにパターニングし絶縁層59を形成する。この開口部が、発光素子が実際に発光する発光領域に相当する。
絶縁層59がパターニングされた基板53を第1の成膜室に搬入し、正孔輸送層55を、表示領域の第1電極54の上に共通する層として成膜する。正孔輸送層55は、最終的に1つ1つの有機EL表示装置のパネル部分となる表示領域51ごとに開口が形成されたマスクを用いて成膜される。
次に、正孔輸送層55までが形成された基板53を第2の成膜室に搬入する。基板53とマスクとのアライメントを行い、基板をマスクの上に載置し、正孔輸送層55の上の、基板53の赤色を発する素子を配置する部分(赤色の副画素を形成する領域)に、赤色層56Rを成膜する。ここで、第2の成膜室で用いるマスクは、有機EL表示装置の副画素となる基板53上における複数の領域のうち、赤色の副画素となる複数の領域にのみ開口が形成された高精細マスクである。これにより、赤色発光層を含む赤色層56Rは、基板53上の複数の副画素となる領域のうちの赤色の副画素となる領域のみに成膜される。換言すれば、赤色層56Rは、基板53上の複数の副画素となる領域のうちの青色の副画素となる領域や緑色の副画素となる領域には成膜されずに、赤色の副画素となる領域に選択的に成膜される。
赤色層56Rの成膜と同様に、第3の成膜室において緑色層56Gを成膜し、さらに第4の成膜室において青色層56Bを成膜する。赤色層56R、緑色層56G、青色層56Bの成膜が完了した後、第5の成膜室において表示領域51の全体に電子輸送層57を成膜する。電子輸送層57は、3色の層56R、56G、56Bに共通の層として形成される。
電子輸送層57までが形成された基板を第6の成膜室に移動し、第2電極58を成膜する。本実施形態では、第1の成膜室~第6の成膜室では真空蒸着によって各層の成膜を行う。しかし、本発明はこれに限定はされず、例えば第6の成膜室における第2電極58の成膜はスパッタによって成膜するようにしてもよい。その後、第2電極68までが形成された基板を封止装置に移動してプラズマCVDによって保護層60を成膜して(封止工程)、有機EL表示装置50が完成する。なお、ここでは保護層60をCVD法によって形成するものとしたが、これに限定はされず、ALD法やインクジェット法によって形成してもよい。
ここで、第1の成膜室~第6の成膜室での成膜は、形成されるそれぞれの層のパターンに対応した開口が形成されたマスクを用いて成膜される。成膜の際には、基板53とマスクとの相対的な位置調整(アライメント)を行った後に、マスクの上に基板53を載置して成膜が行われる。ここで、各成膜室において行われるアライメント工程は、上述のアライメント工程の通り行われる。
<他の実施形態>
第1実施形態では、検知ユニット16により検知できない基板ファインマーク51があった場合に仮想マークを設定している。しかしながら、検知ユニット16により検知できない基板ファインマーク51の有無に関わらず仮想マークを設定する構成も採用可能である。例えば、もともと基板5に設けられる基板ファインマーク51の数がマスクファインマーク31の数よりも少ない場合に、対応する基板ファインマーク51が存在しないマスクファインマーク31に対応するように仮想マーク51Vが設定されてもよい。これにより、実際に基板5に設けられている基板ファインマーク51と、対応する基板ファインマーク51が存在するマスクファインマーク31のみによりアライメントを行う場合よりも、使用するマスクファインマーク31と基板マーク51又は仮想マーク51Vの組の数が多くなるので、アライメントの精度を向上させることができる。
また、第1実施形態ではファインアライメント工程において仮想マークを設定しているが、ラフアライメント工程において仮想マークを設定する構成も採用可能である。また、ラフアライメントとファインアライメントの2段階のアライメントを実行する場合に限らず、1種類のアライメントを実施、あるいは3段階以上のアライメントを実施する場合にも上記実施形態に係る構成を採用可能である。
また、第1実施形態では、処理部181は、仮想マーク51Vを設定し、その位置情報を仮想位置情報として設定しているが、仮想マーク51Vを設定しなくてもよい。すなわち、処理部181は、検知ユニット16によって検知した基板ファインマーク51の位置情報に基づいて、検知ユニット16によって検知した基板ファインマーク51以外の基板ファインマーク51の位置に関する情報(仮想位置情報)を設定すればよい。この仮想位置情報の一例が、上述の仮想マーク51Vである。あるいは、仮想位置情報は、基板5上に設定するマスクファインマーク31の目標位置(第1実施形態でいえば目標位置511T~514T)の情報であってもよい。すなわち、第1実施形態では、仮想マーク51Vの仮想位置情報に基づいて基板5上のマスクファインマーク31の目標位置が求められるが、直接的にマスクファインマーク31の目標位置が仮想位置情報として設定されてもよい。
また、仮想位置情報を設定した場合には、仮想位置情報を設定したことをログデータ内に記憶するようにしてもよい。換言すれば、処理部181は、仮想位置情報を設定したか否かの情報を含むログデータを出力するログデータ出力部を備えていてもよい。当該情報をログデータ内に記憶するようにすることで、装置の使用者がログデータを参照することで、どの基板に対して仮想位置情報を設定したことを確認できるようになる。仮想位置情報を設定してアライメントを行い、成膜した場合には、仮想位置情報を設定しない通常の場合とは異なる成膜結果となる可能性もある。そのため、仮想位置情報を設定して成膜を行った基板を装置の使用者が区別できるようにすることで、生産管理を容易にすることができるようになる。なお、仮想位置情報を設定した場合には、その基板5を識別する基板識別情報にフラグ情報を付与するようにし、当該フラグ情報が付与されている基板5は成膜装置の下流側で成膜結果を確認するために設けられる検査装置にて優先的に検査を行うようにしてもよい。これにより、生産性をより向上させることができる。
発明は上記の実施形態に制限されるものではなく、発明の要旨の範囲内で、種々の変形・変更が可能である。また、本発明は、上述の実施形態の1以上の機能を実現するプログラム(ソフトウェア)を、ネットワーク又は各種記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける1つ以上のプロセッサーがプログラムを読み出して実行する処理において、そのプログラム、及び該プログラムを格納するコンピュータ読み取り可能な非一時的な記憶媒体によって構成されてもよい。
3 マスク、5 基板、10 成膜装置、14 位置調整機構(位置調整手段)、16 検知ユニット(検知手段)、181 処理部(設定手段)

Claims (14)

  1. マスクに設けられた第1マスクマーク及び第2マスクマーク、並びに前記第1マスクマークに対応して基板に設けられた第1基板マークを検知する検知手段と、
    前記検知手段によって検知された前記第1基板マークの位置情報に基づいて、前記第2マスクマークに対応する前記基板上の仮想位置情報を設定する設定手段と、
    前記検知手段によって検知された前記第1マスクマーク、前記第2マスクマーク及び前記第1基板マークの位置情報と、前記仮想位置情報と、に基づいて、前記基板及び前記マスクの相対的な位置調整を行う位置調整手段と、を備える、
    ことを特徴とするアライメント装置。
  2. マスクに設けられた第1マスクマーク及び第2マスクマーク、並びに前記第1マスクマークに対応して基板に設けられた第1基板マーク及び前記第2マスクマークに対応して前記基板に設けられた第2基板マークを検知する検知手段と、
    前記検知手段によって検知された前記第1基板マークの位置情報に基づいて、前記第2基板マークに対応する前記基板上の仮想位置情報を設定する設定手段と、
    前記検知手段によって検知された前記第1マスクマーク、前記第2マスクマーク及び前記第1基板マークの位置情報と、前記仮想位置情報と、に基づいて、前記基板及び前記マスクの相対的な位置調整を行う位置調整手段と、を備える、
    ことを特徴とするアライメント装置。
  3. 前記設定手段は、前記検知手段が前記第2基板マークを検知できなかった場合に前記仮想位置情報を設定する、
    ことを特徴とする請求項2に記載のアライメント装置。
  4. 前記検知手段が前記第2基板マークを検知できた場合には、前記位置調整手段は、前記検知手段によって検知された前記第1マスクマーク、前記第2マスクマーク、前記第1基板マーク、及び前記第2基板マークの位置情報に基づいて、前記基板及び前記マスクの相対的な位置調整を行う、
    ことを特徴とする請求項3に記載のアライメント装置。
  5. 前記設定手段によって設定された前記仮想位置情報に基づく仮想マークを表示する表示部をさらに備える、
    ことを特徴とする請求項1~4のいずれか1項に記載のアライメント装置。
  6. 前記検知手段は、前記第1マスクマーク及び前記第2マスクマークのそれぞれに対応するように設けられた複数のカメラである、
    ことを特徴とする請求項1~5のいずれか1項に記載のアライメント装置。
  7. 前記マスクには、複数の前記第1マスクマークが設けられ、
    前記基板には、複数の前記第1マスクマークのそれぞれに対応するように複数の前記第1基板マークが設けられ、
    前記設定手段は、前記検知手段によって検知された複数の前記第1基板マークの位置情報に基づいて、前記仮想位置情報を設定する、
    ことを特徴とする請求項1~6のいずれか1項に記載のアライメント装置。
  8. 前記設定手段は、前記検知手段によって検知された前記第1基板マークの位置情報及び角度情報に基づいて、前記仮想位置情報を設定する、
    ことを特徴とする請求項1~7のいずれか1項に記載のアライメント装置。
  9. 請求項1~8のいずれか1項に記載のアライメント装置と、
    前記マスクを介して前記基板上に成膜する成膜手段と、を備える、
    ことを特徴とする成膜装置。
  10. マスクに設けられた第1マスクマーク及び第2マスクマーク、並びに前記第1マスクマークに対応して基板に設けられた第1基板マークを検知する検知工程と、
    前記検知工程で検知された前記第1基板マークの位置情報に基づいて、前記第2マスクマークに対応する前記基板上の仮想位置情報を設定する設定工程と、
    前記検知工程で検知された前記第1マスクマーク、前記第2マスクマーク及び前記第1基板マークの位置情報と、前記設定工程で設定された前記仮想位置情報と、に基づいて、前記基板及び前記マスクの位置調整を行う位置調整工程と、を含む、
    ことを特徴とするアライメント方法。
  11. マスクに設けられた第1マスクマーク及び第2マスクマーク、並びに前記第1マスクマークに対応して基板に設けられた第1基板マーク及び前記第2マスクマークに対応して前記基板に設けられた第2基板マークを検知する検知工程と、
    前記検知工程で検知された前記第1基板マークの位置情報に基づいて、前記第2基板マークに対応する前記基板上の仮想位置情報を設定する設定工程と、
    前記検知工程で検知された前記第1マスクマーク、前記第2マスクマーク及び前記第1基板マークの位置情報と、前記設定工程で設定された前記仮想位置情報と、に基づいて、前記基板及び前記マスクの相対的な位置調整を行う位置調整工程と、を含む、
    ことを特徴とするアライメント方法。
  12. 請求項10又は11に記載のアライメント方法によって基板とマスクの相対的な位置調整を行う位置調整工程と、
    前記位置調整工程によって相対的な位置調整が行われた前記マスクを介して前記基板に成膜を行う成膜工程と、を含む、
    ことを特徴とする電子デバイスの製造方法。
  13. 請求項10又は11に記載のアライメント方法をコンピュータに実行させるためのプログラム。
  14. 請求項10又は11に記載のアライメント方法をコンピュータに実行させるためのプログラムを記憶した、コンピュータが読み取り可能な記憶媒体。
JP2020083339A 2020-05-11 2020-05-11 アライメント装置、成膜装置、アライメント方法、電子デバイスの製造方法、プログラム及び記憶媒体 Active JP7068381B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2020083339A JP7068381B2 (ja) 2020-05-11 2020-05-11 アライメント装置、成膜装置、アライメント方法、電子デバイスの製造方法、プログラム及び記憶媒体
KR1020210052768A KR102505828B1 (ko) 2020-05-11 2021-04-23 얼라인먼트 장치, 성막 장치, 얼라인먼트 방법, 전자 디바이스의 제조 방법, 프로그램 및 기억 매체
CN202110480488.2A CN113637948B (zh) 2020-05-11 2021-04-30 对准装置、成膜装置、对准方法、电子器件的制造方法以及存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020083339A JP7068381B2 (ja) 2020-05-11 2020-05-11 アライメント装置、成膜装置、アライメント方法、電子デバイスの製造方法、プログラム及び記憶媒体

Publications (2)

Publication Number Publication Date
JP2021178986A JP2021178986A (ja) 2021-11-18
JP7068381B2 true JP7068381B2 (ja) 2022-05-16

Family

ID=78415767

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020083339A Active JP7068381B2 (ja) 2020-05-11 2020-05-11 アライメント装置、成膜装置、アライメント方法、電子デバイスの製造方法、プログラム及び記憶媒体

Country Status (3)

Country Link
JP (1) JP7068381B2 (ja)
KR (1) KR102505828B1 (ja)
CN (1) CN113637948B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2024021807A (ja) * 2022-08-04 2024-02-16 キヤノントッキ株式会社 アライメント装置、成膜装置、アライメント方法、電子デバイスの製造方法、プログラム及び記憶媒体
KR20240031509A (ko) * 2022-08-30 2024-03-08 삼성디스플레이 주식회사 증착 장치

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004303559A (ja) 2003-03-31 2004-10-28 Tohoku Pioneer Corp アライメント装置及び方法、並びにこれを用いて製造される有機el素子
JP2006012597A (ja) 2004-06-25 2006-01-12 Kyocera Corp マスクアライメント法を用いたディスプレイの製造方法
JP2008010504A (ja) 2006-06-27 2008-01-17 Tokki Corp アライメント装置及び方法
JP2019083311A (ja) 2017-10-31 2019-05-30 キヤノントッキ株式会社 アライメント装置、アライメント方法、成膜装置、成膜方法、及び電子デバイスの製造方法
JP2019189943A (ja) 2018-04-27 2019-10-31 キヤノントッキ株式会社 アライメント方法、これを用いた蒸着方法及び電子デバイスの製造方法
JP2019192898A5 (ja) 2018-11-28 2021-12-23

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101104608B1 (ko) * 2005-11-01 2012-01-12 사천홍시현시기건유한공사 얼라인먼트 방법
KR101479943B1 (ko) 2013-10-29 2015-01-12 주식회사 에스에프에이 기판과 마스크의 얼라인 시스템 및 얼라인 방법
KR20190124610A (ko) * 2018-04-26 2019-11-05 캐논 톡키 가부시키가이샤 기판 반송 시스템, 전자 디바이스 제조장치 및 전자 디바이스 제조방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004303559A (ja) 2003-03-31 2004-10-28 Tohoku Pioneer Corp アライメント装置及び方法、並びにこれを用いて製造される有機el素子
JP2006012597A (ja) 2004-06-25 2006-01-12 Kyocera Corp マスクアライメント法を用いたディスプレイの製造方法
JP2008010504A (ja) 2006-06-27 2008-01-17 Tokki Corp アライメント装置及び方法
JP2019083311A (ja) 2017-10-31 2019-05-30 キヤノントッキ株式会社 アライメント装置、アライメント方法、成膜装置、成膜方法、及び電子デバイスの製造方法
JP2019189943A (ja) 2018-04-27 2019-10-31 キヤノントッキ株式会社 アライメント方法、これを用いた蒸着方法及び電子デバイスの製造方法
JP2019192898A5 (ja) 2018-11-28 2021-12-23

Also Published As

Publication number Publication date
KR102505828B1 (ko) 2023-03-02
JP2021178986A (ja) 2021-11-18
CN113637948B (zh) 2024-03-08
CN113637948A (zh) 2021-11-12
KR20210137901A (ko) 2021-11-18

Similar Documents

Publication Publication Date Title
JP7202858B2 (ja) 基板搬送システム、電子デバイスの製造装置及び電子デバイスの製造方法
JP7247013B2 (ja) アライメント方法、これを用いた蒸着方法及び電子デバイスの製造方法
JP6461235B2 (ja) 基板載置装置、成膜装置、基板載置方法、成膜方法、および電子デバイスの製造方法
JP7244401B2 (ja) アライメント装置、成膜装置、アライメント方法、成膜方法、及び電子デバイスの製造方法
JP6393802B1 (ja) 基板載置装置、基板載置方法、成膜装置、成膜方法、アライメント装置、アライメント方法、および、電子デバイスの製造方法
JP2019039072A (ja) アライメント方法、アライメント装置、これを含む真空蒸着方法及び真空蒸着装置
JP7296303B2 (ja) アライメントシステム、成膜装置、成膜方法、電子デバイスの製造方法、および、アライメント装置
JP7068381B2 (ja) アライメント装置、成膜装置、アライメント方法、電子デバイスの製造方法、プログラム及び記憶媒体
KR102625055B1 (ko) 얼라인먼트 장치, 성막 장치, 얼라인먼트 방법, 전자 디바이스의 제조 방법, 프로그램 및 기억 매체
JP7185674B2 (ja) 成膜装置、調整方法及び電子デバイスの製造方法
JP7202329B2 (ja) アライメント装置、成膜装置、アライメント方法、電子デバイスの製造方法、プログラム及び記憶媒体
KR102582584B1 (ko) 얼라인먼트 장치, 성막 장치, 얼라인먼트 방법, 전자 디바이스의 제조 방법, 프로그램, 및 기억 매체
KR102625048B1 (ko) 얼라인먼트 장치, 성막 장치, 얼라인먼트 방법, 전자 디바이스의 제조 방법, 프로그램, 및 기억 매체
WO2024029221A1 (ja) アライメント装置、成膜装置、アライメント方法、電子デバイスの製造方法、プログラム及び記憶媒体
JP7446169B2 (ja) 基板搬送装置、基板処理システム、基板搬送方法、電子デバイスの製造方法、プログラム及び記憶媒体
WO2024034236A1 (ja) アライメント装置、成膜装置、制御方法、電子デバイスの製造方法、プログラム及び記憶媒体
JP7301894B2 (ja) アライメント装置、成膜装置、アライメント方法、及び電子デバイスの製造方法
JP2022175839A (ja) 成膜装置、プログラム、位置検知精度の評価方法及び電子デバイスの製造方法
JP2022007541A (ja) 膜厚測定装置、成膜装置、膜厚測定方法、電子デバイスの製造方法、プログラム及び記憶媒体
JP2022167957A (ja) 成膜装置及び電子デバイスの製造方法

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20210308

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210408

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210408

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220323

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220404

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220428

R150 Certificate of patent or registration of utility model

Ref document number: 7068381

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150