JP7296303B2 - アライメントシステム、成膜装置、成膜方法、電子デバイスの製造方法、および、アライメント装置 - Google Patents

アライメントシステム、成膜装置、成膜方法、電子デバイスの製造方法、および、アライメント装置 Download PDF

Info

Publication number
JP7296303B2
JP7296303B2 JP2019203016A JP2019203016A JP7296303B2 JP 7296303 B2 JP7296303 B2 JP 7296303B2 JP 2019203016 A JP2019203016 A JP 2019203016A JP 2019203016 A JP2019203016 A JP 2019203016A JP 7296303 B2 JP7296303 B2 JP 7296303B2
Authority
JP
Japan
Prior art keywords
substrate
mask
alignment
information
position adjustment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019203016A
Other languages
English (en)
Other versions
JP2020105629A5 (ja
JP2020105629A (ja
Inventor
正信 金内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Tokki Corp
Original Assignee
Canon Tokki Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Tokki Corp filed Critical Canon Tokki Corp
Publication of JP2020105629A publication Critical patent/JP2020105629A/ja
Publication of JP2020105629A5 publication Critical patent/JP2020105629A5/ja
Application granted granted Critical
Publication of JP7296303B2 publication Critical patent/JP7296303B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/682Mask-wafer alignment
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04Coating on selected surface areas, e.g. using masks
    • C23C14/042Coating on selected surface areas, e.g. using masks using masks
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/12Organic material
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/24Vacuum evaporation
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/50Substrate holders
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/54Controlling or regulating the coating process
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02631Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67017Apparatus for fluid treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67092Apparatus for mechanical treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67242Apparatus for monitoring, sorting or marking
    • H01L21/67259Position monitoring, e.g. misposition detection or presence detection
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67242Apparatus for monitoring, sorting or marking
    • H01L21/67294Apparatus for monitoring, sorting or marking using identification means, e.g. labels on substrates or labels on containers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10Deposition of organic active material
    • H10K71/16Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H10K71/164Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using vacuum deposition
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10Deposition of organic active material
    • H10K71/16Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H10K71/166Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using selective deposition, e.g. using a mask

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electroluminescent Light Sources (AREA)
  • Physical Vapour Deposition (AREA)

Description

本発明は、アライメントシステム、成膜装置、成膜方法、子デバイスの製造方法、および、アライメント装置に関する。
最近、フラットパネル表示装置として有機EL表示装置が脚光を浴びている。有機EL表示装置は自発光ディスプレイとして、応答速度、視野角、薄型化などの特性が液晶パネルディスプレイより優れており、モニター、テレビ、スマートフォンに代表される各種携帯端末などで既存の液晶パネルディスプレイを急速に代替している。また、自動車用ディスプレイ等にも、その応用分野が広がっている。
有機EL表示装置を構成する有機発光素子(有機EL素子:OLED)は、2つの向かい合う電極(カソード電極、アノード電極)の間に発光を起こす有機物層が形成された基本構造を有する。有機EL素子の有機物層と電極金属層は真空チャンバ内で、画素パターンが形成されたマスクを介して基板に蒸着物質を蒸着させることで製造される。基板上の所望する位置に所望するパターンで蒸着物質を蒸着させるためには、まず、成膜装置内に基板が搬入される際に、基板を理想の位置で安定的に受け取る必要がある。また、基板への蒸着が行われる前に、マスクと基板との間の相対的位置を精密に整列(アライメント)させる必要がある。
最近の有機EL表示装置の製造ラインにおいては、フルサイズの大型基板(マザーガラスとも称する)を対象に洗浄や回路形成などの前処理工程を行った後に、該大型基板を例えば2つのハーフサイズに分割してハーフカット基板(分割基板)とする。そして、これらのハーフカット基板のそれぞれを成膜装置内に搬送し、有機物層などの各層を成膜する成膜工程を順次行う場合がある。例えば、スマートフォン用の有機EL表示装置の表示パネルの製造に第6世代ハーフカットサイズの基板を用いる成膜装置においては、約1500mm×約1850mmのフルサイズの基板から2つに分割されたハーフカット基板(約1500mm×約925mm)を成膜装置内に搬送して成膜を行う。
特開2014-227604号公報
本発明者らが鋭意検討した結果、このような分割基板を対象とする成膜においては、該分割基板がマザーガラスのどの部分から切り出されたかによって(例えば、マザーガラスの左側半分の部分なのか、あるいは右側半分の部分なのかによって)、成膜装置内への搬送時やマスクとのアライメント時に挙動が異なり、この基板間の挙動差がアライメント精度に影響を及ぼすことがある。
本発明は、大型基板から切り出された分割基板を成膜装置内に搬送して成膜を行う際に、アライメント精度の低下を抑制するための技術を提供することを目的とする。
本発明の一実施形態に係るアライメントシステムは、基板を支持するための基板支持ユ
ニットと、マスクを支持するためのマスク支持ユニットと、前記基板支持ユニットによって支持された前記基板と、前記マスク支持ユニットによって支持された前記マスクとの相対位置を調整するための位置調整機構と、前記位置調整機構を制御する制御部とを有し、前記基板は、大型基板から切り出された基板であり、前記制御部は、前記基板が前記大型基板のどの位置から切り出されたかを示す切り出し情報に基づいて、前記位置調整機構を制御することを特徴とする。
本発明によれば、大型基板から切り出された分割基板を成膜装置内に搬送して成膜を行う際に、アライメント精度の低下を抑制することができる。
図1は、有機EL表示装置の製造ラインの一部の模式図である。 図2は、成膜装置の模式図である。 図3は、基板支持ユニットの模式図である。 図4は、第1アライメント工程を説明するための図である。 図5は、第1アライメント工程終了後の基板の移動および挟持方法を示す図である。 図6は、第2アライメント工程を説明するための図である。 図7は、第2アライメント工程後の基板の移動および挟持方法を示す図である。 図8は、基板受け取り時のオフセット補正を説明するための図である。 図9は、マザーガラスを2枚の分割基板に切り出す場合を示した模式図である。 図10は、オフセット情報記憶部に分割基板ごとに固有のオフセット値情報がテーブルとして記録される構成を示す図である。 図11は、有機EL表示装置の全体図及び有機EL表示装置の素子の断面図である。
以下、図面を参照しつつ本発明の好適な実施形態及び実施例を説明する。ただし、以下の実施形態及び実施例は本発明の好ましい構成を例示的に示すものにすぎず、本発明の範囲はそれらの構成に限定されない。また、以下の説明における、装置のハードウェア構成及びソフトウェア構成、処理フロー、製造条件、寸法、材質、形状などは、特に特定的な記載がない限り、本発明の範囲をこれに限定しようとする趣旨ではない。
本発明は、基板上に薄膜を形成する成膜装置及びその制御方法に関するもので、特に基板に対する高精度の位置調整を行うための技術に関するものである。本発明は、基板の表面に真空蒸着により所望のパターンの薄膜(材料層)を形成する装置に好ましく適用できる。基板の材料としては、ガラス、樹脂、金属などの任意の材料を選択でき、また、蒸着材料としても、有機材料、無機材料(金属、金属酸化物など)などの任意の材料を選択できる。本発明の技術は、具体的には、有機電子デバイス(例えば、有機EL表示装置、薄膜太陽電池)、光学部材などの製造装置に適用可能である。その中でも有機EL表示装置の製造装置は、基板の大型化あるいは表示パネルの高精細化により基板とマスクのアライメント精度及び速度のさらなる向上が要求されているため、本発明の好ましい適用例の一つである。本発明の技術は、また、基板とマスクをアライメントするためのアライメントシステムとしても捉えられる。その場合、該アライメントシステムは成膜クラスタ内の成膜室に利用される。本発明はまた、蒸着以外の方法、例えばスパッタリングで成膜を行う成膜装置や成膜方法にも適用され得る。
<電子デバイスの製造ライン>
図1は、電子デバイスの製造ラインの構成の一部を模式的に示す上視図である。
図1の製造ラインは、例えば、スマートフォン用の有機EL表示装置の表示パネルの製造に用いられるもので、前述した第6世代フルサイズ(約1500mm×約1850mm)のマザーガラスをハーフカットサイズ(約1500mm×約925mm)に切り出した各分割基板10が成膜クラスタ1内に搬送され、有機ELの成膜が行われる。
有機EL表示装置の製造ラインの成膜クラスタ1は、一般的に図1に示すように、基板10に対する処理(例えば、成膜)が行われる複数の成膜室110と、使用前後のマスクが収納されるマスクストックチャンバ120と、その中央に配置される搬送室130を具備する。
搬送室130内には、複数の成膜室110の間で基板10を搬送し、成膜室110とマスクストックチャンバ120との間でマスクを搬送するための搬送ロボット140が設置される。搬送ロボット140は、例えば、多関節アームに、基板10又はマスクを保持するロボットハンドが取り付けられた構造を有するロボットである。
成膜クラスタ1には、基板10の流れ方向において上流側からの基板10を成膜クラスタ1に搬送するパス室150と、該成膜クラスタ1で成膜処理が完了した基板10を下流側の他の成膜クラスタに搬送するためのバッファ室160が連結される。搬送室130の搬送ロボット140は、上流側のパス室150から基板10を受け取って、当該成膜クラスタ1内の成膜室110の一つに搬送する。また、搬送ロボット140は、当該成膜クラスタ1での成膜処理が完了した基板10を複数の成膜室110の一つから受け取って、下流側に連結されたバッファ室160に搬送する。バッファ室160と更に下流側のパス室150との間には、基板10の方向を変える旋回室170が設けられる。これにより、上流側成膜クラスタと下流側成膜クラスタで基板の方向が同一になって、基板処理が容易になる。
成膜室110、マスクストックチャンバ120、搬送室130、バッファ室160、旋回室170などの各チャンバは、有機EL表示パネルの製造過程で、高真空状態に維持される。
各成膜室110にはそれぞれ成膜装置(蒸着装置ともよぶ)が設けられている。搬送ロボット140との基板10の受け渡し、基板10とマスクの相対位置の調整(アライメント)、マスク上への基板10の固定、成膜(蒸着)などの一連の成膜プロセスは、成膜装置によって自動で行われる。各成膜室の成膜装置は、蒸発源、蒸発材料、マスクなど細かい点で相違する部分はあるものの、基本的な構成(特に基板の搬送やアライメントに関わる構成)はほぼ共通している。以下、各成膜室の成膜装置の共通構成について説明する。なお、以下の説明では、成膜時に基板の成膜面が重力方向下方を向いた状態で成膜されるデポアップの構成について説明するが、これに限定はされず、成膜時に基板の成膜面が重力方向上方を向いた状態で成膜されるデポダウンの構成であってもよいし、基板が垂直に立てられた状態、すなわち、基板の成膜面が重力方向と略平行な状態で成膜が行われる構成(サイドデポ)であってもよい。
<成膜装置>
図2は、成膜装置の構成を模式的に示す断面図である。以下の説明においては、鉛直方向をZ方向とするXYZ直交座標系を用いる。成膜時に基板が水平面(XY平面)と平行となるよう固定された場合、基板の短手方向(短辺に平行な方向)をX方向、長手方向(長辺に平行な方向)をY方向とする。またZ軸まわりの回転角をθで表す。
成膜装置は、真空チャンバ200を有する。真空チャンバ200の内部は、真空雰囲気か、窒素ガスなどの不活性ガス雰囲気に維持されている。真空チャンバ200の内部には
、基板支持ユニット210と、マスク220と、マスク台221と、冷却板230と、蒸発源240が設けられる。
基板支持ユニット210は、搬送ロボット140から受け取った基板10を支持・搬送する手段であり、基板ホルダとも呼ばれる。マスク220は、基板10上に形成する薄膜パターンに対応する開口パターンをもつメタルマスクであり、マスク220を支持するマスク支持ユニットである枠状のマスク台221の上に固定されている。
成膜時にはマスク220の上に基板10が載置される。したがって、マスク220は基板10を載置する載置体としての役割も担う。冷却板230は、成膜時に基板10(のマスク220とは反対側の面)に密着し、基板10の温度上昇を抑えることで有機材料の変質や劣化を抑制する板部材である。
冷却板230はマグネット板を兼ねていてもよい。マグネット板とは、磁力によってマスク220を引き付けることで、成膜時の基板10とマスク220の密着性を高める部材(密着手段)である。この場合、基板10とマスク220を密着させる密着手段は、基板10およびマスク220の少なくとも一方の温度を調整する(典型的には冷却する)温度調整手段を兼ねている。
蒸発源240は、基板に放出するための蒸着材料(成膜材料)を収容する容器(ルツボ)、ヒータ、シャッタ、駆動機構、蒸発レートモニタなどから構成される(いずれも不図示)。なお、本実施形態では成膜源として蒸発源240を用いる蒸着装置について説明するが、これに限定はされず、成膜源としてスパッタリングターゲットを用いるスパッタリング装置であってもよい。
真空チャンバ200の上(外側)には、基板10とマスク220の相対位置を調整するための位置調整機構205として、基板Zアクチュエータ250、クランプZアクチュエータ251、冷却板Zアクチュエータ252、Xアクチュエータ(不図示)、Yアクチュエータ(不図示)、θアクチュエータ(不図示)が設けられている。これらのアクチュエータは、例えば、モータとボールねじ、モータとリニアガイドなどで構成される。あるいは、位置調整機構205に含まれる各アクチュエータと、それらを制御する制御部270を合わせて、位置調整機構だと考えても良い。
基板Zアクチュエータ250は、基板支持ユニット210の全体を昇降(Z方向移動)させるための駆動手段である。クランプZアクチュエータ251は、基板支持ユニット210の挟持機構(後述)を開閉させるための駆動手段である。
冷却板Zアクチュエータ252は、冷却板230を昇降させるための駆動手段である。Xアクチュエータ、Yアクチュエータ、θアクチュエータ(以下、まとめて「XYθアクチュエータ」と呼ぶ)は基板10のアライメントのための駆動手段である。XYθアクチュエータは、基板支持ユニット210及び冷却板230の全体を、X方向移動、Y方向移動、θ回転させる。本実施形態では、θ回転させるθアクチュエータを別途設置する構成としたが、XアクチュエータとYアクチュエータの組み合わせによってθ回転させることにしてもよい。なお、本実施形態では、マスク220を固定した状態で基板10のX,Y,θを調整する構成としたが、マスク220の位置を調整すること、又は、基板10とマスク220の両者の位置を調整することで、基板10とマスク220のアライメントを行ってもよい。
真空チャンバ200の上(外側)には、さらに、基板10及びマスク220のアライメントのために、基板10及びマスク220それぞれの位置を測定するカメラ260、261が設けられている。カメラ260、261は、真空チャンバ200に設けられた窓を通
して、基板10とマスク220を撮影する。その画像から基板10上のアライメントマーク及びマスク220上のアライメントマークを認識することで、各々のXY位置やXY面内での相対ずれを計測することができる。
短時間で高精度なアライメントを実現するために、大まかに位置合わせを行う第1アライメント(「ラフアライメント」とも称す)と、高精度に位置合わせを行う第2アライメント(「ファインアライメント」とも称す)の2段階のアライメントを実施することが好ましい。その場合、低解像だが広視野の第1アライメント用のカメラ260と狭視野だが高解像の第2アライメント用のカメラ261の2種類のカメラを用いるとよい。本実施形態では、基板10及びマスク220それぞれについて、対向する一対の辺の2箇所に付されたアライメントマークを2台の第1アライメント用のカメラ260で測定し、基板10及びマスク220の4隅(あるいは対角の2か所)に付されたアライメントマークを4台(あるいは2台)の第2アライメント用のカメラ261で測定する。アライメントマーク及びその測定用カメラの数は、特に限定されず、例えば、ファインアライメントの場合、基板10及びマスク220の2隅に付されたマークを2台のカメラ261で測定するようにしてもよい。カメラ260,261は、基板10の位置情報、または基板10とマスク220の相対的な位置情報を取得する位置情報取得手段として機能する。あるいは、カメラ260,261と、カメラが取得した画像情報に基づいて位置情報を算出する制御部270を合わせて、位置情報取得手段だと考えても良い。
成膜装置は、制御部270を有する。制御部270は、基板Zアクチュエータ250、クランプZアクチュエータ251、冷却板Zアクチュエータ252、XYθアクチュエータ、及びカメラ260、261の制御の他、基板10の搬送及びアライメント、蒸発源の制御、成膜の制御などの機能を有する。制御部270は、例えば、プロセッサ、メモリ、ストレージ、I/Oなどを有するコンピュータにより構成可能である。この場合、制御部270の機能は、メモリ又はストレージに記憶されたプログラムをプロセッサが実行することにより実現される。コンピュータとしては、汎用のパーソナルコンピュータを用いてもよいし、組込型のコンピュータ又はPLC(programmable logic controller)を用いてもよい。あるいは、制御部270の機能の一部又は全部をASICやFPGAのような回路で構成してもよい。なお、成膜装置ごとに制御部270が設けられていてもよいし、1つの制御部270が複数の成膜装置を制御してもよい。
本発明の成膜装置は、オフセット情報記憶部280を含む。オフセット情報記憶部280は、大型基板(マザーガラス)から分割された基板10が、該マザーガラスのどの部分から切り出されたかによって、該基板10の搬送時又はアライメント時の位置調整用パラメータ値(オフセット値)を調整するための情報が記録される。オフセット情報記憶部280は、成膜装置ごとに設けられてもよいし、ネットワークを通して複数の成膜装置に繋がっていてもよい。オフセット情報記憶部280の詳細については後述する。
<基板支持ユニット>
図3を参照して基板支持ユニット210の構成を説明する。図3は基板支持ユニット210の斜視図である。
基板支持ユニット210は、挟持機構によって基板10の周縁を挟持することにより、基板10を保持・搬送する手段である。具体的には、基板支持ユニット210は、基板10の4辺それぞれを下から支持する複数の支持具300が設けられた支持枠体301と、各支持具300との間で基板10を挟み込む複数の押圧具302が設けられたクランプ部材303とを有する。一対の支持具300と押圧具302とで1つの挟持機構が構成される。図3の例では、基板10の短辺に沿って3つの支持具300が配置され、長辺に沿って6つの挟持機構(支持具300と押圧具302のペア)が配置されており、長辺2辺を挟持する構成となっている。ただし挟持機構の構成は図3の例に限られず、処理対象とな
る基板のサイズや形状あるいは成膜条件などに合わせて、挟持機構の数や配置を適宜変更してもよい。なお、支持具300は「フィンガプレート」とも呼ばれ、押圧具302は「クランプ」とも呼ばれる。
搬送ロボット140から基板支持ユニット210への基板10の受け渡しは例えば次のように行われる。まず、クランプZアクチュエータ251によりクランプ部材303を上昇させ、押圧具302を支持具300から離間させることで、挟持機構を解放状態にする。搬送ロボット140によって支持具300と押圧具302の間に基板10を導入した後、クランプZアクチュエータ251によってクランプ部材303を下降させ、押圧具302を所定の押圧力で支持具300に押し当てる。これにより、押圧具302と支持具300の間で基板10が挟持される。この状態で基板Zアクチュエータ250により基板支持ユニット210を駆動することで、基板10を昇降(Z方向移動)させることができる。なお、クランプZアクチュエータ251は基板支持ユニット210と共に上昇/下降するため、基板支持ユニット210が昇降しても挟持機構の状態は変化しない。
図3の符号101は、基板10の4隅に付された第2アライメント用のアライメントマークを示し、符号102は、基板10の短辺中央に付された第1アライメント用のアライメントマークを示している。
<アライメント>
図4は第1アライメント工程を示す図面である。図4(a)は、搬送ロボット140から基板支持ユニット210に基板10が受け渡された直後の状態を示す。基板10は自重によりその中央が下方に撓んでいる。次に、図4(b)に示すように、クランプ部材303を下降させて、押圧具302と支持具300からなる挟持機構により基板10の各辺部が挟持される。
続いて、図4(c)に示すように、基板10がマスク220から所定の高さで離れた状態で第1アライメントが行われる。第1アライメントは、XY面内(マスク220の表面に平行な方向)における、基板10とマスク220との相対位置を大まかに調整する第1の位置調整処理であり、「ラフアライメント」とも称される。第1アライメントでは、カメラ260によって基板10に設けられた基板アライメントマーク102とマスク220に設けられたマスクアライメントマーク(不図示)を認識し、各々のXY位置やXY面内での相対ずれを計測し、位置合わせを行う。第1アライメントに用いるカメラ260は、大まかな位置合わせができるように、低解像だが広視野なカメラである。位置合わせの際には、基板10(基板支持ユニット210)の位置を調整してもよいし、マスク220の位置を調整してもよいし、基板10とマスク220の両者の位置を調整してもよい。
第1アライメント処理が完了すると、図5(a)に示すように、基板Zアクチュエータ250を駆動して基板10を下降させる。そして、図5(b)に示すように、基板10がマスク220に接触する前に、押圧具302を上昇させて挟持機構を解放状態にする。次に、図5(c)に示すように、解放状態(非挟持状態)のまま基板支持ユニット210を第2アライメントを行う位置まで下降させる。そして、図5(d)に示すように、挟持機構により基板10の周縁部を再挟持する。なお、第2アライメントを行う位置とは、基板10とマスク220との相対ずれを計測するために基板10をマスク220上に仮置きした状態となる位置であり、例えば、支持具300の支持面(上面)がマスク220の載置面よりも少し高い位置である。このとき、基板10の少なくとも中央部はマスク220に接触し、基板10の周縁部のうち挟持機構により支持されている左右の辺部はマスク220の載置面からやや離れた(浮いた)状態となる。
本実施形態では、第1アライメントの終了後、第2アライメントのための計測位置に基
板を下降するにおいて、基板を解放した状態で下降すると説明したが、本発明はこれに限らず、基板挟持機構で基板を挟持した状態で下降してもよい。
図6(a)から図6(d)は第2アライメントを説明する図である。第2アライメントは、高精度な位置合わせを行うアライメント処理であり、「ファインアライメント」とも称される。まず、図6(a)に示すように、カメラ261によって基板10に設けられた基板アライメントマーク101とマスク220に設けられたマスクアライメントマーク(不図示)を認識し、各々のXY位置やXY面内での相対ずれを計測する。カメラ261は、高精度な位置合わせができるように、狭視野だが高解像なカメラである。計測されたずれが閾値を超える場合には、位置合わせ処理が行われる。以下では、計測されたずれが閾値を超える場合について説明する。
計測されたずれが閾値を超える場合には、図6(b)に示すように、基板Zアクチュエータ250を駆動して、基板10を上昇させてマスク220から離す。図6(c)では、カメラ261によって計測されたずれに基づいてXYθアクチュエータを駆動して、位置合わせを行う。位置合わせの際には、基板10(基板支持ユニット210)の位置を調整してもよいし、マスク220の位置を調整してもよいし、基板10とマスク220の両者の位置を調整してもよい。
その後、図6(d)に示すように再び基板10を第2アライメントを行う位置まで下降させて、基板10をマスク220上に再び載置する。そして、カメラ261によって基板10およびマスク220のアライメントマークの撮影を行い、ずれを計測する。計測されたずれが閾値を超える場合には、上述した位置合わせ処理が繰り返される。
アライメントマーク同士のずれが閾値以内になった場合には、図7(a)~図7(b)に示すように、基板10を挟持したまま基板支持ユニット210を下降させ、基板支持ユニット210の支持面とマスク220の高さを一致させる。これにより、基板10の全体がマスク220上に載置される。
以上の工程により、マスク220上への基板10の載置処理が完了すると、その後、図7(c)に示すように、冷却板Zアクチュエータ252を駆動して、冷却板230を下降させ基板10に密着させる。これにより、成膜装置による成膜処理(蒸着処理)が行われる準備が完了する。
本実施形態では、図6(a)~図6(d)に示すように、挟持機構により基板10を挟持したまま第2アライメントを繰り返す例を説明したが、別例として、基板10をマスク220上に載置する際に挟持機構を解放状態にしたり、挟持機構の挟力を弱めたり(挟持を緩めたり)してもよい。
なお本実施形態では、図7(c)の状態、すなわち、冷却板230を下降させて(または、冷却板230とは別途にマグネット板が設置される場合は、冷却板230に続きマグネットも共に下降させて)マスク220上に載置された基板10をマスク220と密着させた状態で蒸着を行う。しかし、これに限定はされず、基板10とマスク220が密着したら、押圧具302を上昇させて挟持機構を解放状態にし、基板Zアクチュエータ250を駆動して支持具300を更に下降させてから蒸着が行われるようにしても良い。
<オフセット補正>
基板10は以上の過程を経て成膜装置内に搬入され、その後、マスク220とアライメントされ、最終的に成膜が行われるようになるが、このような基板搬送時またはアライメント時に発生し得る位置調整誤差(ずれ)を補正するための様々な試みを、更に行っても
よい。すなわち、上記位置調整誤差を相殺するオフセット量を決定し、このオフセット量に基づいて基板支持ユニットおよびマスク支持ユニットの少なくとも一方を移動させるオフセット補正を行ってもよい。以下、代表的ないくつかのオフセット補正技術について説明する。
1.基板受け取り時のオフセット補正
多関節アーム141とロボットハンド142を有する搬送ロボット140によって基板10を成膜室110内に搬入する時に、成膜室110内での基板10の受け取り位置がずれる可能性がある。図8は、このような基板10受け取り時の位置ずれを説明する図であり、Z方向上部から見た平面図である。図8(a)に示したように、基板10が成膜室110内に搬入されるとき、搬送過程での位置ずれにより、成膜室110内の基板支持ユニット210上に正確に載置されない場合がある。つまり、基板10の中心線(細い一点鎖線で示す)と基板支持ユニット210の長辺方向の中心線(太い一点鎖線で示す)が一致しない状態で、基板10が、対向する両側周縁部に配置された支持具300のいずれか一方の上に偏って載置される場合がある。
この基板受け取り時の位置ずれを補正するために、成膜室110に基板10が搬入される前に、上記ずれ量に当たる量を相殺するように予めオフセットを与え、基板支持ユニット210を移動させておくことができる(図8(b))。
このようなオフセット補正により、成膜室110内への基板搬入時に、常に理想の位置で基板10が受け取られるようにすることができる。なお、ここでいう「理想の位置」とは、典型的には、基板支持ユニット210の対向する両側周縁部に配置された支持具300に偏りなく配置される位置を指す。換言すれば、基板10の重心が、基板支持ユニットの複数の支持具300で構成される支持エリアの中心と一致する位置を指す。
オフセット補正に必要なオフセット量は、成膜装置内に生産用基板を投入する前に、工程制御管理用としての非生産用基板を事前に予備的に投入して測定した後、測定されたオフセット値を記憶部(オフセット情報記憶部280)に記憶しておく。あるいは、成膜装置内に生産用基板を投入した後に、搬送ロボット140から基板10を受け取った後に成膜室110内での基板10の受け取り位置を測定し、理想的な受け取り位置からのずれ量が閾値を超えた場合には、そのずれ量を相殺するだけの値を記憶部(オフセット情報記憶部280)に記憶されているオフセット値に加算し、記憶部(オフセット情報記憶部280)に記憶し直すようにしてもよい。このように、記憶部(オフセット情報記憶部280)に記憶されたオフセット値を学習、更新することによって、アライメント精度の低下をより一層抑制できる。このような、あらかじめ行われるオフセット量の測定には、カメラ260、261を使用できる。
2.基板とマスク間の密着動作時に発生し得るずれ補正
第2アライメントとしてのファインアライメントが完了したら、マスク220上に基板10の全面が載置される。続いて、マグネット板を兼ねる冷却板230が下降し(または、マグネット板が別途設置される場合は、冷却板230に続いて、磁石板も共に下降し)基板10とマスク220を密着させた後、蒸着が行われることになる(図7(c)参照)。
ところが、ファインアライメント完了後に行われる、この冷却板230またはマグネット板の下降のような機械的・物理的動作により、基板10とマスク220間の相対位置が再びずれてしまう可能性がある。
このようなファインアライメント完了後の位置ずれを補正するために、冷却板230の下降などによる基板とマスク間の密着動作が行われた後の時点で、ファインアライメント
用カメラ161で基板10とマスク220のアライメントマークをもう一度撮影し、位置ずれが閾値以内に収束されたかを最終的に計測して検証する。そして、この検証で確認された位置ずれ量を、オフセット量として、ファインアライメント時の目標位置に反映することで、前述したアライメント完了後の機械的・物理的な動作による位置ずれを事前に補正することができる。
このオフセット量も、成膜装置内に工程制御管理用としての非生産用基板を予備的に投入して測定した後、記憶部(オフセット情報記憶部280)に記憶させておくことができる。あるいは、生産用基板を用いた成膜の過程でずれ量を測定し、そのずれ量を相殺するだけの値を記憶部(オフセット情報記憶部280)に記憶されているオフセット値に加算し、記憶部(オフセット情報記憶部280)に記憶し直すようにしてもよい。このように、記憶部(オフセット情報記憶部280)に記憶されたオフセット値を学習、更新することによって、アライメント精度の低下をより一層抑制できる。
<オフセット情報記憶部>
前述したように、大型基板(マザーガラス)を複数の分割基板に切り出してこれら各分割基板を対象に成膜を行う場合には、該分割基板がマザーガラスのどの部分から切れ出されたかによって、成膜装置内への搬送時やマスクとのアライメント時の挙動が異なり得る。
このような分割基板の挙動差の主な原因としては、次のようなことが考えられる。例えば、図9に示すように、マザーガラスを2枚の分割基板に切り出す場合には、通常、マザーガラス基板の一辺を基準辺とし、この基準辺から所定の長さの位置でカットし、例えばカット位置左側のハーフカットサイズの基板を「分割基板1」、右側を「分割基板2」としている。そのため、分割基板1と分割基板2との間でサイズ(分割後の短辺の長さ)の差が出る場合がある。
また、切り出された切断面における残留応力の大きさが、分割基板1と分割基板2とで異なる可能性がある。残留応力の大きさが異なると、基板のうねりのモードが異なる場合がある。
また、成膜装置内への基板搬入時にこの切断面の位置(方向)を分割基板1と分割基板2とで異ならせる場合には、切断部位での残留応力の大きさの差による影響がより顕著になる可能性がある(図9(b)参照)。
また、マザーガラス基板には前処理工程時にオリエンテーションフラット(orientation flat,以下「オリフラ」と称する)などの切欠部が形成される場合があるが、このオリフラなどがマザーガラスの片方だけ形成され(図9(a)参照)、切り出された後の分割基板1と分割基板2とで形状、大きさなどの物理的特性の差を誘発する可能性もある。
このような様々な原因による分割基板1と分割基板2との間の特性差は、基板搬送時や、基板とマスクとのアライメント時に、基板がロボットハンド又は基板支持ユニット上で滑るなどのずれを引き起こす程度に、差をもたらす。つまり、基板搬送時またはアライメント時の位置ずれを補正するために設定される前述した様々な位置調整用パラメータ値(オフセット値)が、分割基板1と分割基板2とで異なり得る。
したがって、このような挙動差を考慮せずに、分割基板1と分割基板2を同じオフセット値を使用し同じ方法で搬送及びアライメントを行ってしまうと、アライメントの精度が低下し、成膜品質の低下にもつながる。
この分割基板間の挙動差によるアライメントの精度低下を防止するため、本発明の成膜装置は、前述したように、分割基板10がマザーガラスのどの部分から切り出されたかによって該基板10の搬送時またはアライメント時の位置調整用パラメータ値(オフセット値)を調整するための情報が記録されたオフセット情報記憶部280を含む。
図10は、オフセット情報記憶部280に分割基板ごとに固有のオフセット値情報がテーブルとして記録される構成を示している。図示したように、各分割基板(基板10)には、マザーガラスのどの部分から切り出されたかを示す情報(切り出し情報)が識別子(番号や記号)として付与される。基板10ごとに基板の搬送時またはアライメント時の位置ずれをオフセット補正するための補正値を算出し、基板ごとに識別子として付与された切り出し情報と対応付けられた対応情報として格納しておく。オフセット補正のタイプとしては、前述のように、基板受け取り時のオフセット補正(Type 1_Offset)、基板・マスク間の密着工程時のずれオフセット補正(Type 2_Offset)などがあり得る。
これら各タイプのオフセット補正のための位置調整用パラメータ値としてのオフセット値は、前述したように、成膜装置内に生産用基板を投入する前に工程制御管理用としての非生産用基板を事前に予備的に投入し、上記切り出し情報に基づいて分割基板ごとに算出して、オフセット情報記憶部280に記憶させておく。あるいは、生産用基板を用いた成膜の過程でずれ量を測定し、そのずれ量を相殺するだけの値を記憶部(オフセット情報記憶部280)に記憶されているオフセット値に加算し、記憶部(オフセット情報記憶部280)に記憶し直すようにしてもよい。すなわち、制御部が、位置調整機構の制御結果に基づいて、記憶部(オフセット情報記憶部280)に記憶されたオフセット値を更新するようにしてもよい。このように、記憶部(オフセット情報記憶部280)に記憶されたオフセット値を学習、更新することによって、アライメント精度の低下をより一層抑制できる。
本発明の実施例では、各タイプのオフセット補正のための位置調整用パラメータ値(オフセット値)を、基板ごとの識別子としての切り出し情報と、テーブルの形態として関連付けているが、これに限定されず、他の方法で位置調整用パラメータ値と切り出し情報を関連付けても良い。また、オフセット情報記憶部280に記憶させておくオフセット補正値としては、前述した2つのタイプ以外に他の位置調整用パラメータ値を更に含むこともできる。また、オフセット補正以外の各種補正パラメータを、切り出し情報と関連付けて記憶しておいてもよい。
なお、基板ごとの切り出し情報は、制御部270が有する切り出し情報取得部(不図示)によって取得される。切り出し情報取得部は、以下に説明する各種方法により、基板ごとの切り出し情報を取得する。
第1の方法としては、後述する上流装置から通信により切り出し情報を取得する方法が挙げられる。この場合、切り出し情報取得部は、成膜クラスタ1に搬入される前に分割基板10を大型基板から切り出す工程を行う基板カット装置(不図示)や、切り出された各分割基板10に前処理を行う前処理装置(不図示)、搬送装置(不図示)などの上流装置から通信により切り出し情報を取得する。基板カット装置などの上流装置は、分割(カット)後の分割基板10のそれぞれに、基板識別情報(ID情報)を付与するとともに、切り出し情報と関連付けて、メモリに保存または後続の装置に送信する。基板識別情報とは、各分割基板10を識別するための情報であり、例えば、基板カット装置から搬出される順に付与される、各分割基板10に固有の番号や記号である。
第2の方法としては、各分割基板10に形成されたマークやオリフラなどを検出し、検
出結果に基づいて切り出し情報を取得する方法が挙げられる。この場合、切り出し情報取得部は、カメラ等の画像取得手段を含む画像認識手段による画像認識結果を検出結果として受信し、検出結果に基づいて切り出し情報を取得する。
第3の方法としては、成膜クラスタ1を含む装置のユーザによる入力を受け付け、入力結果に基づいて切り出し情報を取得する方法が挙げられる。この場合、切り出し情報取得部は、タッチパネルやキーボード、マウス等の入力手段を備えており、ユーザの入力結果に基づいて切り出し情報を取得する。
オフセット情報記憶部280は、各成膜装置に設置されてもよく、複数の成膜装置が共有するよう各成膜装置とネットワークで連結されたサーバーに設置されてもよい。オフセット情報記憶部280に格納されたテーブルは、成膜装置の制御部270によって読み取られ、制御部270は、成膜装置内への基板搬入時又はマスクとのアライメント時に、切り出し情報に基づいて分割基板ごとに固有のオフセット値がそれぞれの補正に活用されるように、基板支持ユニット210の相対位置を調整するXYθアクチュエータの駆動を制御する。
このように、本発明によれば、各分割基板10に対し識別子として付与された、マザーガラスのどの部分から切り出されたかを示す情報(切り出し情報)に基づいて、搬送時またはアライメント時の位置ずれを補正するための位置調整用パラメータ値(オフセット値)を異ならせて設定し、オフセット補正の際にこれを利用するようにすることによって、分割基板間の挙動差によるアライメント精度低下を防止することができる。
<電子デバイスの製造方法>
次に、本実施形態の成膜装置を用いた電子デバイスの製造方法の一例を説明する。以下、電子デバイスの例として有機EL表示装置の構成及び製造方法を例示する。
まず、製造する有機EL表示装置について説明する。図11(a)は有機EL表示装置60の全体図、図11(b)は1画素の断面構造を表している。
図11(a)に示すように、有機EL表示装置60の表示領域61には、発光素子を複数備える画素62がマトリクス状に複数配置されている。詳細は後で説明するが、発光素子のそれぞれは、一対の電極に挟まれた有機層を備えた構造を有している。なお、ここでいう画素とは、表示領域61において所望の色の表示を可能とする最小単位を指している。本実施例にかかる有機EL表示装置の場合、互いに異なる発光を示す第1発光素子62R、第2発光素子62G、第3発光素子62Bの組合せにより画素62が構成されている。画素62は、赤色発光素子と緑色発光素子と青色発光素子の組合せで構成されることが多いが、黄色発光素子とシアン発光素子と白色発光素子の組み合わせでもよく、少なくとも1色以上であれば特に制限されるものではない。
図11(b)は、図11(a)のA-B線における部分断面模式図である。画素62は、基板63上に、第1電極(陽極)64と、正孔輸送層65と、発光層66R,66G,66Bのいずれかと、電子輸送層67と、第2電極(陰極)68と、を備える有機EL素子を有している。これらのうち、正孔輸送層65、発光層66R,66G,66B、電子輸送層67が有機層に当たる。また、本実施形態では、発光層66Rは赤色を発する有機EL層、発光層66Gは緑色を発する有機EL層、発光層66Bは青色を発する有機EL層である。発光層66R,66G,66Bは、それぞれ赤色、緑色、青色を発する発光素子(有機EL素子と記述する場合もある)に対応するパターンに形成されている。また、第1電極64は、発光素子ごとに分離して形成されている。正孔輸送層65と電子輸送層67と第2電極68は、複数の発光素子62R、62G、62Bと共通で形成されていてもよいし、発光素子毎に形成されていてもよい。なお、第1電極64と第2電極68とが
異物によってショートするのを防ぐために、第1電極64間に絶縁層69が設けられている。さらに、有機EL層は水分や酸素によって劣化するため、水分や酸素から有機EL素子を保護するための保護層70が設けられている。
図11(b)では正孔輸送層(65)や電子輸送層(67)が一つの層で示されているが、有機EL表示素子の構造によって、正孔ブロック層や電子ブロック層を含む複数の層で形成されてもよい。また、第1電極(64)と正孔輸送層(65)との間には第1電極(64)から正孔輸送層(65)への正孔の注入が円滑に行われるようにすることのできるエネルギーバンド構造を有する正孔注入層を形成することもできる。同様に、第2電極(68)と電子輸送層(67)の間にも電子注入層が形成されことができる。
次に、有機EL表示装置の製造方法の例について具体的に説明する。
まず、有機EL表示装置を駆動するための回路(不図示)および第1電極64が形成された基板63を準備する。
第1電極64が形成された基板63の上にアクリル樹脂をスピンコートで形成し、アクリル樹脂をリソグラフィ法により、第1電極64が形成された部分に開口が形成されるようにパターニングし絶縁層69を形成する。この開口部が、発光素子が実際に発光する発光領域に相当する。
絶縁層69がパターニングされた基板63を第1の成膜装置に搬入し、基板支持ユニットにて基板を保持し、正孔輸送層65を、表示領域の第1電極64の上に共通する層として成膜する。正孔輸送層65は真空蒸着により成膜される。実際には正孔輸送層65は表示領域61よりも大きなサイズに形成されるため、高精細なマスクは不要である。
次に、正孔輸送層65までが形成された基板63を第2の成膜装置に搬入し、基板支持ユニットにて保持する。基板とマスクとのアライメント(第1アライメント及び第2アライメント)を行い、基板をマスクの上に載置し、基板63の赤色を発する素子を配置する部分に、赤色を発する発光層66Rを成膜する。
発光層66Rの成膜と同様に、第3の成膜装置により緑色を発する発光層66Gを成膜し、さらに第4の成膜装置により青色を発する発光層66Bを成膜する。発光層66R、66G、66Bの成膜が完了した後、第5の成膜装置により表示領域61の全体に電子輸送層67を成膜する。電子輸送層67は、3色の発光層66R、66G、66Bに共通の層として形成される。
電子輸送層65までが形成された基板をスパッタリング装置に移動し、第2電極68を成膜し、その後プラズマCVD装置に移動して保護層70を成膜して、有機EL表示装置60が完成する。
絶縁層69がパターニングされた基板63を成膜装置に搬入してから保護層70の成膜が完了するまでは、水分や酸素を含む雰囲気にさらしてしまうと、有機EL材料からなる発光層が水分や酸素によって劣化してしまうおそれがある。従って、本例において、成膜装置間の基板の搬入搬出は、真空雰囲気または不活性ガス雰囲気の下で行われる。
上記実施例は本発明の一例を示したものであり、本発明は上記実施例の構成に限られず、その技術思想の範囲内において適宜変形しても構わない。
10:基板、210:基板支持ユニット、220:マスク、221:マスク台、205:位置調整機構、270:制御部

Claims (25)

  1. 基板を支持するための基板支持ユニットと、
    マスクを支持するためのマスク支持ユニットと、
    前記基板支持ユニットによって支持された前記基板と、前記マスク支持ユニットによって支持された前記マスクと、の相対位置を調整するための位置調整機構と、
    前記位置調整機構を制御する制御部と、を有し、
    前記基板は、大型基板から切り出された基板であり、
    前記制御部は、前記基板が前記大型基板のどの位置から切り出されたかを示す切り出し情報に基づいて、前記位置調整機構を制御する
    ことを特徴とするアライメントシステム。
  2. 前記切り出し情報と、前記位置調整機構による位置調整に使用される位置調整用パラメータ値と、が対応付けられた対応情報を記憶する記憶部をさらに有する
    ことを特徴とする請求項1に記載のアライメントシステム。
  3. 前記制御部は、前記記憶部に記憶された前記対応情報に基づいて、前記基板に対応する前記位置調整用パラメータ値を取得して、前記位置調整機構の制御に使用する
    ことを特徴とする請求項2に記載のアライメントシステム。
  4. 前記切り出し情報は、複数の前記基板ごとに識別子として付与される情報である
    ことを特徴とする請求項2または3に記載のアライメントシステム。
  5. 前記位置調整用パラメータ値は、前記基板を前記基板支持ユニットが受け取るために前記基板支持ユニットを移動させるオフセット値を示すパラメータ値である
    ことを特徴とする請求項4に記載のアライメントシステム。
  6. 前記位置調整機構により相対位置が調整された前記基板と前記マスクとを密着させるための密着手段をさらに含み、
    前記位置調整用パラメータ値は、前記密着手段による前記基板と前記マスクの密着動作時のずれをオフセット補正するためのパラメータ値である
    ことを特徴とする請求項4または5に記載のアライメントシステム。
  7. 前記密着手段は、前記基板を挟んで前記マスクの反対側に配置されるマグネットであることを特徴とする請求項6に記載のアライメントシステム。
  8. 前記密着手段は、前記基板および前記マスクの少なくとも一方を冷却する冷却手段を兼ねる
    ことを特徴とする請求項6または7に記載のアライメントシステム。
  9. 前記位置調整用パラメータ値は、非生産用基板を成膜装置内に予備的に投入し、前記切り出し情報に基づいて前基板の類型ごとに算出して、前記記憶部に記憶させる
    ことを特徴とする請求項2から8のいずれか一項に記載のアライメントシステム。
  10. 前記制御部は、前記位置調整機構の制御結果に基づいて、前記記憶部に記憶された前記対応情報の前記位置調整用パラメータ値を更新する
    ことを特徴とする請求項2から9のいずれか一項に記載のアライメントシステム。
  11. 前記基板の位置情報を取得する位置情報取得手段をさらに有し、
    前記制御部は、前記切り出し情報に基づいて前記位置調整機構を制御した後に前記位置情報取得手段によって前記基板の位置情報を取得し、取得された前記基板の位置情報に基づいて、前記記憶部に記憶された前記対応情報の前記位置調整用パラメータ値を更新することを特徴とする請求項10に記載のアライメントシステム。
  12. 基板上にマスクを介して成膜材料を成膜するための成膜装置であって、
    請求項1から11のいずれか一項に記載のアライメントシステムと、
    前記マスクを挟んで前記基板の反対側に配置され、前記基板に向かって前記成膜材料を放出する成膜源と、を含む成膜装置。
  13. 大型基板から切り出された基板上にマスクを介して成膜材料を成膜する成膜方法であって、
    前記マスクが配置されたチャンバ内に前記基板を搬入する基板搬入工程と、
    搬入された前記基板と前記マスクとを位置合わせするアライメント工程と、
    前記マスクを介して前記基板に成膜材料を成膜する成膜工程と、
    を含み、
    前記基板搬入工程および前記アライメント工程の少なくとも一方の工程において、前記基板が前記大型基板のどの位置から切り出されたかを示す切り出し情報に基づいて、前記基板および前記マスクの少なくとも一方の位置を調整する
    ことを特徴とする成膜方法。
  14. 請求項13に記載の成膜方法により電子デバイスを製造する、電子デバイスの製造方法。
  15. 大型基板を分割して得られた複数の基板のうちのいずれかの基板を支持する基板支持手段と、
    マスクを支持するマスク支持手段と、
    前記基板と前記マスクの位置ずれ量を計測する計測手段と、
    前記基板と前記マスクとの相対位置を調整する位置調整手段と、
    を備え、
    前記位置ずれ量が許容範囲内である場合に、前記基板と前記マスクとを互いに重ね合わせるアライメント装置であって、
    前記基板支持手段によって支持されている基板の、分割前の前記大型基板における部位に関する基板情報を取得する取得手段と、
    前記取得手段が取得した前記基板情報に基づいて、前記計測手段および前記位置調整手段を制御する制御手段と、
    を備えることを特徴とするアライメント装置。
  16. 前記制御手段は、前記基板情報に基づいて、前記基板支持手段が前記基板を受け取る際、または前記基板と前記マスクとの相対位置を調整する際に発生する前記基板のずれ量を補正するように前記計測手段および前記位置調整手段を制御する
    ことを特徴とする請求項15に記載のアライメント装置。
  17. 前記基板のずれ量を補正するオフセット値を、前記基板情報と対応付けて記憶する記憶手段をさらに含み、
    前記制御手段は、前記取得手段が取得した前記基板情報に対応する前記オフセット値によって前記計測手段および前記位置調整手段を制御する
    ことを特徴とする請求項16に記載のアライメント装置。
  18. 前記オフセット値は、前記基板支持手段が前記基板を受け取る際の基板のずれ量を相殺するように前記基板支持手段を移動させる移動量を示す値である
    ことを特徴とする請求項17に記載のアライメント装置。
  19. 前記位置調整手段によって前記基板と前記マスクとの相対位置を調整した後に、前記基板と前記マスクとを密着させる密着手段をさらに含み、
    前記オフセット値は、前記密着手段によって前記基板と前記マスクとを密着させるときのずれ量を補正するための値である
    ことを特徴とする請求項17に記載のアライメント装置。
  20. 前記密着手段は、前記基板を挟んで前記マスクの反対側に配置されるマグネットであることを特徴とする請求項19に記載のアライメント装置。
  21. 前記密着手段は、前記基板および前記マスクの少なくとも一方を冷却する冷却手段を兼ねる
    ことを特徴とする請求項19または20に記載のアライメント装置。
  22. 前記オフセット値は、非生産用基板を成膜装置内に投入し、前記基板情報に基づいて算出して、前記記憶手段に記憶させる
    ことを特徴とする請求項17から20のいずれか一項に記載のアライメント装置。
  23. 前記制御手段は、前記計測手段および前記位置調整手段の制御結果に基づいて、前記記憶手段に記憶された前記オフセット値を更新する
    ことを特徴とする請求項17から20のいずれか一項に記載のアライメント装置。
  24. 前記基板情報は、前記基板ごとに識別子として付与される情報である
    ことを特徴とする請求項15から20のいずれか1項に記載のアライメント装置。
  25. 基板上にマスクを介して成膜材料を成膜するための成膜装置であって、
    請求項15から24のいずれか一項のアライメント装置と、
    前記マスクを挟んで前記基板の反対側に配置され、前記基板に向かって前記成膜材料を放出する成膜源と、
    を含む成膜装置。
JP2019203016A 2018-12-27 2019-11-08 アライメントシステム、成膜装置、成膜方法、電子デバイスの製造方法、および、アライメント装置 Active JP7296303B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180171336A KR102133900B1 (ko) 2018-12-27 2018-12-27 얼라인먼트 시스템, 성막 장치, 성막 방법, 및 전자 디바이스 제조방법
KR10-2018-0171336 2018-12-27

Publications (3)

Publication Number Publication Date
JP2020105629A JP2020105629A (ja) 2020-07-09
JP2020105629A5 JP2020105629A5 (ja) 2022-09-16
JP7296303B2 true JP7296303B2 (ja) 2023-06-22

Family

ID=71215148

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019203016A Active JP7296303B2 (ja) 2018-12-27 2019-11-08 アライメントシステム、成膜装置、成膜方法、電子デバイスの製造方法、および、アライメント装置

Country Status (3)

Country Link
JP (1) JP7296303B2 (ja)
KR (1) KR102133900B1 (ja)
CN (1) CN111378925B (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022038099A (ja) * 2020-08-26 2022-03-10 キヤノントッキ株式会社 アライメント装置およびアライメント方法、ならびに成膜装置および成膜方法
JP7185674B2 (ja) * 2020-09-30 2022-12-07 キヤノントッキ株式会社 成膜装置、調整方法及び電子デバイスの製造方法
JP2022083681A (ja) * 2020-11-25 2022-06-06 キヤノントッキ株式会社 アライメント装置、成膜装置、アライメント方法、成膜方法、および電子デバイスの製造方法
JP7337108B2 (ja) 2021-01-28 2023-09-01 キヤノントッキ株式会社 アライメント装置、成膜装置および調整方法
JP7428684B2 (ja) 2021-09-02 2024-02-06 キヤノントッキ株式会社 アライメント装置
JP2023042908A (ja) 2021-09-15 2023-03-28 キヤノントッキ株式会社 アライメント装置、アライメント方法、成膜装置、成膜方法及び電子デバイスの製造方法
JP2023163217A (ja) * 2022-04-28 2023-11-10 キヤノントッキ株式会社 成膜装置、成膜方法、および電子デバイスの製造方法
US20240055290A1 (en) * 2022-08-15 2024-02-15 Taiwan Semiconductor Manufacturing Company, Ltd. Adjustable wafer chuck

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016135555A (ja) 2015-01-23 2016-07-28 コニカミノルタ株式会社 光書き込み装置、画像形成装置及び光書き込み装置の製造方法
JP2019083311A (ja) 2017-10-31 2019-05-30 キヤノントッキ株式会社 アライメント装置、アライメント方法、成膜装置、成膜方法、及び電子デバイスの製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000319782A (ja) * 1999-05-06 2000-11-21 Murata Mfg Co Ltd 成膜装置
KR100742195B1 (ko) * 2002-04-03 2007-07-25 엔에이치 테크노글라스 가부시키가이샤 액정표시장치용 유리기판 및 그 기본유리의 제조방법과기본유리 검사장치
JP2013163837A (ja) * 2012-02-09 2013-08-22 Canon Tokki Corp 蒸着装置並びに蒸着装置を用いた成膜方法
JP6229013B2 (ja) * 2016-05-26 2017-11-08 坂東機工株式会社 ガラス板の切り出し及び切り出したガラス板の位置決め方法及びその装置
JP6876520B2 (ja) * 2016-06-24 2021-05-26 キヤノントッキ株式会社 基板の挟持方法、基板の挟持装置、成膜方法、成膜装置、及び電子デバイスの製造方法、基板載置方法、アライメント方法、基板載置装置
JP2018072541A (ja) * 2016-10-28 2018-05-10 キヤノン株式会社 パターン形成方法、基板の位置決め方法、位置決め装置、パターン形成装置、及び、物品の製造方法
JP6461235B2 (ja) * 2017-05-22 2019-01-30 キヤノントッキ株式会社 基板載置装置、成膜装置、基板載置方法、成膜方法、および電子デバイスの製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016135555A (ja) 2015-01-23 2016-07-28 コニカミノルタ株式会社 光書き込み装置、画像形成装置及び光書き込み装置の製造方法
JP2019083311A (ja) 2017-10-31 2019-05-30 キヤノントッキ株式会社 アライメント装置、アライメント方法、成膜装置、成膜方法、及び電子デバイスの製造方法

Also Published As

Publication number Publication date
CN111378925B (zh) 2023-09-29
KR20200081636A (ko) 2020-07-08
JP2020105629A (ja) 2020-07-09
CN111378925A (zh) 2020-07-07
KR102133900B1 (ko) 2020-07-15

Similar Documents

Publication Publication Date Title
JP7296303B2 (ja) アライメントシステム、成膜装置、成膜方法、電子デバイスの製造方法、および、アライメント装置
JP6611389B2 (ja) アライメント装置、アライメント方法、成膜装置、成膜方法、及び電子デバイスの製造方法
JP6461235B2 (ja) 基板載置装置、成膜装置、基板載置方法、成膜方法、および電子デバイスの製造方法
CN113802106B (zh) 基板载置方法、电子设备的制造方法及基板载置装置
JP7247013B2 (ja) アライメント方法、これを用いた蒸着方法及び電子デバイスの製造方法
JP6393802B1 (ja) 基板載置装置、基板載置方法、成膜装置、成膜方法、アライメント装置、アライメント方法、および、電子デバイスの製造方法
JP6448067B2 (ja) 基板載置方法、基板載置機構、成膜方法、成膜装置及び電子デバイスの製造方法
JP7244401B2 (ja) アライメント装置、成膜装置、アライメント方法、成膜方法、及び電子デバイスの製造方法
JP6351918B2 (ja) 基板載置方法、成膜方法、電子デバイスの製造方法
JP6468540B2 (ja) 基板搬送機構、基板載置機構、成膜装置及びそれらの方法
JP6821641B2 (ja) 基板載置装置、成膜装置、基板載置方法、成膜方法、および電子デバイスの製造方法
KR20200049379A (ko) 얼라인먼트 장치, 성막장치, 얼라인먼트 방법, 성막방법, 및 전자 디바이스 제조방법
KR20200048841A (ko) 마스크 교환시기 판정장치, 성막장치, 마스크 교환시기 판정방법, 성막방법 및 전자 디바이스의 제조방법
KR102578750B1 (ko) 얼라인먼트 시스템, 성막 장치, 성막 방법, 및 전자 디바이스 제조방법
KR20210028626A (ko) 얼라인먼트 장치, 성막 장치, 얼라인먼트 방법, 성막 방법, 및 전자 디바이스 제조방법
JP2021073373A (ja) 基板載置方法、電子デバイスの製造方法、基板保持装置、及び電子デバイスの製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220908

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220908

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230511

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230530

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230612

R150 Certificate of patent or registration of utility model

Ref document number: 7296303

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150