JP7301894B2 - アライメント装置、成膜装置、アライメント方法、及び電子デバイスの製造方法 - Google Patents

アライメント装置、成膜装置、アライメント方法、及び電子デバイスの製造方法 Download PDF

Info

Publication number
JP7301894B2
JP7301894B2 JP2021026596A JP2021026596A JP7301894B2 JP 7301894 B2 JP7301894 B2 JP 7301894B2 JP 2021026596 A JP2021026596 A JP 2021026596A JP 2021026596 A JP2021026596 A JP 2021026596A JP 7301894 B2 JP7301894 B2 JP 7301894B2
Authority
JP
Japan
Prior art keywords
alignment
mask
mark
substrate
pattern matching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021026596A
Other languages
English (en)
Other versions
JP2022128200A (ja
Inventor
和憲 谷
義人 長沼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Tokki Corp
Original Assignee
Canon Tokki Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Tokki Corp filed Critical Canon Tokki Corp
Priority to JP2021026596A priority Critical patent/JP7301894B2/ja
Priority to KR1020220019648A priority patent/KR20220120477A/ko
Priority to CN202210154448.3A priority patent/CN114959563B/zh
Publication of JP2022128200A publication Critical patent/JP2022128200A/ja
Application granted granted Critical
Publication of JP7301894B2 publication Critical patent/JP7301894B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/682—Mask-wafer alignment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04—Coating on selected surface areas, e.g. using masks
    • C23C14/042—Coating on selected surface areas, e.g. using masks using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/12—Organic material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/24—Vacuum evaporation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/54—Controlling or regulating the coating process
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/56—Apparatus specially adapted for continuous coating; Arrangements for maintaining the vacuum, e.g. vacuum locks
    • C23C14/568—Transferring the substrates through a series of coating stations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67294—Apparatus for monitoring, sorting or marking using identification means, e.g. labels on substrates or labels on containers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H10K71/166—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using selective deposition, e.g. using a mask

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physical Vapour Deposition (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Length Measuring Devices By Optical Means (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Description

本発明は、アライメント装置、成膜装置、アライメント方法、及び電子デバイスの製造方法に関する。
有機ＥＬ表示装置（有機ＥＬディスプレイ）等の製造においては、蒸着用のマスクを用いて蒸着材料を基板に蒸着させる際に基板とマスクのアライメントが行われる。基板のマスクのアライメントは、基板又はマスクに形成されたアライメント用のマークを用いて行われることがある。特許文献１では、アライメント用のマークの検出を、撮影画像と基準画像（テンプレート）とのパターンマッチングにより行うことが開示されている。
特開２００８－１５３５７２号公報
製造効率の向上の観点から、アライメント時間の短縮が要請されている。
本発明は、アライメント時間を短縮する技術を提供する。
本発明の一側面によれば、
基板及びマスクの相対的な位置調整に用いられるアライメントマークを撮像した撮像画像を取得する撮像手段と、
前記撮像画像及びモデルマークを用いた第１パターンマッチングにより特定された前記アライメントマークの位置に基づいて、前記位置調整における調整量を決定する決定手段と、
前記決定手段により決定された前記調整量に基づいて前記位置調整を行う位置調整手段と、を備え、
前記第１パターンマッチングで用いられる前記モデルマークは、第２パターンマッチングにより特定された、前記撮像画像から取得された前記アライメントマークの面積及び基準となる基準モデルマークの面積の面積差に基づいて、サイズが調整されたものであり、
前記第２パターンマッチングにより前記撮像画像上の前記アライメントマークの面積を特定する面積特定手段と、
前記面積差の度合い応じた割合で、前記モデルマークのサイズを調整するサイズ調整手段と、
前記モデルマークのサイズを初期値に設定する設定手段と、をさらに備え、
前記設定手段により前記モデルマークのサイズが前記初期値に設定された後、前記サイズ調整手段による前記モデルマークのサイズの調整が繰り返される、
ことを特徴とするアライメント装置が提供される。
本発明によれば、アライメント時間を短縮することができる。
一実施形態に係る電子デバイスの製造ラインの構成の一部を示す模式図である。 一実施形態に係る成膜装置の概略図。 図２の成膜装置のハードウェアの構成例を示す図。 （ａ）～（ｃ）は、マスク及び基板の構成例を示す平面図。 成膜装置によるアライメント工程の概略を模式的に示す図。 ファインアライメント工程の一例を説明する図。 （ａ）は、マスクファインマークの位置を特定するためのパターンマッチングの態様を説明する図。（ｂ）は、モデルマークの一例を示す図。 処理部の処理例を示すフローチャート。 モデルマークのサイズ調整の具体例を示す図。 処理部の処理例を示すフローチャート。 （ａ）は有機ＥＬ表示装置の全体図、（ｂ）は１画素の断面構造を示す図。
＜１．電子デバイスの製造ライン＞
図１は、一実施形態に係る電子デバイスの製造ラインの構成の一部を示す模式図である。図１の製造ラインは、例えば、スマートフォン用の有機ＥＬ表示装置の表示パネルの製造に用いられるもので、基板１００が成膜ブロック３０１に順次搬送され、基板１００に有機ＥＬの成膜が行われる。
成膜ブロック３０１には、平面視で八角形の形状を有する搬送室３０２の周囲に、基板１００に対する成膜処理が行われる複数の成膜室３０３ａ～３０３ｄと、使用前後のマスクが収納されるマスク格納室３０５とが配置されている。搬送室３０２には、基板１００を搬送する搬送ロボット３０２ａが配置されている。搬送ロボット３０２ａは、基板１００を保持するハンドと、ハンドを水平方向に移動する多関節アームとを含む。換言すれば、成膜ブロック３０１は、搬送ロボット３０２ａの周囲を取り囲むように複数の成膜室３０３ａ～３０３ｄが配置されたクラスタ型の成膜ユニットである。なお、以下の説明において、成膜室３０３ａ～３０３ｄを特に区別しない場合、成膜室３０３と称することがある。
基板１００の搬送方向（矢印方向）で、成膜ブロック３０１の上流側、下流側には、それぞれ、バッファ室３０６、旋回室３０７、受渡室３０８（パス室とも称する）が配置されている。製造過程において、各室は真空状態に維持される。なお、図１においては成膜ブロック３０１を１つしか図示していないが、本実施形態に係る製造ラインは複数の成膜ブロック３０１を有しており、複数の成膜ブロック３０１が、バッファ室３０６、旋回室３０７、受渡室３０８で構成される連結装置で連結された構成を有する。なお、連結装置の構成はこれに限定はされず、例えばバッファ室３０６又は受渡室３０８のみで構成されていてもよい。
搬送ロボット３０２ａは、上流側の受渡室３０８から搬送室３０２への基板１００の搬入、成膜室３０３間での基板１００の搬送、マスク格納室３０５と成膜室３０３との間でのマスクの搬送、及び、搬送室３０２から下流側のバッファ室３０６への基板１００の搬出、を行う。
バッファ室３０６は、製造ラインの稼働状況に応じて基板１００を一時的に格納するための室である。バッファ室３０６には、複数枚の基板１００を基板１００の被処理面（被成膜面）が重力方向下方を向く水平状態を保ったまま収納可能な多段構造の基板収納棚（カセットとも呼ばれる）と、基板１００を搬入又は搬出する段を搬送位置に合わせるために基板収納棚を昇降させる昇降機構とが設けられる。これにより、バッファ室３０６には複数の基板１００を一時的に収容し、滞留させることができる。
旋回室３０７は、基板１００の向きを変更する装置を備えている。本実施形態では、旋回室３０７は、旋回室３０７に設けられた搬送ロボットによって基板１００の向きを１８０度回転させる。旋回室３０７に設けられた搬送ロボットは、バッファ室３０６で受け取った基板１００を支持した状態で１８０度旋回し受渡室３０８に引き渡すことで、バッファ室３０６内と受渡室３０８とで基板１００の搬送方向（矢印方向）における前端と後端が入れ替わる。これにより、成膜室３０３に基板１００を搬入する際の向きが、各成膜ブロック３０１で同じ向きになるため、基板１００に対する成膜のスキャン方向やマスクの向きを各成膜ブロック３０１において一致させることができる。このような構成とすることで、各成膜ブロック３０１においてマスク格納室３０５にマスクを設置する向きを揃えることができ、マスクの管理が簡易化されユーザビリティを高めることができる。
受渡室３０８は、旋回室３０７の装置により搬入された基板１００を下流の成膜ブロック３０１の搬送ロボット３０２ａに受け渡すための室である。本実施形態では、後述するように、受渡室３０８において基板１００のアライメント及び基板１００に成膜された膜の膜厚測定を行う。
製造ラインの制御系は、ホストコンピュータとしてライン全体を制御する上位装置３００と、各構成を制御する制御装置１４ａ～１４ｄ、３０９、３１０、３１１とを含み、これらは有線又は無線の通信回線３００ａを介して通信可能である。制御装置１４ａ～１４ｄは、成膜室３０３ａ～３０３ｄに、対応して設けられ、後述する成膜装置１を制御する。制御装置３０９は、搬送ロボット３０２ａを制御する。制御装置３１０は旋回室３０７に設けられた搬送ロボットを制御する。制御装置３１１は、受渡室３０８においてアライメントや膜厚測定を行う機器を制御する。上位装置３００は、基板１００に関する情報や搬送タイミング等の指示を各制御装置１４ａ～１４ｄ、３０９、３１０、３１１に送信し、各制御装置１４ａ～１４ｄ、３０９、３１０、３１１は受信した指示に基づき各構成を制御する。なお、以下の説明において、制御装置１４ａ～１４ｄを特に区別しない場合、制御装置１４と称することがある。
＜２．成膜装置の概要＞
図２は一実施形態に係る成膜装置１の概略図である。成膜装置１は、基板１００に蒸着物質を成膜する装置であり、マスク１０１を用いて所定のパターンの蒸着物質の薄膜を形成する。成膜装置１で成膜が行われる基板１００の材質は、ガラス、樹脂、金属等の材料を適宜選択可能であり、ガラス上にポリイミド等の樹脂層が形成されたものが好適に用いられる。蒸着物質としては、有機材料、無機材料（金属、金属酸化物など）などの物質が挙げられる。成膜装置１は、例えば表示装置（フラットパネルディスプレイなど）や薄膜太陽電池、有機光電変換素子（有機薄膜撮像素子）等の電子デバイスや、光学部材等を製造する製造装置に適用可能であり、特に、有機ＥＬパネルを製造する製造装置に適用可能である。以下の説明においては成膜装置１が真空蒸着によって基板１００に成膜を行う例について説明するが、成膜方法はこれに限定されず、スパッタやＣＶＤ等の各種成膜方法を適用可能である。なお、各図において矢印Ｚは上下方向（重力方向）を示し、矢印Ｘ及び矢印Ｙは互いに直交する水平方向を示す。
成膜装置１は、箱型の真空チャンバ３を有する。真空チャンバ３の内部空間３ａは、真空雰囲気か、窒素ガスなどの不活性ガス雰囲気に維持されている。本実施形態では、真空チャンバ３は不図示の真空ポンプに接続されている。なお、本明細書において「真空」とは、大気圧より低い圧力の気体で満たされた状態、換言すれば減圧状態をいう。真空チャンバ３の内部空間３ａには、基板１００を水平姿勢で支持する基板支持ユニット６、マスク１０１を支持するマスク台５、成膜ユニット４、プレートユニット９が配置される。マスク１０１は、基板１００上に形成する薄膜パターンに対応する開口パターンをもつメタルマスクであり、マスク台５の上に固定されている。マスク１０１としては、枠状のマスクフレームに数μｍ～数十μｍ程度の厚さのマスク箔が溶接固定された構造を有するマスクを用いることができる。マスク１０１の材質は特に限定はされないが、インバー材などの熱膨張係数の小さい金属を用いることが好ましい。成膜処理は、基板１００がマスク１０１の上に載置され、基板１００とマスク１０１とが互いに重ね合わされた状態で行われる。
プレートユニット９は、成膜時に基板１００を冷却する冷却プレート１０と、磁力によってマスク１０１を引き寄せ基板１００とマスク１０１とを密着させる磁石プレート１１と、を備える。プレートユニット９は、例えばボールねじ機構等を備えた昇降ユニット１３によりＺ方向に昇降可能に設けられている。
成膜ユニット４は、ヒータ、シャッタ、蒸発源の駆動機構、蒸発レートモニタなどから構成され、蒸着物質を基板１００に蒸着する蒸着源である。より具体的には、本実施形態では、成膜ユニット４は、複数のノズル（不図示）がＸ方向に並んで配置され、それぞれのノズルから蒸着材料が放出されるリニア蒸発源である。成膜ユニット４は、蒸発源移動機構（不図示）によってＹ方向（成膜室３０３と搬送室３０２の接続部から遠ざかる方向）に往復移動される。
また、成膜装置１は、基板１００とマスク１０１とのアライメントを行うアライメント装置２を備える。概略として、アライメント装置２は、撮像ユニット１６により基板１００及びマスク１０１に形成されたアライメントマークを撮像し、この撮像画像に基づいて基板１００とマスク１０１との相対位置を調整する。
アライメント装置２は、基板１００及びマスク１０１のアライメントに用いられるアライメントマークを撮像した撮像画像を取得する撮像ユニット１６を含む撮像ユニット１６は、カメラ１６０、１６１を含む。本実施形態では、成膜装置１は、基板１００及びマスク１０１のアライメントとして、ラフアライメント及びファインアライメントの２段階のアライメントを実行する。ラフアライメントは基板１００及びマスク１０１の大まかな位置調整であり、ファインアライメントはラフアライメントよりも高精度の基板１００及びマスク１０１の位置調整である。ただし、アライメントの態様はこれに限られず、例えば成膜装置１はファインアライメントのみを実行してもよい。
カメラ１６０はラフアライメント用のアライメントマークを撮像し、カメラ１６１はファインアライメント用のアライメントマークを撮像する。本実施形態では、アライメント装置２は、カメラ１６０を２台、カメラ１６１を４台、それぞれ含んでいる。以下、２台のカメラ１６０を区別して説明する場合は、カメラ１６０１、１６０２と表記することがある。また、４台のカメラ１６１を区別して説明する場合は、カメラ１６１１～カメラ１６１４と表記することがある。また、以下の説明では、カメラ１６０をラフカメラ１６０と表記、カメラ１６１をファインカメラ１６１と表記することがある。なお、カメラ１６０、１６１の数は例示であって適宜変更可能である。
アライメント装置２は、基板１００の周縁部を支持する基板支持ユニット６を備える。基板支持ユニット６は、互いにＸ方向に離間して設けられ、Ｙ方向に延びる一対のベース部６２と、ベース部６２から内側へ突出した複数の爪状の載置部６１を備える。なお、載置部６１は「受け爪」又は「フィンガ」とも呼ばれることがある。複数の載置部６１は一対のベース部６２のそれぞれに間隔を置いて配置されている。載置部６１には基板１００の周縁部の長辺側の部分が載置される。ベース部６２は複数の支柱６４を介して梁部材２２２に吊り下げられている。
本実施形態のようにベース部６２がＸ方向に離間して一対に基板１００の短辺側にベース部６２が形成されない構成により、搬送ロボット３０２ａが載置部６１へと基板を受け渡す際の、搬送ロボット３０２ａとベース部６２との干渉を抑制することができる。しかしながら、ベース部６２は、基板１００の周縁部全体を囲うような矩形枠状であってもよい。これにより、基板１００の搬送及び受け渡しの効率を向上させることができる。また、ベース部６２は、部分的に切り欠きがある矩形枠状であってもよい。部分的に切り欠きがある矩形枠状とすることにより、搬送ロボット３０２ａが載置部６１へと基板を受け渡す際の、搬送ロボット３０２ａとベース部６２との干渉を抑制することができ、基板１００の搬送及び受け渡しの効率を向上させることができる。
また、基板支持ユニット６は、クランプユニット６３を備える。クランプユニット６３は、複数のクランプ部６６を備える。各クランプ部６６は各載置部６１に対応して設けられており、クランプ部６６と載置部６１とで基板１００の周縁部を挟んで保持することが可能である。クランプユニット６３は、例えば各クランプ部６６を基板１００に対して接離させるためのアクチュエータを含む。基板１００の支持態様としては、このようにクランプ部６６と載置部６１とで基板１００の周縁部を挟んで保持する態様の他、クランプ部６６を設けずに載置部６１に基板１００を載置するだけの態様を採用可能である。
アライメント装置２は、基板支持ユニット６により周縁部が支持された基板１００と、マスク１０１との相対位置を調整する位置調整ユニット２０を備える。位置調整ユニット２０は、カメラ１６０、１６１による基板１００及びマスク１０１に設けられたアライメント用マークの撮像画像等に基づいて基板支持ユニット６をＸ－Ｙ平面上で変位することにより、マスク１０１に対する基板１００の相対位置を調整する。本実施形態では、マスク１０１の位置を固定し、基板１００を変位してこれらの相対位置を調整するが、マスク１０１を変位させて調整してもよく、或いは、基板１００とマスク１０１の双方を変位させてもよい。位置調整ユニット２０は、例えば、ボールねじ機構を採用した電動アクチュエータ等を複数含み、これらにより基板支持ユニット６をＸーＹ方向に移動させたり、Ｚ軸回りに回転させたりするように構成されてもよい。
アライメント装置２は、基板支持ユニット６を昇降することで、基板支持ユニット６によって周縁部が支持された基板１００とマスク１０１とを基板１００の厚み方向（Ｚ方向）に接近及び離隔（離間）させる接離ユニット２２を備える。換言すれば、接離ユニット２２は、基板１００とマスク１０１とを重ね合わせる方向に接近させることができる。接離ユニット２２は、例えば、ボールねじ機構を採用した電動アクチュエータ等を含んでもよい。
＜３．制御構成＞
図３は、図２に示した成膜装置１のハードウェアの構成例を示す図である。図３では、基板１００とマスク１０１のアライメントに関連する構成を中心に示している。例えば、成膜装置１は、製造ラインを統括的に制御するホストコンピュータである上位装置３００からの指示に基づいて、所定の動作を実行する。
制御部１４は、処理部１４１と、記憶部１４２と、Ｉ／Ｆ部１４３（インタフェース部）とを備え、これらは互いに不図示のバスにより接続されている。処理部１４１は例えばＣＰＵである。処理部１４１は、記憶部１４２に記憶されたプログラムを実行することにより、位置調整ユニット２０や各種アクチュエータ２５の駆動を制御する。記憶部１４２は、例えば、ＲＡＭ、ＲＯＭ、ハードディスク等であり、処理部１４１が実行するプログラムの他、各種のデータが格納される。Ｉ／Ｆ部１４３は、処理部１４１と外部デバイスとの信号の送受信を中継する。Ｉ／Ｆ部１４３は、例えば、通信Ｉ／Ｆや入出力Ｉ／Ｆから構成される。
表示部１９は、各種情報を表示する。また、各種アクチュエータ２５としては、上述の昇降ユニット１３、位置調整ユニット２０又は接離ユニット２２が有するアクチュエータ等が含まれてもよい。
＜４．基板及びマスク＞
図４（ａ）～（ｃ）は、基板１００及びマスク１０１の構成例を示す平面図であって、図４（ａ）はマスク１０１単体、図４（ｂ）は基板１００単体、図４（ｃ）はマスク１０１と基板１００が重ねられた状態を示している。なお、図４（ｃ）において、撮像領域Ｒ１～Ｒ６はそれぞれ、カメラ１６１１～１６１４、１６０１、１６０２の撮像領域を示す。また、図４（ａ）～（ｃ）では、理解を容易にするため各マークを強調して示しているため、基板又はマスクに対する相対的なサイズは実際と異なる。
マスク１０１は、所望のパターンで基板１００に蒸着材料を蒸着するためのものである。マスク１０１の基板１００と重なる領域には、所定のパターンの開口が形成されており（図４（ａ）等では省略）、基板１００の一方の面がマスク１０１に覆われた状態で蒸着を行うことにより、開口に応じたパターンで基板１００に蒸着材料が蒸着する。なお、マスク１０１としては、枠状のマスクフレームに数μｍ～数十μｍ程度の厚さのマスク箔が溶接固定された構造を有するマスクを用い得る。マスク１０１の材質は特に限定はされないが、インバー材などの熱膨張係数の小さい金属を用いることが好ましい。
また、マスク１０１には、ラフアライメント用のマスクマーク１０１１、１０１２及びファインアライメント用のマスクマーク１０１３～１０１６が設けられている。マスクマーク１０１１、１０１２はそれぞれ、マスク１０１の短辺の中央付近に設けられ、対応するカメラ１６０１、１６０２によって撮像される。マスクマーク１０１３～１０１６はそれぞれ、マスク１０１の角付近に設けられ、対応するカメラ１６１１～１６１４によって撮像される。なお、以下の説明において、マスクマーク１０１１、１０１２を総称してマスクラフマーク１０１７と呼び、マスクマーク１０１３～１０１６を総称してマスクファインマークマーク１０１８と呼ぶ場合がある。すなわち、マスクラフマーク１０１７はラフカメラ１６０によって撮像され、マスクファインマーク１０１８はファインカメラ１６１によって撮像される。
基板１００は、蒸着物質が蒸着される対象となる部材であり、撮像ユニット１６によって検知される光を透過する透過性を有する。基板１００は、搬送ロボット３０２ａにより基板１００が真空チャンバ３内に搬送されると、基板支持ユニット６に保持された状態で、位置調整ユニット２０によりマスク１０１との間で位置調整が行われる。また、基板１００が透過性を有することにより、マスク１０１と撮像ユニット１６の間に基板１００が配置されていても撮像ユニット１６がマスクマーク１０１７、１０１８を撮像することができる。
基板１００には、ラフアライメント用の基板マーク１００１、１００２及びファインアライメント用の基板マーク１００３～１００６が設けられている。基板マーク１００１、１００２はそれぞれ、基板１００の短辺の中央付近に設けられ、対応するカメラ１６０１、１６０２によって検知される。基板マーク１００３～１００６はそれぞれ、基板１００の角付近に設けられ、対応するカメラ１６１１～１６１４によって検知される。なお、以下の説明において、基板マーク１００１、１００２を総称して基板ラフマーク１００７と呼び、基板マーク１００３～１００６を総称して基板ファインマーク１００８と呼ぶ場合がある。すなわち、基板ラフマーク１００７はラフカメラ１６０によって検知され、基板ファインマーク１００８はファインカメラ１６１によって検知される。
本実施形態では、基板マーク１００７（１００１～１００２）、１００８（１００３～１００６）はそれぞれ、位置検知用マーク１００１ａ～１００２ａ、１００３ａ～１００６ａと角度検知用マーク１００１ｂ～１００２ｂ、１００３ｂ～１００６ｂとにより構成される。しかしながら、これらが一体となった構成や各基板マーク１００７、１００８の位置のみを検知する構成も採用可能である。あるいは、基板ファインマーク１００８は位置検知用マーク及び角度検知用マークにより構成され、基板ラフマーク１００７は位置検知用マークのみによって構成されてもよい。すなわち、基板マーク１００７、１００８のいずれか一方は位置検知用マーク及び角度検知用マークにより構成され、他方は位置検知用マークのみによって構成されてもよい。
また、本実施形態では、ラフアライメントにおいては、基板ラフマーク１００７とそれらに対応するマスクラフマーク１０１７との位置関係が所定条件を満たすように基板１００及びマスク１０１の相対位置が調整される。また、ファインアライメントにおいては、基板ファインマーク１００８とそれらに対応するマスクファインマーク１０１８との位置関係が所定条件を満たすように基板１００及びマスク１０１に相対位置が調整される。
＜５．アライメント工程の概略＞
図５は、成膜装置１によるアライメント工程の概略を模式的に示す図である。状態ＳＴ１～ＳＴ２はアライメント実施前の状態、状態ＳＴ３はラフアライメントが実行されている状態、状態ＳＴ４～ＳＴ８はファインアライメントが実行されている状態をそれぞれ示している。
状態ＳＴ１は、基板１００が搬送ロボット３０２ａにより真空チャンバ３内に搬入された状態を示している。この状態では、基板１００は載置部６１上に載置されているが、クランプ部６６は基板１００の上方に離間している。したがって、基板１００は、挟持されていない。また、基板１００は自重により中央部分が撓んでいる。
状態ＳＴ２は、載置部６１とクランプ部６６とにより基板１００が挟持された状態を示している。具体的には、状態ＳＴ１から、クランプユニット６３が有するアクチュエータによりクランプ部６６が下方に移動することで載置部６１とクランプ部６６とによって基板１００の長辺を挟持している。
状態ＳＴ３は、ラフアライメントが実行されている状態を示している。具体的には、ラフカメラ１６０により、基板ラフマーク１００７及びマスクラフマーク１０１７を撮像し、その撮像画像に基づいて位置調整ユニット２０が基板１００のＸＹ方向の位置及びＺ軸周りの回転角θを調整する。なお、位置調整ユニット２０による調整後、再度ラフカメラ１６０により基板ラフマーク１００７及びマスクラフマーク１０１７を撮像し、撮像画像が条件を満たさない場合は再度位置調整ユニット２０による位置調整を行ってもよい。
状態ＳＴ４以降は、ファインアライメントが実行されている状態を示している。状態ＳＴ４は、接離ユニット２２により基板支持ユニット６を下降させてファインカメラ１６１により基板ファインマーク１００８及びマスクファインマーク１０１８の検知を行っている状態を示している。なお、撮像画像が条件を満たしている場合は状態ＳＴ５、ＳＴ６を省略してもよい。ここで、アライメントによる位置調整の精度を向上させるためには、撮像ユニット１６による各マークの検知精度を高めることが求められる。そのため、高い精度での位置調整が求められるファインアライメントにおいて用いられるファインカメラ１６１としては、高い解像度で画像を取得可能なカメラを用いることが好ましい。しかしながら、カメラの解像度を高めると被写界深度が浅くなるため、撮影対象となる基板１００に形成されているマークとマスク１０１に形成されているマークを同時に撮影するために両マークをファインカメラ１６１の光軸方向においてより一層接近させる必要がある。そこで本実施形態では、ファインアライメントにおいて基板ファインマーク１００８及びマスクファインマーク１０１８を検知する際に、基板１００を、ラフアライメントにおいて基板ラフマーク１００７及びマスクラフマーク１０１７を検知する際よりもマスク１０１に接近させる。このとき、図５の状態ＳＴ４に示されるように、基板１００は部分的にマスク１０１と接触した状態となってもよい。基板１００は周縁領域を支持されているために自重によって中央部が撓んだ状態となるため、典型的には、基板１００の中央部が部分的にマスク１０１と接触した状態となる。
なお、ラフアライメントにおいては図５の状態ＳＴ３に示すように基板１００とマスク１０１とが離間した状態で、基板ラフマーク１００７およびマスクラフマーク１０１７の検知と、基板１００およびマスク１０１の位置の調整と、が行われる。ラフアライメントにおいては、比較的被写界深度の深いラフカメラ１６０を用いることで、基板１００とマスク１０１とが離間したままアライメントを行うことができる。本実施形態ではこのように、ラフアライメントによって基板１００とマスク１０１とを離間させたまま大まかに位置の調整を行ってから、位置調整の精度がより高いファインアライメントを行うようにしている。これにより、ファインアライメントにおいてマークの検知のために基板１００とマスク１０１を接近させて接触させた際には、基板１００とマスク１０１はその相対位置が既にある程度調整されているため、基板１００上に形成されている膜のパターンとマスク１０１の開口パターンとがある程度整列した状態で接触するようになる。そのため、基板１００とマスク１０１とが接触することによる基板１００上に形成されている膜へのダメージを低減することができる。すなわち、本実施形態のように基板１００とマスク１０１を離間させたまま大まかに位置調整を行うラフアライメントと、基板１００とマスク１０１とを部分的に接触させる工程を含むファインアライメントと、を組み合わせて実行することにより、基板１００の上に形成されている膜へのダメージを低減しつつ高精度の位置調整を実現することができる。
状態ＳＴ５は、カメラ１６１による撮像画像に基づいて、基板１００の位置調整を行っている状態を示している。具体的には、接離ユニット２２により基板支持ユニット６を上昇させて基板１００をマスク１０１から離間させた後に、位置調整ユニット２０が基板１００のＸＹ方向の位置及びＺ軸周りの回転角θを調整している。
状態ＳＴ６は、基板１００をマスク１０１に再度接近させ、基板１００がマスク１０１に接触した状態でカメラ１６１により基板マーク１００８及びマスクマーク３１を撮像している状態を示している。撮像画像が条件を満たしている場合は状態ＳＴ７に進み、条件を満たさない場合は状態ＳＴ５に戻る。
状態ＳＴ７は、基板１００をマスク１０１上に載置し、その上にプレートユニット９を重ねた状態を示している。具体的には、接離ユニット２２により基板支持ユニット６を下降させて基板１００をマスク１０１上に載置した後、昇降ユニット１３により冷却プレート１０を下降させてプレートユニット９を基板１００に接触させている。
状態ＳＴ８は、カメラ１６１による最終的な位置確認を実行している状態を示している。状態ＳＴ７で基板１００がマスク１０１と冷却プレート１０とに挟まれた状態となった後に、クランプユニット６３のアクチュエータによりクランプ部６６が上方に移動することでクランプ部６６が基板１００から離間し、基板１００の長辺の挟持状態が解除される。その後、接離ユニット２２により基板支持ユニット６を下降させ、基板１００の周縁領域と接触していた載置部６１を基板１００から離間させる。これにより、基板１００は基板支持ユニット６から離間し、マスク１０１とプレートユニット９とによって挟持された状態となる。この状態で、ファインカメラ１６１により基板ファインマーク１００８及びマスクファインマーク１０１８を撮像し、これらの位置関係が条件を満たしているか否かを確認する。これらの位置関係が条件を満たしていれば基板１００とマスク１０１のアライメントを終了し、条件を満たしていなければ状態ＳＴ５に戻る。
＜６．ファインアライメントにおける位置調整＞
図６は、ファインアライメント工程の一例を説明する図である。
処理部１４１は、各カメラ１６１１～１６１４の撮像画像に基づいて、マスク１０１に設けられた複数のマスクマーク１０１３～１０１６の位置Ｐ１～Ｐ４を取得する。本実施形態では、位置Ｐ１～Ｐ４はそれぞれ、円形のマスクマーク１０１３～１０１６の中心位置である。また、本実施形態では、記憶部１４２には、各カメラ１６１１～１６１４のそれぞれの視野内における座標系（カメラ座標系）と、成膜装置１の全体における座標系（ワールド座標系）とを紐づけた情報が記憶されている。処理部１４１は、各カメラ１６１１～１６１４のそれぞれの撮像画像に基づいて、それぞれのカメラ座標系におけるマスクマーク１０１３～１０１６の位置Ｐ１～Ｐ４の座標を算出する。処理部１４１は、上述のカメラ座標系とワールド座標系とを紐づける情報から複数のマスクマーク１０１３～１０１６の位置Ｐ１～Ｐ４のワールド座標系における座標を取得する。
また、処理部１４１は、各カメラ１６１１～１６１４の撮像画像に基づいて、基板１００に設けられた複数の基板マーク１００３～１００６から、マスクマーク１０１３～１０１６のそれぞれに対応する目標位置Ｔ１～Ｔ４を基板１００上に設定する。なお、目標位置Ｔ１～Ｔ４についてもマスクマーク１０１３～１０１６の位置Ｐ１～Ｐ４と同様に、カメラ座標系とワールド座標系とを紐づけた情報に基づいて、ワールド座標系における座標で設定される。本実施形態では、十字形の位置検知用マーク１００３ａ～１００６ａのＸ方向に伸びる部分から、所定距離だけ基板１００の内側の位置に目標位置Ｔ１～Ｔ４が設定される。なお、図６では、位置Ｐ１と目標位置Ｔ１との間の距離をＬ１で示している。位置Ｐ２～Ｐ４と目標位置Ｔ２～Ｔ４との間のそれぞれの距離についても同様にＬ２～Ｌ４で示している。
そして、処理部１４１は、複数のマスクマーク１０１３～１０１６の位置Ｐ１～Ｐ４と、それらに対応する目標位置Ｔ１～Ｔ４とに基づいて、位置調整ユニット２０により基板１００とマスク１０１の相対位置を調整する。一例として、まず、処理部１４１は、位置Ｐ１～Ｐ４の重心と、目標位置Ｔ１～Ｔ４の重心とが一致するように位置調整ユニット２０により基板１００の位置を調整する。その後、処理部１４１は、距離Ｌ１～Ｌ４の二乗和が最小になるように、位置Ｐ１～Ｐ４の重心と目標位置Ｔ１～Ｔ４の重心が一致した状態を維持しながら基板１００を位置調整ユニット２０により回転させる。なお、説明したアライメント方法は例示であって、他の周知の技術を適用可能である。
＜７．アライメントマーク位置の取得＞
以下、アライメント、特にファインアライメントにおける、アライメントマーク位置の取得の詳細について説明する。
上述したように、成膜装置１によるアライメントにおいては、処理部１４１が撮像ユニット１６の撮像画像に基づいて、各アライメントマークの位置を取得する。本実施形態では、マスク１０１のマスクファインマーク１０１８の検出及び位置の特定を、マスクファインマーク１０１８に対応するように用意されたモデルマーク（モデル画像）を用いたパターンマッチング方式によって行う。さらに言えば、マスク１０１のマスクファインマーク１０１８の検出及び位置の特定を正規化相関パターンマッチングによって行う。
例えば、処理部１４１は、ファインカメラ１６１の撮像画像内に、用意されたモデルマークとマッチングする領域が存在するか否かを確認し、存在する場合はその領域がどこであるかに基づいて、マスクファインマーク１０１８の位置を特定する。
図７（ａ）は、マスクファインマーク１０１８の位置を特定するためのパターンマッチングの態様を説明する図である。図７（ａ）では、カメラ１６１１の撮像画像を用いる場合の例が示されている。また、図７（ｂ）は、モデルマーク４０の一例を示す図である。
処理部１４１は、カメラ１６１１の撮像領域Ｒ１内でモデルマーク４０と同一のサイズを持つ領域Ｒ１０の画像データ（例えば、画素別の輝度データ）とモデルマーク４０のデータ（例えば、画素別の輝度データ）を互いに比較して、これらの画像間の相関関係値（correlation value）を算出する。相関関係値は、例えば、モデルマーク４０及び撮像領域Ｒ１内の当該領域の全体画素の輝度データが一致する度合いを表すパラメータの値である。
処理部１４１は、算出された相関関係値が所定の閾値を越えて十分な相関関係を持っている場合には、撮像領域Ｒ１内の相関関係値を算出した領域Ｒ１０の位置にモデルマーク４０に対応するアライメントマークが存在すると判断する。一方、処理部１４１は、算出された相関関係値が所定の閾値以下の場合、すなわちデータの一致度合いが低い場合には、撮像領域Ｒ１内の相関関係値を算出した領域Ｒ１０の位置にモデルマーク４０に対応するアライメントマークが存在しないと判断する。
処理部１４１は、同様の処理を、撮像領域Ｒ１内で、領域Ｒ１０の位置をＸＹ平面上で例えば１画素ずつ移動させながら繰り返し行う。処理部１４１は、撮像領域Ｒ１内にモデルマーク４０との相関関係値が閾値を超える領域Ｒ１０の位置が存在する場合は、相関関係値が最も大きい領域Ｒ１０の位置をマスクファインマーク１０１８の位置と特定することができる。一方、処理部１４１は、相関関係値を算出した全ての位置で相関関係値が閾値以下の場合には、マスクファインマーク１０１８が検出されなかったと判断する。なお、上述した正規化相関パターンマッチングの方法は例示であって、周知の方法を適宜採用可能である。
なお、モデルマーク４０のデータ（例えば、画素別の輝度データ）は、例えば記憶部１４２に記憶される。さらに言えば、記憶部１４２は、カメラごとに、例えばカメラ１６１１～１６１４に対して別々に、対応するモデルマークの４０データを記憶する。これにより、後述する処理により、カメラごとにモデルマーク４０のサイズ調整を行うことができる。
＜８．モデルマークのサイズ調整＞
図８は、処理部１４１の処理例を示すフローチャートであり、マスク１０１の交換後にモデルマークのサイズ調整を行う場合の処理を示している。マスク１０１の交換が行われると、例えばマスク台５への取り付け位置の誤差やマスク１０１のアライメントマーク自体のサイズのばらつき等により、交換前後で撮像ユニット１６により捉えられるアライメントマークのサイズが変化することがある。モデルマークのサイズと撮像ユニット１６により捉えられるアライメントマークのサイズに差が生じると、アライメントマークの位置の特定に影響を及ぼすことが有る。例えば、モデルマーク４０と、撮像ユニット１６により撮像されたアライメントマークとのサイズの差が比較的大きくなると、相関関係値が低く算出されてしまい、アライメントマークを検出できないことがあり、結果としてアライメントに時間を要してしまうことになる。そこで、処理部１４１はマスク１０１の交換が行われた場合にモデルマーク４０のサイズ調整を行う。
本フローチャートは、例えば、処理部１４１が記憶部１４２に記憶されているプログラムを読み出して実行することにより実現される。また、本フローチャートは、例えば、搬送ロボット３０２ａによりマスク１０１の交換が行われた後に、搬送ロボット３０２ａにより基板１００が成膜装置１内に搬入されたことに基づいて開始する。なお、マスク１０１の交換後、最初に搬入される基板１００は、電子デバイスの製造部品としての基板１００であってもよいし、マスク１０１交換後の動作を確認するためのテスト用の基板であってもよい。
以下では、マスク１０１に設けられるマスクファインマークマーク１０１８に対応するモデルマークのサイズ調整を例に説明する。なお、以下の説明では、ステップＳＸＸＸ（例えばステップＳ１０１）を単にＳＸＸＸ（例えばＳ１０１）と表記する。
Ｓ１０１で、処理部１４１は、基板１００を撮像位置へ移動させるための処理を行う。例えば、処理部１４１は、位置調整ユニット２０及び接離ユニット２２を制御して、基板支持ユニット６に支持された基板１００をファインカメラ１６１による撮像位置まで移動させる。なお、このとき、図５の状態ＳＴ１～状態ＳＴ４の流れに沿って、ラフアライメントを行った上で、基板１００を撮像位置まで移動させてもよい。
Ｓ１０２で、処理部１４１は、対象のカメラを決定する。本実施形態では、処理部１４１は、カメラ１６１１～１６１４のうち、対応するモデルマークを調整するカメラを選択する。以下では、カメラ１６１１が選択された場合を例に説明するが、他のカメラが選択された場合にも同様の処理が実行され得る。
Ｓ１０３で、処理部１４１は、モデルマーク４０のサイズを初期化する。例えば、処理部１４１は、記憶部１４２に記憶されている、カメラ１６１１に対応するモデルマーク４０のデータを初期値に設定して記憶することで、モデルマークのサイズを初期化する。例えば、処理部１４１は、モデルマーク４０の画素別の輝度データを初期化することにより、モデルマークのデータのサイズを初期化してもよい。また、初期値としては、アライメントマークの設計値が設定されてもよいし、過去のマスク１０１に対する調整後のモデルマークの平均値等が設定されてもよい。以下、初期化されたモデルマーク４０を基準モデルマーク４０と呼ぶ場合がある。
Ｓ１０４で、処理部１４１は、アライメントマークを撮像するための処理を行う。例えば、処理部１４１は、カメラ１６１１を制御して、カメラ１６１１にマスクファインマーク１０１３を撮像させる。
Ｓ１０５で、処理部１４１は、アライメントマークの面積を特定する。さらに言えば、処理部１４１は、Ｓ１０４の処理により得られたカメラ１６１１の撮像画像を用いた輪郭形状パターンマッチングにより撮像画像上のアライメントマークの面積を特定する。具体的には、処理部１４１は、輪郭形状パターンマッチングにより撮影画像上のマスクファインマーク１０１３の輪郭（エッジ）を抽出する。そして、処理部１４１は、抽出した輪郭で囲まれる領域の面積を算出することでマスクファインマーク１０１３の面積を特定する。例えば、処理部１４１は、撮影画像上で、抽出した輪郭で囲まれる領域の画素数を取得し、この画素数と画素あたりの面積からマスクファインマーク１０１３の面積を算出する。
なお、輪郭形状パターンマッチング（幾何学形状パターンマッチング）の具体的な方法としては公知の方法を適宜採用可能である。一例を述べると、処理部１４１は、撮影画像の画素ごとの輝度値を微分して、その変化量のピークを算出し、その点同士を繋いで、輪郭（エッジ）を抽出する。そして、処理部１４１は、抽出した輪郭情報と、モデルマーク４０の輪郭情報との類似度が所定の閾値以上である場合に、抽出した輪郭形状をマスクファインマーク１０１３の輪郭形状として認識することができる。そして、処理部１４１は、マスクファインマーク１０１３の輪郭形状の内部の領域の画素数及び画素あたりの面積からマスクファインマーク１０１３の面積を算出する。
Ｓ１０６で、処理部１４１は、面積差を特定する。例えば、処理部１４１は、処理部１４１に記憶されているモデルマーク４０の面積に対するカメラ１６１１の撮像画像を用いて特定されたマスクファインマーク１０１３の面積を特定する。
例えば、処理部１４１は、記憶部１４２に記憶されているモデルマーク４０のデータに基づき、モデルマーク４０の面積をモデルマーク４０の画素数と画素あたりの面積から算出する。そして、取得したモデルマーク４０の面積とＳ１０５で取得したマスクファインマーク１０１３の面積とを比較する。一例として、モデルマーク４０の面積を面積４０Ｓ、マスクファインマーク１０１３の面積を面積１０１３Ｓとした場合、処理部１４１はモデルマーク４０とマスクファインマーク１０１３の面積差を、
面積差（％）＝｜１ー（４０Ｓ／１０１３Ｓ）｜＊１００ 式（１）
で割合として算出してもよい。
なお、面積差の特定方法は適宜設定可能であり、処理部１４１は、面積差を面積（ｍｍ２）で特定してもよい。
Ｓ１０７で、処理部１４１は、面積差が条件を満たすか否かを確認し、条件を満たす場合はＳ１０８に進み、そうでない場合はＳ１０９に進む。例えば、処理部１４１は、Ｓ１０６で特定した面積差（％）が閾値以下であれば、条件を満たすとしてＳ１０８に進んでもよい。閾値は、０．１％以下の値に設定されてもよく、さらに言えば、０．０５％以下の値、０．０１％以下の値に設定されてもよい。一方で、処理部１４１は、Ｓ１０６で特定した面積差（％）が閾値以上であれば、Ｓ１０９に進む。
Ｓ１０８で、処理部１４１は、未実施のカメラがなければフローチャートを終了し、そうでなければフローチャートを終了する。例えば、処理部１４１は、カメラ１６１１に対応するモデルマーク４０の調整を実施したが、カメラ１６１２～１６１４に対応するモデルマーク４０の調整が未実施であればＳ１０２に戻る。
Ｓ１０９で、処理部１４１は、モデルマークのサイズ調整を行う。詳細には、処理部１４１は、Ｓ１０５で特定されたアライメントマークの面積と、基準モデルマークの面積との差に基づいてモデルマークのサイズを調整する。例えば、処理部１４１は、Ｓ１０６で特定した面積差（％）の度合いに応じた割合で、モデルマークのサイズを調整する。
図９は、モデルマークのサイズ調整の具体例を示す図である。図９では、調整前のモデルマーク４０（基準モデルマーク）とマスクファインマーク１０１３の面積差（％）がｘ％であり、モデルマーク４０の方がマスクファインマーク１０１３よりも小さい場合が例示されている。このとき、処理部１４１は、調整後のモデルマーク４０１の面積が調整前のモデルマーク４０よりも０．２％大きくなるように、記憶部１４２に記憶されているモデルマーク４０のデータを更新する。これにより、面積差の度合いに応じて、調整後のモデルマークのサイズが設定されるので、モデルマークのサイズ調整の時間を低減することができる。
なお、処理部１４１によるモデルマーク４０のサイズ調整の態様は適宜設計可能です。例えば、処理部１４１は、モデルマーク４０の画素あたりの面積を調整することでモデルマーク４０のサイズを調整してもよいし、モデルマーク４０の画素数を調整することでモデルマーク４０のサイズを調整してもよい。
以上説明したようなモデルマーク４０のサイズ調整を行うことにより、後述するアライメント動作時のパターンマッチングで用いられるモデルマークは、サイズが調整されたものとなる。詳細には、Ｓ１０５でのパターンマッチングにより特定されたマスクファインマーク１０１３の面積及び基準モデルマーク４０の面積差に基づいて、サイズが調整されたモデルマーク４０１を用いてアライメント動作時のパターンマッチングが行われることとなる。
また、本実施形態では、複数のカメラ１６１１～１６１４が設けられており、後述するＳ２０３で行われるパターンマッチングで用いられるモデルマーク４０は、それぞれのカメラ１６１１～１６１４ごとにサイズが調整されたものとなる。
また、本実施形態では、Ｓ１０７以降の処理により、撮像画像から取得されたアライメントマークの面積とモデルマークの面積との差が閾値以下になるまで、サイズ調整手段によるモデルマークのサイズの調整が繰り返される。これにより、モデルマークとアライメントマークの面積差を、所望の差以下まで低減することができる。
＜９．アライメント動作時の処理例＞
図１０は、処理部１４１の処理例を示すフローチャートであって、基板１００及びマスク１０１のアライメント動作時の処理を示している。図１０は、アライメント動作の一例としてファインアライメント動作における処理部１４１の処理例が示されている。
例えば、処理部１４１が記憶部１４２に記憶されているプログラムを読み出して実行することにより実現される。また、本フローチャートは、例えば、基板１００及びマスク１０１のラフアライメントが終了した後に続いて開始する。すなわち、図１０は、成膜装置１が図５の状態ＳＴ４からＳＴ８へと遷移していく際の処理部１４１の処理を示している。
Ｓ２０１で、処理部１４１は、基板１００の移動処理を行う。例えば、処理部１４１は、位置調整ユニット２０及び接離ユニット２２を制御して、基板支持ユニット６に支持された基板１００をファインカメラ１６１による撮像位置まで移動させる。
Ｓ２０２で、処理部１４１は、アライメントマークの撮像処理を行う。例えば、処理部１４１は、ファインカメラ１６１に基板ファインマーク１００８及びマスクファインマーク１０１８の撮像を行わせる。
Ｓ２０３で、処理部１４１は、アライメントマークの位置を特定する。例えば、処理部１４１は、＜７．アライメントマーク位置の取得＞で説明した正規化相関パターンマッチングによりアライメントマーク（基板ファインマーク１００８、マスクファインマーク１０１８）の位置を特定する。この正規化相関パターンマッチングでは、撮像画像及びモデルマークを用いて、基板１００又はマスク１０１に設けられたアライメントマーク（基板ファインマーク１００８、マスクファインマーク１０１８）の位置が特定される。
Ｓ２０４で、処理部１４１は、基板１００及びマスク１０１の位置に関する調整量を決定する。例えば、処理部１４１は、カメラ１６１１の撮像画像及びＳ２０３でのパターンマッチングにより特定されたアライメントマークの位置に基づいて、基板１００及びマスク１０１の相対的な位置調整における調整量を決定する。例えば、処理部１４１は、図６で説明したように、位置Ｐ１～Ｐ４の重心と、目標位置Ｔ１～Ｔ４の重心とが一致し、かつ、距離Ｌ１～Ｌ４の二乗和が最小になるように、調整量を決定する。
Ｓ２０５で、処理部１４１は、Ｓ２０４で決定された調整量に基づいて基板１００の位置調整処理を行う。本実施形態では、処理部１４１は、位置調整ユニット２０を制御して、Ｓ２０４で決定された調整量、基板１００を移動させる。
Ｓ２０６で、処理部１４１は、基板１００の位置の再測定処理を行う。例えば、処理部１４１は、Ｓ２０１～Ｓ２０３と同様の処理を実行し、アライメントマーク（基板ファインマーク１００８、マスクファインマーク１０１８）の位置を測定する。
Ｓ２０７で、処理部１４１は、再測定の結果、基板１００及びマスク１０１の位置関係が条件を満たしていればフローチャートを終了し、満たしていなければＳ２０４に戻る。例えば、ここでの条件は、図６における位置Ｐ１～Ｐ４の重心と、目標位置Ｔ１～Ｔ４の重心との距離が閾値以下であり、かつ、距離Ｌ１～Ｌ４の二乗和が閾値以下であることであってもよい。なお、条件は適宜設定可能である。
以上説明したように、本実施形態によれば、パターンマッチングによりサイズが調整されたモデルマークを用いて基板１００及びマスク１０１のアライメントが行われる。よって、モデルマークと撮影画像に基づくアライメントマークのサイズ差の影響を受けることを抑制でき、アライメントに要する時間を低減することができる。
また、本実施形態では、Ｓ２０３のパターンマッチングで用いられるモデルマークのサイズは、マスク１０１が交換されるごとに調整される。マスク交換により撮像ユニット１６が捉えるマスクファインマーク１０１８のサイズが変化することに対応してモデルマークのサイズ調整を行うことができる。
また、成膜装置１による電子デバイスの製造では、１枚のマスク１０１に対して、複数の基板との位置調整が順次行われることがある。本実施形態では、モデルマークのサイズ調整はマスク１０１が交換されるごとに行われるので、１回のモデルマークのサイズ調整で、複数の基板１００とマスク１０１とのアライメントを実行することができる。よって、モデルマークのサイズ調整の頻度を抑制でき、アライメントに要する時間を低減することができる。
なお、上記実施形態の説明では、マスク１０１に設けられたアライメントマークに対応するモデルマークのサイズ調整が実行される場合について述べた。しかし、基板１００に設けられたアライメントマークに対するモデルマークのサイズ調整が実行されてもよい。
成膜装置１による電子デバイスの製造では、基板１００は所定枚数のロッド単位で処理されることがある。ここで、同一のロッド内の基板１００は、形状やアライメントマークの形成位置又はサイズ等の特性が同様の傾向となることが多い、したがって、ロッドの最初の基板１００に設けられたアライメントマークの撮像画像を用いて、モデルマークのサイズ調整を行うことにより、同一のロッドの基板１００のアライメントを効率的に行うことができる。
＜１０．電子デバイスの製造方法＞
次に、電子デバイスの製造方法の一例を説明する。以下、電子デバイスの例として有機ＥＬ表示装置の構成及び製造方法を例示する。この例の場合、図１に例示した成膜ブロック３０１が、製造ライン上に、例えば、３か所、設けられる。
まず、製造する有機ＥＬ表示装置について説明する。図１１（ａ）は有機ＥＬ表示装置５０の全体図、図１１（ｂ）は１画素の断面構造を示す図である。
図１１（ａ）に示すように、有機ＥＬ表示装置５０の表示領域５１には、発光素子を複数備える画素５２がマトリクス状に複数配置されている。詳細は後で説明するが、発光素子のそれぞれは、一対の電極に挟まれた有機層を備えた構造を有している。
なお、ここでいう画素とは、表示領域５１において所望の色の表示を可能とする最小単位を指している。カラー有機ＥＬ表示装置の場合、互いに異なる発光を示す第１発光素子５２Ｒ、第２発光素子５２Ｇ、第３発光素子５２Ｂの複数の副画素の組み合わせにより画素５２が構成されている。画素５２は、赤色（Ｒ）発光素子と緑色（Ｇ）発光素子と青色（Ｂ）発光素子の３種類の副画素の組み合わせで構成されることが多いが、これに限定はされない。画素５２は少なくとも１種類の副画素を含めばよく、２種類以上の副画素を含むことが好ましく、３種類以上の副画素を含むことがより好ましい。画素５２を構成する副画素としては、例えば、赤色（Ｒ）発光素子と緑色（Ｇ）発光素子と青色（Ｂ）発光素子と黄色（Ｙ）発光素子の４種類の副画素の組み合わせでもよい。
図１１（ｂ）は、図１１（ａ）のＡ－Ｂ線における部分断面模式図である。画素５２は、基板１００上に、第１の電極（陽極）５４と、正孔輸送層５５と、赤色層５６Ｒ・緑色層５６Ｇ・青色層５６Ｂのいずれかと、電子輸送層５７と、第２の電極（陰極）５８と、を備える有機ＥＬ素子で構成される複数の副画素を有している。これらのうち、正孔輸送層５５、赤色層５６Ｒ、緑色層５６Ｇ、青色層５６Ｂ、電子輸送層５７が有機層に当たる。赤色層５６Ｒ、緑色層５６Ｇ、青色層５６Ｂは、それぞれ赤色、緑色、青色を発する発光素子（有機ＥＬ素子と記述する場合もある）に対応するパターンに形成されている。
また、第１の電極５４は、発光素子ごとに分離して形成されている。正孔輸送層５５と電子輸送層５７と第２の電極５８は、複数の発光素子５２Ｒ、５２Ｇ、５２Ｂにわたって共通で形成されていてもよいし、発光素子ごとに形成されていてもよい。すなわち、図１１（ｂ）に示すように正孔輸送層５５が複数の副画素領域にわたって共通の層として形成された上に赤色層５６Ｒ、緑色層５６Ｇ、青色層５６Ｂが副画素領域ごとに分離して形成され、さらにその上に電子輸送層５７と第２の電極５８が複数の副画素領域にわたって共通の層として形成されていてもよい。
なお、近接した第１の電極５４の間でのショートを防ぐために、第１の電極５４間に絶縁層５９が設けられている。さらに、有機ＥＬ層は水分や酸素によって劣化するため、水分や酸素から有機ＥＬ素子を保護するための保護層６０が設けられている。
図１１（ｂ）では正孔輸送層５５や電子輸送層５７が一つの層で示されているが、有機ＥＬ表示素子の構造によって、正孔ブロック層や電子ブロック層を有する複数の層で形成されてもよい。また、第１の電極５４と正孔輸送層５５との間には第１の電極５４から正孔輸送層５５への正孔の注入が円滑に行われるようにすることのできるエネルギーバンド構造を有する正孔注入層を形成してもよい。同様に、第２の電極５８と電子輸送層５７の間にも電子注入層を形成してもよい。
赤色層５６Ｒ、緑色層５６Ｇ、青色層５６Ｂのそれぞれは、単一の発光層で形成されていてもよいし、複数の層を積層することで形成されていてもよい。例えば、赤色層５６Ｒを２層で構成し、上側の層を赤色の発光層で形成し、下側の層を正孔輸送層又は電子ブロック層で形成してもよい。あるいは、下側の層を赤色の発光層で形成し、上側の層を電子輸送層又は正孔ブロック層で形成してもよい。このように発光層の下側又は上側に層を設けることで、発光層における発光位置を調整し、光路長を調整することによって、発光素子の色純度を向上させる効果がある。
なお、ここでは赤色層５６Ｒの例を示したが、緑色層５６Ｇや青色層５６Ｂでも同様の構造を採用してもよい。また、積層数は２層以上としてもよい。さらに、発光層と電子ブロック層のように異なる材料の層が積層されてもよいし、例えば発光層を２層以上積層するなど、同じ材料の層が積層されてもよい。
次に、有機ＥＬ表示装置の製造方法の例について具体的に説明する。ここでは、赤色層５６Ｒが下側層５６Ｒ１と上側層５６Ｒ２の２層からなり、緑色層５６Ｇと青色層５６Ｂは単一の発光層からなる場合を想定する。
まず、有機ＥＬ表示装置を駆動するための回路（不図示）及び第１の電極５４が形成された基板１００を準備する。なお、基板１００の材質は特に限定はされず、ガラス、プラスチック、金属などで構成することができる。本実施形態においては、基板１００として、ガラス基板上にポリイミドのフィルムが積層された基板を用いる。
第１の電極５４が形成された基板１００の上にアクリル又はポリイミド等の樹脂層をバーコートやスピンコートでコートし、樹脂層をリソグラフィ法により、第１の電極５４が形成された部分に開口が形成されるようにパターニングし絶縁層５９を形成する。この開口部が、発光素子が実際に発光する発光領域に相当する。なお、本実施形態では、絶縁層５９の形成までは大型基板に対して処理が行われ、絶縁層５９の形成後に、基板１００を分割する分割工程が実行される。
絶縁層５９がパターニングされた基板１００を第１の成膜室３０３に搬入し、正孔輸送層５５を、表示領域の第１の電極５４の上に共通する層として成膜する。正孔輸送層５５は、最終的に１つ１つの有機ＥＬ表示装置のパネル部分となる表示領域５１ごとに開口が形成されたマスクを用いて成膜される。
次に、正孔輸送層５５までが形成された基板１００を第２の成膜室３０３に搬入する。基板１００とマスクとのアライメントを行い、基板をマスクの上に載置し、正孔輸送層５５の上の、基板１００の赤色を発する素子を配置する部分（赤色の副画素を形成する領域）に、赤色層５６Ｒを成膜する。ここで、第２の成膜室で用いるマスクは、有機ＥＬ表示装置の副画素となる基板１００上における複数の領域のうち、赤色の副画素となる複数の領域にのみ開口が形成された高精細マスクである。これにより、赤色発光層を含む赤色層５６Ｒは、基板１００上の複数の副画素となる領域のうちの赤色の副画素となる領域のみに成膜される。換言すれば、赤色層５６Ｒは、基板１００上の複数の副画素となる領域のうちの青色の副画素となる領域や緑色の副画素となる領域には成膜されずに、赤色の副画素となる領域に選択的に成膜される。
赤色層５６Ｒの成膜と同様に、第３の成膜室３０３において緑色層５６Ｇを成膜し、さらに第４の成膜室３０３において青色層５６Ｂを成膜する。赤色層５６Ｒ、緑色層５６Ｇ、青色層５６Ｂの成膜が完了した後、第５の成膜室３０３において表示領域５１の全体に電子輸送層５７を成膜する。電子輸送層５７は、３色の層５６Ｒ、５６Ｇ、５６Ｂに共通の層として形成される。
電子輸送層５７までが形成された基板を第６の成膜室３０３に移動し、第２の電極５８を成膜する。本実施形態では、第１の成膜室３０３～第６の成膜室３０３では真空蒸着によって各層の成膜を行う。しかし、本発明はこれに限定はされず、例えば第６の成膜室３０３における第２の電極５８の成膜はスパッタによって成膜するようにしてもよい。その後、第２の電極５８までが形成された基板を封止装置に移動してプラズマＣＶＤによって保護層６０を成膜して（封止工程）、有機ＥＬ表示装置５０が完成する。なお、ここでは保護層６０をＣＶＤ法によって形成するものとしたが、これに限定はされず、ＡＬＤ法やインクジェット法によって形成してもよい。
ここで、第１の成膜室３０３～第６の成膜室３０３での成膜は、形成されるそれぞれの層のパターンに対応した開口が形成されたマスクを用いて成膜される。成膜の際には、基板１００とマスクとの相対的な位置調整（アライメント）を行った後に、マスクの上に基板１００を載置して成膜が行われる。ここで、各成膜室において行われるアライメント工程は、上述のアライメント工程の通り行われる。
本発明は、上述の実施形態の１以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける１つ以上のプロセッサがプログラムを読出し実行する処理でも実現可能である。また、１以上の機能を実現する回路（例えば、ＡＳＩＣ）によっても実現可能である。
発明は上記の実施形態に制限されるものではなく、発明の要旨の範囲内で、種々の変形・変更が可能である。
１：成膜装置、２：アライメント装置、１４：制御装置、１６：撮像ユニット、２０：位置調整ユニット、１４１：処理部

Claims (12)

  1. 基板及びマスクの相対的な位置調整に用いられるアライメントマークを撮像した撮像画像を取得する撮像手段と、
    前記撮像画像及びモデルマークを用いた第１パターンマッチングにより特定された前記アライメントマークの位置に基づいて、前記位置調整における調整量を決定する決定手段と、
    前記決定手段により決定された前記調整量に基づいて前記位置調整を行う位置調整手段と、を備え、
    前記第１パターンマッチングで用いられる前記モデルマークは、第２パターンマッチングにより特定された、前記撮像画像から取得された前記アライメントマークの面積及び基準となる基準モデルマークの面積の面積差に基づいて、サイズが調整されたものであり、
    前記第２パターンマッチングにより前記撮像画像上の前記アライメントマークの面積を特定する面積特定手段と、
    前記面積差の度合い応じた割合で、前記モデルマークのサイズを調整するサイズ調整手段と、
    前記モデルマークのサイズを初期値に設定する設定手段と、をさらに備え、
    前記設定手段により前記モデルマークのサイズが前記初期値に設定された後、前記サイズ調整手段による前記モデルマークのサイズの調整が繰り返される、
    ことを特徴とするアライメント装置。
  2. 基板及びマスクの相対的な位置調整に用いられるアライメントマークを撮像した撮像画像を取得する撮像手段と、
    前記撮像画像及びモデルマークを用いた第１パターンマッチングにより特定された前記アライメントマークの位置に基づいて、前記位置調整における調整量を決定する決定手段と、
    前記決定手段により決定された前記調整量に基づいて前記位置調整を行う位置調整手段と、を備え、
    前記第１パターンマッチングで用いられる前記モデルマークは、第２パターンマッチングにより特定された、前記撮像画像から取得された前記アライメントマークの面積及び基準となる基準モデルマークの面積の面積差に基づいて、サイズが調整されたものであり、
    前記第２パターンマッチングにより前記撮像画像上の前記アライメントマークの面積を特定する面積特定手段と、
    前記面積差の度合い応じた割合で、前記モデルマークのサイズを調整するサイズ調整手段と、をさらに備え、
    前記面積差が閾値以下になるまで、前記サイズ調整手段による前記モデルマークのサイズの調整が繰り返される、
    ことを特徴とするアライメント装置。
  3. 請求項１または２に記載のアライメント装置であって、
    前記第１パターンマッチングでは、前記撮像画像及び前記マスクの前記モデルマークを用いて、前記マスクに設けられた前記アライメントマークの位置が特定され、
    １枚の前記マスクに対して、複数の前記基板との前記位置調整が順次行われ、
    前記第１パターンマッチングで用いられる前記モデルマークのサイズは、前記マスクが交換されるごとに調整される、
    ことを特徴とするアライメント装置。
  4. 請求項１～３のいずれか１項に記載のアライメント装置であって、
    前記第１パターンマッチングにより前記アライメントマークの位置を特定する位置特定手段をさらに備える、
    ことを特徴とするアライメント装置。
  5. 請求項１～４のいずれか１項に記載のアライメント装置であって、
    前記撮像手段が複数、設けられ、
    前記第１パターンマッチングで用いられる前記モデルマークは、それぞれの前記撮像手段ごとにサイズが調整されたものである、
    ことを特徴とするアライメント装置。
  6. 請求項１～５のいずれか１項に記載のアライメント装置であって、
    前記第１パターンマッチング及び前記第２パターンマッチングは、異なる画像処理手法によるパターンマッチングである、
    ことを特徴とするアライメント装置。
  7. 請求項６に記載のアライメント装置であって、
    前記第１パターンマッチングは正規化相関パターンマッチングであり、
    前記第２パターンマッチングは輪郭形状パターンマッチングである、
    ことを特徴とするアライメント装置。
  8. 請求項１～７のいずれか１項に記載のアライメント装置と、
    前記マスクを介して前記基板上に成膜する成膜手段と、を備える、
    ことを特徴とする成膜装置。
  9. 基板及びマスクのアライメントに用いられるアライメントマークを撮像する撮像手段によって取得された撮像画像とモデルマークとを用いた第１パターンマッチングにより位置を特定する位置特定工程を含み、
    前記第１パターンマッチングで用いられる前記モデルマークは、第２パターンマッチングにより特定された、前記撮像画像から取得された前記アライメントマークの面積及び基準となる基準モデルマークの面積の面積差に基づいて、サイズが調整されたものであり、
    前記第２パターンマッチングにより前記撮像画像上の前記アライメントマークの面積を特定する面積特定工程と、
    前記面積特定工程において特定された前記基準となるアライメントマークと、前記基準となるモデルマークとの面積差の度合いに応じて前記モデルマークのサイズを調整するサイズ調整工程と、をさらに含み、
    前記面積差が閾値以下になるまで、前記サイズ調整工程による前記モデルマークのサイズの調整が繰り返される、
    ことを特徴とするアライメント方法。
  10. 請求項９に記載のアライメント方法であって、
    前記基板及び前記マスクの相対的な位置調整における調整量を決定する決定工程と、
    前記決定工程において決定された前記調整量に基づいて前記位置調整を行う位置調整工程と、をさらに含む、
    ことを特徴とするアライメント方法。
  11. 請求項１０に記載のアライメント方法であって、
    前記第１パターンマッチングでは、前記撮像画像及び前記マスクの前記モデルマークを用いて、前記マスクに設けられた前記アライメントマークの位置が特定され、
    １枚の前記マスクに対して、複数の前記基板についての前記決定工程及び位置調整工程が順次行われ、
    前記第１パターンマッチングで用いられる前記モデルマークのサイズは、前記マスクが交換されるごとに調整される、
    ことを特徴とするアライメント方法。
  12. 請求項９～１１のいずれか１項に記載のアライメント方法によって前記基板及び前記マスクのアライメントを行うアライメント工程と、
    前記アライメント工程によってアライメントが行われた前記マスクを介して前記基板に成膜を行う成膜工程と、を含む、
    ことを特徴とする電子デバイスの製造方法。
JP2021026596A 2021-02-22 2021-02-22 アライメント装置、成膜装置、アライメント方法、及び電子デバイスの製造方法 Active JP7301894B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2021026596A JP7301894B2 (ja) 2021-02-22 2021-02-22 アライメント装置、成膜装置、アライメント方法、及び電子デバイスの製造方法
KR1020220019648A KR20220120477A (ko) 2021-02-22 2022-02-15 얼라인먼트 장치, 성막 장치, 얼라인먼트 방법, 전자 디바이스의 제조 방법, 모델 마크 생성 방법, 모델 마크, 및 기억 매체
CN202210154448.3A CN114959563B (zh) 2021-02-22 2022-02-21 对准装置、成膜装置、对准方法及电子设备的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021026596A JP7301894B2 (ja) 2021-02-22 2021-02-22 アライメント装置、成膜装置、アライメント方法、及び電子デバイスの製造方法

Publications (2)

Publication Number Publication Date
JP2022128200A JP2022128200A (ja) 2022-09-01
JP7301894B2 true JP7301894B2 (ja) 2023-07-03

Family

ID=82975479

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021026596A Active JP7301894B2 (ja) 2021-02-22 2021-02-22 アライメント装置、成膜装置、アライメント方法、及び電子デバイスの製造方法

Country Status (3)

Country Link
JP (1) JP7301894B2 (ja)
KR (1) KR20220120477A (ja)
CN (1) CN114959563B (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003338455A (ja) 2002-03-15 2003-11-28 Canon Inc 位置検出装置及び方法
JP2008007819A (ja) 2006-06-29 2008-01-17 Tokki Corp アライメント装置及び方法
JP2008153572A (ja) 2006-12-20 2008-07-03 Hitachi High-Technologies Corp 異物検査装置
JP2013209700A (ja) 2012-03-30 2013-10-10 Hitachi High-Technologies Corp 真空蒸着装置及びその方法
JP2020169391A (ja) 2017-08-25 2020-10-15 キヤノントッキ株式会社 アライメントマーク位置検出装置、蒸着装置および電子デバイスの製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4261932B2 (ja) * 2003-01-31 2009-05-13 キヤノン株式会社 露光装置
KR20190124610A (ko) * 2018-04-26 2019-11-05 캐논 톡키 가부시키가이샤 기판 반송 시스템, 전자 디바이스 제조장치 및 전자 디바이스 제조방법
KR20200104969A (ko) * 2019-02-27 2020-09-07 캐논 톡키 가부시키가이샤 얼라인먼트 장치, 성막 장치, 얼라인먼트 방법, 성막 방법, 및 전자 디바이스 제조방법
CN112068405A (zh) * 2020-08-19 2020-12-11 郑州大学 一种基于图像处理的光刻机自动对准方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003338455A (ja) 2002-03-15 2003-11-28 Canon Inc 位置検出装置及び方法
JP2008007819A (ja) 2006-06-29 2008-01-17 Tokki Corp アライメント装置及び方法
JP2008153572A (ja) 2006-12-20 2008-07-03 Hitachi High-Technologies Corp 異物検査装置
JP2013209700A (ja) 2012-03-30 2013-10-10 Hitachi High-Technologies Corp 真空蒸着装置及びその方法
JP2020169391A (ja) 2017-08-25 2020-10-15 キヤノントッキ株式会社 アライメントマーク位置検出装置、蒸着装置および電子デバイスの製造方法

Also Published As

Publication number Publication date
KR20220120477A (ko) 2022-08-30
JP2022128200A (ja) 2022-09-01
CN114959563A (zh) 2022-08-30
CN114959563B (zh) 2023-08-29

Similar Documents

Publication Publication Date Title
JP6724086B2 (ja) アライメント方法、アライメント装置、これを含む真空蒸着方法及び真空蒸着装置
JP7247013B2 (ja) アライメント方法、これを用いた蒸着方法及び電子デバイスの製造方法
JP2018197361A (ja) 基板載置装置、成膜装置、基板載置方法、成膜方法、および電子デバイスの製造方法
JP7244401B2 (ja) アライメント装置、成膜装置、アライメント方法、成膜方法、及び電子デバイスの製造方法
JP7296303B2 (ja) アライメントシステム、成膜装置、成膜方法、電子デバイスの製造方法、および、アライメント装置
CN113637948B (zh) 对准装置、成膜装置、对准方法、电子器件的制造方法以及存储介质
CN114318229B (zh) 成膜装置、调整方法及电子器件的制造方法
KR102625055B1 (ko) 얼라인먼트 장치, 성막 장치, 얼라인먼트 방법, 전자 디바이스의 제조 방법, 프로그램 및 기억 매체
JP7202329B2 (ja) アライメント装置、成膜装置、アライメント方法、電子デバイスの製造方法、プログラム及び記憶媒体
JP7301894B2 (ja) アライメント装置、成膜装置、アライメント方法、及び電子デバイスの製造方法
KR102582574B1 (ko) 얼라인먼트 장치, 성막 장치, 얼라인먼트 방법, 전자 디바이스의 제조 방법, 프로그램, 및 기억 매체
JP7440356B2 (ja) アライメント装置、成膜装置、アライメント方法、電子デバイスの製造方法、プログラム及び記憶媒体
JP7438865B2 (ja) アライメント装置、成膜装置、アライメント方法、電子デバイスの製造方法、プログラム及び記憶媒体
JP2022175839A (ja) 成膜装置、プログラム、位置検知精度の評価方法及び電子デバイスの製造方法
WO2024034236A1 (ja) アライメント装置、成膜装置、制御方法、電子デバイスの製造方法、プログラム及び記憶媒体
JP2022038099A (ja) アライメント装置およびアライメント方法、ならびに成膜装置および成膜方法
JP2024021807A (ja) アライメント装置、成膜装置、アライメント方法、電子デバイスの製造方法、プログラム及び記憶媒体
CN116330309A (zh) 动作设定装置、动作设定方法及电子器件的制造方法
CN113851390A (zh) 基板输送装置、基板处理系统、基板输送方法、电子器件的制造方法及存储介质

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211216

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230203

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230330

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230616

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230621

R150 Certificate of patent or registration of utility model

Ref document number: 7301894

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150