以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異なる態様で実施することが可能であり、趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
また、図面において、大きさ、層の厚さ、または領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。なお図面は、理想的な例を模式的に示したものであり、図面に示す形状または値などに限定されない。
また、本明細書にて用いる「第1」、「第2」、「第3」という序数詞は、構成要素の混同を避けるために付したものであり、数的に限定するものではないことを付記する。
また、本明細書等において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関係は、各構成を描写する方向に応じて適宜変化するものである。従って、明細書で説明した語句に限定されず、状況に応じて適切に言い換えることができる。
また、本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子を有する素子である。そして、ドレイン(ドレイン端子、ドレイン領域またはドレイン電極)とソース(ソース端子、ソース領域またはソース電極)の間にチャネル領域を有しており、チャネル領域を介してソース・ドレイン間に電流を流すことができるものである。なお、本明細書等において、チャネル領域とは、電流が主として流れる領域をいう。
また、ソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書等においては、ソースやドレインの用語は、入れ替えて用いることができるものとする。
また、本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジスタなどのスイッチング素子、抵抗素子、インダクタ、キャパシタ、その他の各種機能を有する素子などが含まれる。
また、本明細書等において、「平行」とは、二つの直線が-10°以上10°以下の角度で配置されている状態をいう。したがって、-5°以上5°以下の場合も含まれる。また、「垂直」とは、二つの直線が80°以上100°以下の角度で配置されている状態をいう。したがって、85°以上95°以下の場合も含まれる。
また、本明細書等において、「膜」という用語と、「層」という用語とは、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。
また、本明細書等において、特に断りがない場合、オフ電流とは、トランジスタがオフ状態(非導通状態、遮断状態、ともいう)にあるときのドレイン電流をいう。オフ状態とは、特に断りがない場合、nチャネル型トランジスタでは、ゲートとソースの間の電圧Vgsがしきい値電圧Vthよりも低い状態、pチャネル型トランジスタでは、ゲートとソースの間の電圧Vgsがしきい値電圧Vthよりも高い状態をいう。例えば、nチャネル型のトランジスタのオフ電流とは、ゲートとソースの間の電圧Vgsがしきい値電圧Vthよりも低いときのドレイン電流を言う場合がある。
トランジスタのオフ電流は、Vgsに依存する場合がある。従って、トランジスタのオフ電流がI以下である、とは、トランジスタのオフ電流がI以下となるVgsの値が存在することを言う場合がある。トランジスタのオフ電流は、所定のVgsにおけるオフ状態、所定の範囲内のVgsにおけるオフ状態、または、十分に低減されたオフ電流が得られるVgsにおけるオフ状態、等におけるオフ電流を指す場合がある。
一例として、しきい値電圧Vthが0.5Vであり、Vgsが0.5Vにおけるドレイン電流が1×10-9Aであり、Vgsが0.1Vにおけるドレイン電流が1×10-13Aであり、Vgsが-0.5Vにおけるドレイン電流が1×10-19Aであり、Vgsが-0.8Vにおけるドレイン電流が1×10-22Aであるようなnチャネル型トランジスタを想定する。当該トランジスタのドレイン電流は、Vgsが-0.5Vにおいて、または、Vgsが-0.5V乃至-0.8Vの範囲において、1×10-19A以下であるから、当該トランジスタのオフ電流は1×10-19A以下である、と言う場合がある。当該トランジスタのドレイン電流が1×10-22A以下となるVgsが存在するため、当該トランジスタのオフ電流は1×10-22A以下である、と言う場合がある。
また、本明細書等では、チャネル幅Wを有するトランジスタのオフ電流を、チャネル幅Wあたりを流れる電流値で表す場合がある。また、所定のチャネル幅(例えば1μm)あたりを流れる電流値で表す場合がある。後者の場合、オフ電流の単位は、電流/長さの次元を持つ単位(例えば、A/μm)で表される場合がある。
トランジスタのオフ電流は、温度に依存する場合がある。本明細書において、オフ電流は、特に記載がない場合、室温、60℃、85℃、95℃、または125℃におけるオフ電流を表す場合がある。または、当該トランジスタに要求される信頼性が保証される温度、または、当該トランジスタが使用される温度(例えば、5℃乃至35℃のいずれか一の温度)におけるオフ電流、を表す場合がある。トランジスタのオフ電流がI以下である、とは、室温、60℃、85℃、95℃、125℃、当該トランジスタに要求される信頼性が保証される温度、または、当該トランジスタが使用される温度(例えば、5℃乃至35℃のいずれか一の温度)、におけるトランジスタのオフ電流がI以下となるVgsの値が存在することを指す場合がある。
トランジスタのオフ電流は、ドレインとソースの間の電圧Vdsに依存する場合がある。本明細書等において、オフ電流は、特に記載がない場合、Vdsが0.1V、0.8V、1V、1.2V、1.8V、2.5V、3V、3.3V、10V、12V、16V、または20Vにおけるオフ電流を表す場合がある。または、当該トランジスタに要求される信頼性が保証されるVds、または、当該トランジスタが使用されるVdsにおけるオフ電流、を表す場合がある。トランジスタのオフ電流がI以下である、とは、Vdsが0.1V、0.8V、1V、1.2V、1.8V、2.5V、3V、3.3V、10V、12V、16V、20V、当該トランジスタに要求される信頼性が保証されるVds、または、当該トランジスタにおいて使用されるVds、におけるトランジスタのオフ電流がI以下となるVgsの値が存在することを指す場合がある。
上記オフ電流の説明において、ドレインをソースと読み替えてもよい。つまり、オフ電流は、トランジスタがオフ状態にあるときのソースを流れる電流を言う場合もある。
また、本明細書等では、オフ電流と同じ意味で、リーク電流と記載する場合がある。また、本明細書等において、オフ電流とは、例えば、トランジスタがオフ状態にあるときに、ソースとドレインとの間に流れる電流を指す場合がある。
(実施の形態1)
本実施の形態では、データ信号を画素に書き込む期間を十分にとること、および表示品位を大きく低下させることなく1フレームの画像を表示すること、ができる表示装置の構成例、および画素が有するトランジスタの構成例について、図1乃至図32を用いて説明する。
<1-1.表示装置の構成例1>
表示装置の構成例について、図1乃至図12を用いて説明する。
図1(A)は、表示装置10Aのブロック図である。表示装置10Aは、ゲートドライバ11、ソースドライバ12、および画素部13を有する。画素部13は、複数の画素を有する。
図1(A)では、m行n列(m、nは共に2以上の整数)の画素を図示している。画素は、階調を制御できる最小単位である。
図1(A)では、奇数行の画素を画素14A、偶数行の画素を画素14Bとして図示している。図1(A)では、1行1列目の画素を画素14A_1として図示している。図1(A)では、2行1列目の画素を画素14B_1として図示している。
画素14A、14Bは、トランジスタを有する。画素14A、14Bが有するトランジスタは、ゲートがゲート線GL_1乃至GL_mのいずれか一に接続される。画素14A、14Bが有するトランジスタは、ソースまたはドレインの一方が信号線DL_1乃至DL_nのいずれか一に接続される。
画素14A、14Bが有するトランジスタは、オフ状態で流れるリーク電流(オフ電流)が極めて小さい。オフ電流が極めて小さいトランジスタは、半導体層に酸化物半導体を用いたトランジスタとすることで実現できる。オフ電流が極めて小さいトランジスタを有する画素14A、14Bは、当該トランジスタをオフ状態とすることで、画素に書き込まれたデータ信号を保持することができる。なお酸化物半導体を用いたトランジスタについては、後で詳述する。
なお画素14A、14Bが有するトランジスタは、特に断りのない限り、nチャネル型のトランジスタであるとして説明する。画素14A、14Bが有するトランジスタは、ゲートにHレベルの電圧が印加されることで、導通状態となる。画素14A、14Bが有するトランジスタは、ゲートにLレベルの電圧が印加されることで、非導通状態となる。
画素部13においてカラー表示を行う場合には、画素部13が有する画素は、それぞれ、カラー表示を行うために副画素に相当する。この場合、複数の副画素を組み合わせた表示単位を、絵素という場合がある。
ゲートドライバ11は、ゲート線GL_1乃至GL_mに走査信号を与える。走査信号は、信号線に接続されたトランジスタを導通状態とするための信号である。
ソースドライバ12は、信号線DL_1乃至DL_nにデータ信号を与える。データ信号は、所望の階調に応じた表示を、画素が有する表示素子に行わせるための信号である。
図1(B)は、表示装置10Aの動作を説明するためのタイミングチャートである。
図1(B)では、第1のフレーム期間P1と第2のフレーム期間P2とを図示している。図示するように、第2のフレーム期間P2は、第1のフレーム期間P1に続いて連続したフレーム期間である。
第1のフレーム期間P1でゲートドライバ11は、奇数行の画素に走査信号を与える。第1のフレーム期間P1でゲートドライバ11は、偶数行の画素に走査信号を与えない。
第2のフレーム期間P2でゲートドライバ11は、偶数行の画素に走査信号を与える。第2のフレーム期間P2でゲートドライバ11は、奇数行の画素に走査信号を与えない。
表示装置10Aの各画素は、上述したように、トランジスタをオフ状態とすることで、書き込まれたデータ信号を保持することができる。第1のフレーム期間P1において当該画素に書き込まれたデータ信号は、第1のフレーム期間P1のみならず、第2のフレーム期間P2においても保持することができる。第2のフレーム期間P2において当該画素に書き込まれたデータ信号は、第2のフレーム期間P2のみならず、続く第1のフレーム期間P1においても保持することができる。
図1(B)に示す表示装置10Aの動作では、1フレーム期間に選択するゲート線の数を削減して表示を行う。そのため、単位時間当たりで、一行のゲート線を選択する期間を十分長くすることができる。一行のゲート線を選択する期間を長くできるため、データ信号を画素に書き込む期間が確保でき、表示品位を大きく向上させることができる。
図1(B)に示す表示装置10Aの動作は、特に表示装置で有効である。表示装置は、画素数の増加に伴い、ゲート線および信号線の数が多く、一行のゲート線を選択する期間が短い。図1(B)に示す表示装置10Aの動作とすることで、一行のゲート線を選択する期間を長くでき、直前のフレーム期間で書き込んだデータ信号を保持することができるため、当該フレーム期間でデータ信号を書き込まない画素にもデータ信号が保持されている状態とすることができ、表示品位の低下を招くことなく表示を行うことができる。
図1(B)に示す表示装置10Aの動作は、1行おきにデータ信号を書き込み、書き込んだフレーム期間と次のフレーム期間でデータ信号を保持する構成としている。そのため、画素ごとのフレームレートを半分にしても表示品位が低下しないインターレース方式の表示を実現できる。加えて、1行ずつ画素にデータ信号を書き込んで1枚の画像を表示させる場合と比べて1枚の画像を表示させるまでの期間を短くすることができる。当該構成は、データ信号の書き換え頻度が少ない静止画を表示する期間において特に有効である。
図2(A)は、画素14A、14Bの回路図の一例である。図2(A)に示す画素14A、14Bは、表示素子として液晶素子を有する。
図2(A)では、トランジスタM1、液晶素子CLC、保持容量CSの他、データ信号が保持されるノードNLCを図示している。また図2(A)では、コモン電圧VCOMが与えられる端子、信号線DL、ゲート線GLを図示している。
図2(B)は、図2(A)に示す画素14A、14Bが1行1列目の画素14A_1、2行1列目の画素14B_1である場合における、データ信号を書き込む際の動作の一例を説明するタイミングチャートである。図2(B)では、第1のフレーム期間P1および第2のフレーム期間P2における、1行目のゲート線GL_1、2行目のゲート線GL_2、および1列目の信号線DL_1の波形を図示している。加えて図2(B)では、1行1列目の画素14A_1、2行1列目の画素14B_1におけるデータ信号が保持されるノードNLCに保持されるデータ信号を図示している。図2(B)において、1列目の信号線DL_1に与えるデータ信号として、1乃至6行目の画素に与えるデータ信号D1乃至D6を図示している。
図2(B)に図示するように第1のフレーム期間P1では、1行目のゲート線GL_1をHレベルとして、1列目の信号線DL_1のデータ信号D1を、画素14A_1のノードNLCに書き込む。次いで、第2のフレーム期間P2では、2行目のゲート線GL_2をHレベルとして、1列目の信号線DL_1のデータ信号D2を、画素14B_1のノードNLCに書き込む。第2のフレーム期間P2では、1行目のゲート線GL_1をLレベルとして、第1のフレーム期間P1で書き込んだデータ信号D1を保持させる。
上述したように、画素14A_1、14B_1が有するトランジスタは、オフ電流が極めて小さい。そのため、1行おきにデータ信号を書き込む、所謂インターレース方式の表示を行うとともに、書き込んだフレーム期間と次のフレーム期間で保持する構成とすることができる。そのため、表示品位の低下を招くことなく、画素ごとのフレームレートを半分にすることができる。
なお本発明の一態様は、図2(A)に示す画素の回路構成に限らない。図2(A)とは異なる画素の回路構成の一例について図3(A)乃至(C)に図示する。
図3(A)では、画素が有する表示素子として、EL(Electroluminescence)素子のような発光素子を有する画素を図示している。図3(A)に示す画素14A、14Bは、トランジスタM2、容量素子Cs、トランジスタM3、および発光素子ELを図示している。また図3(A)では、カソード電圧VCATが与えられる端子、信号線DL、ゲート線GLおよび電流供給線VLを図示している。
図3(B)では、画素が有するトランジスタを、バックゲート電極を有するトランジスタとした画素を図示している。図3(B)に示す画素14A、14Bは、トランジスタM1_A、液晶素子CLC、保持容量CSを有する。また図3(B)ではデータ信号が保持されるノードNLCを図示している。また図3(B)では、コモン電圧VCOMが与えられる端子、信号線DL、ゲート線GLを図示している。トランジスタM1_Aは、ゲート電極(第1のゲート電極)およびバックゲート電極(第2のゲート電極)の電界によって、チャネル領域が形成される酸化物半導体膜を電気的に取り囲むトランジスタのデバイス構造とすることができる。このようなデバイス構造を、surrounded channel(s-channel)構造と呼ぶ。なおトランジスタM1_Aの構成は、図3(A)のトランジスタM3にも適用可能である。
図3(C)では、画素が有するトランジスタを、ゲート電極とバックゲート電極とで異なる電圧を印加することができるトランジスタとした画素を図示している。図3(C)に示す画素14A、14Bは、トランジスタM1_B、液晶素子CLC、保持容量CSを有する。また図3(C)ではデータ信号が保持されるノードNLCを図示している。また図3(C)では、コモン電圧VCOMが与えられる端子、信号線DL、ゲート線GL、バックゲート電圧制御線BGLを図示している。トランジスタM1_Bは、バックゲート電圧制御線BGLに与える電圧を制御することで、閾値電圧の制御ができるトランジスタとすることができる。なおトランジスタM1_Bの構成は、図3(A)のトランジスタM3にも適用可能である。
図4は、図1(A)の表示装置10Aが第1のフレーム期間P1および第2のフレーム期間P2において、各行のゲート線にどのように走査信号が与えられるかを模式的に示す図である。
図4に示すゲート線GL_1乃至GL_mは、図1(A)の表示装置10Aにおけるゲート線GL_1乃至GL_mに対応する。図4には、データ信号を書き込む領域として、書き込み領域15を図示している。
上述したように本実施の形態の表示装置では、第1のフレーム期間P1で奇数行のゲート線に走査信号を与えてデータ信号を画素に書き込む。この第1のフレーム期間P1の間、偶数行のゲート線には走査信号を与えず、データ信号を画素に書き込まない。次いで、第2のフレーム期間P2で偶数行のゲート線に走査信号を与えてデータ信号を画素に書き込む。この第2のフレーム期間P2の間、奇数行のゲート線には走査信号を与えず、データ信号を画素に書き込まない。この第2のフレーム期間P2の間、奇数行の画素は、第1のフレーム期間P1で書き込まれたデータ信号を保持することができる。そのため、インターレース方式の表示を行うとともに、書き込んだデータ信号を次のフレーム期間においても保持する構成とすることができる。そのため、表示品位の低下を招くことなく、画素ごとのフレームレートを半分にすることができる。
図5(A)乃至(D)では、図4で説明した動作をより具体的に説明する。図5(A)乃至(D)では、8行9列の画素部を挙げて説明する。なお表示する画像は、白黒の2値の画像であるとして説明する。つまり、画素に書き込むデータ信号も2値のデータである。
図5(A)は、8行9列の画素部の模式図である。図5(A)の画素は、黒データ書き込み領域16Aと、白データ書き込み領域16Bとに大別される。
図5(B)は、第1のフレーム期間P1で奇数行のゲート線に走査信号を与えてデータ信号が書き込まれる画素である。図5(B)の場合、1行目、3行目、5行目、および7行目の画素を図示している。
図5(C)は、第2のフレーム期間P2で偶数行のゲート線に走査信号を与えてデータ信号が書き込まれる画素である。図5(C)の場合、2行目、4行目、6行目、および8行目の画素を図示している。
上述したように本実施の形態の表示装置では、各フレーム期間において、インターレース方式の表示を行う。そのため、1フレーム期間に書き込むデータ信号のデータ量を小さくすることができ、フレームメモリへのアクセス回数を半分にできる。加えて外部の回路から転送されるデータ量が小さくなるため、インターフェース部における低消費電力化およびノイズの低減を図ることができる。
図5(B)に示すデータ信号が書き込まれる画素は、8行9列の画素部の模式図において図5(D)のように表すことができる。なお図5(D)において、データ信号が書き込まれない領域を非書き込み領域16Cとして図示している。図5(D)において、第1のフレーム期間P1では、奇数行のゲート線に走査信号を与えてデータ信号を書き込む。この第1のフレーム期間P1の間、偶数行のゲート線には走査信号を与えず、データ信号を書き込まない。次いで、第2のフレーム期間P2で偶数行のゲート線に走査信号を与えてデータ信号を書き込む。第2のフレーム期間P2の間、奇数行の画素は、第1のフレーム期間P1で書き込まれたデータ信号を保持することができる。書き込んだデータ信号を次のフレーム期間においても保持する構成とするため、表示品位の低下を招くことなく、画素ごとのフレームレートを半分にすることができる。
図6(A)は、図1(A)とは異なる、表示装置10Bのブロック図である。図6(A)に示す表示装置10Bが、図1(A)に示す表示装置10Aと異なる点として、k行目(kは1以上の整数)の画素を画素14C、(k+1)行目の画素を画素14D、(k+2)行目の画素を画素14E、として図示している点にある。図6(A)では、1行1列目の画素を画素14C_1として図示している。図6(A)では、2行1列目の画素を画素14D_1として図示している。図6(A)では、3行1列目の画素を画素14E_1として図示している。
画素14C、14D、14Eは、トランジスタを有する。画素14C、14D、14Eが有するトランジスタは、ゲートがゲート線GL_1乃至GL_mのいずれか一に接続される。画素14C、14D、14Eが有するトランジスタは、ソースまたはドレインの一方が信号線DL_1乃至DL_nのいずれか一に接続される。
画素14C、14D、14Eが有するトランジスタは、画素14A、14Bと同様に、オフ電流が極めて小さい。そのため画素14C、14D、14Eは、トランジスタをオフ状態とすることで、画素に書き込まれたデータ信号を保持することができる。
図6(B)は、表示装置10Bの動作を説明するためのタイミングチャートである。
図6(B)では、第1のフレーム期間P1と第2のフレーム期間P2と第3のフレーム期間P3とを図示している。図示するように、第2のフレーム期間P2は、第1のフレーム期間P1に続いて連続したフレーム期間である。第3のフレーム期間P3は、第2のフレーム期間P2に続いて連続したフレーム期間である。
第1のフレーム期間P1でゲートドライバ11は、k行目の画素に走査信号を与える。第1のフレーム期間P1でゲートドライバ11は、(k+1)行目、(k+2)行目の画素に走査信号を与えない。
第2のフレーム期間P2でゲートドライバ11は、(k+1)行目の画素に走査信号を与える。第2のフレーム期間P2でゲートドライバ11は、k行目、(k+2)行目の画素に走査信号を与えない。
第3のフレーム期間P3でゲートドライバ11は、(k+2)行目の画素に走査信号を与える。第3のフレーム期間P3でゲートドライバ11は、k行目、(k+1)行目の画素に走査信号を与えない。
表示装置10Bの各画素は、上述したように、トランジスタをオフ状態とすることで、書き込まれたデータ信号を保持することができる。第1のフレーム期間P1において当該画素に書き込まれたデータ信号は、第1のフレーム期間P1のみならず、第2のフレーム期間P2および第3のフレーム期間P3においても保持することができる。第2のフレーム期間P2において当該画素に書き込まれたデータ信号は、第2のフレーム期間P2のみならず、第3のフレーム期間P3、続く第1のフレーム期間P1においても保持することができる。第3のフレーム期間P3において当該画素に書き込まれたデータ信号は、第3のフレーム期間P3のみならず、続く第1のフレーム期間P1、第2のフレーム期間P2においても保持することができる。
図6(B)に示す表示装置10Bの動作では、図1(B)に示す表示装置10Aの動作と同様に、1フレーム期間に選択するゲート線の数を削減して表示を行う。そのため、単位時間当たりで、一行のゲート線を選択する期間を十分長くすることができる。一行のゲート線を選択する期間を長くできるため、データ信号を画素に書き込む期間が確保でき、表示品位を大きく向上させることができる。
図6(B)に示す表示装置10Bの動作は、特に表示装置で有効である。表示装置は、画素数の増加に伴い、ゲート線および信号線の数が多く、一行のゲート線を選択する期間が短い。図6(B)に示す表示装置10Bの動作とすることで、図1(B)に示す表示装置10Aの動作よりもさらに、一行のゲート線を選択する期間を長くでき、直前のフレーム期間で書き込んだデータ信号を保持することができるため、当該フレーム期間でデータ信号を書き込まない画素にもデータ信号が保持されている状態とすることができ、表示品位の低下を招くことなく表示を行うことができる。
図6(B)に示す表示装置10Bの動作は、2行おきにデータ信号を書き込み、書き込んだフレーム期間と次のフレーム期間で保持する構成としている。そのため、画素ごとのフレームレートを1/3にすることができる。加えて、1行ずつ画素にデータ信号を書き込んで1枚の画像を表示させる場合と比べて1枚の画像を表示させるまでの期間を短くすることができる。当該構成は、データ信号の書き換え頻度が少ない静止画を表示する期間において特に有効である。
なお画素14C、14D、14Eの構成は、画素14A、14Bと同様である。つまり、図2(A)および図3(A)乃至(C)の回路構成を採用することができる。
図7は、図6(A)に示す表示装置10Bにおいて、1行1列目の画素14C_1、2行1列目の画素14D_1、3行1列目の画素14E_1に、データ信号を書き込む際の動作の一例を説明するタイミングチャートである。図7では、第1のフレーム期間P1、第2のフレーム期間P2、および第3のフレーム期間P3における、1行目のゲート線GL_1、2行目のゲート線GL_2、3行目のゲート線GL_3、および1列目の信号線DL_1の波形を図示している。加えて図7では、1行1列目の画素14C_1、2行1列目の画素14D_1、3行1列目の画素14E_1におけるデータ信号が保持されるノードNLCに保持されるデータ信号を図示している。図7において、1列目の信号線DL_1に与えるデータ信号として、1乃至9行目の画素に与えるデータ信号D1乃至D9を図示している。
図7に図示するように第1のフレーム期間P1では、1行目のゲート線GL_1をHレベルとして、1列目の信号線DL_1のデータ信号D1を、画素14C_1のノードNLCに書き込む。次いで、第2のフレーム期間P2では、2行目のゲート線GL_2をHレベルとして、1列目の信号線DL_1のデータ信号D2を、画素14D_1のノードNLCに書き込む。第2のフレーム期間P2では、1行目のゲート線GL_1をLレベルとして、第1のフレーム期間P1で書き込んだデータ信号D1を保持させる。次いで、第3のフレーム期間P3では、3行目のゲート線GL_3をHレベルとして、1列目の信号線DL_1のデータ信号D3を、画素14E_1のノードNLCに書き込む。第3のフレーム期間P3では、1行目のゲート線GL_1および2行目のゲート線GL_2をLレベルとして、第1のフレーム期間P1および第2のフレーム期間P2で書き込んだデータ信号D1、D2を保持させる。
上述したように、画素14C_1、14D_1、14E_1が有するトランジスタは、オフ電流が極めて小さい。そのため、2行おきにデータ信号を書き込んで表示を行うとともに、書き込んだフレーム期間から次に書き込むまでのフレーム期間で保持する構成とすることができる。そのため、表示品位の低下を招くことなく、画素ごとのデータ信号を書き込む間隔を長くすることができる。
図8は、図6(A)の表示装置10Bが第1のフレーム期間P1、第2のフレーム期間P2、および第3のフレーム期間P3において、各行のゲート線にどのように走査信号が与えられるかを模式的に示す図である。
図8に示すゲート線GL_1乃至GL_mは、図6(A)の表示装置10Bにおけるゲート線GL_1乃至GL_mに対応する。図8には、データ信号を書き込む領域として、書き込み領域15を図示している。
上述したように本実施の形態の表示装置では、第1のフレーム期間P1でk行目のゲート線に走査信号を与えてデータ信号を書き込む。この第1のフレーム期間P1の間、(k+1)行目および(k+2)行目のゲート線には走査信号を与えず、データ信号を書き込まない。同様に、第2のフレーム期間P2および第3のフレーム期間P3で、(k+1)行目、(k+2)行目のゲート線に走査信号を与えてデータ信号を書き込む。走査信号を与えずデータ信号を書き込まない画素では、前のフレーム期間で書き込まれたデータ信号を保持することができる。そのため、表示品位の低下を招くことなく、画素ごとのデータ信号を書き込む間隔を長くすることができる。
図9(A)乃至(C)は、表示装置10Aに適用可能なゲートドライバの構成例である。図9(D)は、表示装置10Bに適用可能なゲートドライバの構成例である。
図9(A)の表示装置10Cでは、ゲートドライバ11A、およびゲートドライバ11Bを有する。ゲートドライバ11Aは、奇数行のゲート線に走査信号を与える。ゲートドライバ11Bは、偶数行のゲート線に走査信号を与える。
図9(B)の表示装置10Dでは、ゲートドライバ11L、およびゲートドライバ11Rを有する。ゲートドライバ11L、およびゲートドライバ11Rは、画素部13の左右に配置する。当該構成とすることで、配線の混雑度を緩和することができる。ゲートドライバ11Lは、奇数行のゲート線に走査信号を与える。ゲートドライバ11Rは、偶数行のゲート線に走査信号を与える。
図9(C)の表示装置10Eでは、ゲートドライバ11C、および複数の切り替え回路17Aを有する。複数の切り替え回路17Aは、ゲートドライバ11Cが出力する走査信号を奇数行のゲート線と偶数行のゲート線に切り替えて出力する。当該構成とすることで、ゲートドライバ11Cが出力する走査信号の数を削減することができる。
図9(D)の表示装置10Fでは、ゲートドライバ11D、および複数の切り替え回路17Bを有する。複数の切り替え回路17Bは、ゲートドライバ11Dが出力する走査信号をk行目のゲート線と(k+1)行目のゲート線と(k+2)行目のゲート線とで切り替えて出力する。当該構成とすることで、ゲートドライバ11Dが出力する走査信号の数を削減することができる。
図10(A)は、切り替え回路17Aに適用可能な回路構成の一例を示す。パルス信号SROUT1およびパルス信号SROUT2は、ゲートドライバ11Cから出力される。切り替え信号SA、SBは、奇数行のゲート線または偶数行のゲート線に出力するパルス信号SROUT1およびパルス信号SROUT2を切り替えるための信号である。切り替え回路17Aは、論理回路である論理積回路18A、18Bを有する。論理積回路18A、18Bは、入力される切り替え信号SA、SBによって、パルス信号SROUT1の出力先をゲート線GL_1またはGL_2とするか、およびパルス信号SROUT2の出力先をゲート線GL_3またはGL_4とするかを選択する。
図10(B)は、図10(A)に示す切り替え回路17Aの動作の一例を説明するためのタイミングチャートである。パルス信号SROUT1およびパルス信号SROUT2は、切り替え信号SA、SBがHレベルとなる期間で切り替えた行に出力することができる。
図11(A)は、切り替え回路17Bに適用可能な回路構成の一例を示す。パルス信号SROUT1およびパルス信号SROUT2は、ゲートドライバ11Dから出力される。切り替え信号SA、SB、SCは、k行目のゲート線、(k+1)行目のゲート線、または(k+2)行目のゲート線に出力するパルス信号SROUT1およびパルス信号SROUT2を切り替えるための信号である。切り替え回路17Bは、論理回路である論理積回路18C、18D、18Eを有する。論理積回路18C、18D、18Eは、入力される切り替え信号SA、SB、SCによって、パルス信号SROUT1の出力先をゲート線GL_1、GL_2、またはGL_3とするか、パルス信号SROUT2の出力先をゲート線GL_4、GL_5、またはGL_6とするか、を選択する。
図11(B)は、図11(A)に示す切り替え回路17Bの動作の一例を説明するためのタイミングチャートである。パルス信号SROUT1およびパルス信号SROUT2は、切り替え信号SA、SB、SCがHレベルとなる期間で切り替えた行に出力することができる。
図12(A)は、図10(B)とは異なる動作例について説明するタイミングチャートである。ゲート線に出力する走査信号は、パルス信号SROUT1(パルス信号SROUT2)と切り替え信号SA、またはSBとが共にHレベルとなるタイミングで、選択した行に出力することができる。
図12(B)は、図11(B)とは異なる動作例について説明するタイミングチャートである。ゲート線に出力する走査信号は、パルス信号SROUT1(パルス信号SROUT2)と切り替え信号SA、SB、またはSCとが共にHレベルとなるタイミングで、選択した行に出力することができる。
図12(A)、(B)の構成とすることでゲートドライバを高速で動作させなくても、必要な信号を生成することができる。ゲートドライバでは、動作に必要なクロック信号の周波数を小さくすることができる。そのため、表示装置の低消費電力化を図ることができる。
以上説明した表示装置は、1フレーム期間に選択するゲート線の数を削減して表示を行う。そのため、単位時間当たりで、一行のゲート線を選択する期間を十分長くすることができる。一行のゲート線を選択する期間を長くできるため、データ信号を画素に書き込む期間が確保でき、表示品位を大きく向上させることができる。加えて、以上説明した表示装置は、直前のフレーム期間で書き込んだデータ信号を保持することができるため、当該フレーム期間でデータ信号を書き込まない画素にもデータ信号が保持されている状態とすることができ、表示品位の低下を招くことなく表示を行うことができる。加えて、表示装置の低消費電力化を図ることができる。
<1-2.表示装置の構成例2>
上述した構成例とは異なる表示装置の構成例について、図13乃至図19を用いて説明する。特に、動画または静止画といった表示領域に応じて、フレームレートを異ならせることができる表示装置について説明する。
図13(A)は、表示部となる画素部13の表示の一例を模式的に示す図である。図13(A)では、テキスト表示領域19Aおよびビデオ表示領域19Bを図示している。スマートフォン等の携帯情報端末では、図13(A)のようにテキスト表示領域19Aおよびビデオ表示領域19Bで表示領域が区切られることがある。
図13(A)に示すテキスト表示領域19Aは、静止画表示領域に大別することができる。静止画表示領域では、フレームレートを下げて表示をおこなっても表示品位の低下の影響は小さい。図13(A)に示すビデオ表示領域19Bは、動画表示領域に大別することができる。動画表示領域では、フレームレートを上げて表示をおこなうことで表示品位を高めることができる。
図13(B)は、図13(A)に基づいて、画素部13の静止画表示領域20Aおよび動画表示領域20Bを模式的に示した図である。図13(B)では、画素部13の静止画表示領域20Aにおいてゲートドライバから走査信号を与える行を、第1の領域21Aとして図示している。図13(B)では、画素部13の動画表示領域20Bにおいてゲートドライバから走査信号を与える行を、第2の領域21Bとして図示している。
図14では、上述した図9(C)の表示装置10Eにおいて、図13(B)で示した画素部13の静止画表示領域20Aに対応する第1の領域21A、および図13(B)で示した画素部13の動画表示領域20Bに対応する第2の領域21Bを図示している。
図14では、2k行目のゲート線と(2k+1)行目のゲート線との間に、第1の領域21Aと第2の領域21Bとの境界がある様子を図示している。図14では、パルス信号SROUT_k-1乃至SROUT_k+2が与えられる配線、およびゲート線GL_2k-3乃至GL_2k+4を図示している。例えば、パルス信号SROUT_k-1は、切り替え回路17Aによって、ゲート線GL_2k-3またはゲート線GL_2k-2に走査信号を出力することができる。
図15は、上述した図12(A)で説明した動作例に基づいて、動画または静止画といった表示領域に応じてフレームレートを異ならせることができる際のタイミングチャートである。図15では、第1のフレーム期間P1および第2のフレーム期間P2における、第1の領域21Aと第2の領域21Bとの境界付近にある、パルス信号SROUT_k-1乃至SROUT_k+2、切り替え信号SA、SB、およびゲート線GL_2k-3乃至GL_2k+4の走査信号を図示している。
図15に図示するように、第1のフレーム期間P1における第1の領域21Aに走査信号を出力する期間では、切り替え信号SAを周期的にHレベルとして、奇数行目にあるゲート線GL_2k-3、GL_2k-1に走査信号を出力する。当該期間において、切り替え信号SBをLレベルとして、偶数行目にあるゲート線GL_2k-2、GL_2kには走査信号を出力しない。
図15に図示するように、第1のフレーム期間P1における第2の領域21Bに走査信号を出力する期間では、切り替え信号SA、SBを交互にHレベルとなるようにして、ゲート線GL_2k+1、GL_2k+2、GL_2k+3、GL_2k+4で順に走査信号を出力する。
図15に図示するように、第2のフレーム期間P2における第1の領域21Aに走査信号を出力する期間では、切り替え信号SBを周期的にHレベルとして、偶数行目にあるゲート線GL_2k-2、GL_2kに走査信号を出力する。当該期間において、切り替え信号SAをLレベルとして、奇数行目にあるゲート線GL_2k-3、GL_2k-1には走査信号を出力しない。
図15に図示するように、第2のフレーム期間P2における第2の領域21Bに走査信号を出力する期間では、切り替え信号SA、SBを交互にHレベルとなるようにして、ゲート線GL_2k+1、GL_2k+2、GL_2k+3、GL_2k+4で順に走査信号を出力する。
なお、第1のフレーム期間P1における第1の領域21Aに走査信号を出力する期間、および第2のフレーム期間P2における第1の領域21Aに走査信号を出力する期間では、図43に図示するように、切り替え信号SAまたは切り替え信号SBをHレベルで一定にしてもよい。当該構成とすることで、切り替え信号SAまたは切り替え信号SBを与える配線の充放電に要する分の消費電力を低減できる。
以上説明したように図13乃至図15、および図43の構成では、静止画表示領域に対応する第1の領域21Aと、動画表示領域に対応する第2の領域21Bと、1フレーム期間での走査信号をHレベルとする頻度を異ならせることで、異なる領域で異なるフレームレートによる表示を行うことを実現できる。当該構成とすることで、静止画表示領域では、データ信号の書き換え頻度を低減してデータ信号を画素に書き込む期間を十分にとることができる。加えて、動画表示領域では、データ信号の書き換え頻度を高めて動画の表示品位を高めることができる。
図16では、上述した図9(D)の表示装置10Fにおいて、図13(B)で示した画素部13の静止画表示領域20Aに対応する第1の領域21A、および図13(B)で示した画素部13の動画表示領域20Bに対応する第2の領域21Bを図示している。
図16では、3k行目のゲート線と(3k+1)行目のゲート線との間に、第1の領域21Aと第2の領域21Bとの境界がある様子を図示している。図16では、パルス信号SROUT_k-1乃至SROUT_k+2が与えられる配線、およびゲート線GL_3k-5乃至GL_3k+6を図示している。例えば、パルス信号SROUT_k-1は、切り替え回路17Bによって、ゲート線GL_3k-5、GL_3k-4、またはGL_3k-3に走査信号を出力することができる。
図17は、上述した図12(B)で説明した動作例に基づいて、動画または静止画といった表示領域に応じてフレームレートを異ならせることができる際のタイミングチャートである。図17では、第1のフレーム期間P1、第2のフレーム期間P2、および第3のフレーム期間P3における、第1の領域21Aと第2の領域21Bとの境界付近にある、パルス信号SROUT_k-1乃至SROUT_k+2、切り替え信号SA、SB、SC、およびゲート線GL_3k-5乃至GL_3k+6の走査信号を図示している。
図17に図示するように、第1のフレーム期間P1における第1の領域21Aに走査信号を出力する期間では、切り替え信号SAを周期的にHレベルとして、ゲート線GL_3k-5、GL_3k-2に走査信号を出力する。当該期間において、切り替え信号SB、SCをLレベルとして、ゲート線GL_3k-4、GL_3k-3、GL_3k-1、GL_3kには走査信号を出力しない。
図17に図示するように、第1のフレーム期間P1における第2の領域21Bに走査信号を出力する期間では、切り替え信号SA、SB、SCを交互にHレベルとなるようにして、ゲート線GL_3k+1、GL_3k+2、GL_3k+3、GL_3k+4、GL_3k+5、GL_3k+6で順に走査信号を出力する。
図17に図示するように、第2のフレーム期間P2における第1の領域21Aに走査信号を出力する期間では、切り替え信号SBを周期的にHレベルとして、ゲート線GL_3k-4、GL_3k-1に走査信号を出力する。当該期間において、切り替え信号SA、SCをLレベルとして、ゲート線GL_3k-5、GL_3k-3、GL_3k-2、GL_3kには走査信号を出力しない。
図17に図示するように、第2のフレーム期間P2における第2の領域21Bに走査信号を出力する期間では、切り替え信号SA、SB、SCを交互にHレベルとなるようにして、ゲート線GL_3k+1、GL_3k+2、GL_3k+3、GL_3k+4、GL_3k+5、GL_3k+6で順に走査信号を出力する。
図17に図示するように、第3のフレーム期間P3における第1の領域21Aに走査信号を出力する期間では、切り替え信号SCを周期的にHレベルとして、ゲート線GL_3k-3、GL_3kに走査信号を出力する。当該期間において、切り替え信号SA、SBをLレベルとして、ゲート線GL_3k-5、GL_3k-4、GL_3k-2、GL_3k-1には走査信号を出力しない。
図17に図示するように、第3のフレーム期間P3における第2の領域21Bに走査信号を出力する期間では、切り替え信号SA、SB、SCを交互にHレベルとなるようにして、ゲート線GL_3k+1、GL_3k+2、GL_3k+3、GL_3k+4、GL_3k+5、GL_3k+6で順に走査信号を出力する。
なお、第1のフレーム期間P1における第1の領域21Aに走査信号を出力する期間、第2のフレーム期間P2における第1の領域21Aに走査信号を出力する期間、および第3のフレーム期間P3における第1の領域21Aに走査信号を出力する期間では、図44に図示するように、切り替え信号SAまたは切り替え信号SBをHレベルで一定にしてもよい。当該構成とすることで、切り替え信号SAまたは切り替え信号SBを与える配線の充放電に要する分の消費電力を低減できる。
以上説明したように図16乃至図17、および図44の構成では、静止画表示領域に対応する第1の領域21Aと、動画表示領域に対応する第2の領域21Bと、1フレーム期間での走査信号をHレベルとする頻度を異ならせることで、異なる領域で異なるフレームレートによる表示を行うことを実現できる。当該構成とすることで、静止画表示領域では、データ信号の書き換え頻度を低減してデータ信号を画素に書き込む期間を十分にとることができる。加えて、動画表示領域では、データ信号の書き換え頻度を高めて動画の表示品位を高めることができる。加えて、表示装置の低消費電力化を図ることができる。
なお上記説明ではフレームレートを低下させる領域において、1行おきに走査信号をHレベルとしていく構成を説明したが、本発明に一態様はこの構成に限らない。
図18(A)は、カラー表示するための色要素で構成される絵素の画素がストライプ配列の場合を6行6列の画素で図示している。図18(A)では、ゲート線GL_k乃至GL_k+5、および信号線DL_j乃至DL_j+5を図示している。
図18(A)に図示するように、1つの絵素22Aを構成するRGB(赤緑青)の画素が同じ行に配置されている場合は、図18(B)に図示するように、データ信号の書き込み領域15を1行おきにすればよい。
図19(A)は、カラー表示するための色要素で構成される絵素の画素がべイヤー配列の場合を6行6列の画素で図示している。図19(A)では、ゲート線GL_k乃至GL_k+5、および信号線DL_j乃至DL_j+5を図示している。
図19(A)に図示するように、1つの絵素22Bを構成するRGBW(赤緑青白)の画素が異なる行に配置されている場合は、図19(B)に図示するように、データ信号の書き込み領域15を2行おきにすればよい。
以上説明したように図18乃至図19の構成では、同じ絵素にある画素は同じフレーム期間でデータ信号を書き込む動作とすることができる。そのため、カラー表示の表示品位を高めることができる。
<1-3.トランジスタの構成例1>
トランジスタM1、トランジスタM2、M1_A、およびM1_Bに適用可能なトランジスタの構成例について説明する。トランジスタの構成は、トップゲート構造、ボトムゲート構造等を取りうることができる。チャネル形成領域に酸化物半導体を用いたトランジスタでは、特にバックゲートを有するトランジスタ構成が有効である。そこで以下では、バックゲートを有するトランジスタM1_Aに適用可能なトランジスタの構成例について、図20(A)、(B)および(C)を用いて説明する。
図20(A)、(B)および(C)に、トランジスタの一例を示す。なお、図20(A)(B)(C)に示すトランジスタは、半導体層に酸化物半導体膜を有する。そして、トランジスタM1_Aは、第1のゲート電極および第2のゲート電極を有し、第1のゲート電極および第2のゲート電極の電界によって半導体層として機能する酸化物半導体膜を電気的に取り囲む構成とする。
図20(A)は、トランジスタ100の上面図であり、図20(B)は図20(A)の一点鎖線X1-X2間の断面図であり、図20(C)は図20(A)の一点鎖線Y1-Y2間の断面図である。なお、図20(A)では、明瞭化のため、絶縁膜110などの構成要素を省略して図示している。なお、トランジスタの上面図においては、以降の図面においても図20(A)と同様に、構成要素の一部を省略して図示する場合がある。また、一点鎖線X1-X2方向をチャネル長(L)方向、一点鎖線Y1-Y2方向をチャネル幅(W)方向と呼称する場合がある。
図20(A)(B)(C)に示すトランジスタ100は、基板102上に形成された導電膜106と、導電膜106上の絶縁膜104と、絶縁膜104上の酸化物半導体膜108と、酸化物半導体膜108上の絶縁膜110と、絶縁膜110上の酸化物半導体膜112と、絶縁膜104、酸化物半導体膜108、および酸化物半導体膜112上の絶縁膜116と、開口部143と、を有する。また、酸化物半導体膜108は、酸化物半導体膜112が重畳し、且つ絶縁膜110と接するチャネル領域108iと、絶縁膜116と接するソース領域108sと、絶縁膜116と接するドレイン領域108dと、を有する。
開口部143は、絶縁膜104、110に設けられる。また、導電膜106は、開口部143を介して、酸化物半導体膜112と、電気的に接続される。よって、導電膜106と酸化物半導体膜112には、同じ電位が与えられる。
また、トランジスタ100は、絶縁膜116上の絶縁膜118と、絶縁膜116、118に設けられた開口部141aを介して、ソース領域108sに電気的に接続される導電膜120aと、絶縁膜116、118に設けられた開口部141bを介して、ドレイン領域108dに電気的に接続される導電膜120bと、を有していてもよい。
なお、導電膜106は、第1のゲート電極(ボトムゲート電極ともいう)としての機能を有し、酸化物半導体膜112は、第2のゲート電極(トップゲート電極ともいう)としての機能を有する。また、絶縁膜104は、第1のゲート絶縁膜としての機能を有し、絶縁膜110は、第2のゲート絶縁膜としての機能を有する。
このように、図20(A)(B)(C)に示すトランジスタ100は、酸化物半導体膜108の上下にゲート電極として機能する導電膜または酸化物半導体膜を有する構造である。
また、図20(C)に示すように、酸化物半導体膜108は、第1のゲート電極として機能する導電膜106と、第2のゲート電極として機能する酸化物半導体膜112のそれぞれと対向するように位置し、2つのゲート電極に挟まれている。
また、酸化物半導体膜112のチャネル幅方向の長さは、酸化物半導体膜108のチャネル幅方向の長さよりも長く、酸化物半導体膜108のチャネル幅方向全体は、絶縁膜110を介して酸化物半導体膜112に覆われている。また、酸化物半導体膜112と導電膜106とは、絶縁膜104および絶縁膜110に設けられる開口部143において接続されるため、酸化物半導体膜108のチャネル幅方向の側面の一方は、絶縁膜110を介して酸化物半導体膜112と対向している。
別言すると、トランジスタ100のチャネル幅方向において、導電膜106および酸化物半導体膜112は、絶縁膜104および絶縁膜110に設けられる開口部143において接続すると共に、絶縁膜104および絶縁膜110を介して酸化物半導体膜108を取り囲む構成である。
このような構成を有することで、トランジスタ100に含まれる酸化物半導体膜108を、第1のゲート電極として機能する導電膜106および第2のゲート電極として機能する酸化物半導体膜112の電界によって電気的に取り囲むことができる。このような構造とすることで、トランジスタ100は、導電膜106または酸化物半導体膜112によってチャネルを誘起させるための電界を効果的に酸化物半導体膜108に印加することができる。そのため、トランジスタ100の電流駆動能力が向上し、高いオン電流特性を得ることが可能となる。また、オン電流を高くすることが可能であるため、トランジスタ100を微細化することが可能となる。また、トランジスタ100は、酸化物半導体膜108が、導電膜106、および酸化物半導体膜112によって取り囲まれた構造を有するため、トランジスタ100の機械的強度を高めることができる。
なお、トランジスタ100のチャネル幅方向において、酸化物半導体膜108の開口部143が形成されていない側に、開口部143と異なる開口部を形成してもよい。
なお、本明細書等において、絶縁膜104を第1の絶縁膜と、絶縁膜116を第2の絶縁膜と、絶縁膜118を第3の絶縁膜と、それぞれ呼称する場合がある。また、絶縁膜110は、ゲート絶縁膜としての機能を有し、酸化物半導体膜112は、ゲート電極としての機能を有する。また、導電膜120aは、ソース電極としての機能を有し、導電膜120bは、ドレイン電極としての機能を有する。
また、絶縁膜116は、窒素または水素のいずれか一方または双方を有する。絶縁膜116が窒素または水素のいずれか一方または双方を有する構成とすることで、酸化物半導体膜108、および酸化物半導体膜112に窒素または水素のいずれか一方または双方を供給することができる。
また、酸化物半導体膜112は、絶縁膜110に酸素を供給する機能を有する。酸化物半導体膜112が、絶縁膜110に酸素を供給する機能を有することで、絶縁膜110中に過剰酸素を含ませることが可能となる。絶縁膜110が過剰酸素領域を有することで、酸化物半導体膜108、より具体的にはチャネル領域108i中に当該過剰酸素を供給することができる。よって、信頼性の高い表示装置を提供することができる。
なお、酸化物半導体膜108中に過剰酸素を供給させるためには、酸化物半導体膜108の下方に形成される絶縁膜104に過剰酸素を供給してもよい。ただし、この場合、絶縁膜104中に含まれる過剰酸素は、酸化物半導体膜108が有するソース領域108s、およびドレイン領域108dにも供給され得る。ソース領域108s、およびドレイン領域108d中に過剰酸素が供給されると、ソース領域108s、およびドレイン領域108d中の抵抗が高くなる場合がある。
一方で、酸化物半導体膜108の上方に形成される絶縁膜110に過剰酸素を有する構成とすることで、チャネル領域108iにのみ選択的に過剰酸素を供給させることが可能となる。あるいは、チャネル領域108i、ソース領域108s、およびドレイン領域108dに過剰酸素を供給させたのち、ソース領域108s、およびドレイン領域108dのキャリア密度を選択的に高めればよい。
また、酸化物半導体膜112は、絶縁膜110に酸素を供給したのち、絶縁膜116から窒素または水素のいずれか一方または双方が供給されることで、キャリア密度が高くなる。別言すると、酸化物半導体膜112は、酸化物導電体(OC:Oxide Conductor)としての機能も有する。したがって、酸化物半導体膜112は、酸化物半導体膜108よりもキャリア密度が高くなる。
また、酸化物半導体膜108が有するソース領域108s、およびドレイン領域108d、並びに酸化物半導体膜112は、それぞれ、酸素欠損を形成する元素を有していてもよい。上記酸素欠損を形成する元素としては、代表的には水素、ホウ素、炭素、窒素、フッ素、リン、硫黄、塩素、希ガス等が挙げられる。また、希ガス元素の代表例としては、ヘリウム、ネオン、アルゴン、クリプトン、およびキセノン等がある。
不純物元素が酸化物半導体膜に添加されると、酸化物半導体膜中の金属元素と酸素の結合が切断され、酸素欠損が形成される。または、不純物元素が酸化物半導体膜に添加されると、酸化物半導体膜中の金属元素と結合していた酸素が不純物元素と結合し、金属元素から酸素が脱離され、酸素欠損が形成される。これらの結果、酸化物半導体膜においてキャリア密度が増加し、導電性が高くなる。
また、トランジスタ100において、絶縁膜110の側端部と、酸化物半導体膜112の側端部とが、揃う領域を有すると好ましい。別言すると、トランジスタ100において、絶縁膜110の上端部と、酸化物半導体膜112の下端部が概略揃う構成である。例えば、酸化物半導体膜112をマスクとして絶縁膜110を加工することで、上記構造とすることができる。
次に、図20(A)(B)(C)に示すトランジスタの構成要素の詳細について説明する。
[基板]
基板102としては、様々な基板を用いることができ、特定のものに限定されることはない。基板の一例としては、半導体基板(例えば単結晶基板またはシリコン基板)、SOI基板、ガラス基板、石英基板、プラスチック基板、金属基板、ステンレス・スチル基板、ステンレス・スチル・ホイルを有する基板、タングステン基板、タングステン・ホイルを有する基板、可撓性基板、貼り合わせフィルム、繊維状の材料を含む紙、または基材フィルムなどがある。ガラス基板の一例としては、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、またはソーダライムガラスなどがある。可撓性基板、貼り合わせフィルム、基材フィルムなどの一例としては、以下のものがあげられる。例えば、ポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)、ポリエーテルサルフォン(PES)に代表されるプラスチックがある。または、一例としては、アクリル等の合成樹脂などがある。または、一例としては、ポリプロピレン、ポリエステル、ポリフッ化ビニル、ポリ塩化ビニルなどがある。または、一例としては、ポリアミド、ポリイミド、アラミド、エポキシ、無機蒸着フィルム、または紙類などがある。特に、半導体基板、単結晶基板、またはSOI基板などを用いてトランジスタを製造することによって、特性、サイズ、または形状などのばらつきが少なく、電流能力が高く、サイズの小さいトランジスタを製造することができる。このようなトランジスタによって回路を構成すると、回路の低消費電力化、または回路の高集積化を図ることができる。
また、基板102として、可撓性基板を用い、可撓性基板上に直接、トランジスタを形成してもよい。または、基板102とトランジスタの間に剥離層を設けてもよい。剥離層は、その上にトランジスタを一部あるいは全部完成させた後、基板102より分離し、他の基板に転載するのに用いることができる。その際、トランジスタを耐熱性の劣る基板や可撓性の基板にも転載できる。なお、上述の剥離層には、例えば、タングステン膜と酸化シリコン膜との無機膜の積層構造の構成、または基板上にポリイミド等の有機樹脂膜が形成された構成等を用いることができる。
トランジスタが転載される基板の一例としては、上述したトランジスタを形成することが可能な基板に加え、紙基板、セロファン基板、アラミドフィルム基板、ポリイミドフィルム基板、石材基板、木材基板、布基板(天然繊維(絹、綿、麻)、合成繊維(ナイロン、ポリウレタン、ポリエステル)若しくは再生繊維(アセテート、キュプラ、レーヨン、再生ポリエステル)などを含む)、皮革基板、またはゴム基板などがある。これらの基板を用いることにより、特性のよいトランジスタの形成、消費電力の小さいトランジスタの形成、壊れにくい装置の製造、耐熱性の付与、軽量化、または薄型化を図ることができる。
[第1の絶縁膜]
絶縁膜104としては、スパッタリング法、CVD法、蒸着法、パルスレーザー堆積(PLD)法、印刷法、塗布法等を適宜用いて形成することができる。また、絶縁膜104としては、例えば、酸化物絶縁膜または窒化物絶縁膜を単層または積層して形成することができる。なお、酸化物半導体膜108との界面特性を向上させるため、絶縁膜104において少なくとも酸化物半導体膜108と接する領域は酸化物絶縁膜で形成することが好ましい。また、絶縁膜104として加熱により酸素を放出する酸化物絶縁膜を用いることで、加熱処理により絶縁膜104に含まれる酸素を、酸化物半導体膜108に移動させることが可能である。
絶縁膜104の厚さは、50nm以上、または100nm以上3000nm以下、または200nm以上1000nm以下とすることができる。絶縁膜104を厚くすることで、絶縁膜104の酸素放出量を増加させることができると共に、絶縁膜104と酸化物半導体膜108との界面における界面準位、並びに酸化物半導体膜108のチャネル領域108iに含まれる酸素欠損を低減することが可能である。
絶縁膜104として、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ガリウムまたはGa-Zn酸化物などを用いればよく、単層または積層で設けることができる。本実施の形態では、絶縁膜104として、窒化シリコン膜と、酸化窒化シリコン膜との積層構造を用いる。このように、絶縁膜104を積層構造として、下層側に窒化シリコン膜を用い、上層側に酸化窒化シリコン膜を用いることで、酸化物半導体膜108中に効率よく酸素を導入することができる。
[酸化物半導体膜]
酸化物半導体膜108および酸化物半導体膜112のいずれか一方または双方は、In-M-Zn酸化物(MはAl、Ga、Y、またはSn)等の金属酸化物で形成される。また、酸化物半導体膜108および酸化物半導体膜112として、In-Ga酸化物、In-Zn酸化物を用いてもよい。とくに、酸化物半導体膜108と、酸化物半導体膜112とは、同じ構成元素からなる金属酸化物で形成されると、製造コストを低減できるため好ましい。
なお、酸化物半導体膜108および酸化物半導体膜112がIn-M-Zn酸化物の場合、InとMの原子数比率は、InおよびMの和を100atomic%としたときInが25atomic%より高く、Mが75atomic%未満、またはInが34atomic%より高く、Mが66atomic%未満とする。
酸化物半導体膜108および酸化物半導体膜112は、エネルギーギャップが2eV以上、または2.5eV以上、または3eV以上であると好ましい。
酸化物半導体膜108の厚さは、3nm以上200nm以下、好ましくは3nm以上100nm以下、さらに好ましくは3nm以上60nm以下である。また、酸化物半導体膜112の厚さは、5nm以上500nm以下、好ましくは10nm以上300nm以下、さらに好ましくは20nm以上100nm以下である。
酸化物半導体膜108、および酸化物半導体膜112がIn-M-Zn酸化物の場合、In-M-Zn酸化物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、In≧M、Zn≧Mを満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、In:M:Zn=1:1:1、In:M:Zn=1:1:1.2、In:M:Zn=2:1:1.5、In:M:Zn=2:1:2.3、In:M:Zn=2:1:3、In:M:Zn=3:1:2、In:M:Zn=4:2:4.1、In:M:Zn=5:1:7等が好ましい。なお、成膜される酸化物半導体膜108、および酸化物半導体膜112の原子数比はそれぞれ、上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス40%程度変動することがある。例えば、スパッタリングターゲットとして、原子数比がIn:Ga:Zn=4:2:4.1を用いる場合、成膜される酸化物半導体膜の原子数比は、In:Ga:Zn=4:2:3近傍となる場合がある。
また、酸化物半導体膜108、および酸化物半導体膜112において、第14族元素の一つであるシリコンや炭素が含まれると、酸素欠損が増加し、n型となる場合がある。このため、酸化物半導体膜108、特にチャネル領域108iにおいて、シリコンあるいは炭素の濃度(二次イオン質量分析法により得られる濃度)を、2×1018atoms/cm3以下、または2×1017atoms/cm3以下とすることができる。この結果、トランジスタは、しきい値電圧がプラスとなる電気特性(ノーマリーオフ特性ともいう。)を有する。
また、チャネル領域108iにおいて、二次イオン質量分析法により得られるアルカリ金属またはアルカリ土類金属の濃度を、1×1018atoms/cm3以下、または2×1016atoms/cm3以下とすることができる。アルカリ金属およびアルカリ土類金属は、酸化物半導体と結合するとキャリアを生成する場合があり、トランジスタのオフ電流が増大してしまうことがある。このため、チャネル領域108iのアルカリ金属またはアルカリ土類金属の濃度を低減することが好ましい。この結果、トランジスタは、しきい値電圧がプラスとなる電気特性(ノーマリーオフ特性ともいう。)を有する。
また、チャネル領域108iに窒素が含まれていると、キャリアである電子が生じ、キャリア密度が増加し、n型となる場合がある。この結果、窒素が含まれている酸化物半導体膜を用いたトランジスタはノーマリーオン特性となりやすい。従って、チャネル領域108iにおいて、窒素はできる限り低減されていることが好ましい。例えば、二次イオン質量分析法により得られる窒素濃度を、5×1018atoms/cm3以下とすればよい。
また、チャネル領域108iにおいて、不純物元素を低減することで、酸化物半導体膜のキャリア密度を低減することができる。
酸化物半導体膜のキャリア密度に影響を与える因子としては、酸化物半導体膜中の酸素欠損(Vo)、または酸化物半導体膜中の不純物などが挙げられる。
酸化物半導体膜中の酸素欠損が多くなると、該酸素欠損に水素が結合(この状態をVoHともいう)した際に、欠陥準位密度が高くなる。または、酸化物半導体膜中の不純物が多くなると、該不純物に起因し欠陥準位密度が高くなる。したがって、酸化物半導体膜中の欠陥準位密度を制御することで、酸化物半導体膜のキャリア密度を制御することができる。
ここで、酸化物半導体膜をチャネル領域に用いるトランジスタを考える。
トランジスタのしきい値電圧のマイナスシフトの抑制、またはトランジスタのオフ電流の低減を目的とする場合においては、酸化物半導体膜のキャリア密度を低くする方が好ましい。酸化物半導体膜のキャリア密度を低くする場合においては、酸化物半導体膜中の不純物濃度を低くし、欠陥準位密度を低くすればよい。本明細書等において、不純物濃度が低く、欠陥準位密度の低いことを高純度真性または実質的に高純度真性と言う。高純度真性の酸化物半導体膜のキャリア密度としては、8×1015cm-3未満、好ましくは1×1011cm-3未満、さらに好ましくは1×1010cm-3未満であり、1×10-9cm-3以上とすればよい。
一方で、トランジスタのオン電流の向上、またはトランジスタの電界効果移動度の向上を目的とする場合においては、酸化物半導体膜のキャリア密度を高くする方が好ましい。酸化物半導体膜のキャリア密度を高くする場合においては、酸化物半導体膜の不純物濃度をわずかに高める、または酸化物半導体膜の欠陥準位密度をわずかに高めればよい。あるいは、酸化物半導体膜のバンドギャップをより小さくするとよい。例えば、トランジスタのId-Vg特性のオン/オフ比が取れる範囲において、不純物濃度がわずかに高い、または欠陥準位密度がわずかに高い酸化物半導体膜は、実質的に真性とみなせる。また、電子親和力が大きく、それにともなってバンドギャップが小さくなり、その結果、熱励起された電子(キャリア)の密度が増加した酸化物半導体膜は、実質的に真性とみなせる。なお、より電子親和力が大きな酸化物半導体膜を用いた場合には、トランジスタのしきい値電圧がより低くなる。
上述のキャリア密度が高められた酸化物半導体膜は、わずかにn型化している。したがって、キャリア密度が高められた酸化物半導体膜を、「Slightly-n型の酸化物半導体膜」と呼称してもよい。
実質的に真性の酸化物半導体膜のキャリア密度は、1×105cm-3以上1×1018cm-3未満が好ましく、1×107cm-3以上1×1017cm-3以下がより好ましく、1×109cm-3以上5×1016cm-3以下がさらに好ましく、1×1010cm-3以上1×1016cm-3以下がさらに好ましく、1×1011cm-3以上1×1015cm-3以下がさらに好ましい。
また、上述の実質的に真性の酸化物半導体膜を用いることで、トランジスタの信頼性が向上する場合がある。ここで、図21を用いて、酸化物半導体膜をチャネル領域に用いるトランジスタの信頼性が向上する理由について説明する。図21は、酸化物半導体膜をチャネル領域に用いるトランジスタにおけるエネルギーバンドを説明する図である。
図21において、GEはゲート電極を、GIはゲート絶縁膜を、OSは酸化物半導体膜を、SDはソース電極またはドレイン電極を、それぞれ表す。すなわち、図21は、ゲート電極と、ゲート絶縁膜と、酸化物半導体膜と、酸化物半導体膜に接するソース電極またはドレイン電極のエネルギーバンドの一例である。
また、図21において、ゲート絶縁膜としては、酸化シリコン膜を用い、酸化物半導体膜にIn-Ga-Zn酸化物を用いる構成である。また、酸化シリコン膜中に形成されうる欠陥の遷移レベル(εf)はゲート絶縁膜の伝導帯下端から約3.1eV離れた位置に形成されるものとし、ゲート電圧(Vg)が30Vの場合の酸化物半導体膜と酸化シリコン膜との界面における酸化シリコン膜のフェルミ準位(Ef)はゲート絶縁膜の伝導帯下端から約3.6eV離れた位置に形成されるものとする。なお、酸化シリコン膜のフェルミ準位は、ゲート電圧に依存し変動する。例えば、ゲート電圧を大きくすることで、酸化物半導体膜と、酸化シリコン膜との界面における酸化シリコン膜のフェルミ準位(Ef)は低くなる。また、図21中の白丸は電子(キャリア)を表し、図21中のXは酸化シリコン膜中の欠陥準位を表す。
図21に示すように、ゲート電圧が印加された状態で、例えばキャリアが熱励起されると、欠陥準位(図中X)にキャリアがトラップされ、プラス(“+”)からニュートラル(“0”)に欠陥準位の荷電状態が変化する。すなわち、酸化シリコン膜のフェルミ準位(Ef)に上述の熱励起のエネルギーを足した値が欠陥の遷移レベル(εf)よりも高くなる場合、酸化シリコン膜中の欠陥準位の荷電状態は正の状態から中性となり、トランジスタのしきい値電圧がプラス方向に変動することになる。
また、電子親和力が異なる酸化物半導体膜を用いると、ゲート絶縁膜と酸化物半導体膜との界面のフェルミ準位が形成される深さが異なることがある。電子親和力の大きな酸化物半導体膜を用いると、ゲート絶縁膜と酸化物半導体膜との界面近傍において、ゲート絶縁膜の伝導帯下端が相対的に高くなる。この場合、ゲート絶縁膜中に形成されうる欠陥準位(図21中X)も相対的に高くなるため、ゲート絶縁膜のフェルミ準位と酸化物半導体膜のフェルミ準位とのエネルギー差が大きくなる。該エネルギー差が大きくなることにより、ゲート絶縁膜中にトラップされる電荷が少なくなる。例えば、上述の酸化シリコン膜中に形成されうる欠陥準位の荷電状態の変化が少なくなり、ゲートバイアス熱(Gate Bias Temperature:GBTともいう)ストレスにおける、トランジスタのしきい値電圧の変動を小さくできる。
一方で、ソース領域108s、ドレイン領域108d、および酸化物半導体膜112は、絶縁膜116と接する。ソース領域108s、ドレイン領域108d、および酸化物半導体膜112が絶縁膜116と接することで、絶縁膜116からソース領域108s、ドレイン領域108d、および酸化物半導体膜112に水素および窒素のいずれか一方または双方が添加されるため、キャリア密度が高くなる。
また、酸化物半導体膜108、および酸化物半導体膜112のいずれか一方または双方は、非単結晶構造でもよい。非単結晶構造は、例えば、後述するCAAC-OS(C Axis Aligned Crystalline Oxide Semiconductor)、多結晶構造、後述する微結晶構造、または非晶質構造を含む。非単結晶構造において、非晶質構造は最も欠陥準位密度が高く、CAAC-OSは最も欠陥準位密度が低い。
なお、酸化物半導体膜108が、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、CAAC-OSの領域、および単結晶構造の領域の二種以上を有する単層膜、あるいはこの膜が積層された構造であってもよい。また、酸化物半導体膜112が、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、CAAC-OSの領域、および単結晶構造の領域の二種以上を有する単層膜、あるいはこの膜が積層された構造であってもよい。
なお、酸化物半導体膜108において、チャネル領域108iと、ソース領域108sおよびドレイン領域108dとの結晶性が異なる場合がある。具体的には、酸化物半導体膜108において、チャネル領域108iよりもソース領域108sおよびドレイン領域108dの方が、結晶性が低い場合がある。これは、ソース領域108sおよびドレイン領域108dに不純物元素が添加された際に、ソース領域108sおよびドレイン領域108dにダメージが入ってしまい、結晶性が低下するためである。
[ゲート絶縁膜として機能する絶縁膜]
絶縁膜110は、酸化物絶縁膜または窒化物絶縁膜を単層または積層して形成することができる。なお、酸化物半導体膜108との界面特性を向上させるため、絶縁膜110において少なくとも酸化物半導体膜108と接する領域は酸化物絶縁膜を用いて形成することが好ましい。絶縁膜110として、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ガリウムまたはGa-Zn酸化物などを用いればよく、単層または積層で設けることができる。
また、絶縁膜110として、酸素、水素、水等のブロッキング効果を有する絶縁膜を設けることで、酸化物半導体膜108からの酸素の外部への拡散と、外部から酸化物半導体膜108への水素、水等の侵入を防ぐことができる。酸素、水素、水等のブロッキング効果を有する絶縁膜としては、酸化アルミニウム膜、酸化窒化アルミニウム膜、酸化ガリウム膜、酸化窒化ガリウム膜、酸化イットリウム膜、酸化窒化イットリウム膜、酸化ハフニウム膜、酸化窒化ハフニウム膜等がある。
また、絶縁膜110として、ハフニウムシリケート(HfSiOx)、窒素が添加されたハフニウムシリケート(HfSixOyNz)、窒素が添加されたハフニウムアルミネート(HfAlxOyNz)、酸化ハフニウム、酸化イットリウムなどのhigh-k材料を用いることでトランジスタのゲートリーク電流を低減できる。
また、絶縁膜110として、加熱により酸素を放出する酸化物絶縁膜を用いることで、加熱処理により絶縁膜110に含まれる酸素を、酸化物半導体膜108に移動させることが可能である。
絶縁膜110の厚さは、5nm以上400nm以下、または5nm以上300nm以下、または10nm以上250nm以下とすることができる。
[第2の絶縁膜]
絶縁膜116は、窒素または水素のいずれか一方または双方を有する。絶縁膜116としては、例えば、窒化物絶縁膜が挙げられる。該窒化物絶縁膜としては、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウム等を用いて形成することができる。絶縁膜116に含まれる水素濃度は、1×1022atoms/cm3以上であると好ましい。また、絶縁膜116は、酸化物半導体膜108のソース領域108s、およびドレイン領域108dと接する。また、絶縁膜116は、酸化物半導体膜112と接する。したがって、絶縁膜116と接するソース領域108s、ドレイン領域108d、および酸化物半導体膜112中の水素濃度が高くなり、ソース領域108s、ドレイン領域108d、および酸化物半導体膜112のキャリア密度を高めることができる。なお、ソース領域108s、ドレイン領域108d、および酸化物半導体膜112としては、それぞれ絶縁膜116と接することで、膜中の水素濃度が同じ領域を有する場合がある。
[第3の絶縁膜]
絶縁膜118としては、酸化物絶縁膜または窒化物絶縁膜を単層または積層して形成することができる。絶縁膜118として、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ガリウムまたはGa-Zn酸化物などを用いればよく、単層または積層で設けることができる。
また、絶縁膜118としては、外部からの水素、水等のバリア膜として機能する膜であることが好ましい。
絶縁膜118の厚さは、30nm以上500nm以下、または100nm以上400nm以下とすることができる。
[導電膜]
導電膜106、120a、120bとしては、スパッタリング法、真空蒸着法、パルスレーザー堆積(PLD)法、熱CVD法等を用いて形成することができる。また、導電膜120a、120bとしては、例えば、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、ニッケル、鉄、コバルト、タングステンから選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いて形成することができる。また、マンガン、ジルコニウムのいずれか一または複数から選択された金属元素を用いてもよい。また、導電膜106、120a、120bは、単層構造でも、二層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、マンガンを含む銅膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構造、窒化タンタル膜または窒化タングステン膜上にタングステン膜を積層する二層構造、マンガンを含む銅膜上に銅膜を積層する二層構造、チタン膜上に銅膜を積層する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造、マンガンを含む銅膜上に銅膜を積層し、さらにその上にマンガンを含む銅膜を形成する三層構造等がある。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた一または複数を組み合わせた合金膜、もしくは窒化膜を用いてもよい。
また、導電膜106、120a、120bは、インジウム錫酸化物(Indium Tin Oxide:ITO)、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、シリコンを含むインジウム錫酸化物(In-Sn-Si酸化物:ITSOともいう)等の透光性を有する導電性材料を適用することもできる。また、上記透光性を有する導電性材料と、上記金属元素の積層構造とすることもできる。
導電膜106、120a、120bの厚さとしては、30nm以上500nm以下、または100nm以上400nm以下とすることができる。
<1-4.トランジスタの構成例2>
次に、図20(A)(B)(C)に示すトランジスタと異なる構成について、図22(A)(B)(C)を用いて説明する。
図22(A)は、トランジスタ150の上面図であり、図22(B)は図22(A)の一点鎖線X1-X2間の断面図であり、図22(C)は図22(A)の一点鎖線Y1-Y2間の断面図である。
図22(A)(B)(C)に示すトランジスタ150は、基板102上に形成された導電膜106と、導電膜106上の絶縁膜104と、絶縁膜104上の酸化物半導体膜108と、酸化物半導体膜108上の絶縁膜110と、絶縁膜110上の酸化物半導体膜112と、酸化物半導体膜112上の導電膜114と、絶縁膜104、酸化物半導体膜108、および導電膜114上の絶縁膜116と、開口部143と、を有する。また、酸化物半導体膜108は、酸化物半導体膜112が重畳し、且つ絶縁膜110と接するチャネル領域108iと、絶縁膜116と接するソース領域108sと、絶縁膜116と接するドレイン領域108dと、を有する。
開口部143は、絶縁膜104、110に設けられる。また、導電膜106は、開口部143を介して、酸化物半導体膜112と、電気的に接続される。よって、導電膜106と酸化物半導体膜112には、同じ電位が与えられる。
また、トランジスタ150は、絶縁膜116上の絶縁膜118と、絶縁膜116、118に設けられた開口部141aを介して、ソース領域108sに電気的に接続される導電膜120aと、絶縁膜116、118に設けられた開口部141bを介して、ドレイン領域108dに電気的に接続される導電膜120bと、を有していてもよい。
なお、導電膜106は、第1のゲート電極(ボトムゲート電極ともいう)としての機能を有し、酸化物半導体膜112と、導電膜114とは、第2のゲート電極(トップゲート電極ともいう)としての機能を有する。また、導電膜114は、酸化物半導体膜112をn型にする機能を有する。導電膜114が酸化物半導体膜112をn型にする機能を有する構成とすることで、酸化物半導体膜112は、ゲート電極の一部として機能する。また、絶縁膜104は、第1のゲート絶縁膜としての機能を有し、絶縁膜110は、第2のゲート絶縁膜としての機能を有する。
このように、図22(A)(B)(C)に示すトランジスタ150は、酸化物半導体膜108の上下にゲート電極として機能する導電膜または酸化物半導体膜を有する構造である。
このような構成を有することで、トランジスタ150に含まれる酸化物半導体膜108を、第1のゲート電極として機能する導電膜106および第2のゲート電極として機能する酸化物半導体膜112および導電膜114の電界によって電気的に取り囲むことができる。このような構造とすることで、トランジスタ150は、導電膜106または酸化物半導体膜112および導電膜114によってチャネルを誘起させるための電界を効果的に酸化物半導体膜108に印加することができる。そのため、トランジスタ150の電流駆動能力が向上し、高いオン電流特性を得ることが可能となる。また、オン電流を高くすることが可能であるため、トランジスタ150を微細化することが可能となる。また、トランジスタ150は、酸化物半導体膜108が、導電膜106、ならびに酸化物半導体膜112および導電膜114によって取り囲まれた構造を有するため、トランジスタ150の機械的強度を高めることができる。
また、絶縁膜116は、窒素または水素のいずれか一方または双方を有する。絶縁膜116が窒素または水素のいずれか一方または双方を有する構成とすることで、ソース領域108sおよびドレイン領域108dに窒素または水素のいずれか一方または双方を供給することができる。
また、酸化物半導体膜112は、絶縁膜110に酸素を供給する機能を有する。酸化物半導体膜112が、絶縁膜110に酸素を供給する機能を有することで、絶縁膜110中に過剰酸素を含ませることが可能となる。絶縁膜110が過剰酸素領域を有することで、チャネル領域108i中に当該過剰酸素を供給することができる。よって、信頼性の高い表示装置を提供することができる。
なお、酸化物半導体膜112は、絶縁膜110に酸素を供給したのち、導電膜114と接することによって、キャリア密度が高くなる。別言すると、酸化物半導体膜112は、酸化物導電体(OC)としての機能も有する。したがって、製造工程を増加させることが無く、酸化物半導体膜112をゲート電極の一部として機能させることが可能となる。
導電膜114としては、先に記載の導電膜106、120a、120bと同様の形成方法、および同様の材料を用いて形成される。特に導電膜114としては、チタン、銅、またはタングステンを用いて、スパッタリング法を用いて形成すると好適である。導電膜114にチタン、銅、またはタングステンを用いることで、導電膜114と接する酸化物半導体膜112の導電性を向上させることができる。また、導電膜114を積層構造としてもよい。当該積層構造としては、例えば、マンガンを含む銅膜上に銅膜を有する構造、または、タングステン膜上にアルミニウム膜を有する構造とすればよい。
<1-5.トランジスタの構成例3>
次に、図20(A)(B)(C)に示すトランジスタと異なる構成について、図23(A)(B)(C)を用いて説明する。
図23(A)は、トランジスタ100Bの上面図であり、図23(B)は図23(A)の一点鎖線X1-X2間の断面図であり、図23(C)は図23(A)の一点鎖線Y1-Y2間の断面図である。
図23(A)(B)(C)に示すトランジスタ100Bは、先に示すトランジスタ100と酸化物半導体膜112の形状が異なる。具体的には、トランジスタ100Bが有する酸化物半導体膜112の下端部は、絶縁膜110の上端部よりも内側に形成される。別言すると、絶縁膜110の側端部は、酸化物半導体膜112の側端部よりも外側に位置する。
例えば、酸化物半導体膜112と、絶縁膜110と、を同じマスクで加工し、酸化物半導体膜112をウエットエッチング法で、絶縁膜110をドライエッチング法で、それぞれ加工することで、上記構造とすることができる。
また、酸化物半導体膜112を上記の構造とすることで、酸化物半導体膜108中に、領域108fが形成される場合がある。領域108fは、チャネル領域108iとソース領域108sとの間、およびチャネル領域108iとドレイン領域108dとの間に形成される。
領域108fは、高抵抗領域あるいは低抵抗領域のいずれか一方として機能する。高抵抗領域とは、チャネル領域108iと同等の抵抗を有し、ゲート電極として機能する酸化物半導体膜112が重畳しない領域である。領域108fが高抵抗領域の場合、領域108fは、所謂オフセット領域として機能する。領域108fがオフセット領域として機能する場合においては、トランジスタ100Bのオン電流の低下を抑制するために、チャネル長(L)方向において、領域108fを1μm以下とすればよい。
また、低抵抗領域とは、チャネル領域108iよりも抵抗が低く、且つソース領域108sおよびドレイン領域108dよりも抵抗が高い領域である。領域108fが低抵抗領域の場合、領域108fは、所謂、LDD(Lightly Doped Drain)領域として機能する。領域108fがLDD領域として機能する場合においては、ドレイン領域の電界緩和が可能となるため、ドレイン領域の電界に起因したトランジスタのしきい値電圧の変動を低減することができる。
なお、領域108fを低抵抗領域とする場合には、例えば、絶縁膜116から領域108fに水素または窒素のいずれか一方または双方を供給する、あるいは、絶縁膜110および酸化物半導体膜112をマスクとして、酸化物半導体膜112の上方から不純物元素を添加することで、当該不純物が絶縁膜110を介し、酸化物半導体膜108に添加されることで形成される。
また、先に示すトランジスタ150Bも、第2のゲート電極として機能する酸化物半導体膜112の形状を変えることで、トランジスタ100Bと同様の構成とすることができる。この場合の一例を図24(A)(B)(C)に示す。なお、図24(A)は、トランジスタ150Bの上面図であり、図24(B)は図24(A)の一点鎖線X1-X2間の断面図であり、図24(C)は図24(A)の一点鎖線Y1-Y2間の断面図である。
<1-6.トランジスタの変形例1>
次に、図22(A)(B)(C)に示すトランジスタの変形例について、図25(A)(B)を用いて説明する。
図25(A)(B)は、トランジスタ100Cの断面図である。トランジスタ100Cの上面図としては、図23(A)に示すトランジスタ100Bと同様であるため、図23(A)を援用して説明する。図25(A)は図23(A)の一点鎖線X1-X2間の断面図であり、図25(B)は図23(A)の一点鎖線Y1-Y2間の断面図である。
トランジスタ100Cは、先に示すトランジスタ100Bに平坦化絶縁膜として機能する絶縁膜122が設けられている点が異なる。それ以外の構成については、先に示すトランジスタ100Bと同様の構成であり、同様の効果を奏する。
絶縁膜122は、トランジスタ等に起因する凹凸等を平坦化させる機能を有する。絶縁膜122としては、絶縁性であればよく、無機材料または有機材料を用いて形成される。該無機材料としては、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、窒化アルミニウム膜等が挙げられる。該有機材料としては、例えば、アクリル樹脂、またはポリイミド樹脂等の感光性の樹脂材料が挙げられる。
なお、図25(A)(B)においては、絶縁膜122が有する開口部の形状は、開口部141a、141bよりも小さい形状としたが、これに限定されず、例えば、開口部141a、141bと同じ形状、または開口部141a、141bよりも大きい形状としてもよい。
また、図25(A)(B)においては、絶縁膜122上に導電膜120a、120bを設ける構成について例示したがこれに限定されず、例えば、絶縁膜118上に導電膜120a、120bを設け、導電膜120a、120b上に絶縁膜122を設ける構成としてもよい。
<1-7.トランジスタの変形例2>
次に、図20(A)(B)(C)に示すトランジスタの変形例について、図26乃至図28を用いて説明する。
図26(A)(B)は、トランジスタ100Fの断面図である。トランジスタ100Fの上面図としては、図20(A)に示すトランジスタ100と同様であるため、図20(A)を援用して説明する。図26(A)は図20(A)の一点鎖線X1-X2間の断面図であり、図26(B)は図20(A)の一点鎖線Y1-Y2間の断面図である。
トランジスタ100Fは、先に示すトランジスタ100と酸化物半導体膜108の構造が異なる。それ以外の構成については、先に示すトランジスタ100と同様の構成であり、同様の効果を奏する。
トランジスタ100Fが有する酸化物半導体膜108は、絶縁膜116上の酸化物半導体膜108_1と、酸化物半導体膜108_1上の酸化物半導体膜108_2と、酸化物半導体膜108_2上の酸化物半導体膜108_3と、を有する。
また、チャネル領域108i、ソース領域108s、およびドレイン領域108dは、それぞれ、酸化物半導体膜108_1、酸化物半導体膜108_2、および酸化物半導体膜108_3の3層の積層構造である。
図27(A)(B)は、トランジスタ100Gの断面図である。トランジスタ100Gの上面図としては、図20(A)に示すトランジスタ100と同様であるため、図20(A)を援用して説明する。図27(A)は図20(A)の一点鎖線X1-X2間の断面図であり、図27(B)は図20(A)の一点鎖線Y1-Y2間の断面図である。
トランジスタ100Gは、先に示すトランジスタ100と酸化物半導体膜108の構造が異なる。それ以外の構成については、先に示すトランジスタ100と同様の構成であり、同様の効果を奏する。
トランジスタ100Gが有する酸化物半導体膜108は、絶縁膜116上の酸化物半導体膜108_2と、酸化物半導体膜108_2上の酸化物半導体膜108_3と、を有する。
また、チャネル領域108i、ソース領域108s、およびドレイン領域108dは、それぞれ、酸化物半導体膜108_2、および酸化物半導体膜108_3の2層の積層構造である。
また、トランジスタ100Gは、チャネル領域108iにおいては、酸化物半導体膜108_2、および酸化物半導体膜108_3の2層の積層構造である。
ここで、絶縁膜104、酸化物半導体膜108_1、108_2、108_3、および絶縁膜110のバンド構造、並びに、絶縁膜104、酸化物半導体膜108_2、108_3、および絶縁膜110のバンド構造について、図28を用いて説明する。
図28(A)は、絶縁膜104、酸化物半導体膜108_1、108_2、108_3、および絶縁膜110を有する積層構造の膜厚方向のバンド構造の一例である。また、図28(B)は、絶縁膜104、酸化物半導体膜108_2、108_3、および絶縁膜110を有する積層構造の膜厚方向のバンド構造の一例である。なお、バンド構造は、理解を容易にするため絶縁膜104、酸化物半導体膜108_1、108_2、108_3、および絶縁膜110の伝導帯下端のエネルギー準位(Ec)を示す。
また、図28(A)は、絶縁膜104、110として酸化シリコン膜を用い、酸化物半導体膜108_1として金属元素の原子数比をIn:Ga:Zn=1:3:2の金属酸化物ターゲットを用いて形成される酸化物半導体膜を用い、酸化物半導体膜108_2として金属元素の原子数比をIn:Ga:Zn=4:2:4.1の金属酸化物ターゲットを用いて形成される酸化物半導体膜を用い、酸化物半導体膜108_3として金属元素の原子数比をIn:Ga:Zn=1:3:2の金属酸化物ターゲットを用いて形成される酸化物半導体膜を用いる構成のバンド図である。
また、図28(B)は、絶縁膜104、110として酸化シリコン膜を用い、酸化物半導体膜108_2として金属元素の原子数比をIn:Ga:Zn=4:2:4.1の金属酸化物ターゲットを用いて形成される酸化物半導体膜を用い、酸化物半導体膜108_3として金属元素の原子数比をIn:Ga:Zn=1:3:2の金属酸化物ターゲットを用いて形成される酸化物半導体膜を用いる構成のバンド図である。
図28(A)に示すように、酸化物半導体膜108_1、108_2、108_3において、伝導帯下端のエネルギー準位はなだらかに変化する。また、図28(B)に示すように、酸化物半導体膜108_2、108_3において、伝導帯下端のエネルギー準位はなだらかに変化する。換言すると、連続的に変化または連続接合するともいうことができる。このようなバンド構造を有するためには、酸化物半導体膜108_1と酸化物半導体膜108_2との界面、または酸化物半導体膜108_2と酸化物半導体膜108_3との界面において、トラップ中心や再結合中心のような欠陥準位を形成するような不純物が存在しないとする。
酸化物半導体膜108_1、108_2、108_3に連続接合を形成するためには、ロードロック室を備えたマルチチャンバー方式の成膜装置(スパッタリング装置)を用いて各膜を大気に触れさせることなく連続して積層することが必要となる。
図28(A)(B)に示す構成とすることで酸化物半導体膜108_2がウェル(井戸)となり、上記積層構造を用いたトランジスタにおいて、チャネル領域が酸化物半導体膜108_2に形成されることがわかる。
なお、酸化物半導体膜108_1、108_3を設けることにより、トラップ準位を酸化物半導体膜108_2より遠ざけることができる。
また、トラップ準位がチャネル領域として機能する酸化物半導体膜108_2の伝導帯下端のエネルギー準位(Ec)より真空準位から遠くなることがあり、トラップ準位に電子が蓄積しやすくなってしまう。トラップ準位に電子が蓄積されることで、マイナスの固定電荷となり、トランジスタのしきい値電圧はプラス方向にシフトしてしまう。したがって、トラップ準位が酸化物半導体膜108_2の伝導帯下端のエネルギー準位(Ec)より真空準位に近くなるような構成にすると好ましい。このようにすることで、トラップ準位に電子が蓄積しにくくなり、トランジスタのオン電流を増大させることが可能であると共に、電界効果移動度を高めることができる。
また、酸化物半導体膜108_1、108_3は、酸化物半導体膜108_2よりも伝導帯下端のエネルギー準位が真空準位に近く、代表的には、酸化物半導体膜108_2の伝導帯下端のエネルギー準位と、酸化物半導体膜108_1、108_3の伝導帯下端のエネルギー準位との差が、0.15eV以上、または0.5eV以上、かつ2eV以下、または1eV以下である。すなわち、酸化物半導体膜108_1、108_3の電子親和力と、酸化物半導体膜108_2の電子親和力との差が、0.15eV以上、または0.5eV以上、かつ2eV以下、または1eV以下である。
このような構成を有することで、酸化物半導体膜108_2が主な電流経路となる。すなわち、酸化物半導体膜108_2は、チャネル領域としての機能を有し、酸化物半導体膜108_1、108_3は、酸化物絶縁膜としての機能を有する。また、酸化物半導体膜108_1、108_3は、チャネル領域が形成される酸化物半導体膜108_2を構成する金属元素の一種以上から構成される酸化物半導体膜を用いると好ましい。このような構成とすることで、酸化物半導体膜108_1と酸化物半導体膜108_2との界面、または酸化物半導体膜108_2と酸化物半導体膜108_3との界面において、界面散乱が起こりにくい。従って、該界面においてはキャリアの動きが阻害されないため、トランジスタの電界効果移動度が高くなる。
また、酸化物半導体膜108_1、108_3は、チャネル領域の一部として機能することを防止するため、導電率が十分に低い材料を用いるものとする。そのため、酸化物半導体膜108_1、108_3を、その物性および/または機能から、それぞれ酸化物絶縁膜とも呼べる。または、酸化物半導体膜108_1、108_3には、電子親和力(真空準位と伝導帯下端のエネルギー準位との差)が酸化物半導体膜108_2よりも小さく、伝導帯下端のエネルギー準位が酸化物半導体膜108_2の伝導帯下端エネルギー準位と差分(バンドオフセット)を有する材料を用いるものとする。また、ドレイン電圧の大きさに依存したしきい値電圧の差が生じることを抑制するためには、酸化物半導体膜108_1、108_3の伝導帯下端のエネルギー準位が、酸化物半導体膜108_2の伝導帯下端のエネルギー準位より真空準位に近い材料を用いると好適である。例えば、酸化物半導体膜108_2の伝導帯下端のエネルギー準位と、酸化物半導体膜108_1、108_3の伝導帯下端のエネルギー準位との差が、0.2eV以上、好ましくは0.5eV以上とすることが好ましい。
また、酸化物半導体膜108_1、108_3は、膜中にスピネル型の結晶構造が含まれないことが好ましい。酸化物半導体膜108_1、108_3の膜中にスピネル型の結晶構造を含む場合、該スピネル型の結晶構造と他の領域との界面において、導電膜120a、120bの構成元素が酸化物半導体膜108_2へ拡散してしまう場合がある。なお、酸化物半導体膜108_1、108_3がCAAC-OSである場合、導電膜120a、120bの構成元素、例えば、銅元素のブロッキング性が高くなり好ましい。
また、本実施の形態においては、酸化物半導体膜108_1、108_3として、金属元素の原子数比をIn:Ga:Zn=1:3:2の金属酸化物ターゲットを用いて形成される酸化物半導体膜を用いる構成について例示したが、これに限定されない。例えば、酸化物半導体膜108_1、108_3として、In:Ga:Zn=1:1:1[原子数比]、In:Ga:Zn=1:1:1.2[原子数比]、In:Ga:Zn=1:3:4[原子数比]、またはIn:Ga:Zn=1:3:6[原子数比]の金属酸化物ターゲットを用いて形成される酸化物半導体膜を用いてもよい。
なお、酸化物半導体膜108_1、108_3として、In:Ga:Zn=1:1:1[原子数比]の金属酸化物ターゲットを用いる場合、酸化物半導体膜108_1、108_3は、In:Ga:Zn=1:β1(0<β1≦2):β2(0<β2≦2)となる場合がある。また、酸化物半導体膜108_1、108_3として、In:Ga:Zn=1:3:4[原子数比]の金属酸化物ターゲットを用いる場合、酸化物半導体膜108_1、108_3は、In:Ga:Zn=1:β3(1≦β3≦5):β4(2≦β4≦6)となる場合がある。また、酸化物半導体膜108_1、108_3として、In:Ga:Zn=1:3:6[原子数比]の金属酸化物ターゲットを用いる場合、酸化物半導体膜108_1、108_3は、In:Ga:Zn=1:β5(1≦β5≦5):β6(4≦β6≦8)となる場合がある。
<1-8.トランジスタの作製方法>
次に、図25に示すトランジスタ100Cの作製方法の一例について、図29乃至図32を用いて説明する。なお、図29乃至図32は、トランジスタ100Cの作製方法を説明するチャネル長(L)方向、およびチャネル幅(W)方向の断面図である。
まず、基板102上に導電膜106を形成する。次に、基板102、および導電膜106上に絶縁膜104を形成し、絶縁膜104上に酸化物半導体膜を形成する。その後、当該酸化物半導体膜を島状に加工することで、酸化物半導体膜107を形成する(図29(A)参照)。
導電膜106としては、スパッタリング法、真空蒸着法、パルスレーザー堆積(PLD)法、熱CVD法等を用いて形成することができる。実施の形態においては、導電膜106として、厚さ100nmのタングステン膜をスパッタリング法により形成する。
絶縁膜104としては、スパッタリング法、CVD法、蒸着法、パルスレーザー堆積(PLD)法、印刷法、塗布法等を適宜用いて形成することができる。本実施の形態においては、絶縁膜104として、PECVD装置を用い、厚さ400nmの窒化シリコン膜と、厚さ50nmの酸化窒化シリコン膜とを形成する。
また、絶縁膜104を形成した後、絶縁膜104に酸素を添加してもよい。絶縁膜104に添加する酸素としては、酸素ラジカル、酸素原子、酸素原子イオン、酸素分子イオン等がある。また、添加方法としては、イオンドーピング法、イオン注入法、プラズマ処理法等がある。また、絶縁膜上に酸素の脱離を抑制する膜を形成した後、該膜を介して絶縁膜104に酸素を添加してもよい。
上述の酸素の脱離を抑制する膜として、インジウム、亜鉛、ガリウム、錫、アルミニウム、クロム、タンタル、チタン、モリブデン、ニッケル、鉄、コバルト、タングステンから選ばれた金属元素、上述した金属元素を成分とする合金、上述した金属元素を組み合わせた合金、上述した金属元素を有する金属窒化物、上述した金属元素を有する金属酸化物、上述した金属元素を有する金属窒化酸化物等の導電性を有する材料を用いて形成することができる。
また、プラズマ処理で酸素の添加を行う場合、マイクロ波で酸素を励起し、高密度な酸素プラズマを発生させることで、絶縁膜104への酸素添加量を増加させることができる。
酸化物半導体膜107としては、スパッタリング法、塗布法、パルスレーザー蒸着法、レーザーアブレーション法、熱CVD法等により形成することができる。なお、酸化物半導体膜107への加工には、酸化物半導体膜上にリソグラフィ工程によりマスクを形成した後、該マスクを用いて酸化物半導体膜の一部をエッチングすること形成することができる。また、印刷法を用いて、島状の酸化物半導体膜107を直接形成してもよい。
スパッタリング法で酸化物半導体膜を形成する場合、プラズマを発生させるための電源装置は、RF電源装置、AC電源装置、DC電源装置等を適宜用いることができる。また、酸化物半導体膜を形成する場合のスパッタリングガスは、希ガス(代表的にはアルゴン)、酸素、希ガスおよび酸素の混合ガスを適宜用いる。なお、希ガスおよび酸素の混合ガスの場合、希ガスに対して酸素のガス比を高めることが好ましい。
なお、酸化物半導体膜を形成する際に、例えば、スパッタリング法を用いる場合、基板温度を150℃以上750℃以下、または150℃以上450℃以下、または200℃以上350℃以下として、酸化物半導体膜を成膜することで、結晶性を高めることができるため好ましい。
なお、本実施の形態においては、酸化物半導体膜107として、スパッタリング装置を用い、スパッタリングターゲットとしてIn-Ga-Zn金属酸化物(In:Ga:Zn=1:1:1.2[原子数比])を用いて、膜厚40nmの酸化物半導体膜を成膜する。
また、酸化物半導体膜107を形成した後、加熱処理を行い、酸化物半導体膜107の脱水素化または脱水化をしてもよい。加熱処理の温度は、代表的には、150℃以上基板歪み点未満、または250℃以上450℃以下、または300℃以上450℃以下である。
加熱処理は、ヘリウム、ネオン、アルゴン、キセノン、クリプトン等の希ガス、または窒素を含む不活性ガス雰囲気で行うことができる。または、不活性ガス雰囲気で加熱した後、酸素雰囲気で加熱してもよい。なお、上記不活性雰囲気および酸素雰囲気に水素、水などが含まれないことが好ましい。処理時間は3分以上24時間以下とすればよい。
該加熱処理は、電気炉、RTA装置等を用いることができる。RTA装置を用いることで、短時間に限り、基板の歪み点以上の温度で熱処理を行うことができる。そのため加熱処理時間を短縮することができる。
酸化物半導体膜を加熱しながら成膜する、または酸化物半導体膜を形成した後、加熱処理を行うことで、酸化物半導体膜において、二次イオン質量分析法により得られる水素濃度を5×1019atoms/cm3以下、または1×1019atoms/cm3以下、5×1018atoms/cm3以下、または1×1018atoms/cm3以下、または5×1017atoms/cm3以下、または1×1016atoms/cm3以下とすることができる。
次に、絶縁膜104および酸化物半導体膜107上に絶縁膜110_0を形成する(図29(B)参照)。
絶縁膜110_0としては、酸化シリコン膜または酸化窒化シリコン膜を、PECVD法を用いて形成することができる。この場合、原料ガスとしては、シリコンを含む堆積性気体および酸化性気体を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸化窒素等がある。
また、絶縁膜110_0として、堆積性気体の流量に対して酸化性気体の流量を20倍より大きく100倍未満、または40倍以上80倍以下とし、処理室内の圧力を100Pa未満、または50Pa以下とするPECVD法を用いることで、欠陥量の少ない酸化窒化シリコン膜を形成することができる。
また、絶縁膜110_0として、PECVD装置の真空排気された処理室内に載置された基板を280℃以上400℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力を20Pa以上250Pa以下、さらに好ましくは100Pa以上250Pa以下とし、処理室内に設けられる電極に高周波電力を供給する条件により、緻密である酸化シリコン膜または酸化窒化シリコン膜を形成することができる。
また、絶縁膜110_0を、マイクロ波を用いたPECVD法を用いて形成してもよい。マイクロ波とは300MHzから300GHzの周波数域を指す。マイクロ波は、電子温度が低く、電子エネルギーが小さい。また、マイクロ波を用いたPECVD装置を用いると、供給された電力のうちプラズマを生成する、すなわち分子の電離に用いられる電力の割合が高く、電子の加速に用いられる電力の割合が少ない。したがって、密度の高いプラズマ(高密度プラズマ)を励起することができる。このため、被成膜面および堆積物へのプラズマダメージが少なく、欠陥の少ない絶縁膜110_0を形成することができる。
また、絶縁膜110_0を、有機シランガスを用いたCVD法を用いて形成することができる。有機シランガスとしては、珪酸エチル(TEOS:化学式Si(OC2H5)4)、テトラメチルシラン(TMS:化学式Si(CH3)4)、テトラメチルシクロテトラシロキサン(TMCTS)、オクタメチルシクロテトラシロキサン(OMCTS)、ヘキサメチルジシラザン(HMDS)、トリエトキシシラン(SiH(OC2H5)3)、トリスジメチルアミノシラン(SiH(N(CH3)2)3)などのシリコン含有化合物を用いることができる。有機シランガスを用いたCVD法を用いることで、被覆性の高い絶縁膜110_0を形成することができる。
本実施の形態では絶縁膜110_0として、PECVD装置を用い、厚さ100nmの酸化窒化シリコン膜を形成する。
次に、絶縁膜110_0上の所望の位置に、リソグラフィによりマスクを形成した後、絶縁膜110_0および絶縁膜104の一部をエッチングすることで、導電膜106に達する開口部143を形成する(図29(C)参照)。
開口部143の形成方法としては、ウエットエッチング法および/またはドライエッチング法を適宜用いることができる。本実施の形態においては、ドライエッチング法を用い、開口部143を形成する。
次に、開口部143を覆うように、絶縁膜110_0上に酸化物半導体膜112_0を形成する。なお、酸化物半導体膜112_0の形成時において、酸化物半導体膜112_0から絶縁膜110_0中に酸素が添加される(図29(D)参照)。
酸化物半導体膜112_0の形成方法としては、スパッタリング法を用い、形成時に酸素ガスを含む雰囲気で形成すると好ましい。形成時に酸素ガスを含む雰囲気で酸化物半導体膜112_0を形成することで、絶縁膜110_0中に酸素を好適に添加することができる。
なお、図29(D)において、絶縁膜110_0中に添加される酸素を矢印で模式的に表している。また、開口部143を覆うように、酸化物半導体膜112_0を形成することで、導電膜106と、酸化物半導体膜112_0とが電気的に接続される。
本実施の形態においては、酸化物半導体膜112_0として、スパッタリング装置を用い、スパッタリングターゲットとしてIn-Ga-Zn金属酸化物(In:Ga:Zn=4:2:4.1[原子数比])を用いて、膜厚100nmの酸化物半導体膜を成膜する。
次に、酸化物半導体膜112_0上の所望の位置に、リソグラフィ工程によりマスク140を形成する(図30(A)参照)。
次に、マスク140上から、エッチングを行うことで酸化物半導体膜112_0を加工し、島状の酸化物半導体膜112を形成する(図30(B)参照)。
本実施の形態においては、ウエットエッチング法を用い、酸化物半導体膜112_0を加工する。
続けて、マスク140上から、エッチングを行うことで絶縁膜110_0を加工し、島状の絶縁膜110を形成する(図30(C)参照)。
本実施の形態においては、ドライエッチング法を用い、絶縁膜110_0を加工する。
なお、酸化物半導体膜112と、絶縁膜110との加工の際に、酸化物半導体膜112が重畳しない領域の酸化物半導体膜107の膜厚が薄くなる場合がある。または、酸化物半導体膜112と、絶縁膜110との加工の際に、酸化物半導体膜107が重畳しない領域の絶縁膜104の膜厚が薄くなる場合がある。
次に、マスク140を除去した後、絶縁膜104、酸化物半導体膜107、および酸化物半導体膜112上から、不純物元素145の添加を行う(図30(D)参照)。
不純物元素145の添加方法としては、イオンドーピング法、イオン注入法、プラズマ処理法等がある。プラズマ処理法の場合、添加する不純物元素を含むガス雰囲気にてプラズマを発生させて、プラズマ処理を行うことによって、不純物元素を添加することができる。上記プラズマを発生させる装置としては、ドライエッチング装置、アッシング装置、PECVD装置、高密度PECVD装置等を用いることができる。
なお、不純物元素145の原料ガスとして、B2H6、PH3、CH4、N2、NH3、AlH3、AlCl3、SiH4、Si2H6、F2、HF、H2および希ガス(例えばアルゴン)の一以上を用いることができる。または、希ガスで希釈されたB2H6、PH3、N2、NH3、AlH3、AlCl3、F2、HF、およびH2の一以上を用いることができる。希ガスで希釈されたB2H6、PH3、N2、NH3、AlH3、AlCl3、F2、HF、およびH2の一以上を用いて不純物元素145を酸化物半導体膜107および酸化物半導体膜112に添加することで、希ガス、水素、ホウ素、炭素、窒素、フッ素、リン、硫黄、および塩素の一以上を酸化物半導体膜107および酸化物半導体膜112に添加することができる。
または、不純物元素145は、希ガスを原料ガスとして添加した後、B2H6、PH3、CH4、N2、NH3、AlH3、AlCl3、SiH4、Si2H6、F2、HF、およびH2の一以上を原料ガスとして酸化物半導体膜107および酸化物半導体膜112に添加してもよい。
または、不純物元素145は、B2H6、PH3、CH4、N2、NH3、AlH3、AlCl3、SiH4、Si2H6、F2、HF、およびH2の一以上を原料ガスとして添加した後、希ガスを原料ガスとして酸化物半導体膜107および酸化物半導体膜112に添加してもよい。
不純物元素145の添加は、加速電圧、ドーズ量などの注入条件を適宜設定して制御すればよい。例えば、イオン注入法でアルゴンの添加を行う場合、加速電圧10kV以上100kV以下、ドーズ量は1×1013ions/cm2以上1×1016ions/cm2以下とすればよく、例えば、1×1014ions/cm2とすればよい。また、イオン注入法でリンイオンの添加を行う場合、加速電圧30kV、ドーズ量は1×1013ions/cm2以上5×1016ions/cm2以下とすればよく、例えば、1×1015ions/cm2とすればよい。
また、本実施の形態においては、マスク140を除去してから、不純物元素145を添加する構成について例示したが、これに限定されず、例えば、マスク140を残したままの状態で不純物元素145の添加を行ってもよい。
また、本実施の形態においては、不純物元素145として、ドーピング装置を用いて、アルゴンを酸化物半導体膜107および酸化物半導体膜112に添加する。なお、本実施の形態においては、不純物元素145を添加する構成について例示したがこれに限定されず、例えば、不純物元素145を添加する工程を行わなくてもよい。
なお、不純物元素145の添加の際に、酸化物半導体膜107の表面が露出している領域(後にソース領域108s、およびドレイン領域108dとなる領域)には、多くの不純物が添加される。一方で、酸化物半導体膜107の酸化物半導体膜112が重畳しなく、且つ絶縁膜110が重畳する領域(後に領域108fとなる領域)には、絶縁膜110を介して不純物元素145が添加されるため、ソース領域108s、およびドレイン領域108dよりも不純物元素145の添加量が少なくなる。
また、本実施の形態においては、不純物元素145として、ドーピング装置を用いて、アルゴンを酸化物半導体膜107および酸化物半導体膜112に添加する。
なお、本実施の形態においては、不純物元素145として、アルゴンを添加する構成について例示したがこれに限定されず、例えば、不純物元素145を添加する工程を行わなくてもよい。不純物元素145を添加する工程を行わない場合、領域108fは、チャネル領域108iと同等の不純物濃度となる。
次に、絶縁膜104、酸化物半導体膜107、絶縁膜110、および酸化物半導体膜112上に絶縁膜116を形成する。なお、絶縁膜116を形成することで、絶縁膜116と接する酸化物半導体膜107は、ソース領域108sおよびドレイン領域108dとなる。また、絶縁膜116と接しない酸化物半導体膜107、別言すると絶縁膜110と接する酸化物半導体膜107はチャネル領域108iとなる。これにより、チャネル領域108i、ソース領域108s、およびドレイン領域108dを有する酸化物半導体膜108が形成される(図31(A)参照)。
絶縁膜116としては、絶縁膜116に用いることのできる材料を選択することで形成できる。本実施の形態においては、絶縁膜116として、PECVD装置を用い、厚さ100nmの窒化シリコン膜を形成する。
絶縁膜116として、窒化シリコン膜を用いることで、絶縁膜116に接する酸化物半導体膜112、ソース領域108s、およびドレイン領域108dに窒化シリコン膜中の水素が入り込み、酸化物半導体膜112、ソース領域108s、およびドレイン領域108dのキャリア密度を高めることができる。
なお、チャネル領域108iと、ソース領域108sとの間、およびチャネル領域108iと、ドレイン領域108dとの間には、領域108fが形成される。
次に、絶縁膜116上に絶縁膜118を形成する(図31(B)参照)。
絶縁膜118としては、先に記載の材料を選択することで形成できる。本実施の形態においては、絶縁膜118として、PECVD装置を用い、厚さ300nmの酸化窒化シリコン膜を形成する。
次に、絶縁膜118の所望の位置に、リソグラフィによりマスクを形成した後、絶縁膜118および絶縁膜116の一部をエッチングすることで、ソース領域108sに達する開口部141aと、ドレイン領域108dに達する開口部141bと、を形成する(図31(C)参照)。
次に、絶縁膜118上に絶縁膜122を形成する(図31(D)参照)。
なお、絶縁膜122は、平坦化絶縁膜としての機能を有する。また、絶縁膜122は、開口部141a、および開口部141bに重畳する位置に開口部を有する。
本実施の形態としては、絶縁膜122として、スピンコーター装置を用いて感光性のアクリル系樹脂を塗布し、その後該アクリル系樹脂の所望の領域を感光させることで、開口部を有する絶縁膜122を形成する。
次に、開口部141a、141bを覆うように、絶縁膜122上に導電膜120を形成する(図32(A)参照)。
次に、導電膜120上の所望の位置に、リソグラフィ工程によりマスクを形成した後、導電膜120の一部をエッチングすることで、導電膜120a、120bを形成する(図32(B)参照)。
本実施の形態においては、導電膜120の加工にはドライエッチング法を用いる。また、導電膜120の加工の際に、絶縁膜122の上部の一部が除去される場合がある。
以上の工程により、図25に示すトランジスタ100Cを作製することができる。
なお、トランジスタ100Cを構成する膜(絶縁膜、酸化物半導体膜、導電膜等)は、スパッタリング法、化学気相堆積(CVD)法、真空蒸着法、パルスレーザー堆積(PLD)法、ALD(原子層成膜)法を用いて形成することができる。あるいは、塗布法や印刷法で形成することができる。成膜方法としては、スパッタリング法、プラズマ化学気相堆積(PECVD)法が代表的であるが、熱CVD法でもよい。熱CVD法の例として、MOCVD(有機金属化学気相堆積)法が挙げられる。
熱CVD法は、チャンバー内を大気圧または減圧下とし、原料ガスと酸化剤を同時にチャンバー内に送り、基板近傍または基板上で反応させて基板上に堆積させることで成膜を行う。このように、熱CVD法は、プラズマを発生させない成膜方法であるため、プラズマダメージにより欠陥が生成されることが無いという利点を有する。
また、ALD法は、チャンバー内を大気圧または減圧下とし、反応のための原料ガスをチャンバーに導入・反応させ、これを繰り返すことで成膜を行う。原料ガスと一緒に不活性ガス(アルゴン、或いは窒素など)をキャリアガスとして導入しても良い。例えば2種類以上の原料ガスを順番にチャンバーに供給してもよい。その際、複数種の原料ガスが混ざらないように第1の原料ガスの反応後、不活性ガスを導入し、第2の原料ガスを導入する。あるいは、不活性ガスを導入する代わりに真空排気によって第1の原料ガスを排出した後、第2の原料ガスを導入してもよい。第1の原料ガスが基板の表面に吸着・反応して第1の層を成膜し、後から導入される第2の原料ガスが吸着・反応して、第2の層が第1の層上に積層されて薄膜が形成される。このガス導入順序を制御しつつ所望の厚さになるまで複数回繰り返すことで、段差被覆性に優れた薄膜を形成することができる。薄膜の厚さは、ガス導入を繰り返す回数によって調節することができるため、精密な膜厚調節が可能であり、微細なFETを作製する場合に適している。
MOCVD法などの熱CVD法は、上記記載の導電膜、絶縁膜、酸化物半導体膜などの膜を形成することができ、例えば、In-Ga-Zn-O膜を成膜する場合には、トリメチルインジウム(In(CH3)3)、トリメチルガリウム(Ga(CH3)3)、およびジメチル亜鉛(Zn(CH3)2)を用いる。これらの組み合わせに限定されず、トリメチルガリウムに代えてトリエチルガリウム(Ga(C2H5)3)を用いることもでき、ジメチル亜鉛に代えてジエチル亜鉛(Zn(C2H5)2)を用いることもできる。
例えば、ALDを利用する成膜装置により酸化ハフニウム膜を形成する場合には、溶媒とハフニウム前駆体を含む液体(ハフニウムアルコキシドや、テトラキスジメチルアミドハフニウム(TDMAH、Hf[N(CH3)2]4)やテトラキス(エチルメチルアミド)ハフニウムなどのハフニウムアミド)を気化させた原料ガスと、酸化剤としてオゾン(O3)の2種類のガスを用いる。
例えば、ALDを利用する成膜装置により酸化アルミニウム膜を形成する場合には、溶媒とアルミニウム前駆体を含む液体(トリメチルアルミニウム(TMA、Al(CH3)3)など)を気化させた原料ガスと、酸化剤としてH2Oの2種類のガスを用いる。他の材料としては、トリス(ジメチルアミド)アルミニウム、トリイソブチルアルミニウム、アルミニウムトリス(2,2,6,6-テトラメチル-3,5-ヘプタンジオナート)などがある。
例えば、ALDを利用する成膜装置により酸化シリコン膜を形成する場合には、ヘキサクロロジシランを被成膜面に吸着させ、酸化性ガス(O2、一酸化二窒素)のラジカルを供給して吸着物と反応させる。
例えば、ALDを利用する成膜装置によりタングステン膜を成膜する場合には、WF6ガスとB2H6ガスを順次導入して初期タングステン膜を形成し、その後、WF6ガスとH2ガスとを用いてタングステン膜を形成する。なお、B2H6ガスに代えてSiH4ガスを用いてもよい。
例えば、ALDを利用する成膜装置により酸化物半導体膜、例えばIn-Ga-Zn-O膜を成膜する場合には、In(CH3)3ガスとO3ガスを用いてIn-O層を形成し、その後、Ga(CH3)3ガスとO3ガスとを用いてGaO層を形成し、更にその後Zn(CH3)2ガスとO3ガスとを用いてZnO層を形成する。なお、これらの層の順番はこの例に限らない。また、これらのガスを用いてIn-Ga-O層やIn-Zn-O層、Ga-Zn-O層などの混合化合物層を形成しても良い。なお、O3ガスに替えてAr等の不活性ガスで水をバブリングして得られたH2Oガスを用いても良いが、Hを含まないO3ガスを用いる方が好ましい。
以上、本実施の形態で示す構成、方法は、他の実施の形態で示す構成、方法と適宜組み合わせて用いることができる。
(実施の形態2)
本実施の形態においては、酸化物半導体の構造等について、図33乃至図37を参照して説明する。
<2-1.酸化物半導体の構造>
酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、CAAC-OS(c-axis-aligned crystalline oxide semiconductor)、多結晶酸化物半導体、nc-OS(nanocrystalline oxide semiconductor)、擬似非晶質酸化物半導体(a-like OS:amorphous-like oxide semiconductor)および非晶質酸化物半導体などがある。
また別の観点では、酸化物半導体は、非晶質酸化物半導体と、それ以外の結晶性酸化物半導体と、に分けられる。結晶性酸化物半導体としては、単結晶酸化物半導体、CAAC-OS、多結晶酸化物半導体およびnc-OSなどがある。
非晶質構造は、一般に、等方的であって不均質構造を持たない、準安定状態で原子の配置が固定化していない、結合角度が柔軟である、短距離秩序は有するが長距離秩序を有さない、などといわれている。
逆の見方をすると、安定な酸化物半導体を完全な非晶質(completely amorphous)酸化物半導体とは呼べない。また、等方的でない(例えば、微小な領域において周期構造を有する)酸化物半導体を、完全な非晶質酸化物半導体とは呼べない。一方、a-like OSは、等方的でないが、鬆(ボイドともいう。)を有する不安定な構造である。不安定であるという点では、a-like OSは、物性的に非晶質酸化物半導体に近い。
<2-2.CAAC-OS>
まずは、CAAC-OSについて説明する。
CAAC-OSは、c軸配向した複数の結晶部(ペレットともいう。)を有する酸化物半導体の一種である。
CAAC-OSをX線回折(XRD:X-Ray Diffraction)によって解析した場合について説明する。例えば、空間群R-3mに分類されるInGaZnO4の結晶を有するCAAC-OSに対し、out-of-plane法による構造解析を行うと、図33(A)に示すように回折角(2θ)が31°近傍にピークが現れる。このピークは、InGaZnO4の結晶の(009)面に帰属されることから、CAAC-OSでは、結晶がc軸配向性を有し、c軸がCAAC-OSの膜を形成する面(被形成面ともいう。)、または上面に略垂直な方向を向いていることが確認できる。なお、2θが31°近傍のピークの他に、2θが36°近傍にもピークが現れる場合がある。2θが36°近傍のピークは、空間群Fd-3mに分類される結晶構造に起因する。そのため、CAAC-OSは、該ピークを示さないことが好ましい。
一方、CAAC-OSに対し、被形成面に平行な方向からX線を入射させるin-plane法による構造解析を行うと、2θが56°近傍にピークが現れる。このピークは、InGaZnO4の結晶の(110)面に帰属される。そして、2θを56°近傍に固定し、試料面の法線ベクトルを軸(φ軸)として試料を回転させながら分析(φスキャン)を行っても、図33(B)に示すように明瞭なピークは現れない。一方、単結晶InGaZnO4に対し、2θを56°近傍に固定してφスキャンした場合、図33(C)に示すように(110)面と等価な結晶面に帰属されるピークが6本観察される。したがって、XRDを用いた構造解析から、CAAC-OSは、a軸およびb軸の配向が不規則であることが確認できる。
次に、電子回折によって解析したCAAC-OSについて説明する。例えば、InGaZnO4の結晶を有するCAAC-OSに対し、CAAC-OSの被形成面に平行にプローブ径が300nmの電子線を入射させると、図33(D)に示すような回折パターン(制限視野電子回折パターンともいう。)が現れる場合がある。この回折パターンには、InGaZnO4の結晶の(009)面に起因するスポットが含まれる。したがって、電子回折によっても、CAAC-OSに含まれるペレットがc軸配向性を有し、c軸が被形成面または上面に略垂直な方向を向いていることがわかる。一方、同じ試料に対し、試料面に垂直にプローブ径が300nmの電子線を入射させたときの回折パターンを図33(E)に示す。図33(E)より、リング状の回折パターンが確認される。したがって、プローブ径が300nmの電子線を用いた電子回折によっても、CAAC-OSに含まれるペレットのa軸およびb軸は配向性を有さないことがわかる。なお、図33(E)における第1リングは、InGaZnO4の結晶の(010)面および(100)面などに起因すると考えられる。また、図33(E)における第2リングは(110)面などに起因すると考えられる。
また、透過型電子顕微鏡(TEM:Transmission Electron Microscope)によって、CAAC-OSの明視野像と回折パターンとの複合解析像(高分解能TEM像ともいう。)を観察すると、複数のペレットを確認することができる。一方、高分解能TEM像であってもペレット同士の境界、即ち結晶粒界(グレインバウンダリーともいう。)を明確に確認することができない場合がある。そのため、CAAC-OSは、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
図34(A)に、試料面と略平行な方向から観察したCAAC-OSの断面の高分解能TEM像を示す。高分解能TEM像の観察には、球面収差補正(Spherical Aberration Corrector)機能を用いた。球面収差補正機能を用いた高分解能TEM像を、特にCs補正高分解能TEM像と呼ぶ。Cs補正高分解能TEM像は、例えば、日本電子株式会社製原子分解能分析電子顕微鏡JEM-ARM200Fなどによって観察することができる。
図34(A)より、金属原子が層状に配列している領域であるペレットを確認することができる。ペレット一つの大きさは1nm以上のものや、3nm以上のものがあることがわかる。したがって、ペレットを、ナノ結晶(nc:nanocrystal)と呼ぶこともできる。また、CAAC-OSを、CANC(C-Axis Aligned nanocrystals)を有する酸化物半導体と呼ぶこともできる。ペレットは、CAAC-OSの被形成面または上面の凹凸を反映しており、CAAC-OSの被形成面または上面と平行となる。
また、図34(B)および図34(C)に、試料面と略垂直な方向から観察したCAAC-OSの平面のCs補正高分解能TEM像を示す。図34(D)および図34(E)は、それぞれ図34(B)および図34(C)を画像処理した像である。以下では、画像処理の方法について説明する。まず、図34(B)を高速フーリエ変換(FFT:Fast Fourier Transform)処理することでFFT像を取得する。次に、取得したFFT像において原点を基準に、2.8nm-1から5.0nm-1の間の範囲を残すマスク処理する。次に、マスク処理したFFT像を、逆高速フーリエ変換(IFFT:Inverse Fast Fourier Transform)処理することで画像処理した像を取得する。こうして取得した像をFFTフィルタリング像と呼ぶ。FFTフィルタリング像は、Cs補正高分解能TEM像から周期成分を抜き出した像であり、格子配列を示している。
図34(D)では、格子配列の乱れた箇所を破線で示している。破線で囲まれた領域が、一つのペレットである。そして、破線で示した箇所がペレットとペレットとの連結部である。破線は、六角形状であるため、ペレットが六角形状であることがわかる。なお、ペレットの形状は、正六角形状とは限らず、非正六角形状である場合が多い。
図34(E)では、格子配列の揃った領域と、別の格子配列の揃った領域と、の間を点線で示している。点線近傍においても、明確な結晶粒界を確認することはできない。点線近傍の格子点を中心に周囲の格子点を繋ぐと、歪んだ六角形が形成できる。即ち、格子配列を歪ませることによって結晶粒界の形成を抑制していることがわかる。これは、CAAC-OSが、a-b面方向において酸素原子の配列が稠密でないことや、金属元素が置換することで原子間の結合距離が変化することなどによって、歪みを許容することができるためと考えられる。
以上に示すように、CAAC-OSは、c軸配向性を有し、かつa-b面方向において複数のペレット(ナノ結晶)が連結し、歪みを有した結晶構造となっている。よって、CAAC-OSを、CAA crystal(c-axis-aligned a-b-plane-anchored crystal)を有する酸化物半導体と称することもできる。
CAAC-OSは結晶性の高い酸化物半導体である。酸化物半導体の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、逆の見方をするとCAAC-OSは不純物や欠陥(酸素欠損など)の少ない酸化物半導体ともいえる。
なお、不純物は、酸化物半導体の主成分以外の元素で、水素、炭素、シリコン、遷移金属元素などがある。例えば、シリコンなどの、酸化物半導体を構成する金属元素よりも酸素との結合力の強い元素は、酸化物半導体から酸素を奪うことで酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径(または分子半径)が大きいため、酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。
酸化物半導体が不純物や欠陥を有する場合、光や熱などによって特性が変動する場合がある。例えば、酸化物半導体に含まれる不純物は、キャリアトラップとなる場合や、キャリア発生源となる場合がある。例えば、酸化物半導体中の酸素欠損は、キャリアトラップとなる場合や、水素を捕獲することによってキャリア発生源となる場合がある。
不純物および酸素欠損の少ないCAAC-OSは、キャリア密度の低い酸化物半導体である。具体的には、8×1011/cm3未満、好ましくは1×1011/cm3未満、さらに好ましくは1×1010/cm3未満であり、1×10-9/cm3以上のキャリア密度の酸化物半導体とすることができる。そのような酸化物半導体を、高純度真性または実質的に高純度真性な酸化物半導体と呼ぶ。CAAC-OSは、不純物濃度が低く、欠陥準位密度が低い。即ち、安定な特性を有する酸化物半導体であるといえる。
<2-3.nc-OS>
次に、nc-OSについて説明する。
nc-OSをXRDによって解析した場合について説明する。例えば、nc-OSに対し、out-of-plane法による構造解析を行うと、配向性を示すピークが現れない。即ち、nc-OSの結晶は配向性を有さない。
また、例えば、InGaZnO4の結晶を有するnc-OSを薄片化し、厚さが34nmの領域に対し、被形成面に平行にプローブ径が50nmの電子線を入射させると、図35(A)に示すようなリング状の回折パターン(ナノビーム電子回折パターン)が観測される。また、同じ試料にプローブ径が1nmの電子線を入射させたときの回折パターン(ナノビーム電子回折パターン)を図35(B)に示す。図35(B)より、リング状の領域内に複数のスポットが観測される。したがって、nc-OSは、プローブ径が50nmの電子線を入射させることでは秩序性が確認されないが、プローブ径が1nmの電子線を入射させることでは秩序性が確認される。
また、厚さが10nm未満の領域に対し、プローブ径が1nmの電子線を入射させると、図35(C)に示すように、スポットが略正六角状に配置された電子回折パターンを観測される場合がある。したがって、厚さが10nm未満の範囲において、nc-OSが秩序性の高い領域、即ち結晶を有することがわかる。なお、結晶が様々な方向を向いているため、規則的な電子回折パターンが観測されない領域もある。
図35(D)に、被形成面と略平行な方向から観察したnc-OSの断面のCs補正高分解能TEM像を示す。nc-OSは、高分解能TEM像において、補助線で示す箇所などのように結晶部を確認することのできる領域と、明確な結晶部を確認することのできない領域と、を有する。nc-OSに含まれる結晶部は、1nm以上10nm以下の大きさであり、特に1nm以上3nm以下の大きさであることが多い。なお、結晶部の大きさが10nmより大きく100nm以下である酸化物半導体を微結晶酸化物半導体(microcrystalline oxide semiconductor)と呼ぶことがある。nc-OSは、例えば、高分解能TEM像では、結晶粒界を明確に確認できない場合がある。なお、ナノ結晶は、CAAC-OSにおけるペレットと起源を同じくする可能性がある。そのため、以下ではnc-OSの結晶部をペレットと呼ぶ場合がある。
このように、nc-OSは、微小な領域(例えば、1nm以上10nm以下の領域、特に1nm以上3nm以下の領域)において原子配列に周期性を有する。また、nc-OSは、異なるペレット間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、nc-OSは、分析方法によっては、a-like OSや非晶質酸化物半導体と区別が付かない場合がある。
なお、ペレット(ナノ結晶)間で結晶方位が規則性を有さないことから、nc-OSを、RANC(Random Aligned nanocrystals)を有する酸化物半導体、またはNANC(Non-Aligned nanocrystals)を有する酸化物半導体と呼ぶこともできる。
nc-OSは、非晶質酸化物半導体よりも規則性の高い酸化物半導体である。そのため、nc-OSは、a-like OSや非晶質酸化物半導体よりも欠陥準位密度が低くなる。ただし、nc-OSは、異なるペレット間で結晶方位に規則性が見られない。そのため、nc-OSは、CAAC-OSと比べて欠陥準位密度が高くなる。
<2-4.a-like OS>
a-like OSは、nc-OSと非晶質酸化物半導体との間の構造を有する酸化物半導体である。
図36に、a-like OSの高分解能断面TEM像を示す。ここで、図36(A)は電子照射開始時におけるa-like OSの高分解能断面TEM像である。図36(B)は4.3×108e-/nm2の電子(e-)照射後におけるa-like OSの高分解能断面TEM像である。図36(A)および図36(B)より、a-like OSは電子照射開始時から、縦方向に延伸する縞状の明領域が観察されることがわかる。また、明領域は、電子照射後に形状が変化することがわかる。なお、明領域は、鬆または低密度領域と推測される。
鬆を有するため、a-like OSは、不安定な構造である。以下では、a-like OSが、CAAC-OSおよびnc-OSと比べて不安定な構造であることを示すため、電子照射による構造の変化を示す。
試料として、a-like OS、nc-OSおよびCAAC-OSを準備する。いずれの試料もIn-Ga-Zn酸化物である。
まず、各試料の高分解能断面TEM像を取得する。高分解能断面TEM像により、各試料は、いずれも結晶部を有する。
なお、InGaZnO4の結晶の単位格子は、In-O層を3層有し、またGa-Zn-O層を6層有する、計9層がc軸方向に層状に重なった構造を有することが知られている。これらの近接する層同士の間隔は、(009)面の格子面間隔(d値ともいう。)と同程度であり、結晶構造解析からその値は0.29nmと求められている。したがって、以下では、格子縞の間隔が0.28nm以上0.30nm以下である箇所を、InGaZnO4の結晶部と見なした。なお、格子縞は、InGaZnO4の結晶のa-b面に対応する。
図37は、各試料の結晶部(22箇所から30箇所)の平均の大きさを調査した例である。なお、上述した格子縞の長さを結晶部の大きさとしている。図37より、a-like OSは、TEM像の取得などに係る電子の累積照射量に応じて結晶部が大きくなっていくことがわかる。図37より、TEMによる観察初期においては1.2nm程度の大きさだった結晶部(初期核ともいう。)が、電子(e-)の累積照射量が4.2×108e-/nm2においては1.9nm程度の大きさまで成長していることがわかる。一方、nc-OSおよびCAAC-OSは、電子照射開始時から電子の累積照射量が4.2×108e-/nm2までの範囲で、結晶部の大きさに変化が見られないことがわかる。図37より、電子の累積照射量によらず、nc-OSおよびCAAC-OSの結晶部の大きさは、それぞれ1.3nm程度および1.8nm程度であることがわかる。なお、電子線照射およびTEMの観察は、日立透過電子顕微鏡H-9000NARを用いた。電子線照射条件は、加速電圧を300kV、電流密度を6.7×105e-/(nm2・s)、照射領域の直径を230nmとした。
このように、a-like OSは、電子照射によって結晶部の成長が見られる場合がある。一方、nc-OSおよびCAAC-OSは、電子照射による結晶部の成長がほとんど見られない。即ち、a-like OSは、nc-OSおよびCAAC-OSと比べて、不安定な構造であることがわかる。
また、鬆を有するため、a-like OSは、nc-OSおよびCAAC-OSと比べて密度の低い構造である。具体的には、a-like OSの密度は、同じ組成の単結晶の密度の78.6%以上92.3%未満となる。また、nc-OSの密度およびCAAC-OSの密度は、同じ組成の単結晶の密度の92.3%以上100%未満となる。単結晶の密度の78%未満となる酸化物半導体は、成膜すること自体が困難である。
例えば、In:Ga:Zn=1:1:1[原子数比]を満たす酸化物半導体において、菱面体晶構造を有する単結晶InGaZnO4の密度は6.357g/cm3となる。よって、例えば、In:Ga:Zn=1:1:1[原子数比]を満たす酸化物半導体において、a-like OSの密度は5.0g/cm3以上5.9g/cm3未満となる。また、例えば、In:Ga:Zn=1:1:1[原子数比]を満たす酸化物半導体において、nc-OSの密度およびCAAC-OSの密度は5.9g/cm3以上6.3g/cm3未満となる。
なお、同じ組成の単結晶が存在しない場合、任意の割合で組成の異なる単結晶を組み合わせることにより、所望の組成における単結晶に相当する密度を見積もることができる。所望の組成の単結晶に相当する密度は、組成の異なる単結晶を組み合わせる割合に対して、加重平均を用いて見積もればよい。ただし、密度は、可能な限り少ない種類の単結晶を組み合わせて見積もることが好ましい。
以上のように、酸化物半導体は、様々な構造をとり、それぞれが様々な特性を有する。なお、酸化物半導体は、例えば、非晶質酸化物半導体、a-like OS、nc-OS、CAAC-OSのうち、二種以上を有する積層膜であってもよい。
以上、本実施の形態に示す構成は、他の実施の形態に示す構成と適宜、組み合わせて用いることができる。
(実施の形態3)
本実施の形態においては、先の実施の形態で例示したトランジスタを、画素が有するトランジスタに適用した表示装置の一例について、図38乃至図40を用いて以下説明を行う。
図38は、表示装置の一例を示す上面図である。図38に示す表示装置700は、第1の基板701上に設けられた画素部702と、第1の基板701に設けられたデマルチプレクサ703、ソースドライバ704およびゲートドライバ706と、画素部702、デマルチプレクサ703、およびゲートドライバ706を囲むように配置されるシール材712と、第1の基板701に対向するように設けられる第2の基板705と、を有する。なお、第1の基板701と第2の基板705は、シール材712によって封止されている。すなわち、画素部702、デマルチプレクサ703、およびゲートドライバ706は、第1の基板701とシール材712と第2の基板705によって封止されている。なお、図38には図示しないが、第1の基板701と第2の基板705の間には表示素子が設けられる。
また、表示装置700は、第1の基板701上のシール材712によって囲まれている領域とは異なる領域に、画素部702、デマルチプレクサ703、ソースドライバ704、およびゲートドライバ706と、それぞれ電気的に接続されるFPC端子部708(FPC:Flexible printed circuit)が設けられる。また、FPC端子部708には、FPC716が接続され、FPC716によって画素部702、デマルチプレクサ703、ソースドライバ704、およびゲートドライバ706に各種信号等が供給される。また、画素部702、デマルチプレクサ703、ソースドライバ704、ゲートドライバ706、およびFPC端子部708には、信号線710が各々接続されている。FPC716により供給される各種信号等は、信号線710を介して、画素部702、デマルチプレクサ703、ソースドライバ704、ゲートドライバ706、およびFPC端子部708に与えられる。
また、表示装置700にゲートドライバ706を複数設けてもよい。また、表示装置700としては、ゲートドライバ706を画素部702と同じ第1の基板701に形成し、ソースドライバ704をソースドライバICとしている例を示しているが、この構成に限定されない。例えば、ソースドライバ704を第1の基板701に形成しても良い。なおソースドライバICは、COG(Chip On Glass)方法、ワイヤボンディング方法などで設けることができる。
また、先の実施の形態で例示したトランジスタは、デマルチプレクサ703が有するトランジスタ、および画素が有するトランジスタに適用する以外にも、ゲートドライバ706の複数のトランジスタに適用することができる。
また、表示装置700は、様々な素子を有することが出来る。該素子の一例としては、例えば、エレクトロルミネッセンス(EL)素子(有機物および無機物を含むEL素子、有機EL素子、無機EL素子、LEDなど)、発光トランジスタ(電流に応じて発光するトランジスタ)、電子放出素子、液晶素子、電子インク素子、電気泳動素子、エレクトロウェッティング素子、プラズマディスプレイパネル(PDP)、MEMS(マイクロ・エレクトロ・メカニカル・システム)ディスプレイ(例えば、グレーティングライトバルブ(GLV)、デジタルマイクロミラーデバイス(DMD)、デジタル・マイクロ・シャッター(DMS)素子、インターフェロメトリック・モジュレーション(IMOD)素子など)、圧電セラミックディスプレイなどが挙げられる。
また、EL素子を用いた表示装置の一例としては、ELディスプレイなどがある。電子放出素子を用いた表示装置の一例としては、フィールドエミッションディスプレイ(FED)またはSED方式平面型ディスプレイ(SED:Surface-conduction Electron-emitter Display)などがある。液晶素子を用いた表示装置の一例としては、液晶ディスプレイ(透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ)などがある。電子インク素子または電気泳動素子を用いた表示装置の一例としては、電子ペーパーなどがある。なお、半透過型液晶ディスプレイや反射型液晶ディスプレイを実現する場合には、画素電極の一部、または、全部が、反射電極としての機能を有するようにすればよい。例えば、画素電極の一部、または、全部が、アルミニウム、銀、などを有するようにすればよい。さらに、その場合、反射電極の下に、SRAMなどの記憶回路を設けることも可能である。これにより、さらに、消費電力を低減することができる。
なお、表示装置700における表示方式は、プログレッシブ方式やインターレース方式等を用いることができる。また、カラー表示する際に画素で制御する色要素としては、RGB(Rは赤、Gは緑、Bは青を表す)の三色に限定されない。例えば、Rの画素とGの画素とBの画素とW(白)の画素の四画素から構成されてもよい。または、ペンタイル配列のように、RGBのうちの2色分で一つの色要素を構成し、色要素によって、異なる2色を選択して構成してもよい。またはRGBに、イエロー、シアン、マゼンタ等を一色以上追加してもよい。なお、色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、開示する発明はカラー表示の表示装置に限定されるものではなく、モノクロ表示の表示装置に適用することもできる。
また、バックライト(有機EL素子、無機EL素子、LED、蛍光灯など)に白色発光(W)を用いて表示装置をフルカラー表示させるために、着色層(カラーフィルタともいう。)を用いてもよい。着色層は、例えば、レッド(R)、グリーン(G)、ブルー(B)、イエロー(Y)などを適宜組み合わせて用いることができる。着色層を用いることで、着色層を用いない場合と比べて色の再現性を高くすることができる。このとき、着色層を有する領域と、着色層を有さない領域と、を配置することによって、着色層を有さない領域における白色光を直接表示に利用しても構わない。一部に着色層を有さない領域を配置することで、明るい表示の際に、着色層による輝度の低下を少なくでき、消費電力を2割から3割程度低減できる場合がある。ただし、有機EL素子や無機EL素子などの自発光素子を用いてフルカラー表示する場合、R、G、B、Y、Wを、それぞれの発光色を有する素子から発光させても構わない。自発光素子を用いることで、着色層を用いた場合よりも、さらに消費電力を低減できる場合がある。
また、カラー化方式としては、上述の白色発光からの発光の一部をカラーフィルタを通すことで赤色、緑色、青色に変換する方式(カラーフィルタ方式)の他、赤色、緑色、青色の発光をそれぞれ用いる方式(3色方式)、または青色発光からの発光の一部を赤色や緑色に変換する方式(色変換方式、量子ドット方式)を適用してもよい。
本実施の形態においては、表示素子として液晶素子およびEL素子を用いる構成について、図39および図40を用いて説明する。なお、図39は、図38に示す一点鎖線Q-Rにおける断面図であり、表示素子として液晶素子を用いた構成である。また、図40は、図38に示す一点鎖線Q-Rにおける断面図であり、表示素子としてEL素子を用いた構成である。
まず、図39および図40に示す共通部分について最初に説明し、次に異なる部分について以下説明する。
<3-1.表示装置の共通部分に関する説明>
図39および図40に示す表示装置700は、引き回し配線部711と、画素部702と、デマルチプレクサ703と、FPC端子部708と、を有する。また、引き回し配線部711は、信号線710を有する。また、画素部702は、トランジスタ750および容量素子790を有する。また、デマルチプレクサ703は、トランジスタ752を有する。
トランジスタ750およびトランジスタ752は、先に示すトランジスタ100と同様の構成である。なお、トランジスタ750およびトランジスタ752の構成については、先の実施の形態に示す、その他のトランジスタを用いてもよい。
本実施の形態で用いるトランジスタは、高純度化し、酸素欠損の形成を抑制した酸化物半導体膜を有する。該トランジスタは、オフ電流を低くすることができる。よって、画像信号等の電気信号の保持時間を長くすることができ、電源オン状態では書き込み間隔も長く設定できる。よって、リフレッシュ動作の頻度を少なくすることができるため、消費電力を抑制する効果を奏する。
容量素子790は、トランジスタ750が有する第1の酸化物半導体膜と、同一の酸化物半導体膜を加工する工程を経て形成される下部電極と、トランジスタ750が有するソース電極およびドレイン電極として機能する導電膜と、同一の導電膜を加工する工程を経て形成される上部電極と、を有する。また、下部電極と上部電極との間には、トランジスタ750が有する第2の絶縁膜として機能する絶縁膜、および第3の絶縁膜として機能する絶縁膜と、同一の絶縁膜を形成する工程を経て形成される絶縁膜が設けられる。すなわち、容量素子790は、一対の電極間に誘電体として機能する絶縁膜が挟持された積層型の構造である。
また、図39および図40において、トランジスタ750、トランジスタ752、および容量素子790上に平坦化絶縁膜770が設けられている。
平坦化絶縁膜770としては、ポリイミド樹脂、アクリル樹脂、ポリイミドアミド樹脂、ベンゾシクロブテン樹脂、ポリアミド樹脂、エポキシ樹脂等の耐熱性を有する有機材料を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、平坦化絶縁膜770を形成してもよい。また、平坦化絶縁膜770を設けない構成としてもよい。
また、信号線710は、トランジスタ750、752のソース電極およびドレイン電極として機能する導電膜と同じ工程を経て形成される。なお、信号線710は、トランジスタ750、752のソース電極およびドレイン電極と異なる工程を経て形成された導電膜、例えば、ゲート電極として機能する酸化物半導体膜と同じ工程を経て形成される酸化物半導体膜を用いてもよい。信号線710として、例えば、銅元素を含む材料を用いた場合、配線抵抗に起因する信号遅延等が少なく、大画面での表示が可能となる。
また、FPC端子部708は、接続電極760、異方性導電膜780、およびFPC716を有する。なお、接続電極760は、トランジスタ750、752のソース電極およびドレイン電極として機能する導電膜と同じ工程を経て形成される。また、接続電極760は、FPC716が有する端子と異方性導電膜780を介して、電気的に接続される。
また、第1の基板701および第2の基板705としては、例えばガラス基板を用いることができる。また、第1の基板701および第2の基板705として、可撓性を有する基板を用いてもよい。該可撓性を有する基板としては、例えばプラスチック基板等が挙げられる。
また、第1の基板701と第2の基板705の間には、構造体778が設けられる。構造体778は、絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、第1の基板701と第2の基板705の間の距離(セルギャップ)を制御するために設けられる。なお、構造体778として、球状のスペーサを用いていても良い。
また、第2の基板705側には、ブラックマトリクスとして機能する遮光膜738と、カラーフィルタとして機能する着色膜736と、遮光膜738および着色膜736に接する絶縁膜734が設けられる。
<3-2.液晶素子を用いる表示装置の構成例>
図39に示す表示装置700は、液晶素子775を有する。液晶素子775は、導電膜772、導電膜774、および液晶層776を有する。導電膜774は、第2の基板705側に設けられ、対向電極としての機能を有する。図39に示す表示装置700は、導電膜772と導電膜774に印加される電圧によって、液晶層776の配向状態が変わることによって光の透過、非透過が制御され画像を表示することができる。
また、導電膜772は、トランジスタ750が有するソース電極およびドレイン電極として機能する導電膜に接続される。導電膜772は、平坦化絶縁膜770上に形成され画素電極、すなわち表示素子の一方の電極として機能する。また、導電膜772は、反射電極としての機能を有する。図39に示す表示装置700は、外光を利用し導電膜772で光を反射して着色膜736を介して表示する、所謂反射型のカラー液晶表示装置である。
導電膜772としては、可視光において透光性のある導電膜、または可視光において反射性のある導電膜を用いることができる。可視光において透光性のある導電膜としては、例えば、インジウム(In)、亜鉛(Zn)、錫(Sn)の中から選ばれた一種を含む材料を用いるとよい。可視光において反射性のある導電膜としては、例えば、アルミニウム、または銀を含む材料を用いるとよい。本実施の形態においては、導電膜772として、可視光において、反射性のある導電膜を用いる。
また、図39に示す表示装置700においては、画素部702の平坦化絶縁膜770の一部に凹凸が設けられている。該凹凸は、例えば、平坦化絶縁膜770を樹脂膜で形成し、該樹脂膜の表面に凹凸を設けることで形成することができる。また、反射電極として機能する導電膜772は、上記凹凸に沿って形成される。したがって、外光が導電膜772に入射した場合において、導電膜772の表面で光を乱反射することが可能となり、視認性を向上させることができる。
なお、図39に示す表示装置700は、反射型のカラー液晶表示装置について例示したが、これに限定されない、例えば、導電膜772を可視光において、透光性のある導電膜を用いることで透過型のカラー液晶表示装置としてもよい。透過型のカラー液晶表示装置の場合、平坦化絶縁膜770に設けられる凹凸については、設けない構成としてもよい。
なお、図39において図示しないが、導電膜772、774の液晶層776と接する側に、それぞれ配向膜を設ける構成としてもよい。また、図39において図示しないが、偏光部材、位相差部材、反射防止部材などの光学部材(光学基板)などは適宜設けてもよい。例えば、偏光基板および位相差基板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを用いてもよい。
表示素子として液晶素子を用いる場合、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これらの液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。
また、横電界方式を採用する場合、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために数重量%以上のカイラル剤を混合させた液晶組成物を液晶層に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が短く、光学的等方性であるため配向処理が不要である。また配向膜を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。また、ブルー相を示す液晶材料は、視野角依存性が小さい。
また、表示素子として液晶素子を用いる場合、TN(Twisted Nematic)モード、IPS(In-Plane-Switching)モード、FFS(Fringe Field Switching)モード、ASM(Axially Symmetric aligned Micro-cell)モード、OCB(Optical Compensated Birefringence)モード、FLC(Ferroelectric Liquid Crystal)モード、AFLC(AntiFerroelectric Liquid Crystal)モードなどを用いることができる。
また、ノーマリーブラック型の液晶表示装置、例えば垂直配向(VA)モードを採用した透過型の液晶表示装置としてもよい。垂直配向モードとしては、いくつか挙げられるが、例えば、MVA(Multi-Domain Vertical Alignment)モード、PVA(Patterned Vertical Alignment)モード、ASVモードなどを用いることができる。
<3-3.発光素子を用いる表示装置>
図40に示す表示装置700は、発光素子782を有する。発光素子782は、導電膜784、EL層786、および導電膜788を有する。図40に示す表示装置700は、発光素子782が有するEL層786が発光することによって、画像を表示することができる。
また、導電膜784は、トランジスタ750が有するソース電極およびドレイン電極として機能する導電膜に接続される。導電膜784は、平坦化絶縁膜770上に形成され画素電極、すなわち表示素子の一方の電極として機能する。導電膜784としては、可視光において透光性のある導電膜、または可視光において反射性のある導電膜を用いることができる。可視光において透光性のある導電膜としては、例えば、インジウム(In)、亜鉛(Zn)、錫(Sn)の中から選ばれた一種を含む材料を用いるとよい。可視光において反射性のある導電膜としては、例えば、アルミニウム、または銀を含む材料を用いるとよい。
また、図40に示す表示装置700には、平坦化絶縁膜770および導電膜784上に絶縁膜730が設けられる。絶縁膜730は、導電膜784の一部を覆う。なお、発光素子782はトップエミッション構造である。したがって、導電膜788は透光性を有し、EL層786が発する光を透過する。なお、本実施の形態においては、トップエミッション構造について、例示するが、これに限定されない。例えば、導電膜784側に光を射出するボトムエミッション構造や、導電膜784および導電膜788の双方に光を射出するデュアルエミッション構造にも適用することができる。
また、発光素子782と重なる位置に、着色膜736が設けられ、絶縁膜730と重なる位置、引き回し配線部711、およびソースドライバ704に遮光膜738が設けられている。また、着色膜736および遮光膜738は、絶縁膜734で覆われている。また、発光素子782と絶縁膜734の間は封止膜732で充填されている。なお、図40に示す表示装置700においては、着色膜736を設ける構成について例示したが、これに限定されない。例えば、EL層786を塗り分けにより形成する場合においては、着色膜736を設けない構成としてもよい。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
(実施の形態4)
本実施の形態では、本発明の一態様の表示装置を有する表示モジュールおよび電子機器について、図41および図42を用いて説明を行う。
<4-1.表示モジュール>
図41に示す表示モジュール8000は、上部カバー8001と下部カバー8002との間に、FPC8003に接続されたタッチパネル8004、FPC8005に接続された表示パネル8006、バックライト8007、フレーム8009、プリント基板8010、バッテリ8011を有する。
本発明の一態様の表示装置は、例えば、表示パネル8006に用いることができる。
上部カバー8001および下部カバー8002は、タッチパネル8004および表示パネル8006のサイズに合わせて、形状や寸法を適宜変更することができる。
タッチパネル8004は、抵抗膜方式または静電容量方式のタッチパネルを表示パネル8006に重畳して用いることができる。また、表示パネル8006の対向基板(封止基板)に、タッチパネル機能を持たせるようにすることも可能である。また、表示パネル8006の各画素内に光センサを設け、光学式のタッチパネルとすることも可能である。
バックライト8007は、光源8008を有する。なお、図41において、バックライト8007上に光源8008を配置する構成について例示したが、これに限定されない。例えば、バックライト8007の端部に光源8008を配置し、さらに光拡散板を用いる構成としてもよい。なお、有機EL素子等の自発光型の発光素子を用いる場合、または反射型パネル等の場合においては、バックライト8007を設けない構成としてもよい。
フレーム8009は、表示パネル8006の保護機能の他、プリント基板8010の動作により発生する電磁波を遮断するための電磁シールドとしての機能を有する。またフレーム8009は、放熱板としての機能を有していてもよい。
プリント基板8010は、電源回路、ビデオ信号およびクロック信号を出力するための信号処理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であっても良いし、別途設けたバッテリ8011による電源であってもよい。バッテリ8011は、商用電源を用いる場合には、省略可能である。
また、表示モジュール8000は、偏光板、位相差板、プリズムシートなどの部材を追加して設けてもよい。
<4-2.電子機器>
図42(A)乃至図42(G)は、電子機器を示す図である。これらの電子機器は、筐体9000、表示部9001、スピーカ9003、操作キー9005(電源スイッチ、または操作スイッチを含む)、接続端子9006、センサ9007(力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、においまたは赤外線を測定する機能を含むもの)、マイクロフォン9008、等を有することができる。
図42(A)乃至図42(G)に示す電子機器は、様々な機能を有することができる。例えば、様々な情報(静止画、動画、テキスト画像など)を表示部に表示する機能、タッチパネル機能、カレンダー、日付または時刻などを表示する機能、様々なソフトウェア(プログラム)によって処理を制御する機能、無線通信機能、無線通信機能を用いて様々なコンピュータネットワークに接続する機能、無線通信機能を用いて様々なデータの送信または受信を行う機能、記録媒体に記録されているプログラムまたはデータを読み出して表示部に表示する機能、等を有することができる。なお、図42(A)乃至図42(G)に示す電子機器が有することのできる機能はこれらに限定されず、様々な機能を有することができる。また、図42(A)乃至図42(G)には図示していないが、電子機器には、複数の表示部を有する構成としてもよい。また、該電子機器にカメラ等を設け、静止画を撮影する機能、動画を撮影する機能、撮影した画像を記録媒体(外部またはカメラに内蔵)に保存する機能、撮影した画像を表示部に表示する機能、等を有していてもよい。
図42(A)乃至図42(G)に示す電子機器の詳細について、以下説明を行う。
図42(A)は、テレビジョン装置9100を示す斜視図である。テレビジョン装置9100は、例えば、50インチ以上、または100インチ以上の大画面の表示部9001を組み込むことが可能である。
図42(B)は、携帯情報端末9101を示す斜視図である。携帯情報端末9101は、例えば電話機、手帳または情報閲覧装置等から選ばれた一つまたは複数の機能を有する。具体的には、スマートフォンとして用いることができる。なお、携帯情報端末9101は、スピーカ、接続端子、センサ等を設けてもよい。また、携帯情報端末9101は、文字や画像情報をその複数の面に表示することができる。例えば、3つの操作ボタン9050(操作アイコンまたは単にアイコンともいう)を表示部9001の一の面に表示することができる。また、破線の矩形で示す情報9051を表示部9001の他の面に表示することができる。なお、情報9051の一例としては、電子メールやSNS(ソーシャル・ネットワーキング・サービス)や電話などの着信を知らせる表示、電子メールやSNSなどの題名、電子メールやSNSなどの送信者名、日時、時刻、バッテリの残量、アンテナ受信の強度などがある。または、情報9051が表示されている位置に、情報9051の代わりに、操作ボタン9050などを表示してもよい。
図42(C)は、携帯情報端末9102を示す斜視図である。携帯情報端末9102は、表示部9001の3面以上に情報を表示する機能を有する。ここでは、情報9052、情報9053、情報9054がそれぞれ異なる面に表示されている例を示す。例えば、携帯情報端末9102の使用者は、洋服の胸ポケットに携帯情報端末9102を収納した状態で、その表示(ここでは情報9053)を確認することができる。具体的には、着信した電話の発信者の電話番号または氏名等を、携帯情報端末9102の上方から観察できる位置に表示する。使用者は、携帯情報端末9102をポケットから取り出すことなく、表示を確認し、電話を受けるか否かを判断できる。
図42(D)は、腕時計型の携帯情報端末9200を示す斜視図である。携帯情報端末9200は、移動電話、電子メール、文章閲覧および作成、音楽再生、インターネット通信、コンピュータゲームなどの種々のアプリケーションを実行することができる。また、表示部9001はその表示面が湾曲して設けられ、湾曲した表示面に沿って表示を行うことができる。また、携帯情報端末9200は、通信規格された近距離無線通信を実行することが可能である。例えば無線通信可能なヘッドセットと相互通信することによって、ハンズフリーで通話することもできる。また、携帯情報端末9200は、接続端子9006を有し、他の情報端末とコネクターを介して直接データのやりとりを行うことができる。また接続端子9006を介して充電を行うこともできる。なお、充電動作は接続端子9006を介さずに無線給電により行ってもよい。
図42(E)(F)(G)は、折り畳み可能な携帯情報端末9201を示す斜視図である。また、図42(E)が携帯情報端末9201を展開した状態の斜視図であり、図42(F)が携帯情報端末9201を展開した状態または折り畳んだ状態の一方から他方に変化する途中の状態の斜視図であり、図42(G)が携帯情報端末9201を折り畳んだ状態の斜視図である。携帯情報端末9201は、折り畳んだ状態では可搬性に優れ、展開した状態では、継ぎ目のない広い表示領域により表示の一覧性に優れる。携帯情報端末9201が有する表示部9001は、ヒンジ9055によって連結された3つの筐体9000に支持されている。ヒンジ9055を介して2つの筐体9000間を屈曲させることにより、携帯情報端末9201を展開した状態から折りたたんだ状態に可逆的に変形させることができる。例えば、携帯情報端末9201は、曲率半径1mm以上150mm以下で曲げることができる。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。