JP7062071B2 - 電力用半導体装置およびその製造方法、ならびに電力変換装置 - Google Patents

電力用半導体装置およびその製造方法、ならびに電力変換装置 Download PDF

Info

Publication number
JP7062071B2
JP7062071B2 JP2020538323A JP2020538323A JP7062071B2 JP 7062071 B2 JP7062071 B2 JP 7062071B2 JP 2020538323 A JP2020538323 A JP 2020538323A JP 2020538323 A JP2020538323 A JP 2020538323A JP 7062071 B2 JP7062071 B2 JP 7062071B2
Authority
JP
Japan
Prior art keywords
hole
conductor layer
circuit board
printed circuit
conductive member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020538323A
Other languages
English (en)
Other versions
JPWO2020039986A1 (ja
Inventor
伸洋 浅地
誠次 岡
博 吉田
晋助 浅田
秀俊 石橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2020039986A1 publication Critical patent/JPWO2020039986A1/ja
Application granted granted Critical
Publication of JP7062071B2 publication Critical patent/JP7062071B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385Assembly of a plurality of insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92Specific sequence of method steps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026Bonding areas specifically adapted for layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644Gold [Au] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601Structure
    • H01L2224/0603Bonding areas having different sizes, e.g. different heights or widths
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/113Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H01L2224/11312Continuous flow, e.g. using a microsyringe, a pump, a nozzle or extrusion
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/113Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H01L2224/1132Screen printing, i.e. using a stencil
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/113Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13005Structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13005Structure
    • H01L2224/13009Bump connector integrally formed with a via connection of the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/1301Shape
    • H01L2224/13011Shape comprising apertures or cavities, e.g. hollow bump
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/1301Shape
    • H01L2224/13012Shape in top view
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/1301Shape
    • H01L2224/13012Shape in top view
    • H01L2224/13014Shape in top view being circular or elliptic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/1301Shape
    • H01L2224/13016Shape in side view
    • H01L2224/13017Shape in side view being non uniform along the bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/1301Shape
    • H01L2224/13016Shape in side view
    • H01L2224/13018Shape in side view comprising protrusions or indentations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/1301Shape
    • H01L2224/13016Shape in side view
    • H01L2224/13018Shape in side view comprising protrusions or indentations
    • H01L2224/13019Shape in side view comprising protrusions or indentations at the bonding interface of the bump connector, i.e. on the surface of the bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/1302Disposition
    • H01L2224/13021Disposition the bump connector being disposed in a recess of the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/1302Disposition
    • H01L2224/13022Disposition the bump connector being at least partially embedded in the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13075Plural core members
    • H01L2224/13076Plural core members being mutually engaged together, e.g. through inserts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111Tin [Sn] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/13198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13199Material of the matrix
    • H01L2224/1329Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/13198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298Fillers
    • H01L2224/13299Base material
    • H01L2224/133Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/13198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298Fillers
    • H01L2224/13299Base material
    • H01L2224/133Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13301Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13311Tin [Sn] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/13198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298Fillers
    • H01L2224/13299Base material
    • H01L2224/133Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13338Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13339Silver [Ag] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/13198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298Fillers
    • H01L2224/13299Base material
    • H01L2224/133Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13338Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13347Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141Disposition
    • H01L2224/1412Layout
    • H01L2224/1415Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/14151Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry being uniform, i.e. having a uniform pitch across the array
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141Disposition
    • H01L2224/1412Layout
    • H01L2224/1415Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/14154Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry covering only portions of the surface to be connected
    • H01L2224/14155Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1601Structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605Shape
    • H01L2224/16057Shape in side view
    • H01L2224/16058Shape in side view being non uniform along the bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171Disposition
    • H01L2224/17104Disposition relative to the bonding areas, e.g. bond pads
    • H01L2224/17106Disposition relative to the bonding areas, e.g. bond pads the bump connectors being bonded to at least one common bonding area
    • H01L2224/17107Disposition relative to the bonding areas, e.g. bond pads the bump connectors being bonded to at least one common bonding area the bump connectors connecting two common bonding areas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27Manufacturing methods
    • H01L2224/273Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H01L2224/27312Continuous flow, e.g. using a microsyringe, a pump, a nozzle or extrusion
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27Manufacturing methods
    • H01L2224/273Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H01L2224/2732Screen printing, i.e. using a stencil
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111Tin [Sn] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199Material of the matrix
    • H01L2224/2929Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298Fillers
    • H01L2224/29299Base material
    • H01L2224/293Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298Fillers
    • H01L2224/29299Base material
    • H01L2224/293Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29301Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29311Tin [Sn] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298Fillers
    • H01L2224/29299Base material
    • H01L2224/293Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339Silver [Ag] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298Fillers
    • H01L2224/29299Base material
    • H01L2224/293Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29347Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205Shape
    • H01L2224/32052Shape in top view
    • H01L2224/32053Shape in top view being non uniform along the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32238Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bonding area protruding from the surface of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/3301Structure
    • H01L2224/3303Layer connectors having different sizes, e.g. different heights or widths
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331Disposition
    • H01L2224/3318Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181On opposite sides of the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73253Bump and layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119Arrangement of the bump connectors prior to mounting
    • H01L2224/81193Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818Bonding techniques
    • H01L2224/81801Soldering or alloying
    • H01L2224/81815Reflow soldering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83191Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/83801Soldering or alloying
    • H01L2224/83815Reflow soldering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/921Connecting a surface with connectors of different types
    • H01L2224/9211Parallel connecting processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/922Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222Sequential connecting processes
    • H01L2224/92242Sequential connecting processes the first connecting process involving a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1203Rectifying Diode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1515Shape
    • H01L2924/15151Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/38Effects and problems related to the device integration
    • H01L2924/384Bump effects
    • H01L2924/3841Solder bridging
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • H02M1/32Means for protecting converters other than automatic disconnection
    • H02M1/327Means for protecting converters other than automatic disconnection against abnormal temperatures
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Inverter Devices (AREA)

Description

本発明は電力用半導体装置およびその製造方法、ならびに電力変換装置に関し、特に2つの基板の間に金属柱部を備える電力用半導体装置およびその製造方法、ならびに当該電力用半導体装置を備える電力変換装置に関するものである。
電力用半導体装置は、産業用機器、電気鉄道、家電製品などの幅広い分野における機器の主電力の制御に用いられる。特に産業用機器に搭載される電力用半導体装置は、小型化、高放熱性、高信頼性が求められる。電力用半導体装置においては、放熱性の高い絶縁基板にIGBT(Insulated Gate Bipolar Transistor)およびFWD(Free Wheeling Diode)などの電力用半導体素子が実装される。絶縁基板に実装された電力用半導体素子の表面電極には配線が接続される。これにより電力用半導体装置の回路が形成される。
このように電力用半導体装置は、絶縁基板上に配線が接続される。このため高価である絶縁基板の面積が大きくなる。これにより電力用半導体装置はコストが高騰する。また絶縁基板の面積が大きくなれば電力用半導体装置の外形が大きくなる。そこでたとえば特開2009-302557号公報(特許文献1)においては、絶縁基板上に接合された半導体素子と、それに対向するように配置された基板上の回路パターンとが、接続導体であるはんだにより接続された構成を有する電力用半導体装置が開示されている。
特開2009-302557号公報
特開2009-302557号公報においては、半導体素子が接合された絶縁基板と、回路パターンが接合された基板とが互いに対向するように配置されている。このためたとえば両者が1つの平面上に並ぶように配置される場合に比べて絶縁基板の面積が小さくなっている。しかし特開2009-302557号公報においては、2つの基板が、たとえば球形のはんだである接続導体により接続されている。すなわち接続導体が絶縁基板の表面上を自由に移動可能な状態で、2つの基板が接続される。このため接続導体の、基板の主表面に沿う位置を1点に定めるよう制御することが困難である。したがって特開2009-302557号公報によれば、電力用半導体装置の安定した生産ができない可能性がある。
本発明は上記の課題に鑑みなされたものである。その目的は、互いに対向する2つの基板が高い位置精度で接合された電力用半導体装置、および当該電力用半導体装置を備える電力変換装置を提供することである。
本発明に係る電力用半導体装置は、絶縁基板と、半導体素子と、プリント基板とを備える。半導体素子は絶縁基板に接合される。プリント基板は半導体素子に対向するように接合される。半導体素子には主電極および信号電極が形成される。プリント基板は、コア材と、コア材の半導体素子側の第1の主表面に形成された第1の導体層と、コア材の第1の主表面と反対側の第2の主表面に形成された第2の導体層とを含む。プリント基板には、第1の導体層とコア材と第2の導体層とを貫通するように形成された第1の貫通孔が形成されている。第1の貫通孔内には、第1の貫通孔内からプリント基板の絶縁基板と反対側の第3の主表面を超えて、第1の貫通孔の外側まで、第1の主表面に交差する第1方向に延びる第1の金属柱部と、第1の貫通孔内における第1の導電性部材との双方が配置されている。第1の貫通孔内において、第1の金属柱部の第1方向に延びる表面とプリント基板とが第1の導電性部材を介して接続される。信号電極と、第1の金属柱部とが、第2の導電性部材を介して接続される。主電極とプリント基板とが第3の導電性部材を介して接続される。絶縁基板からプリント基板まで第1方向に延びる第2の金属柱部が複数配置されている。複数の第2の金属柱部のうちの1つは、平面視におけるプリント基板の中央を含むように配置される。
本発明に係る電力用半導体装置は、絶縁基板と、半導体素子と、プリント基板とを備える。半導体素子は絶縁基板に接合される。プリント基板は半導体素子に対向するように接合される。半導体素子には信号電極が形成される。プリント基板は、コア材と、第1の導体層と、第2の導体層とを含む。プリント基板の第1の導体層には第1の欠落部が形成されている。第1の欠落部内からその外側まで第1の主表面に交差する方向に延びる第1の金属柱部と、第1の欠落部内導電性部材との双方が配置される。欠落部外導電性部材が、第1の金属柱部と、信号電極との双方に接触している。
本発明に係る電力用半導体装置の製造方法では、信号電極が形成された半導体素子を一方の主表面上に接合した絶縁基板が準備される。コア材と、コア材の第1の主表面に形成された第1の導体層と、コア材の第1の主表面と反対側の第2の主表面に形成された第2の導体層とを含み、第1の導体層とコア材と第2の導体層とを貫通するように第1の貫通孔が形成されたプリント基板が準備される。第1の貫通孔内から第1の貫通孔の外側まで延びる第1の金属柱部が配置される。信号電極に第1の貫通孔外導電性部材を介して第1の金属柱部を接続し、絶縁基板の一方の主表面に第2の貫通孔外導電性部材を介して第2の金属柱部を接続するように、プリント基板を絶縁基板に対向させ接合する。第1の貫通孔内には、第1の金属柱部と、第1の貫通孔内導電性部材との双方が配置され、第1の貫通孔内において第1の金属柱部の第1の主表面に交差する第1方向に延びる表面とプリント基板とが第1の貫通孔内導電性部材を介して接続されるように形成される。絶縁基板からプリント基板まで第1方向に延びる第2の金属柱部が複数配置されている。複数の第2の金属柱部のうちの1つは、平面視におけるプリント基板の中央を含むように配置される。
本発明に係る電力用半導体装置の製造方法では、絶縁基板の一方の主表面上に、信号電極が形成された半導体素子が接合される。コア材と、第1の導体層と、第2の導体層とを含むプリント基板が準備される。プリント基板の第1の導体層に第1の欠落部を形成し、第1の欠落部内からその外側まで延びる第1の金属柱部が配置される。信号電極に欠落部外導電性部材を介して第1の金属柱部を接続するように、プリント基板が絶縁基板に対向され接合される。第1の欠落部内には、第1の金属柱部と、第1の欠落部内導電性部材との双方が配置されるように形成される。
本発明によれば、第1の欠落部内における第1の主表面から、第1の欠落部外の信号電極に接触するように、第1の金属柱部が配置される。第1の金属柱部は第1の欠落部内から延びるため、第1の欠落部の拘束により、第1の金属柱部の位置精度を高めることができる。このため、プリント基板を絶縁基板に対して高い位置精度で接合できる。
実施の形態1の第1例の電力用半導体装置の全体を平面視した態様を示す概略平面図である。 実施の形態1の第1例の電力用半導体装置のうち、図1のII-II線に沿う部分の概略断面図である。 図1の電力用半導体装置のうち、特に半導体素子の配置された部分の概略平面図である。 図1の電力用半導体装置のうち、特にプリント基板のコア材およびそのZ方向下側の導体層の態様を示す概略平面図である。 図1の電力用半導体装置のうち、特にプリント基板のコア材およびそのZ方向上側の導体層の態様を示す概略平面図である。 実施の形態1における図2中の点線で囲まれた部分Aの概略拡大断面図である。 実施の形態1における図2中の点線で囲まれた部分Bの概略拡大断面図である。 実施の形態1の第2例の電力用半導体装置の全体を平面視した態様を示す概略平面図である。 図8の電力用半導体装置のうち、特に半導体素子の配置された部分の概略平面図である。 図8の電力用半導体装置のうち、特にプリント基板のコア材およびそのZ方向下側の導体層の態様を示す概略平面図である。 図8の電力用半導体装置のうち、特にプリント基板のコア材およびそのZ方向上側の導体層の態様を示す概略平面図である。 実施の形態1の電力用半導体装置の製造方法の第1工程を示す、図1のII-II線に沿う部分の概略断面図である。 実施の形態1の電力用半導体装置の製造方法の第2工程を示す、図1のII-II線に沿う部分の概略断面図である。 実施の形態1の電力用半導体装置の製造方法の第3工程を示す、図1のII-II線に沿う部分の概略断面図である。 実施の形態1の電力用半導体装置の製造方法の第4工程を示す、図1のII-II線に沿う部分の概略断面図である。 実施の形態2における図2中の点線で囲まれた部分Aの第1例の概略拡大断面図である。 実施の形態2における図2中の点線で囲まれた部分Aの第2例の概略拡大断面図である。 実施の形態2における図2中の点線で囲まれた部分Bの第1例の概略拡大断面図である。 実施の形態2における図2中の点線で囲まれた部分Bの第2例の概略拡大断面図である。 実施の形態3における図2中の点線で囲まれた部分Aの概略拡大断面図である。 実施の形態3における図2中の点線で囲まれた部分Bの概略拡大断面図である。 実施の形態4の電力用半導体装置のうち、図1のII-II線に沿う部分の概略断面図である。 実施の形態4における図22中の点線で囲まれた部分XXIIIの概略拡大断面図である。 実施の形態5の第1例の電力用半導体装置の全体を平面視した態様を示す概略平面図である。 実施の形態5の第1例の電力用半導体装置のうち、図24のXXV-XXV線に沿う部分の概略断面図である。 図24の電力用半導体装置のうち、特に半導体素子の配置された部分の概略平面図である。 図24の電力用半導体装置のうち、特にプリント基板のコア材およびそのZ方向下側の導体層の態様を示す概略平面図である。 図24の電力用半導体装置のうち、特にプリント基板のコア材およびそのZ方向上側の導体層の態様を示す概略平面図である。 実施の形態5の第1例における図25中の点線で囲まれた部分Cの概略拡大断面図である。 実施の形態5の第1例における図25中の点線で囲まれた部分Dの概略拡大断面図である。 実施の形態5の第2例の電力用半導体装置の全体を平面視した態様を示す概略平面図である。 実施の形態5の第2例の電力用半導体装置のうち、図31のXXXII-XXXII線に沿う部分の概略断面図である。 実施の形態5の第2例における図32中の点線で囲まれた部分Eの概略拡大断面図である。 実施の形態5の第2例における図32中の点線で囲まれた部分Fの概略拡大断面図である。 実施の形態5の第2例における図32中の点線で囲まれた部分Fの第1変形例の概略拡大断面図である。 実施の形態5の第2例における図32中の点線で囲まれた部分Fの第2変形例の概略拡大断面図である。 実施の形態5の第3例の電力用半導体装置の全体を平面視した態様を示す概略平面図である。 図37の電力用半導体装置のうち、特に半導体素子の配置された部分の概略平面図である。 図37の電力用半導体装置のうち、特にプリント基板のコア材およびそのZ方向下側の導体層の態様を示す概略平面図である。 図37の電力用半導体装置のうち、特にプリント基板のコア材およびそのZ方向上側の導体層の態様を示す概略平面図である。 実施の形態5の第4例の電力用半導体装置の全体を平面視した態様を示す概略平面図である。 図41の電力用半導体装置のうち、特に半導体素子の配置された部分の概略平面図である。 図41の電力用半導体装置のうち、特にプリント基板のコア材およびそのZ方向下側の導体層の態様を示す概略平面図である。 図41の電力用半導体装置のうち、特にプリント基板のコア材およびそのZ方向上側の導体層の態様を示す概略平面図である。 実施の形態5の電力用半導体装置の製造方法の第1工程を示す、図24のXXV-XXV線に沿う部分の概略断面図である。 実施の形態5の電力用半導体装置の製造方法の第2工程を示す、図24のXXV-XXV線に沿う部分の概略断面図である。 実施の形態5の電力用半導体装置の製造方法の第3工程を示す、図24のXXV-XXV線に沿う部分の概略断面図である。 実施の形態5の電力用半導体装置の製造方法の第4工程を示す、図24のXXV-XXV線に沿う部分の概略断面図である。 実施の形態6における図25中の点線で囲まれた部分Fの概略拡大断面図である。 実施の形態6における図25中の点線で囲まれた部分Gの概略拡大断面図である。 実施の形態7に係る電力変換装置を適用した電力変換システムの構成を示すブロック図である。
以下、一実施の形態について図に基づいて説明する。
実施の形態1.
まず本実施の形態の電力用半導体装置の構成について、図1~図7を用いて説明する。なお説明の便宜のため、X方向、Y方向、Z方向が導入されている。図1は実施の形態1の第1例の電力用半導体装置の全体を平面視した態様を示す概略平面図である。図2は実施の形態1の第1例の電力用半導体装置のうち、図1のII-II線に沿う部分の概略断面図である。図3は図1の電力用半導体装置のうち、特に半導体素子の配置された部分の概略平面図である。図4は図1の電力用半導体装置のうち、特にプリント基板のコア材およびそのZ方向下側の導体層の態様を示す概略平面図である。図5は図1の電力用半導体装置のうち、特にプリント基板のコア材およびそのZ方向上側の導体層の態様を示す概略平面図である。図6は実施の形態1における図2中の点線で囲まれた部分Aの概略拡大断面図である。図7は実施の形態1における図2中の点線で囲まれた部分Bの概略拡大断面図である。なお以下においてはZ方向に関する下側すなわちZ方向負側を単に下側、Z方向に関する上側すなわちZ方向正側を単に上側と呼ぶこととする。
図1および図2を参照して、本実施の形態の第1例の電力用半導体装置100は、絶縁基板10と、半導体チップ20と、プリント基板30と、導電性部材40と、金属柱部50と、ケース60と、封止樹脂70と、電極端子80とを主に備えている。絶縁基板10は平面視においてたとえば矩形状を有する平板状の部材である。絶縁基板10は、絶縁層11と、第4の導体層12と、第3の導体層13とを有している。
絶縁層11は、たとえば厚みが0.125mmである。絶縁層11は、たとえば樹脂製の絶縁シートである。ただし絶縁層11としてはこれに限らず、たとえばAlN(窒化アルミニウム)、アルミナ、SiN(窒化珪素)からなる群から選択されるいずれかのセラミック材料により形成されてもよい。第4の導体層12は絶縁層11の下側の面に接合されている。第4の導体層12はたとえば厚みが2mmである。第3の導体層13は絶縁層11の上側の面、すなわち絶縁基板10のうち上側であるプリント基板30側の面上に接合されるように配置されている。第3の導体層13はたとえば厚みが0.5mmである。第4の導体層12および第3の導体層13はたとえば銅により形成されている。
図3を参照して、第3の導体層13は、たとえば平面視において矩形状を有し、X方向に関して互いに間隔をあけて複数並ぶように配置されている。なお図3においては第3の導体層13はX方向に関して間隔をあけて2つ並んでいるが、第3の導体層13の数および並ぶ態様は任意である。
半導体チップ20としては、たとえば半導体素子21としてのIGBT、および他の素子としてのダイオード22を有している。これらの半導体チップ20すなわち半導体素子21およびダイオード22は、絶縁基板10の一方の主表面すなわち上側の主表面に接合されている。より具体的には、半導体素子21およびダイオード22は、第3の導体層13の上側の面に複数、X方向およびY方向に関して互いに間隔をあけて接合されている。なおダイオードとしてはたとえばFWDが用いられることが好ましい。なおここでは半導体素子21の一例としてIGBTを挙げている。しかし半導体素子21としてはIGBTの代わりにたとえばMOSFET(Metal Oxide Semiconductor Field Effect Transistor)が用いられてもよい。
図3においては、絶縁基板10の2つの第3の導体層13のそれぞれの上に、3つの半導体素子21および3つのダイオード22が1列に並ぶように接合されている。すなわち図3においては半導体素子21およびダイオード22が1対の、いわゆる1in1となるように配置されたモジュール構成となっている。ただし半導体素子21およびダイオード22の数および並ぶ態様は任意である。たとえば半導体素子21およびダイオード22が2対の2in1、あるいは6対の6in1となるように配置されてもよい。さらに上記構成と、コンバータとなる電力用半導体素子と、ブレーキとなる電力用半導体素子とが搭載された構成であってもよい。
なお図3においては模式的に、半導体素子21はチップ本体21a上に主電極21bおよび信号電極21cを1つずつ有するように図示されている。なお主電極21bはたとえばエミッタ電極であり、信号電極21cはたとえばゲート電極である。また図3においては模式的に、ダイオード22はチップ本体22a上に電極22bが1つ図示されている。
半導体素子21は、チップ本体21aがたとえば縦8mm、横8mmで厚みが0.08mmである。ダイオード22は、チップ本体22aがたとえば縦6mm、横8mmで厚みが0.08mmである。IGBTとしての半導体素子21の上側の表面には、たとえば縦1mmで横2mmの信号電極21cとしてのゲート電極が形成されている。また上記の主電極21b、信号電極21cおよびダイオード22の電極22bの数および並ぶ態様は任意である。これらの主電極21b、信号電極21cおよび電極22bは、いずれもたとえば金により形成された金属薄膜である。また半導体素子21がMOSFETである場合、そのチップ本体上には主電極21bとしてソース電極が配置され、信号電極21cとしてゲート電極が配置される。
図4および図5を参照して、プリント基板30は平面視においてたとえば矩形状を有する平板状の部材である。図2に示すように、プリント基板30は半導体素子21、およびダイオード22に対向するようにその上側に接合されている。具体的には、半導体素子21およびダイオード22の下面にははんだ層41が、上面にははんだ層である第3の導電性部材42が配置されている。半導体素子21およびダイオード22は、はんだ層41により、その下側の絶縁基板10の第3の導体層13と接合されている。また半導体素子21およびダイオード22は、第3の導電性部材42により、その上側のプリント基板30の後述する第1の導体層32と接合されている。言い換えれば主電極21bとプリント基板30とは、第3の導電性部材42を介して接続されている。はんだ層41および第3の導電性部材42はいずれも既述の、導電性部材40に含まれる。
はんだ層41および第3の導電性部材42は、いずれも厚みが約0.1mmであり、Sn-Ag-Cu系のはんだ材料により構成される。ただしここでははんだ層41、第3の導電性部材42に限らず、導電性部材を形成するための他の導電性材料が用いられてもよい。たとえば当該導電性部材として、はんだ層41および第3の導電性部材42の代わりに、銀フィラーをエポキシ樹脂に分散させた導電性接着剤、またはナノ粒子を低温焼成させる銀ナノパウダまたは銅ナノパウダなどが用いられてもよい。これらの材料により導電性部材が構成された場合においても、はんだ層41および第3の導電性部材42が構成された場合と同様の接合効果を有する。
このように半導体チップ20の下側に絶縁基板10が接合されている。このため絶縁基板10は、半導体チップ20の下側の面上の図示されない電極との電気的な接続を可能とする。なお導電性部材40についてはさらに詳細な説明を後述する。
図2を参照して、プリント基板30は、コア材31と、第1の導体層32と、第2の導体層33とを有している。第1の導体層32は、コア材31の半導体素子21側すなわち下側の第1の主表面に形成されている。また第2の導体層33は、コア材31の上記第1の主表面と反対側すなわち上側の第2の主表面に形成されている。上記のように第1の導体層32は、第3の導電性部材42を介して、半導体素子21およびダイオード22に接合されている。したがってプリント基板30は、絶縁基板10に実装された半導体素子21などの上側に対向するように、半導体チップ20の主表面に沿うように配置されている。
コア材31は、たとえば厚みが0.5mmである。コア材31は、たとえば材質がFR-4(Flame Retardant Type 4)と呼ばれる絶縁材料である。第1の導体層32は、コア材31のうち半導体チップ20に近い下側の第1の主表面に形成された近位側導体層である。また第2の導体層33は、コア材31のうち半導体チップ20から遠い上側の第2の主表面に形成された遠位側導体層である。第1の導体層32および第2の導体層33は、いずれも厚みがたとえば0.4mmであり、たとえば銅により形成されている。
図4に示すように、たとえば第1の導体層32は、たとえばX方向に互いに間隔をあけて2つ、比較的平面積の大きいものが配置されている。また第1の導体層32は、上記の2つ配置される平面積の大きいパターンの他に、比較的平面積の小さいものが配置されている。この比較的平面積の小さい第1の導体層32は、図4に示すようにX方向に関する左側(以下単に左側)の大きいパターンのY方向に関する奥側(以下単に奥側)に、X方向に関して互いに間隔をあけて3つ並んでいる。またこの比較的平面積の小さい第1の導体層32は、図4に示すようにX方向に関する右側(以下単に右側)の大きいパターンのY方向に関する手前側(以下単に手前側)に、X方向に関して互いに間隔をあけて3つ並んでいる。小さい第1の導体層32の数は、半導体素子21(信号電極21c)の数と等しいことが好ましい。このため第1の導体層32の数は半導体素子21の設置される数に応じて変化する。以上のような配置を有するため、1対の大きいパターンの第1の導体層32は、左側のものが右側のものよりもやや手前側にずれるように配置されている。
上記の2つの大きい第1の導体層32のパターン、および6つの小さい第1の導体層32のパターンのそれぞれは、端子としてコア材31から部分的に突出した部分を有している。より具体的には、上記第1の導体層32のパターンが部分的に突出した部分は、コア材31と重なる領域からその外側の領域に向けて、いずれもY方向に延びている。すなわち図4の左側の大きい第1の導体層32、および図4の右側の3つ並ぶ小さい第1の導体層32のパターンが部分的に突出した部分は、手前側に向けて延びている。また図4の右側の大きい第1の導体層32、および図4の左側の3つ並ぶ小さい第1の導体層32のパターンが部分的に突出した部分は、奥側に向けて延びている。
また2つの大きい第1の導体層32のパターンは、コア材31から部分的に突出した部分を除く部分(Y方向に延びる部分以外の部分)が、矩形の平面形状を有している。一方、6つの小さい第1の導体層32のパターンは、コア材31から部分的に突出した部分を除く部分(Y方向に延びる部分以外の部分)が、X方向に沿って延びている。言い換えれば、6つの小さい第1の導体層32のパターンは、2つの大きい第1の導体層32のパターンに近い側の部分についてはX方向に沿って延び、その部分のX方向中央からコア材31の外側に向かうようにY方向に延びている。いずれの第1の導体層32も、Y方向に延びる部分はその一部(Y方向に延びる部分を除く部分に比較的近い部分)はコア材31と重なる位置に配置されるが、他の一部はコア材31と重ならない、すなわちコア材31から突出した位置に配置される。これにより当該コア材31から突出した部分は外部と電気的に接続可能な端子として機能し得る、平面視においてT字型形状を有している。なお各サイズの第1の導体層32のT字型形状のパターンの数、および配置態様は上記に限らず任意である。
図5に示すように、第2の導体層33は、X方向に関して互いに間隔をあけて2つ配置されている。これらの第2の導体層33のパターンのそれぞれは、端子としてコア材31から部分的に突出した部分を有している。より具体的には、上記第2の導体層33のパターンが部分的に突出した部分は、コア材31と重なる領域からその外側の領域に向けて、いずれもX方向に延びている。すなわち図5の左側の第2の導体層33のパターンが部分的に突出した部分は、左側に向けて延びている。また図5の右側の第2の導体層33のパターンが部分的に突出した部分は、右側に向けて延びている。
また2つの第2の導体層33のパターンは、コア材31から部分的に突出した部分を除く部分(X方向に延びる部分以外の部分)が、矩形の平面形状を有している。いずれの第2の導体層33も、X方向に延びる部分はその一部(X方向に延びる部分を除く部分に比較的近い部分)はコア材31と重なる位置に配置されるが、他の一部はコア材31と重ならない、すなわちコア材31から突出した位置に配置される。これにより当該コア材31から突出した部分は外部と電気的に接続可能な端子として機能し得る。なお第2の導体層33のパターンの数、および配置態様は上記に限らず任意である。
このように第1の導体層32および第2の導体層33は、平面視においてコア材31と重ならずにコア材31から突出する部分を有している。このため第1の導体層32および第2の導体層33は、いずれも図示されない接着シートによってコア材31に接着されることが好ましい。以上の態様を有する第1の導体層32および第2の導体層33により、プリント基板30の回路パターンが形成される。
図4および図5に示すように、第1の主表面から第2の主表面までコア材31を貫通し、さらにそれと平面的に重なる第1の導体層32および第2の導体層33も同様に貫通するホール34が形成されている。すなわちプリント基板30の全体を厚み方向に貫通するホール34が形成されている。ホール34は、平面積の大きい2つの第1の導体層32、および2つの第2の導体層33のそれぞれの、突出した部分を除く矩形状のパターンの部分のうちX方向端部に近い領域に、Y方向にたとえば4つずつ並ぶように配置される。ただしホール34の形成される位置および数はこのような態様に限られない。本実施の形態においてはホール34は、たとえばXY平面に沿う円形状を底面とし、Z方向に延びる円柱形状を有している。
ホール34の内壁面には導体層が形成されている。より具体的には、ホール34の内壁面には、第1の導体層32と第2の導体層33とを導通する導体層接合部35Aが形成されている。すなわち第1の導体層32と第2の導体層33とは、ホール34の内壁面にて導体層接合部35Aにより導通されている。導体層接合部35Aは、ホール34の内壁面にて第1の導体層32と第2の導体層33とを電気的および機械的に接合する銅などの導体薄膜により形成されている。より具体的には導体層接合部35Aは、第1の導体層32および第2の導体層33とは独立にホール34の内壁面上に形成されたたとえば銅のめっき膜である。
図2、図4、図5および図6を参照して、プリント基板30には、第1の導体層32が部分的に欠落された第1の欠落部36Aが複数形成されている。図6においては第1の欠落部36Aは、その形成される領域において第1の導体層32を貫通することにより、その真下のコア材31の第1の主表面を露出するように形成されている。特に図4に示すように、第1の欠落部36Aは、第1の導体層32のうち、特に比較的平面積の小さい6つのパターンに形成されている。なお第1の欠落部36Aは、上記小さい6つのパターンのそれぞれの、たとえばX方向に沿って延びる部分の中央部に1つずつ形成されることが好ましいが、これに限られない。
第1の欠落部36Aは、たとえばXY平面に沿う円形状を底面とし、Z方向に延びる円柱形状を有している。なお第1の欠落部36Aは、図6に示すようにコア材31の第1の主表面に達するように形成されることによりコア材31の第1の主表面を底面とする凹部を形成することが好ましい。しかし第1の欠落部36Aは少なくとも第1の導体層32をその厚み方向に欠落させることにより凹部を形成すればよい。すなわち第1の欠落部36Aは第1の導体層32を貫通せず、コア材31を露出しないように形成されていてもよい。
特に図6を参照して、半導体素子21の信号電極21cの表面上には、導電性部材40としての第2の導電性部材43Aが形成されている。第1の欠落部36A内には、導電性部材40としての第1の導電性部材44Aが配置されている。さらに複数の第1の欠落部36Aのそれぞれの内部には第1の金属柱部51Aが配置されている。すなわち第1の欠落部36A内には、第1の金属柱部51Aと、第1の導電性部材44Aとの双方が配置されている。言い換えれば、第1の欠落部36A内は、第1の金属柱部51Aと、第1の導電性部材44Aとにより充填されている。第1の導電性部材44Aはたとえばはんだからなり、第1の金属柱部51Aの側面から第1の欠落部36Aの内壁面までの領域を充填する。第1の金属柱部51Aと第1の導体層32とが第1の導電性部材44Aにより電気的に接続される。
第1の金属柱部51Aは、電気伝導率、熱伝導率、およびはんだとの接合性を考慮し、銅により形成されることが好ましい。第1の欠落部36Aが円柱形状を有する場合、第1の金属柱部51Aも円柱形状を有することが好ましい。なお第1の欠落部36Aが平面視にて多角形である多角柱形状を有する場合、それに合わせるように第1の金属柱部51Aも多角柱形状であることが好ましい。ただし第1の金属柱部51Aと第1の導電性部材44Aなどとの接合界面に生じる熱応力を低減する観点から、第1の金属柱部51Aは円柱形状であることがより好ましい。
図6において第1の金属柱部51Aは、第1の欠落部36A内にて露出するコア材31の第1の主表面から、第1の欠落部36Aの外側まで、第1の主表面に交差する第1方向すなわちZ方向に延びている。すなわち第1の金属柱部51Aは、プリント基板30の第1の導体層32をZ方向に延びるように貫通している。より詳しくは、第1の欠落部36A内において、第1の金属柱部51Aの第1方向すなわちZ方向に延びる表面と、プリント基板30の第1の導体層32とが、第1の導電性部材44Aを介して接続されている。特に図6では、第2の導電性部材43Aが、第1の金属柱部51Aと、信号電極21cとの双方に接触している。言い換えれば図6では、第1の金属柱部51Aは、コア材31の第1の主表面から、第1の欠落部36A外にある信号電極21c上の第2の導電性部材43Aまで、Z方向に延びている。すなわちたとえばはんだからなる第2の導電性部材43Aにより、第1の金属柱部51Aと信号電極21cとが接合されている。さらに言い換えれば、信号電極21cと第1の金属柱部51Aとが、第2の導電性部材43Aを介して接続されている。したがって第1の金属柱部51AのZ方向についての絶縁基板10側すなわち下側の端部は、信号電極21cと間隔をあけて配置されている。
以上により第1の金属柱部51Aは、半導体素子21の信号電極21cと、これに対向するプリント基板30の第1の導体層32とを電気的に接続する導体として機能する。つまり半導体素子21の信号電極21cと、これに対向するプリント基板30の第1の導体層32とが、第2の導電性部材43A、第1の金属柱部51Aおよび第1の導電性部材44Aを介して、電気的に接続される。
図6のように第1の金属柱部51Aは、第1の欠落部36A内のコア材31の第1の主表面に接触するように配置されることが好ましい。しかし第1の金属柱部51Aは第1の欠落部36A内のコア材31の第1の主表面に接触しなくてもよい。
図6のように、第1の金属柱部51Aと信号電極21cとの間に第2の導電性部材43Aが配置される。つまり第1の金属柱部51Aと信号電極21cとは接触していない。言い換えれば電力用半導体装置100が組み立てられた状態において、第1の金属柱部51Aと信号電極21cとの間には一定の間隔が存在する。このため、第1の金属柱部51Aを信号電極21c上に載置する工程において信号電極21cが第1の金属柱部51Aから衝撃を受けることによる、半導体素子21の破損を抑制できる。
定格電圧が1200V以下の電力用半導体装置100の場合、互いに対向するプリント基板30の第1の導体層32の表面と、半導体素子に形成される電極(信号電極21cなど)の表面との間隔H(図6参照)が0.3mm以上であることが好ましい。また、第1の金属柱部51Aと半導体素子21の表面とが接触しないように、第1の金属柱部51Aと半導体素子21との間に0.1mm以上のギャップを設けることが好ましい。信号電極21cなどの電極の厚みはごく薄いものとし考慮しなければ、第2の導電性部材43Aの厚みが0.1mm以上であることが好ましい。間隔Hが0.3mm、第1の導体層32の厚みが0.4mmである場合、第2の導電性部材43Aの厚みが0.1mm以上であれば、第1の金属柱部51AのZ方向の高さ(厚み)は0.6mm以下とすることが好ましい。
図6に示すように、第1の金属柱部51Aの信号電極21cに対面する部分(すなわち最下部である底面)の、絶縁基板10の一方の主表面に沿う方向(図6でのY方向)の第1の幅y1は、信号電極21cの当該一方の主表面に沿う方向の第2の幅y2よりも大きい。たとえば信号電極21cがY方向寸法y2が1mmでX方向寸法が2mmの矩形の平面形状である場合、第1の金属柱部51Aの最下部のY方向寸法y1は1mmを超えることが好ましい。このようにすれば、第1の金属柱部51Aと信号電極21cとの相対的な位置ずれの許容範囲が広がる。すなわち第1の金属柱部51Aがy方向に関して信号電極21cに対して多少位置ずれしても、第2の導電性部材43Aを介した信号電極21cとの接続が可能となる。したがって第1の金属柱部51Aと信号電極21cとの間のオープン不良を抑制できる。なお上記効果を奏する観点から、逆に第1の金属柱部51Aの第1の幅y1が、信号電極21cの第2の幅y2よりも小さくてもよい。
本実施の形態では、半導体チップ20とプリント基板30との接続部について以下の特徴を有する。図6に示すように、半導体素子21の信号電極21cは第1の金属柱部51Aを介してプリント基板30と接続されている。半導体素子21の主電極21b(図3参照)と、ダイオード22の図示されない表面電極とは、導電性部材40で接続されている。仮に主電極21bとダイオード22の図示されない表面電極とが金属柱部50で接続されれば、金属柱部50には大電流が流れるため、複数の金属柱部50を配置し電流を分散させる必要がある。複数の金属柱部50を配置する場合には、プリント基板30に複数の欠落部を狭ピッチで形成する必要がある。しかしこのような狭ピッチでの複数の欠落部の加工は困難であり、必要数を形成できない場合がある。そこで上記のように主電極21bとダイオード22の表面電極とを導電性部材40で接続することにより、大電流を流すために必要な容積を導電性部材40により容易に供給できる。
次に、図2、図4、図5および図7を参照して、プリント基板30には、第1の導体層32が部分的に欠落された第2の欠落部37Aが形成されている。図7においては第2の欠落部37Aは、その形成される領域において第1の導体層32を貫通することにより、その真下のコア材31の第1の主表面を露出するように形成されている。
図4に示すように、第2の欠落部37Aは第1の欠落部36Aと互いに間隔をあけて複数、形成されている。具体的には、第2の欠落部37Aは、第1の導体層32のうち、特に比較的平面積の大きい2つのパターンに形成されている。なお第2の欠落部37Aは、上記大きい2つのパターンのそれぞれの、たとえばコア材31から突出した部分以外の部分のうち突出した部分に隣接する領域に3つずつ、X方向に関して互いに間隔をあけて形成される。第2の欠落部37Aは第1の欠落部36Aの形成位置とY方向に関して対向するように(X方向に関して同じ位置に)、第1の欠落部36Aと同数形成されることが好ましい。ただしこれに限らず、第2の欠落部37Aは第1の欠落部36Aの形成位置とX方向に関して互いに異なる位置に形成されてもよい。また第1の欠落部36Aと第2の欠落部37Aとの数は同じであってもよいが、異なっていてもよい。
たとえば後述するように第2の欠落部37Aの内部には第2の金属柱部52Aが配置され、この部分には電流が流れる。図4の大きい2つの第1の導体層32のパターンそれぞれに3本ずつの第2の金属柱部52Aが接続される。各第1の導体層32のパターンから流れる電流容量を満たすことができる限り、各第1の導体層32のパターンに接続される第2の金属柱部52Aの数、すなわち第2の欠落部37Aの数は第1の金属柱部51Aおよび第1の欠落部36Aの数とは無関係に設計可能である。つまり第2の欠落部37Aの数は任意である。当該電流容量は第2の金属柱部52Aの延在方向に交差する断面積および電流密度の積で算出できる。たとえば断面の円形の直径が2.0mmの第2の金属柱部52Aを銅で形成した場合を考える。この場合、1本の第2の金属柱部52A当たりの電流容量は200A程度である。たとえば各第1の導体層32のパターンに600Aの電流が流れる電力用半導体装置100の場合、直径が2.0mmの第2の金属柱部52Aであれば3本以上配置すればよい。図4の大きい第1の導体層32に接続された3本の第2の金属柱部52Aは、それぞれU相、V相、W相に対応している。
また複数の第2の欠落部37Aのそれぞれは、平面視において絶縁基板10の中心に関して互いに点対称となる位置に配置されることが好ましい。
第2の欠落部37Aは、たとえばXY平面に沿う円形状を底面とし、Z方向に延びる円柱形状を有している。ただし第2の欠落部37Aも第1の欠落部36Aと同様に、円柱形状に限らず、たとえば平面視にて多角形である多角柱形状であってもよい。なお第2の欠落部37Aは、図7に示すようにコア材31の第1の主表面に達するように形成されることによりコア材31の第1の主表面を底面とする凹部を形成することが好ましい。しかし第2の欠落部37Aは少なくとも第1の導体層32をその厚み方向に欠落させることにより凹部を形成すればよい。すなわち第2の欠落部37Aは第1の導体層32を貫通せず、コア材31を露出しないように形成されていてもよい。
特に図7を参照して、絶縁基板10の第3の導体層13の表面上には、導電性部材40としての第5の導電性部材45Aが形成されている。第2の欠落部37A内には、導電性部材40としての第4の導電性部材46Aが配置されている。さらに第2の欠落部37A内には第2の金属柱部52Aが配置されている。すなわち第2の欠落部37A内には、第2の金属柱部52Aと、第4の導電性部材46Aとの双方が配置されている。言い換えれば、第2の欠落部37A内は、第2の金属柱部52Aと、第4の導電性部材46Aとにより充填されている。第4の導電性部材46Aはたとえばはんだからなり、第2の金属柱部52Aの側面から第2の欠落部37Aの内壁面までの領域を充填する。第2の金属柱部52Aと第1の導体層32とが第4の導電性部材46Aにより電気的に接続される。より詳しくは、第2の欠落部37A内において、第2の金属柱部52AのZ方向に延びる表面とプリント基板30とが、第4の導電性部材46Aを介して接続される。
第2の金属柱部52Aは、電気伝導率、熱伝導率、およびはんだとの接合性を考慮し、銅により形成されることが好ましい。第2の欠落部37Aが円柱形状を有する場合、第2の金属柱部52Aも円柱形状を有することが好ましい。なお第2の金属柱部52Aは多角柱形状であってもよいが円柱形状であることがより好ましい点は、第1の金属柱部51Aと同様である。第2の金属柱部52Aは第2の欠落部37A内に配置される。このため第2の欠落部37Aと同様に、第2の金属柱部52Aは複数配置される。複数の第2の金属柱部52Aは、平面視において絶縁基板10の中心に関して互いに点対称となる位置に配置されることが好ましい。ここで絶縁基板10の中心とは、絶縁基板10の平面視における矩形状の対角線が交わるところを意味する。絶縁基板10が矩形状以外の平面形状である場合、絶縁基板10の中心とはその重心の位置を意味する。
図7に示すように、絶縁基板10からプリント基板30まで第1の主表面に交差する方向に延びる第2の金属柱部52Aが複数配置されている。より詳しくは、複数の第2の金属柱部52Aのそれぞれは、複数の第2の欠落部37Aのそれぞれの内部の、露出するコア材31の第1の主表面から、第2の欠落部37Aの外側まで、第1の主表面に交差する方向すなわちZ方向に延びている。すなわち第2の金属柱部52Aは、プリント基板30の第1の導体層32をZ方向に延びるように貫通している。特に図7では、複数の第2の金属柱部52Aのそれぞれは、第2の欠落部37Aの外側に配置される絶縁基板10の(たとえば第3の導体層13の)主表面まで、第1の主表面に交差するZ方向に延びている。すなわちたとえばはんだからなる第5の導電性部材45Aにより、第2の金属柱部52Aと第3の導体層13とが接合されている。またこれにより、第2の金属柱部52Aは、Z方向についての絶縁基板10側の端部が絶縁基板10の一方の主表面に接触している。ここでの絶縁基板10の一方の主表面とはたとえば第3の導体層13の最上面である。このように第2の金属柱部52Aの最下部と第3の導体層13の最上面とが接合されることで、プリント基板30のZ方向の位置精度が向上する。
以上により第2の金属柱部52Aは、第3の導体層13と、これに対向するプリント基板30の第1の導体層32とを電気的に接続する導体として機能する。つまり絶縁基板10の第3の導体層13と、これに対向するプリント基板30の第1の導体層32とが、第5の導電性部材45A、第2の金属柱部52Aおよび第4の導電性部材46Aを介して、電気的に接続される。
第2の金属柱部52Aは半導体素子21にオン電流を流すための配線として用いられる。またそれと同時に、第2の金属柱部52Aは、第3の導体層13と第1の導体層32とのギャップ(Z方向の間隔)が一定値となるように制御する。また特に図2に示すように、第1の主表面に交差するZ方向に関して、第2の金属柱部52Aは第1の金属柱部51Aよりも寸法が大きいことが好ましい。なお複数の第1の金属柱部51AのZ方向の寸法はいずれもほぼ等しい。また複数の第2の金属柱部52AのZ方向の寸法もいずれもほぼ等しい。
ケース60は絶縁基板10の平面視における外縁部分を囲み、かつその上の半導体素子21、ダイオード22、プリント基板30などを収納するように配置されている。つまり絶縁基板10とケース60とにより容器状の部材が形成され、当該容器状の部材内に半導体素子21、ダイオード22、プリント基板30などが収容され、容器状の部材内が封止樹脂70で充填された態様となっている。封止樹脂5はたとえばエポキシ樹脂により構成されている。
ケース60は絶縁基板10の特に絶縁層11および第4の導体層12の端面および第4の導体層12の端面に隣接する主表面の領域に、図示されないシリコーン接着剤により接着されている。ケース60は、たとえばPPS(ポリフェニレンサルファイド)を主成分とする部材である。ただしケース60はPPSより耐熱性の高いLCP(液晶ポリマー)を用いて形成されてもよい。
図2に示すようにケース60はその下側のX方向(および図示されないがY方向)の幅が比較的広い領域と、その上側のX方向(およびY方向)の幅が比較的狭い領域とを有している。ケース60には、上記幅の広い領域のケース内側面61から幅の広い領域を水平方向に延び、そこから屈曲して幅の狭い領域のケース内側面62に沿うようにZ方向に延びる溝が形成されている。当該溝内には、これと同様の形状を有する電極端子80が嵌合するように配置されている。電極端子80は、プリント基板30の第1の導体層32と電気的に接続されている。この電気的な接続は、図4に示す上記の第1の導体層32が端子としてコア材31から部分的に突出した部分によりなされている。第1の導体層32は第1の金属柱部51Aを介して半導体素子21の信号電極21cに接続されている。このため電極端子80は半導体素子21の信号電極21cおよび主電極21bなどと電気的に接続されている。
図8は、実施の形態1の第2例の電力用半導体装置の全体を平面視した態様を示す概略平面図である。図9は、図8の電力用半導体装置のうち、特に半導体素子の配置された部分の概略平面図である。図10は、図8の電力用半導体装置のうち、特にプリント基板のコア材およびそのZ方向下側の導体層の態様を示す概略平面図である。図11は、図8の電力用半導体装置のうち、特にプリント基板のコア材およびそのZ方向上側の導体層の態様を示す概略平面図である。図8、図9、図10、図11は、それぞれ実施の形態1の第1例の図1、図3、図4、図5に対応する。
図8~図11を参照して、実施の形態1の第2例の電力用半導体装置101は、基本的に第1例の電力用半導体装置100と同様の構成を有するため、同一の構成要素には同一の符号を付し、機能等が同一である限りその説明を繰り返さない。このことは以下の各例についても同様である。ただし図8~図11においては、複数の第2の金属柱部52Aのうちの1つは、平面視におけるプリント基板30の中央を含むように配置されている。つまり複数の第2の欠落部37Aのうちの1つが、平面視におけるプリント基板30の中央を含むように形成されている。その中央の第2の欠落部37Aの内部から、絶縁基板10まで、Z方向に延びるように第2の金属柱部52Aが配置される。
電力用半導体装置101は、プリント基板30のうち特に反りおよびうねりが大きくなる平面視での中央付近の変形が、当該中央を支持するように配置される第2の金属柱部52Aの剛性により抑制できる。
なお図8~図11では、平面視での中央の第2の金属柱部52Aは、プリント基板30および絶縁基板10に形成された図示されない回路から独立している。このため当該第2の金属柱部52Aには電流が流れない。電流が流れない第2の金属柱部52Aは適宜当該回路内に組み込まれてもよい。
次に図12~図15を用いて、本実施の形態の電力用半導体装置100の製造方法について説明する。なお以下においては、電力用半導体装置100の製造方法のうち、特に絶縁基板10とプリント基板30とを形成し、絶縁基板10とプリント基板30とを接合する工程を中心に説明する。なお図12~図15はすべて図2と同様に図1のII-II線に沿う部分の概略断面図として示している。しかし図12および図13においては他の図と異なり、Z方向すなわち上下が逆転している。
図12は、実施の形態1の電力用半導体装置の製造方法の第1工程を示す、図1のII-II線に沿う部分の概略断面図である。図12を参照して、コア材31と、コア材31の第1の主表面に形成された第1の導体層32と、コア材31の第1の主表面と反対側の第2の主表面に形成された第2の導体層33とを含む、プリント基板30が準備される。
次に、プリント基板30に、第1の導体層32が部分的に欠落された第1の欠落部36A、および第2の欠落部37Aが形成される。第1の欠落部36Aおよび第2の欠落部37Aはたとえば図4に示す態様となる位置に(複数)形成される。第1の欠落部36Aおよび第2の欠落部37Aは、一般公知のエッチング工程または切削工程を用いて、第1の導体層32を部分的に除去することにより形成される。本実施の形態においてはこの工程により、第1の導体層32は貫通するように除去される。これにより、第1の欠落部36Aおよび第2の欠落部37Aが、コア材31の第1の主表面を露出するように形成される。ただしそのような態様に限らず、第1の欠落部36Aおよび第2の欠落部37Aは、コア材31を露出しないように形成されてもよい。このようにしてプリント基板30が準備される工程においては、プリント基板30を購入後に第1の欠落部36Aおよび第2の欠落部37Aが形成されてもよい。あるいはプリント基板30が準備される工程では、第1の欠落部36Aおよび第2の欠落部37Aが形成されたプリント基板30を購入してもよい。
次に、図12に示すように、第1の欠落部36A内、すなわち第1の欠落部36Aの内壁面などに囲まれた空間部分には、第1の導電性部材44A(図2、図6参照)を形成するためのペースト状はんだ44dが注入される。また第2の欠落部37A内、すなわち第2の欠落部37Aの内壁面などに囲まれた空間部分には、第4の導電性部材46A(図2、図7参照)を形成するためのペースト状はんだ46dが注入される。なおペースト状はんだ44d、46dはディスペンサなどにより供給される。
図13は、実施の形態1の電力用半導体装置の製造方法の第2工程を示す、図1のII-II線に沿う部分の概略断面図である。図13を参照して、ペースト状はんだ44dが注入された第1の欠落部36Aに、第1の金属柱部51Aが配置される。第1の欠落部36AのZ方向の深さよりも、第1の金属柱部51AのZ方向の高さ(厚み)の方が大きい。このため、第1の欠落部36A内から第1の欠落部36Aの外側まで延びるように、第1の金属柱部51Aが配置される。これにより、第1の欠落部36A内には、第1の金属柱部51Aと、ペースト状はんだ44dとの双方が配置される。特に第1の欠落部36A内において、ペースト状はんだ44dは、第1の金属柱部51Aの外側、すなわち第1の金属柱部51Aの側面から第1の欠落部36Aの内壁面までの領域に配置される。第1の欠落部36A内のほぼ全領域が第1の金属柱部51Aおよびペースト状はんだ44dで充填されることが好ましい。したがって第1の欠落部36A内には、第1の欠落部36A内の空間の体積から、第1の金属柱部51Aが第1の欠落部36A内に配置される体積分を差し引いた体積以上の量のペースト状はんだ44dが供給されることが好ましい。
上記と同様に、ペースト状はんだ46dが注入された第2の欠落部37Aに、第2の金属柱部52Aが配置される。すなわち第2の欠落部37A内へのペースト状はんだ46dおよび第2の金属柱部52Aの配置態様は、第1の欠落部36A内へのペースト状はんだ44dおよび第1の金属柱部51Aの配置態様と同様である。このためここでは第2の金属柱部52Aおよびペースト状はんだ46dの配置態様についての詳細な説明を省略する。
その後、上記のプリント基板30に対しリフロー工程がなされる。これにより図13に示すようにペースト状はんだ44dは第1の導電性部材44Aとして固化し、ペースト状はんだ46dは第4の導電性部材46Aとして固化する。このため第1の金属柱部51Aは第1の欠落部36A内からその外部まで延びるように、第1の導電性部材44Aを介して第1の欠落部36Aに固定され接合される。したがって第1の欠落部36A内には、第1の金属柱部51Aと、第1の導電性部材44Aとの双方が配置されるように形成される。これにより、第1の欠落部36A内において第1の金属柱部51AのZ方向に延びる表面とプリント基板30とが第1の導電性部材44Aを介して接続されるように形成される。
同様に、第2の金属柱部52Aは第2の欠落部37A内からその外部まで延びるように、第4の導電性部材46Aを介して第2の欠落部37Aに固定され接合される。したがって第2の欠落部37A内には、第2の金属柱部52Aと、第4の導電性部材46Aとの双方が配置されるように形成される。
なお本実施の形態では、ペースト状はんだ44dを注入する前に第1の金属柱部51Aが第1の欠落部36Aに配置されてもよい。また、ペースト状はんだ44dを供給しリフロー工程を行なう代わりに、第1の金属柱部51Aを第1の欠落部36Aに配置した後に、はんだ付けロボットなどを用いて糸はんだによるはんだ付けがなされてもよい。
図14は、実施の形態1の電力用半導体装置の製造方法の第3工程を示す、図1のII-II線に沿う部分の概略断面図である。図14を参照して、絶縁層11と、その下側の面に形成された第4の導体層12と、その上側の面に形成された第3の導体層13とを含む、絶縁基板10が準備される。絶縁基板10の一方の主表面上、すなわち第3の導体層13上に、たとえばゲート電極としての信号電極21c(図6参照)が形成された半導体素子21が接合される。上記絶縁基板10が準備される工程においては、絶縁基板10を購入後に半導体素子21が接合されてもよい。あるいは上記絶縁基板10が準備される工程においては、既に半導体素子21が接合された絶縁基板10を購入してもよい。また同第3の導体層13上には、半導体素子21と間隔をあけて、ダイオード22が接合される。このように絶縁基板10の第3の導体層13上に、半導体チップ20としての半導体素子21およびダイオード22が、導電性部材40としてのはんだ層41により接合される。すなわち第3の導体層13上にはんだ層41としてのたとえばペースト状はんだを挟んで半導体素子21およびダイオード22が搭載された状態で、一度リフロー工程がなされ、固化されたはんだ層41により半導体チップ20が固定され接合される。
次に、図14に示すように、半導体素子21上に、第3の導電性部材42(図2参照)を形成するためのペースト状はんだ42dが、印刷またはディスペンサなどにより供給される。半導体素子21の信号電極21c(図6参照)上に、第2の導電性部材43A(図2、図6参照)を形成するためのペースト状はんだ43dが供給される。絶縁基板10の第3の導体層13上に、第5の導電性部材45A(図2、図7参照)を形成するためのペースト状はんだ45dが供給される。
なお図14の工程は、図12および図13の工程の後にされてもよいが、図12および図13の工程の前にされてもよい。
図15は、実施の形態1の電力用半導体装置の製造方法の第4工程を示す、図1のII-II線に沿う部分の概略断面図である。図15を参照して、プリント基板30が絶縁基板10の上側に対向するように配置される。このとき、信号電極21c(図6参照)は、その上に塗布された第1の貫通孔外導電性部材としてのペースト状はんだ43dを介して、図13の工程にてプリント基板30に接合された第1の金属柱部51Aの最下部を接続するようにされる。すなわち図12および図13と比較してプリント基板30の上下が反転し、図2などと同じ向きとなるようにプリント基板30が配置される。その状態で、第1の金属柱部51Aの最下部にペースト状はんだ43dが付着する態様とされる。このとき同時に、第2の金属柱部52Aの最下部にペースト状はんだ45dが付着する。さらに同時に、第1の導体層32の最下部に半導体チップ20上のペースト状はんだ42dが付着する。この状態でリフロー工程がなされる。これにより、ペースト状はんだ42dは第3の導電性部材42として固定され半導体チップ20と第1の導体層32とが接合される。これと同時にペースト状はんだ43dは第2の導電性部材43Aとして固定され第1の金属柱部51Aと信号電極21cとが第1の貫通孔外導電性部材としての第2の導電性部材43Aを介して接合される。さらにこれと同時にペースト状はんだ45dは第5の導電性部材45Aとして固定され、第2の金属柱部52Aと第3の導体層13とが第2の貫通孔外導電性部材としての第5の導電性部材45Aを介して接合される。
なお図15の工程において、信号電極21c上にペースト状はんだ43dが塗布されその上に第1の金属柱部51Aが接触するように重ね合わせられる時点(リフロー工程前)においては、ペースト状はんだ43dが柔らかいペースト状の状態である。このためZ方向の第1の金属柱部51Aの位置は未だ固定されていない。このためこの時点で信号電極21cと第1の金属柱部51Aとが接触し両者間が短絡することがないように留意することが好ましい。そのように留意したうえでリフロー工程を行なうことにより、信号電極21cと第1の金属柱部51Aとが接触しないように両者間を固定することができる。
次に、本実施の形態の作用効果について説明する。
本実施の形態の電力用半導体装置100およびその製造方法においては、プリント基板30の第1の導体層32に第1の欠落部36Aが形成される。厚み方向に第1の欠落部36A内から突出するように配置された第1の金属柱部51Aが、第1の導電性部材44Aにより第1の欠落部36A内に接合される。また第1の金属柱部51Aは、絶縁基板10上の半導体素子21に形成された信号電極21cに接触するように、第2の導電性部材43Aにより接合されている。なお第1の導電性部材44Aは第1の欠落部36A内に配置されている。
このような構成を有するため、第1の金属柱部51Aは、第1の導電性部材44Aおよび第2の導電性部材43Aを介して、第1の欠落部36Aおよび絶縁基板10に固定される。第1の金属柱部51Aは第1の欠落部36A内に配置される。第1の欠落部36Aがその内壁面の内側にて取り囲まれる第1の金属柱部51Aの位置を拘束する。これにより第1の金属柱部51AのX方向およびY方向の配置位置が高精度に決められる。このため本実施の形態によれば、第1の金属柱部51Aと信号電極21cとの相対的な位置ずれが減少し、両者間のオープン不良を抑制し、電力用半導体装置100を安定に生産することができる。また第1の金属柱部51Aの位置精度を高めることにより、プリント基板30を絶縁基板10に対して高い位置精度で接合できる。
本実施の形態では、第1の欠落部36Aはコア材31を露出するように形成される。このためコア材31の露出された表面に接触するように第1の金属柱部51Aの端面を安定に接合することができる。
また第1の欠落部36A内から第1の金属柱部51Aが延びるため、平面上に金属柱部50が配置される場合に比べて、第1の金属柱部51Aに導電性部材40が付着し他の部材と接合する部分の面積が増加する。第1の欠落部36Aの底面のみならず側面にも導電性部材40が付着することによる第1の金属柱部51Aとの接合が可能なためである。これにより、平面上に金属柱部50が接合される場合に比べて、電力用半導体装置100の温度サイクルの信頼性が向上する。
その上、第1の欠落部36Aは、コア材31を露出するように形成されている。第1の金属柱部51Aが第1の欠落部36A内のコア材31の第1の主表面と接触するように配置されれば、第1の金属柱部51Aはコア材31の第1の主表面に対してほぼ垂直に延びるように固定される。言い換えれば、第1の金属柱部51Aが、コア材31の第1の主表面に垂直な方向から大きく傾いた方向に延びるよう固定されることにより、プリント基板30が絶縁基板10に対して安定に固定されない不具合を抑制できる。
また仮に第1の金属柱部51Aの一方の端面がコア材31の主表面に対して傾くように固定されれば、第1の金属柱部51Aの他方の端面すなわち半導体チップ20側の端面が半導体チップ20に対して部分的に浮かぶように固定される場合がある。このようになれば信号電極21cと第1の金属柱部51Aとがオープン不良を起こす恐れがある。第1の金属柱部51Aの端面のほぼ全面がコア材31の第1の主表面に接触するよう配置されることにより、第1の金属柱部51Aの傾きが抑制され、上記のオープン不良を抑制できる。
また第1の欠落部36Aは、コア材31を露出するように形成されている。このため、第1の欠落部36Aはすべてコア材31の最表面を底面とするように形成すれば、その深さのばらつきを少なくすることができる。たとえば第1の金属柱部51Aの一方の端部が第1の欠落部36A内にて露出するコア材31の最表面に接触すれば、複数の第1の金属柱部51A自体のZ方向寸法をすべて一定にすることで、第1の金属柱部51Aのプリント基板30からZ方向に延びる長さを一定にすることができる。言い換えれば、第1の金属柱部51AのX方向およびY方向の位置精度のみならず、Z方向の位置精度も高めることができる。これにより絶縁基板10とプリント基板30との間のギャップを一定とすることができる。したがって本実施の形態においては、第1の金属柱部51Aの端面は、第1の欠落部36A内のコア材31の第1の主表面に接触するように配置されることが好ましい。なお複数の第1の金属柱部51A自体のZ方向寸法の誤差は寸法平均の1%以下が好ましく、0.5%以下がより好ましい。
上記のように絶縁基板10とプリント基板30との間のギャップが一定となれば、第1の金属柱部51Aと信号電極21cとの間にも一定の間隔が存在することとなる。このため、図15の工程に示す組立時に第1の金属柱部51Aが信号電極21cに接触することに起因する半導体素子21の破損が抑制できる。
本実施の形態の電力用半導体装置100は、第1の金属柱部51Aのみならず、第2の金属柱部52Aを有している。第2の金属柱部52Aは、絶縁基板10からプリント基板30まで第1の主表面に交差する方向に延びており、複数配置されている。このため治具を用いなくとも、複数の第2の金属柱部52Aを治具すなわちスペーサとして用い、第2の金属柱部52A自体のZ方向寸法をすべて一定にすることができる。これにより、第2の金属柱部52Aを用いて、プリント基板30と絶縁基板10とのギャップを領域間でばらつかず一定とできる。なお複数の第2の金属柱部52A自体のZ方向寸法の誤差は寸法平均の1%以下が好ましく、0.5%以下がより好ましい。
本実施の形態では第1の金属柱部51Aに加えて第2の金属柱部52Aが配置される。すなわち第1の金属柱部51Aと第2の金属柱部52Aとの双方が配置される。それら2種類の金属柱部のうち、複数の第2の金属柱部52Aを治具すなわちスペーサとして用い、第2の金属柱部52A自体のZ方向寸法をすべて一定にできる。このため、図15の工程に示す組立時に第1の金属柱部51Aが信号電極21cに接触することに起因する半導体素子21の破損が抑制できる。第1の金属柱部51AよりもZ方向の寸法の大きい第2の金属柱部52Aにより、第1の金属柱部51Aと半導体素子21とのZ方向のギャップを所望の値に確保することができるためである。
本実施の形態において、複数の第2の金属柱部52Aは、平面視において絶縁基板10の中心に関して互いに点対称となる位置に配置されている。上記のように第2の金属柱部52AはZ方向に関するプリント基板30と絶縁基板10とのギャップを決定するための治具(スペーサ)として用いることができる。このため、プリント基板30を絶縁基板10上に傾きなく搭載できる。すなわちプリント基板30と絶縁基板10とのギャップが領域間でばらつかず一定となるように、プリント基板30を絶縁基板10上に固定接合させることができる。なお複数の第1の金属柱部51Aについても同様に、絶縁基板10の中心に関して互いに点対称となるよう配置されることがより好ましい。これにより、プリント基板30と半導体素子21とのギャップが領域間でばらつかず一定となるように、プリント基板30を絶縁基板10上に固定接合させることができる。
第2の欠落部37Aはコア材31を露出するように形成されている。複数の第2の金属柱部52Aのそれぞれは、第2の欠落部37A内のコア材31の第1の主表面から、絶縁基板10までZ方向に延びている。言い換えれば複数の第2の金属柱部52Aは、コア材31と絶縁基板10とにその一対の端部が接触している。このため第2の金属柱部52Aは第1の主表面に垂直な方向に対して傾くことなく延びるように、プリント基板30に固定される。すなわち、プリント基板30と絶縁基板10とのギャップが領域間でばらつかず一定となるように、プリント基板30を絶縁基板10上に傾きなく固定できる。また第2の金属柱部52AのX方向、Y方向の位置精度のみならず、Z方向の位置精度を高めることができる。
また第2の欠落部37A内から第2の金属柱部52Aが延びるため、第1の欠落部36A内からの第1の金属柱部51Aと同様に、平面上に金属柱部50が配置される場合に比べて、第2の金属柱部52Aに導電性部材40が付着し他の部材と接合する部分の面積が増加する。第2の欠落部37Aの底面のみならず側面にも導電性部材40が付着することによる第2の金属柱部52Aとの接合が可能なためである。これにより、平面上に金属柱部50が接合される場合に比べて、電力用半導体装置100の温度サイクルの信頼性が向上する。
第1の主表面に交差するZ方向に関して、第2の金属柱部52Aは第1の金属柱部51Aよりも、それ自体の寸法が大きい。このため治具を用いなくとも、第1の金属柱部51Aよりも背の高い第2の金属柱部52Aを治具すなわちスペーサとして用いることで、プリント基板30と絶縁基板10とのギャップを第2の金属柱部52AのZ方向寸法と等しくなるように定めることができる。これにより電力用半導体装置100の信頼性を向上させることができる。
以上の本実施の形態においては、第1の欠落部36Aのコア材31が露出している面のY方向の幅と、第1の金属柱部51Aのコア材31側の底面のY方向の幅との差が0.5mm以下であることが好ましい。第1の金属柱部51Aが第1の欠落部36A内に挿入された状態で、第1の導電性部材44Aと第1の金属柱部51Aとのいずれとも接触せず露出したコア材31の領域が小さいほど、第1の金属柱部51Aと第1の導体層32と第1の導電性部材44Aとの接合がより安定する。これにより第1の金属柱部51AのX方向、Y方向およびZ方向の位置精度が向上する。
逆に、仮に第1の導電性部材44Aと第1の金属柱部51Aとのいずれとも接触せず露出したコア材31の領域が大きければ、ペースト状はんだ44dが溶融した際にコア材31に第1の導電性部材44Aが接触しにくくなる。その結果、接合されなかった第1の導電性部材44Aが第1の導体層32に引き寄せられるような動きが発生する。これに伴い第1の金属柱部51AのX方向、Y方向およびZ方向の位置ずれが発生したり、第1の金属柱部51Aがコア材31の第1の主表面に垂直な方向から傾いた方向に延びるように固定されたりする。
以上については第1の欠落部36Aおよび第1の金属柱部51Aの間のみならず、第2の欠落部37Aおよび第2の金属柱部52Aの間についても同様である。このためここでは第2の金属柱部52Aおよび第2の貫通孔37Bの配置態様についての詳細な説明を省略する。
次に、本実施の形態にて想定される変形例について説明する。
まず、以上においては第1の金属柱部51Aと第2の金属柱部52Aとの双方を有する電力用半導体装置100の例について説明している。しかし、たとえば以上の各図における第2の金属柱部52Aおよび第2の欠落部37Aを有さず、第1の金属柱部51Aおよび第1の欠落部36Aのみを有する構成としてもよい。当該構成においては複数の第2の金属柱部52Aおよび複数の第2の欠落部37Aを有さない点においてのみ上記の電力用半導体装置100と異なり、他はすべて上記の電力用半導体装置100と同様であるためその説明を繰り返さない。
第1の金属柱部51Aのみを有する構成であっても、第1の欠落部36A内から延びる第1の金属柱部51Aを有することによる作用効果は、第1の金属柱部51Aと第2の金属柱部52Aとの双方を有する構成と同様である。
次に、以上においては第1の金属柱部51Aのみを有し第2の金属柱部52Aを有さない例について説明している。しかし逆に、たとえば以上の各図における第1の金属柱部51Aおよび第1の欠落部36Aを有さず、第2の金属柱部52Aおよび第2の欠落部37Aのみを有する構成としてもよい。当該構成においては複数の第1の金属柱部51Aおよび複数の第1の欠落部36Aを有さない点においてのみ上記の電力用半導体装置100と異なり、他はすべて上記の電力用半導体装置100と同様であるためその説明を繰り返さない。
第2の金属柱部52Aのみを有する構成であっても、第2の欠落部37A内から延びる第2の金属柱部52Aを有することによる作用効果は、第1の金属柱部51Aと第2の金属柱部52Aとの双方を有する構成と同様である。
実施の形態2.
図16は実施の形態2における図2中の点線で囲まれた部分Aの第1例の概略拡大断面図である。図17は実施の形態2における図2中の点線で囲まれた部分Aの第2例の概略拡大断面図である。図18は実施の形態2における図2中の点線で囲まれた部分Bの第1例の概略拡大断面図である。図19は実施の形態2における図2中の点線で囲まれた部分Bの第2例の概略拡大断面図である。図16~図19を参照して、本実施の形態の電力用半導体装置の図2中の点線で囲まれた部分Aおよび部分Bは、基本的に実施の形態1の図6および図7と同様の構成を有している。このため同一の構成要素には同一の符号を付しその説明を繰り返さない。ただし図16および図17に示すように、本実施の形態においては、第1の金属柱部51Aの内部には、プリント基板30のコア材31の第1の主表面に交差する図の上下方向に延びる第1の空洞53が形成されている。
本実施の形態においても実施の形態1と同様に、第1の金属柱部51Aは、第1の欠落部36A内から第1の欠落部36Aの外側まで延びている。ただし第1の金属柱部51Aに第1の空洞53が形成されるため、第1の空洞53の内部に第1の導電性部材44Aの一部が進入する。このため第1の空洞53の内部には第1の導電性部材44Aが配置されている。また第1の空洞53内に第2の導電性部材43Aの一部が進入していてもよい。
図16および図17においては、第1の空洞53の内部における第1の導電性部材44Aは、第1の空洞53の内壁の第1の部分(たとえば図16の左側の内壁)から、当該内壁の第1の部分に対向する内壁の第2の部分(たとえば図16の右側の内壁)まで連続するように拡がる領域を含む。すなわち第1の空洞53内において、第1の導電性部材44Aは、第1の空洞53内の左端から右端まで、少なくとも一部において連続している。このように本実施の形態においては、第1の空洞53のY方向に関する全領域に第1の導電性部材44Aおよび/または第2の導電性部材43Aが配置されてもよい。ただし第1の空洞53のY方向に関する一部の領域のみに第1の導電性部材44Aおよび/または第2の導電性部材43Aが配置されてもよい。
また図16の第1例に示すように、第1の空洞53内に進入した第2の導電性部材43Aおよび第1の導電性部材44Aの一部は繋がっていなくてもよい。ただし図17の第2例に示すように、第1の空洞53内に進入した第2の導電性部材43Aおよび第1の導電性部材44Aの一部が繋がっていてもよい。
その他、図16および図17に示すように、第1の空洞53の絶縁基板10の一方の主表面に沿うY方向の寸法は、信号電極21cの当該一方の主表面に沿うY方向の寸法よりも小さい。すなわち図16に示すように、第1の空洞53のY方向に沿う寸法y3は、信号電極21cのY方向に沿う寸法y4よりも小さい。このようにすれば、第1の空洞53を有する第1の金属柱部51Aを信号電極21cに第2の導電性部材43Aではんだ付けすることができる。
図18に示すように、本実施の形態においては、第2の金属柱部52Aの内部には、プリント基板30のコア材31の第1の主表面に交差する図の上下方向に延びる第2の空洞54が形成されている。本実施の形態においても実施の形態1と同様に、第2の金属柱部52Aは、コア材31の第1の主表面から絶縁基板10の第3の導体層13まで延びている。ただし第2の金属柱部52Aに第2の空洞54が形成されるため、空洞54内に第4の導電性部材46Aの一部が進入する。このため第2の空洞54の内部には第4の導電性部材46Aが配置されている。また第1の空洞53内に第5の導電性部材45Aの一部が進入していてもよい。
図18および図19においては、第2の空洞54の内部における第4の導電性部材46Aは、第2の空洞54の内壁の第3の部分(たとえば図18の左側の内壁)から、当該内壁の第3の部分に対向する内壁の第4の部分(たとえば図18の右側の内壁)まで連続するように拡がる領域を含む。すなわち第2の空洞54内において、第4の導電性部材46Aは、第2の空洞54内の左端から右端まで、少なくとも一部において連続している。このように本実施の形態においては、第2の空洞54のY方向に関する全領域に第4の導電性部材46Aおよび/または第5の導電性部材45Aが配置されてもよい。ただし第2の空洞54のY方向に関する一部の領域のみに第4の導電性部材46Aおよび/または第5の導電性部材45Aが配置されてもよい。
また図18の第1例に示すように、第2の空洞54内に進入した第5の導電性部材45Aおよび第4の導電性部材46Aの一部は繋がっていなくてもよい。ただし図19の第2例に示すように、第2の空洞54内に進入した第5の導電性部材45Aおよび第4の導電性部材46Aの一部が繋がっていてもよい。
図18および図19に示すように、第5の導電性部材45Aは下側に向けてY方向の幅が漸次広くなるようにフィレットが形成されていることが好ましい。ただしこのような態様に限られない。
次に本実施の形態の作用効果について説明する。なお以下では第1の金属柱部51Aの第1の空洞53による効果を説明するが、第2の金属柱部52Aの第2の空洞54による効果も同様である。
仮に第1の金属柱部51A内に第1の空洞53が形成されれば、第1の欠落部36A内は当該空洞とその外側の第1の金属柱部51Aの本体部分と、第1の導電性部材44Aとにより充填される。このようにすれば、第1の金属柱部51Aを第1の導電性部材44Aと第2の導電性部材43Aとにより絶縁基板10およびプリント基板30に接合する際に、第1の導電性部材44Aと第2の導電性部材43Aとの一部を第1の空洞53内に収めることができる。このため第1の導電性部材44Aと第2の導電性部材43Aとが拡がるべきでない領域にまで拡がり、信号電極21cとその外部の配線パターンなどとが導電性部材40で短絡する可能性を低減できる。拡がるべきでない領域に広がった導電性部材40は、リフロー工程後に周囲に飛び散り、接続されるべきでない配線同士または回路パターン同士を短絡する不具合を発生させる恐れがある。しかし本実施の形態によればこのような不具合を抑制できる。このため配線パターンを高密度に設計することが容易となる。
また第1の金属柱部51Aの内壁に第1の導電性部材44Aおよび第2の導電性部材43Aのはんだフィレットが形成される。これにより導電性部材の表面積は、フィレットが形成されない場合に比べて増加する。このため電力用半導体装置100の動作時に生じる熱応力が緩和される。その結果、電力用半導体装置100の寿命が向上する。
また本実施の形態においては、第1の空洞53の内部の第1の導電性部材44Aは、第1の空洞53の内壁の第1の部分(左端)から第2の部分(右端)まで連続するように拡がる領域を含む。これは第1の部分から第2の部分まで連続していれば、必ずしも第1の導電性部材44AがY方向に沿って延びている必要はない。このようにすれば、Y方向に関して第1の導電性部材44Aが第1の空洞53内の全領域を連続しない場合に比べて、第1の導電性部材44Aの熱抵抗および電気抵抗を低減できる。
実施の形態3.
図20は実施の形態3における図2中の点線で囲まれた部分Aの概略拡大断面図である。図21は実施の形態3における図2中の点線で囲まれた部分Bの概略拡大断面図である。図20および図21を参照して、本実施の形態の電力用半導体装置の図2中の点線で囲まれた部分Aおよび部分Bは、基本的に実施の形態1の図6および図7と同様の構成を有している。このため同一の構成要素には同一の符号を付しその説明を繰り返さない。ただし図20に示すように、本実施の形態においては、第1の金属柱部51Aが、第1の主表面に交差するZ方向に関する少なくとも一部において、プリント基板30側から絶縁基板10側に向けて、一方の主表面に沿うY方向(X方向)の寸法が漸次小さくなる。第1の金属柱部51Aは、第2の導電性部材43Aに接触するように配置されている。なお特に第1の金属柱部51Aは、少なくとも絶縁基板10側の端部(最下部)において、Y方向などの寸法が漸次小さくなるテーパ形状を有することが好ましい。ただしそのような態様に限らず、第1の金属柱部51AのZ方向に関する全体において、Y方向などの寸法が漸次小さくなるテーパ形状を有してもよい。
なお図20においては、第1の金属柱部51Aの信号電極21cに接する部分(最下部)の、一方の主表面に沿うY方向(X方向)の第1の幅が、信号電極21cの一方の主表面に沿うY方向(X方向)の第2の幅よりも小さくなっている。しかし本実施の形態においても、第1の幅が第2の幅より大きくてもよい。また本実施の形態においても実施の形態2と同様に、第1の金属柱部51Aに第1の空洞53(図16参照)が形成されていてもよいし、その内部に第1の導電性部材44Aが流入してもよい。その流入した第1の導電性部材44Aは第1の空洞53内のY方向の全領域に亘り連続してもよい。
図21に示すように、本実施の形態においては、第2の金属柱部52Aが、第1の主表面に交差するZ方向に関する少なくとも一部において、プリント基板30側から絶縁基板10側に向けて、一方の主表面に沿うY方向(X方向)の寸法が漸次小さくなる。第2の金属柱部52Aは、第5の導電性部材45Aに接触するように配置されている。なお特に第2の金属柱部52Aは、少なくとも絶縁基板10側の端部(最下部)において、Y方向などの寸法が漸次小さくなるテーパ形状を有することが好ましい。ただしそのような態様に限らず、第2の金属柱部52AのZ方向に関する全体において、Y方向などの寸法が漸次小さくなるテーパ形状を有してもよい。図21の第2の金属柱部52Aにも実施の形態2と同様に第2の空洞54(図18参照)が形成されてもよいし、その内部に第4の導電性部材46Aが流入してもよい。その流入した第4の導電性部材46Aは第2の空洞54内のY方向の全領域に亘り連続してもよい。
次に本実施の形態の作用効果について説明する。本実施の形態では第1の金属柱部51Aおよび第2の金属柱部52Aが上記のように幅方向に関してテーパ形状を有する。このため第2の導電性部材43Aおよび第5の導電性部材45Aには下方に向けてY方向の幅が漸次広くなるフィレットが形成される。これにより、導電性部材40の表面積は、フィレットが形成されない場合に比べて増加する。このため電力用半導体装置100の動作時に生じる熱応力が緩和される。その結果、電力用半導体装置100の寿命が向上する。
また本実施の形態においては、第1の金属柱部51Aのテーパ形状により上記第1の幅が第2の幅より大きく(または小さく)なるため、両者間に差が生じる。これにより、第1の金属柱部51Aがy方向に関して信号電極21cに対して多少位置ずれしても、第2の導電性部材43Aを介した信号電極21cとの接続が可能となる。したがって第1の金属柱部51Aと信号電極21cとの間のオープン不良を抑制できる。
実施の形態4.
図22は実施の形態4の電力用半導体装置のうち、図1のII-II線に沿う部分の概略断面図である。図23は実施の形態4における図22中の点線で囲まれた部分XXIIIの概略拡大断面図である。図22および図23を参照して、本実施の形態の電力用半導体装置110は、基本的に実施の形態1の図2および図7と同様の構成を有している。このため同一の構成要素には同一の符号を付しその説明を繰り返さない。ただし図23に示すように、本実施の形態においては、絶縁基板10には、その一方すなわち上側の主表面に、第3の導体層13が部分的に欠落された凹部38Aが形成されている。凹部38A内には、第2の金属柱部52Aと、第5の導電性部材47Aとの双方が配置されている。言い換えれば、凹部38A内は、第2の金属柱部52Aと、第5の導電性部材47Aとにより充填されている。第5の導電性部材47Aはたとえばはんだからなり、第2の金属柱部52Aの側面から凹部38Aの内壁面までの領域を充填する。第2の金属柱部52Aと第3の導体層13とが第5の導電性部材47Aにより電気的に接続される。なお凹部38Aは、一般公知のエッチング工程または切削工程を用いて、第3の導体層13を部分的に除去することにより形成される。一方、第1の導体層32の欠落による第2の欠落部37A内には、実施の形態1~3と同様に第4の導電性部材46Aが配置される。
図23においては凹部38Aは、その形成される領域において第3の導体層13を貫通することにより、その真下の絶縁層11の主表面を露出するように形成されている。これにより、凹部38A内の第2の金属柱部52Aは、その最下部が絶縁層11と接触するように配置されることが好ましい。言い換えれば、第2の金属柱部52AのZ方向についての絶縁基板10側すなわち下側の端部は、凹部38A内に配置されている。また第2の金属柱部52Aの最上部は、実施の形態1と同様に、第2の欠落部37Aにより露出されるコア材31の第1の主表面に接触するように配置される。これにより、本実施の形態においても実施の形態1と同様に、複数の第2の金属柱部52Aのそれぞれは、コア材31の第1の主表面から、絶縁基板10まで第1の主表面に交差するZ方向に延びている。そして第2の欠落部37A内には、第2の金属柱部52Aと、第4の導電性部材46Aとにより充填されている。第2の欠落部37A内の各部材の配置態様は、実施の形態1の図7と同様である。
なお上記のように凹部38Aは絶縁層11を露出するように形成されることにより、絶縁層11の表面を底面とする凹部を形成することが好ましい。しかし凹部38Aは少なくとも第3の導体層13をその厚み方向に欠落させることにより凹部を形成すればよい。すなわち凹部38Aは第3の導体層13を貫通せず、絶縁層11を露出しないように形成されていてもよい。
次に、本実施の形態の作用効果について説明する。
本実施の形態においては絶縁基板10側にも欠落部が設けられ、そこに挿入されるように第2の金属柱部52Aが固定される。これにより、第2の金属柱部52Aは、プリント基板30側と絶縁基板10側の双方が欠落部内に配置されることになる。したがって第2の欠落部37Aおよび凹部38Aにより、第2の金属柱部52AのX方向およびY方向の配置位置が、(プリント基板30側のみに欠落部が形成される)実施の形態1よりもさらに高精度に決められる。
なお第2の金属柱部52AのX方向およびY方向に関する位置は、第2の金属柱部52Aの最下部の底面の大きさと凹部38Aの大きさにより決まる。また第2の金属柱部52AのZ方向に関する位置は、第2の金属柱部52Aの長さと凹部38AのZ方向の深さで決めることができる。このような凹部38Aを有することにより、治具を用いなくてもプリント基板30の配置位置を高精度に決めることができる。上記の各実施の形態と同様に、第2の金属柱部52Aはプリント基板30と絶縁基板10とのギャップを決定するための治具(スペーサ)として用いることができるためである。したがって第2の金属柱部52Aとたとえば第3の導体層13との間のオープン不良を抑制して、安定した生産が可能となる。そのZ方向の位置精度が、第2の金属柱部52Aの両端側が欠落部内に配置されZ方向位置が固定されることにより、実施の形態1などよりいっそう高められる。
また凹部38Aが絶縁層11を露出するように形成され、第2の金属柱部52Aが絶縁層11と接触する。これにより、第2の金属柱部52Aは絶縁基板10側にて、X方向およびY方向のみならずZ方向についても位置決めされる。このため第2の金属柱部52Aに固定されたプリント基板30の、絶縁基板10に対するX方向、Y方向およびZ方向のすべての方向の位置が、高精度に決められる。したがってプリント基板30の絶縁基板10に対する傾きを抑制する。言い換えればプリント基板30と絶縁基板10とのギャップが領域間でばらつかず一定となるように、プリント基板30を絶縁基板10上に固定接合させることができる。
実施の形態5.
図24は実施の形態5の第1例の電力用半導体装置の全体を平面視した態様を示す概略平面図である。図25は実施の形態5の第1例の電力用半導体装置のうち、図24のXXV-XXV線に沿う部分の概略断面図である。図26は図24の電力用半導体装置のうち、特に半導体素子の配置された部分の概略平面図である。図27は図24の電力用半導体装置のうち、特にプリント基板のコア材およびそのZ方向下側の導体層の態様を示す概略平面図である。図28は図24の電力用半導体装置のうち、特にプリント基板のコア材およびそのZ方向上側の導体層の態様を示す概略平面図である。図29は実施の形態5の第1例における図25中の点線で囲まれた部分Cの概略拡大断面図である。図30は実施の形態5の第1例における図25中の点線で囲まれた部分Dの概略拡大断面図である。すなわちXXV-XXV線は図1のII-II線に対応する。図25の点線で囲まれた部分Cは、図2の点線で囲まれた部分Aに対応する。図25の点線で囲まれた部分Dは、図2の点線で囲まれた部分Bに対応する。
図24~図30を参照して、本実施の形態の第1例の電力用半導体装置120は、基本的に実施の形態1の第1例の図1~図7と同様の構成を有している。すなわち電力用半導体装置120は、絶縁基板10と、半導体素子21と、プリント基板30とを備える。半導体素子21は絶縁基板10の一方の主表面に接合される。半導体素子21には主電極21bおよび信号電極21cが形成される。プリント基板30は、コア材31と、その半導体素子21側つまり下側の第1の主表面に形成された第1の導体層32と、その上側の第2の主表面に形成された第2の導体層33とを含む。このため同一の構成要素には同一の符号を付しその説明を繰り返さない場合がある。またたとえば後述の第1の貫通孔36Bについての、上記の同一名称であり同一番号が付される第1の欠落部36Aと同一の特徴についてはその説明を繰り返さない場合がある。このことは同様に名称および符号が付された他の各部材についても同様である。
ただし電力用半導体装置120においては、電力用半導体装置100の第1の欠落部36Aの代わりに、プリント基板30には複数の第1の貫通孔36Bが形成されている。第1の貫通孔36Bは、第1の導体層32とコア材31と第2の導体層33とが部分的に欠落された領域が、第1の導体層32とコア材31と第2の導体層33とを貫通する態様として、形成されている。この点において本実施の形態は、第1の欠落部36Aが第1の導体層32を貫通しコア材31を露出するように形成される実施の形態1と異なる。
特に図29を参照して、半導体素子21の信号電極21cの表面上には、導電性部材40としての第2の導電性部材43Bが形成されている。第1の貫通孔36B内には、導体層接合部35Bと、導電性部材40としての第1の導電性部材44Bとが配置されている。さらに複数の第1の貫通孔36Bのそれぞれの内部には第1の金属柱部51Bが配置されている。すなわち第1の貫通孔36B内には、第1の金属柱部51Bと、第1の導電性部材44Bとの双方が配置されており、さらに導体層接合部35Bが配置されている。言い換えれば、第1の貫通孔36B内は、第1の金属柱部51Bと、第1の導電性部材44Bと、導体層接合部35Bとにより充填されている。
第1の金属柱部51Bは、第1の貫通孔36B内から、プリント基板30の絶縁基板10と反対側の第3の主表面を超えて、第1の貫通孔36Bの外側まで、Z方向に延びている。ここで絶縁基板10と反対側の第3の主表面とは、プリント基板30のZ方向の最上面である第2の導体層33の最上面である。
第1の導電性部材44Bはたとえばはんだからなる。導体層接合部35Bは、第1の導体層32および第2の導体層33とは独立に第1の貫通孔36Bの内壁面上に形成されている。これにより導体層接合部35Bは、第1の導体層32と第2の導体層33とを電気的および機械的に接合する。導体層接合部35Bは導体層接合部35Aと同様に、たとえば銅のめっき膜である。第1の金属柱部51Bと第1の導体層32とが第1の導電性部材44Bおよび導体層接合部35Bにより電気的に接続される。つまり第1の貫通孔36B内において、第1の金属柱部51BのZ方向に延びる表面とプリント基板30とが第1の導電性部材44Bを介して接続される。
図29において第1の金属柱部51Bは、第1の頭部51B1と、第1の柱状部51B2とを有している。第1の頭部51B1は、第1の金属柱部51Bのうち、第1の貫通孔36Bの外部に配置され、絶縁基板10の一方の主表面に沿うXY方向に拡がる部分である。言い換えれば第1の頭部51B1は、第1の金属柱部51Bのうち、図29の第2の導体層33の上側を図の左右方向すなわちY方向に沿って延び拡がっている領域である。さらに言い換えれば第1の頭部51B1は、Z方向の上方に延びる第1の柱状部51B2がプリント基板30の第3の主表面をZ方向の上側に超えて、第1の貫通孔36Bの外側に配置された領域である。第1の柱状部51B2は、第1の金属柱部51Bのうち第1の頭部51B1以外の領域である。第1の柱状部51B2は、第1の頭部51B1(の最下面)から、第1の貫通孔36Bの内部の領域を含むように、第1の貫通孔36Bに沿って延びる領域である。第1の柱状部51B2はたとえば円柱形を有するがこれに限られない。なお第1の柱状部51B2は金属材料からなる部分が筒状に延び、平面視における中央部が空洞となっていてもよい(図16~図19の第1の金属柱部51Aおよび第2の金属柱部52A参照)。あるいは第1の柱状部51B2はその全体が金属材料からなり、平面視における中央部を含む全体が金属材料で充填された態様であってもよい。したがって第1の頭部51B1は、第1の貫通孔36Bの外部にて第1の柱状部51B2の延びる方向における一方の端部(最上部)に繋がるように配置される。
すなわち第1の柱状部51B2は、第1の頭部51B1からその下側に延び、第1の貫通孔36B内の領域を通るように形成されている。したがって第1の金属柱部51Bは第1の柱状部51B2により、プリント基板30を、第2の導体層33の最上面から第1の導体層32の最下面まで貫通している。言い換えれば第1の金属柱部51Bは、プリント基板30の全体をZ方向に延びるように貫通している。第1の柱状部51B2は、第1の貫通孔36B内に含まれていればよく、第1の貫通孔36Bの下側(外側)の領域まで延びてもよい。第1の貫通孔36BはZ方向に沿って延びているため、第1の柱状部51B2もZ方向に沿って延びている。したがってここでは、第1の金属柱部51Bのうち、第1の貫通孔36Bより上側に配置される領域はその全体が第1の頭部51B1である。またここでは、第1の金属柱部51Bのうち、第1の貫通孔36B内およびその下側に配置される領域はその全体が第1の柱状部51B2である。
特に図29では、第2の導電性部材43Bが、第1の金属柱部51Bと、信号電極21cとの双方に接触している。言い換えれば図29では、第1の金属柱部51Bは、プリント基板30の上側の第1の頭部51B1から、第1の貫通孔36B外(下側)にある信号電極21c上の第2の導電性部材43Bまで、Z方向に延びている。すなわちたとえばはんだからなる第2の導電性部材43Bにより、第1の金属柱部51Bと信号電極21cとが接合されている。さらに言い換えれば図29では、信号電極21cと、第1の金属柱部51Bとが、第2の導電性部材43Bを介して接続される。このため第1の金属柱部51BのZ方向についての絶縁基板10側の端部は信号電極21cと間隔をあけて配置されている。また図25では、主電極21bとプリント基板30とが、はんだ層としての第3の導電性部材42を介して接続される。
以上により第1の金属柱部51Bは、半導体素子21の信号電極21cと、これに対向するプリント基板30の第1の導体層32とを電気的に接続する導体として機能する。つまり半導体素子21の信号電極21cと、これに対向するプリント基板30の第1の導体層32とが、第2の導電性部材43B、第1の金属柱部51B、第1の導電性部材44Bおよび導体層接合部35Bを介して、電気的に接続される。
その他、第1の金属柱部51Bにおいては、第1の頭部51B1は、第1の柱状部51B2よりも、一方の主表面に沿う図29の左右方向の幅が大きい。言い換えれば第1の金属柱部51Bは、第1の柱状部51B2がたとえば円柱形である場合の外径、および第1の貫通孔36Bがたとえば円筒形である場合の内径よりも平面視における径が大きい、第1の頭部51B1が形成されている。なおこれは第1の頭部51B1が円形の平面形状を有する場合の例である。また第1の金属柱部51Bにおいては、第1の頭部51B1は第2の導体層33の表面と接触するように配置されている。これにより第1の頭部51B1はプリント基板30の上側に配置される。
次に、電力用半導体装置120においては、電力用半導体装置100の第2の欠落部37Aの代わりに複数の第2の貫通孔37Bが形成されている。第2の貫通孔37Bは、第1の導体層32とコア材31と第2の導体層33とが部分的に欠落された領域が、第1の導体層32とコア材31と第2の導体層33とを貫通するように形成されている。この点において本実施の形態は、第1の欠落部36Aが第1の導体層32を貫通しコア材31を露出するように形成される実施の形態1と異なる。第2の貫通孔37Bは、プリント基板30において、第1の貫通孔36Bと互いに間隔をあけて複数、形成されている。
特に図30を参照して、絶縁基板10の第3の導体層13の表面上には、導電性部材40としての第5の導電性部材45Bが形成されている。第2の貫通孔37B内には、導体層接合部35Boと、導電性部材40としての第4の導電性部材46Bが配置されている。さらに複数の第2の貫通孔37Bのそれぞれの内部には第2の金属柱部52Bが配置されている。すなわち第2の貫通孔37B内には、第2の金属柱部52Bと、第4の導電性部材46Bとの双方が配置されている。言い換えれば、第2の貫通孔37B内は、第2の金属柱部52Bと、第4の導電性部材46Bと、導体層接合部35Boとにより充填されている。複数の第2の金属柱部52Bは、絶縁基板10からプリント基板30までZ方向に延びている。より詳しくは、複数の第2の金属柱部52Bのそれぞれは、複数の第2の貫通孔37Bのそれぞれの内部から、プリント基板30の絶縁基板10と反対側の第3の主表面を超えて、第2の貫通孔37Bの外側まで、Z方向に延びている。第2の金属柱部52Bは、Z方向についての絶縁基板10側の端部が、絶縁基板10の一方の主表面(たとえば第3の導体層13の最上面)に接触している。
第4の導電性部材46Bはたとえばはんだからなる。導体層接合部35Boは、第1の導体層32および第2の導体層33とは独立に第2の貫通孔37Bの内壁面上に形成されている。これにより導体層接合部35Boは、第1の導体層32と第2の導体層33とを電気的および機械的に接合する。導体層接合部35Boは導体層接合部35A,35Bと同様に、たとえば銅のめっき膜である。第2の金属柱部52Bの側面から第2の貫通孔37Bの内壁面までの領域は、第4の導電性部材46Bおよび導体層接合部35Boにより充填される。第2の金属柱部52Bと第1の導体層32とが第4の導電性部材46Bおよび導体層接合部35Boにより電気的に接続される。より詳しくは、第2の貫通孔37B内において、第2の金属柱部52BのZ方向に延びる表面とプリント基板30とが、第4の導電性部材46Bを介して接続される。
図30において第2の金属柱部52Bは、第2の頭部52B1と、第2の柱状部52B2とを有している。第2の頭部52B1は、第2の金属柱部52Bのうち、第2の貫通孔37Bの外部に配置され、絶縁基板10の一方の主表面に沿うXY方向に拡がる部分である。言い換えれば第2の頭部52B1は、第2の金属柱部52Bのうち、図30の第2の導体層33の上側を図の左右方向すなわちY方向に沿って延び拡がっている領域である。さらに言い換えれば第2の頭部52B1は、Z方向の上方に延びる第2の柱状部52B2がプリント基板30の第3の主表面をZ方向の上側に超えて、第2の貫通孔37Bの外側に配置された領域である。第2の柱状部52B2は、第2の金属柱部52Bのうち第2の頭部52B1以外の領域である。第2の柱状部52B2は、第2の頭部52B1(の最下面)から、第2の貫通孔37Bの内部の領域を含むように、第2の貫通孔37Bに沿って延びる領域である。第2の柱状部52B2はたとえば円柱形を有するがこれに限られない。したがって第2の頭部52B1は、第2の貫通孔37Bの外部にて第2の柱状部52B2の延びる方向における一方の端部(最上部)に繋がるように配置される。
すなわち第2の柱状部52B2は、第2の頭部52B1からその下側に延び、第2の貫通孔37B内の領域を通るように形成されている。したがって第2の金属柱部52Bは第2の柱状部52B2により、プリント基板30を、第2の導体層33の最上面から第1の導体層32の最下面まで貫通している。言い換えれば第2の金属柱部52Bは、プリント基板30の全体をZ方向に延びるように貫通している。第2の柱状部52B2は、第2の貫通孔37B内に含まれていればよく、第2の貫通孔37Bの下側(外側)の領域まで延びてもよい。第2の貫通孔37BはZ方向に沿って延びているため、第2の柱状部52B2もZ方向に沿って延びている。したがってここでは、第2の金属柱部52Bのうち、第2の貫通孔37Bより上側に配置される領域はその全体が第2の頭部52B1である。またここでは、第2の金属柱部52Bのうち、第2の貫通孔37B内およびその下側に配置される領域はその全体が第2の柱状部52B2である。第2の柱状部52B2の最下部には絶縁基板10の第3の導体層13が接合されている。
このように絶縁基板10からプリント基板30まで、コア材31の第1の主表面に交差するZ方向に延びる第2の金属柱部52Bが複数配置されている。ここでは特に、第2の柱状部52B2により、複数の第2の金属柱部52Bのそれぞれは、複数の第2の貫通孔37Bのそれぞれの内部から、第2の貫通孔37Bの外側に配置される絶縁基板10の第3の導体層13まで、コア材31の第1の主表面に交差するZ方向に延びる。
特に図30では、第5の導電性部材45Bが、第2の金属柱部52Bと、第3の導体層13との双方に接触している。言い換えれば図30では、第2の金属柱部52Bは、プリント基板30の上側の第2の頭部52B1から、第2の貫通孔37B外(下側)にある第3の導体層13まで、Z方向に延びている。すなわちたとえばはんだからなる第5の導電性部材45Bにより、第2の金属柱部52Bと第3の導体層13とが接合されている。
以上により第2の金属柱部52Bは、第3の導体層13と、これに対向するプリント基板30の第1の導体層32とを電気的に接続する導体として機能する。つまり絶縁基板10の第3の導体層13と、これに対向するプリント基板30の第1の導体層32とが、第5の導電性部材45B、第2の金属柱部52B、第4の導電性部材46Bおよび導体層接合部35Boを介して、電気的に接続される。
その他、第2の金属柱部52Bにおいては、第2の頭部52B1は、第2の柱状部52B2よりも、一方の主表面に沿う図30の左右方向の幅が大きい。言い換えれば第2の金属柱部52Bは、第2の柱状部52B2がたとえば円柱形である場合の外径、および第2の貫通孔37Bがたとえば円筒形である場合の内径よりも平面視における径が大きい、第2の頭部52B1が形成されている。なおこれは第2の頭部52B1が円形の平面形状を有する場合の例である。また第2の金属柱部52Bにおいては、第2の頭部52B1は第2の導体層33の表面と接触するように配置されている。これにより第2の頭部52B1はプリント基板30の上側に配置される。
またその他、複数の第2の貫通孔37Bのそれぞれは、平面視において絶縁基板10の中心に関して互いに点対称となる位置に配置されることが好ましい。第2の金属柱部52Bは第2の貫通孔37B内に配置される。このため複数の第2の金属柱部52Bは、平面視において絶縁基板10の中心に関して互いに点対称となる位置に配置されることが好ましい。
さらに、特に図25に示すように、第1の主表面に交差するZ方向に関して、第2の金属柱部52Bは第1の金属柱部51Bよりも寸法が大きいことが好ましい。なお複数の第1の金属柱部51BのZ方向の寸法はいずれもほぼ等しい。また複数の第2の金属柱部52BのZ方向の寸法もいずれもほぼ等しい。
図31は実施の形態5の第2例の電力用半導体装置の全体を平面視した態様を示す概略平面図である。図32は実施の形態5の第2例の電力用半導体装置のうち、図31のXXXII-XXXII線に沿う部分の概略断面図である。図33は実施の形態5の第2例における図32中の点線で囲まれた部分Eの概略拡大断面図である。図34は実施の形態5の第2例における図32中の点線で囲まれた部分Fの概略拡大断面図である。すなわちXXXII-XXXII線は図1のII-II線に対応する。図32の点線で囲まれた部分Eは、図2の点線で囲まれた部分Aに対応する。図32の点線で囲まれた部分Fは、図2の点線で囲まれた部分Bに対応する。
図31~図34を参照して、本実施の形態の第2例の電力用半導体装置130は、基本的に実施の形態1の第1例の図1~図7と同様の構成を有している。すなわち電力用半導体装置130は、絶縁基板10と、半導体素子21と、プリント基板30とを備える。半導体素子21は絶縁基板10の一方の主表面に接合される。半導体素子21には主電極21bおよび信号電極21cが形成される。プリント基板30は、コア材31と、その半導体素子21側つまり下側の第1の主表面に形成された第1の導体層32と、その上側の第2の主表面に形成された第2の導体層33とを含む。このため同一の構成要素には同一の符号を付しその説明を繰り返さない場合がある。またたとえば後述の第1の貫通孔36Cについての、上記の同一名称であり同一番号が付される第1の貫通孔36Bと同一の特徴についてはその説明を繰り返さない場合がある。このことは同様に名称および符号が付された他の各部材についても同様である。
ただし電力用半導体装置130においては、電力用半導体装置100の第1の欠落部36Aの代わりに、プリント基板30には複数の第1の貫通孔36Cが形成されている。第1の貫通孔36Cは、第1の導体層32とコア材31と第2の導体層33とが部分的に欠落された領域が、第1の導体層32とコア材31と第2の導体層33とを貫通する態様として、形成されている。この点において本実施の形態は、第1の欠落部36Aが第1の導体層32を貫通しコア材31を露出するように形成される実施の形態1と異なる。
特に図33を参照して、半導体素子21の信号電極21cの表面上には、導電性部材40としての第2の導電性部材43Cが形成されている。第1の貫通孔36C内には、導体層接合部35Cと、導電性部材40としての第1の導電性部材44Cとが配置されている。さらに複数の第1の貫通孔36Cのそれぞれの内部には第1の金属柱部51Cが配置されている。すなわち第1の貫通孔36C内には、第1の金属柱部51Cと、第1の導電性部材44Cとの双方が配置されており、さらに導体層接合部35Cが配置されている。言い換えれば、第1の貫通孔36C内は、第1の金属柱部51Cと、第1の導電性部材44Cと、導体層接合部35Cとにより充填されている。
第1の金属柱部51Cは、第1の貫通孔36C内から、プリント基板30の絶縁基板10と反対側の第3の主表面を超えて、第1の貫通孔36Cの外側まで、Z方向に延びている。ここで絶縁基板10と反対側の第3の主表面とは、プリント基板30のZ方向の最上面である第2の導体層33の最上面である。
第1の導電性部材44Cはたとえばはんだからなる。導体層接合部35Cは、第1の導体層32および第2の導体層33とは独立に第1の貫通孔36Cの内壁面上に形成されている。これにより導体層接合部35Cは、第1の導体層32と第2の導体層33とを電気的および機械的に接合する。導体層接合部35Cは導体層接合部35Aと同様に、たとえば銅のめっき膜である。第1の金属柱部51Cと第1の導体層32とが第1の導電性部材44Cおよび導体層接合部35Cにより電気的に接続される。つまり第1の貫通孔36C内において、第1の金属柱部51CのZ方向に延びる表面とプリント基板30とが第1の導電性部材44Cを介して接続される。
図33において第1の金属柱部51Cは、絶縁基板10の一方の主表面上から、第1の貫通孔36C内を貫通し、そこから第1の貫通孔36Cの外側であるプリント基板30の第3の主表面のさらに上方に至るまで、そのX方向およびY方向の幅が一定である。すなわち第1の金属柱部51Cは、第1の貫通孔36C内と第1の貫通孔36Cよりも上側の領域とで幅がほぼ同一となるようにZ方向に沿ってまっすぐ延びている。さらに言い換えれば、図33の第1の金属柱部51Cは、その全体が第1例の電力用半導体装置120における第1の柱状部51B2に相当し、第1の頭部51B1に相当する領域を有さない。この点において電力用半導体装置130は電力用半導体装置120と構成上異なっている。
第1の金属柱部51Cは、絶縁基板10上から、第1の貫通孔36C内を通り、第1の貫通孔36Cの上側に突出する領域まで、その全体が第1の貫通孔36Cに沿ってZ方向に延びている。第1の金属柱部51Cはたとえば円柱形を有するがこれに限られない。第1の金属柱部51Cは金属材料からなる部分が筒状に延び、平面視における中央部が空洞となっていてもよい(図16~図19の第1の金属柱部51Aおよび第2の金属柱部52A参照)。あるいは第1の金属柱部51Cはその全体が金属材料からなり、平面視における中央部を含む全体が金属材料で充填された態様であってもよい。
特に図33では、第2の導電性部材43Cが、第1の金属柱部51Cと、信号電極21cとの双方に接触している。言い換えれば図33では、第1の金属柱部51Cは、プリント基板30の上側に突出した領域から、第1の貫通孔36C外(下側)にある信号電極21c上の第2の導電性部材43Cまで、Z方向に延びている。すなわちたとえばはんだからなる第2の導電性部材43Cにより、第1の金属柱部51Cと信号電極21cとが接合されている。さらに言い換えれば図33では、信号電極21cと、第1の金属柱部51Cとが、第2の導電性部材43Cを介して接続される。このため第1の金属柱部51CのZ方向についての絶縁基板10側の端部は信号電極21cと間隔をあけて配置されている。また図32では、主電極21bとプリント基板30とが、はんだ層としての第3の導電性部材42を介して接続される。
以上により第1の金属柱部51Cは、半導体素子21の信号電極21cと、これに対向するプリント基板30の第1の導体層32とを電気的に接続する導体として機能する。つまり半導体素子21の信号電極21cと、これに対向するプリント基板30の第1の導体層32とが、第2の導電性部材43C、第1の金属柱部51C、第1の導電性部材44Cおよび導体層接合部35Cを介して、電気的に接続される。
次に、電力用半導体装置120においては、電力用半導体装置100の第2の欠落部37Aの代わりに複数の第2の貫通孔37Cが形成されている。第2の貫通孔37Cは、第1の導体層32とコア材31と第2の導体層33とが部分的に欠落された領域が、第1の導体層32とコア材31と第2の導体層33とを貫通するように形成されている。この点において本実施の形態は、第1の欠落部36Aが第1の導体層32を貫通しコア材31を露出するように形成される実施の形態1と異なる。第2の貫通孔37Cは、プリント基板30において、第1の貫通孔36Cと互いに間隔をあけて複数、形成されている。
特に図34を参照して、絶縁基板10の第3の導体層13の表面上には、導電性部材40としての第5の導電性部材45Cが形成されている。第2の貫通孔37C内には、導体層接合部35Coと、導電性部材40としての第4の導電性部材46Cが配置されている。さらに複数の第2の貫通孔37Cのそれぞれの内部には第2の金属柱部52Cが配置されている。すなわち第2の貫通孔37C内には、第2の金属柱部52Cと、第4の導電性部材46Cとの双方が配置されている。言い換えれば、第2の貫通孔37C内は、第2の金属柱部52Cと、第4の導電性部材46Cと、導体層接合部35Coとにより充填されている。複数の第2の金属柱部52Cは、絶縁基板10からプリント基板30までZ方向に延びている。より詳しくは、複数の第2の金属柱部52Cのそれぞれは、複数の第2の貫通孔37Cのそれぞれの内部から、プリント基板30の絶縁基板10と反対側の第3の主表面を超えて、第2の貫通孔37Cの外側まで、Z方向に延びている。第2の金属柱部52Cは、Z方向についての絶縁基板10側の端部が、絶縁基板10の一方の主表面(たとえば第3の導体層13の最上面)に接触している。
第4の導電性部材46Cはたとえばはんだからなる。導体層接合部35Coは、第1の導体層32および第2の導体層33とは独立に第2の貫通孔37Cの内壁面上に形成されている。これにより導体層接合部35Coは、第1の導体層32と第2の導体層33とを電気的および機械的に接合する。導体層接合部35Coは導体層接合部35A,35Cと同様に、たとえば銅のめっき膜である。第2の金属柱部52Cの側面から第2の貫通孔37Cの内壁面までの領域は、第4の導電性部材46Cおよび導体層接合部35Coにより充填される。第2の金属柱部52Cと第1の導体層32とが第4の導電性部材46Cおよび導体層接合部35Coにより電気的に接続される。より詳しくは、第2の貫通孔37C内において、第2の金属柱部52CのZ方向に延びる表面とプリント基板30とが、第4の導電性部材46Cを介して接続される。
図34において第2の金属柱部52Cは、絶縁基板10の一方の主表面上から、第2の貫通孔37C内を貫通し、そこから第2の貫通孔37Cの外側であるプリント基板30の第3の主表面のさらに上方に至るまで、そのX方向およびY方向の幅が一定である。すなわち第2の金属柱部52Cは、第2の貫通孔37C内と第2の貫通孔37Cよりも上側の領域とで幅がほぼ同一となるようにZ方向に沿ってまっすぐ延びている。さらに言い換えれば、図34の第2の金属柱部52Cは、その全体が第1例の電力用半導体装置120における第2の柱状部52B2に相当し、第2の頭部52B1に相当する領域を有さない。この点において電力用半導体装置130は電力用半導体装置120と構成上異なっている。
第2の金属柱部52Cは、絶縁基板10上から、第2の貫通孔37C内を通り、第2の貫通孔37Cの上側に突出する領域まで、その全体が第2の貫通孔37Cに沿ってZ方向に延びている。第2の金属柱部52Cはたとえば円柱形を有するがこれに限られない。第2の金属柱部52Cは金属材料からなる部分が筒状に延び、平面視における中央部が空洞となっていてもよい(図16~図19の第1の金属柱部51Aおよび第2の金属柱部52A参照)。あるいは第2の金属柱部52Cはその全体が金属材料からなり、平面視における中央部を含む全体が金属材料で充填された態様であってもよい。
このように絶縁基板10からプリント基板30まで、コア材31の第1の主表面に交差するZ方向に延びる第2の金属柱部52Cが複数配置されている。ここでは特に、複数の第2の金属柱部52Cのそれぞれは、複数の第2の貫通孔37Cのそれぞれの内部から、第2の貫通孔37Cの外側に配置される絶縁基板10の第3の導体層13まで、コア材31の第1の主表面に交差するZ方向に延びる。
特に図34では、第5の導電性部材45Cが、第2の金属柱部52Cと、第3の導体層13との双方に接触している。言い換えれば図34では、第2の金属柱部52Cは、プリント基板30の上側に突出した領域から、第2の貫通孔37C外(下側)にある第3の導体層13まで、Z方向に延びている。すなわちたとえばはんだからなる第5の導電性部材45Cにより、第2の金属柱部52Cと第3の導体層13とが接合されている。
以上により第2の金属柱部52Cは、第3の導体層13と、これに対向するプリント基板30の第1の導体層32とを電気的に接続する導体として機能する。つまり絶縁基板10の第3の導体層13と、これに対向するプリント基板30の第1の導体層32とが、第5の導電性部材45C、第2の金属柱部52C、第4の導電性部材46Cおよび導体層接合部35Coを介して、電気的に接続される。
またその他、複数の第2の貫通孔37Cのそれぞれは、平面視において絶縁基板10の中心に関して互いに点対称となる位置に配置されることが好ましい。第2の金属柱部52Cは第2の貫通孔37C内に配置される。このため複数の第2の金属柱部52Cは、平面視において絶縁基板10の中心に関して互いに点対称となる位置に配置されることが好ましい。
さらに、特に図32に示すように、第1の主表面に交差するZ方向に関して、第2の金属柱部52Cは第1の金属柱部51Cよりも寸法が大きいことが好ましい。なお複数の第1の金属柱部51CのZ方向の寸法はいずれもほぼ等しい。また複数の第2の金属柱部52CのZ方向の寸法もいずれもほぼ等しい。
その他、実施の形態5の第2例の電力用半導体装置130は以下の構成を有する。複数の第1の金属柱部51Cおよび複数の第2の金属柱部52CのそれぞれがZ方向についてプリント基板30の貫通孔のそれぞれの外側に配置される部分は、絶縁基板10側つまり下側に延びる第1の長さよりも、プリント基板30の貫通孔の外側にて絶縁基板10と反対側つまり上側に延びる第2の長さの方が大きい。すなわち図33において、第1の金属柱部51Cがプリント基板30の外側にてそのZ方向の下側に延びる長さH1よりも、そのZ方向の上側に延びる長さH2の方が大きい。具体的には、長さH1は0.5mm程度と短い。これに対し長さH2はたとえば1mm以上3mm以下程度であり、その中でも1.5mm以上2mm以下であることがより好ましい。同様に、図34において、第2の金属柱部52Cがプリント基板30の外側にてそのZ方向の下側に延びる長さH3よりも、そのZ方向の上側に延びる長さH2の方が大きい。具体的には、長さH3は0.5mm程度、またはそれよりもさらに短い。これに対し長さH2はたとえば1mm以上3mm以下程度であり、その中でも1.5mm以上2mm以下であることがより好ましい。
ここでは第1の金属柱部51Cと第2の金属柱部52CとのZ方向の最上部の高さがほぼ等しいことが好ましい。すなわち図33に示すように、複数の第1の金属柱部51Cのそれぞれがプリント基板30の第3の主表面から第1の貫通孔36Cの外側をZ方向に延びる長さをH2とする。このとき図34に示すように、複数の第2の金属柱部52Cのそれぞれがプリント基板30の第3の主表面から第2の貫通孔37Cの外側をZ方向に延びる長さもH2となる。このように第1の金属柱部51Cと第2の金属柱部52Cとがプリント基板30から上方に突出する長さが等しいことが好ましい。
図35は実施の形態5の第2例における図32中の点線で囲まれた部分Fの第1変形例の概略拡大断面図である。図35を参照して、当該第1変形例での電力用半導体装置130の部分Fの第2の金属柱部52Cは、基本的に図31~図34と同様である。ただし図35の第2の金属柱部52Cは、たとえば図21の第2の金属柱部52Aと同様の特徴を有している。すなわち第2の金属柱部52Cは、Z方向に関する少なくとも一部において、プリント基板30側から絶縁基板10側に向けて、一方の主表面に沿うY方向(X方向)の寸法が漸次小さくなる。一方、第1の導体層32、コア材31および第2の導体層33の欠落による第2の貫通孔37C内には、図34と同様に導体層接合部35Coと、導電性部材40としての第4の導電性部材46Cとが配置されている。このような構成であってもよい。
また図35では第2の金属柱部52Cについて説明したが、これに限らず、実施の形態5の第2例の第1変形例では、第1の金属柱部51Cについても同様の構成を有してもよい。すなわち第1の金属柱部51Cは、たとえば図20の第1の金属柱部51Aと同様に、Z方向に関する少なくとも一部において、プリント基板30側から絶縁基板10側に向けて、一方の主表面に沿うY方向(X方向)の寸法が漸次小さくなる。このような構成であってもよい。
図36は実施の形態5の第2例における図32中の点線で囲まれた部分Fの第2変形例の概略拡大断面図である。図36を参照して、当該第2変形例での電力用半導体装置130の部分Fの第2の金属柱部52Cは、基本的に図31~図34と同様である。ただし図36の第2の金属柱部52Cは、たとえば図23の第2の金属柱部52Aと同様の特徴を有している。すなわち絶縁基板10の一方すなわち上側の主表面に、たとえば第3の導体層13が部分的に欠落された凹部38Cが形成されている。なお凹部38CはZ方向について、絶縁層11の少なくとも一部を欠落してもよいし、さらにその下の第4の導体層12の少なくとも一部を欠落してもよい。第2の金属柱部52CのZ方向についての絶縁基板10側(下側)の端部は凹部38C内に配置されている。
凹部38C内には、第2の金属柱部52Cの他に、第5の導電性部材47Cが配置されている。したがって凹部38C内は、第2の金属柱部52Cと、第5の導電性部材47Cとにより充填されている。第5の導電性部材47Cはたとえばはんだからなり、第2の金属柱部52Cの側面から凹部38Cの内壁面までの領域を充填する。第2の金属柱部52Cと第3の導体層13とが第5の導電性部材47Cにより電気的に接続される。なお凹部38Cは、一般公知のエッチング工程または切削工程を用いて、第3の導体層13を部分的に除去することにより形成される。一方、第1の導体層32、コア材31および第2の導体層33の欠落による第2の貫通孔37C内には、図35と同様に導体層接合部35Coと、第4の導電性部材46Cとが配置される。このような構成であってもよい。
なお図35および図36はいずれも実施の形態5の第2例の電力用半導体装置130を前提としている。しかし実施の形態5の第1例の電力用半導体装置120の第2の金属柱部52Bおよび第1の金属柱部51Bが、図35および図36と同様の特徴を有してもよい。
図37は、実施の形態5の第3例の電力用半導体装置の全体を平面視した態様を示す概略平面図である。図38は、図37の電力用半導体装置のうち、特に半導体素子の配置された部分の概略平面図である。図39は、図37の電力用半導体装置のうち、特にプリント基板のコア材およびそのZ方向下側の導体層の態様を示す概略平面図である。図40は、図37の電力用半導体装置のうち、特にプリント基板のコア材およびそのZ方向上側の導体層の態様を示す概略平面図である。図37、図38、図39、図40は、それぞれ実施の形態1の第1例の図1、図3、図4、図5に対応するとともに、それぞれ実施の形態5の第1例の図24、図26、図27、図28に対応する。
図37~図40を参照して、実施の形態5の第3例の電力用半導体装置121は、基本的に第1例の電力用半導体装置120と同様の構成を有するため、同一の構成要素には同一の符号を付し、機能等が同一である限りその説明を繰り返さない。ただし図8~図11においては、複数の第2の金属柱部52Bのうちの1つは、平面視におけるプリント基板30の中央を含むように配置されている。つまり複数の第2の貫通孔37Bのうちの1つが、平面視におけるプリント基板30の中央を含むように形成されている。その中央の第2の貫通孔37Bの内部から、絶縁基板10まで、Z方向に延びるように第2の金属柱部52Bが配置される。このような構成であってもよい。
図41は、実施の形態5の第4例の電力用半導体装置の全体を平面視した態様を示す概略平面図である。図42は、図41の電力用半導体装置のうち、特に半導体素子の配置された部分の概略平面図である。図43は、図41の電力用半導体装置のうち、特にプリント基板のコア材およびそのZ方向下側の導体層の態様を示す概略平面図である。図44は、図41の電力用半導体装置のうち、特にプリント基板のコア材およびそのZ方向上側の導体層の態様を示す概略平面図である。図41、図42、図43、図44は、それぞれ実施の形態5の第1例の図24、図26、図27、図28に対応するとともに、それぞれ実施の形態5の第3例の図37、図38、図39、図40に対応する。
図41~図44を参照して、実施の形態5の第4例の電力用半導体装置131は、基本的に第2例の電力用半導体装置130と同様の構成を有するため、同一の構成要素には同一の符号を付し、機能等が同一である限りその説明を繰り返さない。このことは以下の各例についても同様である。ただし図41~図44においては、複数の第2の金属柱部52Cのうちの1つは、平面視におけるプリント基板30の中央を含むように配置されている。つまり複数の第2の貫通孔37Cのうちの1つが、平面視におけるプリント基板30の中央を含むように形成されている。その中央の第2の貫通孔37Cの内部から、絶縁基板10まで、Z方向に延びるように第2の金属柱部52Cが配置される。このような構成であってもよい。
次に図45~図48を用いて、本実施の形態の電力用半導体装置120の製造方法について説明する。なお以下においては、電力用半導体装置120の製造方法のうち、特に絶縁基板10とプリント基板30とを形成し、絶縁基板10とプリント基板30とを接合する工程を中心に説明する。なお図45~図48はすべて図25と同様に図24のXXV-XXV線に沿う部分の概略断面図として示している。しかし図45および図46においては他の図と異なり、Z方向すなわち上下が逆転している。
図45は、実施の形態5の電力用半導体装置の製造方法の第1工程を示す、図24のXXV-XXV線に沿う部分の概略断面図である。図45を参照して、コア材31と、第1の導体層32と、第2の導体層33とを含むプリント基板30が準備される。プリント基板30には、第1の導体層32、コア材31および第2の導体層33が部分的に欠落された第1の貫通孔36Bおよび第2の貫通孔37Bが形成される。本実施の形態においてはこの工程により、第1の導体層32、コア材31および第2の導体層33からなるプリント基板30の全体が貫通するように除去されることで、第1の貫通孔36Bおよび第2の貫通孔37Bが形成される。以上のようにプリント基板30が準備される工程においては、プリント基板30を購入後に第1の貫通孔36Bおよび第2の貫通孔37Bが形成されてもよい。あるいはプリント基板30が準備される工程では、既に第1の貫通孔36Bおよび第2の貫通孔37Bが形成されたプリント基板30を購入してもよい。
次に、図45に示すように、第1の貫通孔36Bの内壁面上に導体層接合部35Bが形成される。これと同時に、第2の貫通孔37Bの内壁面上に導体層接合部35Cが形成される。導体層接合部35B,35Cは、ホール34の内壁面上への導体層接合部35Aと同時に、たとえばめっき工程により形成される。導体層接合部35A,35B,35Cはたとえば銅の薄膜である。
次に、図45に示すように、第1の貫通孔36B内から第1の貫通孔36Bの外側まで延びるように、第1の金属柱部51Bが配置される。第1の金属柱部51Bは、第1の頭部51B1と第1の柱状部51B2とを有する部材として形成される。形成された第1の金属柱部51Bは、第1の頭部51B1の平面視における外側の領域が第2の導体層33に接触するように、第1の貫通孔36B内に挿入される。
上記と同様に、図45に示すように、第2の貫通孔37B内から第2の貫通孔37Bの外側まで延びるように、第2の金属柱部52Bが配置される。第2の金属柱部52Bは、第2の頭部52B1と第2の柱状部52B2とを有する部材として形成される。形成された第2の金属柱部52Bは、第2の頭部52B1の平面視における外側の領域が第2の導体層33に接触するように、第2の貫通孔37B内に挿入される。
なお第1の金属柱部51Bの平面視における第1の柱状部51B2の外周面は、第1の貫通孔36Bの内壁面およびその上の導体層接合部35Bと隙間をあけることが可能な程度に、第1の貫通孔36Bの内壁面よりも小さいことが好ましい。第2の貫通孔37Bと第2の金属柱部52Bとの関係についても上記と同様である。
図46は、実施の形態5の電力用半導体装置の製造方法の第2工程を示す、図24のXXV-XXV線に沿う部分の概略断面図である。図46を参照して、次に、第1の貫通孔36B内、すなわち第1の貫通孔36Bの内壁面および第1の頭部51B1に囲まれた空間部分には、第1の導電性部材44B(図25、図29参照)を形成するためのペースト状はんだが注入される。また第2の貫通孔37B内、すなわち第2の貫通孔37Bの内壁面などに囲まれた空間部分には、第4の導電性部材46B(図25、図30参照)を形成するためのペースト状はんだが注入される。
その後、上記のプリント基板30に対し、はんだ付け装置などでリフロー工程がなされる。これにより図46に示すように第1の貫通孔36B内のペースト状はんだは第1の導電性部材44Bとして固化し、第2の貫通孔37B内のペースト状はんだは第4の導電性部材46Bとして固化する。これにより第1の貫通孔36B内には、第1の金属柱部51Bと、第1の貫通孔内導電性部材としての第1の導電性部材44Bと、導体層接合部35Bとが配置されるように形成される。第1の貫通孔36B内において第1の金属柱部51BのZ方向に延びる表面とプリント基板30とが、第1の導電性部材44Bを介して接続されるように形成される。同様に、第2の貫通孔37B内には、第2の金属柱部52Bと、第1の貫通孔内導電性部材としての第4の導電性部材46Bと、導体層接合部35Boとが配置されるように形成される。第2の貫通孔37B内において第2の金属柱部52BのZ方向に延びる表面とプリント基板30とが、第4の導電性部材46Bを介して接続されるように形成される。
なお実施の形態1においては第1の欠落部36Aなどの内部に導体層接合部35Bは形成されないのに対し、本実施の形態においては第1の貫通孔36Bなどの内部に導体層接合部35Bが形成される。この理由は以下の通りである。実施の形態1ではプリント基板30のうち欠落されるのは第1の導体層32のみであるため、コア材31の露出部を底面とした空間領域に先にペースト状はんだ44dを供給した後に第1の金属柱部51Aが配置されてもよい。これに対して本実施の形態ではプリント基板30全体が貫通されるため、ペースト状はんだ44dの供給領域を設けるために、ペースト状はんだの供給前に、第1の頭部51B1を底面とする第1の金属柱部51Bを挿入する必要がある。第1の金属柱部51Bの挿入により第1の頭部51B1が第1の貫通孔36Bとしての底面となるため、底面および第1の貫通孔36Bの内壁面とからなる収納領域に、ペースト状はんだなどを溜めることができる。
本実施の形態においては、第1の金属柱部51Bがペースト状はんだの供給前に第1の貫通孔36Bに挿入されるためには、第1の貫通孔36Bの内壁面との隙間が必要となる。しかしあまり隙間が大きくなると多量のペースト状はんだでこれを埋めることが必要となるが、そのようなことは困難である。十分なペースト状はんだが供給されなければ、固化後に形成される第1の導電性部材44Bなどに意図せぬ空洞が生じる恐れがある。仮に意図せぬ空洞が生じればその内部の空気が膨張して破壊の要因となり得る。さらに第1の金属柱部51Bの表面積に対して第1の導電性部材44Bの体積が少なければ、第1の導電性部材44Bによる接合部の強度が弱くなる問題も生じ得る。そこで上記隙間を少なくし、意図せぬ空洞の発生を抑制し、接合部の強度を高めるために、第1の貫通孔36Bの内壁面上にめっき膜としての導体層接合部35Bが形成される。
また、固化後に形成される第1の導電性部材44Bはコア材31に接触しない。このため、第1の導電性部材44Bとコア材31との間に空洞が生じる恐れがある。そこでこのような空洞の発生を抑制するために、コア材31を含むプリント基板30全体の、第1の貫通孔36Bなどの内壁面に導体層接合部35Bなどが形成される。
さらに、たとえば上記実施の形態1の図13の説明部に記した、糸はんだをはんだ付けロボットなどで供給する方式が本実施の形態に適用されてもよい。ただしその場合は以下の問題が生じ得る。このような方式では、溶融したはんだをたとえば第1の金属柱部51Bと第1の貫通孔36Bとの隙間に供給して第1の導電性部材44Bを形成することになる。このためはんだが濡れないコア材31が露出していれば、第1の金属柱部51Bと第1の貫通孔36Bとの隙間の全体にはんだを供給できなくなり、空洞が生じる恐れがある。そこでこのような空洞の発生を抑制するために、コア材31を含むプリント基板30全体の、第1の貫通孔36Bなどの内壁面に導体層接合部35Bなどが形成される。
図47は、実施の形態5の電力用半導体装置の製造方法の第3工程を示す、図24のXXV-XXV線に沿う部分の概略断面図である。図47を参照して、図14と同様の処理がなされる。すなわち絶縁基板10の一方の主表面上、すなわち第3の導体層13上に、たとえばゲート電極としての信号電極21c(図29参照)が形成された半導体素子21が接合される。このような絶縁基板10が準備される。上記絶縁基板10が準備される工程においては、絶縁基板10を購入後に半導体素子21が接合されてもよく、あるいは既に半導体素子21が接合された絶縁基板10を購入してもよい。また同第3の導体層13上には、半導体素子21と間隔をあけて、ダイオード22が接合される。基本的に図47に示す処理は図14と同様であるため詳細な説明を繰り返さない。
なお図47の工程は、図45および図46の工程の後にされてもよいが、図45および図46の工程の前にされてもよい。
図48は、実施の形態5の電力用半導体装置の製造方法の第4工程を示す、図24のXXV-XXV線に沿う部分の概略断面図である。図48を参照して、図15と同様の処理がなされる。すなわちプリント基板30が絶縁基板10の上側に対向するように配置される。このとき、信号電極21c(図6参照)は、その上に塗布された欠落部外導電性部材としてのペースト状はんだ43d(図47参照)を介して、図46の工程にてプリント基板30に接合された第1の金属柱部51Bの最下部を接続するようにされる。言い換えれば第1の金属柱部51Bと信号電極21cとが、第1の貫通孔外導電性部材としての第2の導電性部材43Bを介して接合される。さらにこれと同時にペースト状はんだ45d(図47参照)は第5の導電性部材45Bとして固定される。これにより第2の金属柱部52Bと、絶縁基板10の一方の主表面としての第3の導体層13とが、第2の貫通孔外導電性部材としての第5の導電性部材45Bを介して接合される。ただし絶縁基板10の上記一方の主表面は第3の導体層13に限られない。たとえば第3の導体層13に凹部が形成され絶縁層11の主表面が露出する場合には、当該絶縁層11の主表面が第5の導電性部材45Bなどを介して第2の金属柱部52Bと接続されてもよい。この場合、凹部内に第2の金属柱部52Bの端部が挿入された態様となる。その他、基本的に図48に示す処理は図15と同様であるため詳細な説明を繰り返さない。
以上の図45~図48は、電力用半導体装置120の製造方法を示している。しかしたとえば電力用半導体装置130の製造方法についても、基本的には図45~図48と同様の工程が用いられる。電力用半導体装置130の製造方法においては、第1の金属柱部51Bおよび第2の金属柱部52Bの代わりに、第1の金属柱部51Cおよび第2の金属柱部52Cが用いられる。他の部材においても同様に、図45~図48中のBが全てCに置き換えられる。具体的には、図45において、コア材31と第1の導体層32と第2の導体層33とを含み、これらを貫通する第1の貫通孔36Cが形成されたプリント基板30が準備される。第1の貫通孔36C内から第1の貫通孔36Cの外部まで延びるように第1の金属柱部51Cが配置される。プリント基板30が準備される工程においては、プリント基板30を購入後に第1の貫通孔36Bおよび第2の貫通孔37Bが形成されてもよい。あるいはプリント基板30が準備される工程では、既に第1の貫通孔36Bおよび第2の貫通孔37Bが形成されたプリント基板30を購入してもよい。図46においては第1の貫通孔36C内に第1の金属柱部51Cと第1の導電性部材44Cとの双方が配置される。第1の貫通孔36C内において第1の金属柱部51CのZ方向に延びる表面とプリント基板30とが第1の導電性部材44Cを介して接続される。図47においては、信号電極21cが形成された半導体素子21を一方の主表面上に接合した絶縁基板10が準備される。上記絶縁基板10が準備される工程においては、絶縁基板10を購入後に半導体素子21が接合されてもよく、既に半導体素子21が接合された絶縁基板10を購入してもよい。図48においては信号電極21cに第2の導電性部材43Cを介して第1の金属柱部51Cが接続され、絶縁基板10の一方の主表面に第5の導電性部材45Cを介して第2の金属柱部52Cを接続するように、プリント基板30が絶縁基板10に対向され接合される。
ただし、第1の金属柱部51Bには第1の頭部51B1が存在し、第2の金属柱部52Bには第2の頭部52B1が存在する。これに対し、第1の金属柱部51Cおよび第2の金属柱部52Cには頭部が存在しないたとえば円柱形である。このため電力用半導体装置130の製造においては、ペースト状はんだ44dの供給領域を設けるために、図示されない治具が用いられる。この治具は、図46において第1の金属柱部51Cおよび第2の金属柱部52CがX方向、Y方向、Z方向について位置ずれしないよう拘束する。
また電力用半導体装置130の製造方法においては、ペースト状はんだ44dを用いる以外の方法として、次の方法が用いられてもよい。第1の金属柱部51Cと第2の金属柱部52Cの配置されるX方向、Y方向、Z方向の位置が治具で拘束される。この状態で、はんだごてで糸状はんだを溶融した溶融状はんだが、供給される。当該溶融状はんだが自然空冷で凝固される。これにより、第1の金属柱部51Cおよび第2の金属柱部52Cがプリント基板30に接続される。
次に、本実施の形態の作用効果について説明する。
本実施の形態の電力用半導体装置120においては、第1の貫通孔36Bは、第1の導体層32とコア材31と第2の導体層33とが部分的に欠落された領域が第1の導体層32とコア材31と第2の導体層33とを貫通するように形成されている。このため実施の形態1のように第1の欠落部36Aが第1の導体層32のみが部分的に欠落された構成である場合に比べ、第1の貫通孔36B内からその外側までZ方向に延びる第1の金属柱部51Bの配置位置が高精度に決められる。ここでの配置位置とはX方向およびY方向の座標位置を意味する。第1の貫通孔36Bは第1の欠落部36AよりもZ方向に長く、第1の金属柱部51Bは第1の金属柱部51AよりもZ方向の長い距離を第1の貫通孔36Bの内壁面に囲まれるためである。このため本実施の形態によれば、実施の形態1よりもさらに、第1の金属柱部51Bと信号電極21cとの相対的な位置ずれが減少し、両者間のオープン不良を抑制し、電力用半導体装置120を安定に生産することができる。また第1の金属柱部51Bの位置精度を実施の形態1よりもさらに高めることにより、プリント基板30を絶縁基板10に対していっそう高い位置精度で接合できる。
本実施の形態においては第1の金属柱部51Bが、第1の導体層32のみならず、コア材31および第2の導体層33を貫通する。これにより、第1の金属柱部51Aが第1の導体層32のみを貫通する実施の形態1に比べて、第1の金属柱部51Bの第1の貫通孔36B内への挿入および導体層接合部35Bによる接合が容易となる。このため本実施の形態によれば実施の形態1などに比べて電力用半導体装置120の生産性を向上できる。
さらに第1の貫通孔36Bは第1の欠落部36AよりもZ方向に長く延びる。このため本実施の形態では、実施の形態1に比べて、第1の金属柱部51Bに第1の導電性部材44Bが付着し他の部材と接合する部分の面積が増加する。これにより本実施の形態では実施の形態1に比べて、電力用半導体装置100の温度サイクルの信頼性がいっそう向上する。
本実施の形態の第1の金属柱部51Bは、第1の貫通孔36Bの外部に配置され一方の主表面に沿う方向に拡がる第1の頭部51B1と、第1の頭部51B1以外の領域であり第1の頭部51B1から第1の貫通孔36Bの内部を含み第1の貫通孔36Bに沿って延びる第1の柱状部51B2とを含む。第1の頭部51B1は第1の柱状部51B2よりも一方の主表面に沿う図29の左右方向の幅が大きい。これにより、第1の柱状部51B2が第1の貫通孔36B内を貫通するように配置された状態で、第1の頭部51B1は第2の導体層33の表面に接触することができる。第1の頭部51B1が第1の柱状部51B2に対して幅方向に突出した部分が第2の導体層33の表面に接触できるためである。このため、第1の金属柱部51Bの一方の端面、たとえば最下面がコア材31の主表面に対して傾くように固定されることが抑制できる。
仮に第1の金属柱部51Bの一方の端面、たとえば最下面がコア材31の主表面に対して傾くように固定されれば、第1の金属柱部51Bの第1の柱状部51B2の最下面が、信号電極21cに対して部分的に上側に浮かぶように固定される場合がある。このようになれば、第1の金属柱部51Bと信号電極21cとがオープン不良を起こす恐れがある。そこで第1の頭部51B1の最も第1の柱状部51B2側(図29の下側)の端面が第2の導体層33の表面に接触するように配置されれば、上記のような第1の柱状部51B2のZ方向に対する傾いた固定が抑制される。これにより、第1の金属柱部51Bと信号電極21cとの間のオープン不良が抑制される。
その他、第1の頭部51B1は第2の導体層33の表面と接触するように配置されることにより、以下のような効果も奏する。第1の頭部51B1が第2の導体層33の最上面に沿うように接触すれば、第1の柱状部51B2が第1の貫通孔36Bの外の第1の頭部51B1からZ方向に沿って延びる長さのばらつきを少なくすることができる。また複数の第1の金属柱部51BのZ方向寸法をすべて一定とすることにより、複数の第1の金属柱部51Bのそれぞれがプリント基板30から下側に延びる長さをすべて一定とすることができる。言い換えれば、第1の金属柱部51BのX方向およびY方向のみならずZ方向の位置精度も高めることができる。これにより絶縁基板10とプリント基板30との間のギャップを一定とすることができる。
本実施の形態においても第1の金属柱部51Bのみならず、第2の金属柱部52Bが複数配置される。プリント基板30には、第1の導体層32とコア材31と第2の導体層33とが部分的に欠落された領域が第1の導体層32とコア材31と第2の導体層33とを貫通するように形成された第2の貫通孔37Bが、第1の貫通孔36Bと互いに間隔をあけて複数、形成されている。複数の第2の金属柱部52Bのそれぞれは、複数の第2の貫通孔37Bのそれぞれの内部から、第2の貫通孔37Bの外側に配置される絶縁基板10まで、コア材31の第1の主表面に交差する方向に延びる。第2の金属柱部52Bについても第1の金属柱部51Bと同様に、実施の形態1のように第2の欠落部37Aが第1の導体層32のみが部分的に欠落された構成である場合に比べ、第2の貫通孔37B内からその外側までZ方向に延びる第2の金属柱部52Bの配置位置が高精度に決められる。
本実施の形態の第2の金属柱部52Bは、第2の貫通孔37Bの外部に配置され絶縁基板10の一方の主表面に沿う方向に拡がる第2の頭部52B1と、第2の頭部52B1以外の領域であり第2の頭部52B1から第2の貫通孔37Bの内部を含み第2の貫通孔37Bに沿って延びる第2の柱状部52B2とを含む。第2の頭部52B1は第2の柱状部52B2よりも一方の主表面に沿う方向の幅が大きい。これにより、第2の金属柱部52Bについても第1の金属柱部51Bと同様に、第2の柱状部52B2が第2の貫通孔37B内を貫通するように配置された状態で、第2の頭部52B1は第2の導体層33の表面と接触するように配置されることができる。第2の頭部52B1が第2の導体層33の表面と接触するように配置されれば、第2の金属柱部52Bの一方の端面、たとえば最下面がコア材31の主表面に対して傾くように固定されることが抑制できる。さらに第1の金属柱部51Bと同様に、複数の第2の金属柱部52BのZ方向寸法をすべて一定にすることにより、第2の金属柱部52BのX方向およびY方向のみならずZ方向の位置精度も高めることができる。これにより絶縁基板10とプリント基板30との間のギャップを一定とすることができる。
その他、本実施の形態における製造方法では、図45および図46の工程に示すように、先に第1の貫通孔36Bを貫通するように第1の金属柱部51Bが挿入され、第2の貫通孔37Bを貫通するように第2の金属柱部52Bが挿入される。その後に、第1の貫通孔36B内および第2の貫通孔37B内にペースト状はんだが注入されはんだ付けがなされる。第1の金属柱部51Bおよび第2の金属柱部52Bの挿入後に連続してはんだ付けする本実施の形態では、ペースト状はんだを欠落部内に供給した後に第1の金属柱部51Aなどを挿入する実施の形態1の製造方法に比べて、工数を削減できる。
また、本実施の形態における製造方法では、図45に示すように、第1の金属柱部51Bおよび第2の金属柱部52Bの双方を、第1の貫通孔36Bおよび第2の貫通孔37Bのそれぞれの内部に、第2の導体層33側から一括で挿入できる。これに対して実施の形態1の図13の工程では、第1の欠落部36A内に第1の金属柱部51Aを設置する処理と第2の欠落部37A内に第2の金属柱部52Aを設置する処理とは別個になされる必要がある。このため本実施の形態によれば、第1の金属柱部51Bおよび第2の金属柱部52Bを設置する工程において、実施の形態1に比べて加工時間を短縮することができる。
以上においては本実施の形態の電力用半導体装置のうち、主に電力用半導体装置120の作用効果を説明している。以下においては上記と一部重複する箇所もあるが、電力用半導体装置120のみならず、電力用半導体装置130,120,121を含めた本実施の形態全体の電力用半導体装置120,130,120,121の作用効果を説明する。
本実施の形態の電力用半導体装置120,130は、絶縁基板10と、半導体素子21と、プリント基板30とを備える。半導体素子21は絶縁基板10の一方の主表面に接合される。プリント基板30は半導体素子21に対向するように接合される。半導体素子21には主電極21bおよび信号電極21cが形成される。プリント基板30は、コア材31と、コア材31の半導体素子21側の第1の主表面に形成された第1の導体層32と、コア材31の第1の主表面と反対側の第2の主表面に形成された第2の導体層33とを含む。プリント基板30には、第1の導体層32とコア材31と第2の導体層33とを貫通するように形成された第1の貫通孔36B,36Cが形成されている。第1の貫通孔36B,36C内には、第1の貫通孔36B,36C内からプリント基板30の絶縁基板10と反対側の第3の主表面を超えて、第1の貫通孔36B,36Cの外側まで、第1の主表面に交差する第1方向としてのZ方向に延びる第1の金属柱部51B,51Cと、第1の貫通孔36B,36C内における第1の導電性部材44B,44Cとの双方が配置されている。第1の貫通孔36B,36C内において、第1の金属柱部51B,51Cの第1方向に延びる表面とプリント基板30とが第1の導電性部材44B,44Cを介して接続される。信号電極21cと、第1の金属柱部51B,51Cとが、第2の導電性部材43B,43Cを介して接続される。主電極21bとプリント基板30とが第3の導電性部材42を介して接続される。
これにより上記のように、第1の貫通孔36B,36Cによる金属柱部と信号電極との位置ずれを減少させ、位置精度を向上させることができ、電力用半導体装置120,130を安定に生産できる。また第1の貫通孔36B,36Cにより、ここへの第1の金属柱部51B,51Cの挿入、およびこれの第1の貫通孔36B,36Cとの接合が容易になるため、電力用半導体装置120,130の生産性が向上できる。
第1の金属柱部51B,51Cとプリント基板30とが第1の導電性部材44B,44Cを介して接続される。信号電極21cと第1の金属柱部51B,51Cとが第2の導電性部材43B,43Cを介して接続される。主電極21bとプリント基板30とが第3の導電性部材42を介して接続される。これにより、各部材間が導電性部材により位置ずれなく確実に接合され、電力用半導体装置120,130の剛性を高めることができる。
第1の金属柱部51Cが、第1の貫通孔36C内からプリント基板30の上側までZ方向に延びている。このため特に電力用半導体装置130においては、第1の貫通孔36C内の第1の導電性部材44Cが第1の貫通孔36C内からその上側の領域まで延びるフィレットを形成できる。これにより、電力用半導体装置130の使用時の温度サイクルに対する信頼性を向上できる。
上記電力用半導体装置120,130において、第1の金属柱部51B,51Cの第1方向についての絶縁基板10側の端部は信号電極21cと間隔をあけて配置されていてもよい。このとき、第1の金属柱部51B,51Cと信号電極21cとは接触していない。言い換えれば電力用半導体装置120,130が組み立てられた状態において、第1の金属柱部51B,51Cと信号電極21cとの間には一定の間隔が存在する。このため、第1の金属柱部51B,51Cを信号電極21c上に載置する工程において信号電極21cが第1の金属柱部51B,51Cから衝撃を受けることによる、半導体素子21の破損を抑制できる。
上記電力用半導体装置120,130は、電力用半導体装置121,131のような構成とされてもよい。すなわち電力用半導体装置121,131においては、絶縁基板10からプリント基板30まで第1方向に延びる第2の金属柱部52B,52Cが複数配置されている。複数の第2の金属柱部52B,52Cのうちの1つは、平面視におけるプリント基板30の中央を含むように配置される。複数の第2の金属柱部52B,52Cは、平面視において絶縁基板10の中心に関して互いに点対称となる位置に配置されている。電力用半導体装置121,131は、プリント基板30のうち特に反りおよびうねりが大きくなる平面視での中央付近の変形が、当該中央を支持するように配置される第2の金属柱部52B,52Cの剛性により抑制できる。
上記電力用半導体装置120,130において、プリント基板30には、第1の導体層32とコア材31と第2の導体層33とを貫通するように形成された第2の貫通孔37B,37Cが、第1の貫通孔36B,36Cと互いに間隔をあけて複数形成されている。複数の第2の金属柱部52B,52Cのそれぞれは、複数の第2の貫通孔37B,37C内からプリント基板30の絶縁基板10と反対側の第3の主表面を超えて第2の貫通孔37B,37Cの外側まで、第1方向に延びる。このような構成であってもよい。
第1の金属柱部51Cが、第1の貫通孔36C内からプリント基板30の上側までZ方向に延びている。このため特に電力用半導体装置130においては、第1の貫通孔36C内の第1の導電性部材44Cが第1の貫通孔36C内からその上側の領域まで延びるフィレットを形成できる。これにより、電力用半導体装置130の使用時の温度サイクルに対する信頼性を向上できる。
上記電力用半導体装置120,130において、第2の貫通孔37B,37C内において、第2の金属柱部52B,52Cの第1方向に延びる表面とプリント基板30とが第4の導電性部材46B,46Cを介して接続されてもよい。これにより、各部材間が導電性部材により位置ずれなく確実に接合され、電力用半導体装置120,130の剛性を高めることができる。
上記電力用半導体装置120,121において、第1の金属柱部51Bは、第1の貫通孔36Bの内部を含み第1の貫通孔36Bに沿って延びる第1の柱状部51B2と、第1の貫通孔36Bの外部にて第1の柱状部51B2の延びる方向における一方の端部に繋がるように配置される第1の頭部51B1とを含む。第2の金属柱部52Bは、第2の貫通孔37Bの内部を含み第2の貫通孔37Bに沿って延びる第2の柱状部52B2と、第2の貫通孔37Bの外部にて第2の柱状部52B2の延びる方向における一方の端部に繋がるように配置される第2の頭部52B1とを含む。このような構成であってもよい。このようにすれば、第1の頭部51B1および第2の頭部52B1は第2の導体層33の表面に接触するように配置されることができる。第1の頭部51B1おが第1の柱状部51B2に対して幅方向に突出した部分が第2の導体層33の表面に接触できるためである。第2の頭部52B1および第2の柱状部52B2についても同様である。このため、第1の金属柱部51Bの第1方向に延びる表面が第1の貫通孔36Bの延びる方向に対して傾くように固定されることが抑制できる。同様に、第2の金属柱部52Bの第1方向に延びる表面が第2の貫通孔37Bの延びる方向に対して傾くように固定されることが抑制できる。
上記電力用半導体装置130,131において、複数の第1の金属柱部51Cおよび複数の第2の金属柱部52Cのそれぞれが第1方向についてプリント基板30の第1の貫通孔36Cおよび第2の貫通孔37Cのそれぞれの外側に配置される部分は、以下の関係が成り立つ。すなわち絶縁基板10側である下側に延びる第1の長さH1,H3よりも、絶縁基板10と反対側である上側に延びる第2の長さH2の方が大きい。このような構成であることが好ましい。
第1の金属柱部51Cが第1の貫通孔36Cから下側にはみ出た部分は短い。このため、たとえば製造工程におけるはんだ付け時にこの部分を図示しない治具で把持して第1の金属柱部51Cを固定することは困難である。そこで第1の金属柱部51Cが第1の貫通孔36Cから上側にはみ出た部分を長くする。これにより、はんだ付け時などにその部分を治具で把持して第1の金属柱部51Cを固定することが容易となる。第2の金属柱部52Cについても上記と同様である。
上記電力用半導体装置130,131において、複数の第1の金属柱部51Cのそれぞれがプリント基板30の第3の主表面から第1の貫通孔36Cの外側を第1方向に延びる長さを考える。また複数の第2の金属柱部52Cのそれぞれがプリント基板30の第3の主表面から第2の貫通孔37Cの外側を第1方向に延びる長さを考える。このとき、これら両者の長さが同じであることが好ましい。このようにすれば、上記の治具による第1の金属柱部51Cと第2の金属柱部52Cとの把持がより容易になる。
上記電力用半導体装置120,130において、Z方向に関して、第2の金属柱部52B,52Cは第1の金属柱部51B,51Cよりも、それ自体の寸法が大きいことが好ましい。このようにすれば治具を用いなくとも、第1の金属柱部51B,51Cよりも背の高い第2の金属柱部52B,52Cを治具すなわちスペーサとして用いることで、プリント基板30と絶縁基板10とのギャップを第2の金属柱部52B,52CのZ方向寸法と等しくなるように定めることができる。また第1の金属柱部51B,51Cは半導体素子21の信号電極21c上に接合されるのに対し、第2の金属柱部52B,52Cはそれより下方の絶縁基板10に接合される。このため第2の金属柱部52B,52Cを第1の金属柱部51B,51CよりもZ方向寸法を大きくすることにより、図33と図34の寸法H2を等しくできる。以上により治具による第1の金属柱部51Cと第2の金属柱部52Cとの把持がより容易になる。また以上により、電力用半導体装置120,130の信頼性を向上させることができる。
上記電力用半導体装置120,130において、第1の金属柱部51B,51Cおよび第2の金属柱部52B,52Cは、第1方向に関する少なくとも一部において、プリント基板30側から絶縁基板10側に向けて、一方の主表面に沿う方向の寸法が漸次小さくなる。以上の構成であってもよい。これにより、第2の導電性部材43B,43Cおよび第5の導電性部材45B,45Cには下方に向けてY方向の幅が漸次広くなるフィレットが形成される。これにより、導電性部材40の表面積は、フィレットが形成されない場合に比べて増加する。このため電力用半導体装置120,130の動作時に生じる熱応力が緩和される。その結果、電力用半導体装置120,130の寿命が向上する。
上記電力用半導体装置120,130において、第2の金属柱部52B,52Cは、Z方向についての絶縁基板10側の端部が絶縁基板10の一方の主表面に接触していることが好ましい。これにより、第2の金属柱部52Aが絶縁基板10に確実に接合され、電力用半導体装置120,130の剛性を高めることができる。
上記電力用半導体装置120,130において、絶縁基板10の一方の主表面には凹部38Cが形成されている。第2の金属柱部52B,52Cの第1方向についての絶縁基板10側の端部は凹部38C内に配置されている。このような構成であってもよい。これにより、第2の金属柱部52Aが絶縁基板10に確実に接合され、電力用半導体装置120,130の剛性を高めることができる。
本実施の形態の電力用半導体装置120,130の製造方法においては、信号電極21cが形成された半導体素子21を一方の主表面上に接合した絶縁基板10が準備される。コア材31と、コア材31の第1の主表面に形成された第1の導体層32と、コア材31の第1の主表面と反対側の第2の主表面に形成された第2の導体層33とを含み、第1の導体層32とコア材31と第2の導体層33とを貫通するように第1の貫通孔36B,36Cが形成されたプリント基板30が準備される。第1の貫通孔36B,36C内から第1の貫通孔36B,36Cの外側まで延びる第1の金属柱部51B,51Cが配置される。信号電極21cに第1の貫通孔外導電性部材としての第2の導電性部材43B,43Cを介して第1の金属柱部51B,51Cを接続し、絶縁基板10の一方の主表面に第2の貫通孔外導電性部材としての第5の導電性部材45B,45C,47Cを介して第2の金属柱部52B,52Cを接続するように、プリント基板30が絶縁基板10に対向され接合される。第1の貫通孔36B,36C内には、第1の金属柱部51B,51Cと、第1の貫通孔内導電性部材としての第1の導電性部材44B,44Cとの双方が配置される。第1の貫通孔36B,36C内において第1の金属柱部51B,51Cの第1の主表面に交差する第1方向に延びる表面とプリント基板30とが第1の導電性部材44B,44Cを介して接続されるように形成される。プリント基板30が準備される工程においては、プリント基板30を購入後に第1の貫通孔36Bおよび第2の貫通孔37Bが形成されてもよい。あるいはプリント基板30が準備される工程では、既に第1の貫通孔36Bおよび第2の貫通孔37Bが形成されたプリント基板30を購入してもよい。上記絶縁基板10が準備される工程においては、絶縁基板10を購入後に半導体素子21が接合されてもよく、既に半導体素子21が接合された絶縁基板10を購入してもよい。
たとえば製造工程におけるはんだ付け時にこの部分を図示しない治具で把持して第1の金属柱部51Cを固定することは困難である。そこで第1の金属柱部51Cが第1の貫通孔36Cから上側にはみ出た部分を長くする。これにより、はんだ付け時などにその部分を治具で把持して第1の金属柱部51Cを固定することが容易となる。第2の金属柱部52Cについても上記と同様である。またこのようにすれば、上記の治具による第1の金属柱部51Cと第2の金属柱部52Cとの把持がより容易になる。
実施の形態6.
図49は実施の形態6における図25中の点線で囲まれた部分Fの概略拡大断面図である。図50は実施の形態6における図25中の点線で囲まれた部分Gの概略拡大断面図である。図49および図50を参照して、本実施の形態の電力用半導体装置の図25中の点線で囲まれた部分Fおよび部分Gは、基本的に実施の形態5の図29および図30と同様の構成を有している。このため同一の構成要素には同一の符号を付しその説明を繰り返さない。ただし図49に示すように、本実施の形態においては、第1の金属柱部51Bは、第1の柱状部51B2と、第1の突起部51B3とを有している。第1の柱状部51B2は、第1の貫通孔36Bの内部を含み第1の貫通孔36Bに沿って延びている。言い換えれば第1の柱状部51B2は、第1の金属柱部51Bのうち、第1の貫通孔36Bの内部およびそこからZ方向に延長する(平面視にて重なる)第1の貫通孔36Bの外側の部分とからなる。第1の柱状部51B2はたとえば円筒形を有するがこれに限られない。第1の突起部51B3は、第1の金属柱部51Bのうち第1の柱状部51B2以外の領域である。第1の突起部51B3は、第1の柱状部51B2の延在するZ方向の側面すなわち外周面から、絶縁基板10の一方の主表面に沿うX方向およびY方向に延びる領域である。すなわち第1の貫通孔36Bの外側であり第1の貫通孔36B内の第1の柱状部51B2と平面的に重なる部分は、第1の突起部51B3には含まれず第1の柱状部51B2に含まれる。第1の突起部51B3は、第1の柱状部51B2の側面から、第1の柱状部51B2に対して外向きに延びている。さらに言い換えれば、第1の突起部51B3は、第1の柱状部51B2のZ方向に延びる側面から、これにほぼ直交する方向に延びている。第1の突起部51B3は、第1の柱状部51B2のうち第1の貫通孔36B外の領域の側面から延びている。第1の突起部51B3は第1の導体層32の表面(最下面)と接触するように配置されている。
同様に、図50に示すように、第2の金属柱部52Bは、第2の柱状部52B2と、第2の突起部52B3とを有している。第2の柱状部52B2は、第2の貫通孔37Bの内部を含み第2の貫通孔37Bに沿って延びている。言い換えれば第2の柱状部52B2は、第2の金属柱部52Bのうち、第2の貫通孔37Bの内部およびそこからZ方向に延長する(平面視にて重なる)第2の貫通孔37Bの外側の部分とからなる。第2の柱状部52B2はたとえば円筒形を有するがこれに限られない。第2の柱状部52B2は第1の柱状部51B2と同様に、平面視における中央部が空洞となっていてもよい(図16~図19参照)。あるいは第2の柱状部52B2は平面視における中央部を含む全体が金属材料で充填された態様であってもよい。
第2の突起部52B3は、第2の金属柱部52Bのうち第2の柱状部52B2以外の領域である。第2の突起部52B3は、第2の柱状部52B2の延在するZ方向の側面すなわち外周面から、絶縁基板10の一方の主表面に沿うX方向およびY方向に延びる領域である。すなわち第2の貫通孔37Bの外側であり第2の貫通孔37B内の第2の柱状部52B2と平面的に重なる部分は、第2の突起部52B3には含まれず第2の柱状部52B2に含まれる。第2の突起部52B3は、第2の柱状部52B2の側面から、第2の柱状部52B2に対して外向きに延びている。さらに言い換えれば、第2の突起部52B3は、第2の柱状部52B2のZ方向に延びる側面から、これにほぼ直交する方向に延びている。第2の突起部52B3は、第2の柱状部52B2のうち第2の貫通孔37B外の領域の側面から延びている。第2の突起部52B3は第1の導体層32の表面(最下面)と接触するように配置されている。
第1の柱状部51B2および第2の柱状部52B2の最上部は、第1の貫通孔36Bおよび第2の貫通孔37Bの内部に配置される。図49および図50に示すように、第1の柱状部51B2および第2の柱状部52B2の最上面は、第2の導体層33の最上面とツライチになっていることが好ましい。第1の貫通孔36B内の第1の柱状部51B2の側面は、導電性部材40としての第1の導電性部材44Bで覆われる。第2の貫通孔37B内の第2の柱状部52B2の側面は、導電性部材40としての第4の導電性部材46Bで覆われる。これにより第1の貫通孔36B内には、第1の金属柱部51Bと、第1の導電性部材44Bと、導体層接合部35Bとが配置されるように形成される。同様に、第2の貫通孔37B内には、第2の金属柱部52Bと、第4の導電性部材46Bと、導体層接合部35Cとが配置されるように形成される。
なお以上は、実施の形態5の図29および図30の電力用半導体装置120に、第1の突起部51B3および第2の突起部52B3を設けている。しかしこれに限らず、たとえば実施の形態5の図33および図34に示す電力用半導体装置130に、図49および図50の第1の突起部51B3および第2の突起部52B3と同様の第1の突起部および第2の突起部が設けられてもよい。
次に、本実施の形態の作用効果について説明する。なお以下では第1の金属柱部51Bにおける効果を説明するが、第2の金属柱部52Bにおける効果も同様である。
本実施の形態においては、第1の金属柱部51Bは、第1の貫通孔36Bの内部を含み第1の貫通孔36Bに沿って延びる第1の柱状部51B2と、第1の柱状部51B2以外の領域であり第1の柱状部51B2の延在する方向の側面から一方の主表面に沿う方向に延びる第1の突起部51B3とを含む。第1の突起部51B3による作用効果は、実施の形態5の第1の頭部51B1による作用効果と同様である。すなわち第1の柱状部51B2が第1の貫通孔36B内を貫通するように配置された状態で、第1の突起部51B3は第1の導体層32の表面と接触するように配置されることができる。これにより、第1の金属柱部51Bのたとえば最下面がコア材31の主表面に対して傾くように固定されることが抑制できる。これにより、第1の金属柱部51Bと信号電極21cとの間のオープン不良が抑制される。さらに複数の第1の金属柱部51BのZ方向寸法をすべて一定にすることにより、第1の金属柱部51BのX方向およびY方向のみならずZ方向の位置精度も高めることができる。これにより絶縁基板10とプリント基板30との間のギャップを一定とすることができる。
次に、仮に実施の形態5のように第1の金属柱部51Bの第2の導体層33側の端部が第1の貫通孔36Bの外側に配置される場合、電力用半導体装置120と外部との絶縁性を確保するために、第1の貫通孔36Bの最上部が封止樹脂70で覆われている必要がある。つまりこの場合、第1の金属柱部51Bの上端部であるたとえば第1の頭部51B1が第1の貫通孔36Bに対して外に延びている分だけ、このような延びている分を有さない場合に比べて封止樹脂70を上側まで増量する必要がある。対して本実施の形態においては、第1の柱状部51B2の最上部は第1の貫通孔36Bの内部に配置され、側方から第1の導電性部材44Bで覆われる。これにより、封止樹脂70はプリント基板30の表面が覆われるように配置されればよく、第1の金属柱部51Bが第1の貫通孔36Bから露出した分だけ封止樹脂70を上側に増量する必要がなくなる。
また上記のように、第1の柱状部51B2の最上面は、第2の導体層33の最上面とツライチすなわちZ方向にほぼ同じ高さとなっている。第1の柱状部51B2のZ方向寸法が大きくなれば、絶縁基板10側すなわち電力用半導体装置120の下側の領域からプリント基板30側すなわち電力用半導体装置120の上側の領域への放熱効果が高められる。第1の柱状部51B2が第2の導体層33の最上面まで上方に延びていれば、上記の放熱効果を高めるのに十分なZ方向寸法を有するといえる。これにより半導体素子21およびダイオード22の発熱が抑制され、電力用半導体装置120の信頼性が向上される。なお、第1の貫通孔36Bの内部における第1の柱状部51B2および第1の導電性部材44Bが、銅などの熱伝導率の高い金属材料により形成された領域が高ければ、当該放熱性が高くなる。
さらに、仮に第2の導体層33側において第1の柱状部51B2の端部が第1の貫通孔36Bから上側にはみ出る場合には、導電性部材40を印刷するためのスキージが、上側に突出した第1の柱状部51B2の端部と干渉する。このためこのような場合には、印刷により導電性部材40を供給することが困難であり、他の方法を用いる必要が生じる。しかし本実施の形態のように第1の柱状部51B2の最上面が第2の導体層33の最上面とツライチになっていれば、第2の導体層33の表面から、第1の導電性部材44Bおよび第4の導電性部材46Bを印刷により供給することができる。上記のように印刷工程を用いることで、他の方法を用いる場合に比べて、生産に要する時間を短縮でき、生産性を改善できる。
実施の形態7.
本実施の形態は、上述した実施の形態1~6にかかる電力用半導体装置を電力変換装置に適用したものである。本発明はある種の電力変換装置に限定されるものではないが、以下、実施の形態7として、三相のインバータに本発明を適用した場合について説明する。
図51は、実施の形態7にかかる電力変換装置を適用した電力変換システムの構成を示すブロック図である。図51に示す電力変換システムは、電源400、電力変換装置200、負荷300から構成される。電源400は、直流電源であり、電力変換装置200に直流電力を供給する。電源400は、特に限定されないが、例えば、直流系統、太陽電池、蓄電池で構成することができるし、交流系統に接続された整流回路やAC/DCコンバータで構成されてもよい。電源400は、直流系統から出力される直流電力を意図する電力に変換するDC/DCコンバータによって構成されてもよい。
電力変換装置200は、電源400と負荷300の間に接続された三相のインバータであり、電源400から供給された直流電力を交流電力に変換し、負荷300に交流電力を供給する。電力変換装置200は、図51に示すように、入力される直流電力を交流電力に変換して出力する主変換回路201と、主変換回路201を制御する制御信号を主変換回路201に出力する制御回路203とを備えている。
負荷300は、電力変換装置200から供給された交流電力によって駆動される三相の電動機である。なお、負荷300はある1つの用途に限られるものではなく、各種電気機器に搭載された電動機であり、例えば、ハイブリッド自動車や電気自動車、鉄道車両、エレベーター、もしくは、空調機器向けの電動機として用いられる。
以下、電力変換装置200の詳細を説明する。主変換回路201は、スイッチング素子(図示せず)と還流ダイオード(図示せず)とを備えている。スイッチング素子が電源400から供給される電圧をスイッチングすることによって、主変換回路201は、電源400から供給される直流電力を交流電力に変換して、負荷300に供給する。主変換回路201の具体的な回路構成は種々のものがあるが、本実施の形態に係る主変換回路201は2レベルの三相フルブリッジ回路であり、6つのスイッチング素子とそれぞれのスイッチング素子に逆並列された6つの還流ダイオードとから構成され得る。主変換回路201の各スイッチング素子および各還流ダイオードとして、上述した実施の形態1~6のいずれかの電力用半導体装置100,110,120に含まれる半導体素子21およびダイオード22が適用され得る。主変換回路201を構成するパワー半導体モジュール202として、上述した実施の形態1~6のいずれかの電力用半導体装置100,110,120が適用され得る。6つのスイッチング素子は2つのスイッチング素子ごとに直列接続され上下アームを構成し、各上下アームはフルブリッジ回路の各相(U相、V相、W相)を構成する。そして、各上下アームの出力端子、すなわち主変換回路201の3つの出力端子は、負荷300に接続される。
また、主変換回路201は、各スイッチング素子を駆動する駆動回路(図示せず)を備えている。駆動回路は、パワー半導体モジュール202に内蔵されていてもよいし、パワー半導体モジュール202の外部に設けられてもよい。駆動回路は、主変換回路201に含まれるスイッチング素子を駆動する駆動信号を生成して、主変換回路201のスイッチング素子の制御電極に駆動信号を供給する。具体的には、制御回路203からの制御信号に従い、スイッチング素子をオン状態にする駆動信号とスイッチング素子をオフ状態にする駆動信号とを各スイッチング素子の制御電極に出力する。
上記のように本実施の形態に係る電力変換装置200では、主変換回路201に含まれるパワー半導体モジュール202として、実施の形態1~6のいずれかに係る電力用半導体装置100,110,120が適用される。このため、本実施の形態に係る電力変換装置200は、第1の金属柱部51A,51Bと信号電極21cとの相対的な位置ずれを減少し、オープン不良なく安定して生産することができることによる信頼性向上を実現することができる。
本実施の形態では、2レベルの三相インバータに本発明を適用する例を説明したが、本発明は、これに限られるものではなく、種々の電力変換装置に適用することができる。本実施の形態では2レベルの電力変換装置としたが、3レベルの電力変換装置であってもよい。あるいはマルチレベルの電力変換装置であってもよい。電力変換装置が単相負荷に電力を供給する場合には、単相のインバータに本発明が適用されてもよい。電力変換装置が直流負荷等に電力を供給する場合には、DC/DCコンバータまたはAC/DCコンバータに本発明が適用されてもよい。
本発明が適用された電力変換装置は、負荷が電動機の場合に限定されるものではなく、例えば、放電加工機もしくはレーザー加工機の電源装置、または、誘導加熱調理器もしくは非接触器給電システムの電源装置に組み込まれ得る。本発明が適用された電力変換装置は、太陽光発電システムまたは蓄電システム等のパワーコンディショナーとして用いられ得る。
以上に述べた各実施の形態(に含まれる各例)に記載した特徴を、技術的に矛盾のない範囲で適宜組み合わせるように適用してもよい。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
10 絶縁基板、11 絶縁層、12 第4の導体層、13 第3の導体層、20 半導体チップ、21 半導体素子、21a,22a チップ本体、21b 主電極、21c 信号電極、22 ダイオード、22b 電極、30 プリント基板、31 コア材、32 第1の導体層、33 第2の導体層、34 ホール、35A,35B,35Bo,35C,35Co 導体層接合部、36A 第1の欠落部、36B,36C 第1の貫通孔、37A 第2の欠落部、37B,37C 第2の貫通孔、38A,38C 凹部、40 導電性部材、41 はんだ層、42 第3の導電性部材、42d,43d,44d,45d,46d ペースト状はんだ、43A,43B,43C 第2の導電性部材、44A,44B,44C 第1の導電性部材、45A,45B,45C,47A,47C 第5の導電性部材、46A,46B,46C 第4の導電性部材、50 金属柱部、51A,51B,51C 第1の金属柱部、51B1 第1の頭部、51B2 第1の柱状部、51B3 第1の突起部、52A,52B,52C 第2の金属柱部、52B1 第2の頭部、52B2 第2の柱状部、52B3 第2の突起部、53 第1の空洞、54 第2の空洞、60 ケース、61,62 ケース内側面、70 封止樹脂、80 電極端子、100,101,110,120,121,130,131 電力用半導体装置、200 電力変換装置、201 主変換回路、202 パワー半導体モジュール、203 制御回路、300 負荷、400 電源。

Claims (15)

  1. 絶縁基板と、
    前記絶縁基板の一方の主表面に接合される半導体素子と、
    前記半導体素子に対向するように接合されるプリント基板とを備え、
    前記半導体素子には主電極および信号電極が形成され、
    前記プリント基板は、コア材と、前記コア材の前記半導体素子側の第1の主表面に形成された第1の導体層と、前記コア材の前記第1の主表面と反対側の第2の主表面に形成された第2の導体層とを含み、
    前記プリント基板には、前記第1の導体層と前記コア材と前記第2の導体層とを貫通するように形成された第1の貫通孔が形成されており、
    前記第1の貫通孔内には、前記第1の貫通孔内から前記プリント基板の前記絶縁基板と反対側の第3の主表面を超えて、前記第1の貫通孔の外側まで、前記第1の主表面に交差する第1方向に延びる第1の金属柱部と、前記第1の貫通孔内における第1の導電性部材との双方が配置されており、
    前記第1の貫通孔内において、前記第1の金属柱部の前記第1方向に延びる表面と前記プリント基板とが前記第1の導電性部材を介して接続され、
    前記信号電極と、前記第1の金属柱部とが、第2の導電性部材を介して接続され、
    前記主電極と前記プリント基板とが第3の導電性部材を介して接続され
    前記絶縁基板から前記プリント基板まで前記第1方向に延びる第2の金属柱部が複数配置されており、
    前記複数の第2の金属柱部のうちの1つは、平面視における前記プリント基板の中央を含むように配置される、電力用半導体装置。
  2. 前記第1の金属柱部の前記第1方向についての前記絶縁基板側の端部は前記信号電極と間隔をあけて配置されている、請求項1に記載の電力用半導体装置。
  3. 記複数の第2の金属柱部は、平面視において前記絶縁基板の中心に関して互いに点対称となる位置に配置されている、請求項1または2に記載の電力用半導体装置。
  4. 前記プリント基板には、前記第1の導体層と前記コア材と前記第2の導体層とを貫通するように形成された第2の貫通孔が、前記第1の貫通孔と互いに間隔をあけて複数形成されており、
    前記複数の第2の金属柱部のそれぞれは、前記複数の第2の貫通孔内から前記第3の主表面を超えて前記第2の貫通孔の外側まで、前記第1方向に延びる、請求項3に記載の電力用半導体装置。
  5. 前記第2の貫通孔内において、前記第2の金属柱部の前記第1方向に延びる表面と前記プリント基板とが第4の導電性部材を介して接続される、請求項4に記載の電力用半導体装置。
  6. 前記第1の金属柱部は、前記第1の貫通孔の内部を含み前記第1の貫通孔に沿って延びる第1の柱状部と、前記第1の貫通孔の外部にて前記第1の柱状部の延びる方向における一方の端部に繋がるように配置される第1の頭部とを含み、
    前記第2の金属柱部は、前記第2の貫通孔の内部を含み前記第2の貫通孔に沿って延びる第2の柱状部と、前記第2の貫通孔の外部にて前記第2の柱状部の延びる方向における一方の端部に繋がるように配置される第2の頭部とを含む、請求項4または5に記載の電力用半導体装置。
  7. 前記第1の頭部および前記第2の頭部は前記第2の導体層の表面と接触するように配置される、請求項6に記載の電力用半導体装置。
  8. 記第1の金属柱部および前記複数の第2の金属柱部のそれぞれが前記第1方向について前記プリント基板の前記第1の貫通孔および前記第2の貫通孔のそれぞれの外側に配置される部分は、前記絶縁基板側に延びる第1の長さよりも、前記絶縁基板と反対側に延びる第2の長さの方が大きい、請求項4または5に記載の電力用半導体装置。
  9. 記第1の金属柱部が前記プリント基板の前記第3の主表面から前記第1の貫通孔の外側を前記第1方向に延びる長さと、前記複数の第2の金属柱部のそれぞれが前記プリント基板の前記第3の主表面から前記第2の貫通孔の外側を前記第1方向に延びる長さとが同じである、請求項4または5に記載の電力用半導体装置。
  10. 前記第1方向に関して、前記第2の金属柱部は前記第1の金属柱部よりも寸法が大きい、請求項3~9のいずれか1項に記載の電力用半導体装置。
  11. 前記第1の金属柱部および前記第2の金属柱部は、前記第1方向に関する少なくとも一部において、前記プリント基板側から前記絶縁基板側に向けて、前記一方の主表面に沿う方向の寸法が漸次小さくなる、請求項3~10のいずれか1項に記載の電力用半導体装置。
  12. 前記第2の金属柱部は、前記第1方向についての前記絶縁基板側の端部が前記絶縁基板の前記一方の主表面に接触している、請求項3~11のいずれか1項に記載の電力用半導体装置。
  13. 前記絶縁基板の前記一方の主表面には凹部が形成されており、
    前記第2の金属柱部の前記第1方向についての前記絶縁基板側の端部は前記凹部内に配置されている、請求項3~11のいずれか1項に記載の電力用半導体装置。
  14. 請求項1~13のいずれか1項に記載の電力用半導体装置を有し、入力される電力を変換して出力する主変換回路と、
    前記主変換回路を制御する制御信号を前記主変換回路に出力する制御回路と備えた電力変換装置。
  15. 信号電極が形成された半導体素子を一方の主表面上に接合した絶縁基板を準備する工程と、
    コア材と、前記コア材の第1の主表面に形成された第1の導体層と、前記コア材の前記第1の主表面と反対側の第2の主表面に形成された第2の導体層とを含み、前記第1の導体層と前記コア材と前記第2の導体層とを貫通するように第1の貫通孔を形成されたプリント基板を準備する工程と、
    前記第1の貫通孔内から前記第1の貫通孔の外側まで延びる第1の金属柱部を配置する工程と、
    前記信号電極に第1の貫通孔外導電性部材を介して前記第1の金属柱部を接続し、前記絶縁基板の前記一方の主表面に第2の貫通孔外導電性部材を介して第2の金属柱部を接続するように、前記プリント基板を前記絶縁基板に対向させ接合する工程とを備え、
    前記第1の貫通孔内には、前記第1の金属柱部と、第1の貫通孔内導電性部材との双方が配置され、前記第1の貫通孔内において前記第1の金属柱部の前記第1の主表面に交差する第1方向に延びる表面と前記プリント基板とが前記第1の貫通孔内導電性部材を介して接続されるように形成され
    前記絶縁基板から前記プリント基板まで前記第1方向に延びる第2の金属柱部が複数配置されており、
    前記複数の第2の金属柱部のうちの1つは、平面視における前記プリント基板の中央を含むように配置される、電力用半導体装置の製造方法。
JP2020538323A 2018-08-21 2019-08-09 電力用半導体装置およびその製造方法、ならびに電力変換装置 Active JP7062071B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2018154748 2018-08-21
JP2018154748 2018-08-21
JP2019013190 2019-01-29
JP2019013190 2019-01-29
PCT/JP2019/031724 WO2020039986A1 (ja) 2018-08-21 2019-08-09 電力用半導体装置およびその製造方法、ならびに電力変換装置

Publications (2)

Publication Number Publication Date
JPWO2020039986A1 JPWO2020039986A1 (ja) 2021-08-10
JP7062071B2 true JP7062071B2 (ja) 2022-05-02

Family

ID=69591969

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020538323A Active JP7062071B2 (ja) 2018-08-21 2019-08-09 電力用半導体装置およびその製造方法、ならびに電力変換装置

Country Status (3)

Country Link
JP (1) JP7062071B2 (ja)
DE (1) DE112019004173T5 (ja)
WO (1) WO2020039986A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118541795A (zh) * 2021-12-15 2024-08-23 三菱电机株式会社 半导体装置以及半导体装置的制造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018043535A1 (ja) 2016-09-02 2018-03-08 ローム株式会社 パワーモジュール、駆動回路付パワーモジュール、および産業機器、電気自動車またはハイブリッドカー

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6485235B2 (ja) * 2015-06-10 2019-03-20 富士電機株式会社 半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018043535A1 (ja) 2016-09-02 2018-03-08 ローム株式会社 パワーモジュール、駆動回路付パワーモジュール、および産業機器、電気自動車またはハイブリッドカー

Also Published As

Publication number Publication date
DE112019004173T5 (de) 2021-05-20
JPWO2020039986A1 (ja) 2021-08-10
WO2020039986A1 (ja) 2020-02-27

Similar Documents

Publication Publication Date Title
JP5076440B2 (ja) 半導体装置及び半導体装置の製造方法
JP6354831B2 (ja) 半導体装置、半導体装置の組み立て方法、半導体装置用部品及び単位モジュール
JP5241177B2 (ja) 半導体装置及び半導体装置の製造方法
JP6797285B2 (ja) 半導体装置およびその製造方法、ならびに電力変換装置
JP6783327B2 (ja) 半導体装置および電力変換装置
US9029995B2 (en) Semiconductor device and method of manufacturing the same
JP5525024B2 (ja) 半導体装置及び半導体装置の製造方法
WO2018181727A1 (ja) 半導体装置およびその製造方法、ならびに電力変換装置
JP7062071B2 (ja) 電力用半導体装置およびその製造方法、ならびに電力変換装置
JP2010092918A (ja) 板状電極とブロック状電極との接続構造及び接続方法
JP6054345B2 (ja) 半導体装置及び半導体装置の製造方法
JP6787118B2 (ja) 半導体装置、電力変換装置、リードフレーム、および半導体装置の製造方法
JP5826234B2 (ja) 半導体装置及び半導体装置の製造方法
WO2021100747A1 (ja) 電力用半導体装置およびその製造方法、ならびに電力変換装置
JP7167907B2 (ja) 半導体装置
JP4471823B2 (ja) 電力半導体装置
JP2012204576A (ja) 半導体装置
JP2002026195A (ja) 樹脂封止型半導体装置及びその製造方法
JP2018041871A (ja) 半導体装置及びその製造方法
JP3619708B2 (ja) パワー半導体モジュール
JP2003324176A (ja) リードフレーム、半導体パワーモジュール、および、その製造方法
US20220384321A1 (en) Semiconductor module and method for fabricating the same
US12125758B2 (en) Power semiconductor device and method of manufacturing the same, and power conversion device
CN112703584B (zh) 半导体装置、电力变换装置以及半导体装置的制造方法
WO2023090165A1 (ja) 半導体モジュール

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210106

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220322

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220419

R150 Certificate of patent or registration of utility model

Ref document number: 7062071

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150