JP7043578B1 - 半導体記憶装置 - Google Patents

半導体記憶装置 Download PDF

Info

Publication number
JP7043578B1
JP7043578B1 JP2020210323A JP2020210323A JP7043578B1 JP 7043578 B1 JP7043578 B1 JP 7043578B1 JP 2020210323 A JP2020210323 A JP 2020210323A JP 2020210323 A JP2020210323 A JP 2020210323A JP 7043578 B1 JP7043578 B1 JP 7043578B1
Authority
JP
Japan
Prior art keywords
storage device
semiconductor storage
signal
control unit
operation timing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020210323A
Other languages
English (en)
Other versions
JP2022096995A (ja
Inventor
郁 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Winbond Electronics Corp
Original Assignee
Winbond Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Winbond Electronics Corp filed Critical Winbond Electronics Corp
Priority to JP2020210323A priority Critical patent/JP7043578B1/ja
Priority to CN202110295111.XA priority patent/CN114649009A/zh
Priority to US17/362,629 priority patent/US11488652B2/en
Priority to KR1020210089337A priority patent/KR20220088283A/ko
Application granted granted Critical
Publication of JP7043578B1 publication Critical patent/JP7043578B1/ja
Publication of JP2022096995A publication Critical patent/JP2022096995A/ja
Priority to KR1020230193193A priority patent/KR20240006481A/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/145—Indicating the presence of current or voltage
    • G01R19/155—Indicating the presence of voltage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1066—Output synchronization
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1093—Input synchronization
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17724—Structural details of logic blocks
    • H03K19/17728—Reconfigurable logic blocks, e.g. lookup tables
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2227—Standby or low power modes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2254—Calibration

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Databases & Information Systems (AREA)
  • Dram (AREA)
  • Debugging And Monitoring (AREA)
  • Memory System (AREA)

Abstract

【課題】使用時の環境（例えば、電源電圧や温度等）の変化に応じて動作タイミングを適切に制御することの可能な半導体記憶装置を提供する。【解決手段】半導体記憶装置は、半導体記憶装置の温度を検出する温度センサ１８と、半導体記憶装置の電源電圧を検出する電圧検出部（リングオシレータ１４及びカウンタ１５）と、電源投入後に温度センサ１８によって検出された温度、及び、電源投入後に電圧検出部によって検出された電源電圧に応じて、半導体記憶装置内の動作タイミングを、所定の基準を満たすように制御する制御部１０と、を備える。【選択図】図１

Description

本発明は、半導体記憶装置に関する。
例えばＤＲＡＭ（Dynamic Random Access Memory）等の半導体記憶装置においては、信号の伝送速度等の高速化に伴って、動作タイミングを適切に制御することが求められている。
例えば、特許文献１に記載された技術では、電源投入後に、半導体記憶装置のＰＶＴ（プロセス／電源電圧／温度）変動に依存する特性を有するリングオシレータから出力された信号の立ち上がりエッジ又は立ち下がりエッジの数に応じて、内部クロックの動作タイミング（セットアップタイム及びホールドタイム）を制御するようになっている。
米国特許出願公開第２０１８／０１４４７８１号明細書
ところで、このようなリングオシレータは、電源電圧が高い又は温度が高いほど、出力された信号の立ち上がりエッジ又は立ち下がりエッジの数が多くなり、電源電圧が低い又は温度が低いほど、出力された信号の立ち上がりエッジ又は立ち下がりエッジの数が少なくなるという特性を有している。したがって、リングオシレータから出力された信号の立ち上がりエッジ又は立ち下がりエッジの数のみに基づいて、半導体記憶装置の使用時の環境（例えば、温度及び電源電圧等）のあらゆるパターン（例えば、低温で低電圧、低温で高電圧、高温で低電圧、高温で高電圧等）に対して要求性能（スペック）を満たすように動作タイミングを制御することが困難であった。
また、特許文献１に記載された技術では、内部クロックの動作タイミングが電源投入後に一度しか制御されないことから、半導体記憶装置の使用時の環境の経時的な変化に応じて、動作タイミングを適切に制御することが困難になる虞があった。
本発明は上記課題に鑑みてなされたものであり、使用時の環境に応じて動作タイミングをより適切に制御することの可能な半導体記憶装置を提供することを目的とする。
上記課題を解決するために、本発明は、半導体記憶装置であって、前記半導体記憶装置の温度を検出する温度センサと、前記半導体記憶装置の電源電圧を検出する電圧検出部と、電源投入後に前記温度センサによって検出された温度、及び、電源投入後に前記電圧検出部によって検出された電源電圧に応じて、前記半導体記憶装置内の動作タイミングを、所定の基準を満たすように制御する制御部と、を備える、半導体記憶装置を提供する（発明１）。
かかる発明（発明１）によれば、電源投入後に温度センサによって検出された温度と、電源投入後に電圧検出部によって検出された電源電圧とに応じて、半導体記憶装置内の動作タイミングが所定の基準を満たすように制御されるので、温度及び電源電圧のあらゆるパターン（例えば、低温で低電圧、低温で高電圧、高温で低電圧、高温で高電圧等）に対して所定の基準（例えば、要求性能等）を満たすように動作タイミングを制御することが可能になる。これにより、例えば、リングオシレータから出力された信号の立ち上がりエッジ又は立ち下がりエッジの数のみに基づいて動作タイミングを制御する場合と比較して、使用時の環境に応じて動作タイミングをより適切に制御することができるので、伝送速度等の高速化に適応して性能を向上させることの可能な半導体記憶装置を実現することができる。また、かかる発明（発明１）によれば、例えば、電源投入後の任意のタイミング毎に動作タイミングを制御することが可能になるので、半導体記憶装置の使用時の環境の経時的な変化に応じて、動作タイミングを適切に制御することができる。
上記発明（発明１）においては、前記制御部は、前記半導体記憶装置に電源が投入された場合に実行されるパワーアップシーケンスにおいて前記半導体記憶装置内の動作タイミングを制御してもよい（発明２）。
かかる発明（発明２）によれば、電源が投入されてから半導体記憶装置が通常の動作を開始するまでの間に、当該半導体記憶装置の温度及び電源電圧に基づいて、動作タイミングを適切に制御することができる。
上記発明（発明１～２）においては、前記制御部は、所定のコマンドが前記半導体記憶装置に入力された場合に前記半導体記憶装置内の動作タイミングを制御してもよい（発明３）。
かかる発明（発明３）によれば、例えば、所定のコマンドが半導体記憶装置に入力される毎に、当該コマンドが入力されたときの半導体記憶装置の温度及び電源電圧に基づいて、動作タイミングを適切に制御することが可能になるので、半導体記憶装置の使用時の環境の経時的な変化に応じて、動作タイミングを適切に制御することができる。
上記発明（発明３）においては、前記制御部は、前記所定のコマンドが実行される前に前記半導体記憶装置内の動作タイミングを制御してもよい（発明４）。
かかる発明（発明４）によれば、制御後の動作タイミングに基づいて所定のコマンドを実行することが可能になるので、使用時の環境に応じて当該コマンドを適切に実行することができる。
上記発明（発明１～４）においては、前記制御部は、前記半導体記憶装置がリフレッシュ動作を必要とするメモリを備える場合に、前記メモリのリフレッシュ動作の実行中に前記半導体記憶装置内の動作タイミングを制御してもよい（発明５）。
かかる発明（発明５）によれば、例えば、メモリのリフレッシュ動作が実行される毎に、当該リフレッシュ動作が実行されているときの半導体記憶装置の温度及び電源電圧に基づいて、動作タイミングを適切に制御することが可能になるので、半導体記憶装置の使用時の環境の経時的な変化に応じて、動作タイミングを適切に制御することができる。また、かかる発明（発明５）によれば、リフレッシュ動作の実行中（つまり、所定のコマンド（例えば、読み出しコマンドや書き込みコマンド等のアクティブコマンド等）が実行されない間）に動作タイミングを制御することが可能になるので、所定のコマンドの実行を妨げることなく動作タイミングの制御を行うことができる。
上記発明（発明１～５）においては、前記制御部は、前記温度センサによって検出された温度と、前記電圧検出部によって検出された電源電圧と、前記半導体記憶装置内の動作タイミングの遅延量とが対応付けられたルックアップテーブルを用いて、前記動作タイミングを制御してもよい（発明６）。
かかる発明（発明６）によれば、検出された温度及び電源電圧に対応する動作タイミングの遅延量をルックアップテーブルから抽出し、抽出した動作タイミングの遅延量に基づいて、動作タイミングを適切且つ容易に制御することができる。
上記発明（発明６）においては、前記電圧検出部は、前記電源電圧によって動作する所定のリングオシレータから出力された信号のトグル回数に基づいて前記電源電圧を検出してもよい（発明７）。
かかる発明（発明７）によれば、例えば、リングオシレータから出力された信号のトグル回数が多いほど電源電圧が高いと検出し、当該信号のトグル回数が少ないほど電源電圧が低いと検出することが可能になるので、当該信号のトグル回数を用いて動作タイミングを適切に制御することができる。
ここで、半導体記憶装置の電源電圧が高いことと、半導体記憶装置のプロセスが高速であることとは同様の影響をもたらし、半導体記憶装置の電源電圧が低いことと、半導体記憶装置のプロセスが低速であることとは同様の影響をもたらす。したがって、半導体記憶装置の電源電圧の電源電圧が高いと検出することは、実際には、半導体記憶装置のプロセスが高速であると検出することであってもよく、半導体記憶装置の電源電圧が低いと検出することは、実際には、半導体記憶装置のプロセスが低速であると検出することであってもよい。なお、以下の説明では、半導体記憶装置のプロセス（例えば、高速、中速又は低速）が、対応する電源電圧（例えば、高電圧、中電圧又は低電圧）と併記される場合があることに留意されたい。
本発明の半導体記憶装置によれば、使用時の環境に応じて動作タイミングをより適切に制御することができる。
本発明の第１実施形態に係る半導体記憶装置の制御部の構成例を示すブロック図である。 制御部内の各部の信号の電圧の推移を示すタイムチャートである。 （ａ）～（ｃ）は、ルックアップテーブルの構成例を示す図である。 所定のコマンドが入力された場合の制御部内の各部の信号の電圧の推移を示すタイムチャートである。 （ａ）～（ｂ）は、温度が高温の場合における電源電圧に対する動作タイミングの制御態様の一例を示す図であり、（ｃ）～（ｄ）は、温度が低温の場合における電源電圧に対する動作タイミングの制御態様の一例を示す図である。 本発明の第２実施形態に係る半導体記憶装置の構成例を示す図である。 本発明の第３実施形態に係る半導体記憶装置の構成例を示す図である。 制御部内の各部の信号の電圧の推移を示すタイムチャートである。 リフレッシュ動作が実行される場合の制御部内の各部の信号の電圧の推移を示すタイムチャートである。
以下、本発明の実施形態に係る半導体記憶装置について添付図面を参照して詳細に説明する。ただし、この実施形態は例示であり、本発明はこれに限定されるものではない。
また、本明細書等における「第１」、「第２」、「第３」等の表記は、或る構成要素を他の構成要素と区別するために使用されるものであって、当該構成要素の数、順序又は優先度等を限定するためのものではない。例えば、「第１要素」及び「第２要素」との記載が存在する場合、「第１要素」及び「第２要素」という２つの要素のみが採用されることを意味するものではないし、「第１要素」が「第２要素」に先行しなければならないことを意味するものでもない。
（第１実施形態）
図１は、本発明の第１実施形態に係る半導体記憶装置の構成例を示すブロック図である。本実施形態に係る半導体記憶装置は、制御部１０と、外部装置（例えば、メモリコントローラ等）との間で信号（例えば、チップセレクト信号、データ信号、データストローブ信号、クロック信号等）の送受信を行うためのインタフェース部（図示省略）と、行列状に配列された複数のメモリセルを有するメモリアレイ（図示省略）と、を備える。制御部１０、インタフェース部及びメモリアレイの各々は、専用のハードウェアデバイスや論理回路によって構成されてもよい。
本実施形態に係る半導体記憶装置は、例えば、ＤＲＡＭ、ｐＳＲＡＭ（pseudo-Static Random Access Memory）、ＳＲＡＭ（Static Random Access Memory）、フラッシュメモリ等であってもよい。
制御部１０は、インタフェース部を介して外部装置から受信した書き込み要求に基づいてメモリアレイへのデータの書き込みを制御する。また、制御部１０は、インタフェース部を介して外部装置から受信した読み出し要求に基づいてメモリアレイからのデータの読み出しを制御する。さらに、制御部１０は、電源投入後に温度センサ１８（後述する）によって検出された温度、及び、電源投入後に電圧検出部（後述する）によって検出された電源電圧に応じて、半導体記憶装置内の動作タイミングを、所定の基準（例えば、要求性能）を満たすように制御する。
また、制御部１０は、半導体記憶装置に電源が投入された場合に実行されるパワーアップシーケンスにおいて半導体記憶装置内の動作タイミングを制御してもよい。これにより、電源が投入されてから半導体記憶装置が通常の動作を開始するまでの間に、当該半導体記憶装置の温度及び電源電圧に基づいて、動作タイミングを適切に制御することができる。
さらに、制御部１０は、所定のコマンド（例えば、読み出しコマンドや書き込みコマンド等のアクティブコマンド等）が半導体記憶装置に入力された場合に半導体記憶装置内の動作タイミングを制御してもよい。これにより、例えば、所定のコマンドが半導体記憶装置に入力される毎に、当該コマンドが入力されたときの半導体記憶装置の温度及び電源電圧に基づいて、動作タイミングを適切に制御することが可能になるので、半導体記憶装置の使用時の環境の経時的な変化に応じて、動作タイミングを適切に制御することができる。
さらにまた、制御部１０は、所定のコマンドが実行される前に半導体記憶装置内の動作タイミングを制御してもよい。これにより、制御後の動作タイミングに基づいて所定のコマンドを実行することが可能になるので、使用時の環境に応じて当該コマンドを適切に実行することができる。
また、制御部１０は、温度センサ１８（後述する）によって検出された温度と、電圧検出部（後述する）によって検出された電源電圧と、半導体記憶装置内の動作タイミングの遅延量とが対応付けられたルックアップテーブル１６（後述する）を用いて、動作タイミングを制御してもよい。これにより、検出された温度及び電源電圧に対応する動作タイミングの遅延量をルックアップテーブル１６から抽出し、抽出した動作タイミングの遅延量に基づいて、動作タイミングを適切且つ容易に制御することができる。
さらに、電圧検出部（後述する）は、電源電圧によって動作する所定のリングオシレータ１４（後述する）から出力された信号のトグル回数に基づいて電源電圧を検出してもよい。これにより、例えば、リングオシレータ１４から出力された信号のトグル回数が多いほど電源電圧が高いと検出し、当該信号のトグル回数が少ないほど電源電圧が低いと検出することが可能になるので、当該信号のトグル回数を用いて動作タイミングを適切に制御することができる。
さらにまた、本実施形態では、制御部１０が、データ書き込み要求時におけるクロック信号のセットアップタイム（ｔＷＬＳ）及びホールドタイム（ｔＷＬＨ）を制御する場合を一例として説明する。
図１を参照して、制御部１０の構成について説明する。制御部１０は、パワーアップシーケンス制御部１１と、タイミング制御部１２と、第１オシレータ１３と、リングオシレータ１４と、カウンタ１５と、ルックアップテーブル１６と、タイミング設定部１７と、温度センサ１８と、を備える。なお、ここでは、説明を簡略化するために、半導体記憶装置における周知の構成（例えば、コマンドデコーダや、メモリアレイ及びインタフェース部を制御するための構成等）が示されていない。
パワーアップシーケンス制御部１１は、半導体記憶装置に電源が投入されたときに外部電源の電圧ＶＤＤが印加されると、所定のパワーアップシーケンスを実行する。ここで、パワーアップシーケンスには、例えば、外部電源の電圧ＶＤＤに基づいて初期の内部電源を生成することと、内部電源の電圧を調整するためのトリミングコードを読み出すことと、外部電源の電圧ＶＤＤ及びトリミングコードに基づいて内部電源の電圧を調整することと、等が含まれてもよい。また、パワーアップシーケンス制御部１１は、パワーアップシーケンスの実行が終了すると、パワーアップシーケンスが終了したことを示すプレチップレディ信号ＰＣＨＲＤＹをタイミング制御部１２に出力する。
タイミング制御部１２は、プレチップレディ信号ＰＣＨＲＤＹが入力されると、タイミング制御処理を有効にするための信号ＴＲＭＥＮを第１オシレータ１３に出力する。また、タイミング制御部１２は、半導体記憶装置の温度及び電源電圧を検出するための信号ＣＮＴＥＮをリングオシレータ１４及び温度センサ１８に出力する。さらに、タイミング制御部１２は、半導体記憶装置の温度及び電源電圧に応じた動作タイミングをもとめるための信号ＣＡＬＣをルックアップテーブル１６に出力する。
さらにまた、タイミング制御部１２は、もとめられた動作タイミングを設定するための信号ＣＨＧをタイミング設定部１７に出力する。また、タイミング制御部１２は、信号ＣＨＧをタイミング設定部１７に出力すると、半導体記憶装置がアクセス可能な状態（チップレディ状態（待機状態））であることを示すチップレディ信号ＣＨＲＤＹを、制御部１０内の他のデバイス又は回路（図示省略）に出力する。
さらに、タイミング制御部１２は、所定のコマンドが半導体記憶装置に入力されたことを示す信号ＰＡＣＴがコマンドデコーダ（図示省略）から入力されると、信号ＣＨＧをタイミング設定部１７に出力し、信号ＣＨＧをタイミング設定部１７に出力してもよい。
第１オシレータ１３は、ハイレベルの信号ＴＲＭＥＮがタイミング制御部１２から入力されている間、発振信号ＯＳＣを所定間隔で生成して、タイミング制御部１２及びリングオシレータ１４に出力する。
リングオシレータ１４は、外部電源又は内部電源の電圧（電源電圧）によって動作するように構成されており、ハイレベルの信号ＣＮＴＥＮがタイミング制御部１２から入力されている間、電源電圧に応じた周波数の発振信号ＲＩＮＧＯをカウンタ１５に出力する。ここで、リングオシレータ１４は、電源電圧が高いほど、高周波数の（つまり、トグル回数が多い）発振信号ＲＩＮＧＯを出力するように構成されてもよい。なお、動作タイミングを正確に制御するために、リングオシレータ１４は、動作タイミングの制御対象となるデバイス又は回路（例えば、インタフェース部内の入力バッファや入力バッファからの出力信号が入力される回路等）と同じデバイス又は回路で構成されてもよく、同じ電源で動作してもよい。
カウンタ１５は、発振信号ＲＩＮＧＯがリングオシレータ１４から入力されると、発振信号ＲＩＮＧＯのトグル回数をカウントする。そして、カウンタ１５は、カウント値を示す所定のビット数（ここでは、５ビット）の信号ＣＮＴ＜４：０＞をルックアップテーブル１６に出力する。また、信号ＣＮＴ＜４：０＞の値は、ハイレベルの信号ＣＮＴＥＮがタイミング制御部１２からリングオシレータ１４に新たに入力されるまでカウンタ１５に保持されてもよい。なお、本実施形態において、リングオシレータ１４及びカウンタ１５は、本発明の「電圧検出部」の一例である。
ルックアップテーブル１６は、ハイレベルの信号ＣＡＬＣがタイミング制御部１２から入力されている間、カウンタ１５から入力された信号ＣＮＴ＜４：０＞と、温度センサ１８から入力された温度範囲を示す所定のビット数（ここでは、２ビット）の信号ＴＭＰ＜１：０＞とに基づいて、動作タイミング（ここでは、セットアップタイム（ｔＷＬＳ）及びホールドタイム（ｔＷＬＨ））の遅延量を示す所定のビット数（ここでは、５ビット）の信号ＰＴＩＭ＜４：０＞を、タイミング設定部１７に出力する。なお、ルックアップテーブル１６の構成例については後述する。
タイミング設定部１７は、ハイレベルの信号ＣＨＧがタイミング制御部１２から入力されると、ルックアップテーブル１６から入力された信号ＰＴＩＭ＜４：０＞を、動作タイミングを設定するための所定のビット数（ここでは、５ビット）の信号ＴＩＭ＜４：０＞として、動作タイミングの制御対象となるデバイス又は回路の動作タイミングを制御するためのデバイス又は回路（例えば、遅延回路等）に出力する。
温度センサ１８は、ハイレベルの信号ＣＮＴＥＮがタイミング制御部１２から入力されると、半導体記憶装置の温度を検出し、検出した温度に対応する温度範囲（例えば、高温度、中温度、低温度等）を示す所定のビット数（ここでは、２ビット）の信号ＴＭＰ＜１：０＞を、タイミング設定部１７に出力する。また、温度センサ１８は、所定のコマンドが半導体記憶装置に入力されたことを示す信号ＰＡＣＴがコマンドデコーダ（図示省略）から入力されると、半導体記憶装置の温度を検出して、信号ＴＭＰ＜１：０＞をタイミング設定部１７に出力してもよい。さらに、信号ＴＭＰ＜１：０＞の値は、ハイレベルの信号ＣＮＴＥＮがタイミング制御部１２から新たに入力されるまで温度センサ１８に保持されてもよい。
次に、本実施形態の半導体記憶装置の動作について図２を参照して説明する。図２は、制御部１０内の各部の信号の電圧の推移を示すタイムチャートである。
先ず、タイミング制御部１２は、パワーアップシーケンスが終了したことを示すプレチップレディ信号ＰＣＨＲＤＹが入力されると、ハイレベルの信号ＴＲＭＥＮを第１オシレータ１３に出力する。第１オシレータ１３は、ハイレベルの信号ＴＲＭＥＮが入力されている間、発振信号ＯＳＣを所定間隔で生成して、タイミング制御部１２及びリングオシレータ１４に出力する。
時刻ｔ１において、タイミング制御部１２は、ハイレベルの信号ＣＮＴＥＮをリングオシレータ１４及び温度センサ１８に出力する。リングオシレータ１４は、ハイレベルの信号ＣＮＴＥＮが入力されている間、電源電圧に応じた周波数の発振信号ＲＩＮＧＯをカウンタ１５に出力する。また、カウンタ１５は、発振信号ＲＩＮＧＯのトグル回数をカウントし、カウント値を示す信号ＣＮＴ＜４：０＞をルックアップテーブル１６に出力する。
ここで、本実施形態では、温度センサ１８が検出した半導体記憶装置の温度に対応する温度範囲に応じて、発振信号ＲＩＮＧＯのトグル回数が、所定数（ここでは、３つ）の温度範囲のうち何れかの温度範囲に分類されるように構成されている。図２に示す例では、信号ＣＮＴ＜４：０＞の値が１２の場合には、半導体記憶装置の電源電圧が低電圧（低速プロセス）に分類され、信号ＣＮＴ＜４：０＞の値が１６の場合には、半導体記憶装置の電源電圧が中電圧（中速プロセス）に分類され、信号ＣＮＴ＜４：０＞の値が２１の場合には、半導体記憶装置の電源電圧が高電圧（高速プロセス）に分類されるように構成されている。
また、温度センサ１８は、ハイレベルの信号ＣＮＴＥＮがタイミング制御部１２から入力されると、半導体記憶装置の温度を検出し、検出した温度に対応する温度範囲（例えば、高温度、中温度、低温度等）を示す信号ＴＭＰ＜１：０＞を、ルックアップテーブル１６に出力する。
次に、時刻ｔ２において、タイミング制御部１２は、ハイレベルの信号ＣＡＬＣをルックアップテーブル１６に出力する。ルックアップテーブル１６は、カウンタ１５から入力された信号ＣＮＴ＜４：０＞と、温度センサ１８から入力された温度範囲を示す信号ＴＭＰ＜１：０＞とに基づいて、遅延量を決定する。
ここで、図３を参照して、遅延量を決定する方法の一例について説明する。図３（ａ）～（ｃ）は、ルックアップテーブル１６の構成例を示す図である。ルックアップテーブル１６は、図３（ａ）に示すように、信号ＰＴＩＭ＜４：０＞の値（図の例では、０～３１）毎に遅延量が対応付けられているように構成されてもよい。図３（ａ）に示す例では、信号ＰＴＩＭ＜４：０＞の値が０から１５まで高くなるほど遅延量が正の方向に増加し、信号ＰＴＩＭ＜４：０＞の値が１６から３１まで高くなるほど遅延量が負の方向に増加するように設定されている。なお、図３（ａ）において、ｘは、任意の正の数である。また、本実施形態では、正の方向の遅延によってクロック信号のセットアップタイム（ｔＷＬＳ）が改善され、負の方向の遅延によってクロック信号のホールドタイム（ｔＷＬＨ）が改善されることを想定している。
また、ルックアップテーブル１６は、図３（ｂ）に示すように、所定数（ここでは、３つ）の温度範囲毎及び所定数（ここでは、３つ）の電圧範囲毎に、信号ＣＮＴ＜４：０＞の値が対応付けられているように構成されてもよい。なお、図３（ｂ）において、ｙ１，ｙ２，ｙ３，ｙ４（ｙ１＜ｙ２＜ｙ３＜ｙ４）は、任意の数である。ここで、例えば、信号ＴＭＰ＜１：０＞の値が０ｂ０１であって、信号ＣＮＴ＜４：０＞の値が１６の場合には、電源電圧が中電圧であると判別される。また、信号ＴＭＰ＜１：０＞の値が０ｂ１１であって、信号ＣＮＴ＜４：０＞の値が２１の場合には、電源電圧が高電圧であると判別される。
さらに、ルックアップテーブル１６は、図３（ｃ）に示すように、所定数（ここでは、３つ）の温度範囲毎及び所定数（ここでは、３つ）の電圧範囲毎に、信号ＰＴＩＭ＜４：０＞の値が対応付けられているように構成されてもよい。図３（ｃ）の例では、半導体記憶装置の温度が低温の場合（信号ＴＭＰ＜１：０＞の値が０ｂ００の場合）、電源電圧が低くなるほど遅延量の絶対値が大きくなり、半導体記憶装置の温度が高温の場合（信号ＴＭＰ＜１：０＞の値が０ｂ１１の場合）、電源電圧が高くなるほど遅延量の絶対値が大きくなるように設定されている。
ここで、上述したように、信号ＴＭＰ＜１：０＞の値が０ｂ０１であって、信号ＣＮＴ＜４：０＞の値が１６の場合（つまり、中電圧の場合）には、信号ＰＴＩＭ＜４：０＞の値が０（図３（ａ）の例では、０ｐｓ）と決定される。また、信号ＴＭＰ＜１：０＞の値が０ｂ１１であって、信号ＣＮＴ＜４：０＞の値が２１の場合（つまり、高電圧の場合）には、信号ＰＴＩＭ＜４：０＞の値が５（図３（ａ）の例では、＋５ｘ ｐｓ）と決定される。
このようにして、カウンタ１５から入力された信号ＣＮＴ＜４：０＞と、温度センサ１８から入力された温度範囲を示す信号ＴＭＰ＜１：０＞とに基づいて、遅延量が決定される。
図２に戻ると、時刻ｔ３において、タイミング制御部１２は、ハイレベルの信号ＣＨＧをタイミング設定部１７に出力する。タイミング設定部１７は、ルックアップテーブル１６から入力された信号ＰＴＩＭ＜４：０＞を、動作タイミングを設定するための信号ＴＩＭ＜４：０＞として、動作タイミングの制御対象となるデバイス又は回路の動作タイミングを制御するためのデバイス又は回路（例えば、遅延回路等）に出力する。
また、タイミング制御部１２は、半導体記憶装置がアクセス可能な状態（チップレディ状態（待機状態））であることを示すチップレディ信号ＣＨＲＤＹを、制御部１０内の他のデバイス又は回路（図示省略）に出力する。
このようにして、半導体記憶装置に電源が投入された場合に実行されるパワーアップシーケンスにおいて半導体記憶装置内の動作タイミングが制御される。
次に、図４を参照して、所定のコマンドが入力された場合に半導体記憶装置内の動作タイミングを制御する方法の一例について説明する。図４は、所定のコマンドが入力された場合の制御部内の各部の信号の電圧の推移を示すタイムチャートである。
先ず、半導体記憶装置が待機状態である場合を想定する。この場合、タイミング制御部１２は、ハイレベルの信号ＣＮＴＥＮを、任意の間隔で温度センサ１８に出力してもよい。
時刻ｔ１１において、タイミング制御部１２は、所定のコマンドが半導体記憶装置に入力されたことを示す信号ＰＡＣＴがコマンドデコーダ（図示省略）から入力されると、ハイレベルの信号ＣＡＬＣをルックアップテーブル１６に出力する。ルックアップテーブル１６は、カウンタ１５から入力された信号ＣＮＴ＜４：０＞と、温度センサ１８から入力された温度範囲を示す信号ＴＭＰ＜１：０＞とに基づいて遅延量を決定し、決定した遅延量を示す信号ＰＴＩＭ＜４：０＞をタイミング設定部１７に出力する。
次に、時刻ｔ１２において、タイミング制御部１２は、ハイレベルの信号ＣＨＧをタイミング設定部１７に出力する。そして、タイミング設定部１７は、信号ＴＩＭ＜４：０＞を、動作タイミングの制御対象となるデバイス又は回路の動作タイミングを制御するためのデバイス又は回路（例えば、遅延回路等）に出力する。
また、時刻ｔ１３において、タイミング制御部１２は、所定のコマンドの実行を開始するように制御部１０内の他のデバイス又は回路の制御を行ってもよい。
このようにして、所定のコマンドが入力された場合に半導体記憶装置内の動作タイミングが制御される。
図５に、第１実施形態に係る半導体記憶装置における動作タイミングの制御態様の一例を示す。図５（ａ）～（ｂ）は、温度が高温の場合における電源電圧に対する動作タイミングの制御態様の一例を示す図であり、図５（ｃ）～（ｄ）は、温度が低温の場合における電源電圧に対する動作タイミングの制御態様の一例を示す図である。
図５（ａ）に示すように、半導体記憶装置が高温であるときに、電源電圧が高くなるほどセットアップタイムｔＷＬＳが要求性能を満たさなくなる場合を想定する。ここで、上述したように、高温の場合には、電源電圧が高くなるほど遅延量の絶対値が大きくなるように動作タイミングを制御することによって、電源電圧が高くなっても、セットアップタイムｔＷＬＳが要求性能を満たすことが可能になる。この場合、図５（ｂ）に示すように、ホールドタイムｔＷＬＨも要求性能を満たすことができる。
また、図５（ｄ）に示すように、半導体記憶装置が低温であるときに、電源電圧が低くなるほどホールドタイムｔＷＬＨが要求性能を満たさなくなる場合を想定する。ここで、上述したように、低温の場合には、電源電圧が低くなるほど遅延量の絶対値が大きくなるように動作タイミングを制御することによって、電源電圧が低くなっても、ホールドタイムｔＷＬＨが要求性能を満たすことが可能になる。この場合、図５（ｃ）に示すように、セットアップタイムｔＷＬＳも要求性能を満たすことができる。
上述したように、本実施形態の半導体記憶装置によれば、電源投入後に温度センサ１８によって検出された温度と、電源投入後にリングオシレータ１４及びカウンタ１５（電圧検出部）によって検出された電源電圧とに応じて、半導体記憶装置内の動作タイミングが要求性能（所定の基準）を満たすように制御されるので、温度及び電源電圧のあらゆるパターン（例えば、低温で低電圧、低温で高電圧、高温で低電圧、高温で高電圧等）に対して所定の基準（例えば、要求性能等）を満たすように動作タイミングを制御することが可能になる。これにより、例えば、リングオシレータ１４から出力された信号の立ち上がりエッジ又は立ち下がりエッジの数のみに基づいて動作タイミングを制御する場合と比較して、使用時の環境に応じて動作タイミングをより適切に制御することができるので、伝送速度等の高速化に適応して性能を向上させることの可能な半導体記憶装置を実現することができる。また、本実施形態の半導体記憶装置によれば、例えば、電源投入後の任意のタイミング毎に動作タイミングを制御することが可能になるので、半導体記憶装置の使用時の環境の経時的な変化に応じて、動作タイミングを適切に制御することができる。
また、本実施形態の半導体記憶装置によれば、電源投入後に動作タイミングを制御することができるので、例えば、製造時のテスト工程において事前に動作タイミングを設定する等の処理を省略することが可能になる。これにより、半導体記憶装置の製造時のテスト工程をより簡略化することができる。
（第２実施形態）
以下、本発明の第２実施形態について説明する。本実施形態の半導体記憶装置は、事前に定義されたコマンドが入力された場合に動作タイミングを制御する点において、第１実施形態と異なっている。以下、第１実施形態と異なる構成について説明する。
図６に、本実施形態に係る半導体記憶装置の構成例を示す。図６に示す例では、事前に定義されたコマンドが半導体記憶装置に入力されたことを示す信号ＣＭＤが、コマンドデコーダ（図示省略）からタイミング制御部１２に入力されるように構成されている。
ここで、事前に定義されたコマンドは、例えば、動作タイミングの制御のみを実行するためのコマンドであってもよいし、動作タイミングの制御を実行するためのコマンドと所定のコマンドとが組み合わせられたコマンドであってもよい。また、事前に定義されたコマンドに含まれる所定のコマンドは、例えば、読み出しコマンドであってもよいし、書き込みコマンドであってもよいし、比較的高いタイミング精度を必要とするコマンド（例えば、リードレベリングやライトレベリング等）であってもよい。
本実施形態において、タイミング制御部１２は、信号ＣＭＤがコマンドデコーダ（図示省略）から入力されると、タイミング制御処理を有効にするための信号ＴＲＭＥＮを第１オシレータ１３に出力してもよい。また、タイミング制御部１２は、半導体記憶装置の温度及び電源電圧を検出するための信号ＣＮＴＥＮをリングオシレータ１４及び温度センサ１８に出力してもよい。さらに、タイミング制御部１２は、半導体記憶装置の温度及び電源電圧に応じた動作タイミングをもとめるための信号ＣＡＬＣをルックアップテーブル１６に出力してもよい。
さらにまた、タイミング制御部１２は、もとめられた動作タイミングを設定するための信号ＣＨＧをタイミング設定部１７に出力してもよい。また、タイミング制御部１２は、信号ＣＨＧをタイミング設定部１７に出力すると、事前に定義されたコマンドに含まれる他のコマンド（例えば、読み出しコマンド、書き込みコマンド、ライトレベリング、リードレベリング等）を実行するように制御部１０内の他のデバイス又は回路を制御してもよい。
このように、本実施形態に係る半導体記憶装置によれば、上述した第１実施形態と同様の作用効果を発揮することが可能である。
（第３実施形態）
以下、本発明の第３実施形態について説明する。本実施形態の半導体記憶装置は、リフレッシュ動作を必要とするメモリを備える場合に、当該メモリのリフレッシュ動作の実行中に半導体記憶装置内の動作タイミングを制御する点において、上記各実施形態と異なっている。以下、上記各実施形態と異なる構成について説明する。
なお、本実施形態の半導体記憶装置は、メモリのリフレッシュ動作を必要とする半導体記憶装置（例えば、ＤＲＡＭ、ｐＳＲＡＭ等）であってもよい。
図７は、本実施形態に係る半導体記憶装置の制御部１０の構成例を示す図である。本実施形態において、制御部１０は、上述した各部１１～１８の他に第２オシレータ１９を備える。また、本実施形態では、タイミング制御部１２及び温度センサ１８は、リフレッシュ動作の実行が要求されることを示す信号ＳＲＥＦがコマンドデコーダ（図示省略）から入力されるように構成されている。
第２オシレータ１９は、チップレディ信号ＣＨＲＤＹがタイミング制御部１２から入力されると、リフレッシュ動作をトリガするための信号ＳＲＴＲＩＧを所定間隔で生成して、タイミング制御部１２に出力する。
なお、第１オシレータ１３及び第２オシレータ１９は、半導体記憶装置の温度及び電源電圧の変動に依存する特性を有していない場合に、第１オシレータ１３及び第２オシレータ１９のうち何れか一方のみが、第１オシレータ１３及び第２オシレータ１９の各々の機能を実行するように設けられてもよい。
次に、本実施形態の半導体記憶装置の動作について図８を参照して説明する。図８は、制御部１０内の各部の信号の電圧の推移を示すタイムチャートである。なお、ここでは、信号ＳＲＴＲＩＧが４回トグルする毎に、４つ目の信号ＳＲＴＲＩＧの立ち下がりエッジにおいて動作タイミングの決定が行われ、信号ＳＲＴＲＩＧが２回トグルする毎に、２つ目の信号ＳＲＴＲＩＧの立ち上がりエッジにおいてハイレベルの信号ＳＲＥＦがタイミング制御部１２に入力されることを想定している。
先ず、時刻ｔ２１において動作タイミングの決定が開始される場合、タイミング制御部１２は、タイミング制御処理を有効にするための信号ＴＲＭＥＮを第１オシレータ１３に出力してもよい。また、タイミング制御部１２は、半導体記憶装置の温度及び電源電圧を検出するための信号ＣＮＴＥＮをリングオシレータ１４及び温度センサ１８に出力してもよい。さらに、タイミング制御部１２は、半導体記憶装置の温度及び電源電圧に応じた動作タイミングをもとめるための信号ＣＡＬＣをルックアップテーブル１６に出力してもよい。
次に、時刻ｔ２２においてハイレベルの信号ＳＲＥＦがタイミング制御部１２に入力されると、タイミング制御部１２は、リフレッシュ動作の実行の開始時に、動作タイミングの設定を行ってもよい。
図９に、リフレッシュ動作が実行される場合の制御部１０内の各部の信号の電圧の推移を示すタイムチャートを示す。時刻ｔ３１において、タイミング制御部１２は、ハイレベルの信号ＳＲＥＦがコマンドデコーダ（図示省略）から入力されると、ハイレベルの信号ＣＡＬＣをルックアップテーブル１６に出力する。ルックアップテーブル１６は、カウンタ１５から入力された信号ＣＮＴ＜４：０＞と、温度センサ１８から入力された温度範囲を示す信号ＴＭＰ＜１：０＞とに基づいて遅延量を決定し、決定した遅延量を示す信号ＰＴＩＭ＜４：０＞をタイミング設定部１７に出力する。
次に、時刻ｔ３２において、タイミング制御部１２は、ハイレベルの信号ＣＨＧをタイミング設定部１７に出力する。そして、タイミング設定部１７は、信号ＴＩＭ＜４：０＞を、動作タイミングの制御対象となるデバイス又は回路の動作タイミングを制御するためのデバイス又は回路（例えば、遅延回路等）に出力する。
また、タイミング制御部１２は、リフレッシュ動作を実行するように制御部１０内の他のデバイス又は回路の制御を行ってもよい。
図８に戻り、時刻ｔ２３において読み出し又は書き込みコマンドが入力されたことを示す信号がコマンドデコーダ（図示省略）から入力されると、タイミング制御部１２は、読み出し又は書き込みコマンドを実行するように制御部１０内の他のデバイス又は回路の制御を行ってもよい。この場合、時刻ｔ２２～時刻ｔ２３の間に制御された動作タイミングに基づいて、読み出し又は書き込みコマンドが実行される。
次に、時刻ｔ２４においてハイレベルの信号ＳＲＥＦがタイミング制御部１２に入力されると、タイミング制御部１２は、リフレッシュ動作の実行の開始時に、動作タイミングの設定を行う。
次いで、時刻ｔ２５において動作タイミングの決定が開始される場合、タイミング制御部１２は、タイミング制御処理を有効にするための信号ＴＲＭＥＮを第１オシレータ１３に出力してもよい。また、タイミング制御部１２は、半導体記憶装置の温度及び電源電圧を検出するための信号ＣＮＴＥＮをリングオシレータ１４及び温度センサ１８に出力してもよい。さらに、タイミング制御部１２は、半導体記憶装置の温度及び電源電圧に応じた動作タイミングをもとめるための信号ＣＡＬＣをルックアップテーブル１６に出力してもよい。
ここで、ハイレベルの信号ＳＲＥＦがタイミング制御部１２に入力される前に、読み出し又は書き込みコマンドが入力されたことを示す信号がコマンドデコーダ（図示省略）から入力された場合には、タイミング制御部１２は、信号ＳＲＥＦをハイレベルに維持した状態で、読み出し又は書き込みコマンドを実行するように制御部１０内の他のデバイス又は回路の制御を行ってもよい。そして、タイミング制御部１２は、読み出し又は書き込みコマンドの実行が終了した後の時刻ｔ２６において、リフレッシュ動作の実行（図９に示す動作タイミングの設定を含む）を開始してもよい。
次に、時刻ｔ２７においてハイレベルの信号ＳＲＥＦがタイミング制御部１２に入力されると、タイミング制御部１２は、リフレッシュ動作の実行（図９に示す動作タイミングの設定を含む）を開始してもよい。ここで、リフレッシュ動作の実行中に、読み出し又は書き込みコマンドが入力されたことを示す信号がコマンドデコーダ（図示省略）から入力された場合には、タイミング制御部１２は、リフレッシュ動作の実行が終了した後の時刻ｔ２８において読み出し又は書き込みコマンドを実行するように制御部１０内の他のデバイス又は回路の制御を行ってもよい。
上述したように、本実施形態の半導体記憶装置によれば、例えば、メモリのリフレッシュ動作が実行される毎に、当該リフレッシュ動作が実行されているときの半導体記憶装置の温度及び電源電圧に基づいて、動作タイミングを適切に制御することが可能になるので、半導体記憶装置の使用時の環境の経時的な変化に応じて、動作タイミングを適切に制御することができる。また、本実施形態の半導体記憶装置によれば、リフレッシュ動作の実行中（つまり、所定のコマンド（例えば、読み出しコマンドや書き込みコマンド等のアクティブコマンド等）が実行されない間）に動作タイミングを制御することが可能になるので、所定のコマンドの実行を妨げることなく動作タイミングの制御を行うことができる。
以上説明した各実施形態は、本発明の理解を容易にするために記載されたものであって、本発明を限定するために記載されたものではない。したがって、上記各実施形態に開示された各要素は、本発明の技術的範囲に属する全ての設計変更や均等物をも含む趣旨である。
例えば、上述した各実施形態では、データ書き込み要求時におけるクロック信号のセットアップタイム（ｔＷＬＳ）及びホールドタイム（ｔＷＬＨ）を制御する場合を一例として説明したが、本発明はこの場合に限定されない。例えば、データ読み出し要求時におけるクロック信号のセットアップタイム及びホールドタイムが制御されてもよいし、他の動作タイミング（例えば、ロウワード線活性化タイミング、センスアンプ活性化タイミング、カラムビット線活性化タイミング等）が制御されてもよい。
また、上述した各実施形態では、半導体記憶装置の温度が３つの温度範囲のうち何れかの温度範囲に分類され、半導体記憶装置の電源電圧が３つの電圧範囲のうち何れかの電圧範囲に分類される場合を一例として説明したが、本発明はこの場合に限定されない。例えば、半導体記憶装置の温度は、３つ以外の複数の温度範囲のうち何れかの温度範囲に分類されてもよいし、半導体記憶装置の電源電圧は、３つ以外の複数の電源範囲のうち何れかの電源範囲に分類されてもよい。
さらに、上述した各実施形態における制御部１０の構成は一例であり、適宜変更されてもよいし、他の様々な構成が採用されてもよい。
１０…制御部
１１…パワーアップシーケンス制御部
１２…タイミング制御部
１３…第１オシレータ
１４…リングオシレータ
１５…カウンタ
１６…ルックアップテーブル
１７…タイミング設定部
１８…温度センサ
１９…第２オシレータ
ＲＩＮＧＯ…リングオシレータの出力信号

Claims (6)

  1. 半導体記憶装置であって、
    前記半導体記憶装置の温度を検出する温度センサと、
    前記半導体記憶装置の電源電圧を検出する電圧検出部と、
    電源投入後に前記温度センサによって検出された温度、及び、電源投入後に前記電圧検出部によって検出された電源電圧に応じて、前記半導体記憶装置内の動作タイミングを、所定の基準を満たすように制御する制御部と、を備え、
    前記電圧検出部は、前記電源電圧によって動作する所定のリングオシレータから出力された信号のトグル回数に基づいて前記電源電圧を検出する、
    半導体記憶装置。
  2. 前記制御部は、前記半導体記憶装置に電源が投入された場合に実行されるパワーアップシーケンスにおいて前記動作タイミングを制御する、請求項１に記載の半導体記憶装置。
  3. 前記制御部は、所定のコマンドが前記半導体記憶装置に入力された場合に前記動作タイミングを制御する、請求項１又は２に記載の半導体記憶装置。
  4. 前記制御部は、前記所定のコマンドが実行される前に前記動作タイミングを制御する、請求項３に記載の半導体記憶装置。
  5. 前記制御部は、前記半導体記憶装置がリフレッシュ動作を必要とするメモリを備える場合に、前記メモリのリフレッシュ動作の実行中に前記動作タイミングを制御する、請求項１～４の何れかに記載の半導体記憶装置。
  6. 前記制御部は、前記温度センサによって検出された温度と、前記電圧検出部によって検出された電源電圧と、前記半導体記憶装置内の動作タイミングの遅延量とが対応付けられたルックアップテーブルを用いて、前記動作タイミングを制御する、請求項１～５の何れかに記載の半導体記憶装置。
JP2020210323A 2020-12-18 2020-12-18 半導体記憶装置 Active JP7043578B1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2020210323A JP7043578B1 (ja) 2020-12-18 2020-12-18 半導体記憶装置
CN202110295111.XA CN114649009A (zh) 2020-12-18 2021-03-19 半导体存储装置
US17/362,629 US11488652B2 (en) 2020-12-18 2021-06-29 Semiconductor memory device to control operating timing based on temperature of the memory device
KR1020210089337A KR20220088283A (ko) 2020-12-18 2021-07-07 반도체 기억장치
KR1020230193193A KR20240006481A (ko) 2020-12-18 2023-12-27 반도체 기억장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020210323A JP7043578B1 (ja) 2020-12-18 2020-12-18 半導体記憶装置

Publications (2)

Publication Number Publication Date
JP7043578B1 true JP7043578B1 (ja) 2022-03-29
JP2022096995A JP2022096995A (ja) 2022-06-30

Family

ID=81215134

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020210323A Active JP7043578B1 (ja) 2020-12-18 2020-12-18 半導体記憶装置

Country Status (4)

Country Link
US (1) US11488652B2 (ja)
JP (1) JP7043578B1 (ja)
KR (2) KR20220088283A (ja)
CN (1) CN114649009A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118282361B (zh) * 2024-05-30 2024-09-03 珠海凌烟阁芯片科技有限公司 延迟优化方法和环形振荡器设计方法、装置、设备、介质

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007133526A (ja) 2005-11-09 2007-05-31 Juki Corp メモリコントローラ
JP2018037129A (ja) 2016-09-01 2018-03-08 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置
US20180144781A1 (en) 2016-11-21 2018-05-24 SK Hynix Inc. Semiconductor memory device and method for operating the same

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5956289A (en) * 1997-06-17 1999-09-21 Micron Technology, Inc. Clock signal from an adjustable oscillator for an integrated circuit
JP2004239760A (ja) * 2003-02-06 2004-08-26 Sharp Corp 半導体メモリのセルフイレース・ライト装置および半導体メモリのセルフバーンインテスト方法
KR100606896B1 (ko) * 2004-08-10 2006-08-01 엘지노텔 주식회사 전압 공급 순서 자동 제어 장치 및 방법
JP2006187153A (ja) * 2004-12-28 2006-07-13 Fujitsu Ltd 半導体集積回路装置、半導体回路、ｄｃ−ｄｃコンバータ、ｄｃ−ｄｃコンバータの制御回路及びｄｃ−ｄｃコンバータの制御方法
US7480588B1 (en) * 2006-04-19 2009-01-20 Darryl Walker Semiconductor device having variable parameter selection based on temperature and test method
KR100847315B1 (ko) * 2007-02-28 2008-07-21 삼성전자주식회사 셀프 리프레쉬 제어 회로, 이를 포함하는 반도체 메모리장치 및 셀프 리프레쉬 제어 방법
KR101001140B1 (ko) * 2008-11-06 2010-12-15 주식회사 하이닉스반도체 반도체 메모리 소자와 터미네이션 동작 방법
KR100976408B1 (ko) * 2008-11-06 2010-08-17 주식회사 하이닉스반도체 내부전압 발생회로
KR20100076771A (ko) * 2008-12-26 2010-07-06 주식회사 하이닉스반도체 반도체 메모리장치의 내부전압 발생회로
CN103021451B (zh) 2011-09-22 2016-03-30 复旦大学 一种基于阈值电压调节的多级温度控制自刷新存储设备及其方法
TWI561959B (en) 2014-07-03 2016-12-11 Nvidia Corp Clock generation circuit that tracks critical path across process, voltage and temperature variation
US10627883B2 (en) * 2018-02-28 2020-04-21 Advanced Micro Devices, Inc. Onboard monitoring of voltage levels and droop events
JP2022052089A (ja) * 2020-09-23 2022-04-04 キオクシア株式会社 メモリシステム及びメモリシステムの制御方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007133526A (ja) 2005-11-09 2007-05-31 Juki Corp メモリコントローラ
JP2018037129A (ja) 2016-09-01 2018-03-08 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置
US20180144781A1 (en) 2016-11-21 2018-05-24 SK Hynix Inc. Semiconductor memory device and method for operating the same

Also Published As

Publication number Publication date
US20220199149A1 (en) 2022-06-23
KR20220088283A (ko) 2022-06-27
US11488652B2 (en) 2022-11-01
CN114649009A (zh) 2022-06-21
KR20240006481A (ko) 2024-01-15
JP2022096995A (ja) 2022-06-30

Similar Documents

Publication Publication Date Title
US10665273B2 (en) Semiconductor memory devices, memory systems and refresh methods of the same
JP5642524B2 (ja) 半導体装置
KR100655076B1 (ko) 반도체 메모리 장치의 내부 온도 데이터 출력 방법 및그에 따른 내부 온도 데이터 출력회로
JP5098391B2 (ja) 半導体メモリ、システムおよび半導体メモリの動作方法
KR102389820B1 (ko) 트레이닝 동작을 제어하는 메모리 컨트롤러, 메모리 시스템 및 그의 동작방법
TWI296804B (en) Voltage generation control circuit in semiconductor memory device and method thereof
KR20190134163A (ko) 메모리 장치, 메모리 시스템, 및 메모리 장치의 동작 방법
US10650878B2 (en) Apparatuses and methods for refresh control
JP4956734B2 (ja) 低電力リフレッシュ動作のためのクロック同期回路を制御するための回路および方法
JPH08287676A (ja) 半導体メモリ装置
JP2010277666A (ja) 半導体記憶装置及びこれを制御するメモリコントローラ、並びに、情報処理システム
KR100895656B1 (ko) 반도체 메모리, 반도체 메모리의 동작 방법, 메모리컨트롤러 및 시스템
KR20240006481A (ko) 반도체 기억장치
US11894041B2 (en) Electronic devices executing refresh operation based on adjusted internal voltage
US6968436B2 (en) Memory controller that controls supply timing of read data
KR102681257B1 (ko) 반도체장치
US6700828B2 (en) Semiconductor memory device
US11615832B2 (en) Electronic devices executing a refresh operation based on temperature
TWI734656B (zh) 半導體記憶裝置
JP4934118B2 (ja) 半導体記憶装置
US20080247261A1 (en) Semiconductor memory device and control method thereof
US20080089149A1 (en) Semiconductor memory apparatus for allocating different read/write operating time to every bank
US7715270B2 (en) Address synchronous circuit capable of reducing current consumption in DRAM
JP2005141845A (ja) 半導体装置
KR100418400B1 (ko) 반도체 메모리 장치의 비트 라인 센스 인에이블 신호발생회로

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220315

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220316

R150 Certificate of patent or registration of utility model

Ref document number: 7043578

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150