TWI734656B

TWI734656B - 半導體記憶裝置

Info

Publication number: TWI734656B
Application number: TW109146191A
Authority: TW
Inventors: 森郁
Original assignee: 華邦電子股份有限公司
Priority date: 2020-12-25
Filing date: 2020-12-25
Publication date: 2021-07-21
Also published as: TW202226238A

Abstract

提供半導體記憶裝置，可根據使用時之環境(例如，電源電壓和溫度等)之變化，適當地控制操作時序。一種半導體記憶裝置，包括偵測半導體記憶裝置之溫度的溫度感測器18、偵測半導體記憶裝置之電源電壓的電壓偵測部(環形振盪器14和計數器15)，以及根據電源接通後藉由溫度感測器18所偵測之溫度，以及電源接通後藉由電壓偵測部所偵測之電源電壓，控制半導體記憶裝置內之操作時序，以滿足特定條件的控制部10。

Description

半導體記憶裝置

本發明與半導體記憶裝置有關。

在半導體記憶裝置上，例如，動態隨機存取記憶體(Dynamic Random Access Memory,DRAM)等，隨著訊號之傳送速度等提高，需要適當地控制操作時序。

例如，在專利文獻1記載之技術，電源接通後，從半導體記憶裝置之有PVT(處理/電源電壓/溫度)變動相關特性之環形振盪器所輸出訊號，按照上述輸出訊號之上升邊緣和下降邊緣之次數，可以控制內部時脈之操作時序(開始時間和保持時間)。

[先行技術文獻] [專利文獻]

[專利文獻1] 美國專利申請公開第2018/0144781號說明書。

順便一提，環形振盪器有下列之特性。當電源電壓越高或溫度越高時，所輸出訊號之上升邊緣或下降邊緣之次數變得越多；當環形振盪器之電源電壓越低或溫度越低時，所輸出訊號之上升邊緣或下降邊緣之次數變得越少。因此基於從環形振盪器所輸出訊號之上升邊緣或下降邊緣之次數，對於半導體記憶裝置使用時之環境(例如，溫度和電源電壓等)之各種情境(例如，低溫時低電壓、低溫時高電壓、高溫時低電壓、高溫時高電壓等)，難以控制操作時序以滿足性能要求(規格)。

再者，在專利文獻1所記載之技術，由於內部時脈之操作時序之只在電源接通後控制一次，因此依照半導體記憶裝置使用時之環境之時間變化，而適當地控制操作時序會有變得困難之疑慮。

本發明鑑於上述課題，目的是可以得到一種依照使用時之環境，適當地控制操作時序之半導體記憶裝置。

為了解決上述課題，本發明提供一種半導體記憶裝置，包括偵測上述半導體記憶裝置之溫度的溫度感測器、偵測上述半導體記憶裝置之電源電壓的電壓偵測部，以及依照電源接通後由上述溫度感測器所偵測之溫度，和電源接通後由上述電壓偵測部所偵測之電源電壓，控制上述半導體記憶裝置內之操作時序，以滿足特定條件的控制部。

根據本發明(發明1)，由於依照電源接通後藉由溫度感測器所偵測之溫度，和電源接通後藉由電壓偵測部所偵測之電源電壓，來控制半導體記憶裝置內之操作時序，以滿足特定條件，因此對於溫度和電源電壓之各種情境(例如，低溫時低電壓、低溫時高電壓、高溫時低電壓、高溫時高電壓等)，可以控制操作時序，以滿足特定條件(例如，性能要求等)。因此，例如，只基於從環形振盪器所輸出之訊號之上升邊緣或下降邊緣之次數，以控制操作時序之情況相比，依照使用時環境之操作時序更能適當地控制，因此，可以實現應用於提高傳送速度等之性能提升之半導體記憶裝置。再者，根據本發明(發明1)，例如，由於可以在每次電源接通後之任何時序，以控制操作時序，因此，依照半導體記憶裝置使用時之環境之時間變化，可以適當地控制操作時序。

在上述發明(發明1)，當上述半導體記憶裝置電源接通時所執行的電力開啟時序中，可以控制上述半導體記憶裝置的操作時序(發明2)。

根據本發明(發明2)，從電源接通後到半導體記憶裝置正常運作開始時的期間，基於該半導體記憶裝置的溫度和電源電壓，可以適當地控制操作時序。

在上述發明(發明1~2)，當特定指令輸入在上述半導體記憶裝置時，上述控制部可以控制上述半導體記憶裝置的操作時序(發明3)。

根據本發明(發明3)，例如，由於每次特定指令輸入在上述半導體記憶裝置時，基於當輸入該指令時之半導體記憶裝置的溫度和電源電壓，以適當地控制操作時序，因此依照半導體記憶裝置使用時之環境之時間變化，可以適當地控制操作時序。

在上述發明(發明3)，當執行上述特定指令之前，上述控制部可以控制上述半導體記憶裝置的操作時序(發明4)。

根據本發明(發明4)，由於可以基於控制後的操作時序以執行特定指令，因此可以依照使用時的環境適當地執行該指令。

在上述發明(發明1~4)，當上述半導體記憶裝置有包括必要更新操作之記憶體時，在上述記憶體執行更新操作期間，上述控制部可以控制上述半導體記憶裝置的操作時序(發明5)。

根據本發明(發明5)，例如由於每次執行記憶體之更新操作時，基於執行該更新指令時之導體記憶裝置的溫度和電源電壓，以適當地控制操作時序，因此依照半導體記憶裝置使用時之環境之時間變化，可以適當地控制操作時序。再者，根據本發明(發明5)，由於在更新操作執行期間(也就是，在不執行特定指令(例如，讀取指令和寫入指令等之有效指令等)時)可以控制操作時序，因此可以在不干擾所執行之特定指令情況下，以控制操作時序。

在上述發明(發明1~5)，利用上述溫度感測器所偵測之溫度，上述電壓偵測部所偵測之電源電壓，以及與上述半導體記憶裝置內之操作時序之延遲量對應之查詢表，上述控制部可以控制上述操作時序(發明6)。

根據本發明(發明6)，從查詢表中提取與所偵測之溫度和電源電壓對應的操作時序之延遲量，基於所提取的操作時序之延遲量，可以簡單且適當地控制操作時序。

在上述發明(發明6)，基於從由電源電壓所操作之特定環形振盪器輸出之訊號切換次數，上述電壓偵測部可以偵測上述電源電壓(發明7)。

根據本發明(發明7)，例如，由於從環形振盪器輸出之訊號切換次數越多，偵測到的電源電壓越高；該訊號切換次數越少，偵測到的電源電壓越低，因此利用該訊號切換次數可適當地控制操作時序。

在此，半導體記憶裝置的電源電壓高，和半導體記憶裝置的處理速度快具有相同的影響；半導體記憶裝置的電源電壓低，和半導體記憶裝置的處理數度慢具有相同的影響。因此，偵測到半導體記憶裝置的電源電壓高實際上是偵測到半導體記憶裝置的處理速度快；偵測到半導體記憶裝置的電源電壓低實際上是偵測到半導體記憶裝置的處理速度慢。再者，在下面說明中應注意半導體記憶裝置的處理(例如，高速，中速或低速)可以與對應的電源電壓(例如，高電壓，中電壓或低電壓)一起描述。

根據本發明之半導體記憶裝置，依照使用時環境更能適當地控制操作時序。

10:控制部

11:電力開啟時序控制部

12:時序控制部

13:第一振盪器

14:環形振盪器

15:計數器

16:查詢表

17:時序設定部

18:溫度感測器

19:第二振盪器

VDD:電源電壓

PCHRDY:預先晶片準備訊號

OSC:振盪訊號

CHRDY:晶片準備訊號

CNTEN:輸出到環形震盪器14之訊號

PACT:來自指令解碼器之表示特定指令已輸入半導體記憶體裝置之訊號

TRMEN:用於有效時序控制處理之訊號

CALC:用於要求與半導體記憶裝置之溫度和電源電壓對應之操作時序的訊號

TMP<1：0>:表示從溫度感測器18所輸入之溫度範圍之訊號

CHG:輸出到時序設定部17之訊號

RINGO:振盪訊號

CNT<4：0>:表示計數值之訊號

PTIM<4：0>:從查詢表16所輸入之訊號

TIM<4：0>:設定操作時序之訊號

tWLS:設定時間

tWLH:保持時間

SRTRIG:用於觸發更新操作之訊號

SREF:表示要求執行更新操作之訊號

第1圖係為與本發明之實施例1有關之半導體記憶裝置之控制部之配置方塊圖。

第2圖係為控制部內之各部訊號之電壓變化的時序圖。

第3圖的(a)~(c)為查詢表之配置示例圖。

第4圖係為當輸入特定指令時，控制部內之各部訊號電壓之時間變化圖。

第5圖的(a)~(b)為在高溫時與電源電壓對應之操作時序之控制狀態之示例圖，(c)~(d)為在低溫時與電源電壓對應之操作時序之控制狀態之示例圖。

第6圖係為與本發明之實施例2有關之半導體記憶裝置之配置示例圖。

第7圖係為與本發明之實施例3有關之半導體記憶裝置之配置示例圖。

第8圖係為控制部內之各部訊號之電壓變化的時序圖。

第9圖係為當執行更新操作時，控制部內之各部訊號之電壓變化的時序圖。

以下，參照於圖式，詳細地說明與本發明實施例有關之的半導體記憶裝置。但是，本發明並不限於這些實施例。

[實施例1]

第1圖係為與本發明之實施例1有關之半導體記憶裝置之控制部之配置方塊圖。與本發明之實施例有關之半導體記憶裝置包括控制部10、用於外部裝置(例如，記憶體控制器等)之間發送與接收訊號(例如，晶片選擇訊號、資料訊號、資料選通訊號、時脈訊號等)之介面部(圖示省略)、以及具有以矩陣配置的複數記憶體單元之記憶體陣列(圖示省略)。控制部10、介面部，以及記憶體陣列，各別由根據專門之硬體裝置和邏輯電路所組成。

基於藉由從介面部之外部裝置所接收之寫入請求，控制部10控制對記憶體陣列之資料寫入。再者，基於藉由從介面部之外部裝置所接收之讀取請求，控制部10控制對記憶體陣列之資料讀取。進一步，依照電源接通後藉由溫度感測器18(將如下所述)所偵測之溫度，以及電源接通後藉由電壓偵測部(將如下所述)所偵測之電源電壓，控制部10控制半導體記憶裝置內之操作時序，以滿足特定條件(例如，性能要求)。

再者，在半導體記憶裝置電源接通時所實施的電力開啟時序中，控制部10可以使控制半導體記憶裝置內的操作時序。因此，從電源接通後到半導體記憶裝置正常運作開始時的期間，基於該半導體記憶裝置的溫度和電源電壓，可以適當地控制操作時序。

進一步，當輸入特定指令(例如，讀取指令和寫入指令等之有效指令等)至半導體記憶裝置時，控制部10控制半導體記憶裝置內之操作時序。因此，由於每次輸入特定指令在半導體記憶裝置時，基於輸入該指令時之半導體記憶裝置的溫度和電源電壓，以適當地控制操作時序，因此依照半導體記憶裝置使用時之環境之時間變化，可以適當地控制操作時序。

再者，執行特定指令之前，控制部10可控制半導體記憶裝置內之操作時序。藉此，由於可以基於控制後的操作時序以執行特定指令，因此能夠可以依照使用時的環境適當地執行該指令。

再者，利用溫度感測器18所偵測之溫度，電壓偵測部(將如下所述)所偵測之電源電壓，以及與半導體記憶裝置內之操作時序之延遲量對應之查詢表16(將如下所述)，控制部10可以控制操作時序。因此，從查詢表16中提取與所偵測之溫度和電源電壓對應的操作時序之延遲量，基於所提取的操作時序之延遲量，可以簡單且適當地控制操作時序。

再者，基於依電源電壓而操作之特定環形振盪器14(將如下所述)所輸出之訊號切換次數，電壓偵測部(將如下所述)可以偵測電源電壓。藉此，例如由於從環形振盪器14輸出之訊號切換次數越多，偵測到的電源電壓越高；以及該訊號切換次數越少，偵測到的電源電壓越低，因此利用該訊號切換次數可適當地控制操作時序。

再者，在本實施例中，將以控制部10在請求資料寫入時，控制時脈訊號之設定時間(Write leveling setup time,tWLS)和保持時間(Write leveling hold time,tWLH)之情況為例進行說明。

參照於第1圖，將說明關於控制部10之配置。控制部10包括電力開啟時序控制部11、時序控制部12、第一振盪器13，環形振盪器14，計數器15，查詢表16，時序設定部17，以及溫度感測器18。再者，在此為簡略地說明，未表示半導體記憶裝置中周邊的配置(例如，用於控制指令解碼器、記憶體陣列，以及介面部等配置)。

當接通半導體記憶裝置電源，並施加外部電源電壓VDD時，電力開啟時序控制部11執行特定的電力開啟時序。在此，電力開啟時序包括，例如，基於外部電源電壓VDD以產生初期的內部電源，讀取用於調整內部電源電壓之修整碼，以及基於外部電源電壓VDD和修整碼，以調整內部電源電壓等。再者，當電力開啟時序執行結束時，電力開啟時序控制部11將表示電力開啟時序結束的預先晶片準備訊號PCHRDY輸出到時序控制部12。

當輸入預先晶片準備訊號PCHRDY時，時序控制部12將用於有效時序控制處理之訊號TRMEN輸出到第一振盪器13。再者，時序控制部12將用於偵測半導體記憶裝置之溫度和電源電壓之訊號CNTEN輸出到環形振盪器14和溫度感測器18。再者，時序控制部12將根據半導體記憶裝置之溫度和電源電壓所要求之操作時序的訊號CALC，輸出到查詢表16。

再者，時序控制部12將用於設定所要求之操作時序之訊號CHG輸出到時序設定部17。再者，當訊號CHG輸出到時序設定部17時，時序控制部12將表示半導體存儲裝置處於存取狀態(晶片準備狀態(待機狀態))的晶片準備訊號CHRDY，輸出到控制部10內的其他裝置或電路(圖示省略)。

再者，來自指令解碼器(圖示省略)之用以表示特定指令已輸入在半導體記憶體裝置的訊號PACT被輸入時，時序控制部12輸出訊號CHG到時序設定部17。

在從時序控制部12輸入高位準訊號TRMEN期間，第一振盪器13以特定間隔產生振盪訊號OSC，並輸出到時序控制部12和環形振盪器14。

環形振盪器14被配置為藉由外部電源或內部電源電壓(電源電壓)以操作，且在從時序控制部12輸入高位準訊號TRMEN期間，將頻率與電源電壓相對應之振盪訊號RINGO輸出到計數器15。在此，環形振盪器14被配置為當電源電壓越高，而輸出高頻率(也就是，切換次數高)振盪訊號 RINGO。再者，為了控制正確的操作時序，環形振盪器14亦可由與成為操作時序之控制對象的裝置或電路(例如，介面部內的輸入緩衝器或被輸入從輸入緩衝器所輸出之訊號的電路等)和相同的裝置或電路所構成，且使用相同的電源進行操作。

當從環形振盪器14輸入振盪訊號RINGO時，計數器15計數振盪訊號RINGO之切換次數。然後，計數器15將表示計數值特定位元數(在此，5位元)之訊號CNT<4：0>，輸出到查詢表16。再者，從時序控制部12到環形振盪器14新輸入高位準訊號CNTEN期間，訊號CNT<4：0>值可以保持在計數器15。再者，在本實施例中，環形振盪器14和計數器15為本發明之「電壓偵測部」之示例。

在從時序控制部12輸入高位準訊號TRMEN期間，依照從計數器15所輸入之訊號CNT<4：0>，以及表示從溫度感測器18所輸入溫度範圍之特定位元數(在此，2位元)之訊號TMP<1：0>，查詢表16將表示操作時序(在此，設定時間(tWLS)和保持時間(tWLH))之延遲量特定位元數(在此，5位元)之訊號PTIM<4：0>輸出到時序設定部17。再者，關於查詢表之配置例將如下述。

當從時序控制部12輸入高位準訊號TRMEN時，時序設定部17將從查詢表16所輸入之訊號PTIM<4：0>作為用於設定操作時序之特定位元數(在此，5位元)之訊號TIM<4：0>，輸出到用於控制成為操作時序的控制對像之裝置或電路之操作時序的裝置或電路(例如，延遲電路等)。

當從時序控制部12輸入高位準訊號TRMEN時，溫度感測器18偵測半導體記憶裝置之溫度，並將與偵測溫度對應之溫度範圍(例如，高溫、中溫、低溫等)之特定位元數(在此，2位元)之訊號TMP<1：0>，輸出到時序設定部17。再者，來自指令解碼器(圖示省略)之用以表示特定指令已輸入在半導體記憶體裝置的訊號PACT被輸入時，溫度感測器18偵測半導體記憶裝置之溫度，並將訊號TMP<1：0>輸入到時序設定部17。再者，從時序控制部12到新輸入高位準訊號CNTEN期間，訊號TMP<1：0>值可以保持在溫度感測器18。

接者，關於本實施例之半導體記憶裝置之操作將參照於第2圖說明。第2圖係為控制部內之各部訊號之電壓之時間變化圖。

首先，當輸入表示電力開啟時序結束之預先晶片準備訊號PCHRDY時，時序控制部12將高位準訊號TRMEN輸出到第一振盪器13。在輸入高位準訊號TRMEN期間，第一振盪器13以特定間隔產生振盪訊號OSC，並輸出到時序控制部12和環形振盪器14。

在時間t1時，時序控制部12將高位準訊號CNTEN輸出到環形振盪器14和溫度感測器18。在輸出高位準訊號CNTEN期間，環形振盪器14依照與電源電壓對應之頻率之振盪訊號RINGO輸出到計數器15。再者，計數器15計數振盪訊號RINGO之切換次數，以及表示計數值之訊號CNT<4：0>輸出到查詢表16。

在此，本實施例中，根據與溫度感測器18所偵測之半導體記憶體裝置之溫度對應之溫度範圍，振盪訊號RINGO之切換次數被分類為特定數目(在此，3個)之溫度範圍其中之一。在第2圖示例中被分類為，當訊號CNT<4：0>值為12時，半導體記憶裝置的電源電壓被分類為低電壓(低速處理)，當訊號CNT<4：0>值為16時，半導體記憶裝置的電源電壓被分類為中電壓 (中速處理)，當訊號CNT<4：0>值為21時，半導體記憶裝置的電源電壓為高電壓(高速處理)。

再者，當輸入高位準訊號CNTEN從時序控制部12時，溫度感測器18偵測半導體記憶裝置之溫度，將表示與所偵測之溫度對應之溫度範圍(例如，高溫、中溫、低溫)之訊號TMP<1：0>輸出到查詢表16。

接者，在時間t2時，時序控制部12輸出高位準之訊號CALC到查詢表16。查詢表16根據從計數器15所輸入之訊號CNT<4：0>，以及表示從溫度感測器18所輸入之溫度範圍之訊號TMP<4：0>，決定延遲量。

在此，參照於第3圖，將說明關於延遲量決定方法之示例。第3圖(a)~(c)係為查詢表16之配置圖。如第3圖(a)所示，查詢表16中每個訊號PTIM<4：0>值(第3圖(a)中0~31)將對應一延遲量。在第3圖(a)之示例中，隨者訊號PTIM<4：0>值從0到15越高，延遲量往正方向上增加；隨者訊號PTIM<4：0>值從16到31越高，延遲量往負方向上增加。再者，在第3圖(a)，x為任意之正數。再者，在本實施例中，根據正方向之延遲，改善時脈訊號之設定時間(tWLS)；根據負方向之延遲，改善時脈訊號之保持時間(tWLH)。

再者，如第3圖(b)所示，查詢表16中每個指定數目(在此，3個)之溫度範圍與每個指定數目(在此，3個)之電壓範圍，與訊號CNT<4：0>值對應。再者，在第3圖(b)中，y1，y2，y3，以及y4(y1<y2<y3<y4)為任意數。在此，例如，當訊號TMP<1：0>值為0b01，且訊號CNT<4：0>值為16時，電源電壓被判斷為中電壓。再者，當訊號TMP<1：0>值為0b11，且訊號CNT<4：0>值為21時，電源電壓被判斷為高電壓。

再者，如第3圖(c)所示，查詢表16中每個指定數目(在此，3 個)之溫度範圍與每個指定數目(在此，3個)之電壓範圍，與訊號PTIM<4：0>值對應。在第3圖(c)中，當半導體記憶裝置之溫度為低溫時(訊號TMP<1：0>值為0b00時)，電源電壓越低，延遲量之絕對值越大；當半導體記憶裝置之溫度為高溫時(訊號TMP<1：0>值為0b11時)，電源電壓越高，延遲量之絕對值越大。

在此，如同上述，訊號TMP<1：0>值為0b01，且訊號CNT<4：0>值為16時(也就是，中電壓時)，決定訊號PTIM<4：0>值為0(第3圖(a)中，0ps)。再者，訊號TMP<1：0>值為0b11，且訊號CNT<4：0>值為21時(也就是，高電壓時)，決定訊號PTIM<4：0>值為5(第3圖(a)中，+5x ps)。

因此，根據從計數器15所輸入之訊號CNT<4：0>和表示從溫度感測器18所輸入之溫度範圍之訊號TMP<1：0>，決定延遲量。

回到第2圖，在時間t3時，時序控制部12輸出高位準訊號CHG到時序設定部17。時序設定部17將從查詢表16所輸入之訊號PTIM<4：0>作為用於設定操作時序之訊號TIM<4：0>，輸出到用於控制成為操作時序的控制對像之裝置或電路之操作時序的裝置或電路(例如，延遲電路等)。

再者，時序控制部12將表示半導體記憶裝置處於存取狀態(晶片準備狀態(待機狀態))的晶片準備訊號CHRDY，輸出到控制部10內的其他裝置或電路(圖示省略)。

因此，在半導體記憶裝置電源接通時所執行的電力開啟時序中，可以控制半導體記憶裝置內的操作時序。

接者，參照第4圖將說明，當輸入指定指令時控制半導體記憶裝置內的操作時序之示例。第4圖係表示當輸入特定指時，控制部內之各部訊號的電壓變化之時序圖。

首先，假設半導體記憶體裝置為待機狀態，在此狀態下，時序控制部12以任意間隔將高位準訊號CNTEN輸出到溫度感測器18。

在時間t11時，當來自指令解碼器(圖示省略)之用以表示特定指令已輸入在半導體記憶體裝置的訊號PACT被輸入時，時序控制部12輸出高位準訊號CALC到查詢表16。根據從計數器15所輸入之訊號CNT<4：0>，以及表示從溫度感測器18所輸入之溫度範圍之訊號TMP<4：0>，查詢表16將表示所確定之延遲量之訊號PTIM<4：0>，輸出到時序設定部17。

接者，在時間t12時，時序控制部12輸出高位準訊號CHG到時序設定部17。時序設定部17將訊號TIM<4：0>輸出到用於控制成為操作時序的控制對像之裝置或電路之操作時序的裝置或電路(例如，延遲電路等)。

再者，在時間t13時，時序控制部12在開始執行指定指令時，可以控制控制部10內的其他裝置或電路。

因此，當輸入指定指令時，可以控制半導體記憶體裝置內的操作時序。

第5圖表示在與實施例1有關之半導體記憶裝置之操作時序之控制態樣之示例。第5圖(a)~(b)為在高溫時與電源電壓對應之操作時序之控制態樣之示例圖，第5圖(c)~(d)為在低溫時與電源電壓對應之操作時序之控制態樣之示例圖。

如第5圖(a)所示，半導體記憶裝置在高溫時，假設電源電壓越高，設定時間tWLS越無法滿足性能要求。在此，如上所述，在高溫時，藉由控制操作時序以使延遲量之絕對值隨著電源電壓越高而變大，即使電源電壓變高，設定時間tWLS也可以滿足性能要求。在此，如第5圖(b)所示，保持時間tWLH也可以滿足性能要求。

再者，如第5圖(d)所示，半導體記憶裝置在低溫時，假設電壓電源越低，保持時間tWLH無法滿足性能要求。在此，如上所述，在低溫時，藉由控制操作時序以使延遲量之絕對值隨著電源電壓越低而變大，即使電源電壓變低，保持時間tWLH也可以滿足性能要求。在此，如第5圖(c)所示，設定時間tWLS也可以滿足性能要求。

如上所述，根據本實施例之半導體記憶裝置，由於依照電源接通後藉由溫度感測器18所偵測之溫度，和電源接通後藉由環形振盪器14和計數器15(電壓偵測部)所偵測之電源電壓，來控制半導體記憶裝置內之操作時序，以滿足性能要求(特定條件)，因此對於溫度和電源電壓之各種情境(例如，低溫時低電壓、低溫時高電壓、高溫時低電壓、高溫時高電壓等)，可以控制操作時序，以滿足特定條件(例如，性能要求等)。因此，例如，相較於只基於從環形振盪器14所輸出之訊號之上升邊緣或下降邊緣之次數以控制操作時序之情況，依照使用時環境之操作時序更能適當地控制，因此，可以實現應用於提高傳送速度等之性能提升之半導體記憶裝置。再者，根據本實施例之半導體記憶裝置，例如，由於可以在每次電源接通後之任何時序控制操作時序，因此，依照半導體記憶裝置使用時之環境之時間變化，可以適當地控制操作時序。

再者，根據本實施例之半導體記憶裝置，例如，由於在電源接通後可以控制操作時序，因此在製造時之測試過程中，可以省略預先設定操作時序之處理。這樣一來，可以簡化製造半導體記憶裝置時之測試過程。

[實施例2]

在下文中，將說明關於本發明之實施例2。本實施例之半導體記憶裝置與實施例1的不同之處在於，當輸入預先定義命令時控制操作時序。在下文中，將說明關於與實施例1不同之配置。

第6圖表示與本實施例有關之半導體記憶裝置之配置圖。在第6圖之示例中，表示預先定義命令被輸入在半導體記憶裝置之訊號CMD，從指令解碼器(圖示省略)被輸入到時序控制部12。

在此，預先定義命令可以是，例如，僅用於執行控制操作時序之指令，或是用於執行控制操作時序之指令和指定指令的組合而成之指令。再者，包含在預先定義命令之指定指令可以是，例如，讀取指令、寫入指令，或是需要相對較高的時序精確度之指令(例如，讀取均衡和寫入均衡等)。

在本實施例中，當從指令解碼器(圖示省略)輸入訊號CMD時，時序控制部12將用於有效時序控制處理之訊號TRMEN，輸出到第一振盪器13。再者，時序控制部12將用於偵測半導體記憶裝置之溫度和電源電壓之訊號CNTEN，輸出到環形振盪器14和溫度感測器18。再者，時序控制部12將用於要求與半導體記憶裝置之溫度和電源電壓對應之操作時序的訊號CALC，輸出到查詢表16。

再者，時序控制部12將用於設定所要求之操作時序之訊號CHG輸出到時序設定部17。再者，當訊號CHG輸出到時序設定部17時，時序控制部12執行包含在預先定義命令之其他指令(例如，讀取指令、寫入指令，讀取均衡，以及寫入均衡等)，以控制控制部10內的其他裝置或電路。

因此，根據本實施例之半導體記憶裝置，可以發揮與上述實施例1相同的效果。

[實施例3]

在下文中，將說明關於本發明之實施例3。本實施例之半導體記憶裝置與上述各實施例的不同之處在於，當具有需要更新操作之記憶體時，在該記憶體更新操作執行中，控制半導體記憶裝置內的操作時序。在下文中，將說明關於與上述各實施例不同之配置。

再者，本實施例之半導體記憶裝置可以是需要記憶體更新操作的半導體記憶裝置(例如，DRAM，pSRAM等)。

第7圖係為與本實施例有關之半導體記憶裝置之控制部10的配置圖。在本實施例中，控制部10除了上述各部11至18之外還包括第二振盪器19。再者，在本實施例中，時序控制部12和溫度感測器18被配置以從指令解碼器(圖示省略)輸入表示要求執行更新操作之訊號SREF。

當從時序控制部12輸入晶片準備訊號CHRDY時，第二振盪器19產生以特定間隔產生用於觸發更新操作之訊號SRTRIG，並輸出到時序控制部12。

再者，當沒有與半導體記憶裝置之溫度和電源電壓相關的特性時，第一振盪器13和第二振盪器19可以設定第一振盪器13和第二振盪器19中任一個，以執行第一振盪器13和第二振盪器19的各個功能。

接者，關於本實施例之半導體記憶裝置之操作將參照於第8圖說明。第8圖係為控制部10內之各部訊號電壓變化之時序圖。在此，假設每次訊號SRTRIG切換四次時，在第四訊號SRTRIG的下降邊緣時決定操作時序，以及每次訊號SRTRIG切換兩次時，在第二訊號SRTRIG的上升邊緣時，輸入高電位準訊號SREF到時序控制部12。

首先，在時間t21時，開始決定操作時序時，時序控制部12將有效的時序控制處理之訊號TRMEN，輸出到第一振盪器13。再者，時序控制部12將用於偵測半導體記憶裝置之溫度和電源電壓之訊號CNTEN，輸出到環形振盪器14和溫度感測器18。再者，時序控制部12將根據半導體記憶裝置之溫度和電源電壓所要求之操作時序的訊號CALC，輸出到查詢表16。

接者，在時間t22時，當輸入高位準訊號SREF到時序控制部12時，時序控制部12在執行更新操作開始時，設定操作時序。

第9圖表示當執行更新操作時，控制部10內之各部訊號電壓變化之時序圖。在時間t31時，當從指令解碼器(圖示省略)輸入高電位準訊號SREF時，時序控制部12輸出高位準訊號CALC到查詢表。查詢表16，根據從計數器15所輸入之訊號CNT<4：0>，以及表示從溫度感測器18所輸入之溫度範圍之訊號TMP<4：0>，決定延遲量，以及輸出表示所確定之延遲量之訊號PTIM<4：0>到時序設定部17。

接者，在時間t32時，時序控制部12輸出高位準訊號CHG到時序控制部17。然後，時序控制部17將TIM<4：0>之訊號輸出到用於控制成為操作時序的控制對像之裝置或電路之操作時序的裝置或電路(例如，延遲電路等)。再者，時序控制部12執行更新操作，以控制控制部10內的其他裝置或電路。

再者，時序控制部12執行更新操作，以控制控制部10內的其他裝置或電路。

回到第8圖，在時間t23時，當從指令解碼器(圖示省略)輸入表示讀取或寫入指令所輸入之訊號時，時序控制部12執行讀取或寫入指令，以控制控制部10內的其他裝置或電路。在上述情況下，在時間t22到時間t23期間，根據所控制之操作時序，以執行讀取或寫入指令。

接者，在時間t24，當輸入高電位準訊號SREF到時序控制部12時，時序控制部12在開始執行更新操作時，設定操作時序。

然後，在時間t25，當開始決定操作時序時，時序控制部12將用於有效時序控制處理之訊號TRMEN，輸出到第一振盪器13。再者，時序控制部12將用於偵測半導體記憶裝置之溫度和電源電壓之訊號CNTEN，輸出到環形振盪器14和溫度感測器18。再者，時序控制部12將根據半導體記憶裝置之溫度和電源電壓所要求之操作時序的訊號CALC，輸出到查詢表16。

在此，在輸入高位準訊號SREF到時序控制部12之前，當從指令解碼器(圖示省略)輸入表示已輸入讀取或寫入指令之訊號時，時序控制部12將訊號SREF保持在高位準，並執行讀取或寫入指令，以控制控制部10內的其他裝置或電路。然後，在執行讀取或寫入指令結束後的時間t26時，時序控制部12開始執行更新操作(如第9圖所示，包含設定操作時序)。

接者，在時間t27時，當輸入高電位準訊號SREF到時序控制部12時，時序控制部12開始執行更新操作(如第9圖所示，包含設定操作時序)。在此，在更新操作執行期間，當從指令解碼器(圖示省略)輸入表示已輸入讀取或寫入指令之訊號時，在執行更新操作結束後的時間t28時，時序控制部12執行讀取或寫入指令，以控制控制部10內的其他裝置或電路。

如上所述，根據本實施例之半導體記憶裝置，例如，由於每次執行記憶體的更新操作，根據該更新操作所執行之半導體記憶裝置之溫度和電源電壓，可以適當地控制操作時序，因此依照半導體記憶裝置使用時之環境之時間變化，可以適當地控制操作時序。再者，根據本實施例之半導體記憶裝置，由於在更新操作執行期間(也就是，在不執行特定指令(例如，讀取指令和寫入指令等之有效指令等)時)可以控制操作時序，因此可以在不干擾所執行之特定指令情況下，以控制操作時序。

以上所述各個實施例是用於簡單地理解本發明，沒有描述為限制本發明。因此，上述各個實施例中所示之各個特徵，意在包括屬於本發明的技術範圍的全部設計變更和均等物。

例如，在上述各個實施例中，已說明在要求資料寫入時控制時脈訊號之設定時間(tWLS)和保持時間(tWLH)之情況為示例，但本發明非限於該情況。例如，在要求資料讀取時可以控制時脈訊號之設定時間和保持時間，也可以控制其他操作時序(例如，低字元線啟動時序，感測放大器啟動時序，欄位元線啟動時序等)。

再者，在上述各個實施例中，半導體記憶裝置之溫度被分類為三個溫度範圍中任一個，而且半導體記憶裝置的電源電壓被分類為三個電壓範圍中任一個。但本發明非限於該情況。例如，半導體記憶裝置的溫度可以分類為除了三個以外的複數溫度範圍中的任一個溫度範圍，而且半導體記憶裝置的電源電壓可以分類為除了三個以外的複數電源範圍中的任一個電源範圍。

再者，在上述各個實施例中，控制部10之配置為示例，可以適當地變更，或採用各種其他的配置。