JP2020004471A - メモリ装置及びその動作方法 - Google Patents

メモリ装置及びその動作方法 Download PDF

Info

Publication number
JP2020004471A
JP2020004471A JP2018236238A JP2018236238A JP2020004471A JP 2020004471 A JP2020004471 A JP 2020004471A JP 2018236238 A JP2018236238 A JP 2018236238A JP 2018236238 A JP2018236238 A JP 2018236238A JP 2020004471 A JP2020004471 A JP 2020004471A
Authority
JP
Japan
Prior art keywords
temperature
memory
threshold
memory device
sensing signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018236238A
Other languages
English (en)
Inventor
文明 李
Fumiaki Ri
文明 李
全仁 張
Quan Ren Zhang
全仁 張
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanya Technology Corp
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Publication of JP2020004471A publication Critical patent/JP2020004471A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

【課題】メモリ装置及びその動作方法を提供する。【解決手段】メモリ装置は、メモリと、温度センサと、制御回路とを備える。温度センサは、メモリの温度を感知し、温度感知信号を生成する。制御回路は、メモリ及び温度センサに接続される。制御装置は、メモリにアクセス動作を行い、温度感知信号に応じた遅延カーブを参照してアクセス動作の頻度を変更する。【選択図】 図１

Description

本開示は、電子装置に関し、具体的には、メモリ装置及びその動作方法に関する。
ダイナミックランダムアクセスメモリ（ＤＲＡＭ）は、電子システムにデータを記憶するための好ましいメモリであることが続いている。低温では漏れ電流が小さいため、メモリ装置の制御装置は、メモリ装置の温度が所定の温度より低い場合に、電力消費を低減するためにメモリ装置のリフレッシュ頻度を低下させる。しかしながら、メモリ装置の温度が所定の温度近傍で頻繁に変化する場合、不安定な温度によってシステムクラッシュが生じ得る。システムクラッシュを回避するため、メモリ装置の温度に応じてメモリ装置のリフレッシュ頻度を変更しないことが選択されているが、これはメモリ装置の電力消費の増加につながる。
本開示は、メモリ装置及びその動作方法に関し、それによってメモリ装置の高い信頼性及び低電力消費が同時に達成される。
本開示の一つの実施の形態は、メモリ装置を提供する。このメモリ装置は、メモリと、温度センサと、制御回路とを備える。温度センサは、前記メモリの温度を感知し、温度感知信号を生成する。制御回路は、前記メモリ及び前記温度センサに接続される。制御回路は、前記メモリにアクセス動作を行い、前記温度感知信号に応じた遅延カーブを参照して前記アクセス動作の頻度を変更する。
本開示の一つの実施の形態においては、前記制御回路は、前記メモリの温度が第１の閾値より上の温度から前記第１の閾値より下の温度に変化した場合、アクセス動作の頻度を減少させ、前記メモリの温度が第２の閾値より下の温度から前記第２の閾値より上の温度に変化した場合、前記アクセス動作の頻度を増加させ、前記第１の閾値は前記第２の閾値より小さい。
本開示の一つの実施の形態においては、前記温度センサは、ヒステリシスコンパレータと、第１の抵抗と、第２の抵抗とを備える。ヒステリシスコンパレータの負の入力端子は、閾値電圧を受け取る。第１の抵抗は、前記ヒステリシスコンパレータの正の入力端子と温度感知電圧との間に接続される。第２の抵抗は、前記ヒステリシスコンパレータの前記正の入力端子と前記ヒステリシスコンパレータの出力端子との間に接続され、前記ヒステリシスコンパレータの前記出力端子は、前記温度感知信号を出力する。
本開示の一つの実施の形態においては、前記アクセス動作は、リフレッシュ動作を含む。
本開示の一つの実施の形態においては、メモリ装置は、前記温度感知信号を記憶するストレージを更に備える。
本開示の一つの実施の形態においては、前記ストレージは、多目的レジスタを備える。
本開示の一つの実施の形態は、メモリの温度を感知し、温度感知信号を生成し、前記温度感知信号に応じた遅延カーブを参照してアクセス動作の頻度を変更すること、を含むメモリ装置の動作方法を提供する。
本開示の一つの実施の形態においては、メモリ装置の動作方法は、前記メモリの温度が第１の閾値より上の温度から前記第１の閾値より下の温度に変化した場合、前記アクセス動作の頻度を減少させ、前記メモリの温度が第２の閾値より下の温度から前記第２の閾値より上の温度に変化した場合、前記アクセス動作の頻度を増加させ、前記第１の閾値は前記第２の閾値より小さい。
本開示の一つの実施の形態においては、メモリ装置の動作方法は、前記温度感知信号をストレージに記憶することを含む。
本開示の一つの実施の形態においては、前記ストレージは、多目的レジスタを備える。
以上より、本開示の一つの実施の形態においては、制御回路は、温度感知信号に応じた遅延カーブを参照してアクセス動作の頻度を変更し、これにより、メモリ装置の温度が所定の温度近傍で変化する場合にアクセス動作の頻度が頻繁に変わることを回避し、ひいてはメモリ装置の高い信頼性及び低電力消費が同時に達成される。
本開示の上記及び他の特徴及び利点についての理解を容易にするため、添付の図面とともにいくつかの例示的な実施の形態を以下に詳細に説明する。
添付の図面は、本開示についての更なる理解のために供され、本明細書に組み込まれ、本明細書の一部を構成する。図面は本開示の実施の形態を図示し、詳細な説明とともに、本開示の原理を説明する。
本開示の実施の形態に係るメモリ装置の概略図である。
本開示の実施の形態に係る、メモリのリフレッシュ頻度とメモリの温度との関係を示す概略図である。
本開示の実施の形態に係る、メモリのリフレッシュ頻度とメモリの温度との関係を示す別の概略図である。
本開示の実施の形態に係る温度センサの概略図である。
本開示の実施の形態に係るメモリ装置の動作方法のフローチャートである。
本開示の別の実施の形態に係るメモリ装置の動作方法のフローチャートである。
本開示の好ましい実施の形態について、詳細に説明し、それらの例を添付図面に図示する。可能な限り、同一あるいは類似部分を参照するため、同一の参照番号を図面及び詳細な説明において使用する。
図１は、本開示の実施の形態に係るメモリ装置の概略図である。図１を参照すると、メモリ装置１００は、例えばコンピュータあるいは携帯電話であり、メモリ１１０と、温度センサ１２０と、制御回路１３０とを備える。制御回路１３０は、メモリ１１０及び温度センサ１２０に接続され、制御回路１３０は、プロセッサまたはマイクロコントローラによって具現され得るが、これに限定されない。メモリ１１０は、例えばダイナミックランダムアクセスメモリ（ＤＲＡＭ）によって具現され得るが、これに限定されない。温度センサ１２０は、メモリ１１０の温度ＴＣを感知し、温度感知信号ＳＴを生成する。温度センサ１２０は、例えばサーミスタによって具現され得るが、これに限定されない。ある実施の形態においては、温度センサ１２０は、メモリ１１０と一体化されてよく、メモリ１１０は、温度感知信号ＳＴを記憶するためのストレージ（例えば多目的レジスタであるが、これに限定されない）を備えてよい。制御回路１３０は、温度感知信号ＳＴを取得するためにストレージにアクセスし得る。
制御回路１３０は、メモリにアクセス動作を行い、アクセス動作は、例えば図１の実施の形態におけるリフレッシュ動作であるが、これに限定されない。ある実施の形態においては、例えば、書込み動作または認証動作を含んでよい。温度センサ１２０は、メモリ１１０の温度を比較して、メモリ１１０の温度が、第１の閾値より高い温度から第１の閾値より低い温度に変化したか、あるいは、第２の閾値より低い温度から第２の閾値より高い温度に変化したかを判別し、それに応じて温度感知信号ＳＴを出力する。制御回路１３０は、温度感知信号ＳＴに応じた遅延カーブを参照してアクセス動作の頻度を変更する。
例えば、図２は、本開示の実施の形態に係るメモリのリフレッシュ頻度とメモリの温度との関係を示す概略図である。制御回路１３０は、温度感知信号ＳＴに応じた遅延カーブを参照してリフレッシュ動作のリフレッシュ頻度（つまり、単位時間毎に行なわれるリフレッシュ動作の回数）を変更する。図２に示すように、メモリ１１０の温度が、４０℃より上の温度から４０℃より下の温度に変化した場合、温度センサ１２０は、制御回路１３０に、リフレッシュ頻度を頻度Ｆ１に減少させる旨を通知する温度感知信号ＳＴ（例えば、ビット値「００」）を出力し、また、メモリ１１０の温度が、５０℃より下の温度から５０℃より上の温度へ変化した場合、温度センサ１２０は、制御装置１３０に、リフレッシュ頻度を頻度Ｆ２に増加させる旨を通知する温度感知信号ＳＴ（例えば、ビット値「０１」）を出力する。つまり、図２に示す遅延カーブの温度マージンＴｍ１は５℃であるが、これに限定されない。従って、メモリ１１０の温度が、所定の温度（この例では４５℃）近傍で頻繁に変更される場合、メモリ装置１００のクラッシュを回避することができ、メモリ装置１００の電力消費の低減させることができる。
ある実施の形態においては、温度センサ１２０は、さらに、別の所定の温度に関して温度感知信号ＳＴを出力してもよい。例えば、図３は、本開示の実施の形態に係るメモリのリフレッシュ頻度とメモリの温度との関係を示す別の概略図である。この実施の形態においては、温度センサ１２０は、さらに９５℃に関する温度感知信号ＳＴを出力し、制御回路１３０に、リフレッシュ頻度を調整する旨を通知する。例えば、メモリ１１０の温度が９０℃より上の温度から９０℃より下の温度に変化した場合、温度センサ１２０はビット値「０１」を出力し、制御回路１３０は、それに応じてリフレッシュ頻度を減少させる。メモリ１１０の温度が１００℃より下の温度から１００℃より上の温度に変化した場合（つまり、温度マージンＴｍ２は５℃であるが、これに限定されず、温度マージンＴｍ２は他の実施の形態における温度マージンＴｍ１とは異なっていてよい）、温度センサ１２０は、ビット値「１０」を出力し、制御回路１３０は、それに応じてリフレッシュ頻度を増加させる。
図４は、本開示の実施の形態に係る温度センサの概略図である。図４を参照すると、ある実施の形態においては、温度センサ１２０は、ヒステリシスコンパレータＡ１と、抵抗Ｒ１及びＲ２とを備えてよい。抵抗Ｒ１は、ヒステリシスコンパレータＡ１の正の入力端子と温度感知電圧ＶＳ（温度感知電圧ＶＳは、メモリ１１０の温度を反映する）との間に接続され、抵抗Ｒ２は、ヒステリシスコンパレータＡ１の正の入力端子とヒステリシスコンパレータＡ１の出力端子との間に接続され、ヒステリシスコンパレータＡ１の負の入力端子は、閾値電圧ＶＴを受け取る。ヒステリシスコンパレータＡ１は、制御回路１３０へ温度感知信号ＳＴとして出力電圧を出力する、あるいは、制御回路１３０へ温度感知信号としてビット値を出力し、制御回路１３０に、メモリ１１０のリフレッシュ頻度を温度感知信号ＳＴに応じて調整させる。温度マージンＴｍ１及び温度マージンＴｍ２は、抵抗Ｒ１及びＲ２の抵抗値を調整することで変更可能である。
図５は、本開示の実施の形態に係るメモリ装置の動作方法のフローチャートである。上記の実施の形態から明らかなように、メモリ装置の動作方法は、少なくとも、まず、メモリの温度を感知し、温度感知信号を生成し（ステップＳ５０２）、次に、温度感知信号に応じた遅延カーブを参照してアクセス動作の頻度を変更する（ステップＳ５０４）。
例えば、図６は、本開示の別の実施の形態に係るメモリ装置の動作方法のフローチャートである。ステップＳ６０２において、図１の実施の形態の温度センサ１２０は、メモリ１１０の温度を感知する。ステップＳ６０４において、温度センサ１２０は、メモリ１１０の温度が、第１の閾値より上の温度から第１の閾値より下の温度に変化したか否か判別し、メモリ１１０の温度が、第１の閾値より上の温度から第１の閾値より下の温度に変化した場合、温度センサ１２０は、制御回路１３０に、アクセス動作の頻度を減少させる旨を通知するため、温度感知信号ＳＴ（例えば、ビット値「００」）を出力する（ステップＳ６０６）。それに対し、メモリ１１０の温度が、第１の閾値より上の温度から第１の閾値より下の温度に変化しない場合、温度センサ１２０は、メモリ１１０の温度を感知し続ける（ステップＳ６０２）。
ステップＳ６０８において、温度センサ１２０は、メモリ１１０の温度が、第２の閾値より下の温度から第２の閾値より上の温度に変化したか否か判別し、第１の閾値は、第２の閾値より小さい。メモリ１１０の温度が、第２の閾値より下の温度から第２の閾値より上の温度に変化した場合、温度センサ１２０は、制御回路１３０に、アクセス動作の頻度を増加させる旨を通知するため、温度感知信号ＳＴ（例えば、ビット値「０１」）を出力する（ステップＳ６１０）。それに対し、メモリ１１０の温度が、第２の閾値より下の温度から第２の閾値より上の温度に変化しない場合、温度センサ１２０は、メモリ１１０の温度を感知し続ける（ステップＳ６０２）。従って、所定の温度近傍でメモリ装置の温度が変わる場合、アクセス動作の頻度は頻繁には変更されず、メモリ装置の高い信頼性、高い安定性及び低電力消費を同時に達成することができる。ある実施の形態においては、温度感知信号は、ストレージ（例えば、多目的レジスタ）に記憶されてよく、温度感知信号は、ストレージにアクセスすることで取得される。アクセス動作は、例えばリフレッシュ動作であるが、これに限定されない。
要約すると、本開示の実施の形態においては、制御回路は、温度感知信号に応じた遅延カーブを参照してアクセス動作の頻度を変更し、メモリ装置の温度が所定の温度近傍で頻繁に変化する場合にアクセス動作の頻度が頻繁に変わることを回避し、従って、メモリ装置の高い信頼性、高い安定性及び低電力消費を同時に達成することができる。
本開示の技術的範囲から逸脱しない限りにおいて、様々な応用及び変更を本開示の構成に行うことが可能な点、当業者にとって明らかである。以上を鑑み、本開示は、特許請求の範囲及びその均等の範囲内における本開示の応用及び変更も包含するものである。

Claims (10)

  1. メモリと、
    前記メモリの温度を感知し、温度感知信号を生成する温度センサと、
    前記メモリ及び前記温度センサに接続され、前記メモリにアクセス動作を行い、前記温度感知信号に応じた遅延カーブを参照して前記アクセス動作の頻度を変更する制御回路と、
    を備えることを特徴とするメモリ装置。
  2. 前記制御回路は、前記メモリの温度が第１の閾値より上の温度から前記第１の閾値より下の温度に変化した場合、アクセス動作の頻度を減少させ、前記メモリの温度が第２の閾値より下の温度から前記第２の閾値より上の温度に変化した場合、前記アクセス動作の頻度を増加させ、
    前記第１の閾値は、前記第２の閾値より小さい、ことを特徴とする請求項１に記載のメモリ装置。
  3. 前記温度センサは、
    負の入力端子に閾値電圧が供給されるヒステリシスコンパレータと、
    前記ヒステリシスコンパレータの正の入力端子と温度感知電圧との間に接続される第１の抵抗と、
    前記ヒステリシスコンパレータの前記正の入力端子と前記ヒステリシスコンパレータの出力端子との間に接続される第２の抵抗であって、前記ヒステリシスコンパレータの前記出力端子は、前記温度感知信号を出力する第２の抵抗と、
    を備えることを特徴とする請求項１に記載のメモリ装置。
  4. 前記アクセス動作は、リフレッシュ動作を含む、ことを特徴とする請求項１に記載のメモリ装置。
  5. 前記温度感知信号を記憶するストレージを更に備える、ことを特徴とする請求項１に記載のメモリ装置。
  6. 前記ストレージは、多目的レジスタを備える、ことを特徴とする請求項５に記載のメモリ装置。
  7. メモリの温度を感知し、温度感知信号を生成し、
    前記温度感知信号に応じた遅延カーブを参照してアクセス動作の頻度を変更する、ことを含む、
    ことを特徴とするメモリ装置の動作方法。
  8. 前記メモリの温度が第１の閾値より上の温度から前記第１の閾値より下の温度に変化した場合、前記アクセス動作の頻度を減少させ、
    前記メモリの温度が第２の閾値より下の温度から前記第２の閾値より上の温度に変化した場合、前記アクセス動作の頻度を増加させる、ことを更に含み、
    前記第１の閾値は、前記第２の閾値より小さい、
    ことを特徴とする請求項７に記載のメモリ装置の動作方法。
  9. 前記温度感知信号をストレージに記憶し、
    前記ストレージにアクセスして前記温度感知信号を取得する、ことを更に含む、
    ことを特徴とする請求項７に記載のメモリ装置の動作方法。
  10. 前記ストレージは、多目的レジスタを備える、ことを特徴とする請求項９に記載のメモリ装置の動作方法。
JP2018236238A 2018-06-26 2018-12-18 メモリ装置及びその動作方法 Pending JP2020004471A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/018,060 US10504581B1 (en) 2018-06-26 2018-06-26 Memory apparatus and operating method thereof
US16/018,060 2018-06-26

Publications (1)

Publication Number Publication Date
JP2020004471A true JP2020004471A (ja) 2020-01-09

Family

ID=64500161

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018236238A Pending JP2020004471A (ja) 2018-06-26 2018-12-18 メモリ装置及びその動作方法

Country Status (5)

Country Link
US (1) US10504581B1 (ja)
EP (1) EP3588503A1 (ja)
JP (1) JP2020004471A (ja)
CN (1) CN110648702A (ja)
TW (1) TWI675376B (ja)

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5276843A (en) 1991-04-12 1994-01-04 Micron Technology, Inc. Dynamic RAM array for emulating a static RAM array
US7027343B2 (en) * 2003-09-22 2006-04-11 Micron Technology Method and apparatus for controlling refresh operations in a dynamic memory device
KR20050118952A (ko) 2004-06-15 2005-12-20 삼성전자주식회사 히스테리리스 특성을 갖는 온도 감지 회로
KR100816690B1 (ko) * 2006-04-13 2008-03-27 주식회사 하이닉스반도체 온도 감지장치를 구비하는 반도체메모리소자
US7480588B1 (en) 2006-04-19 2009-01-20 Darryl Walker Semiconductor device having variable parameter selection based on temperature and test method
US8531225B1 (en) * 2012-05-18 2013-09-10 Mediatek Singapore Pte. Ltd. Configurable critical path emulator
US9323320B2 (en) * 2012-05-18 2016-04-26 Mediatek Singapore Pte. Ltd. Weighted control in a voltage scaling system
KR102193790B1 (ko) * 2014-02-13 2020-12-21 에스케이하이닉스 주식회사 주기신호 생성회로를 포함하는 반도체 장치 및 이를 이용한 반도체 시스템
KR102372888B1 (ko) * 2015-06-15 2022-03-10 삼성전자주식회사 저장 장치의 온도별 데이터 관리 방법
KR102354987B1 (ko) * 2015-10-22 2022-01-24 삼성전자주식회사 온도에 따라 셀프 리프레쉬 사이클을 제어하는 리프레쉬 방법
US10141044B2 (en) * 2016-02-02 2018-11-27 Mediatek Inc. Memory interface circuit having signal detector for detecting clock signal
JP6171066B1 (ja) * 2016-09-01 2017-07-26 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置
CN108107344B (zh) * 2017-12-05 2020-07-14 武汉英弗耐斯电子科技有限公司 一种适用于igbt驱动芯片的过热保护电路
JP2019110218A (ja) * 2017-12-19 2019-07-04 ルネサスエレクトロニクス株式会社 半導体装置、センサ端末、及び半導体装置の制御方法

Also Published As

Publication number Publication date
TW202001882A (zh) 2020-01-01
TWI675376B (zh) 2019-10-21
US20190392890A1 (en) 2019-12-26
US10504581B1 (en) 2019-12-10
CN110648702A (zh) 2020-01-03
EP3588503A1 (en) 2020-01-01

Similar Documents

Publication Publication Date Title
US7295484B2 (en) Temperature based DRAM refresh
US7395176B2 (en) Memory controller for controlling a refresh cycle of a memory and a method thereof
US9001572B2 (en) System on chip including dual power rail and voltage supply method thereof
EP1763725B1 (en) Controlling standby power of low power devices
US8228736B2 (en) Mobile system on chip (SoC) and mobile terminal using the mobile SoC, and method for refreshing a memory in the mobile SoC
US20140185403A1 (en) Refresh method for switching between different refresh types based on at least one parameter of volatile memory and related memory controller
US20170248987A1 (en) Apparatus and method for controlling controllable clock source to generate clock signal with frequency transition
US9007863B1 (en) Semiconductor devices
KR100391879B1 (ko) 대기 모드를 갖는 데이타 처리 회로
JP2020017133A (ja) ストレージ装置及び制御方法
US20220172772A1 (en) Electronic devices executing refresh operation
KR102324267B1 (ko) 반도체장치 및 반도체시스템
US6919756B2 (en) Method and circuit for adjusting a voltage upon detection of a command applied to an integrated circuit
JP2020004471A (ja) メモリ装置及びその動作方法
US9046551B2 (en) Voltage detection circuit and internal voltage generator using the same
US9311983B2 (en) Dynamically applying refresh overcharge voltage to extend refresh cycle time
US11488652B2 (en) Semiconductor memory device to control operating timing based on temperature of the memory device
US11615832B2 (en) Electronic devices executing a refresh operation based on temperature
US20140233332A1 (en) Semiconductor memory system
WO2015097436A1 (en) Offset detection
US9460774B1 (en) Self-refresh device and semiconductor device including the self-refresh device
TWI732332B (zh) 幫浦裝置、幫浦電路及其操作方法
TWI648736B (zh) 動態隨機存取記憶體

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200107

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200402

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200512