JP4956734B2 - 低電力リフレッシュ動作のためのクロック同期回路を制御するための回路および方法 - Google Patents

低電力リフレッシュ動作のためのクロック同期回路を制御するための回路および方法 Download PDF

Info

Publication number
JP4956734B2
JP4956734B2 JP2006534066A JP2006534066A JP4956734B2 JP 4956734 B2 JP4956734 B2 JP 4956734B2 JP 2006534066 A JP2006534066 A JP 2006534066A JP 2006534066 A JP2006534066 A JP 2006534066A JP 4956734 B2 JP4956734 B2 JP 4956734B2
Authority
JP
Japan
Prior art keywords
circuit
refresh
signal
coupled
synchronous clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006534066A
Other languages
English (en)
Other versions
JP2007508649A (ja
Inventor
アーロン エム． ショーエンフェルド，
ロス イー． デルモット，
Original Assignee
ラウンド ロック リサーチ、エルエルシー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=34422918&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP4956734(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by ラウンド ロック リサーチ、エルエルシー filed Critical ラウンド ロック リサーチ、エルエルシー
Publication of JP2007508649A publication Critical patent/JP2007508649A/ja
Application granted granted Critical
Publication of JP4956734B2 publication Critical patent/JP4956734B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/402—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration individual to each memory cell, i.e. internal refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4061—Calibration or ate or cycle tuning
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4067—Refresh in standby or low power modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Transmitters (AREA)

Description

本発明は概してシンクロナス集積回路に関する。より詳細には、シンクロナスダイナミックランダムアクセス記憶装置などにおいて、リフレッシュ動作の間に同期回路をアイドリングするための制御回路に関する。
シンクロナス集積回路においては、集積回路は外部クロック信号によってクロックされ、加えられるクロック信号の立上りおよび立下りのエッジに対して相対的な所定の時刻に動作を実行する。シンクロナス集積回路の例は、シンクロナスダイナミックランダムアクセスメモリ（ＳＤＲＡＭ）、シンクロナススタティックランダムアクセスメモリ（ＳＳＲＡＭ）、およびＳＬＤＲＡＭおよびＲＤＲＡＭなどのパケタイズドメモリなどのシンクロナスメモリデバイスを含み、またマイクロプロセッサなどの他の種類の集積回路を含む。ＳＤＲＡＭデバイスにおいては、メモリコアは一般的には揮発性のダイナミックランダムアクセスメモリ（ＤＲＡＭ）セルのアレイから成る。当該分野において周知のとおりＤＲＡＭセルは揮発性であり、その理由はデータを蓄える方法、すなわちコンデンサに渡る（ａｃｒｏｓｓ）電荷の有無によるためである。半導体ＤＲＡＭセルの設計に固有の漏れ電流のために、コンデンサはその電荷をある限られた時間しか維持できない。その結果として、ＤＲＡＭセルはそれぞれのデータの状態を維持するために、定期的に「リフレッシュ」されなければならない。ＤＲＡＭおよびＳＤＲＡＭデバイスのメモリセルがリフレッシュされるメカニズムは、当該分野において周知である。
ＳＤＲＡＭを特別に参照すると、シンクロナスメモリデバイスの外部の信号のタイミングは外部クロック信号によって決定され、メモリデバイスの内部の動作は一般的には外部の動作に対して同期されなければならない。シンクロナスメモリデバイスの外部の信号のタイミングは外部クロック信号によって決定され、メモリデバイスの内部の動作は一般的には外部の動作に対して同期されなければならない。例えば、データはメモリデバイスによって外部クロック信号と同期してデータバス上に置かれ、従って、メモリデバイスは適切な時間にデータをバスに提供しなければならない。正しい時間にデータを提供するために、外部クロック信号に応答して内部クロック信号が発生され、それは一般的にはメモリデバイスの中に含まれるラッチに加えられて、そこでデータバス上へのデータをクロックする。内部クロック信号および外部クロックは、内部クロック信号が適切な時間にラッチをクロックして、適切な時間にデータを成功裏に出力することを保証するために、同期されなければならない。
ここで用いられるように、同期された（ｓｙｎｃｈｒｏｎｉｚｅｄ）の用語は同時発生する信号および相互に相対的に所望の遅延を有する信号を含む。追加として、本記載内容においては、「外部（ｅｘｔｅｒｎａｌ）」はメモリデバイスの外側での信号および動作を参照するために使用され、「内部（ｉｎｔｅｒｎａｌ）」はメモリデバイスの内部での信号および動作を参照するために使用される。さらに、本記載内容はシンクロナスメモリデバイスに関するものであるが、ここに記載される原理は他の種類のシンクロナス集積回路に対しても等しく適用可能である。
現在のシンクロナスメモリデバイスにおいて外部および内部クロック信号を同期させるために、多数の異なる方法が考案され使用されており、それは入力クロック信号と同期された出力クロック信号を生成し得るクロック同期回路を使用することを含む。当業者によって認識されるように、従来のクロック同期回路の例はディレイロックドループ（ＤＬＬ）、フェーズロックドループ（ＰＬＬ）、およびシンクロナスミラーディレイ（ＳＭＤ）を含む。周知のように、従来のクロック同期回路は一般的には同期された出力クロック信号を生成するために使用される可変遅延線を含む。例えば、従来のＤＬＬにおいては、可変遅延線はタイミングフィードバックループの部分である。入力と出力クロック信号との間の位相差が比較され、位相差を表す制御信号が生成される。次いで制御信号は、遅延が同期された出力クロック信号となるまで、可変遅延線を増加する方向に調整するために使用され得る。適切な遅延時間が得られたとき、ＤＬＬは「ロックされた（ｌｏｃｋｅｄ）」と言われる。ＤＬＬがロックされた後においても、電圧変動、動作温度の変化などの入力と出力とのクロック信号の間の同期に影響を与え、従って同期からの過度のドリフトから同期された出力クロック信号を守るために時間遅延を調整する、変化をＤＬＬは常時監視する。
可変遅延線はしばしば多数の直列接続された個別の遅延ステージから形成され、当業者によって理解されるように、個別の遅延ステージは可変遅延を調節するために追加または削除される。例えば、複数の直列接続された遅延ステージが可変遅延線を形成するために使用され得、異なる遅延ステージの入力の１つが、可変遅延の長さを制御するために、制御信号に対応して入力クロック信号に対する入力点（エントリポイント）として選択される。可変遅延線の中に多数のステージがあることが望ましく、なぜならば、各ステージは遅延の増分を有し得、それは可変遅延の値を制御するうえでより良い分解能を提供し得るからである。追加として、周知のように、ＤＬＬが動作可能な最低の入力クロック周波数は、可変遅延線によって提供され得る最大の可変遅延によって制限される。
所望の細かい分解能および可変遅延線が提供することを要する最大の可変遅延は、同期クロック回路によって非常に大きな電力消費が生じる結果となり得、メモリデバイスが低電力の用途に用いられる場合には、それは特に好ましくない。例えば、シンクロナスメモリデバイスが可搬式電池駆動デバイスに含まれるときである。より多くの遅延ステージを使用するときに電力消費が増加する１つの理由は、入力クロック信号が可変遅延線の遅延ステージに加えられる方法にある。周知のように、各々の遅延ステージは一般的には入力クロック信号を受信し、遅延時間は一連の遅延ステージへの入力クロック信号の入力点（エントリポイント）を選択することによって調節される。入力クロック信号は次いで、一連の遅延ステージの最後の遅延ステージによって出力されるまで、遅延ステージの中を伝播する。入力点は一連の遅延ステージの「中央（ｍｉｄｄｌｅ）」にあり得ることが理解される。「アップストリーム」の遅延ステージは出力クロック信号を同期させるためには使用されないが、それにもかかわらず、それらは入力クロック信号によってクロックされ、各遅延ステージの中のロジックゲートのトグリング（ｔｏｇｇｌｉｎｇ）を引き起こす。その結果として生じるスイッチング電流が無駄に消費される。なぜならば、前述したとおり、アップストリームの遅延ステージは同期された出力クロック信号を生成するためには利用されないからである。追加として、同期されたクロック信号を用いてラッチをクロックすることによって出力データを同期化する前記された例のような、同期された出力クロック信号によって駆動されるサーキットリは、同期された出力クロック信号の遷移（ｔｒａｎｓｉｔｉｏｎ）のたびに、出力サーキットリの中のスイッチング電流によって電力を消費し続ける。
本発明の実施形態は、メモリデバイスの中でリフレシュ動作を実行する時間の間の少なくとも１部分の間に、クロック同期回路をアイドリングするための方法および装置を提供する。本発明の一局面に従って、外部クロック信号を受信するシンクロナスメモリデバイスにおいて、メモリデバイスの中で少なくとも１つのリフレシュ動作を開始することと、少なくとも１つのリフレシュ動作が完了するまでの時間の少なくとも１部分の間は、外部クロック信号に応答してタイミングされる内部クロック信号の生成を停止することと、を含むリフレシュ動作を実行する方法が提供される。本発明の別の局面に従って、その間にリフレシュ動作が完了し、新しいメモリコマンドの実行が始まり得る前に経過するリフレシュ期間（ｔｉｍｅ ｐｅｒｉｏｄ）、を有するリフレシュ動作を開始することを含む、メモリデバイスの中でリフレッシュ動作を実行する方法が提供される。メモリデバイスの中の同期クロック回路は、リフレッシュ期間の少なくとも１部分の間はアイドリングされ、リフレッシュ期間の経過に先立って再有効化（ｒｅ−ｅｎａｂｌｉｎｇ）される。本発明の別の局面に従って、複数のリフレッシュ動作を開始することと、開始されたｎ回ごとのリフレッシュ動作に対して、１回のリフレッシュ動作が完了するために要する期間の少なくとも１部分の間は同期クロック回路をアイドリングすることと、を含む、メモリデバイスの中でリフレッシュ動作を実行する方法が提供される。同期クロック回路は残り（ｎ−１）回のリフレッシュ動作に対して有効化され（ｅｎａｂｌｅｄ）る。
該発明の別の局面に従って、メモリセルアレイと結合されるリフレッシュ回路、およびメモリセルアレイのメモリセルをリフレッシュするリフレッシュ動作を実行する制御回路、を含むメモリデバイスが提供される。メモリデバイスは、入力クロック信号に応答してタイミングされる内部クロック信号を生成するための制御回路と結合される同期クロック回路、および同期クロック回路および制御回路と結合される同期クロック制御回路、をさらに含む。同期クロック制御回路は、ｎ個のリフレッシュコマンド信号の受信に応答して１個のアイドリング信号を生成し、ｎ回ごとのリフレッシュ動作に対して１回のリフレッシュ期間の少なくとも１部分の間は、同期クロック回路をアイドリングする。
該発明の別の局面に従って、メモリセルアレイおよび制御回路と結合されるリフレッシュ回路を含む、メモリデバイスが提供される。リフレッシュ回路は、その中でリフレッシュ動作が完了し、制御回路によって提供されるリフレッシュコマンド信号に応答して始まる新しいメモリコマンドの実行の前に経過するリフレッシュ期間、を有するリフレッシュ動作を実行する。制御回路と結合される同期クロック回路は、入力クロック信号に応答してタイミングされる内部クロック信号を生成し、同期クロック回路および制御回路と結合される同期クロック制御回路は、リフレッシュコマンド信号に応答してアイドリング信号を生成し、リフレッシュ期間の少なくとも１部分の間は同期クロック回路をアイドリングする。
図１は本発明の実施形態が実行され得る、メモリデバイス１００の機能ブロック図である。該発明の十分な理解を提供するために、いくつかの詳細が以下に説明される。しかしながら、該発明はこれらの特定な詳細によらずとも実施可能であることは、当業者にとって明らかである。他の事例においては、周知の回路、制御信号、およびタイミングプロトコルは、該発明を不必要に不明瞭にすることを避けるために、詳細には示されていない。図１のメモリデバイス１００はダブルデータレート（ＤＤＲ）シンクロナスダイナミックランダムアクセスメモリ（「ＳＤＲＡＭ」）であり、ここに記載される原理は、従来のシンクロナスＤＲＡＭ（ＳＤＲＡＭ）および、ＳＬＤＲＡＭおよびＲＤＲＡＭなどのパケッタイズド（ｐａｃｋｅｔｉｚｅｄ）メモリデバイスなどの、内部および外部信号を同期するための同期回路を含み得る任意のメモリデバイスに対して適用可能であるが、内部および外部クロック信号を同期する必要のある任意の集積回路に対しても、等しく適用可能である。
メモリデバイス１００は、一般的にはメモリコントローラのような外部回路（示されていない）から制御バスＣＯＮＴを通じて、複数のコマンドおよびクロッキング信号を受信する制御ロジックおよびコマンドデコーダ１３４を含む。コマンド信号は一般的にはチップ選択信号ＣＳ＊、書き込みイネーブル信号ＷＥ＊、列（ｃｏｌｕｍｎ）アドレスストローブ信号ＣＡＳ＊、および行（ｒｏｗ）アドレスストローブ信号ＲＡＳ＊を含み、一方クロッキング信号はクロックイネーブル信号ＣＫＥおよび相補的な（ｃｏｍｐｌｅｍｅｎｔａｒｙ）クロック信号ＣＬＫ，ＣＬＫ＊を含み、「＊」はその信号がアクティブ・ローであることを示す。コマンド信号ＣＳ＊、ＷＥ＊、ＣＡＳ＊、およびＲＡＳ＊は読み出し、書き込み、または自動リフレッシュコマンドなどの特定のコマンドに対応する値に対して駆動される。ＣＫＥ信号は内部クロック、入力バッファおよび出力ドライバを活性化および不活性化するために使用される。クロック信号ＣＬＫ、ＣＬＫ＊に応答して、コマンドデコーダ１３４は加えられたコマンドをラッチしデコードし、構成要素１０２〜１３２を制御し加えられたコマンドの機能を実行させる、一連のクロッキングおよび制御信号を生成する。コマンドデコーダ１３４は、ＣＬＫ、ＣＬＫ＊信号の正のエッジ（すなわち、ＣＬＫが上昇しＣＬＫ＊が下降する交差点）において、コマンドおよびアドレス信号をラッチし、一方入力レジスタ１３０およびデータドライバ１２４は、データストローブ信号ＤＱＳの両側のエッジに応答して、その結果クロック信号ＣＬＫ，ＣＬＫ＊の周波数の２倍で、メモリデバイス１００の中へ、または、から外へ、それぞれデータを移送する。ＤＱＳ信号はＣＬＫ，ＣＬＫ＊信号と同じ周波数を有するために、これは真実である。メモリデバイス１００はダブルデータレートデバイスとして参照されるが、それは該デバイスに、またはから移送されるデータワードＤＱが、加えられたクロック信号の周波数に対応する速さでデータを移送する従来のＳＤＲＡＭの、２倍の速さで移送されるからである。制御およびタイミング信号を生成するうえでの制御ロジックおよびコマンドデコーダ１３４の詳細な動作は従来からあるものであり、簡潔のためにより詳細には記載されない。
メモリデバイス１００にはさらに、一般的にアドレスを供給するメモリコントローラ（示されていない）と共に、行、列、およびバンクアドレスを、アドレスバスＡＤＤＲを通じて受信するアドレスレジスタ１０２を含む。アドレスレジスタ１０２は、行アドレスマルチプレクサ１０４およびバンク制御ロジック回路１０６に対してそれぞれ加えられる行アドレスおよびバンクアドレスを受信する。行アドレスマルチプレクサ１０４は、複数の行アドレスラッチおよびデコーダ１１０Ａ〜Ｄに対して、アドレスレジスタ１０２から受信する行アドレスまたはリフレッシュカウンタ１０８からのリフレッシュ行アドレスの何れかを加える。バンク制御ロジック１０６は、アドレスレジスタ１０２から受信するバンクアドレスまたはリフレッシュカウンタ１０８からのリフレッシュバンクアドレスの何れにも対応して、行アドレスラッチおよびデコーダ１１０Ａ〜Ｄを活性化し、活性化された行アドレスラッチおよびデコーダは、受信した行アドレスをラッチしデコードする。デコードされた行アドレスに応答して、活性化された行アドレスラッチおよびデコーダ１１０Ａ〜Ｄは様々な信号を対応するメモリバンク１１２Ａ〜Ｄに加え、それによってデコードされた行アドレスに対応するメモリセルの行を活性化する。それぞれのメモリバンク１１２Ａ〜Ｄは行および列に配列された複数のメモリセルを有するメモリセルアレイを含み、活性化された行のメモリセルの中に蓄えられるデータは、対応するメモリバンクの中のセンスアンプの中に蓄えられる。当業者によって認識されるように、メモリデバイス１００に対して加えられる自動、または自己リフレッシュコマンドに応答する自動リフレッシュまたは自己リフレッシュ動作モードでメモリデバイス１００が動作するとき、行アドレスマルチプレクサ１０４はリフレッシュカウンタ１０８からのリフレッシュ行アドレスをデコーダ１１０Ａ〜Ｄに加え、バンク制御ロジック回路１０６はリフレシュカウンタからのリフレッシュバンクアドレスを使用する。
行およびバンクアドレスの後に、列アドレスがＡＤＤＲバス上に加えられ、アドレスレジスタ１０２は列アドレスを列アドレスカウンタおよびラッチ１１４に加え、それは次いで、列アドレスをラッチし、ラッチされた列アドレスを複数の列デコーダ１１６Ａ〜Ｄに加える。バンク制御ロジック１０６は受信されたバンクアドレスに対応する列デコーダ１１６Ａ〜Ｄを活性化し、活性化された列デコーダは加えられた列アドレスをデコードする。メモリデバイス１００の動作モードに従って、列アドレスカウンタおよびラッチ１１４は、ラッチされた列アドレスをデコーダ１１６Ａ〜Ｄに対して直接加えるか、またはアドレスレジスタ１０２によって提供される列アドレスから始まる一連の列アドレスをデコーダに加えるか、のいずれかを行う。カウンタおよびラッチ１１４からの列アドレスに対応して、活性化された列デコーダ１１６Ａ〜Ｄは、デコードおよび制御信号をＩ／Ｏゲーティングおよびデータマスキング回路１１８に加え、それは次いで、アクセスされるメモリバンク１１２Ａ〜Ｄの中の、活性化されたメモリセルの行の中のデコードされた列アドレスに対応するメモリセルにアクセスする。
データ読み出し動作の間に、アドレスを付されたメモリセルから読み出されたデータは、Ｉ／Ｏゲーティングおよびデータマスキング回路１１８を経由して読み出しラッチ１２０に結合される。Ｉ／Ｏゲーティングおよびデータマスキング回路１１８は、Ｎビットのデータを読み出しラッチ１２０に供給し、それは次いで、２個のＮ／２ビットのワードをマルチプレクサ１２２に加える。図１の実施形態においては、回路１１８は６４ビットを読み出しラッチ１２０に提供し、それは次いで、２個の３２ビットワードをマルチプレクサ１２２に提供する。データドライバ１２４はマルチプレクサ１２２からＮ／２ビットのワードを順次受信し、またストローブ信号発生器１２６からのデータストローブ信号ＤＱＳおよびディレイロックドループ（ＤＬＬ）１２３からの遅延クロック信号ＣＬＫＤＥＬを受信する。ＤＬＬ制御回路１２５はＤＬＬ１２３と結合されている。ＤＬＬ制御回路１２５は、当該分野において公知のとおり、制御ロジック１３４によって生成される自動リフレッシュ活性化信号ＡＲＥＦを受信する。以下により詳細に説明されるように、ＤＬＬ制御回路１２５はＡＲＥＦ信号に応答して、すなわち、自動リフレッシュ動作が要求されるとき、ＤＬＬ１２３をアイドリング状態に置くための制御信号を生成する。
ＤＱＳ信号はメモリコントローラ（示されていない）のような外部回路によって、読み出し動作の間にメモリデバイス１００からのデータをラッチするために使用される。遅延クロック信号ＣＬＫＤＥＬに応答して、データドライバ１２４は受信したＮ／２のワードを対応するデータワードＤＱとして順次出力し、各々のデータワードはメモリデバイス１００をクロックするために加えられるＣＬＫ信号の立上りまたは立下りのエッジと同期して出力される。データドライバ１２４はまた、ＣＬＫ信号の立上りおよび立下りのエッジにそれぞれ同期する、立上りおよび立下りのエッジを有するデータストローブ信号ＤＱＳを出力する。各々のデータワードＤＱおよびデータストローブ信号ＤＱＳは、共同でデータバスを定義する。当業者によって認識されるように、ＤＬＬ１２３からのＣＬＫＤＥＬ信号はＣＬＫ信号の遅延バージョンであり、またＤＬＬ１２３はＣＬＫ信号に対するＣＬＫＤＥＬ信号の相対的な遅れを調整し、ＤＱＳ信号およびＤＱワードが、メモリデバイス１００に対して公開されたタイミング仕様に合致するように、データバス上に置かれることを保証する。データバスはまたマスキング信号ＤＭ０−Ｍを含み、それは以下にデータ書き込み動作との関連でより詳細に記載される。
データ書き込み動作の間に、メモリコントローラ（示されていない）のような外部回路は、Ｎ／２ビットのデータワードＤＱ，ストローブ信号ＤＱＳ，および対応するデータマスキング信号ＤＭ０−Ｘをデータバス上に加える。データレシーバ１２８はそれぞれのＤＱワードおよび関連するＤＭ０−Ｘ信号を受信し、これらの信号をＤＱＳ信号によってクロックされる入力レジスタ１３０に加える。ＤＱＳ信号の立上りのエッジに応答して、入力レジスタ１３０は最初のＮ／２ビットのＤＱワードおよび関連するＤＭ０−Ｘ信号をラッチし、ＤＱＳ信号の立下りエッジに応答して、入力レジスタは２番目のＮ／２ビットのＤＱワードおよび関連するＤＭ０−Ｘ信号をラッチする。入力レジスタ１３０は２個のラッチされたＮ／２ビットＤＱワードを１個のＮ−ビットワードとして書き込みＦＩＦＯおよびドライバ１３２に提供し、それは書き込みＦＩＦＯおよびドライバの中に加えられたＤＱワードおよびＤＭ０−Ｘ信号を、ＤＱＳ信号に応答してクロックする。ＤＱワードは、ＣＬＫ信号に応答して、書き込みＦＩＦＯおよびドライバ１３２からクロックアウトされ、Ｉ／Ｏゲーティングおよびマスキング回路１１８に加えられる。Ｉ／Ｏゲーティングおよびマスキング回路１１８はＤＱワードをＤＭ０−Ｘ信号に従って、アクセスされたバンク１１２Ａ〜Ｄの中のアドレスされたメモリセルに移送し、それはアドレスされたメモリセルの中に書き込まれたＤＱワードの中の（すなわち、書き込まれたデータの中の）ビットまたはビットのグループを選択的にマスクするために使用され得る。
図２は、本発明の実施形態に従った、ＤＬＬ制御回路２００を示す。ＤＬＬ制御回路２００は、ＤＬＬ制御回路１２５（図１）に対して置き換り得るものである。図１に関連して以前に説明したとおり、ＤＬＬ制御回路２００は、メモリセルのリフレッシュ動作の間にＤＬＬをアイドリング状態に置くために使用されることができ、それ故にこの時間の間のＤＬＬのスイッチング電流を大幅に減少し、従って電力の消耗を防ぐ。ＤＬＬ制御回路２００は、第１の入力に加えられる相補的なクロックイネーブル信号ＣＫＥｆ、および第２の入力に加えられる自動リフレッシュ活性化信号ＡＲＥＦを有するブーリアンＯＲゲート２０２を含む。ＯＲゲート２０２の出力はＤＬＬアイドリング信号ＤＬＬ＿ＦＲＺＮを提供し、それはＤＬＬをアイドリング状態に置くために使用される。
ＣＫＥｆ信号は、内部クロック発生器が不活性化されたときを表す。すなわち、ＣＫＥ信号（図１）がＬＯＷであり内部クロックが不活性化されているときには、ＣＫＥｆ信号はＨＩＧＨである。反対に、ＬＯＷのＣＫＥｆ信号はクロック発生器が有効化された（ｅｎａｂｌｅｄ）ことを表す。当該分野において公知のとおり、ＣＫＥ信号はしばしばメモリデバイスを「パワーダウン」状態に置くために使用される。この状態の間は、メモリセルは最小限の電力を消費するが、メモリセルによって蓄えられるデータの本来の姿を維持するように設計される。一般的にはパワーダウン状態に入るプロセスの部分として、重要でないサーキットリは、メモリデバイス内部の無関係のスイッチング電流を除去するために無効化され（ｄｉｓａｂｌｅｄ）る。一部の応用例においては、任意のＤＬＬを含む出力サーキットリはアイドリング状態に置かれる。図２に示されるように、メモリデバイス１００（図１）に加えられるＬＯＷなＣＫＥ信号に応答して、ＣＫＥｆ信号がＨＩＧＨであるときには、ＨＩＧＨなＤＬＬ＿ＦＲＺＮ信号が生成されＤＬＬ１２３をアイドリングする。アイドリング状態においては、ＤＬＬ１２３は同期された出力クロック信号の生成を停止するが、その遅延線の現在のセッティングを維持し、その結果ＤＬＬ１２３がアイドリング状態を離脱するときには、ＤＬＬ１２３は可変遅延線の最後のディレイセッティングに基づいて、同期された出力クロック信号を生成することを開始できる。電圧および温度の変化が出力クロック信号の同期性をドリフトさせる原因となり得るが、ＤＬＬ１２３が完全にリセットされるよりもはるかに速やかに、ＤＬＬ１２３は入力クロック信号上のロックを再取得することができる。
以前に述べたように、メモリデバイスが自動リフレッシュ動作を実行するための外部コマンド信号を受信することに応答して、ＡＲＥＦ信号が生成される。当該分野において公知のとおり、自動リフレッシュコマンドがメモリデバイスによって受信されるときには、内部で生成されたアドレスに対応するメモリセルは従来の方法でリフレッシュされる。ＡＲＥＦ信号は一般的には適切なサーキットリに対して自動リフレッシュ動作を開始させるために提供され、また自動リフレッシュ動作のための内部タイミング信号としてもしばしば使用される。当該分野においてまた公知のとおり、内部リフレッシュ動作が開始されたときには、新しいコマンドが開始され得る以前に、リフレッシュ動作を完了するための最小限の時間が必要とされる。
図２に示された本発明の実施形態において、ＤＬＬ制御回路２００がアクティブなＤＬＬ＿ＦＲＺＮ信号を生成しＤＬＬ１２３をアイドリング状態に置くために、ＡＲＥＦ信号が追加的にＯＲゲート２０２に提供される。その結果として、ＡＲＥＦ信号によってタイミングされて、ＤＬＬ１２３は自動リフレッシュ動作の間アイドリング状態に置かれ得る。以前に説明されたように、新しいコマンドが開始され得る前に、リフレッシュ動作が完了するための最小限に時間が必要である。一実施形態においては、次のコマンドが実行される前に、ＤＬＬ１２３が電圧または温度の任意の変化に対する調整を行うことを許容するために、ＤＬＬ１２３はこの時間の終了を待たずにアイドリング状態から取り出される。図３に示され、以下により詳細に説明されるように、このような実施形態においては、適切にタイミングされたＡＲＥＦ信号が、ＤＬＬ１２３に対するアイドリング状態をタイミングするために使用され得る。時刻Ｔ０において、自動リフレッシュコマンドＲＥＦがメモリデバイス１００によってラッチされる。制御ロジック８３４が自動リフレッシュコマンドを解釈し、自動リフレッシュ動作を開始するための内部信号を生成する。動作の開始の部分として、時刻Ｔ１において制御ロジック１３４によって、アクティブなＡＲＥＦ信号が生成される。これに応答して、ＤＬＬ制御回路１２５がアクティブなＤＬＬ＿ＦＲＺＮ信号を生成し、その信号はＤＬＬ１２３をアイドリング状態に入らせる。その結果として、ＤＬＬ１２３の出力クロック信号ＣＬＫＤＥＬはクロック状態の間の移行を停止し、ＤＬＬ１２３がアイドリング状態となった時刻における最後のクロック状態を維持する。時刻Ｔ２において、リフレッシュ動作は内部で完了し、ＡＲＥＦ信号はインアクティブとなる。これに応答して、ＤＬＬ制御回路２００はＬＯＷであるＤＬＬ＿ＦＲＺＮ信号を生成し、その信号はＤＬＬ１２３をアイドリング状態から離脱させ、出力クロック信号を生成することを開始させる。Ｔ０とＴ２との間の時間は、一般的にｔＲＡＳとして参照される。以前に説明されたとおり、ＤＬＬ１２３は、ＤＬＬ１２３がアイドリング状態となった時刻の可変遅延線のセッティングを使用して、出力クロック信号の生成を開始する。時刻Ｔ３において、メモリデバイスによって新しいコマンドがラッチされ、コマンドの実行が開始され得る。Ｔ２とＴ３との間の、一般的にはｔＲＰとして参照される時間の中で、ＤＬＬ１２３は電圧または温度の変化などのＤＬＬ１２３のタイミングに影響を及ぼす変化に順応するために、必要な場合には可変遅延線を調整するための時間を有する。このように、時刻Ｔ３において次のメモリコマンドＣＭＤがラッチされるときまでに、ＤＬＬ１２３は同期関係の任意のドリフトを調整し、ＣＬＫ信号と再び同期関係にある出力クロック信号を提供する。
自動リフレッシュサイクルの少なくとも１部分の間、ＤＬＬ１２３をアイドリング状態に置くことによって、自動リフレッシュ動作の間にメモリデバイスによって消費される平均電力が低減され得ることが、認識される。データドライバ１２４のような、ＤＬＬ１２３のシンクロナス出力クロック信号によって駆動される出力サーキットリが、ＤＬＬ１２３のアイドリングによって自動リフレッシュ動作の間のスイッチング電流が減少するために、より少ない電力を消費するという事実によって、追加的な電力節約が達成される。本発明の実施形態と対照的に、一般的なメモリデバイスは、自動リフレッシュサイクル時間に係らずＤＬＬが電圧および変化を連続的に監視することを保証するために、自動リフレッシュ動作の間すべてＤＬＬを有効な状態のままに放置する。以前に説明されたとおり、同期性に影響を及ぼす動作条件の変化をＤＬＬが常時監視し調整しない場合には、ＤＬＬの同期された出力クロック信号が過度にドリフトすることが問題点である。しかしながら、本発明の実施形態においては、内部での自動リフレッシュ動作の完了に引き続いて、次のメモリコマンドの実行が始まる前に、出力クロック信号の同期性に影響を及ぼす動作条件の変化に対する任意の必要な調整を行うための、十分な時間がＤＬＬ１２３に対して提供される。調整のためにＤＬＬ１２３に提供される時間の長さは設計上の選択であり、それは当業者の充分に理解するところである。
図３のタイミング図は例示として提供されたものであり、特定の信号およびタイミングは本発明の実施形態の動作の単なる表現にすぎないことがさらに理解される。しかしながら、該タイミングダイヤグラムは、本発明の範囲をここに記載された任意の特定の実施形態に限定するものとして解釈されるべきではない。
図３のタイミング図において、時刻Ｔ０における自動リフレッシュコマンドＲＥＦは、最終的には時刻Ｔ３におけるメモリコマンドＣＭＤによってフォローされる。しかしながら、「バースト（ｂｕｒｓｔ）」自動リフレッシュ動作を実施するために、多数の自動リフレッシュコマンドがメモリデバイスに対して連続して発行され得ることが、認識される。図２および図３に関連して記載された実施形態においては、ＤＬＬはそれぞれの自動リフレッシュ動作に対して、アイドリング状態に入ることおよびアイドリング状態から離脱することを通過するサイクルを繰り返す。かくして、ＤＬＬは同期性に影響を及ぼす任意の変化（すなわち、電圧および温度の変化）を評価し、必要な場合にはそれぞれの自動リフレッシュサイクルを再同期するための調整を行う機会を有する。しかしながら、本発明の代替の実施形態においては、ｎ回の自動リフレッシュサイクルごとにＤＬＬをアイドリング状態に置くために、ＤＬＬ制御回路２００（図２）の中に追加的なロジックサーキットリが含まれる。このような実施形態においては、ＤＬＬは動作条件の変化を、図３に関連して説明された実施形態と比較して一連の自動リフレッシュ動作に対するより長い期間の間、監視することを許容される。入力クロック信号とより密接に同期関係を維持するためには、このような実施形態を有することが望ましい。
図４は、本発明の代替の実施形態に従ったＤＬＬ制御回路１２３を示す。ＤＬＬ制御回路１２３は、ＡＲＥＦ信号が加えられる入力、およびブーリアンＡＮＤゲート２０２の第１の入力に出力信号を提供する出力を有するアシンクロナスカウンタ回路４０４を含む。ＡＮＤゲート２０２の第２の入力はＡＲＥＦ信号を受信する。ＡＮＤゲート２０２は出力信号を、ブーリアンＯＲゲート４０６の第１の入力に提供する。ＯＲゲートの第２の入力は、ＣＫＥｆ信号を受信する。動作においては、アシンクロナスカウンタ４０４がＡＲＥＦ信号のサイクルの数を計数し、ＡＲＥＦ信号のｎ−１サイクルにおいてアクティブなＣＯＵＮＴ信号を出力する。ＣＯＵＮＴ信号およびＡＲＥＦ信号の両方がＨＩＧＨであることに応答して、ＯＲゲート４０６はアクティブなＤＬＬ＿ＦＲＺＮ信号を出力する。この方法で、ＤＬＬはＡＲＥＦ信号のｎサイクルごとに一度、すなわち、ｎ回ごとの自動リフレッシュ動作に一度、アイドリング状態に置かれる。アシンクロナスカウンタ４０４は従来の設計および動作のものであり、当業者は適切なカウンタ回路を提供するうえで十分な理解を有する。
図５は、図１のメモリデバイス１００を含むコンピュータサーキットリ５０２を含む、プロセッサベースのシステム５００のブロック図である。一般的には、コンピュータサーキットリ５０２はアドレス、データ、および制御バスを経由してメモリデバイス１００と結合され、メモリデバイスへのデータ書き込み、およびからのデータ読み出しを提供する。コンピュータサーキットリ５０２は、特定の計算またはタスクを実施するための特定のソフトウェアを実行することなどの、様々な計算機能を実施するためのサーキットリを含む。追加として、プロセッサベースのシステム５００は、キーボードまたはマウスなどの、コンピュータサーキットリ５０２と結合されオペレータがコンピュータシステムとインターフェイスすることを可能とする、１個以上の入力装置５０４を含む。一般的には、プロッセサベースのシステム５００はまた、一般的にはプリンタおよびビデオターミナルを含む出力装置のような、コンピュータサーキットリ５０２と結合された１個以上の出力装置５０６を含む。１個以上のデータ記憶装置５０８がまた、データを蓄え、または外部記憶媒体（示されていない）からデータを取り込むために、一般的にはコンピュータサーキットリ５０２と結合される。一般的な記憶装置５０８の例はハードおよびフロッピディスク、テープカセット、読み出し専用コンパクトディスク（ＣＤ−ＲＯＭ）および読み出し−書き込みコンパクトディスク（ＣＤ−ＲＷ）メモリ、およびデジタルビデオディスク（ＤＶＤ）を含む。
発明の特定の実施形態が例示の目的のためにここに記載されてきたが、該発明の精神および範囲から逸脱することなく様々な修正案が作成され得ることが、これまでの内容から認識される。従って、該発明は、添付の請求項によるものの外には、制約されない。
本発明の実施形態が使用され得る、シンクロナスメモリデバイスの機能ブロック図である。 本発明の実施形態に従った、ディレイロックドループ制御回路の簡略化された機能ブロック図である。 本発明の実施形態の動作の間の、様々な信号のタイミング図である。 本発明の代替の実施形態に従った、ディレイロックドループ制御回路の簡略化された機能ブロック図である。 図１のシンクロナスメモリデバイスを含む、プロセッサベースのシステムの簡略化された機能ブロック図である。

Claims (38)

  1. 外部クロック信号を受信するシンクロナスメモリデバイスの中でリフレッシュ動作を実行する方法であって、
    リフレッシュ動作が内部で完了する内部リフレッシュ動作期間と該リフレッシュ動作が内部で完了してから新たなメモリコマンドの実行が始まるまでのプリチャージ期間とを含むリフレッシュ期間をかけて各リフレッシュ動作が完了するｎ回の該リフレッシュ動作を該メモリデバイスの中で開始することと、
    該内部リフレッシュ動作期間の間、該外部クロック信号に関連してタイミングされる内部クロック信号の生成を、該内部クロック信号の生成を停止した際の該シンクロナスメモリデバイスの同期クロック回路のセッティングを維持したまま停止することをｎ回の該リフレッシュ動作ごとに一度行なうことと、
    該内部リフレッシュ動作期間が経過した後に、該内部クロック信号の生成を再開することと、
    内部クロック信号の生成が停止されたときから該内部クロック信号の生成が再開されたときまでの変化について、該プリチャージ期間の間、該シンクロナスメモリデバイスの中の動作条件を監視し、
    該内部クロック信号が該外部クロック信号に同期するように調整することと、
    を包含する、方法。
  2. 前記内部クロック信号の生成を停止することは、実行されるそれぞれのリフレッシュ動作に対して、リフレッシュ動作が完了するまでの時間の少なくとも１部分の間は、前記内部クロック信号の生成を停止することを包含する、請求項１に記載の方法。
  3. 前記内部クロック信号の生成を停止することは、前記シンクロナスメモリデバイスの中の同期クロック回路をアイドリングすることを包含する、請求項１に記載の方法。
  4. 前記内部クロック信号に応答して動作する出力サーキットリをアイドリングすることをさらに包含する、請求項３に記載の方法。
  5. 前記同期クロック回路はディレイロックドループを備える、請求項３に記載の方法。
  6. 前記リフレッシュ動作は自動リフレッシュ動作を含む、請求項１に記載の方法。
  7. メモリデバイスの中でリフレッシュ動作を実行する方法であって、
    その間にリフレッシュ動作が完了し、新しいメモリコマンドの実行が可能となる前に経過するリフレッシュ期間であって、該リフレッシュ動作が内部で完了する内部リフレッシュ動作期間を含む該リフレッシュ期間、を各リフレッシュ動作が有するｎ回の該リフレッシュ動作を開始することと、
    前記リフレッシュ期間の少なくとも１部分の間、該メモリデバイスの中の同期クロック回路を、内部クロック信号の生成を停止した際の該同期クロック回路のセッティングを維持したままアイドリングすることをｎ回の該リフレッシュ動作ごとに一度行なうことであって、該同期クロック回路は有効化されているときには入力クロック信号と同期する出力クロック信号を生成する、ことと、
    該内部リフレッシュ動作期間が経過した後であって、かつ該リフレッシュ期間が経過することに先立って、該同期クロック回路を再有効化することを前記一度のリフレッシュ動作において行なうことと、
    を包含する、方法。
  8. 前記メモリデバイスのリフレッシュコマンドの受信に対応してリフレッシュ実行信号を生成することをさらに包含し、
    前記同期クロック回路をアイドリングすることは、前記リフレッシュ実行信号がアクティブとなることに応答して前記同期クロック回路をアイドリングすることを包含し、
    前記同期クロック回路を再有効化することは、前記リフレッシュ実行信号がインアクティブとなることに応答して前記同期クロック回路を再有効化することを包含する、
    請求項７に記載の方法。
  9. 前記メモリデバイスの中の動作条件を、前記同期クロック回路によって再有効化に引き続いて監視すること、および前記同期クロック回路がアイドリングされるときから前記同期クロック回路が再有効化されるときに該動作条件が変化したときに、前記同期クロック回路のタイミングを調整することをさらに包含する、請求項７に記載の方法。
  10. 前記同期クロック回路をアイドリングすることは、内部クロック信号の生成を停止することを包含する、請求項７に記載の方法。
  11. 前記内部クロック信号に応答して動作する出力サーキットリをアイドリングすることをさらに包含する、請求項１０に記載の方法。
  12. 前記リフレッシュ動作は自動リフレッシュ動作を含む、請求項７に記載の方法。
  13. 前記同期クロック回路はディレイロックドループを備える、請求項７に記載の方法。
  14. メモリデバイスの中でリフレッシュ動作を実行する方法であって、
    新しいメモリコマンドの実行が可能となる前に経過するリフレッシュ期間であって、各々のリフレッシュ動作が内部で完了する内部リフレッシュ動作期間を含む該リフレッシュ期間を該各々のリフレッシュ動作が有する、複数のリフレッシュ動作を開始することと、
    開始されたｎ回ごとのリフレッシュ動作に対して、１回のリフレッシュ動作が完了するために要する期間の少なくとも１部分の間は、同期クロック回路をアイドリングすることと、
    該１回のリフレッシュ動作の該内部リフレッシュ動作期間が経過した後に、残り（ｎ−１）回の各々のリフレッシュ動作に対して、該同期クロック回路を有効化することと、
    を包含する、方法。
  15. 複数のリフレッシュ動作が順次開始される、請求項１４に記載の方法。
  16. ｎ回のリフレッシュ動作が順次開始される、請求項１４に記載の方法。
  17. 前記メモリデバイスのリフレッシュコマンドの受信に応答してリフレッシュ実行信号を生成することをさらに包含し、
    前記同期クロック回路をアイドリングすることは、前記１回のリフレッシュ動作に対する前記リフレッシュ実行信号がアクティブとなることに応答して前記同期クロック回路をアイドリングすることを包含し、
    前記同期クロック回路を再有効化することは、前記１回のリフレシュ動作に対する前記リフレッシュ実行信号がインアクティブとなることに応答して前記同期クロック回路を再有効化することを包含する、
    請求項１４に記載の方法。
  18. 前記メモリデバイスの中の動作条件を、前記同期クロック回路によって有効化に引き続いて監視すること、および前記同期クロック回路がアイドリングされるときから前記同期クロック回路が有効化されるときに該動作条件が変化したときに、前記同期クロック回路のタイミングを調整することをさらに包含する、請求項１４に記載の方法。
  19. 前記同期クロック回路をアイドリングすることは、内部クロック信号の生成を停止することを包含する、請求項１４に記載の方法。
  20. ｎ回ごとのリフレッシュ動作に対して、前記内部クロック信号に応答して動作する出力サーキットリをアイドリングすることをさらに包含する、請求項１９に記載の方法。
  21. 前記リフレッシュ動作は自動リフレッシュ動作を含む、請求項１４に記載の方法。
  22. 前記同期クロック回路はディレイロックドループを備える、請求項１４に記載の方法。
  23. メモリデバイスであって、
    アドレスバスと、
    制御バスと、
    データバスと、
    該アドレスバスと結合されるアドレスデコーダと、
    該データバスと結合される読み出し／ 書き込み回路と、
    該制御バスと結合される制御回路と、
    該アドレスデコーダ、制御回路、および読み出し／ 書き込み回路と結合されるメモリセルのアレイと、
    該メモリセルのアレイおよび該制御回路と結合され、リフレッシュ動作を実行するリフレシュ回路であって、リフレッシュ動作は、その間に該リフレッシュ動作が完了し、該制御回路によって提供されるリフレッシュコマンド信号に応答して新しいメモリコマンドの実行が始まる前に経過するリフレッシュ期間であって、該リフレッシュ動作が内部で完了する内部リフレッシュ動作期間を含む該リフレッシュ期間を有する、リフレッシュ回路と、
    該制御回路と結合され、入力クロック信号を受信し、該入力クロック信号に関連してタイミングされる内部クロック信号を生成するように動作可能な、同期クロック回路と、
    該同期クロック回路および該制御回路と結合される同期クロック制御回路であって、
    該内部リフレッシュ動作期間の間は該同期クロック回路を、該内部クロック信号の生成を停止した際の該同期クロック回路のセッティングを維持したままアイドリングするために、該リフレッシュコマンド信号に応答してアイドル信号を生成し、
    かつ、該内部リフレッシュ動作期間の経過に応じて、該同期クロック回路が再開信号に応答して動作を再開するための該再開信号を生成する
    ように動作可能であって、
    前記リフレッシュコマンド信号を受信するために前記制御回路と結合される入力を有するカウンタ回路であってｎ個のアクティブなリフレッシュコマンド信号を計数することに応答して、出力に１個のアクティブな出力信号を生成するように動作可能なカウンタ回路と、
    前記リフレッシュコマンド信号を受信するために前記制御回路と結合される第１の入力および該カウンタ回路の該出力と結合される第２の入力を有し、出力をさらに有するＡＮＤロジックゲートと、
    該ＡＮＤロジックゲートの該出力と結合される第１の入力およびパワーダウン信号を受信するために前記制御回路と結合される第２の入力を有するＯＲロジックゲートであって、前記アイドル信号を提供するために前記同期クロック回路と結合される出力をさらに有するＯＲロジックゲートと、
    を備える、同期クロック制御回路と、
    を備えるメモリデバイス。
  24. 前記同期クロック回路はディレイロックドループを備える、請求項２３に記載のメモリデバイス。
  25. 前記同期クロック制御回路は、前記リフレッシュコマンド信号を受信するために前記制御回路と結合される第１の入力およびパワーダウン信号を受信するために前記制御回路と結合される第２の入力を有するＯＲロジックゲートを備え、該ＯＲロジックゲートは前記アイドル信号を提供するために前記同期クロック回路と結合される出力をさらに有する、請求項２３に記載のメモリデバイス。
  26. 前記読み出し／ 書き込み回路は、前記内部クロック信号に応答して前記メモリセルのアレイからデータを出力するために、前記同期クロック回路と結合される出力サーキットリを備える、請求項２３に記載のメモリデバイス。
  27. メモリデバイスであって、
    アドレスバスと、
    制御バスと、
    データバスと、
    該アドレスバスと結合されるアドレスデコーダと、
    該データバスと結合される読み出し／ 書き込み回路と、
    該制御バスと結合される制御回路と、
    該アドレスデコーダ、制御回路、および読み出し／ 書き込み回路と結合されるメモリセルのアレイと、
    該メモリセルのアレイおよび該制御回路と結合され、該制御回路によって提供されるリフレッシュコマンド信号に応答して該メモリセルのアレイのメモリセルをリフレッシュするリフレッシュ動作であって、該リフレッシュ動作が内部で完了する内部リフレッシュ動作期間を含むリフレッシュ期間をかけて完了する該リフレッシュ動作を実行するリフレッシュ回路と、
    該制御回路と結合され、入力クロック信号を受信し、該入力クロック信号に関連してタイミングされる内部クロック信号を生成するように動作可能な、同期クロック回路と、
    該同期クロック回路および該制御回路と結合される同期クロック制御回路であって、
    ｎ回ごとのリフレッシュ動作に対して該内部リフレッシュ動作期間の間は該同期クロック回路をアイドリングするために、ｎ個のリフレッシュコマンド信号の受信に応答して１個のアイドル信号を生成し、
    かつ、該内部リフレッシュ動作期間の経過に応じて、該同期クロック回路が再開信号に応答して動作を再開するための該再開信号を生成する
    ように動作可能な、同期クロック制御回路と、
    を備える、メモリデバイス。
  28. 前記同期クロック制御回路は、
    前記リフレッシュコマンド信号を受信するために前記制御回路と結合される入力を有するカウンタ回路であって、ｎ個のアクティブなリフレッシュコマンド信号を計数することに応答して、出力に１個のアクティブな出力信号を生成するように動作可能なカウンタ回路と、
    前記リフレッシュコマンド信号を受信するために前記制御回路と結合される第１の入力および該カウンタ回路の該出力と結合される第２の入力を有し、出力をさらに有するＡＮＤロジックゲートと、
    該ＡＮＤロジックゲートの該出力と結合される第１の入力およびパワーダウン信号を受信するために前記制御回路と結合される第２の入力を有するＯＲロジックゲートであって、前記アイドル信号を提供するために前記同期クロック回路と結合される出力をさらに有するＯＲロジックゲートと、
    を備える、請求項２７に記載のメモリデバイス。
  29. 前記同期クロック回路はディレイロックドループを備える、請求項２７に記載のメモリデバイス。
  30. 前記読み出し／ 書き込み回路は、前記内部クロック信号に応答して前記メモリセルのアレイからデータを出力するために、前記同期クロック回路と結合される出力サーキットリを備える、請求項２７に記載のメモリデバイス。
  31. プロセッサベースのシステムであって、
    プロセッサバスを有するプロセッサと、
    該プロセッサバスと結合され、システムメモリポートおよび周辺デバイスポートを有する、システムコントローラと、
    該システムコントローラの該周辺デバイスポートと結合される少なくとも１個の入力デバイスと、
    該システムコントローラの該周辺デバイスポートと結合される少なくとも１個の出力デバイスと、
    該システムコントローラの該周辺デバイスポートと結合される少なくとも１個のデータ記憶装置と、
    該プロセッサと結合されるメモリデバイスであって、
    アドレスバスと、
    制御バスと、
    データバスと、
    該アドレスバスと結合されるアドレスデコーダと、
    該データバスと結合される読み出し／ 書き込み回路と、
    該制御バスと結合される制御回路と、
    該アドレスデコーダ、制御回路、および読み出し／ 書き込み回路と結合されるメモリセルのアレイと、
    該メモリセルのアレイおよび該制御回路と結合され、リフレッシュ動作を実行するリフレシュ回路であって、該リフレッシュ動作は、その間に該リフレッシュ動作が完了し、該制御回路によって提供されるリフレッシュコマンド信号に応答して新しいメモリコマンドの実行が始まる前に経過するリフレッシュ期間であって、該リフレッシュ動作が内部で完了する内部リフレッシュ動作期間を含む該リフレッシュ期間を有する、リフレッシュ回路と、
    該制御回路と結合され、入力クロック信号を受信し、該入力クロック信号に関連してタイミングされる内部クロック信号を生成するように動作可能な、同期クロック回路と、
    該同期クロック回路および該制御回路と結合される同期クロック制御回路であって、
    該内部リフレッシュ動作期間の間は該同期クロック回路を、該内部クロック信号の生成を停止した際の該同期クロック回路のセッティングを維持したままアイドリングするために、該リフレッシュコマンド信号に応答してアイドル信号を生成し、
    かつ、該内部リフレッシュ動作期間の経過に応じて、該同期クロック回路が再開信号に応答して動作を再開するための該再開信号を生成する
    ように動作可能であって、
    前記リフレッシュコマンド信号を受信するために前記制御回路と結合される入力を有するカウンタ回路であって、ｎ個のアクティブなリフレッシュコマンド信号を計数することに応答して、出力に１個のアクティブな出力信号を生成するように動作可能なカウンタ回路と、
    前記リフレッシュコマンド信号を受信するために前記制御回路と結合される第１の入力および該カウンタ回路の該出力と結合される第２の入力を有し、出力をさらに有するＡＮＤロジックゲートと、
    該ＡＮＤロジックゲートの該出力と結合される第１の入力およびパワーダウン信号を受信するために前記制御回路と結合される第２の入力を有するＯＲロジックゲートであって、前記アイドル信号を提供するために前記同期クロック回路と結合される出力をさらに有するＯＲロジックゲートと、
    を備える、同期クロック制御回路と
    を備える、メモリデバイスと
    を備える、プロセッサベースのシステム。
  32. 前記メモリデバイスの前記同期クロック回路はディレイロックドループを備える、請求項３１に記載のプロセッサベースのシステム。
  33. 前記メモリデバイスの前記同期クロック制御回路は、前記リフレッシュコマンド信号を受信するために前記制御回路と結合される第１の入力およびパワーダウン信号を受信するために前記制御回路と結合される第２の入力を有するＯＲロジックゲートを備え、該ＯＲロジックゲートは前記アイドル信号を提供するために前記同期クロック回路と結合される出力をさらに有する、請求項３１に記載のプロセッサベースのシステム。
  34. 前記メモリデバイスの前記読み出し／書き込み回路は、前記内部クロック信号に応答して前記メモリセルのアレイからデータを出力するために、前記同期クロック回路と結合される出力サーキットリを備える、請求項３１に記載のプロセッサベースのシステム。
  35. プロセッサベースのシステムであって、
    プロセッサバスを有するプロセッサと、
    該プロセッサバスと結合され、システムメモリポートおよび周辺デバイスポートを有する、システムコントローラと、
    該システムコントローラの該周辺デバイスポートと結合される少なくとも１個の入力デバイスと、
    該システムコントローラの該周辺デバイスポートと結合される少なくとも１個の出力デバイスと、
    該システムコントローラの該周辺デバイスポートと結合される少なくとも１個のデータ記憶装置と、
    該プロセッサと結合されるメモリデバイスであって、
    アドレスバスと、
    制御バスと、
    データバスと、
    該アドレスバスと結合されるアドレスデコーダと、
    該データバスと結合される読み出し／ 書き込み回路と、
    該制御バスと結合される制御回路と、
    該アドレスデコーダ、制御回路、および読み出し／ 書き込み回路と結合されるメモリセルのアレイと、
    該メモリセルのアレイおよび該制御回路と結合され、該制御回路によって提供されるリフレッシュコマンド信号に対応して該メモリセルのアレイのメモリセルをリフレッシュするリフレッシュ動作であって、該リフレッシュ動作が内部で完了する内部リフレッシュ動作期間を含むリフレッシュ期間をかけて完了する該リフレッシュ動作を実行する、リフレッシュ回路と、
    該制御回路と結合され、入力クロック信号を受信し、該入力クロック信号に関連してタイミングされる内部クロック信号を生成するように動作可能な、同期クロック回路と、
    該同期クロック回路および該制御回路と結合される同期クロック制御回路であって、
    ｎ回ごとのリフレッシュ動作に対して該内部リフレッシュ動作期間の間は該同期クロック回路をアイドリングするために、ｎ個のリフレッシュコマンド信号の受信に応答して１個のアイドル信号を生成し、
    かつ、該内部リフレッシュ動作期間の経過に応じて、該同期クロック回路が再開信号に応答して動作を再開するための該再開信号を生成する
    ように動作可能な、同期クロック制御回路と、
    を備えるメモリデバイスと
    を備える、プロセッサベースのシステム。
  36. 前記メモリデバイスの前記同期クロック制御回路は、
    前記リフレッシュコマンド信号を受信するために前記制御回路と結合される入力を有するカウンタ回路であって、ｎ個のアクティブなリフレッシュコマンド信号を計数することに応答して、出力に１個のアクティブな出力信号を生成するように動作可能なカウンタ回路と、
    前記リフレッシュコマンド信号を受信するために前記制御回路と結合される第１の入力および該カウンタ回路の該出力と結合される第２の入力を有し、出力をさらに有するＡＮＤロジックゲートと、
    該ＡＮＤロジックゲートの該出力と結合される第１の入力およびパワーダウン信号を受信するために前記制御回路と結合される第２の入力を有するＯＲロジックゲートであって、前記アイドル信号を提供するために前記同期クロック回路と結合される出力をさらに有するＯＲロジックゲートと、
    を備える、請求項３５に記載のプロセッサベースのシステム。
  37. 前記メモリデバイスの前記同期クロック回路はディレイロックドループを備える、請求項３５に記載のプロセッサベースのシステム。
  38. 前記メモリデバイスの前記読み出し／ 書き込み回路は、前記内部クロック信号に応答して前記メモリセルのアレイからデータを出力するために、前記同期クロック回路と結合される出力サーキットリを備える、請求項３５に記載のプロセッサベースのシステム
JP2006534066A 2003-10-09 2004-09-29 低電力リフレッシュ動作のためのクロック同期回路を制御するための回路および方法 Expired - Fee Related JP4956734B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/684,123 2003-10-09
US10/684,123 US6975556B2 (en) 2003-10-09 2003-10-09 Circuit and method for controlling a clock synchronizing circuit for low power refresh operation
PCT/US2004/032037 WO2005038864A2 (en) 2003-10-09 2004-09-29 Circuit and method for controlling a clock synchronizing circuit for low power refresh operation

Publications (2)

Publication Number Publication Date
JP2007508649A JP2007508649A (ja) 2007-04-05
JP4956734B2 true JP4956734B2 (ja) 2012-06-20

Family

ID=34422918

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006534066A Expired - Fee Related JP4956734B2 (ja) 2003-10-09 2004-09-29 低電力リフレッシュ動作のためのクロック同期回路を制御するための回路および方法

Country Status (8)

Country Link
US (5) US6975556B2 (ja)
EP (1) EP1671357B1 (ja)
JP (1) JP4956734B2 (ja)
KR (1) KR100903012B1 (ja)
CN (1) CN1902708A (ja)
AT (1) ATE431612T1 (ja)
DE (1) DE602004021124D1 (ja)
WO (1) WO2005038864A2 (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6551857B2 (en) 1997-04-04 2003-04-22 Elm Technology Corporation Three dimensional structure integrated circuits
US6975556B2 (en) * 2003-10-09 2005-12-13 Micron Technology, Inc. Circuit and method for controlling a clock synchronizing circuit for low power refresh operation
US7345940B2 (en) * 2003-11-18 2008-03-18 Infineon Technologies Ag Method and circuit configuration for refreshing data in a semiconductor memory
US7233538B1 (en) * 2004-08-02 2007-06-19 Sun Microsystems, Inc. Variable memory refresh rate for DRAM
US7366862B2 (en) * 2004-11-12 2008-04-29 Lsi Logic Corporation Method and apparatus for self-adjusting input delay in DDR-based memory systems
JP4919333B2 (ja) * 2005-09-29 2012-04-18 株式会社ハイニックスセミコンダクター 半導体メモリ素子のデータ入力装置
JP4837357B2 (ja) * 2005-10-18 2011-12-14 エルピーダメモリ株式会社 半導体記憶装置
US7970086B2 (en) * 2007-08-15 2011-06-28 Infineon Technologies Ag System and method for clock drift compensation
CA2701180A1 (en) * 2007-12-21 2009-07-02 Mosaid Technologies Incorporated Non-volatile semiconductor memory device with power saving feature
JP2010176783A (ja) 2009-02-02 2010-08-12 Elpida Memory Inc 半導体装置とその制御方法と半導体装置とそれを制御するコントローラとを含む半導体システム
US7957218B2 (en) * 2009-06-11 2011-06-07 Freescale Semiconductor, Inc. Memory controller with skew control and method
US8300464B2 (en) 2010-04-13 2012-10-30 Freescale Semiconductor, Inc. Method and circuit for calibrating data capture in a memory controller
KR20120070436A (ko) * 2010-12-21 2012-06-29 에스케이하이닉스 주식회사 반도체 메모리 장치
WO2012115839A1 (en) 2011-02-23 2012-08-30 Rambus Inc. Protocol for memory power-mode control
US8933715B2 (en) 2012-04-08 2015-01-13 Elm Technology Corporation Configurable vertical integration
KR101980162B1 (ko) * 2012-06-28 2019-08-28 에스케이하이닉스 주식회사 메모리
WO2014113572A1 (en) * 2013-01-16 2014-07-24 Maxlinear, Inc. Dynamic random access memory for communications systems
US10169262B2 (en) * 2015-07-14 2019-01-01 Qualcomm Incorporated Low-power clocking for a high-speed memory interface
KR102717098B1 (ko) 2016-11-01 2024-10-15 삼성전자주식회사 단계별 저전력 상태들을 갖는 메모리 장치
KR20180114712A (ko) * 2017-04-11 2018-10-19 에스케이하이닉스 주식회사 리프레쉬 컨트롤러 및 그를 포함하는 반도체 메모리 장치
WO2018237213A1 (en) 2017-06-22 2018-12-27 The Procter & Gamble Company FILMS COMPRISING A WATER-SOLUBLE LAYER AND AN INORGANIC COATING PRESENTED IN STEAM PHASE
CN110709174A (zh) 2017-06-22 2020-01-17 宝洁公司 包括水溶性层和气相沉积有机涂层的膜
US10339998B1 (en) * 2018-03-27 2019-07-02 Micron Technology, Inc. Apparatuses and methods for providing clock signals in a semiconductor device
US11163487B2 (en) * 2018-06-04 2021-11-02 Micron Technology, Inc. Methods for generating notifications for updated information from mode registers of a memory device to a host and memory devices and systems employing the same
US10892764B1 (en) * 2020-08-14 2021-01-12 Winbond Electronics Corp. Delay locked loop device and update method thereof

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5272676A (en) * 1990-11-20 1993-12-21 Hitachi, Ltd. Semiconductor integrated circuit device
US5311468A (en) * 1991-03-21 1994-05-10 Texas Instruments Incorporated Random access memory with a serial register arranged for quick access of a second bit from an arbitrary address
KR0171930B1 (ko) * 1993-12-15 1999-03-30 모리시다 요이치 반도체 메모리, 동화기억 메모리, 동화기억장치, 동화표시장치, 정지화기억 메모리 및 전자노트
JP3592386B2 (ja) * 1994-11-22 2004-11-24 株式会社ルネサステクノロジ 同期型半導体記憶装置
US5729720A (en) * 1994-12-22 1998-03-17 Texas Instruments Incorporated Power management masked clock circuitry, systems and methods
JP3893167B2 (ja) * 1996-04-26 2007-03-14 株式会社ルネサステクノロジ 同期型半導体記憶装置
JPH1196760A (ja) * 1997-09-24 1999-04-09 Fujitsu Ltd 半導体記憶装置
JP3490887B2 (ja) * 1998-03-05 2004-01-26 シャープ株式会社 同期型半導体記憶装置
JP2000030438A (ja) * 1998-07-10 2000-01-28 Mitsubishi Electric Corp 同期型半導体記憶装置
JP3279274B2 (ja) * 1998-12-28 2002-04-30 日本電気株式会社 半導体装置
US6828106B2 (en) * 1999-02-26 2004-12-07 Cyclacel Limited Methods and compositions using coiled binding partners
US6208577B1 (en) * 1999-04-16 2001-03-27 Micron Technology, Inc. Circuit and method for refreshing data stored in a memory cell
JP2001118383A (ja) * 1999-10-20 2001-04-27 Fujitsu Ltd リフレッシュを自動で行うダイナミックメモリ回路
KR100328556B1 (ko) 1999-12-23 2002-03-15 박종섭 셀프 리프레쉬 제어장치
KR100374641B1 (ko) * 2000-11-24 2003-03-04 삼성전자주식회사 스탠바이 모드에서 지연동기 루프회로의 전력소모를감소시키기 위한 제어회로를 구비하는 반도체 메모리장치및 이의 파우워 다운 제어방법
US6646942B2 (en) * 2001-10-09 2003-11-11 Micron Technology, Inc. Method and circuit for adjusting a self-refresh rate to maintain dynamic data at low supply voltages
TW533413B (en) * 2001-10-11 2003-05-21 Cascade Semiconductor Corp Asynchronous hidden refresh of semiconductor memory
JP4041358B2 (ja) * 2002-07-04 2008-01-30 富士通株式会社 半導体メモリ
US6975556B2 (en) * 2003-10-09 2005-12-13 Micron Technology, Inc. Circuit and method for controlling a clock synchronizing circuit for low power refresh operation

Also Published As

Publication number Publication date
US20100014371A1 (en) 2010-01-21
DE602004021124D1 (de) 2009-06-25
EP1671357A2 (en) 2006-06-21
US7606101B2 (en) 2009-10-20
JP2007508649A (ja) 2007-04-05
EP1671357B1 (en) 2009-05-13
US20110273938A1 (en) 2011-11-10
WO2005038864A2 (en) 2005-04-28
KR20060118468A (ko) 2006-11-23
US20050078539A1 (en) 2005-04-14
US20060274592A1 (en) 2006-12-07
ATE431612T1 (de) 2009-05-15
US8400868B2 (en) 2013-03-19
EP1671357A4 (en) 2007-03-14
US20050254327A1 (en) 2005-11-17
WO2005038864A3 (en) 2006-08-03
US6975556B2 (en) 2005-12-13
CN1902708A (zh) 2007-01-24
KR100903012B1 (ko) 2009-06-17
US7106646B2 (en) 2006-09-12
US7983110B2 (en) 2011-07-19

Similar Documents

Publication Publication Date Title
JP4956734B2 (ja) 低電力リフレッシュ動作のためのクロック同期回路を制御するための回路および方法
US10665273B2 (en) Semiconductor memory devices, memory systems and refresh methods of the same
US10658019B2 (en) Circuit, system and method for controlling read latency
US8773943B2 (en) Semiconductor device outputting read data in synchronization with clock signal
JP4853741B2 (ja) ダイナミックランダムアクセスメモリアレイの電力を低減するための方法および集積回路装置
US20040041606A1 (en) Synchronous mirror delay (smd) circuit and method including a ring oscillator for timing coarse and fine delay intervals
US20030067826A1 (en) Method and circuit for adjusting a self-refresh rate to maintain dynamic data at low supply voltages
US6954388B2 (en) Delay locked loop control circuit
TWI406293B (zh) 用於在高速動態隨機存取記憶體中處理訊號的系統及方法
US7002875B2 (en) Semiconductor memory
JP2007115307A (ja) 半導体記憶装置
US8750067B2 (en) Semiconductor device having reset function
US20040236895A1 (en) Method and circuit for adjusting a voltage upon detection of a command applied to an integrated circuit
KR100845783B1 (ko) 반도체 메모리 장치의 클럭 동기 회로
WO2014115657A1 (ja) 出力信号生成装置、半導体装置および出力信号生成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070412

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20070628

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070907

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20070628

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100305

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100316

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20100615

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100615

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20100615

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100629

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100714

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20100714

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110516

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20110516

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110913

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20111209

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111209

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120124

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20120222

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20120222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20120222

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120222

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150330

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees