KR20190134163A - 메모리 장치, 메모리 시스템, 및 메모리 장치의 동작 방법 - Google Patents

메모리 장치, 메모리 시스템, 및 메모리 장치의 동작 방법 Download PDF

Info

Publication number
KR20190134163A
KR20190134163A KR1020180059450A KR20180059450A KR20190134163A KR 20190134163 A KR20190134163 A KR 20190134163A KR 1020180059450 A KR1020180059450 A KR 1020180059450A KR 20180059450 A KR20180059450 A KR 20180059450A KR 20190134163 A KR20190134163 A KR 20190134163A
Authority
KR
South Korea
Prior art keywords
mode
internal
memory device
calibration
memory
Prior art date
Application number
KR1020180059450A
Other languages
English (en)
Other versions
KR102649322B1 (ko
Inventor
이동훈
문대식
손영수
손영훈
오기석
이창교
조현윤
하경수
현석훈
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020180059450A priority Critical patent/KR102649322B1/ko
Priority to US16/262,250 priority patent/US11062744B2/en
Priority to CN201910339068.5A priority patent/CN110534140B/zh
Publication of KR20190134163A publication Critical patent/KR20190134163A/ko
Priority to US17/355,765 priority patent/US11508420B2/en
Priority to US18/047,614 priority patent/US20230066632A1/en
Application granted granted Critical
Publication of KR102649322B1 publication Critical patent/KR102649322B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/106—Data output latches
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/022—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50008—Marginal testing, e.g. race, voltage or current testing of impedance
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1063—Control signal output circuits, e.g. status or busy flags, feedback command signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1087—Data input latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/109—Control signal input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2254—Calibration

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Dram (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Memory System (AREA)

Abstract

본 발명의 실시 예에 따른 메모리 장치는 외부 장치와 연결된 데이터 라인을 구동하도록 구성된 드라이버, 내부 ZQ 시작 신호를 생성하도록 구성된 내부 ZQ 관리자, ZQ 모드를 기반으로 내부 ZQ 시작 신호 및 외부 장치로부터의 ZQ 시작 커맨드 중 어느 하나를 선택하도록 구성된 선택기, 선택기의 선택 결과에 응답하여 ZQ 캘리브레이션을 수행하여 ZQ 코드를 생성하도록 구성된 ZQ 캘리브레이션 엔진, 및 외부 장치로부터의 ZQ 래치 커맨드에 응답하여 ZQ 코드를 드라이버로 로드하도록 구성된 ZQ 코드 레지스터를 포함한다.

Description

메모리 장치, 메모리 시스템, 및 메모리 장치의 동작 방법{MEMORY DEVICE, MEMORY SYSTEM, AND OEPRATION METHOD OF MEMORY DEVICE}
본 발명은 반도체 메모리에 관한 것으로, 좀 더 상세하게는 메모리 장치, 메모리 시스템, 및 메모리 장치의 동작 방법에 관한 것이다.
반도체 메모리는 SRAM (Static RAM), DRAM (Dynamic RAM), SDRAM (Synchronous DRAM) 등과 같이 전원 공급이 차단되면 저장하고 있던 데이터가 소멸되는 휘발성 메모리 장치 및 ROM (Read Only Memory), PROM (Programmable ROM), EPROM (Electrically Programmable ROM), EEPROM (Electrically Erasable and Programmable ROM), 플래시 메모리 장치, PRAM (Phase-change RAM), MRAM (Magnetic RAM), RRAM (Resistive RAM), FRAM (Ferroelectric RAM) 등과 같이 전원 공급이 차단되어도 저장하고 있던 데이터를 유지하는 불휘발성 메모리 장치로 구분된다.
DRAM 장치는 데이터 라인을 통해 외부 장치(예를 들어, AP 등과 같은 SoC)와 데이터를 주고 받는다. 이 때, 정확한 데이터 송수신을 위하여, DRAM 장치는 다양한 유지 관리 동작을 수행할 수 있다. 일 예로서, DRAM 장치는 주기적으로 ZQ 캘리브레이션을 수행하여 DRAM 장치에 포함된 드라이버들의 강도(Strength)를 조정하거나 또는 ODT 값을 설정함으로써, 송수신되는 신호들의 신뢰성을 향상시킬 수 있다. 그러나, 이러한 ZQ 캘리브레이션과 같은 유지 관리 동작들은 메모리 장치 외부에 위치한 메모리 컨트롤러 또는 SoC(System-on-Chip) 등에서 관리 또는 제어되기 때문에, 메모리 컨트롤러 또는 SoC의 오버헤드로 작용하는 문제점이 있다.
본 발명의 목적은 메모리 장치의 ZQ 모드에 따라, 메모리 컨트롤러 또는 메모리 장치 중 어느 하나의 제어에 따라 ZQ 캘리브레이션을 수행하는 메모리 장치, 메모리 시스템, 및 메모리 장치의 동작 방법을 제공하는데 있다.
본 발명의 실시 예에 따른 메모리 장치는 외부 장치와 연결된 데이터 라인을 구동하도록 구성된 드라이버, 내부 ZQ 시작 신호를 생성하도록 구성된 내부 ZQ 관리자, ZQ 모드를 기반으로 상기 내부 ZQ 시작 신호 및 상기 외부 장치로부터의 ZQ 시작 커맨드 중 어느 하나를 선택하도록 구성된 선택기, 상기 선택기의 선택 결과에 응답하여 ZQ 캘리브레이션을 수행하여 ZQ 코드를 생성하도록 구성된 ZQ 캘리브레이션 엔진, 및 상기 외부 장치로부터의 ZQ 래치 커맨드에 응답하여 상기 ZQ 코드를 상기 드라이버로 로드하도록 구성된 ZQ 코드 레지스터를 포함한다.
본 발명의 실시 예에 따른 외부 장치와 데이터 라인을 통해 연결된 메모리 장치의 동작 방법은 ZQ 모드를 기반으로 상기 외부 장치로부터 수신된 ZQ 시작 커맨드 및 내부적으로 발생된 내부 ZQ 시작 신호 중 어느 하나를 선택하는 단계, 상기 선택의 결과에 응답하여 ZQ 캘리브레이션을 수행하여 ZQ 코드를 생성하는 단계, 상기 외부 장치로부터 ZQ 래치 커맨드를 수신하는 단계, 및 상기 ZQ 래치 커맨드에 응답하여, 상기 ZQ 코드를 상기 데이터 라인을 구동하는 드라이버로 로드하는 단계를 포함한다.
본 발명의 실시 예에 따른 메모리 시스템은 ZQ 시작 커맨드를 발행하도록 구성된 메모리 컨트롤러, 및 ZQ 모드가 외부 ZQ 모드인 경우, 상기 ZQ 시작 커맨드에 응답하여 ZQ 캘리브레이션을 수행하고, 상기 ZQ 모드가 내부 ZQ 모드인 경우, 내부적으로 생성된 내부 시작 신호에 응답하여 상기 ZQ 캘리브레이션을 수행하도록 구성된 메모리 장치를 포함한다.
본 발명에 따르면, 메모리 장치의 ZQ 모드에 따라 메모리 컨트롤러 또는 메모리 장치 중 어느 하나의 제어에 따라 ZQ 캘리브레이션이 수행될 수 있다. 따라서, 메모리 컨트롤러뿐만 아니라, 메모리 장치도 ZQ 캘리브레이션의 주도권을 가질 수 있기 때문에, 메모리 컨트롤러 또는 메모리 장치의 활용도가 향상될 수 있다. 따라서, 향상된 성능을 갖는 메모리 장치, 메모리 시스템, 및 메모리 장치의 동작 방법이 제공된다.
도 1은 본 발명의 실시 예에 따른 메모리 시스템을 보여주는 블록도이다.
도 2는 도 1의 메모리 장치를 상세하게 보여주는 블록도이다.
도 3은 본 발명의 실시 예에 따른 메모리 시스템을 예시적으로 보여주는 블록도이다.
도 4는 도 3의 메모리 장치의 외부 ZQ 캘리브레이션을 보여주는 순서도이다.
도 5는 도 4의 순서도에 따른 동작을 설명하기 위한 도면이다.
도 6은 도 3의 메모리 장치의 내부 ZQ 캘리브레이션을 보여주는 순서도이다.
도 7은 도 6의 순서도에 따른 동작을 설명하기 위한 도면이다.
도 8은 본 발명의 실시 예에 따른 메모리 장치의 동작을 보여주는 순서도이다.
도 9는 도 8의 순서도에 따른 동작을 설명하기 위한 블록도이다.
도 10은 본 발명의 실시 예에 따른 메모리 시스템의 초기 동작을 보여주는 타이밍도이다.
도 11은 본 발명에 따른 메모리 시스템의 동작 방법을 보여주는 순서도이다.
도 12는 본 발명의 실시 예에 따른 메모리 시스템을 보여주는 블록도이다.
도 13은 본 발명의 실시 예에 따른 메모리 시스템이 적용된 전자 시스템을 보여주는 블록도이다.
이하에서, 본 발명의 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로, 본 발명의 실시 예들이 명확하고 상세하게 기재될 것이다.
도 1은 본 발명의 실시 예에 따른 메모리 시스템을 보여주는 블록도이다. 도 1을 참조하면, 메모리 시스템(100)은 메모리 컨트롤러(110) 및 메모리 장치(120)를 포함할 수 있다.
메모리 컨트롤러(110)는 메모리 장치(120)를 제어할 수 있다. 예를 들어, 메모리 컨트롤러(110)는 메모리 장치(120)를 제어하기 위한 어드레스(ADDR), 커맨드(CMD), 및 제어 신호(CTRL)를 메모리 장치(120)로 전송할 수 있고, 메모리 장치(120)와 데이터(DATA)를 주고 받을 수 있다. 예시적인 실시 예에서, 메모리 컨트롤러(110)는 애플리케이션 프로세서(AP; Application Processor)와 같은 SoC(System-on-Chip)일 수 있다.
메모리 장치(120)는 메모리 컨트롤러(110)의 제어에 따라 동작할 수 있다. 예를 들어, 메모리 장치(120)는 메모리 컨트롤러(110)로부터 수신된 신호들에 응답하여, 데이터(DATA)를 저장하거나 또는 저장된 데이터(DATA)를 메모리 컨트롤러(110)로 제공할 수 있다. 예시적인 실시 예에서, 메모리 장치(120)는 DRAM일 수 있으나, 본 발명의 범위가 이에 한정되는 것은 아니다.
예시적인 실시 예에서, 메모리 컨트롤러(110) 및 메모리 장치(120)는 미리 정해진 인터페이스를 기반으로 서로 통신할 수 있다. 미리 정해진 인터페이스는 LPDDR일 수 있으나, 본 발명의 범위가 이에 한정되는 것은 아니며, 미리 정해진 인터페이스는 DDR(Double Data Rate), USB(Universal Serial Bus), MMC(multimedia card), PCI(peripheral component interconnection), PCI-E(PCI-express), ATA(Advanced Technology Attachment), SATA(Serial-ATA), PATA(Parallel-ATA), SCSI(small computer small interface), ESDI(enhanced small disk interface), IDE(Integrated Drive Electronics), MIPI(Mobile Industry Processor Interface), 또는 NVM-e(Nonvolatile Memory-express) 등과 같은 다양한 인터페이스들 중 적어도 하나를 포함할 수 있다.
예시적인 실시 예에서, 메모리 장치(120)는 설정된 동작 모드(또는 ZQ 모드)에 따라, 외부 ZQ 캘리브레이션(또는 커맨드-기반 캘리브레이션)을 수행하거나 또는 내부 ZQ 캘리브레이션(또는 배경 캘리브레이션)을 수행할 수 있다. 외부 ZQ 캘리브레이션은 메모리 컨트롤러(110)의 제어에 따라 수행되는 ZQ 캘리브레이션을 가리키고, 내부 ZQ 캘리브레이션은 메모리 장치(120)의 제어에 따라 자체적으로 수행되는 ZQ 캘리브레이션을 가리킬 수 있다.
예시적인 실시 예에서, ZQ 캘리브레이션은 메모리 장치(120)의 데이터 라인(DQ) 또는 다른 신호 라인(예를 들어, 커맨드/어드레스 라인(CA) 등)과 연결된 출력 드라이버들의 강도(Strength)를 조정하는 동작 또는 ODT(On-Die Termination) 값을 설정하는 동작을 가리킬 수 있다. 메모리 장치(120)는 ZQ 저항(RZQ)을 사용하여 상술된 ZQ 캘리브레이션을 수행할 수 있다.
예를 들어, 외부 ZQ 모드에서, 메모리 장치(120)는 메모리 컨트롤러(110)의 제어에 따라, 외부 ZQ 캘리브레인션 동작을 수행할 수 있다. 또는 메모리 장치(120)는 내부 ZQ 관리자(121)를 포함할 수 있다. 내부 ZQ 관리자(121)는 내부 ZQ 캘리브레이션(또는 배경 캘리브레이션)을 수행하기 위한 내부 신호를 생성할 수 있다. 내부 ZQ 모드에서, 메모리 장치(120)는 생성된 내부 신호에 응답하여 메모리 컨트롤러(110)의 간섭(또는 개입) 없이 ZQ 캘리브레이션을 수행할 수 있다.
상술된 바와 같이, 본 발명에 따른 메모리 장치(120)는 설정된 ZQ 모드에 따라, 다양한 방식의 ZQ 캘리브레이션을 수행할 수 있다. 이하에서, 설명의 편의를 위하여, 메모리 컨트롤러(110)의 제어에 따라 수행되는 ZQ 캘리브레이션은 "외부 ZQ 캘리브레이션"이라 칭하고, 내부 ZQ 관리자(121)의 제어에 따라 수행되는 ZQ 캘리브레이션은 "내부 ZQ 캘리브레이션"이라 칭한다. 또한, 외부 ZQ 캘리브레이션이 수행되는 ZQ 모드는 "외부 ZQ 모드"라 칭하고, 내부 ZQ 캘리브레이션이 수행되는 ZQ 모드는 "내부 ZQ 모드"라 칭한다.
도 2는 도 1의 메모리 장치를 상세하게 보여주는 블록도이다. 도 2를 참조하면, 메모리 장치(120)는 내부 ZQ 관리자(121), 메모리 셀 어레이(122), 행 디코더(123), 열 디코더(124), 제어 로직 회로(125), 입출력 회로(126), 및 모드 레지스터(MR)를 포함할 수 있다.
내부 ZQ 관리자(121)는 내부 ZQ 캘리브레이션을 수행하기 위한 내부 ZQ 캘리브레이션 시작 신호(Int_Start)(이하에서, "내부 시작 신호"라 칭함.)를 생성할 수 있다. 예를 들어, 앞서 설명된 바와 같이, 메모리 장치(120)는 ZQ 모드에 따라, 메모리 컨트롤러(110) 또는 내부 ZQ 관리자(121)의 제어에 따라 ZQ 캘리브레이션을 수행할 수 있다. 이 때, 내부 ZQ 관리자(121)는 내부 ZQ 모드에서, 내부 ZQ 캘리브레이션을 수행하기 위한 내부 시작 신호(Int_Start)를 생성할 수 있다.
예시적인 실시 예에서, 내부 ZQ 관리자(121)는, 내부 ZQ 모드에서, 내부 시작 신호(Int_Start)를 주기적으로(periodically) 생성할 수 있다. 내부 시작 신호(Int_Start)의 생성 주기는 메모리 컨트롤러(110) 및 메모리 장치(120) 사이의 규약(protocol)에 의해 미리 정해질 수 있다. 예시적인 실시 예에서, 내부 시작 신호(Int_Start)의 생성 주기에 대한 정보는 모드 레지스터(MR)의 특정 영역(예를 들어, MR28의 OP[2] 및 OP[3])에 저장될 수 있다. 예시적인 실시 예에서, 내부 ZQ 관리자(121)는 특정 조건(예를 들어, 온도 변화)에서 ZQ 코드의 갱신이 요구되는 경우, 내부 시작 신호(Int_start)를 생성할 수 있다.
내부 ZQ 관리자(121)는 내부 ZQ 캘리브레이션의 결과를 기반으로 모드 레지스터(MR)에 ZQ 갱신 플래그(ZQUF)를 설정할 수 있다. 예시적인 실시 예에서, ZQ 갱신 플래그(ZQUF)는 모드 레지스터(MR)의 특정 영역(예를 들어, MR4의 OP[5])에 설정될 수 있다.
메모리 셀 어레이(122)는 복수의 메모리 셀들을 포함할 수 있다. 복수의 메모리 셀들은 스토리지 캐패시터 및 트랜지스터를 포함하는 DRAM(Dynamic Random Access Memory) 셀일 수 있으나, 본 발명의 범위가 이에 한정되는 것은 아니다. 복수의 메모리 셀들은 복수의 워드라인들 및 복수의 비트라인들과 각각 연결될 수 있다.
행 디코더(123)는 제어 로직 회로(125)의 제어에 따라 복수의 워드라인들 중 적어도 하나의 워드라인을 선택하고, 선택된 워드라인을 구동할 수 있다. 열 디코더(124)는 제어 로직 회로(125)의 제어에 따라 복수의 비트라인들 중 적어도 하나의 비트라인을 선택하고, 선택된 비트라인을 구동할 수 있다.
제어 로직 회로(125)는 메모리 컨트롤러(110)로부터 어드레스(ADDR), 커맨드(CMD), 및 제어 신호(CTRL)를 수신하고, 수신된 신호들을 기반으로 메모리 장치(120)의 구성 요소들을 제어할 수 있다. 예시적인 실시 예에서, 제어 로직 회로(125)는 메모리 컨트롤러(110)로부터 ZQ 시작 커맨드(ZQCal_Start)를 수신하고, 수신된 ZQ 시작 커맨드(ZQCal_Start)를 입출력 회로(126)로 제공할 수 있다. 메모리 장치(120)의 ZQ 모드가 외부 ZQ 모드인 경우, 입출력 회로(126)는 ZQ 시작 커맨드(ZQCal_Start)에 응답하여 ZQ 캘리브레이션을 수행할 수 있다.
입출력 회로(126)는 메모리 컨트롤러(110)로부터 제공된 데이터를 메모리 셀 어레이(122)로 전달하거나 또는 메모리 셀 어레이(122)에 저장된 데이터를 메모리 컨트롤러(110)로 전달할 수 있다. 예시적인 실시 예에서, 입출력 회로(126)는 감지 증폭기, 쓰기 드라이버, 입출력 드라이버 등과 같은 구성 요소들을 포함할 수 있다. 또는 입출력 회로(126)는 ZQ 캘리브레이션을 수행하기 위한 ZQ 캘리브레이션 엔진, ZQ 레지스터 등과 같은 구성 요소들을 더 포함할 수 있다.
예시적인 실시 예에서, 입출력 회로(126)는 메모리 컨트롤러(110)와 연결된 데이터 라인(DQ) 또는 다른 신호 라인들을 구동하기 위한 드라이버(미도시)를 포함할 수 있다.
모드 레지스터(MR)는 메모리 장치(120)가 동작하는데 필요한 다양한 정보를 저장할 수 있다. 예시적인 실시 예에서, 메모리 컨트롤러(110)는 모드 레지스터 쓰기(MRW)를 통해 모드 레지스터(MR)에 정보를 저장 또는 설정할 수 있다. 또는 메모리 컨트롤러(110)는 모드 레지스터 읽기(MRR)를 통해 모드 레지스터(MR)에 설정된 정보를 읽을 수 있다.
모드 레지스터(MR)는 메모리 장치(120)의 ZQ 모드에 대한 정보를 저장할 수 있다. 예시적인 실시 예에서, ZQ 모드에 대한 정보는 MR28의 OP[5]로서 설정될 수 있다. 모드 레지스터(MR)는 ZQ 갱신 플래그를 포함할 수 있다. 예시적인 실시 예에서, ZQ 갱신 플래그(ZQUF)는 MR4의 OP[5]로서 설정될 수 있다.
도 3은 본 발명의 실시 예에 따른 메모리 시스템을 예시적으로 보여주는 블록도이다. 도면의 간결성을 위하여, 본 발명의 실시 예를 설명하는데 불필요한 구성 요소들은 생략된다. 또한, 본 발명의 실시 예를 명확하게 설명하기 위하여, 하나의 데이터 라인(DQ)과 연결된 출력 드라이버(DRV)에 대한 ZQ 캘리브레이션을 기준으로 본 발명의 실시 예가 설명된다.
이하의 실시 예들에서, ZQ 캘리브레이션을 수행하기 위한 다양한 구성 요소들이 입출력 회로(126)에 포함된 것으로 설명되나, 본 발명의 범위가 이에 한정되는 것은 아니다. 예를 들어, ZQ 캘리브레이션을 수행하기 위한 다양한 구성 요소들은 별도의 하드웨어 또는 별도의 소프트웨어 또는 그것들의 조합으로 구현될 수 있다.
도 1 및 도 3을 참조하면, 입출력 회로(126)는 선택기(126a), ZQ 캘리브레이션 엔진(126b), ZQ 코드 레지스터(126c), 및 드라이버(DVR)를 포함할 수 있다.
선택기(126a)는 ZQ 모드(ZQ MODE)를 기반으로 메모리 컨트롤러(110)로부터의 ZQ 시작 커맨드(ZQCal_Start) 및 내부 ZQ 관리자(121)로부터의 내부 시작 신호(Int_Start) 중 어느 하나를 선택할 수 있다. 예를 들어, ZQ 모드(ZQ MODE)는 메모리 장치(120)가 외부 ZQ 모드(External mode)인지 또는 내부 ZQ 모드(Internal mode)를 가리키는 정보일 수 있다. ZQ 모드(ZQ MODE)는 모드 레지스터(MR)의 특정 영역(예를 들어, MR28의 OP[5])에 저장될 수 있다.
설정된 ZQ 모드(ZQ MODE)가 외부 ZQ 모드를 가리키는 경우, 선택기(126a)는 메모리 컨트롤러(110)로부터의 ZQ 시작 커맨드(ZQCal_Start)를 선택할 수 있다. 설정된 모드 정보(MODE)가 내부 ZQ 모드를 가리키는 경우, 선택기(126a)는 내부 ZQ 관리자(121)로부터의 내부 시작 신호(Int_Start)를 선택할 수 있다.
예시적인 실시 예에서, 설정된 모드 정보(MODE)가 외부 ZQ 모드를 가리키는 경우, 내부 ZQ 관리자(121)로부터의 내부 시작 신호(Int_Start)는 선택기(126a)에 의해 무시될 수 있다. 설정된 모드 정보(MODE)가 내부 ZQ 모드를 가리키는 경우, 메모리 컨트롤러(110)로부터의 ZQ 시작 커맨드(ZQCal_Start)는 선택기(126a)에 의해 무시될 수 있다.
ZQ 캘리브레이션 엔진(126b)은 선택기(126a)로부터의 선택 결과(즉, ZQ 시작 커맨드(ZQCal_Start) 및 내부 시작 신호(Int_Start) 중 어느 하나)에 응답하여, ZQ 캘리브레이션을 수행할 수 있다. 예를 들어, ZQ 캘리브레이션 엔진(126b)은 ZQ 저항을 사용하여 ZQ 캘리브레이션을 수행함으로써, 드라이버(DRV)의 강도(Strength) 또는 ODT 값을 조정하기 위한 ZQ 코드(ZQCODE_c)를 생성할 수 있다.
ZQ 코드 레지스터(126c)는 메모리 컨트롤러(110)로부터의 래치 커맨드(ZQCal_Latch)에 응답하여, ZQ 코드(ZQCODE_c)를 드라이버(DRV)로 로드할 수 있다. 드라이버(DRV)는 ZQ 코드 레지스터(126c)로부터 로드된 ZQ 코드를 기반으로 데이터 라인(DQ)을 구동할 수 있다.
내부 ZQ 관리자(121)는, 내부 ZQ 모드시, 내부 시작 신호(Int_Start)를 생성할 수 있다. 예를 들어, 내부 ZQ 관리자(121)는 내부 ZQ 캘리브레이션을 수행하기 위하여 주기적으로 내부 시작 신호(Int_Start)를 생성할 수 있다.
내부 ZQ 모드시, 내부 ZQ 관리자(121)는 현재 ZQ 코드(ZQCODE_c) 및 이전 ZQ 코드(ZQCODE_p)를 비교할 수 있다. 예를 들어, 현재 ZQ 코드(ZQCODE_c)는 최근에 수행된 ZQ 캘리브레이션의 결과를 가리키고, 이전 ZQ 코드(ZQCODE_p)는 드라이버(DRV)로 로드된 ZQ 코드를 가리킬 수 있다. 현재 ZQ 코드(ZQCODE_c) 및 이전 ZQ 코드(ZQCODE_p)가 서로 다른 경우, 내부 ZQ 관리자(121)는 ZQ 갱신 플래그(ZQUF)를 모드 레지스터(MR)에 기입 또는 설정할 수 있다.
메모리 컨트롤러(110)는 모드 레지스터(MR)로부터 ZQ 갱신 플래그(ZQUF)를 읽고, 읽어진 ZQ 갱신 플래그(ZQUF)에 응답하여, 래치 커맨드(ZQCal_Latch)를 발행할 수 있다.
예시적인 실시 예에서, 메모리 컨트롤러(110)로부터의 ZQ 시작 커맨드(ZQCal_Start) 및 래치 커맨드(ZQCal_Latch)는 메모리 컨트롤러(110)로부터 다목적 커맨드(MPC; Multi-Purpose Command)로서 제공될 수 있다.
상술된 바와 같이, 메모리 장치(120)의 ZQ 모드(ZQ MODE)에 따라, 메모리 컨트롤러(110) 및 내부 ZQ 관리자(121) 중 어느 하나에 의해 ZQ 캘리브레이션이 개시될 수 있다. 즉, ZQ 모드에 따라 ZQ 캘리브레이션의 주도권이 변경되기 때문에, 메모리 컨트롤러(110) 또는 메모리 장치(120)에 대한 활용도가 향상될 수 있다.
도 4는 도 3의 메모리 장치의 외부 ZQ 캘리브레이션을 보여주는 순서도이다. 도 5는 도 4의 순서도에 따른 동작을 설명하기 위한 도면이다. 예시적으로, 도 4 및 도 5를 참조하여, 외부 ZQ 모드에서의 ZQ 캘리브레이션, 즉, 외부 ZQ 캘리브레이션이 설명된다.
도 4 및 도 5를 참조하면, S101 단계에서, 메모리 장치(120)는 메모리 컨트롤러(110)로부터 ZQ 시작 커맨드(ZQCal_Start)를 수신할 수 있다. 예를 들어, 도 5에 도시된 바와 같이, 메모리 컨트롤러(120)는 ZQ 시작 커맨드(ZQCal_Start)를 발행할 수 있다. (①) 예시적인 실시 예에서, ZQ 시작 커맨드(ZQCal_Start)는 다목적 커맨드(MPC)로서 메모리 컨트롤러(110)로부터 발행될 수 있다.
예시적인 실시 예에서, 메모리 컨트롤러(110)는 주기적으로(periodically) ZQ 시작 커맨드(ZQCal_Start)를 메모리 장치(120)로 제공할 수 있다. 예시적인 실시 예에서, 메모리 컨트롤러(110)는 메모리 장치(120)에서 동적 전압 주파수 스케일링(DVFSQ; Dynamic Voltage and Frequency Scaling)가 비활성화된 경우, ZQ 시작 커맨드(ZQCal_Start)를 발행할 수 있다. 예시적인 실시 예에서, 메모리 장치(120)의 DVFSQ의 활성화 여부는 모드 레지스터(MR)(특히, MR19의 OP[2] 및 OP[3])에 저장된 정보를 기반으로 판별될 수 있다.
S102 단계에서, 메모리 장치(120)는 설정된 동작 모드가 내부 ZQ 모드인지 판별할 수 있다. 예를 들어, 도 5에 도시된 바와 같이, 메모리 장치(120)는 모드 레지스터(MR)(특히, MR28의 OP[5])에 저장된 동작 모드 정보를 기반으로 설정된 동작 모드를 판별할 수 있다.
설정된 동작 모드가 내부 ZQ 모드인 경우, 메모리 장치(120)는 별도의 동작을 수행하지 않을 수 있다. 즉, 메모리 장치(120)는 메모리 컨트롤러(110)로부터 수신된 ZQ 시작 커맨드(ZQCal_Start)를 무시할 수 있다. 설정된 동작 모드가 내부 ZQ 모드가 아닌 경우(즉, 외부 ZQ 모드인 경우), S103 단계에서, 메모리 장치(120)는 수신된 ZQ 시작 커맨드(ZQCal_Start)에 응답하여 ZQ 캘리브레이션을 실행할 수 있다.
예를 들어, 도 5에 도시된 바와 같이, 선택기(126a)는 모드 정보(MODE)를 기반으로 ZQ 시작 커맨드(ZQCal_Start)를 선택할 수 있다. (②) ZQ 캘리브레이션 엔진(126b)은 선택기(126a)로부터의 선택 결과(즉, ZQ 시작 커맨드(ZQCal_Start))에 응답하여, ZQ 캘리브레이션을 수행할 수 있다. (③)
S104 단계에서, 메모리 장치(120)는 메모리 컨트롤러(110)로부터 래치 커맨드(ZQCal_Latch)를 수신할 수 있다. 예를 들어, 도 5에 도시된 바와 같이, 메모리 컨트롤러(110)는 래치 커맨드(ZQCal_Latch)를 발행할 수 있다. (④) 예시적인 실시 예에서, 메모리 컨트롤러(110)는 ZQ 시작 커맨드(ZQCal_Start)를 전송하고, 소정의 시간이 경과한 이후에, 래치 커맨드(ZQCal_Latch)를 메모리 장치(120)로 전송할 수 있다. 상술된 소정의 시간은 ZQ 저항을 공유하는 메모리 장치들의 개수에 따라 결정될 수 있다. 예시적인 실시 예에서, ZQ 저항을 공유하는 메모리 장치들의 개수가 증가할수록 상술된 소정의 시간이 증가할 수 있다.
S105 단계에서, 메모리 장치(120)는 수신된 래치 커맨드(ZQCal_Latch)에 응답하여, ZQ 코드를 드라이버(DRV)로 로드할 수 있다. 예를 들어, 도 5에 도시된 바와 같이, ZQ 코드 레지스터(126c)는 수신된 래치 커맨드(ZQCal_Latch)에 응답하여, ZQ 코드를 드라이버(DRV)로 로드할 수 있다. 이 때, 로드되는 ZQ 코드는 ZQ 캘리브레이션 엔진(126b)에 의해 가장 최근에 수행된 ZQ 캘리브레이션의 결과일 수 있다.
상술된 바와 같이, 동작 모드가 외부 ZQ 모드인 경우, 메모리 장치(120)는 메모리 컨트롤러(110)로부터의 ZQ 시작 커맨드(ZQCal_Start) 및 래치 커맨드(ZQCal_Latch)에 응답하여, ZQ 캘리브레이션 및 ZQ 코드 로딩을 수행할 수 있다.
예시적으로, 동작 모드가 외부 ZQ 모드인 경우, 내부 ZQ 관리자(121)는 별도의 동작을 수행하지 않을 수 있다. 따라서, 내부 ZQ 관리자(121)의 동작과 관련된 구성 요소들(예를 들어, Int_Start, ZQCODE_c와 ZQCODE_p의 비교, 또는 ZQUF 등)은 도 5에서 점선으로 도시된다. 그러나 본 발명의 범위가 이에 한정되는 것은 아니며, 동작 모드가 외부 ZQ 모드이더라도, 내부 ZQ 관리자(121)는 미리 정해진 동작(예를 들어, 주기적으로 내부 시작 신호를 생성함)을 수행할 수 있다. 그러나, 동작 모드가 외부 ZQ 모드이므로, 생성된 내부 시작 신호(Int_Start)는 선택기(126a)에 의해 무시될 수 있다.
예시적인 실시 예에서, 메모리 장치(120)의 드라이버(DRV)는 로드된 ZQ 코드를 기반으로 데이터 라인(DQ)을 구동할 수 있다. 예시적인 실시 예에서, 동작 모드가 외부 ZQ 모드로 설정된 경우, 메모리 컨트롤러(110)는 캘리브레이션의 정확성을 유지하기 위하여, 주기적으로 ZQ 시작 커맨드(ZQCal_Start)를 발행할 수 있다.
도 6은 도 3의 메모리 장치의 내부 ZQ 캘리브레이션을 보여주는 순서도이다. 도 7은 도 6의 순서도에 따른 동작을 설명하기 위한 도면이다. 도 6 및 도 7을 참조하여, 메모리 장치(120)의 내부 ZQ 모드에서의 ZQ 캘리브레이션, 즉, 내부 ZQ 캘리브레이션이 설명된다.
도 6 및 도 7을 참조하면, S111 단계에서, 메모리 장치(120)는 내부 시작 신호(Int_Start)를 생성할 수 있다. 예를 들어, 도 7에 도시된 바와 같이, 내부 ZQ 관리자(121)는 내부 시작 신호(Int_Start)를 생성할 수 있다. 예시적인 실시 예에서, 내부 ZQ 관리자(121)는 주기적으로 내부 시작 신호(Int_Start)를 생성할 수 있다. 이 때, 내부 시작 신호(Int_Start)의 생성 주기는 미리 정해진 시간일 수 있으며, 이에 대한 정보는 모드 레지스터(MR)의 특정 영역(예를 들어, MR28의 OP[2] 및 OP[3])에 저장될 수 있다.
S112 단계에서, 메모리 장치(120)는 설정된 ZQ 모드(ZQ MODE)가 내부 ZQ 모드인지 판별할 수 있다. 예를 들어, 메모리 장치(120)는 모드 레지스터(MR)에 저장된 ZQ 모드(MODE)를 기반으로 설정된 ZQ 모드가 내부 ZQ 모드인지 판별할 수 있다. 예시적인 실시 예에서, 도 7에 도시된 바와 같이, 선택기(126a)는 모드 정보(MODE)를 기반으로 내부 시작 신호(Int_Start)를 선택하거나 또는 무시할 수 있다. (②)
설정된 동작 모드가 내부 ZQ 모드가 아닌 경우(즉, 외부 ZQ 모드인 경우), 메모리 장치(120)는 별도의 동작을 수행하지 않을 수 있다. 다시 말해서, 메모리 장치(120)는 생성된 내부 시작 신호(Int_Start)를 무시할 수 있다.
설정된 동작 모드가 내부 ZQ 모드인 경우, S113 단계에서, 메모리 장치(120)는 내부 시작 신호(Int_Start)에 응답하여 ZQ 캘리브레이션을 수행할 수 있다. 예를 들어, 도 7에 도시된 바와 같이, ZQ 캘리브레이션 엔진(126b)은 선택기(126a)로부터 선택된 내부 시작 신호(Int_Start)에 응답하여 ZQ 캘리브레이션을 수행할 수 있다. (③)
S114 단계에서, 메모리 장치(120)는 새로운 ZQ 코드가 발생했는지 판별할 수 있다. 예를 들어, 도 7에 도시된 바와 같이, 내부 ZQ 관리자(121)는 현재 ZQ 코드(ZQCODE_c) 및 이전 ZQ 코드(ZQCODE_p)를 수신하고, 수신된 현재 ZQ 코드(ZQCODE_c) 및 이전 ZQ 코드(ZQCODE_p)를 비교할 수 있다. (④) 현재 ZQ 코드(ZQCODE_c) 및 이전 ZQ 코드(ZQCODE_p)가 서로 다른 경우, 내부 ZQ 관리자(121)는 새로운 ZQ 코드가 발생한 것으로 판별할 수 있다.
예시적인 실시 예에서, 현재 ZQ 코드(ZQCODE_c)는 ZQ 캘리브레이션 엔진(126b)의 ZQ 캘리브레이션에 의해 생성된 ZQ 코드를 가리키고, 이전 ZQ 코드(ZQCODE_p)는 ZQ 코드 레지스터(126c)에서 드라이버(DVR)로 로드된 ZQ 코드(즉, 드라이버(DRV)에 현재 로드되어 있는 ZQ 코드)를 가리킬 수 있다.
새로운 ZQ 코드가 발생하지 않은 경우(즉, 현재 ZQ 코드(ZQCODE_c) 및 이전 ZQ 코드(ZQCODE_p)가 서로 동일한 경우), 메모리 장치(120)는 별도의 동작을 수행하지 않을 수 있다.
새로운 ZQ 코드가 발생한 경우(즉, 현재 ZQ 코드(ZQCODE_c) 및 이전 ZQ 코드(ZQCODE_p)가 서로 다른 경우), S115 단계에서, 메모리 장치(120)는 ZQ 갱신 플래그(ZQUF)를 설정할 수 있다. 예를 들어, 도 7에 도시된 바와 같이, 메모리 장치(120)는 모드 레지스터(MR)에 ZQ 갱신 플래그(ZQUF)를 설정할 수 있다. (⑤) 예시적인 실시 예에서, ZQ 갱신 플래그(ZQUF)는 MRW(mode register write) 동작에 의해 설정될 수 있다. 예시적인 실시 예에서, ZQ 갱신 플래그(ZQUF)는 모드 레지스터(MR)의 특정 영역(예를 들어, MR4의 OP[5])에 설정될 수 있다.
S116 단계에서, 메모리 장치(120)는 메모리 컨트롤러(110)로부터 래치 커맨드(ZQCal_Latch)를 수신할 수 있다. 예를 들어, 도 7에 도시된 바와 같이, 메모리 컨트롤러(110)는 MRR(mode register read) 동작을 통해, 모드 레지스터(MR)에 설정된 ZQ 갱신 플래그(ZQUF)를 읽을 수 있다. (⑥) 즉, 메모리 컨트롤러(110)는 MRR(mode register read)를 메모리 장치(120)로 발행하여, ZQ 갱신 플래그(ZQUF)를 확인할 수 있다. 메모리 컨트롤러(110)는 ZQ 갱신 플래그(ZQUF)에 응답하여, 래치 커맨드(ZQCal_Latch)를 메모리 장치(120)로 전송할 수 있다. (⑦)
예시적인 실시 예에서, 메모리 컨트롤러(110)는, 메모리 장치(120)가 파워-다운 모드가 아니고, 데이터 라인(DQ)에 대한 동작이 수행 중이지 않은 경우, 래치 커맨드(ZQCal_Latch)를 발행할 수 있다.
S117 단계에서, 메모리 장치(120)는 래치 커맨드(ZQCal_Latch)에 응답하여, 드라이버(DRV)로 현재 ZQ 코드(ZQCODE_c)를 로드할 수 있다. 예를 들어, 도 7에 도시된 바와 같이, ZQ 코드 레지스터(126c)는 래치 커맨드(ZQCal_Latch)에 응답하여 ZQ 캘리브레이션 엔진(126b)으로부터의 현재 ZQ 코드(ZQCODE_c)를 드라이버(DRV)로 로드할 수 있다. (⑧) 예시적인 실시 예에서, 현재 ZQ 코드(ZQCODE_c)가 로드된 이후에, 드라이버(DRV)는 로드된 ZQ 코드를 기반으로 데이터 라인(DQ)을 구동할 수 있다.
S118 단계에서, 메모리 장치(120)는 ZQ 갱신 플래그(ZQUF)를 리셋할 수 있다. 예시적인 실시 예에서, ZQ 갱신 플래그(ZQUF)는, S117 단계의 동작(즉, ZQ 코드의 로딩 동작)이 완료되기 이전에, 리셋될 수 있다.
상술된 바와 같이, 본 발명에 따른 메모리 장치(120)는, 내부 ZQ 모드에서, 내부 ZQ 관리자(121)에 의해 ZQ 캘리브레이션을 개시할 수 있다. 따라서, 내부 ZQ 모드에서, 메모리 컨트롤러(110)가 ZQ 캘리브레이션에 대한 스케쥴링을 별도로 관리하지 않아도 되므로, 메모리 컨트롤러(110) 및 메모리 장치(120)에 대한 활용도가 향상될 수 있다.
비록 도면에 도시되지는 않았으나, 메모리 장치(120)의 CA ODT(CA Bus Receiver On-Die-Termination)이 비활성화 상태이고, 메모리 장치(120)가 유휴 상태(idle state), 또는 셀프-리프레쉬 모드, 또는 파워 다운 모드인 경우, 메모리 컨트롤러(110)는 ZQ 갱신 플래그(ZQUF)를 무시하고, 래치 커맨드(ZQCal_Latch)를 발행하지 않을 수 있다.
도 8은 본 발명의 실시 예에 따른 메모리 장치의 동작을 보여주는 순서도이다. 도 9는 도 8의 순서도에 따른 동작을 설명하기 위한 블록도이다. 설명의 편의를 위하여, 앞서 설명된 내용과 중복되는 구성들에 대한 상세한 설명은 생략된다. 도 8 및 도 9를 참조하여, 내부 ZQ 캘리브레이션이 설명된다.
도 8 및 도 9를 참조하면, 메모리 장치(200)는 S201 단계 내지 S204 단계의 동작들을 수행할 수 있다. S201 단계 내지 S204 단계의 동작들은 각각 도 9에 도시된 ①~④의 동작들과 대응될 수 있다. 각각의 동작은 도 6의 S111 단계 내지 S114 단계의 동작들 및 도 7의 ①~④의 동작들과 유사하므로, 이에 대한 상세한 설명은 생략된다.
새로운 ZQ 코드가 발생한 경우, S205 단계에서, 메모리 장치(220)는 데이터 라인(DQ)에 대한 동작(DQ operation)이 수행 중인지 판별할 수 있다. 예를 들어, 메모리 장치(220)는 내부 ZQ 캘리브레이션을 수행하기 때문에, 메모리 컨트롤러(210)는 이와 무관하게 데이터 라인(DQ)을 통해 메모리 장치(220)와 데이터를 주고 받을 수 있다. 즉, 메모리 컨트롤러(210)에 의해 데이터 라인(DQ)에 대한 동작(DQ operation)이 수행 중일 수 있다.
예시적인 실시 예에서, ZQ 코드에 대한 로딩 동작은 데이터 라인(DQ)에 대한 동작이 완료된 이후에 수행될 수 있다. 즉, 데이터 라인(DQ)에 대한 동작이 수행 중인 경우, 메모리 장치(220)는 S205 단계의 동작을 반복할 수 있다.
데이터 라인(DQ)에 대한 동작이 완료된 경우, S206 단계에서, 메모리 장치(120)는 내부 래치 신호(Int_Latch)를 생성할 수 있다. 예를 들어, 도 9에 도시된 바와 같이, 내부 ZQ 관리자(221)는 내부 래치 신호(Int_Latch)를 생성할 수 있다. (⑤) 내부 래치 신호(Int_Latch)는 데이터 라인(DQ)에 대한 동작이 완료된 이후에 생성될 수 있다.
S207 단계에서, 메모리 장치(220)는 내부 래치 신호(Int_Latch)에 응답하여 ZQ 코드를 드라이버(DRV)로 로드할 수 있다. 예를 들어, 도 9에 도시된 바와 같이, ZQ 코드 레지스터(216c)는 내부 래치 신호(Int_Latch)에 응답하여 ZQ 코드를 드라이버(DRV)로 로드할 수 있다.
상술된 바와 같이, 내부 ZQ 모드에서, 메모리 장치(220)는 자체적인 ZQ 캘리브레이션을 수행할 뿐만 아니라, 자체적으로 ZQ 코드를 로딩하는 동작을 수행할 수 있다.
도 10은 본 발명의 실시 예에 따른 메모리 시스템의 초기 동작을 보여주는 타이밍도이다. 예시적으로, 도 10을 참조하여, 메모리 시스템의 초기 동작에서 수행되는 ZQ 캘리브레이션 및 ZQ 모드를 설정하는 방법이 설명된다. 설명의 편의를 위하여, 도 10의 타이밍도는 도 1의 메모리 시스템(100)을 참조하여 설명하기로 한다.
도 1 및 도 10을 참조하면, 메모리 장치(120)는 메모리 컨트롤러(110)로부터 클럭 신호들(CK_c, CK_t), 리셋 신호(Reset), 및 커맨드/어드레스(CA)를 수신할 수 있다. 예시적으로, 도 10의 신호들은 도 1의 커맨드(CMD), 어드레스(ADDR), 제어 신호(CTRL)와 대응될 수 있다.
초기 동작 또는 파워-업 동작시, 제1 시점(T1)에서, 리셋 신호(Reset)가 로직 로우에서 로직 하이로 상승할 수 있다. 이 때, 메모리 장치(120)는 ZQ 캘리브레이션을 시작할 수 있다. 다시 말해서, 초기 동작 또는 파워-업 동작시, 메모리 장치(120)는 ZQ 캘리브레이션을 자동으로 수행할 수 있다.
이후 제2 시점(T2)에서, 메모리 컨트롤러(110)는 메모리 장치(120)로 파워-다운 해제 커맨드(Exit PD)를 전송할 수 있다. 이후, 소정의 시간이 경과한 제3 시점(T3)에서, 메모리 컨트롤러(110)는 메모리 장치(120)로 모드 레지스터 쓰기(MRW) 및 모드 레지스터 읽기(MRR) 커맨드들을 전송할 수 있다. 메모리 컨트롤러(110)는 모드 레지스터 쓰기(MRW) 및 모드 레지스터 읽기(MRR) 커맨드들을 통해 메모리 장치(120)의 파라미터들을 설정할 수 있다. 예시적으로, 메모리 컨트롤러(110)로부터의 모드 레지스터 쓰기(MRW) 및 모드 레지스터 읽기(MRR) 커맨드들을 통해 메모리 장치(120)의 동작 모드(즉, 내부 ZQ 모드인지 또는 외부 ZQ 모드인지)가 설정될 수 있다.
이후에, 소정의 시간이 경과한 제4 시점(T4)에서, 메모리 컨트롤러(110)는 메모리 장치(120)로 래치 커맨드(ZQCal_Latch)를 전송할 수 있다. 메모리 장치(120)는 래치 커맨드(ZQCal_Latch)에 응답하여 ZQ 코드를 각 드라이버로 로드할 수 있다.
이후에, 메모리 장치(120)는 설정된 ZQ 모드에 따라 도 1 내지 도 9를 참조하여 설명된 동작 방법을 기반으로 동작할 수 있다. 상술된 바와 같이, 메모리 장치(120)의 동작 모드는 메모리 시스템(100)의 초기화 동작 또는 파워-업 동작시 설정될 수 있다. 그러나 본 발명의 범위가 이에 한정되는 것은 아니다.
예시적인 실시 예에서, 도 10의 제2 내지 제4 시점들(T2, T3, T4) 각각의 사이에 비선택 신호(DES)가 도시되어 있으나, 이는 본 발명의 실시 예를 명확하게 설명하기 위한 예시적인 것이며, 본 발명이 이에 한정되는 것은 아니다. 비선택 신호(DES)는 다른 유효한 커맨드 또는 신호들로 대체될 수 있다.
도 11은 본 발명에 따른 메모리 시스템의 동작 방법을 보여주는 순서도이다. 도 11을 참조하여, 메모리 시스템의 동작 중에 ZQ 모드를 변경하는 방법이 설명된다. 설명의 편의를 위하여, 도 11의 순서도는 도 1의 메모리 시스템(100)을 참조하여 설명하기로 한다.
도 1 및 도 11을 참조하면, S310 단계에서, 메모리 시스템(100)은 메모리 장치(120)에서, DVFSQ(Dynamic Voltage and Frequency Scaling) 모드가 활성화되었는지 판별할 수 있다. DVFSQ 모드는 메모리 장치(120)의 구동 전압이 특정 레벨로 낮아지는 모드를 가리킬 수 있다. 예를 들어, DVFSQ 모드가 비활성화된 경우, 메모리 장치(120)의 구동 전압은 제1 전압(예를 들어, 0.5V)일 수 있고, DVFSQ 모드가 활성화된 경우, 메모리 장치(120)의 구동 전압은 제1 전압보다 낮은 제2 전압(예를 들어, 0.3V)일 수 있다. 예시적인 실시 예에서, DVFSQ 모드에 대한 정보는 모드 레지스터(MR)의 특정 영역(MR19의 OP[0] 및 OP[1])에 설정될 수 있다.
메모리 장치(120)에서 DVFSQ 모드가 활성화되지 않은 경우, S320 단계에서, 메모리 시스템(100)은 의도된 ZQ 모드를 설정할 수 있다. 예를 들어, 현재 메모리 장치(120)의 ZQ 모드가 내부 모드(또는 외부 모드)인 경우, 메모리 컨트롤러(110)는 메모리 장치(120)의 모드 레지스터(MR)의 특정 영역(예를 들어, MR28의 OP[5])의 값을 변경함으로써, 메모리 장치(120)의 ZQ 모드를 외부 모드(또는 내부 모드)로 변경할 수 있다.
메모리 장치(120)에서 DVFSQ 모드가 활성화된 경우, S330 단계에서, 메모리 시스템(100)은 의도된 ZQ 모드를 설정할 수 있다. S330 단계의 동작은 S320 단계의 동작과 유사하므로, 이에 대한 상세한 설명은 생략된다.
S340 단계에서, 메모리 시스템(100)은 ZQ 중지(ZQ Stop) 정보를 설정할 수 있다. 예를 들어, 메모리 컨트롤러(100)는 DVFSQ 모드가 활성화된 동안, 메모리 장치(120)가 ZQ 캘리브레이션이 수행되는 것을 방지하기 위하여, 메모리 장치(120)에 ZQ 중지(ZQ Stop) 정보를 설정할 수 있다. 예시적인 실시 예에서, ZQ 중지(ZQ Stop) 정보는 모드 레지스터(MR)의 특정 영역(예를 들어, MR28의 OP[1])에 설정될 수 있다.
예시적인 실시 예에서, 내부 ZQ 모드에서 ZQ 중지(ZQ Stop) 정보가 설정된 경우, 메모리 장치(120)는 소정의 시간 동안 ZQ 캘리브레이션이 중단될 수 있다. 예를 들어, 내부 ZQ 모드에서 ZQ 중지(ZQ Stop) 정보가 설정된 경우, 내부 ZQ 관리자(121)는 소정의 시간 동안 내부 시작 신호를 생성하지 않거나, 또는 선택기(126a)가 소정의 시간 동안 내부 시작 신호를 선택하지 않거나, 또는 ZQ 캘리브레이션 엔진(126b)이 소정의 시간 동안 ZQ 캘리브레이션을 수행하지 않을 수 있다.
예시적인 실시 예에서, 다른 장치(예를 들어, 메모리 컨트롤러)가 ZQ 저항의 사용을 필요로 하는 경우, 메모리 장치(120)에서 ZQ 중지(ZQ Stop) 정보가 설정될 수 있다. 이후에, 다른 장치에서 ZQ 저항의 사용이 완료된 경우, ZQ 중지(ZQ Stop) 정보가 리셋될 수 있다.
예시적인 실시 예에서, 외부 ZQ 모드에서, 다른 장치가 ZQ 저항의 사용을 필요로 하는 경우, 메모리 컨트롤러(110)는 ZQ 중지(ZQ Stop) 정보와 무관하게, ZQ 시작 커맨드(ZQCal_Start)를 발행하지 않을 수 있다.
이후에, S350 단계에서, 메모리 시스템(100)은 설정된 ZQ 모드와 대응되는 ZQ 캘리브레이션을 수행할 수 있다. 예를 들어, 설정된 ZQ 모드가 외부 모드인 경우, 도 4 및 도 5를 참조하여 설명된 실시 예에 따라 ZQ 캘리브레이션을 수행할 수 있고, 설정된 ZQ 모드가 내부 모드인 경우, 도 6 및 도 7, 또는 도 8 및 도 9를 참조하여 설명된 실시 예에 따라, ZQ 캘리브레이션을 수행할 수 있다.
예시적인 실시 예에서, S330 단계의 동작 및 S340 단계의 동작들은 동시에 수행될 수 있다. 또는 S340 단계의 동작은 S330 단계의 동작보다 먼저 수행될 수 있다. 예를 들어, DVFSQ 모드가 활성된 상태에서, ZQ 모드가 외부 모드에서 내부 모드로 변경되는 경우, ZQ 모드에 대한 정보 및 ZQ 중지 정보는 동시에 모드 레지스터에 기입되거나 또는 ZQ 중지 정보가 ZQ 모드에 대한 정보보다 먼저 모드 레지스터에 기입될 수 있다.
도 12는 본 발명의 실시 예에 따른 메모리 시스템을 보여주는 블록도이다. 도 12를 참조하면, 메모리 시스템(1000)은 메모리 컨트롤러(1100) 및 복수의 메모리 장치들(1200)을 포함할 수 있다. 복수의 메모리 장치들(1200)은 앞서 설명된 동작 방법(즉, ZQ 모드에 기반된 ZQ 캘리브레이션)을 기반으로 동작할 수 있다.
예시적인 실시 예에서, 복수의 메모리 장치들(1200)은 하나의 ZQ 저항(RZQ)을 공유할 수 있다. 외부 ZQ 모드에서, 복수의 메모리 장치들(1200)은 순차적으로, ZQ 저항(RZQ)을 사용하여 ZQ 캘리브레이션을 수행할 수 있다. 예시적인 실시 예에서, 복수의 메모리 장치들(1200) 중 어느 하나는 마스터 다이일 수 있고, 나머지 메모리 장치들은 슬레이브 다이일 수 있다. 메모리 컨트롤러(1100)는 마스터 다이로 ZQ 시작 커맨드(ZQCal_Start)를 전송할 수 있고, 마스터 다이는 ZQ 시작 커맨드(ZQCal_Start)에 응답하여 ZQ 캘리브레이션을 수행할 수 있다. 마스터 다이의 ZQ 캘리브레이션이 종료된 이후에, 다른 슬레이브 다이들에 대한 ZQ 캘리브레이션이 순차적으로 수행될 수 있다. ZQ 저항(RZQ)을 공유하는 모든 메모리 장치들(1200)에 대한 ZQ 캘리브레이션이 종료된 이후에, 메모리 컨트롤러(1100)는 래치 커맨드(ZQCal_Latch)를 메모리 장치들(1200)로 전송하고, 메모리 장치들(1200)은 래치 커맨드(ZQCal_Latch)에 응답하여 각 드라이버로 ZQ 코드를 로드할 수 있다.
예시적인 실시 예에서, ZQ 시작 커맨드(ZQCal_Start)가 마스터 다이로 지정되지 않은 메모리 장치로 전송된 경우, ZQ 시작 커맨드(ZQCal_Start)는 무시될 수 있다.
예시적인 실시 예에서, 메모리 컨트롤러(1100)는 ZQ 시작 커맨드(ZQCal_Start)를 전송하고, 소정의 시간이 경과한 이후에, 래치 커맨드(ZQCal_Latch)를 발행할 수 있다. 이 때, 소정의 시간은 ZQ 저항(RZQ)을 공유하는 메모리 장치들(1200)의 개수를 기반으로 결정될 수 있다.
도 13은 본 발명의 실시 예에 따른 메모리 시스템이 적용된 전자 시스템을 보여주는 블록도이다. 도 13을 참조하면, 전자 시스템(1000)은 휴대용 통신 단말기, PDA(Personal Digital Assistant), PMP(Portable Media Player), 스마트폰, 또는 웨어러블(Wearable) 장치 형태 또는 개인용 컴퓨터, 서버, 워크스테이션, 노트북 등과 같은 컴퓨팅 시스템의 형태로 구현될 수 있다.
전자 시스템(1000)은 애플리케이션 프로세서(1100)(또는 중앙 처리 장치), 디스플레이(1220), 및 이미지 센서(1230)를 포함할 수 있다. 애플리케이션 프로세서(1100)는 DigRF 마스터(1110), DSI(Display Serial Interface) 호스트(1120), CSI(Camera Serial Interface) 호스트(1130), 및 물리 계층(1140)을 포함할 수 있다.
DSI 호스트(1120)는 DSI를 통해 디스플레이(1220)의 DSI 장치(1225)와 통신할 수 있다. 예시적으로, DSI 호스트(1120)에는 광 시리얼라이저(SER)가 구현될 수 있다. 예로서, DSI 장치(1225)에는 광 디시리얼라이저(DES)가 구현될 수 있다. CSI 호스트(1130)는 CSI를 통해 이미지 센서(1230)의 CSI 장치(1235)와 통신할 수 있다. 예시적으로, CSI 호스트(1130)에는 광 디시리얼라이저(DES)가 구현될 수 있다. 예로서, CSI 장치(1235)에는 광 시리얼라이저(SER)가 구현될 수 있다.
전자 시스템(1000)은 애플리케이션 프로세서(1100)와 통신하는 RF(Radio Frequency) 칩(1240)을 더 포함할 수 있다. RF 칩(1240)은 물리 계층(1242), DigRF 슬레이브(1244), 및 안테나(1246)를 포함할 수 있다. 예시적으로, RF 칩(1240)의 물리 계층(1242)과 애플리케이션 프로세서(1100)의 물리 계층(1140)은 MIPI DigRF 인터페이스에 의해 서로 데이터를 교환할 수 있다.
전자 시스템(1000)은 워킹 메모리(Working Memory; 1250) 및 임베디드/카드 스토리지(1255)를 더 포함할 수 있다. 워킹 메모리(1250) 및 임베디드/카드 스토리지(1255)는 애플리케이션 프로세서(1100)로부터 제공받은 데이터를 저장할 수 있다. 워킹 메모리(1250) 및 임베디드/카드 스토리지(1255)는 저장된 데이터를 애플리케이션 프로세서(1100)로 제공할 수 있다.
워킹 메모리(1250)는 애플리케이션 프로세서(1100)에 의해 처리된 또는 처리될 데이터를 일시적으로 저장할 수 있다. 워킹 메모리(1250)는 SRAM, DRAM, SDRAM 등과 같은 휘발성 메모리, 또는 플래시 메모리, PRAM, MRAM, ReRAM, FRAM 등과 같은 불휘발성 메모리를 포함할 수 있다. 임베디드/카드 스토리지(1255)는 전원 공급 여부와 관계없이 데이터를 저장할 수 있다.
예시적인 실시 예에서, 워킹 메모리(1250)는 도 1 내지 도 12를 참조하여 설명된 메모리 장치일 수 있다. 또는 워킹 메모리(1250)는 도 1 내지 도 12를 참조하여 설명된 동작 방법을 기반으로 동작할 수 있다.
전자 시스템(1000)은 WIMAX(World Interoperability for Microwave Access; 1260), WLAN(Wireless Local Area Network; 1262), UWB(Ultra Wideband; 1264) 등을 통해 외부 시스템과 통신할 수 있다.
전자 시스템(1000)은 음성 정보를 처리하기 위한 스피커(1270) 및 마이크(1275)를 더 포함할 수 있다. 예시적으로, 전자 시스템(1000)은 위치 정보를 처리하기 위한 GPS(Global Positioning System) 장치(1280)를 더 포함할 수 있다. 전자 시스템(1000)은 주변 장치들과의 연결을 관리하기 위한 브릿지(Bridge) 칩(1290)을 더 포함할 수 있다.
상술된 본 발명의 실시 예들에 따르면, 메모리 장치의 ZQ 모드에 따라 메모리 컨트롤러 또는 메모리 장치 중 어느 하나의 제어에 따라 ZQ 캘리브레이션이 수행될 수 있다. 이에 따라, 다양한 요인들(온도, 전압, 사용자 운영 방식 등)로 인하여 ZQ 코드가 변경될 수 있는 환경에서, 정확한 ZQ 코드가 유지될 수 있다. 예를 들어, 메모리 장치가 외부 ZQ 모드로 동작하는 경우, 메모리 장치의 다양한 환경(예를 들어, 온도, 전압, 사용자 운영 시나리오 등)을 반영하지 못하는 문제점이 있고, 메모리 장치가 내부 ZQ 모드로 동작하는 경우, 주파수 변경, 또는 전압 변경 등으로 인하여 메모리 컨트롤러가 의도한 시점에서 ZQ 캘리브레이션이 수행되지 않을 수 있다. 본 발명의 실시 예에 따르면, 메모리 장치가 외부 ZQ 모드 또는 내부 ZQ 모드로 선택적으로 ZQ 캘리브레이션을 수행할 수 있기 때문에, 상술된 문제점들이 해결될 수 있다. 따라서, 메모리 장치 또는 메모리 시스템의 신뢰성이 향상될 수 있다.
뿐만 아니라, 메모리 컨트롤러뿐만 아니라, 메모리 장치도 ZQ 캘리브레이션의 주도권을 가질 수 있기 때문에, 메모리 컨트롤러 또는 메모리 장치의 활용도가 향상될 수 있다.
상술된 내용은 본 발명을 실시하기 위한 구체적인 실시 예들이다. 본 발명은 상술된 실시 예들뿐만 아니라, 단순하게 설계 변경되거나 용이하게 변경할 수 있는 실시 예들 또한 포함할 것이다. 또한, 본 발명은 실시 예들을 이용하여 용이하게 변형하여 실시할 수 있는 기술들도 포함될 것이다. 따라서, 본 발명의 범위는 상술된 실시 예들에 국한되어 정해져서는 안되며 후술하는 특허청구범위뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 할 것이다.

Claims (10)

  1. 외부 장치와 연결된 데이터 라인을 구동하도록 구성된 드라이버;
    내부 ZQ 시작 신호를 생성하도록 구성된 내부 ZQ 관리자;
    ZQ 모드를 기반으로 상기 내부 ZQ 시작 신호 및 상기 외부 장치로부터의 ZQ 시작 커맨드 중 어느 하나를 선택하도록 구성된 선택기;
    상기 선택기의 선택 결과에 응답하여 ZQ 캘리브레이션을 수행하여 ZQ 코드를 생성하도록 구성된 ZQ 캘리브레이션 엔진; 및
    상기 외부 장치로부터의 ZQ 래치 커맨드에 응답하여 상기 ZQ 코드를 상기 드라이버로 로드하도록 구성된 ZQ 코드 레지스터를 포함하는 메모리 장치.
  2. 제 1 항에 있어서,
    상기 드라이버는 상기 로드된 ZQ 코드를 기반으로 상기 데이터 라인을 구동하는 메모리 장치.
  3. 제 1 항에 있어서,
    상기 ZQ 모드가 내부 ZQ 모드인 경우, 상기 선택기는 상기 내부 ZQ 시작 신호를 선택하고,
    상기 ZQ 모드가 외부 ZQ 모드인 경우, 상기 선택기는 상기 ZQ 시작 커맨드를 선택하는 메모리 장치.
  4. 제 1 항에 있어서,
    상기 ZQ 모드에 대한 정보를 저장하도록 구성된 모드 레지스터를 더 포함하는 메모리 장치.
  5. 제 4 항에 있어서,
    상기 ZQ 모드가 내부 ZQ 모드이고, 상기 ZQ 코드 및 상기 드라이버로 이전에 로드된 이전 ZQ 코드가 서로 다른 경우, 상기 내부 ZQ 관리자는 상기 모드 레지스터에 ZQ 갱신 플래그를 설정하도록 더 구성된 메모리 장치.
  6. 제 5 항에 있어서,
    상기 모드 레지스터는 상기 외부 장치로부터의 모드 레지스터 읽기(MRR; mode register read) 커맨드에 응답하여 상기 ZQ 갱신 플래그를 상기 외부 장치로 제공하도록 더 구성된 메모리 장치.
  7. 제 5 항에 있어서,
    상기 내부 ZQ 관리자는 상기 ZQ 래치 커맨드에 응답하여 상기 모드 레지스터에 설정된 상기 ZQ 갱신 플래그를 리셋하도록 더 구성된 메모리 장치.
  8. 제 4 항에 있어서,
    상기 내부 ZQ 관리자는 상기 내부 시작 신호를 주기적으로 생성하도록 더 구성되고,
    상기 모드 레지스터는 상기 내부 시작 신호의 생성 주기에 대한 정보를 더 포함하는 메모리 장치.
  9. 제 4 항에 있어서,
    상기 ZQ 모드가 외부 ZQ 모드인 경우, 상기 ZQ 시작 커맨드를 수신한 시점으로부터 소정의 시간이 경과한 이후에 상기 ZQ 래치 커맨드가 상기 ZQ 코드 레지스터로 수신되고,
    상기 모드 레지스터는 상기 소정의 시간에 대한 정보를 더 포함하는 메모리 장치.
  10. 제 4 항에 있어서,
    상기 ZQ 모드가 내부 ZQ 모드이고, 상기 모드 레지스터에 ZQ 중지(ZQ Stop) 정보가 설정된 경우, 상기 ZQ 내부 관리자는 소정의 시간 동안 상기 내부 ZQ 시작 신호를 생성하지 않는 메모리 장치.
KR1020180059450A 2018-05-25 2018-05-25 메모리 장치, 메모리 시스템, 및 메모리 장치의 동작 방법 KR102649322B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020180059450A KR102649322B1 (ko) 2018-05-25 2018-05-25 메모리 장치, 메모리 시스템, 및 메모리 장치의 동작 방법
US16/262,250 US11062744B2 (en) 2018-05-25 2019-01-30 Memory device performing ZQ calibration, memory system, and operation method of memory device
CN201910339068.5A CN110534140B (zh) 2018-05-25 2019-04-25 存储器装置、存储器系统和存储器装置的操作方法
US17/355,765 US11508420B2 (en) 2018-05-25 2021-06-23 Memory device, memory system, and operation method of memory device
US18/047,614 US20230066632A1 (en) 2018-05-25 2022-10-18 Memory device, memory system, and operation method of memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180059450A KR102649322B1 (ko) 2018-05-25 2018-05-25 메모리 장치, 메모리 시스템, 및 메모리 장치의 동작 방법

Publications (2)

Publication Number Publication Date
KR20190134163A true KR20190134163A (ko) 2019-12-04
KR102649322B1 KR102649322B1 (ko) 2024-03-20

Family

ID=68613495

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180059450A KR102649322B1 (ko) 2018-05-25 2018-05-25 메모리 장치, 메모리 시스템, 및 메모리 장치의 동작 방법

Country Status (3)

Country Link
US (3) US11062744B2 (ko)
KR (1) KR102649322B1 (ko)
CN (1) CN110534140B (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10348270B2 (en) * 2016-12-09 2019-07-09 Micron Technology, Inc. Apparatuses and methods for calibrating adjustable impedances of a semiconductor device
US10193711B2 (en) 2017-06-22 2019-01-29 Micron Technology, Inc. Timing based arbitration methods and apparatuses for calibrating impedances of a semiconductor device
US10615798B2 (en) 2017-10-30 2020-04-07 Micron Technology, Inc. Apparatuses and methods for identifying memory devices of a semiconductor device sharing an external resistance
KR102649322B1 (ko) 2018-05-25 2024-03-20 삼성전자주식회사 메모리 장치, 메모리 시스템, 및 메모리 장치의 동작 방법
US11139010B2 (en) 2018-12-11 2021-10-05 SK Hynix Inc. Memory system and operating method of the memory system
KR20200124045A (ko) 2019-04-23 2020-11-02 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작 방법
KR20200126666A (ko) * 2019-04-30 2020-11-09 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작 방법
KR20200137548A (ko) 2019-05-30 2020-12-09 에스케이하이닉스 주식회사 메모리 장치 및 이의 테스트 동작 방법
US11404097B2 (en) 2018-12-11 2022-08-02 SK Hynix Inc. Memory system and operating method of the memory system
KR20200126678A (ko) 2019-04-30 2020-11-09 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작 방법
US11397695B2 (en) * 2019-10-22 2022-07-26 Micron Technology, Inc. Configurable memory termination
US10747245B1 (en) * 2019-11-19 2020-08-18 Micron Technology, Inc. Apparatuses and methods for ZQ calibration
JP2023045884A (ja) * 2021-09-22 2023-04-03 キオクシア株式会社 メモリシステム
EP4290522A4 (en) * 2022-04-29 2024-09-04 Changxin Memory Tech Inc CALIBRATION CONTROL CIRCUIT, ELECTRONIC DEVICE AND CALIBRATION CONTROL METHOD
EP4290518A4 (en) * 2022-04-29 2024-03-13 Changxin Memory Technologies, Inc. CALIBRATION CONTROL CIRCUIT, ELECTRONIC DEVICE AND CALIBRATION CONTROL METHOD
CN117012239A (zh) * 2022-04-29 2023-11-07 长鑫存储技术有限公司 一种校准控制电路、电子设备和校准控制方法
CN117316233A (zh) * 2022-06-22 2023-12-29 长鑫存储技术有限公司 存储器器件和zq校准方法
CN117949803A (zh) * 2022-10-19 2024-04-30 长鑫存储技术有限公司 Zq校准方法、电路、半导体器件、测试设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9666245B2 (en) * 2014-05-21 2017-05-30 Micron Technology, Inc. Device having multiple channels with calibration circuit shared by multiple channels
US10283201B2 (en) * 2017-03-24 2019-05-07 Toshiba Memory Corporation Semiconductor memory device having a semiconductor chip including a memory cell and a resistance element

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5467455A (en) * 1993-11-03 1995-11-14 Motorola, Inc. Data processing system and method for performing dynamic bus termination
US6492853B1 (en) * 2001-12-13 2002-12-10 Cypress Semiconductor Corp. Master/slave method for a ZQ-circuitry in multiple die devices
DE102005013238B4 (de) * 2005-03-22 2015-07-16 Infineon Technologies Ag Verfahren und Einrichtung zum Übertragen von Justierinformation für Datenschnittstellen-Treiber eines RAM-Bausteins
JP4916699B2 (ja) * 2005-10-25 2012-04-18 エルピーダメモリ株式会社 Ｚｑキャリブレーション回路及びこれを備えた半導体装置
US7414426B2 (en) * 2005-12-07 2008-08-19 Intel Corporation Time multiplexed dynamic on-die termination
KR100902104B1 (ko) 2007-06-08 2009-06-09 주식회사 하이닉스반도체 반도체 메모리장치
JP2010171793A (ja) * 2009-01-23 2010-08-05 Elpida Memory Inc 半導体装置
KR20110013704A (ko) * 2009-08-03 2011-02-10 삼성전자주식회사 Ｚｑ 캘리브레이션 회로를 포함하는 반도체 장치 및 그 캘리브레이션 동작 방법
JP2013223189A (ja) 2012-04-18 2013-10-28 Elpida Memory Inc 半導体装置
KR102126716B1 (ko) * 2014-03-21 2020-06-25 삼성전자주식회사 비휘발성 메모리 장치의 구동 방법 및 이를 이용하는 비휘발성 메모리 장치
KR20160068394A (ko) 2014-12-05 2016-06-15 에스케이하이닉스 주식회사 반도체 장치
US10025685B2 (en) * 2015-03-27 2018-07-17 Intel Corporation Impedance compensation based on detecting sensor data
US9921725B2 (en) 2015-06-16 2018-03-20 International Business Machines Corporation Displaying relevant information on wearable computing devices
US10284198B2 (en) 2015-10-02 2019-05-07 Samsung Electronics Co., Ltd. Memory systems with ZQ global management and methods of operating same
US9780785B2 (en) 2015-12-21 2017-10-03 Integrated Silicon Solution, Inc. Calibration circuit for on-chip drive and on-die termination
US10192607B2 (en) 2016-05-31 2019-01-29 Qualcomm Incorporated Periodic ZQ calibration with traffic-based self-refresh in a multi-rank DDR system
KR20170143127A (ko) * 2016-06-20 2017-12-29 삼성전자주식회사 터미네이션 저항을 보정하는 반도체 메모리 장치 및 그것의 터미네이션 저항 보정 방법
KR102628533B1 (ko) * 2016-08-16 2024-01-25 에스케이하이닉스 주식회사 반도체장치 및 반도체시스템
JP2018045743A (ja) 2016-09-13 2018-03-22 東芝メモリ株式会社 半導体装置及びメモリシステム
KR20190017112A (ko) * 2017-08-10 2019-02-20 삼성전자주식회사 메모리 모듈, 메모리 시스템 및 메모리 모듈의 멀티-다이 임피던스 조정 방법
KR102649322B1 (ko) 2018-05-25 2024-03-20 삼성전자주식회사 메모리 장치, 메모리 시스템, 및 메모리 장치의 동작 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9666245B2 (en) * 2014-05-21 2017-05-30 Micron Technology, Inc. Device having multiple channels with calibration circuit shared by multiple channels
US10283201B2 (en) * 2017-03-24 2019-05-07 Toshiba Memory Corporation Semiconductor memory device having a semiconductor chip including a memory cell and a resistance element

Also Published As

Publication number Publication date
US11508420B2 (en) 2022-11-22
US20210327476A1 (en) 2021-10-21
US20230066632A1 (en) 2023-03-02
KR102649322B1 (ko) 2024-03-20
CN110534140B (zh) 2023-08-29
US11062744B2 (en) 2021-07-13
US20190362763A1 (en) 2019-11-28
CN110534140A (zh) 2019-12-03

Similar Documents

Publication Publication Date Title
KR102649322B1 (ko) 메모리 장치, 메모리 시스템, 및 메모리 장치의 동작 방법
US11972136B2 (en) Memory system and method of operating the same
KR102149768B1 (ko) 불휘발성 메모리 시스템
US10318211B2 (en) Memory system and method of operating the same
US9274983B2 (en) Memory systems including nonvolatile buffering and methods of operating the same
US10929064B2 (en) Methods of operating mixed device type memory modules, and processors and systems configured for operating the same
US10445017B2 (en) Memory system and operating method thereof
KR20160094767A (ko) 아이들 구간에서 정보 전달 기능을 수행하는 메모리 장치 및 방법
US11200932B2 (en) Non-volatile memory device, controller and memory system
US9460778B2 (en) Static random access memory with bitline boost
US20240361823A1 (en) Semiconductor memory device, electronic device and method for setting the same
US20220147274A1 (en) Storage device and operating method thereof
US11175852B2 (en) Storage device and operation method thereof
US9728234B1 (en) Operating method of semiconductor memory device
WO2022241754A1 (en) Memory device and controlling method thereof
US9318164B2 (en) Semiconductor memory device with power-saving signal
WO2017156747A1 (zh) 一种内存访问方法以及计算机系统
US20220156004A1 (en) Storage device and method of operating the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant