JP7043330B2 - 異常検出装置及び電源装置 - Google Patents

異常検出装置及び電源装置 Download PDF

Info

Publication number
JP7043330B2
JP7043330B2 JP2018082778A JP2018082778A JP7043330B2 JP 7043330 B2 JP7043330 B2 JP 7043330B2 JP 2018082778 A JP2018082778 A JP 2018082778A JP 2018082778 A JP2018082778 A JP 2018082778A JP 7043330 B2 JP7043330 B2 JP 7043330B2
Authority
JP
Japan
Prior art keywords
temperature
unit
abnormality
heat dissipation
fet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018082778A
Other languages
English (en)
Other versions
JP2019193409A (ja
Inventor
英一郎 大石
充晃 森本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yazaki Corp
Original Assignee
Yazaki Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yazaki Corp filed Critical Yazaki Corp
Priority to JP2018082778A priority Critical patent/JP7043330B2/ja
Priority to EP19167764.0A priority patent/EP3561530B1/en
Priority to US16/389,558 priority patent/US20190324481A1/en
Priority to CN201910327061.1A priority patent/CN110398677A/zh
Publication of JP2019193409A publication Critical patent/JP2019193409A/ja
Application granted granted Critical
Publication of JP7043330B2 publication Critical patent/JP7043330B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05D—SYSTEMS FOR CONTROLLING OR REGULATING NON-ELECTRIC VARIABLES
    • G05D23/00—Control of temperature
    • G05D23/19—Control of temperature characterised by the use of electric means
    • G05D23/1927—Control of temperature characterised by the use of electric means using a plurality of sensors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2608—Circuits therefor for testing bipolar transistors
    • G01R31/2619—Circuits therefor for testing bipolar transistors for measuring thermal properties thereof
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
    • G01K7/16—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using resistive elements
    • G01K7/22—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using resistive elements the element being a non-linear resistance, e.g. thermistor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2621—Circuits therefor for testing field effect transistors, i.e. FET's
    • G01R31/2628—Circuits therefor for testing field effect transistors, i.e. FET's for measuring thermal properties thereof
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05D—SYSTEMS FOR CONTROLLING OR REGULATING NON-ELECTRIC VARIABLES
    • G05D23/00—Control of temperature
    • G05D23/19—Control of temperature characterised by the use of electric means
    • G05D23/20—Control of temperature characterised by the use of electric means with sensing elements having variation of electric or magnetic properties with change of temperature
    • G05D23/2033—Control of temperature characterised by the use of electric means with sensing elements having variation of electric or magnetic properties with change of temperature details of the sensing element
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/20—Cooling means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3058—Monitoring arrangements for monitoring environmental properties or parameters of the computing system or of the computing system component, e.g. monitoring of power, currents, temperature, humidity, position, vibrations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Automation & Control Theory (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Computing Systems (AREA)
  • Quality & Reliability (AREA)
  • Human Computer Interaction (AREA)
  • Nonlinear Science (AREA)
  • Power Conversion In General (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本発明は、異常検出装置及び電源装置に関する。
従来、異常検出装置として、例えば、特許文献１には、半導体装置が開示されている。半導体装置は、半導体素子が搭載面に搭載された基板、及び、基板の搭載面側とは反対側に設けられた放熱用の金属ベースを含んで構成される。半導体装置は、駆動前の半導体素子と駆動後の半導体素子との温度差に基づいて、半導体素子と放熱用の金属ベースとの間の放熱経路の熱抵抗を求める。そして、半導体装置は、求めた熱抵抗に基づいて半導体素子と基板との接合部における剥離等による半導体素子の放熱経路の異常を検出する。
特開２０１７－１７８２２号公報
ところで、上述の特許文献１に記載の半導体装置は、例えば、半導体素子の放熱経路の異常を検出する際に駆動前の半導体素子の温度を検出するので、半導体素子を駆動するまでに異常検出用の処理が別途必要になり、この点で更なる改善の余地がある。
そこで、本発明は、上記に鑑みてなされたものであって、半導体素子の放熱経路の異常を適正に検出することができる異常検出装置及び電源装置を提供することを目的とする。
上述した課題を解決し、目的を達成するために、本発明に係る異常検出装置は、基板の搭載面に搭載され且つ通電により発熱する半導体素子の温度を検出する第１温度検出部と、前記半導体素子の消費電力を求める消費電力演算部と、前記基板の前記搭載面側とは反対側に設けられ且つ前記半導体素子で発生する熱を放熱する放熱部の温度を検出する第２温度検出部と、前記第１温度検出部により検出された温度、前記第２温度検出部により検出された温度、及び、前記消費電力演算部により求められた消費電力に応じて定まる熱抵抗に基づいて、前記半導体素子と前記放熱部との間の放熱経路の異常を判定する異常判定部と、を備え、前記異常判定部は、前記第１温度検出部により検出された温度の単位時間当たりの変化が予め定められた範囲内である定常状態の場合、前記放熱経路の異常を判定し、前記第１温度検出部により検出された温度の単位時間当たりの変化が前記範囲外である非定常状態の場合、前記放熱経路の異常を判定しないことを特徴とする。
上記異常検出装置において、前記異常判定部は、前記熱抵抗が予め定められた基準抵抗以上である場合、前記放熱経路に異常が生じていると判定することが好ましい。
上記異常検出装置において、前記放熱部は、前記基板との間において熱伝導可能な熱伝導部材を介して当該基板に積層されており、前記基板と当該放熱部とが積層される積層方向おいて最外層に位置する請求項１～３のいずれか１項に記載の異常検出装置。
上記異常検出装置において、前記半導体素子は、ダイオードを含んで構成され、前記ダイオードは、温度に応じて順電圧が変化し、前記第１温度検出部は、前記順電圧に基づいて前記半導体素子の温度を検出することが好ましい。
本発明に係る電源装置は、電力を負荷部に供給する電源と、前記電源と前記負荷部との間に流れる電流を通電又は遮断し当該電流により発熱する半導体素子と、板状に形成されており搭載面を有し前記半導体素子を前記搭載面に搭載する基板と、前記基板の前記搭載面側とは反対側に設けられ前記半導体素子で発生する熱を放熱する放熱部と、前記半導体素子の温度を検出する第１温度検出部、前記放熱部の温度を検出する第２温度検出部、前記半導体素子の消費電力を検出する消費電力演算部、及び、前記第１温度検出部により検出された温度、前記第２温度検出部により検出された温度、及び、前記消費電力演算部により求められた消費電力に応じて定まる熱抵抗に基づいて前記半導体素子と前記放熱部との間の放熱経路の異常を判定する異常判定部を含んで構成される異常検出装置と、を備え、前記異常判定部は、前記第１温度検出部により検出された温度の単位時間当たりの変化が予め定められた範囲内である定常状態の場合、前記放熱経路の異常を判定し、前記第１温度検出部により検出された温度の単位時間当たりの変化が前記範囲外である非定常状態の場合、前記放熱経路の異常を判定しないことを特徴とする。
本発明に係る異常検出装置及び電源装置は、半導体素子の検出温度、放熱部の検出温度、及び、半導体素子の消費電力に応じて定まる熱抵抗に基づいて、半導体素子と放熱部との間の放熱経路の異常を判定する。この構成により、異常検出装置及び電源装置は、例えば、半導体素子を駆動する前に異常検出用の処理を不要とすることができるので、半導体素子の放熱経路の異常を適正に検出することができる。
図１は、第１実施形態に係る電源装置の構成例を示すブロック図である。 図２は、第１実施形態に係る半導体スイッチの放熱経路の熱回路網を示す図である。 図３は、第１実施形態に係る異常検出装置の動作例を示すフローチャートである。 図４は、第２実施形態に係る電源装置の構成例を示すブロック図である。 図５は、第２実施形態に係るダイオードの順電圧の温度特性を示す図である。 図６は、第２実施形態に係るダイオードの順電圧の検出方法を示すタイミングチャートである。 図７は、第２実施形態に係るダイオードの順電圧の検出方法を示すタイミングチャートである。
本発明を実施するための形態（実施形態）につき、図面を参照しつつ詳細に説明する。以下の実施形態に記載した内容により本発明が限定されるものではない。また、以下に記載した構成要素には、当業者が容易に想定できるもの、実質的に同一のものが含まれる。さらに、以下に記載した構成は適宜組み合わせることが可能である。また、本発明の要旨を逸脱しない範囲で構成の種々の省略、置換又は変更を行うことができる。
〔第１実施形態〕
第１実施形態に係る電源装置１及び異常検出装置５０について説明する。電源装置１は、例えば、車両に搭載され、電源１０から負荷部２に流れる電流を半導体スイッチ２０により通電又は遮断するものである。電源装置１は、異常検出装置５０を含んで構成される。異常検出装置５０は、半導体スイッチ２０の放熱経路Ｐの異常を検出するものである。なお、異常検出装置５０は、車両に搭載された電源装置１への適用に限定されず、その他の回路に適用してもよい。電源装置１は、例えば、図１に示すように、電源１０と、半導体スイッチ２０と、放熱接合部３０と、放熱部としての放熱器４０と、異常検出装置５０とを備える。異常検出装置５０は、電流検出部５１と、第１電圧検出部５２と、第２電圧検出部５３と、第１温度検出部５４と、第２温度検出部５５と、制御部５６とを含んで構成される。
ここで、半導体スイッチ２０と放熱器４０とが積層される方向を積層方向と称する。積層方向において、半導体スイッチ２０側を積層方向の上側と称し、放熱器４０側を積層方向の下側と称する。
電源１０は、電力を供給するものである。電源１０は、半導体スイッチ２０等を介して負荷部２に接続され、当該負荷部２に電力を供給する。
半導体スイッチ２０は、電流を通電又は遮断するものである。半導体スイッチ２０は、電源１０と負荷部２との間に設けられ、電源１０と負荷部２との間に流れる電流を通電又は遮断する。半導体スイッチ２０は、例えば、半導体チップ２１と、ダイボンド材２２と、基板２３と、放熱プレート２４とを含んで構成される。半導体チップ２１は、半導体素子としてのＦＥＴＱ１（Ｆｉｅｌｄ-Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）と、第１温度検出部５４とを含んで構成される。ＦＥＴＱ１は、例えば、Ｎチャネル型のＭＯＳＦＥＴ（Ｍｅｔａｌ-Ｏｘｉｄｅ-Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ-Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）であるが、これに限定されない。ＦＥＴＱ１は、基板２３の搭載面２３ｃに搭載される。ＦＥＴＱ１は、入力端子としてのドレイン端子と、出力端子としてのソース端子と、制御端子としてのゲート端子とを含んで構成される。ドレイン端子は、電流を入力する端子である。ドレイン端子は、電源１０の正極側に接続され、当該電源１０から流れる電流を入力する。ソース端子は、ドレイン端子から入力した電流を出力する端子である。ソース端子は、負荷部２側に接続され、ドレイン端子から入力した電流を負荷部２に出力する。ゲート端子は、ドレイン端子からソース端子に流れる電流を通電又は遮断する端子である。ゲート端子は、ドライブ回路（図示省略）の接続端子に接続され、当該ドライブ回路により印加される電圧に基づいてＯＮ又はＯＦＦする。ＦＥＴＱ１は、ゲート端子をＯＮすることによりドレイン端子からソース端子に電流を流して電源装置１を通電する。また、ＦＥＴＱ１は、ゲート端子をＯＦＦすることによりドレイン端子からソース端子に流れる電流を停止して電源装置１を遮断する。ＦＥＴＱ１は、通電により発熱する。
第１温度検出部５４は、ＦＥＴＱ１の温度を検出するものである。第１温度検出部５４は、例えば、感温ダイオードやサーミスタ等を含んで構成される。第１温度検出部５４は、ＦＥＴＱ１に設けられ、当該ＦＥＴＱ１の温度であるジャンクション温度を検出する。第１温度検出部５４は、制御部５６に接続され、検出したＦＥＴＱ１の検出温度Ｔ１を制御部５６に出力する。
ダイボンド材２２は、半導体チップ２１と基板２３と接着するものである。ダイボンド材２２は、例えば、導電性接着剤、はんだ、Ａｇペースト等により構成される。ダイボンド材２２は、半導体チップ２１と基板２３とを電気的に接続した状態で接着する。
基板２３は、半導体チップ２１を支持するものである。基板２３は、板状に形成されており、半導体チップ２１を搭載する搭載面２３ｃを有する。基板２３は、絶縁板２３ａと、配線層２３ｂとを含んで構成される。絶縁板２３ａは、絶縁性を有した板部材である。絶縁板２３ａは、積層方向の上側に位置する表面に配線層２３ｂが形成されている。また、絶縁板２３ａは、積層方向の下側に位置する裏面、すなわち表面の反対側の面に放熱プレート２４が設けられている。配線層２３ｂは、絶縁板２３ａの表面に薄膜状に形成された配線パターンであり、導電性を有する。配線層２３ｂは、ダイボンド材２２を介して半導体チップ２１に電気的に接続されている。
放熱プレート２４は、熱を放熱するものである。放熱プレート２４は、板状に形成された金属部材であり、絶縁板２３ａの裏面に設けられている。放熱プレート２４は、ダイボンド材２２、配線層２３ｂ、及び、絶縁板２３ａを介して半導体チップ２１のＦＥＴＱ１の熱が伝導される。放熱プレート２４は、伝導されたＦＥＴＱ１の熱を放熱接合部３０を介して放熱器４０に伝導する。
放熱接合部３０は、半導体スイッチ２０と放熱器４０とを接合するものである。放熱接合部３０は、絶縁性の放熱材料（ＴＩＭ；Ｔｈｅｒｍａｌ Ｉｎｔｅｒｆａｃｅ Ｍａｔｅｒｉａｌ）から形成されている。放熱接合部３０は、半導体スイッチ２０の放熱プレート２４側と放熱器４０とを接合している。放熱接合部３０は、放熱プレート２４を介してＦＥＴＱ１の熱が伝導される。放熱接合部３０は、伝導されたＦＥＴＱ１の熱を放熱器４０に伝導する。
放熱器４０は、ＦＥＴＱ１で発生する熱を放熱するものである。放熱器４０は、半導体スイッチ２０の基板２３の搭載面２３ｃ側とは反対側に設けられている。放熱器４０は、基板２３との間において熱伝導可能な熱伝導部材である放熱プレート２４及び放熱接合部３０を介して当該基板２３に積層されている。そして、放熱器４０は、基板２３と当該放熱器４０とが積層される積層方向おいて最外層に位置し、外部に露出している。放熱器４０は、板状のベース部４１と、当該ベース部４１の基板２３側とは反対側に立設された複数のフィン部４２とを含んで構成される。ベース部４１は、放熱接合部３０を介して半導体スイッチ２０の放熱プレート２４に接合されている。ベース部４１は、放熱接合部３０を介して伝導されたＦＥＴＱ１の熱を各フィン部４２に伝導する。各フィン部４２は、ベース部４１を介して伝導されたＦＥＴＱ１の熱を外部へ放熱する。
電流検出部５１は、電流を検出するものである。電流検出部５１は、電源１０の正極とＦＥＴＱ１のドレイン端子との間に設けられ、電源１０からＦＥＴＱ１に流れる電流（検出電流Ｉ）を検出する。電流検出部５１は、制御部５６に接続され、検出した検出電流Ｉを制御部５６に出力する。
第１電圧検出部５２は、電圧を検出するものである。第１電圧検出部５２は、電源１０の正極とＦＥＴＱ１のドレイン端子との間に接続され、電源１０の正極とＦＥＴＱ１のドレイン端子との間の電圧（第１電圧Ｖ１）を検出する。第１電圧検出部５２は、制御部５６に接続され、検出した第１電圧Ｖ１を制御部５６に出力する。
第２電圧検出部５３は、電圧を検出するものである。第２電圧検出部５３は、ＦＥＴＱ１のソース端子と負荷部２との間に接続され、ＦＥＴＱ１のソース端子と負荷部２との間の電圧（第２電圧Ｖ２）を検出する。第２電圧検出部５３は、制御部５６に接続され、検出した第２電圧Ｖ２を制御部５６に出力する。
第２温度検出部５５は、放熱器４０の温度を検出するものである。第２温度検出部５５は、例えば、感温ダイオードやサーミスタ等を含んで構成される。第２温度検出部５５は、放熱器４０に設けられ、放熱器４０の温度（検出温度Ｔ２）を検出する。第２温度検出部５５は、制御部５６に接続され、検出した放熱器４０の検出温度Ｔ２を制御部５６に出力する。
制御部５６は、ＦＥＴＱ１を制御するものである。制御部５６は、ＣＰＵ、記憶部を構成するＲＯＭ、ＲＡＭ及びインターフェースを含む周知のマイクロコンピュータを主体とする電子回路を含んで構成される。制御部５６は、ドライブ回路（図示省略）と、消費電力演算部５６ａと、異常判定部５６ｂとを含んで構成される。ドライブ回路は、ＦＥＴＱ１のゲート端子に接続されている。ドライブ回路は、ＦＥＴＱ１のゲート端子に電圧を印加して当該ＦＥＴＱ１をＯＮし、ＦＥＴＱ１のゲート端子に電圧を印加せずに当該ＦＥＴＱ１をＯＦＦする。
消費電力演算部５６ａは、ＦＥＴＱ１の消費電力を求めるものである。消費電力演算部５６ａは、電流検出部５１に接続され、当該電流検出部５１により検出された検出電流Ｉを取得する。また、消費電力演算部５６ａは、第１電圧検出部５２に接続され、当該第１電圧検出部５２により検出された第１電圧Ｖ１を取得する。また、消費電力演算部５６ａは、第２電圧検出部５３に接続され、当該第２電圧検出部５３により検出された第２電圧Ｖ２を取得する。
そして、消費電力演算部５６ａは、第１電圧Ｖ１及び第２電圧Ｖ２に基づいてＦＥＴＱ１による電圧降下を求める。消費電力演算部５６ａは、例えば、第１電圧Ｖ１から第２電圧Ｖ２を減算することによりＦＥＴＱ１による電圧降下（電位差）を求める。消費電力演算部５６ａは、求めた電位差（検出電圧）及びＦＥＴＱ１に流れる電流（検出電流Ｉ）に基づいてＦＥＴＱ１の消費電力を求める。消費電力演算部５６ａは、例えば、検出電圧と検出電流Ｉとを積算することによりＦＥＴＱ１の消費電力を求める。消費電力演算部５６ａは、異常判定部５６ｂに接続され、ＦＥＴＱ１の消費電力を異常判定部５６ｂに出力する。なお、消費電力演算部５６ａは、或る瞬間の第１及び第２電圧Ｖ１、Ｖ２等に基づいて消費電力を求めるのではなく、例えばソフトウェアによるフィルタ処理で平均化した第１及び第２電圧Ｖ１、Ｖ２等に基づいて消費電力を求めることが好ましい。
異常判定部５６ｂは、ＦＥＴＱ１の放熱経路Ｐの異常を判定するものである。異常判定部５６ｂは、消費電力演算部５６ａに接続され、当該消費電力演算部５６ａからＦＥＴＱ１の消費電力を取得する。また、異常判定部５６ｂは、第１温度検出部５４に接続され、当該第１温度検出部５４により検出されたＦＥＴＱ１の検出温度Ｔ１を取得する。また、異常判定部５６ｂは、第２温度検出部５５に接続され、当該第２温度検出部５５により検出された放熱器４０の検出温度Ｔ２を取得する。異常判定部５６ｂは、ＦＥＴＱ１の検出温度Ｔ１、放熱器４０の検出温度Ｔ２、及び、ＦＥＴＱ１の消費電力に応じて定まる熱抵抗に基づいて、ＦＥＴＱ１と放熱器４０との間の放熱経路Ｐの異常を判定する。ここで、放熱経路Ｐは、ＦＥＴＱ１から放熱器４０までの間の各構成部品から構成される経路である。放熱経路Ｐは、例えば、ダイボンド材２２、配線層２３ｂ、絶縁板２３ａ、放熱プレート２４、及び、放熱接合部３０から構成される経路である。放熱経路Ｐは、ＦＥＴＱ１から放熱器４０までの間の各構成部品をそれぞれ熱抵抗とする熱回路網として表すことができる。放熱経路Ｐは、例えば、図２に示すように、ダイボンド材２２、配線層２３ｂ、絶縁板２３ａ、放熱プレート２４、及び、放熱接合部３０をそれぞれ熱抵抗とし、各熱抵抗を直列に接続した熱回路網として表すことができる。なお、熱抵抗は、熱の流れ難さを表すものである。
ＦＥＴＱ１の検出温度Ｔ１は、以下の式（１）により算出することができる。式（１）では、周囲温度をＴambと表記し、ＦＥＴＱ１の消費電力をＰchipと表記し、ダイボンド材２２の熱抵抗をＲchipと表記し、配線層２３ｂの熱抵抗をＲpcbと表記し、絶縁板２３ａの熱抵抗をＲisolationと表記し、放熱プレート２４の熱抵抗をＲplateと表記し、放熱接合部３０の熱抵抗をＲtimと表記し、放熱器４０の熱抵抗をＲheatsinkと表記している。
Ｔ１＝Ｔamb＋Ｐchip×(Ｒchip＋Ｒpcb＋Ｒisolation＋Ｒplate＋Ｒtim＋Ｒheatsink) ・・・（１）
また、放熱器４０の検出温度Ｔ２は、以下の式（２）により算出することができる。式（２）では、周囲温度をＴambと表記し、ＦＥＴＱ１の消費電力をＰchipと表記し、放熱器４０の熱抵抗をＲheatsinkと表記している。
Ｔ２＝Ｔamb＋Ｐchip×Ｒheatsink ・・・（２）
そして、式（１）及び式（２）に基づいて以下の式（３）を導出することができる。
ΔＴ＝(Ｔ１－Ｔ２)＝Ｐchip×(Ｒchip＋Ｒpcb＋Ｒisolation＋Ｒplate＋Ｒtim)
・・・式（３）
ここで、式（３）において、「Ｒchip＋Ｒpcb＋Ｒisolation＋Ｒplate＋Ｒtim」は、放熱経路Ｐの熱抵抗を表しており、当該放熱経路Ｐの熱抵抗をＲswitchと表記すると、式（３）は、以下の式（４）として表される。
ΔＴ＝(Ｔ１－Ｔ２)＝Ｐchip×Ｒswitch ・・・（４）
そして、式（４）は、当該式（４）の両辺をＰchipで除算すると、以下の式（５）で表すことができる。
Ｒswitch＝ΔＴ／Ｐchip＝(Ｔ１－Ｔ２)／Ｐchip ・・・（５）
異常判定部５６ｂは、式（５）に基づいて放熱経路Ｐの熱抵抗（Ｒswitch）を求めることができる。すなわち、異常判定部５６ｂは、ＦＥＴＱ１の検出温度Ｔ１、放熱器４０の検出温度Ｔ２、及び、ＦＥＴＱ１の消費電力（Ｐchip）を式（５）に代入することにより放熱経路Ｐの熱抵抗（Ｒswitch）を求めることができる。そして、異常判定部５６ｂは、式（５）により求めた放熱経路Ｐの熱抵抗（Ｒswitch）に基づいて放熱経路Ｐの異常を判定する。
異常判定部５６ｂは、電源装置１が起動された直後のような過渡的な状態、すなわち非定常状態である場合、放熱経路Ｐの異常を判定しない。ここで、非定常状態とは、ＦＥＴＱ１の検出温度Ｔ１の単位時間当たりの変化が予め定められた範囲外である状態である。一方、異常判定部５６ｂは、電源装置１が起動され或る程度時間が経過した状態、すなわち定常状態である場合、放熱経路Ｐの異常を判定する。ここで、定常状態とは、ＦＥＴＱ１の検出温度Ｔ１の単位時間当たりの変化が予め定められた範囲内である状態である。なお、異常判定部５６ｂは、第１温度検出部５４により検出された検出温度Ｔ１に対して、例えばソフトウェアによるフィルタ処理を事前に行った上で定常状態又は非定常状態を判定することが好ましい。
異常判定部５６ｂは、定常状態において式（５）により求めた放熱経路Ｐの熱抵抗に基づいて放熱経路Ｐの異常を判定する。放熱経路Ｐの熱抵抗は、例えば、温度によるストレスや経年劣化等により相対的に高くなる傾向がある。異常判定部５６ｂは、放熱経路Ｐの熱抵抗と予め定められた基準抵抗とを比較し、放熱経路Ｐの熱抵抗が基準抵抗以上である場合、放熱経路Ｐに異常が生じていると判定する。異常判定部５６ｂは、放熱経路Ｐの熱抵抗が基準抵抗未満である場合、放熱経路Ｐに異常が生じていないと判定する。
異常判定部５６ｂは、放熱経路Ｐに異常が生じている場合、ＦＥＴＱ１の用途や車両としての機能要求仕様等に基づいて異常発生時の処理を行う。異常判定部５６ｂは、例えば、放熱経路Ｐに異常が生じている場合、ドライブ回路によりＦＥＴＱ１をＯＦＦする。そして、異常判定部５６ｂは、車両全体を制御する上位ＥＣＵ（電子制御ユニット；Ｅｌｅｃｔｒｏｎｉｃ Ｃｏｎｔｒｏｌ Ｕｎｉｔ）にＦＥＴＱ１の放熱経路Ｐの異常を通知する。
次に、図３に示すフローチャートを参照して異常検出装置５０の動作例について説明する。異常検出装置５０の消費電力演算部５６ａは、電流検出部５１により検出された検出電流Ｉ、第１電圧検出部５２により検出された第１電圧Ｖ１、第２電圧検出部５３により検出された第２電圧Ｖ２を取得する。消費電力演算部５６ａは、さらに、第１温度検出部５４により検出されたＦＥＴＱ１の検出温度Ｔ１、第２温度検出部５５により検出された放熱器４０の検出温度Ｔ２を取得する（ステップＳＴ１）。消費電力演算部５６ａは、定常状態であるか否かを判定する（ステップＳＴ２）。消費電力演算部５６ａは、例えば、ＦＥＴＱ１の検出温度Ｔ１の単位時間当たりの変化が予め定められた範囲内であるか否かを判定する。消費電力演算部５６ａは、定常状態である場合（ステップＳＴ２；Ｙｅｓ）、ＦＥＴＱ１の消費電力を求める（ステップＳＴ３）。消費電力演算部５６ａは、例えば、第１電圧Ｖ１から第２電圧Ｖ２を減算することによりＦＥＴＱ１による電圧降下（電位差）を求める。消費電力演算部５６ａは、求めた電圧（電位差）及びＦＥＴＱ１に流れる検出電流Ｉに基づいてＦＥＴＱ１の消費電力を求める。次に、異常判定部５６ｂは、ＦＥＴＱ１の検出温度Ｔ１から放熱器４０の検出温度Ｔ２を減算することにより、ＦＥＴＱ１と放熱器４０との温度差を求める（ステップＳＴ４）。
次に、異常判定部５６ｂは、放熱経路Ｐの熱抵抗を求める。異常判定部５６ｂは、例えば、ＦＥＴＱ１と放熱器４０との温度差（ΔＴ）、及び、ＦＥＴＱ１の消費電力（Ｐchip）を式（５）に代入することにより放熱経路Ｐの熱抵抗を求める。次に、異常判定部５６ｂは、放熱回路の熱抵抗が基準抵抗未満であるか否かを判定する（ステップＳＴ６）。異常判定部５６ｂは、放熱回路の熱抵抗が基準抵抗未満である場合（ステップＳＴ６；Ｙｅｓ）、放熱経路Ｐが正常であると判定し、異常検出処理を終了する。一方、異常判定部５６ｂは、放熱経路Ｐの熱抵抗が基準抵抗以上である場合（ステップＳＴ６；Ｎｏ）、放熱経路Ｐが異常であると判定し、異常発生時の処理を行う。異常判定部５６ｂは、例えば、ドライブ回路によりＦＥＴＱ１をＯＦＦし、車両全体を制御する上位ＥＣＵにＦＥＴＱ１の放熱経路Ｐの異常を通知する。なお、上述のステップＳＴ２で、消費電力演算部５６ａは、非定常状態である場合（ステップＳＴ２；Ｎｏ）、ステップＳＴ１に戻り、再度、検出電流Ｉ等を取得する。
以上のように、第１実施形態に係る異常検出装置５０は、第１温度検出部５４と、消費電力演算部５６ａと、第２温度検出部５５と、異常判定部５６ｂとを備える。第１温度検出部５４は、基板２３の搭載面２３ｃに搭載され且つ通電により発熱するＦＥＴＱ１の検出温度Ｔ１を検出する。消費電力演算部５６ａは、ＦＥＴＱ１の消費電力を求める。第２温度検出部５５は、基板２３の搭載面２３ｃ側とは反対側に設けられ且つＦＥＴＱ１で発生する熱を放熱する放熱器４０の検出温度Ｔ２を検出する。制御部５６は、第１温度検出部５４により検出された検出温度Ｔ１、第２温度検出部５５により検出された検出温度Ｔ２、及び、消費電力演算部５６ａにより求められた消費電力に応じて定まる熱抵抗に基づいて、ＦＥＴＱ１と放熱器４０との間の放熱経路Ｐの異常を判定する。
この構成により、異常検出装置５０は、例えば、熱抵抗が基準抵抗以上である場合、放熱経路Ｐに異常が生じていると判定することができる。この判定により、異常検出装置５０は、例えば、従来のように、駆動前のＦＥＴＱ１の温度を検出する必要がないので、ＦＥＴＱ１を駆動する前に異常検出用の処理を不要とすることができる。つまり、異常検出装置５０は、ＦＥＴＱ１の動作中に異常検出用の処理を行うことができる。これにより、異常検出装置５０は、異常検出用の処理を簡略化することができ、放熱経路Ｐの異常を検出するまでの時間を従来よりも短縮することができる。この結果、異常検出装置５０は、ＦＥＴＱ１の放熱経路Ｐの異常を適正に検出することができ、半導体スイッチ２０の故障を未然に防ぐことができる。
上記異常検出装置５０において、制御部５６は、熱抵抗が予め定められた基準抵抗以上である場合、放熱経路Ｐに異常が生じていると判定する。この構成により、異常検出装置５０は、ＦＥＴＱ１の放熱経路Ｐの異常を適正に検出することができる。
上記異常検出装置５０において、制御部５６は、第１温度検出部５４により検出された温度の単位時間当たりの変化が予め定められた範囲内である定常状態の場合、放熱経路Ｐの異常を判定する。一方、制御部５６は、第１温度検出部５４により検出された温度の単位時間当たりの変化が範囲外である非定常状態の場合、放熱経路Ｐの異常を判定しない。この構成により、異常検出装置５０は、例えば、電源装置１が起動された直後のような過渡的な状態の場合に放熱経路Ｐの異常を判定しないので、放熱経路Ｐの異常を適正に判定することができる。
上記異常検出装置５０において、放熱器４０は、基板２３との間において熱伝導可能な熱伝導部材である放熱プレート２４及び放熱接合部３０を介して当該基板２３に積層されている。そして、放熱器４０は、基板２３と当該放熱器４０とが積層される積層方向おいて最外層に位置する。この構成により、異常検出装置５０は、ＦＥＴＱ１の放熱経路Ｐにおいて、ＦＥＴＱ１から最外層までの広範囲の異常を検出することができる。すなわち、異常検出装置５０は、ダイボンド材２２、配線層２３ｂ、絶縁板２３ａ、放熱プレート２４、及び、放熱接合部３０の異常を検出することができる。
第１実施形態に係る電源装置１は、電源１０と、ＦＥＴＱ１と、基板２３と、放熱器４０と、異常検出装置５０とを備える。電源１０は、電力を負荷部２に供給する。ＦＥＴＱ１は、電源１０と負荷部２との間に流れる電流を通電又は遮断し、当該電流により発熱する。基板２３は、板状に形成されており、搭載面２３ｃを有し、ＦＥＴＱ１を搭載面２３ｃに搭載する。放熱器４０は、基板２３の搭載面２３ｃ側とは反対側に設けられ、ＦＥＴＱ１で発生する熱を放熱する。異常検出装置５０は、第１温度検出部５４、第２温度検出部５５、消費電力演算部５６ａ、及び、異常判定部５６ｂを含んで構成される。第１温度検出部５４は、ＦＥＴＱ１の検出温度Ｔ１を検出する。第２温度検出部５５は、放熱器４０の検出温度Ｔ２を検出する。消費電力演算部５６ａは、ＦＥＴＱ１の消費電力を検出する。異常判定部５６ｂは、第１温度検出部５４により検出された検出温度Ｔ１、第２温度検出部５５により検出された検出温度Ｔ２、及び、消費電力演算部５６ａにより検出された消費電力に応じて定まる熱抵抗に基づいてＦＥＴＱ１と放熱器４０との間の放熱経路Ｐの異常を判定する。この構成により、電源装置１は、上述の異常検出装置５０と同等の効果を奏することができる。
〔第２実施形態〕
次に、第２実施形態に係る電源装置１Ａ及び異常検出装置５０Ａについて説明する。第２実施形態は、第１実施形態と同等の構成要素には同じ符号を付し、その詳細な説明を省略する。第２実施形態に係る電源装置１Ａは、通電を双方向に行うことができる装置であり、ダイオードＤ１、Ｄ２の順電圧（第１順電圧Ｖｆ１、第２順電圧Ｖｆ２とも称する。）の温度特性に基づいて温度を検出する点で実施形態１の電源装置１と異なる。電源装置１Ａは、例えば、車両に搭載され、双方向に流れる電流を通電又は遮断する。電源装置１Ａは、図４に示すように、第１電源１０Ａと、第２電源１０Ｂと、半導体スイッチ２０Ａと、放熱接合部３０と、放熱器４０と、異常検出装置５０Ａとを備える。電源装置１Ａは、第１電源１０Ａ及び第２電源１０Ｂを備えた所謂ツーバッテリ装置である。電源装置１Ａは、それぞれが並列に接続された第１負荷部２Ａび第２負荷部２Ｂに電力を供給する。
第１電源１０Ａは、第１負荷部２Ａに並列接続され、第１及び第２負荷部２Ａ、２Ｂに電力を供給する。第２電源１０Ｂは、第２負荷部２Ｂに並列接続され、第１及び第２負荷部２Ａ、２Ｂに電力を供給する。ここで、第１電源１０Ａ側から第１及び第２負荷部２Ａ、２Ｂ側に流れる電流を正方向電流Ｉ１と称する。また、第２電源１０Ｂ側から第１及び第２負荷部２Ａ、２Ｂ側に流れる電流を負方向電流Ｉ２と称する。
半導体スイッチ２０Ａは、半導体チップ２１Ａと、ダイボンド材２２と、基板２３と、放熱プレート２４とを含んで構成される。半導体チップ２１Ａは、ＦＥＴＱ１と、ＦＥＴＱ２とを含んで構成される。ＦＥＴＱ１及びＦＥＴＱ２は、互いに反対向きに接続されている。すなわち、ＦＥＴＱ１及びＦＥＴＱ２は、ソース端子同士が互いに接続されている。ＦＥＴＱ１は、例えば、Ｎチャネル型のＭＯＳＦＥＴであり、ダイオードＤ１（寄生ダイオード）を有している。ＦＥＴＱ１は、基板２３の搭載面２３ｃに搭載される。ＦＥＴＱ１は、第１電源１０Ａと第２負荷部２Ｂとの間に設けられ、第１電源１０Ａから第２負荷部２Ｂに流れる電流を通電又は遮断する。ＦＥＴＱ１は、ドレイン端子と、ソース端子と、ゲート端子とを含んで構成される。ドレイン端子は、第１電源１０Ａの正極側に接続される。ソース端子は、ＦＥＴＱ２のソース端子に接続される。ゲート端子は、ドライブ回路（図示省略）の接続端子に接続される。ＦＥＴＱ１は、ゲート端子をＯＮすることによりドレイン端子とソース端子との間を通電状態とする。また、ＦＥＴＱ１は、ゲート端子をＯＦＦすることによりドレイン端子とソース端子との間を遮断状態とする。ＦＥＴＱ１は、第１電源１０Ａから第２負荷部２Ｂに流れる電流を通電又は遮断し、通電により発熱する。
ＦＥＴＱ２は、例えば、Ｎチャネル型のＭＯＳＦＥＴであり、ダイオードＤ２（寄生ダイオード）を有している。ＦＥＴＱ２は、基板２３の搭載面２３ｃに搭載される。ＦＥＴＱ２は、第２電源１０Ｂと第１負荷部２Ａとの間に設けられ、第２電源１０Ｂから第１負荷部２Ａに流れる電流を通電又は遮断する。ＦＥＴＱ２は、ドレイン端子と、ソース端子と、ゲート端子とを含んで構成される。ドレイン端子は、第２電源１０Ｂの正極側に接続される。ソース端子は、ＦＥＴＱ１のソース端子に接続される。ゲート端子は、ドライブ回路の接続端子に接続される。ＦＥＴＱ２は、ゲート端子をＯＮすることによりドレイン端子とソース端子との間を通電状態とする。また、ＦＥＴＱ２は、ゲート端子をＯＦＦすることによりドレイン端子とソース端子との間を遮断状態とする。ＦＥＴＱ２は、第２電源１０Ｂから第１負荷部２Ａに流れる電流を通電又は遮断し、通電により発熱する。
第１電圧検出部５２Ａは、ＦＥＴＱ１のドレイン端子及びソース端子に接続され、ＦＥＴＱ１の通電時に、ドレイン端子とソース端子との間の電圧（第１電圧Ｖ１）を検出する。また、第１電圧検出部５２Ａは、ＦＥＴＱ１の遮断時に、ダイオードＤ１の順電圧（第１順電圧Ｖｆ１）を検出する。ここで、順電圧とは、ダイオードＤ１のアノード端子からカソード端子へ順方向に沿って順電流が流れる際の電圧である。第１電圧検出部５２Ａは、制御部５６に接続され、検出した第１電圧Ｖ１及び第１順電圧Ｖｆ１を制御部５６に出力する。
第２電圧検出部５３Ａは、ＦＥＴＱ２のドレイン端子及びソース端子に接続され、ＦＥＴＱ２の通電時に、ドレイン端子とソース端子との間の電圧（第２電圧Ｖ２）を検出する。また、第２電圧検出部５３Ａは、ＦＥＴＱ２の遮断時に、ダイオードＤ２の順電圧（第２順電圧Ｖｆ２）を検出する。第２電圧検出部５３Ａは、制御部５６に接続され、検出した第２電圧Ｖ２及び第２順電圧Ｖｆ２を制御部５６に出力する。
ダイオードＤ１、Ｄ２は、順電圧が温度に応じて変化する特性を有することが知られている。これにより、制御部５６は、図５に示すように、ダイオードＤ１、Ｄ２の順電流及びダイオードＤ１、Ｄ２の順電圧に基づいて、ダイオードＤ１、Ｄ２（ＦＥＴＱ１、Ｑ２）のジャンクション温度を推定することができる。制御部５６は、正方向電流Ｉ１が流れている場合、図６に示すように、ＦＥＴＱ２のジャンクション温度を検出するために、所定の検出期間においてＦＥＴＱ２をＯＦＦする。第２電圧検出部５３Ａは、ＦＥＴＱ２のダイオードＤ２の第２順電圧Ｖｆ２を検出し、検出したダイオードＤ２の第２順電圧Ｖｆ２を制御部５６に出力する。また、制御部５６は、負方向電流Ｉ２が流れている場合、図７に示すように、ＦＥＴＱ１のジャンクション温度を検出するために、所定の検出期間においてＦＥＴＱ１をＯＦＦする。第１電圧検出部５２Ａは、ＦＥＴＱ１のダイオードＤ１の第１順電圧Ｖｆ１を検出し、検出したダイオードＤ１の第１順電圧Ｖｆ１を制御部５６に出力する。
制御部５６は、第１電圧検出部５２Ａにより検出されたダイオードＤ１の第１順電圧Ｖｆ１及び電流検出部５１により検出された検出電流（順電流）Ｉに基づいて、ＦＥＴＱ１のジャンクション温度を推定する（図５参照）。また、制御部５６は、第２電圧検出部５３Ａにより検出されたダイオードＤ２の第２順電圧Ｖｆ２及び電流検出部５１により検出された検出電流（順電流）Ｉに基づいて、ＦＥＴＱ２のジャンクション温度を推定する。制御部５６は、推定したＦＥＴＱ１のジャンクション温度又はＦＥＴＱ２のジャンクション温度のいずれか一方のジャンクション温度を採用してもよいし、ＦＥＴＱ１のジャンクション温度及びＦＥＴＱ２のジャンクション温度の平均値をＦＥＴＱ１、Ｑ２のジャンクション温度として採用してもよい。
消費電力演算部５６ａは、第１電圧検出部５２Ａに接続され、当該第１電圧検出部５２Ａにより検出された第１電圧Ｖ１を取得する。また、消費電力演算部５６ａは、第２電圧検出部５３Ａに接続され、当該第２電圧検出部５３Ａにより検出された第２電圧Ｖ２を取得する。消費電力演算部５６ａは、第１電圧Ｖ１及び第２電圧Ｖ２に基づいてＦＥＴＱ１、Ｑ２による電圧降下を求める。消費電力演算部５６ａは、例えば、第１電圧Ｖ１及び第２電圧Ｖ２を加算することによりＦＥＴＱ１、Ｑ２による電圧降下（電位差）を求める。消費電力演算部５６ａは、求めた電位差（電圧）及びＦＥＴＱ１、Ｑ２に流れる電流（検出電流Ｉ）に基づいてＦＥＴＱ１、Ｑ２の消費電力を求める。消費電力演算部５６ａは、例えば、求めた電圧と検出電流Ｉとを積算することによりＦＥＴＱ１、Ｑ２の消費電力を求める。
異常判定部５６ｂは、ＦＥＴＱ１、Ｑ２のジャンクション温度、放熱器４０の検出温度Ｔ２、及び、ＦＥＴＱ１、Ｑ２の消費電力に応じて定まる熱抵抗に基づいて、ＦＥＴＱ１、Ｑ２と放熱器４０との間の放熱経路Ｐの異常を判定する。
以上のように、第２実施形態に係る異常検出装置５０Ａにおいて、ＦＥＴＱ１、Ｑ２は、ダイオードＤ１、Ｄ２を含んで構成される。ダイオードＤ１、Ｄ２は、温度に応じて順電圧（第１順電圧Ｖｆ１及び第２順電圧Ｖｆ２）が変化する。制御部５６は、順電圧に基づいてＦＥＴＱ１、Ｑ２の温度を検出する。この構成により、異常検出装置５０Ａは、第１実施形態の異常検出装置５０のように、ＦＥＴＱ１の温度を検出する第１温度検出部５４を省略することができ、半導体チップ２１Ａの大型化を抑制することができる。
〔変形例〕
次に、第１及び第２実施形態に係る変形例について説明する。ＦＥＴＱ１、Ｑ２は、Ｎチャネル型のＭＯＳＦＥＴに限定されず、例えば、Ｐチャネル型のＭＯＳＦＥＴ、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）、バイポーラトランジスタ等を用いてもよい。
放熱器４０は、板状のベース部４１及び複数のフィン部４２とを含んで構成される例について説明したが、これに限定されない。放熱器４０は、ＦＥＴＱ１（ＦＥＴＱ２）の熱を効果的に放熱できる形状であれば、如何なる形状であってもよい。
ＦＥＴＱ１（ＦＥＴＱ２）の放熱経路Ｐは、ダイボンド材２２、配線層２３ｂ、絶縁板２３ａ、放熱プレート２４、及び、放熱接合部３０から構成される経路である例について説明したが、これに限定されず、その他の要素により構成される経路であってもよい。
半導体チップ２１、２１Ａは、放熱プレート２４を含んで構成される例について説明したが、これに限定されず、例えば、放熱プレート２４を含んでいなくてもよい。
１、１Ａ 電源装置
２ 負荷部
２Ａ 第１負荷部（負荷部）
２Ｂ 第２負荷部（負荷部）
１０ 電源
１０Ａ 第１電源（電源）
１０Ｂ 第２電源（電源）
２３ 基板
２３ｃ 搭載面
２４ 放熱プレート（熱伝導部材）
３０ 放熱接合部（熱伝導部材）
４０ 放熱器（放熱部）
４１ ベース部
４２ フィン部
５０、５０Ａ 異常検出装置
５４ 第１温度検出部
５５ 第２温度検出部
５６ 制御部（第１温度検出部）
５６ａ 消費電力演算部
５６ｂ 異常判定部
Ｄ１、Ｄ２ ダイオード
Ｐ 放熱経路
Ｑ１、Ｑ２ ＦＥＴ（半導体素子）
Ｔ１、Ｔ２ 検出温度（温度）
Ｖｆ１ 第１順電圧（順電圧）
Ｖｆ２ 第２順電圧（順電圧）

Claims (5)

  1. 基板の搭載面に搭載され且つ通電により発熱する半導体素子の温度を検出する第１温度検出部と、
    前記半導体素子の消費電力を求める消費電力演算部と、
    前記基板の前記搭載面側とは反対側に設けられ且つ前記半導体素子で発生する熱を放熱する放熱部の温度を検出する第２温度検出部と、
    前記第１温度検出部により検出された温度、前記第２温度検出部により検出された温度、及び、前記消費電力演算部により求められた消費電力に応じて定まる熱抵抗に基づいて、前記半導体素子と前記放熱部との間の放熱経路の異常を判定する異常判定部と、を備え、
    前記異常判定部は、前記第１温度検出部により検出された温度の単位時間当たりの変化が予め定められた範囲内である定常状態の場合、前記放熱経路の異常を判定し、
    前記第１温度検出部により検出された温度の単位時間当たりの変化が前記範囲外である非定常状態の場合、前記放熱経路の異常を判定しないことを特徴とする異常検出装置。
  2. 前記異常判定部は、前記熱抵抗が予め定められた基準抵抗以上である場合、前記放熱経路に異常が生じていると判定する請求項１に記載の異常検出装置。
  3. 前記放熱部は、前記基板との間において熱伝導可能な熱伝導部材を介して当該基板に積層されており、前記基板と当該放熱部とが積層される積層方向おいて最外層に位置する請求項１又は２に記載の異常検出装置。
  4. 前記半導体素子は、ダイオードを含んで構成され、
    前記ダイオードは、温度に応じて順電圧が変化し、
    前記第１温度検出部は、前記順電圧に基づいて前記半導体素子の温度を検出する請求項１～３のいずれか１項に記載の異常検出装置。
  5. 電力を負荷部に供給する電源と、
    前記電源と前記負荷部との間に流れる電流を通電又は遮断し当該電流により発熱する半導体素子と、
    板状に形成されており搭載面を有し前記半導体素子を前記搭載面に搭載する基板と、
    前記基板の前記搭載面側とは反対側に設けられ前記半導体素子で発生する熱を放熱する放熱部と、
    前記半導体素子の温度を検出する第１温度検出部、前記放熱部の温度を検出する第２温度検出部、前記半導体素子の消費電力を検出する消費電力演算部、及び、前記第１温度検出部により検出された温度、前記第２温度検出部により検出された温度、及び、前記消費電力演算部により求められた消費電力に応じて定まる熱抵抗に基づいて前記半導体素子と前記放熱部との間の放熱経路の異常を判定する異常判定部を含んで構成される異常検出装置と、を備え、
    前記異常判定部は、前記第１温度検出部により検出された温度の単位時間当たりの変化が予め定められた範囲内である定常状態の場合、前記放熱経路の異常を判定し、
    前記第１温度検出部により検出された温度の単位時間当たりの変化が前記範囲外である非定常状態の場合、前記放熱経路の異常を判定しないことを特徴とする電源装置。
JP2018082778A 2018-04-24 2018-04-24 異常検出装置及び電源装置 Active JP7043330B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2018082778A JP7043330B2 (ja) 2018-04-24 2018-04-24 異常検出装置及び電源装置
EP19167764.0A EP3561530B1 (en) 2018-04-24 2019-04-08 Abnormality detection device and power supply device
US16/389,558 US20190324481A1 (en) 2018-04-24 2019-04-19 Abnormality detection device and power supply device
CN201910327061.1A CN110398677A (zh) 2018-04-24 2019-04-23 异常检测装置以及电源装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018082778A JP7043330B2 (ja) 2018-04-24 2018-04-24 異常検出装置及び電源装置

Publications (2)

Publication Number Publication Date
JP2019193409A JP2019193409A (ja) 2019-10-31
JP7043330B2 true JP7043330B2 (ja) 2022-03-29

Family

ID=66323659

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018082778A Active JP7043330B2 (ja) 2018-04-24 2018-04-24 異常検出装置及び電源装置

Country Status (4)

Country Link
US (1) US20190324481A1 (ja)
EP (1) EP3561530B1 (ja)
JP (1) JP7043330B2 (ja)
CN (1) CN110398677A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116298766B (zh) * 2023-05-16 2023-08-01 成都思科瑞微电子股份有限公司 一种绝缘栅型场效应管的测试方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016072473A (ja) 2014-09-30 2016-05-09 三菱電機株式会社 冷却異常検出システム

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07234162A (ja) * 1994-02-24 1995-09-05 Toshiba Corp 電力変換器の温度検出装置
JPH09148523A (ja) * 1995-11-21 1997-06-06 Toshiba Corp 半導体装置
JP2014222802A (ja) * 2013-05-13 2014-11-27 三菱電機株式会社 増幅装置および増幅装置の制御方法
US9909930B2 (en) * 2015-02-24 2018-03-06 Nxp B.V. Multi-sensor assembly with tempature sensors having different thermal profiles
JP6428398B2 (ja) * 2015-03-12 2018-11-28 オムロン株式会社 内部温度測定装置及び熱抵抗測定装置
JP6564594B2 (ja) * 2015-03-26 2019-08-21 株式会社フジクラ 光源装置
JP2017017822A (ja) 2015-06-30 2017-01-19 ルネサスエレクトロニクス株式会社 半導体装置および故障検出方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016072473A (ja) 2014-09-30 2016-05-09 三菱電機株式会社 冷却異常検出システム

Also Published As

Publication number Publication date
EP3561530A1 (en) 2019-10-30
CN110398677A (zh) 2019-11-01
US20190324481A1 (en) 2019-10-24
JP2019193409A (ja) 2019-10-31
EP3561530B1 (en) 2022-04-06

Similar Documents

Publication Publication Date Title
US8057094B2 (en) Power semiconductor module with temperature measurement
US8279605B2 (en) Power semiconductor module
US9935074B2 (en) Semiconductor device and method for manufacturing same
US8610263B2 (en) Semiconductor device module
JP2008503895A (ja) 熱電モジュール
JPH09148523A (ja) 半導体装置
JP4097613B2 (ja) 半導体装置
WO2013088864A1 (ja) 半導体装置
JP2009043780A (ja) 半導体装置
JP6381764B1 (ja) 半導体パワーモジュール
JP2007049810A (ja) 電力変換装置用半導体装置及び同半導体装置を有する温度保護機能付き電力変換装置
JP3889562B2 (ja) 半導体装置
JP7043330B2 (ja) 異常検出装置及び電源装置
WO2016203705A1 (ja) 半導体装置
JP6277114B2 (ja) 電力変換装置
WO2021010210A1 (ja) 半導体装置
JP2000058746A (ja) モジュール内冷却装置
JP5060453B2 (ja) 半導体装置
JP4366269B2 (ja) 半導体素子の温度検出方法及び電力変換装置
JP2004031485A (ja) 半導体装置
JP6852513B2 (ja) 回路装置
JP2004140305A (ja) 半導体集積回路装置
JP2007081155A (ja) 半導体装置
JP2008147683A (ja) 半導体装置
JP4045404B2 (ja) パワーモジュールおよびその保護システム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210318

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220218

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220315

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220316

R150 Certificate of patent or registration of utility model

Ref document number: 7043330

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350