JP7019052B2 - 弾性表面波素子用基板及びその製造方法 - Google Patents

弾性表面波素子用基板及びその製造方法 Download PDF

Info

Publication number
JP7019052B2
JP7019052B2 JP2020538438A JP2020538438A JP7019052B2 JP 7019052 B2 JP7019052 B2 JP 7019052B2 JP 2020538438 A JP2020538438 A JP 2020538438A JP 2020538438 A JP2020538438 A JP 2020538438A JP 7019052 B2 JP7019052 B2 JP 7019052B2
Authority
JP
Japan
Prior art keywords
substrate
acoustic wave
outer peripheral
wave element
surface acoustic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020538438A
Other languages
English (en)
Other versions
JPWO2020040203A1 (ja
Inventor
賢一 西
陽介 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Publication of JPWO2020040203A1 publication Critical patent/JPWO2020040203A1/ja
Application granted granted Critical
Publication of JP7019052B2 publication Critical patent/JP7019052B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • H01L21/0201Specific process step
    • H01L21/02021Edge treatment, chamfering
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • H01L21/0201Specific process step
    • H01L21/02019Chemical etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/08Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Acoustics & Sound (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Description

本開示は、弾性表面波フィルタ等の弾性表面波素子に用いられる弾性表面波素子用基板及びその製造方法に関する。
弾性表面波素子は、電気信号を弾性表面波に変換して信号処理を行う素子である。弾性表面波素子用基板として、圧電特性を有するタンタル酸リチウム(LT)、ニオブ酸リチウム(LN)等の単結晶基板が用いられる。
弾性表面波素子用基板は、単結晶インゴットの外形を所望の形状に加工し、それぞれが外周面および素子形成面を有する複数の基板に切断し、基板を所望の厚みにラッピング加工し、基板の外周面を面取り加工し、基板の素子形成面を研磨加工することによって作製される。弾性表面波素子は、得られた基板の素子形成面に、アルミニウム等からなる電極を形成して複数の素子を形成し、素子ごとに分割切断することによって作製される。
LT、LN等の圧電材料基板は、シリコン等の半導体基板と比べて割れ、欠けが発生しやすい。特に、外周面を含む外周部を起点とした割れ、欠けが発生しやすい。そのため、外周面の表面粗さを小さくすることで、基板加工工程および素子化工程における外周面を起点とした割れ、欠けを低減する試みが行われている(例えば、特許文献1、2)。特許文献3には、粒径の異なる2種類の砥粒を含有した砥石を用いて外周面を面取りすることで、割れ、欠けが低減することが記載されている。特許文献4には、砥粒の粒径の異なる2種類の砥石を用いて基板の外周面を面取りすることで、割れ、欠けが低減することが記載されている。
昨今、基板の大口径化、薄型化の要望に伴い、上記の従来技術よりもさらに割れ、欠けが発生しにくい弾性表面波素子用基板が求められている。
特開平11-306404号公報 特開2002-167298号公報 特開平9-181021号公報 特開平11-284469号公報
本開示の表面弾性波素子用基板は、圧電材料からなり、外周面に面取り部を有し、前記外周面の、厚み方向の粗さ曲線の算術平均粗さRa1と、周方向の粗さ曲線の算術平均粗さRa2が、いずれも1μm以下で、かつ、Ra1/Ra2が1.2以上である。
本開示の表面弾性波素子用基板の製造方法は、圧電材料からなり、厚み方向および周方向に伸びる外周面を有する基板を準備する工程と、基板を周方向に回転させながら、基板の外周面のうち少なくとも前記厚み方向の両端に、回転砥石を当接させて面取り加工する工程と、面取りした外周面をエッチング処理する工程とを含む。
(a)は本開示の弾性表面波素子用基板の一例を示す上面図であり、(b)はその側面図である。
<弾性表面波素子用基板>
以下、本開示の弾性表面波素子用基板について説明する。
図1(a)、(b)に、本開示の一実施形態の弾性表面波素子用基板1(以下、単に基板1ともいう)の概略図を示す。図1(a)は上面図、図1(b)は側面図である。基板1は、上面と、上端が上面に接した側面を有している。
基板1としては、タンタル酸リチウム(LT)単結晶、ニオブ酸リチウム(LN)単結晶などの圧電性を有する材料が用いられる。36°Y~46°Y-LT単結晶は、弾性表面波素子の中でも、擬似弾性表面波素子に好適に用いられる。本実施形態では、基板1として、42°Y-LT単結晶からなる擬似弾性表面波素子用基板1について記載する。
基板1は、弾性表面波が伝搬する素子形成面である第1主面1a(上面)と、第1主面1aの反対側の主面(下面)である第2主面1bと、第1主面1aと第2主面1bとを接続する外周面1c(側面)とを備える。外周面1cは、面取り部を有する。
外周面1cにおいて、厚み方向D1の粗さ曲線の算術平均粗さRa1と、外周面1cの周方向D2の粗さ曲線の算術平均粗さRa2は、いずれも1μm以下で、かつ、Ra1/Ra2が1.2以上である。つまり、外周面1c全体として表面粗さが比較的小さく、かつ厚み方向D1では表面粗さが周方向D2に対して相対的に大きい。
図1(b)に矢印で示すように、厚み方向D1とは、第1主面1aおよび第2主面1bと垂直な方向である。周方向D2とは、第1主面1aおよび第2主面1bと平行な方向であり、厚み方向D1とは垂直な方向である。
本実施形態の基板1は、上記のように、外周面1cの算術平均粗さ(Ra)が比較的小さい(1μm以下である)。そのため、割れ、欠けの起点が低減され、基板1の割れ、欠けが生じにくい。さらに、外周面1cの、厚み方向D1の粗さ曲線の算術平均粗さRa1を、周方向D2の粗さ曲線の算術平均粗さRa2よりも大きくすることで、外周面1cを起点とするクラックが主面(第1主面1aと第2主面1b)の方向に伸展しにくくする上で有利である。そのため、上記構成により、基板1の、基板加工工程および素子化工程における割れ、欠けを低減し、基板加工工程および素子化工程の歩留りを向上させることができる。
算術平均粗さRa1がRa2よりも大きいことから、基板1を水平に保持する際、外周部1cを保持しやすく、基板1が落下しにくい。そのため、基板1を周方向に回転させる工程、例えば、電極形成工程に先立つレジスト塗布工程で回転時の衝撃による割れが生じにくく、また、レジストの裏面への回り込みが生じにくい。すなわち、信頼性および生産性向上等についても有効である。
外周面1cの面取り部はC面取りおよびR面取りのいずれでもよい。R面取り(円弧状の面取り)であると、特に割れ、欠けを低減できる。面取り部は、図1(a)のように、外周面1cの全体がR面取り(フルR面取り)であるのが好ましいが、外周面1cの少なくとも一部がR面取りであってもよい。
Ra1/Ra2が1.4以上であると、さらによい。この場合には、外周面1cを起点とするクラックの主面方向への伸展を抑制する効果を高める上で有利である。
Ra1/Ra2が1.4以上であると、さらによい。この場合には、外周面1cを起点とするクラックの主面方向への伸展を抑制する効果を高める上で有利である。
外周面1cの、厚み方向の粗さ曲線の要素の平均長さRsm1と、周方向の粗さ曲線の要素の平均長さRsm2との関係が、Rsm1/Rsm2が1.1以上であってもよい。算術平均粗さ(Ra)と同様に、要素の平均長さRsmが厚み方向D1で大きい方が、主面(第1主面1aと第2主面1b)方向へのクラックの伸展を妨げる上で有利である。
Rsm1/RaとRsm2/Ra2が、いずれも14以下であってもよい。
本実施形態において、算術平均粗さ(Ra)、要素の平均長さ(Rsm)は、JIS B 0601:2001に準拠したものである。算術平均粗さ(Ra)、要素の平均長さ(Rsm)は、例えば、キーエンス社製レーザ顕微鏡装置VK-9510を用いて測定することができる。測定条件は、例えば、測定モードをカラー超深度、測定倍率を400倍、測定ピッチを0.02μm、カットオフフィルタλsを2.5μm、カットオフフィルタλcを0.08mm、測定長さを約30μmとして、外周面1cの粗さ曲線を、厚さ方向D1、周方向D2それぞれを3箇所以上測定し、平均値を測定値とする。
<弾性表面波素子用基板の製造方法>
本開示に係る弾性表面波素子用基板の製造方法として、42°Yタンタル酸リチウム単(LT)結晶からなる擬似弾性表面波素子用基板の製造方法について記載する。まず、チョクラルスキー(CZ)法により、LT単結晶(以下、単にLTともいう)からなるインゴットを育成する。インゴットの育成の引き上げ方位は最終的に用いる基板1の主面(第1主面1aと第2主面1b)の結晶方位と同じであることが特に好ましい。インゴットの育成の引き上げ方位は、38°Yなど、基板1の主面(第1主面1aと第2主面1b)の結晶方位と近い結晶方位であってもよい。
インゴットは、必要に応じて両端面が所定の結晶方位となるように端面研削して、基板1の形状(例えば、オリエンテーションフラットを有する円板形状)に合わせて外形加工する。さらにLTのキュリー温度(約610℃)以上に加熱した状態で、500V以上の電圧を印加して、各分極ドメインの分極方向を同一方向に揃える、単一分極処理を行う。
次に、所定の結晶方位の第1主面1aと第2主面1bと外周面1cとを有し、所定の厚みを有する基板1となるように、マルチワイヤーソー等を用いて上記のインゴットをスライス加工する。
次に、スライス加工によって基板1に生じた加工歪み等を低減する。そのために、フッ化水素酸、硝酸、またはこれらの混酸をエッチャントとしたエッチング処理によって、加工層を除去する。
LT結晶は焦電性を有するため、基板1および、弾性表面波素子の製造工程で、帯電によるスパークによって基板1が破損することがある。そのため、基板1の導電率を調整して帯電を防止するための導電率調整処理を行うとよい。導電率調整処理は、公知の還元雰囲気処理等を実施するとよい。
次に、外周面1cに面取り部を形成する。面取り部の形成は、芯取り面取り機等を使用し、粒度が#1000~#2500の、面取り部の形状に対応する加工面形状を有する、回転するダイヤモンド砥石に対し、基板1を外周方向に回転させながら当接させて形成するとよい。ここで、外周面1cの算術平均粗さ(Ra)は0.5μm以下に加工するとよい。粒度の異なる2種類の砥石を用意して、砥粒径の大きい(粒度の番手が小さい)砥石で外周面1cを面取りした後、砥粒径の小さい(粒度の番手が大きい)砥石で外周面1cを研磨してもよい。
次に、ここまでの工程で基板1に生じた反りを低減するとともに、第2主面1bを粗面化するために、基板1を、ラッピング加工する。ラッピング加工では、粒度が#1000~#2500のダイヤモンド砥粒を使用し、第2主面1bは、算術平均粗さ(Ra)が0.1~0.5μmとなるように粗面化する。ラッピング加工には、両面ラッピング装置を用いてもよいし、第1主面1aと第2主面1bを片面ずつ加工してもよい。
面取り加工後の外周面1cとラッピング加工後の第1主面1aと第2主面1bには、基板1の割れ、反りの原因となるマイクロクラックなどの欠陥や残留応力が導入された加工層が表面に存在している可能性がある。そのため、フッ化水素酸、硝酸、またはこれらの混酸をエッチャントとして、エッチング処理を行って、欠陥や残留応力が含まれる加工層を除去するようにしてもよい。
エッチング条件は、例えば、フッ化水素酸と硝酸の混合比が体積比で1:1の混酸を用いて、75℃~85℃で50分~120分である。また、60~90分、エッチングするようにして、加工層の除去効果と生産性とをともに高めるようにしてもよい。このエッチング処理によって、外周面1cの算術平均粗さ(Ra)は、エッチング前よりも大きくなる。エッチング処理後の基板1の外周面1cの厚み方向の粗さ曲線の算術平均粗さRa1と、周方向の粗さ曲線の算術平均粗さRa2は、いずれも1μm以下となる。また、Ra1/Ra2が1.2以上となる。また、厚み方向の粗さ曲線の要素の平均長さRsm1と、周方向の粗さ曲線の要素の平均長さRsm2の関係が、Rsm1/Rsm2が1.1以上となる。
なお、圧電材料からなる基板1は、焦電性(温度変化により電荷が生じる性質)を有しているため、帯電しやすく、また帯電状態が変化しやすい。帯電状態のばらつきは、エッチングレートのばらつきの原因となり得るので、エッチング処理前に、静電気除去装置(イオナイザ)により、基板1の除電処理を行うとよい。
次に、ケミカルメカニカルポリッシング(CMP)により、第1主面1aをCMP研磨する。CMP研磨後の第1主面1aの算術平均粗さRaは、1nm以下である。CMP研磨前に第1主面1aを粗研磨してもよい。
以下、本開示の実施例について説明する。
CZ法単結晶育成炉を用い、直径108mmの円筒型のタンタル酸リチウム単結晶インゴットを育成した。これを円筒研削装置で直径100mmに円筒研削し、単一分極処理したインゴットを、マルチワイヤーソーを用いてスライス加工し、結晶方位42°Y、厚さ400μmの基板1を200枚得た。この基板1をフッ化水素酸と硝酸の混合比が体積比で1:1の混酸を用いて、基板1に生じた加工歪みの層をエッチングした後、還元雰囲気処理を行った。
次に、芯取り面取り機にて、粒度が#1000のダイヤモンド砥粒を備えたメタルホイールを用いて、外周面1cに図1(a)に示すようなフルRの面取り部を形成(粗加工)した。さらに、粒度が#2000~2500のダイヤモンド砥粒を備えたメタルホイールを用いて、外周面1cの研磨加工を行った。外径寸法の加工量は、粗加工が0.3~0.5mm、研磨加工が0.1mm以下とした。条件2では、条件1に対して、仕上げ研磨の時間を短縮して実施した。
次に、両面ラッピング装置により、粒度が#1000のダイヤモンド砥粒を用い、続けて粒度が#2000のダイヤモンド砥粒を用いて、厚みが約250μmとなるように第1主面1aと第2主面1bをラッピング加工した。
次に、基板1を、フッ化水素酸と硝酸の混合比が体積比で1:1の混酸を用いて、約80℃で50分~120分、エッチング処理した。条件1、3、4ではエッチング時間を、条件4>条件1>条件3の順で長くした。
比較例として、条件5では、面取り工程において、#2000相当のダイヤモンド砥石で研磨加工を実施した後、ブラシ研磨で、算術平均粗さRaが1μm以下となるように、鏡面研磨加工を行った。この比較例では面取り工程後の混酸エッチングは実施しなかった。
さらに、実施例、および比較例の基板1の第1主面1aをCMP研磨した。CMP研磨は、粒径30~120nmのコロイダルシリカを研磨材とするスラリーと研磨布を用いて行った。得られた第1主面1aは、表面粗さRaが0.1~0.2nmの鏡面状態であった。
このようにして得られた基板1の外周面1cの算術平均粗さ(Ra)、および要素の平均長さ(Rsm)を、厚み方向、周方向のそれぞれについて、キーエンス社製レーザ顕微鏡装置VK-9510を用いて5箇所測定し、その平均値を測定値とした。測定結果を表1に示す。
Figure 0007019052000001
各条件で、外周面1cの加工条件を変えて、基板1を作製し、各条件100枚ずつの基板1を素子形成工程に投入し、割れ、欠けによる不良率をカウントした。不良率が0%である例を○とし、不良率が0%超かつ5%以下である例を△とし、不良率が5%を超える例を×として表1に示している。表1に示すように、比較例に対し、実施例では不良率が改善することがわかった。
以上、本開示の実施形態について説明したが、本開示は上述の実施形態に限定されず、特許請求の範囲の記載を逸脱しない範囲において、各種の改良および改善を行なってもよい。
1 表面弾性波用基板(基板)
1a 第1主面
1b 第2主面
1c 外周面

Claims (10)

  1. タンタル酸リチウムからなり、外周面に面取り部を有する表面弾性波素子用基板であって、
    前記外周面の、厚み方向の粗さ曲線の算術平均粗さRa1と、周方向の粗さ曲線の算術平均粗さRa2が、いずれも1μm以下で、かつ、Ra1/Ra2が1.2以上である、表面弾性波素子用基板。
  2. Ra1/Ra2が1.4以上である、請求項1に記載の表面弾性波素子用基板。
  3. 前記外周面の、厚み方向の粗さ曲線の要素の平均長さRsm1と、周方向の粗さ曲線の要素の平均長さRsm2の関係が、Rsm1/Rsm2が1.1以上である、請求項1または2に記載の表面弾性波素子用基板。
  4. Rsm1/RaとRsm2/Ra2が、いずれも14以下である請求項3に記載の表面弾性波素子用基板。
  5. 前記タンタル酸リチウムが36°Y~46°Yタンタル酸リチウム単結晶からなる、請求項1から4のいずれかに記載の弾性表面波素子用基板。
  6. タンタル酸リチウムからなり、厚み方向および周方向に伸びる外周面を有する基板を準備する工程と、
    前記基板を前記周方向に回転させながら、前記基板の外周面のうち少なくとも前記厚み方向の両端に、回転砥石を当接させて面取り加工する工程と、
    面取りした前記外周面をエッチング処理する工程とを含む、請求項1に記載の表面弾性波素子用基板の製造方法。
  7. 前記回転砥石が、砥粒の粒度が#1000~#2500の回転砥石である、請求項6に記載の表面弾性波素子用基板の製造方法。
  8. 前記面取り加工する工程の後に、前記外周面を、フッ化水素酸、硝酸、またはフッ化水素酸と硝酸の混酸をエッチャントとして、エッチング処理する工程をさらに含む、請求項6または7に記載の表面弾性波素子用基板の製造方法。
  9. 前記基板が、36°Y~46°Yタンタル酸リチウム単結晶からなる、請求項6から8のいずれかに記載の弾性表面波素子用基板の製造方法。
  10. 前記エッチング処理の前に、前記基板の除電処理を行う、請求項6から9のいずれかに記載の弾性表面波素子用基板の製造方法。
JP2020538438A 2018-08-21 2019-08-21 弾性表面波素子用基板及びその製造方法 Active JP7019052B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018154814 2018-08-21
JP2018154814 2018-08-21
PCT/JP2019/032656 WO2020040203A1 (ja) 2018-08-21 2019-08-21 弾性表面波素子用基板及びその製造方法

Publications (2)

Publication Number Publication Date
JPWO2020040203A1 JPWO2020040203A1 (ja) 2021-09-02
JP7019052B2 true JP7019052B2 (ja) 2022-02-14

Family

ID=69592681

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020538438A Active JP7019052B2 (ja) 2018-08-21 2019-08-21 弾性表面波素子用基板及びその製造方法

Country Status (3)

Country Link
JP (1) JP7019052B2 (ja)
KR (1) KR102508006B1 (ja)
WO (1) WO2020040203A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001130997A (ja) 1999-10-28 2001-05-15 Shin Etsu Chem Co Ltd 圧電性単結晶ウエーハ
JP2001332949A (ja) 2000-05-19 2001-11-30 Toshiba Corp 弾性表面波素子の製造方法
JP2002111420A (ja) 2000-09-28 2002-04-12 Kyocera Corp 弾性表面波素子用ウエハ及びその作製方法
JP2002167298A (ja) 2000-11-30 2002-06-11 Kyocera Corp 単結晶ウエハ

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59140714A (ja) * 1983-01-31 1984-08-13 Murata Mfg Co Ltd 圧電共振子
JPH01273368A (ja) * 1988-04-25 1989-11-01 Alps Electric Co Ltd 焦電体材料を取り扱う製造装置
JPH04196803A (ja) * 1990-11-28 1992-07-16 Hitachi Ltd 弾性表面波装置用圧電基板、その製造方法、及びそれを用いた弾性表面波装置
JPH08125486A (ja) * 1994-10-28 1996-05-17 Kyocera Corp 圧電振動子
JPH09181021A (ja) * 1995-12-22 1997-07-11 Toshiba Corp ウェーハのベベリング加工方法
JPH11284469A (ja) * 1998-03-31 1999-10-15 Toshiba Corp 弾性表面波基板の製造方法
JPH11306404A (ja) 1998-04-22 1999-11-05 Mitsubishi Heavy Ind Ltd 車両検出装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001130997A (ja) 1999-10-28 2001-05-15 Shin Etsu Chem Co Ltd 圧電性単結晶ウエーハ
JP2001332949A (ja) 2000-05-19 2001-11-30 Toshiba Corp 弾性表面波素子の製造方法
JP2002111420A (ja) 2000-09-28 2002-04-12 Kyocera Corp 弾性表面波素子用ウエハ及びその作製方法
JP2002167298A (ja) 2000-11-30 2002-06-11 Kyocera Corp 単結晶ウエハ

Also Published As

Publication number Publication date
KR102508006B1 (ko) 2023-03-09
KR20210028672A (ko) 2021-03-12
WO2020040203A1 (ja) 2020-02-27
JPWO2020040203A1 (ja) 2021-09-02

Similar Documents

Publication Publication Date Title
US11239405B2 (en) Method of producing a composite substrate
JP2007260793A (ja) ウェーハ基板の研磨方法及び圧電性単結晶からなるウェーハ
JP5871282B2 (ja) 圧電性酸化物単結晶ウェーハの製造方法。
JP7019052B2 (ja) 弾性表面波素子用基板及びその製造方法
JP2014040339A (ja) 圧電性酸化物単結晶ウエハの製造方法
JP4492293B2 (ja) 半導体基板の製造方法
JP4224871B2 (ja) 半導体基板の製造方法
KR100453083B1 (ko) 탄성표면파소자의 제조방법
JP7271875B2 (ja) 酸化物単結晶基板の製造方法
US20130149941A1 (en) Method Of Machining Semiconductor Substrate And Apparatus For Machining Semiconductor Substrate
JP2022068748A (ja) 酸化物単結晶ウエハ、複合基板用ウエハ、複合基板、酸化物単結晶ウエハの加工方法、酸化物単結晶ウエハの製造方法、複合基板用ウエハの製造方法および複合基板の製造方法
JP2022068747A (ja) 酸化物単結晶ウエハ、複合基板用ウエハ、複合基板、酸化物単結晶ウエハの加工方法、酸化物単結晶ウエハの製造方法、複合基板用ウエハの製造方法および複合基板の製造方法
JP7131378B2 (ja) 単結晶ウエハの製造方法
JP2002198762A (ja) 単結晶ウエハ及びその製造方法
JP2002111420A (ja) 弾性表面波素子用ウエハ及びその作製方法
JP2005209862A (ja) 半導体エピタキシャルウェーハの製造方法
JP6721202B2 (ja) 弾性表面波デバイス用基板および疑似弾性表面波素子
JP7396199B2 (ja) 圧電性単結晶基板の製造方法
JP2022100895A (ja) 圧電性酸化物単結晶ウエハのエッジポリッシュ方法および圧電性酸化物単結晶ウエハの製造方法
JPH11284469A (ja) 弾性表面波基板の製造方法
JP7472546B2 (ja) 圧電性酸化物単結晶基板の製造方法
JPH0218612B2 (ja)
JP2022150692A (ja) 圧電性酸化物単結晶基板の製造方法
JP2003110390A (ja) 弾性表面波素子用基板
JP2000082931A (ja) 圧電単結晶ウェーハとその製造方法と弾性表面波デバイス

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211102

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211224

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220118

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220201

R150 Certificate of patent or registration of utility model

Ref document number: 7019052

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150